CN102832241B - 一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管 - Google Patents

一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管 Download PDF

Info

Publication number
CN102832241B
CN102832241B CN201210341509.3A CN201210341509A CN102832241B CN 102832241 B CN102832241 B CN 102832241B CN 201210341509 A CN201210341509 A CN 201210341509A CN 102832241 B CN102832241 B CN 102832241B
Authority
CN
China
Prior art keywords
horizontal
layer
junction
gallium nitride
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210341509.3A
Other languages
English (en)
Other versions
CN102832241A (zh
Inventor
杜江锋
赵子奇
马坤华
尹江龙
张新川
罗谦
于奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201210341509.3A priority Critical patent/CN102832241B/zh
Publication of CN102832241A publication Critical patent/CN102832241A/zh
Application granted granted Critical
Publication of CN102832241B publication Critical patent/CN102832241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Abstract

本发明公开了一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管,属于半导体器件领域。其结构从下到上主要包括有衬底,氮化铝(AlN)成核层,氮化镓(GaN)沟道层,氮化铝(AlN)插入层,势垒层以及势垒层上形成的源极,漏极和栅极,其中源极和漏极与势垒层形成欧姆接触,栅极与势垒层形成肖特基接触,在氮化镓(GaN)沟道层和氮化铝(AlN)成核层之间还设有横向p-n结复合缓冲层以抑制缓冲层内的载流子输运,降低器件缓冲层泄漏电流,提升器件击穿电压与输出功率。<!--1-->

Description

一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管
技术领域
本发明涉及半导体器件领域,具体是指一种具有横向p-n结复合缓冲层的氮化镓基异质结场效应晶体管。
背景技术
氮化镓(GaN)是第三代宽禁带半导体材料的代表,与第一代半导体材料硅(Si)和第二代半导体材料砷化镓(GaAs)相比,GaN具有禁带宽度大、击穿电场高、电子饱和速度大、耐高温、耐腐蚀、抗辐照等优点,是发展高电压、大功率电力电子器件的理想材料。而且氮化镓基异质结场效应晶体管(GaNHFET)由于其高的击穿电场和电子饱和速度,以及高的二维电子气面密度和饱和电流,从而可以获得很高的输出功率,因此特别适用于高压、大功率和高温应用,是电力电子应用最具潜力的晶体管之一。
已有技术的GaNHFET其结构如图1所示。主要包括衬底,氮化铝(AlN)成核层,氮化镓(GaN)缓冲层,氮化镓(GaN)沟道层,氮化铝(AlN)插入层,铝镓氮(AlGaN)势垒层以及势垒层上形成的源极、漏极和栅极,其中源极和漏极与势垒层形成欧姆接触,栅极与势垒层形成肖特基接触。但是对于普通GaNHFET来说,由于生长工艺的限制,在GaN缓冲层中存在很高浓度的背景载流子(1×1014cm-3~1×1018cm-3)。当器件在高压下工作时,缓冲层会形成漏电通道,从源极发出的电子可以经过GaN缓冲层到达漏极,形成泄漏电流,导致器件提前击穿,使器件的击穿电压远低于理论预期,限制了GaN器件的输出功率。
在本发明提出以前,为降低器件缓冲层泄漏电流,提高器件击穿电压,通常使用以下方法来实现高阻态缓冲层设计:
在GaN缓冲层内掺入碳、铁等杂质[EldadBahat-Treideletal.,“AlGaN/GaN/GaN:CBack-BarrierHFETsWithBreakdownVoltageofOver1kVandLowRON×A”,TransactionsonElectronDevices,VOL.57,No.11,3050-3058(2070)]。碳、铁等杂质会在氮化镓材料内引入深能级电子陷阱,俘获从源极注入至缓冲层内的电子,从而降低缓冲层的泄漏电流,但是该技术对器件击穿电压提升有限,无法充分发挥氮化镓材料的耐压优势,该同时碳、铁等杂质引入的深能级陷阱同样会导致诸如器件输出电流下降、电流崩塌效应和反应速度下降等缺点,影响器件稳定性。
使用AlGaN等背势垒缓冲层结构[OliverGiltetal.,“Normally-offAlGaN/GaNHFETwithp-typeGaNGateandAlGaNBuffer”,IntegratedPowerElectronicsSystems,2070]。AlGaN等背势垒的使用增大了从沟道二维电子气到缓冲层的势垒高度,从而降低器件缓冲层泄漏电流,但是该技术同样对器件击穿电压提升有限,未能充分体现氮化镓材料的耐压优势,同时AlGaN背势垒不仅在缓冲层和沟道之间由于晶格失配引入缺陷和陷阱,而且AlGaN缓冲层引入的极化电荷会降低沟道二维电子气浓度,增大器件导通电阻。
使用AlGaN/GaN或AlN/GaN等多层复合缓冲层结构[ManabuYanagiharaetal,“RecentadvancesinGaNtransistorsforfutureemergingapplication”,Phys.StatusSolidiA,Vol.206,No.6,1221-1227(2009)]。AlGaN/GaN或AlN/GaN多层复合结构在缓冲层内引入超晶格能带结构,相比缓冲层掺杂和AlGaN背势垒结构,该结构可以进一步抑制电子在缓冲层内的输运,提升器件击穿电压,但由于AlGaN和AlN材料与GaN材料的晶格失配同样会破坏缓冲层的晶体结构,引入陷阱和极化电荷,降低器件性能。
发明内容
本发明所要解决的技术问题是提供一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管,它通过设在氮化镓(GaN)沟道层和氮化铝(AlN)成核层之间的横向p-n结复合缓冲层,减小缓冲层的电流,调节沟道电场分布,从而提高器件击穿电压与输出功率。
本发明所采用的技术方案是:一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管,从下到上主要包括有衬底,氮化铝(AlN)成核层,氮化镓(GaN)沟道层,氮化铝(AlN)插入层,势垒层以及势垒层上形成的源极,漏极和栅极,其中源极和漏极与势垒层形成欧姆接触,栅极与势垒层形成肖特基接触,为了提高器件的击穿电压和输出功率,在氮化镓(GaN)沟道层和氮化铝(AlN)成核层之间还设有一层由n型铝铟镓氮(n-AlxInyGazN)和p型铝铟镓氮(p-AlxInyGazN)横向排列复合而成的缓冲层,简称横向p-n结复合缓冲层;其中n-AlxInyGazN代表n型掺杂铝铟镓氮,p-AlxInyGazN代表p型掺杂铝铟镓氮,衬底可以是氮化镓(GaN)、蓝宝石(Al2O3)、碳化硅(SiC)或者硅(Si)。
为了更好的实现本发明,所述的n型铝铟镓氮(n-AlxInyGazN)与p型铝铟镓氮(p-AlxInyGazN)间隔排列。
其中,所述的势垒层为AlxInyGazN势垒层。
进一步,在所述的n型铝铟镓氮(n-AlxInyGazN)、p型铝铟镓氮(p-AlxInyGazN)和AlxInyGazN势垒层中,x+y+z=1,0≤x≤1,0≤y≤1,0≤z≤1。
在所述的横向p-n结复合缓冲层中,n型铝铟镓氮(n-AlxInyGazN)与p型铝铟镓氮(p-AlxInyGazN)形成的p-n结是突变p-n结或渐变p-n结。
其中,所述横向p-n结复合缓冲层的厚度为1μm~8μm;在所述横向p-n结复合缓冲层中,n型铝铟镓氮(n-AlxInyGazN)与p型铝铟镓氮(p-AlxInyGazN)的单层宽度均为50nm~10μm。
在所述横向p-n结复合缓冲层中,n型铝铟镓氮(n-AlxInyGazN)与p型铝铟镓氮(p-AlxInyGazN)的掺杂浓度均为1×1014cm-3~1×1021cm-3
所述氮化铝(AlN)成核层厚度为10nm到1μm;所述氮化镓(GaN)沟道层厚度为5nm到2μm;所述氮化铝(AlN)插入层厚度为1nm到5nm;所述AlxInyGazN势垒层厚度为1nm到50nm。
与以上方法相比,本发明的主要优势有:
(1)在缓冲层引入横向p-n结,当器件承受耐压时,p-n结相互耗尽,形成多重电子势垒,阻挡电子在缓冲层中的输运,降低缓冲层泄漏电流。
(2)通过控制p-n结中施主杂质与受主杂质的浓度,扩展截止状态下沟道二维电子气耗尽区域,调节沟道电场分布,使沟道电场分布更加均匀。
(3)避免了使用碳、铁等杂质在缓冲层引入的深能级陷阱对器件性能的负面影响。
附图说明
图1是己有技术GaNHFET结构示意图。
图2是本发明提供的GaNHFET结构示意图。
图3是本发明提供的横向p-n结复合缓冲层热平衡时能带结构示意图。
图4是本发明提供的GaNHFET与已有技术GaNHFET截止状态下漏极电流比较。
图5是本发明提供的带有横向p-n结复合缓冲层GaNHFET与已有技术GaNHFET击穿时沟道电场分布比较。
图6(a)是为验证本发明提供的复合缓冲层抑制泄漏电流能力的器件仿真结构;图6(b)是图6(a)所示器件结构与已有技术GaN缓冲层泄漏电流对比。
其中,图中附图标记对应的零部件名称为:
201-源极,202-漏极,203-栅极,204-势垒层,205-氮化铝(AlN)插入层,206-氮化镓(GaN)沟道层,207-横向p-n结复合缓冲层,208-氮化铝(AlN)成核层,209-衬底。
具体实施方案
下面结合实施例对本发明作进一步地详细说明,但本发明的实施方式不限于此。
实施例
图1是己有技术GaNHFET结构示意图,主要包括衬底,氮化铝(AlN)成核层,氮化镓(GaN)缓冲层,氮化镓(GaN)沟道层,氮化铝(AlN)插入层,铝镓氮(AlGaN)势垒层以及AlGaN势垒层上形成的源极、漏极和栅极,其中源极和漏极与AlGaN势垒层形成欧姆接触,栅极与AlGaN势垒层形成肖特基接触。
图2是本发明提供的GaNHFET结构示意图,从下到上主要包括有衬底209,氮化铝(AlN)成核层208,氮化镓(GaN)沟道层206,氮化铝(AlN)插入层205,势垒层204以及势垒层204上形成的源极201,漏极202和栅极203,其中源极201和漏极202与势垒层204形成欧姆接触,栅极203与势垒层204形成肖特基接触,它还包括一层位于GaN沟道层206和AlN成核层208之间的横向n型铝铟镓氮和p型铝铟镓氮(n-AlxInyGazN和p-AlxInyGazN)复合缓冲层,简称横向p-n结复合缓冲层207,其中n-AlxInyGazN代表n型掺杂铝铟镓氮,p-AlxInyGazN代表p型掺杂铝铟镓氮;势垒层204为AlxInyGazN势垒层。
所述横向p-n结复合缓冲层207与AlxInyGazN势垒层中,x+y+z=1,0≤x≤1,0≤y≤1,0≤z≤1。
所述横向p-n结复合缓冲层207中,p-n结的排列方式是横向的;n-AlxInyGazN与p-AlxInyGazN所形成的p-n结,可以是突变p-n结,也可以是渐变p-n结;所述横向p-n结复合缓冲层207厚度为1μm~8μm;n-AlxInyGazN单层宽度为50nm~10μm,p-AlxInyGazN单层宽度也为50nm~10μm;n-AlxInyGazN掺杂浓度为1×1014cm-3~1×1021cm-3,p-AlxInyGazN掺杂浓度同样为1×1014cm-3~1×1021cm-3
根据本发明提供的GaNHFET结构中,最容易说明本发明意图的是图2所示的带有横向p-n结复合缓冲层207的GaNHFET与已有技术普通GaNHFET(图1)对比。图3为本发明所提供的横向p-n结复合缓冲层207在热平衡条件下其能带结构示意图,复合p-n结结构形成多重电子势垒,阻挡电子在缓冲层内的横向输运。当器件承受耐压时,p-n结之间相互耗尽,电子势垒高度进一步增大,缓冲层泄漏电流被抑制,器件击穿电压得到提升。
图4为本发明提供的GaNHFET与已有技术GaNHFET截止状态下漏极泄漏电流比较。器件结构参数由表1给出。器件击穿电压定义为截止状态下漏极泄漏电流达到1mA/mm时,漏极所施加的偏置电压(如图4所示)。从图中可以看出,横向p-n结复合缓冲层207的使用有效地抑制了器件缓冲层泄漏电流,在其他结构参数完全相同的情况下,器件击穿电压从100V提升至1470V。
表1器件仿真结构参数
图5是本发明提供的横向p-n结复合缓冲层GaNHFET与已有技术GaNHFET击穿时沟道电场分布比较。对于普通GaNHFET,较大的缓冲层泄漏电流导致器件在较低的电压下便被击穿,使其击穿时沟道电场远小于GaN材料的临界电场,而且沟道电场主要集中于栅极附近,不能充分发挥GaN材料的耐压优势。而对于本发明提供的横向p-n结复合缓冲层GaNHFET,由于横向p-n结复合缓冲层207的使用有效地降低了器件缓冲层泄漏电流,使器件的击穿电压大幅提升,同时由于横向p-n结中p-GaN掺杂浓度大于n-GaN掺杂浓度,器件在承受耐压时,p-GaN可以与沟道二维电子气之间相互耗尽,扩展了沟道耗尽区域,沟道电场分布更加均匀,进一步提升器件击穿电压。
为了进一步验证本发明所提供的横向p-n结复合缓冲层207对缓冲层泄漏电流的抑制作用,对如图6(a)所示器件结构的源漏泄漏电流进行了仿真,器件主要包括衬底209、氮化铝成核层208、横向p-n结复合缓冲层207、源极201和漏极202,其中源极201和漏极202均与横向p-n结复合缓冲层207形成欧姆接触,器件结构参数由表2给出,仿真结果如图6(b)所示。从图6(b)中可以看出,对于普通GaN缓冲层,当源漏电压低于350V时,源漏泄漏电流约为2.25×10-7A/mm,当源漏电压大于350V后,源漏泄漏电流随着源漏电压的增大而急剧增大并达到饱和,饱和源漏泄漏电流约为3A/mm;而对于横向p-n结复合缓冲层207,当源漏电压低于1500V时,源漏泄漏电流始终保持低于1×10-14A/mm,缓冲层泄漏电流得到了有效的抑制。
表2器件仿真结构参数
上述实施例结合了两个器件说明了本发明提供的复合缓冲层207对器件缓冲层泄漏电流的抑制与对器件击穿电压的提升,对于本领域的技术人员而言,在不违背本发明的基本内涵下,可以将本发明做一定的修改,但在此基础上所做的修改及改进都在本发明保护范围之内。

Claims (10)

1.一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管,从下到上主要包括有衬底(209),氮化铝(AlN)成核层(208),氮化镓(GaN)沟道层(206),氮化铝(AlN)插入层(205),势垒层(204)以及势垒层(204)上形成的源极(201),漏极(202)和栅极(203),其中源极(201)和漏极(202)与势垒层(204)形成欧姆接触,栅极(203)与势垒层(204)形成肖特基接触,其特征在于:在氮化镓(GaN)沟道层(206)和氮化铝(AlN)成核层(208)之间还设有一层由n型铝铟镓氮(n-AlxInyGazN)和p型铝铟镓氮(p-AlxInyGazN)横向排列复合而成的缓冲层,简称横向p-n结复合缓冲层(207)。
2.根据权利要求1所述的一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管,其特征在于:所述的n型铝铟镓氮(n-AlxInyGazN)与p型铝铟镓氮(p-AlxInyGazN)间隔排列。
3.根据权利要求2所述的一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管,其特征在于:所述的势垒层(204)为AlxInyGazN势垒层。
4.根据权利要求3所述的一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管,其特征在于:在所述的n型铝铟镓氮(n-AlxInyGazN)、p型铝铟镓氮(p-AlxInyGazN)和AlxInyGazN势垒层中,x+y+z=1,0≤x≤1,0≤y≤1,0≤z≤1。
5.根据权利要求4所述的一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管,其特征在于:在所述的横向p-n结复合缓冲层(207)中,n型铝铟镓氮(n-AlxInyGazN)与p型铝铟镓氮(p-AlxInyGazN)形成的p-n结是突变p-n结。
6.根据权利要求4所述的一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管,其特征在于:在所述的横向p-n结复合缓冲层(207)中,n型铝铟镓氮(n-AlxInyGazN)与p型铝铟镓氮(p-AlxInyGazN)形成的p-n结是渐变p-n结。
7.根据权利要求5或6所述的一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管,其特征在于:所述横向p-n结复合缓冲层(207)的厚度为1μm~8μm。
8.根据权利要求7所述的一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管,其特征在于:在所述横向p-n结复合缓冲层(207)中,n型铝铟镓氮(n-AlxInyGazN)与p型铝铟镓氮(p-AlxInyGazN)的单层宽度均为50nm~10μm。
9.根据权利要求8所述的一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管,其特征在于:在所述横向p-n结复合缓冲层(207)中,n型铝铟镓氮(n-AlxInyGazN)与p型铝铟镓氮(p-AlxInyGazN)的掺杂浓度均为1×1014cm-3~1×1021cm-3
10.根据权利要求9所述的一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管,其特征在于:所述氮化铝(AlN)成核层(208)厚度为10nm到1μm;所述氮化镓(GaN)沟道层(206)厚度为5nm到2μm;所述氮化铝(AlN)插入层(205)厚度为1nm到5nm;所述AlxInyGazN势垒层厚度为1nm到50nm。
CN201210341509.3A 2012-09-14 2012-09-14 一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管 Active CN102832241B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210341509.3A CN102832241B (zh) 2012-09-14 2012-09-14 一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210341509.3A CN102832241B (zh) 2012-09-14 2012-09-14 一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管

Publications (2)

Publication Number Publication Date
CN102832241A CN102832241A (zh) 2012-12-19
CN102832241B true CN102832241B (zh) 2016-04-27

Family

ID=47335299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210341509.3A Active CN102832241B (zh) 2012-09-14 2012-09-14 一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管

Country Status (1)

Country Link
CN (1) CN102832241B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2743225C1 (ru) * 2020-09-14 2021-02-16 Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (АО "НПП "Исток" им. Шокина") Полевой транзистор с барьером шотки

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035707B (zh) * 2013-01-04 2017-05-10 电子科技大学 一种超结垂直氮化镓基异质结场效应晶体管
CN103531615A (zh) * 2013-10-15 2014-01-22 苏州晶湛半导体有限公司 氮化物功率晶体管及其制造方法
CN104103720A (zh) * 2014-07-24 2014-10-15 安徽三安光电有限公司 一种氮化物半导体的制备方法
CN104157679B (zh) * 2014-08-27 2017-11-14 电子科技大学 一种氮化镓基增强型异质结场效应晶体管
CN105140355A (zh) * 2015-08-18 2015-12-09 西安电子科技大学 基于m面蓝宝石衬底上半极性(11-22)黄光LED材料及其制作方法
CN105140365B (zh) * 2015-08-18 2018-03-06 西安电子科技大学 基于c面蓝宝石衬底上Ga极性黄光LED结构及其制作方法
CN105098017B (zh) * 2015-08-18 2018-03-06 西安电子科技大学 基于c面蓝宝石衬底上N面黄光LED结构及其制作方法
CN105336771A (zh) * 2015-09-28 2016-02-17 西南交通大学 一种高压异质结晶体管
CN109638074B (zh) * 2018-11-28 2020-11-13 中国科学院半导体研究所 具有n-p-n结构背势垒的高电子迁移率晶体管及其制作方法
CN111261714B (zh) * 2020-02-27 2023-04-25 常熟理工学院 一种具有高可靠性的氮化镓功率器件及其制备方法
CN111969047B (zh) * 2020-08-27 2022-05-24 电子科技大学 一种具有复合背势垒层的氮化镓异质结场效应晶体管
CN112201693A (zh) * 2020-09-30 2021-01-08 锐石创芯(深圳)科技有限公司 一种氮化镓半导体器件和制造方法
CN113571572B (zh) * 2021-09-23 2022-05-31 深圳市时代速信科技有限公司 半导体器件
CN116137286A (zh) * 2023-04-17 2023-05-19 江苏能华微电子科技发展有限公司 一种增强型GaN HEMT器件及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US7355224B2 (en) * 2006-06-16 2008-04-08 Fairchild Semiconductor Corporation High voltage LDMOS
CN100555660C (zh) * 2006-09-01 2009-10-28 中国科学院半导体研究所 宽带隙氮化镓基异质结场效应晶体管结构及制作方法
JP4775859B2 (ja) * 2007-08-24 2011-09-21 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
CN101872783B (zh) * 2010-05-28 2015-01-07 上海华虹宏力半导体制造有限公司 垂直超结双扩散金属氧化物半导体器件及制造方法
CN102130176B (zh) * 2010-12-31 2012-11-14 中国科学院上海微系统与信息技术研究所 一种具有缓冲层的soi超结ldmos器件
CN102184963A (zh) * 2011-05-12 2011-09-14 电子科技大学 一种具有横向复合缓冲层结构的ldmos器件
CN102664188B (zh) * 2012-05-10 2014-07-23 电子科技大学 一种具有复合缓冲层的氮化镓基高电子迁移率晶体管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2743225C1 (ru) * 2020-09-14 2021-02-16 Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (АО "НПП "Исток" им. Шокина") Полевой транзистор с барьером шотки

Also Published As

Publication number Publication date
CN102832241A (zh) 2012-12-19

Similar Documents

Publication Publication Date Title
CN102832241B (zh) 一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管
US9337301B2 (en) Aluminum nitride based semiconductor devices
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
US7825434B2 (en) Nitride semiconductor device
US20090189191A1 (en) Semiconductor device
WO2010064383A1 (ja) 電界効果トランジスタ及びその製造方法
JP5742072B2 (ja) 半導体装置およびその製造方法
CN107851663A (zh) 半导体器件和用于制造半导体器件的方法
US9076854B2 (en) Semiconductor device
JP2018011060A (ja) 窒化物半導体構造物
JP2007059595A (ja) 窒化物半導体素子
US9076850B2 (en) High electron mobility transistor
JP5919703B2 (ja) 半導体装置
JP2012084739A (ja) 半導体装置およびその製造方法
JP5691138B2 (ja) 電界効果トランジスタ及びその製造方法
JP2010206020A (ja) 半導体装置
JP2009032713A (ja) GaNをチャネル層とする窒化物半導体トランジスタ及びその作製方法
JP2011029507A (ja) 半導体装置
CN106486544B (zh) 增强型高电子迁移率晶体管结构
US20130256681A1 (en) Group iii nitride-based high electron mobility transistor
Zhang et al. Boosted high-temperature electrical characteristics of AlGaN/GaN HEMTs with rationally designed compositionally graded AlGaN back barriers
CN102544086A (zh) 氮化镓基高电子迁移率晶体管及其制作方法
CN106601790A (zh) 纵向调制掺杂氮化镓基场效应晶体管结构及其制作方法
CN103367417A (zh) 三族氮化物高电子迁移率晶体管
JP3853341B2 (ja) バイポーラトランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant