CN116137286A - 一种增强型GaN HEMT器件及其制备方法 - Google Patents
一种增强型GaN HEMT器件及其制备方法 Download PDFInfo
- Publication number
- CN116137286A CN116137286A CN202310402411.2A CN202310402411A CN116137286A CN 116137286 A CN116137286 A CN 116137286A CN 202310402411 A CN202310402411 A CN 202310402411A CN 116137286 A CN116137286 A CN 116137286A
- Authority
- CN
- China
- Prior art keywords
- gan
- layer
- hemt device
- algan
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 229910002704 AlGaN Inorganic materials 0.000 claims description 76
- 230000004888 barrier function Effects 0.000 claims description 76
- 239000000758 substrate Substances 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 description 102
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供了一种增强型GaN HEMT器件及其制备方法，属于半导体器件技术领域。本发明制备的增强型GaN HEMT器件在相同器件面积下，相对于传统p‑GaN栅HEMT器件，输出电流提高50%~200%，栅漏电降低1~4个数量级，阈值电压可以在1~5V范围调整。驱动电压可以工作在10V，最大可以工作在30V，p‑GaN栅HEMT器件工作在6V，最大不能超过7V。本发明的增强型GaN HEMT器件电流密度更大，驱动电压范围较宽，可靠性高。
Description
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种增强型GaN HEMT器件及其制备方法。
背景技术
相对于Si材料，GaN材料具有禁带宽度大、击穿场强高、极化系数高、电子迁移率和电子饱和漂移速率高等一系列性能优势，GaN基功率器件受到了越来越多的关注。由于GaN材料的特点，GaN基功率器件是天然的耗尽型器件，这种耗尽型器件对器件在电路中的应用造成了障碍，人们必须用一颗Si MOS器件与耗尽型GaN器件级联，才能实现在电路上的应用。
而对于增强型GaN器件，不需要级联Si MOS器件，单个器件就能实现在电路中的开关作用。增强型器件开发的难度较高，人们研究了各种各样的技术手段，来实现增强型器件。目前主流的增强型GaN器件是采用p型栅帽层技术---在AlGaN表面生长一层P型GaN层，通过P-GaN对栅极下方的二维电子气耗尽，实现增强型（如图1）。但由于p-GaN的耗尽能力是有限的，需要牺牲AlGaN势垒层厚度降低二维电子气浓度来实现，导致传统p型栅帽层技术实现增强型存在以下缺点：电流密度相对于耗尽型器件小，同时可实现的阈值电压比较低，驱动电压范围比较窄（最大不能超过7V），存在可靠性风险。
发明内容
本发明的目的在于提供一种增强型GaN HEMT器件及其制备方法，本发明的增强型GaN HEMT器件电流密度更大，驱动电压范围较宽，可靠性高。
为了实现上述发明目的，本发明提供以下技术方案：
本发明提供了一种增强型GaN HEMT器件，从下到上依次包括：衬底、GaN缓冲层、GaN沟道层和AlGaN势垒层；在所述AlGaN势垒层上方设有源电极、栅电极和漏电极；在栅下区域所述GaN沟道层中设有AlGaN背势垒。
优选的，在所述源电极和漏电极之间、栅电极下方、AlGaN势垒层上方，还包括栅介质层。
优选的，所述AlGaN背势垒的厚度为10~50nm。
优选的，所述AlGaN背势垒的化学式为AlxGa1-xN，其中，X=0.1~0.3。
优选的，所述GaN沟道层的厚度为100~500nm。
优选的，所述栅介质层的厚度为5~50nm；所述栅介质层的组成为SiN、SiO2、Al2O3或AlN。
本发明提供了上述方案所述增强型GaN HEMT器件的制备方法，包括以下步骤：在衬底上依次外延生长GaN缓冲层、下层GaN沟道层和AlGaN背势垒层，除去栅下区域之外的AlGaN背势垒层，形成AlGaN背势垒；二次外延生长上层GaN沟道层及AlGaN势垒层，制作源电极、栅电极和漏电极，得到所述增强型GaN HEMT器件。
本发明提供了上述方案所述增强型GaN HEMT器件的另一种制备方法，包括以下步骤：在衬底上依次外延生长GaN缓冲层和下层GaN沟道层；在所述下层GaN沟道层表面栅下区域外延生长AlGaN背势垒，继续外延上层GaN沟道层及AlGaN势垒层，制作源电极、栅电极和漏电极，得到所述增强型GaN HEMT器件。
优选的，形成AlGaN势垒层后，还包括制备栅介质层。
优选的，所述栅介质层通过低压力化学气相沉积、等离子体增强化学气相沉积或原子层沉积制备得到。
本发明提供了一种增强型GaN HEMT器件，从下到上依次包括：衬底、GaN缓冲层、GaN沟道层和AlGaN势垒层；在所述AlGaN势垒层上方设有源电极、栅电极和漏电极；在栅下区域所述GaN沟道层中设有AlGaN背势垒。
本发明在栅下区域GaN沟道层中设有AlGaN背势垒，实现耗尽栅下二维电子气（2DEG）达成增强型的目的。本发明不牺牲AlGaN势垒层厚度，电流密度更大；驱动电压范围比较宽（最大可以达到30V）。
此外，本发明可以通过调节AlGaN背势垒的厚度和其中Al组分含量，调整增强型器件的阈值电压。
进一步的，本发明还能实现MIS-HEMT结构（如图3所示），可以在栅电极下方设有栅介质层，起到减小漏电、提高可靠性的作用。
附图说明
图1为传统p-GaN栅HEMT器件的结构示意图；
图2为本发明增强型GaN HEMT器件的结构示意图；
图3为本发明增强型GaN HEMT器件的另一结构示意图；
图4为本发明增强型GaN HEMT器件的一种制备方法示意图；
图5为本发明增强型GaN HEMT器件的另一种制备方法示意图；
图1-图5中：S为源电极，G为栅电极，D为漏电极。
具体实施方式
如图2所示，本发明提供了一种增强型GaN HEMT器件，从下到上依次包括：衬底、GaN缓冲层、GaN沟道层和AlGaN势垒层；在所述AlGaN势垒层上方设有源电极、栅电极和漏电极；在栅下区域所述GaN沟道层中设有AlGaN背势垒。
本发明提供的增强型GaN HEMT器件包括衬底。本发明对所述衬底没有特殊的限定，本领域熟知的衬底均可，具体的如硅衬底、蓝宝石衬底、碳化硅衬底、氮化镓衬底。
本发明提供的增强型GaN HEMT器件包括位于衬底上表面的GaN缓冲层。本发明对所述GaN缓冲层没有特殊的限定，采用本领域熟知的GaN缓冲层即可。
本发明提供的增强型GaN HEMT器件包括位于GaN缓冲层上表面的GaN沟道层。在本发明中，所述GaN沟道层的厚度优选为100~500nm，具体可以为100nm、103nm、115nm、200nm、300nm、400nm或500nm，这里不再穷举。
本发明提供的增强型GaN HEMT器件包括位于所述GaN沟道层上表面的AlGaN势垒层。本发明对所述AlGaN势垒层没有特殊的要求，采用本领域熟知的AlGaN势垒层即可。
本发明提供的增强型GaN HEMT器件包括位于AlGaN势垒层上方的源电极、栅电极和漏电极。本发明对所述源电极、栅电极和漏电极没有特殊的要求，采用本领域熟知的源电极、栅电极和漏电极即可。
在本发明中，在栅下区域所述GaN沟道层中设有AlGaN背势垒；本发明在栅下区域GaN沟道层中设有AlGaN背势垒，实现耗尽栅下2DEG达成增强型的目的。在本发明中，所述AlGaN背势垒的厚度优选为10~50nm，具体可以为10nm、13nm、20nm、25nm、30nm、40nm或50nm，这里不再穷举。在本发明中，所述AlGaN背势垒的化学式优选为AlxGa1-xN，其中，X=0.1~0.3，优选为0.15~0.25。本发明可以通过调节AlGaN背势垒的厚度和其中Al组分含量，调整增强型器件的阈值电压。当所述AlGaN背势垒的厚度和Al组分含量在上述范围时，得到的增强型GaN HEMT器件的阈值电压可以在1~5V范围调整。
在本发明中，在所述源电极和漏电极之间、栅电极下方、AlGaN势垒层上方，优选还包括栅介质层（如图3所示）。在本发明中，所述栅介质层的厚度优选为5~50nm，更优选为10~40nm，进一步优选为20~30nm；所述栅介质层的组成优选为SiN、SiO2、Al2O3或AlN。在本发明中，所述栅介质层起到减小漏电、提高增强型GaN HEMT器件可靠性的作用。
本发明提供了上述方案所述增强型GaN HEMT器件的制备方法，包括以下步骤：在衬底上依次外延生长GaN缓冲层、下层GaN沟道层和AlGaN背势垒层，除去栅下区域之外的AlGaN背势垒层，形成AlGaN背势垒；二次外延生长上层GaN沟道层及AlGaN势垒层，制作源电极、栅电极和漏电极，得到所述增强型GaN HEMT器件。
本发明对外延生长GaN缓冲层、下层GaN沟道层和AlGaN背势垒层的条件没有特殊要求，采用本领域熟知的生长条件即可。
如图4所示，生长完AlGaN背势垒层后，本发明除去栅下区域之外的AlGaN背势垒层，形成AlGaN背势垒。本发明优选通过ICP（电感耦合等离子体）刻蚀去除。
形成AlGaN背势垒后，本发明二次外延生长上层GaN沟道层和AlGaN势垒层。在本发明中，上层GaN沟道层与下层GaN沟道层构成完整的GaN沟道层。
当所述增强型GaN HEMT器件包括栅介质层时，形成AlGaN势垒层后，本发明优选还包括在AlGaN势垒层上表面部分区域制备栅介质层。在本发明中，所述栅介质层优选通过低压力化学气相沉积（LPCVD）、等离子体增强化学气相沉积（PECVD）或原子层沉积（ALD）制备得到。
最后，本发明在目标区域制作源电极、栅电极和漏电极，得到所述增强型GaN HEMT器件。
如图5所示，本发明还提供了上述方案所述增强型GaN HEMT器件的另一种制备方法，包括以下步骤：在衬底上依次外延生长GaN缓冲层和下层GaN沟道层；在所述下层GaN沟道层表面栅下区域外延生长AlGaN背势垒，继续外延上层GaN沟道层及AlGaN势垒层，制作源电极、栅电极和漏电极，得到所述增强型GaN HEMT器件。
当还包括栅介质层时，本发明优选在形成AlGaN势垒层之后制备栅介质层，制备方法同上，这里不再赘述。
下面结合实施例对本发明提供的增强型GaN HEMT器件及其制备方法进行详细的说明，但是不能把它们理解为对本发明保护范围的限定。
实施例1
如图4所示，MOCVD在硅衬底上生长GaN缓冲层、GaN沟道层、AlGaN背势垒层，通过ICP刻蚀除去栅下区域之外的AlGaN背势垒层，形成AlGaN背势垒，然后二次外延上层GaN沟道层及AlGaN势垒层，制备源电极、漏电极、栅电极，得到结构如图2所示的增强型GaN HEMT器件。
实施例2
如图4所示，MOCVD在硅衬底上生长GaN缓冲层、GaN沟道层、AlGaN背势垒层，通过ICP刻蚀除去栅下区域之外的AlGaN背势垒层，形成AlGaN背势垒，然后二次外延上层GaN沟道层及AlGaN势垒层，制备栅介质层，最后制备源电极、漏电极、栅电极，得到结构如图3所示的增强型GaN HEMT器件。
实施例3
如图5所示，MOCVD在硅衬底上生长GaN缓冲层、GaN沟道层，采用选区外延的方式，在下层GaN沟道层栅下区域处选区外延生长AlGaN背势垒，继续外延上层GaN沟道层及AlGaN势垒层，制备源电极、漏电极、栅电极，得到结构如图2所示的增强型GaN HEMT器件。
实施例4
如图5所示，MOCVD在硅衬底上生长GaN缓冲层、GaN沟道层，采用选区外延的方式，在下层GaN沟道层栅下区域处选区外延生长AlGaN背势垒，继续外延上层GaN沟道层及AlGaN势垒层，制备栅介质层，最后制备源电极、漏电极、栅电极，得到结构如图3所示的增强型GaNHEMT器件。
上述实施例制备的增强型GaN HEMT器件，在相同器件面积下，相对于传统p-GaN栅HEMT器件，输出电流提高50%~200%，栅漏电降低1~4个数量级，阈值电压可以调整在1~5V范围。驱动电压可以工作在10V，最大可以工作在30V，p-GaN栅HEMT器件工作在6V，最大不能超过7V。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种增强型GaN HEMT器件，其特征在于，从下到上依次包括：衬底、GaN缓冲层、GaN沟道层和AlGaN势垒层；在所述AlGaN势垒层上方设有源电极、栅电极和漏电极；在栅下区域所述GaN沟道层中设有AlGaN背势垒。
2.根据权利要求1所述的增强型GaN HEMT器件，其特征在于，在所述源电极和漏电极之间、栅电极下方、AlGaN势垒层上方，还包括栅介质层。
3.根据权利要求1或2所述的增强型GaN HEMT器件，其特征在于，所述AlGaN背势垒的厚度为10~50nm。
4.根据权利要求1或2所述的增强型GaN HEMT器件，其特征在于，所述AlGaN背势垒的化学式为AlxGa1-xN，其中，X=0.1~0.3。
5.根据权利要求1或2所述的增强型GaN HEMT器件，其特征在于，所述GaN沟道层的厚度为100~500nm。
6.根据权利要求2所述的增强型GaN HEMT器件，其特征在于，所述栅介质层的厚度为5~50nm；所述栅介质层的组成为SiN、SiO2、Al2O3或AlN。
7.权利要求1~6任一项所述增强型GaN HEMT器件的制备方法，包括以下步骤：在衬底上依次外延生长GaN缓冲层、下层GaN沟道层和AlGaN背势垒层，除去栅下区域之外的AlGaN背势垒层，形成AlGaN背势垒；二次外延生长上层GaN沟道层及AlGaN势垒层，制作源电极、栅电极和漏电极，得到所述增强型GaN HEMT器件。
8.权利要求1~6任一项所述增强型GaN HEMT器件的制备方法，包括以下步骤：在衬底上依次外延生长GaN缓冲层和下层GaN沟道层；在所述下层GaN沟道层表面栅下区域外延生长AlGaN背势垒，继续外延上层GaN沟道层及AlGaN势垒层，制作源电极、栅电极和漏电极，得到所述增强型GaN HEMT器件。
9.根据权利要求7或8所述的制备方法，其特征在于，形成AlGaN势垒层后，还包括制备栅介质层。
10.根据权利要求9所述的制备方法，其特征在于，所述栅介质层通过低压力化学气相沉积、等离子体增强化学气相沉积或原子层沉积制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310402411.2A CN116137286A (zh) | 2023-04-17 | 2023-04-17 | 一种增强型GaN HEMT器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310402411.2A CN116137286A (zh) | 2023-04-17 | 2023-04-17 | 一种增强型GaN HEMT器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116137286A true CN116137286A (zh) | 2023-05-19 |
Family
ID=86334737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310402411.2A Pending CN116137286A (zh) | 2023-04-17 | 2023-04-17 | 一种增强型GaN HEMT器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116137286A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101714574A (zh) * | 2008-10-03 | 2010-05-26 | 香港科技大学 | AlGaN/GaN高电子迁移率晶体管 |
| CN102832241A (zh) * | 2012-09-14 | 2012-12-19 | 电子科技大学 | 一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管 |
| CN103779208A (zh) * | 2014-01-02 | 2014-05-07 | 中国电子科技集团公司第五十五研究所 | 一种低噪声GaN HEMT器件的制备方法 |
| CN104157679A (zh) * | 2014-08-27 | 2014-11-19 | 电子科技大学 | 一种氮化镓基增强型异质结场效应晶体管 |
-
2023
- 2023-04-17 CN CN202310402411.2A patent/CN116137286A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101714574A (zh) * | 2008-10-03 | 2010-05-26 | 香港科技大学 | AlGaN/GaN高电子迁移率晶体管 |
| CN102832241A (zh) * | 2012-09-14 | 2012-12-19 | 电子科技大学 | 一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管 |
| CN103779208A (zh) * | 2014-01-02 | 2014-05-07 | 中国电子科技集团公司第五十五研究所 | 一种低噪声GaN HEMT器件的制备方法 |
| CN104157679A (zh) * | 2014-08-27 | 2014-11-19 | 电子科技大学 | 一种氮化镓基增强型异质结场效应晶体管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11362205B2 (en) | Group III nitride enhancement-mode HEMT based on composite barrier layer structure and manufacturing method thereof | |
| KR101124937B1 (ko) | 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법 | |
| US8900939B2 (en) | Transistor with enhanced channel charge inducing material layer and threshold voltage control | |
| US7709859B2 (en) | Cap layers including aluminum nitride for nitride-based transistors | |
| US11888052B2 (en) | Semiconductor device and manufacturing method thereof employing an etching transition layer | |
| JP5587564B2 (ja) | 電界効果トランジスタおよび電界効果トランジスタの製造方法 | |
| JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| CN102318047A (zh) | 半导体装置及其制造方法 | |
| US10998435B2 (en) | Enhancement-mode device and method for manufacturing the same | |
| CN108962752A (zh) | p型栅增强型HEMT器件及其制作方法 | |
| GB2547661A (en) | Layered vertical field effect transistor and methods of fabrication | |
| CN107393958A (zh) | 低导通电阻高阈值电压增强型GaN器件的制备方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN113745332A (zh) | 基于铁电性ⅲ族氮化物极化反转的增强型高电子迁移率晶体管 | |
| CN210897283U (zh) | 一种半导体器件 | |
| CN205666237U (zh) | 一种势垒层组分渐变的InAlN/GaN HEMT器件 | |
| CN109742144B (zh) | 一种槽栅增强型mishemt器件及其制作方法 | |
| CN212542443U (zh) | 一种氮化镓晶体管结构及氮化镓基外延结构 | |
| CN106449406B (zh) | 一种垂直结构GaN基增强型场效应晶体管及其制造方法 | |
| CA3093906C (en) | Semiconductor device and manufacturing method thereof | |
| CN116137286A (zh) | 一种增强型GaN HEMT器件及其制备方法 | |
| CN205177851U (zh) | 一种基于硅衬底的hemt器件 | |
| CN109860289B (zh) | 一种晶体管及其制作方法 | |
| CN116741635A (zh) | 基于无掩膜再生长低阻延伸层的hemt器件制备方法 | |
| CN112563136A (zh) | 一种氮化镓基功率器件的新型制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |