CN114864505A - 一种GaN HEMT和GaOx MOSFET异构反相器的制备方法 - Google Patents
一种GaN HEMT和GaOx MOSFET异构反相器的制备方法 Download PDFInfo
- Publication number
- CN114864505A CN114864505A CN202210520552.XA CN202210520552A CN114864505A CN 114864505 A CN114864505 A CN 114864505A CN 202210520552 A CN202210520552 A CN 202210520552A CN 114864505 A CN114864505 A CN 114864505A
- Authority
- CN
- China
- Prior art keywords
- layer
- gao
- gan
- growing
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
- H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明实施例公开了GaN HEMT和GaOx MOSFET异构反相器的制备方法,包括:在蓝宝石单晶衬底上生长GaN Fe调制缓冲层,在900~1200℃的条件下同质外延生长30~50nm的GaN层,并在GaN层上生长掺硅AlGaN势垒层,以及在AlGaN势垒层上生长SiN钝化层形成HEMT结构;在SiN钝化层上刻蚀部分区域到蓝宝石层,刻蚀沟道隔离区域,并在刻蚀后的蓝宝石表面生长第一GaOx缓冲层使得第一GaOx缓冲层与蓝宝石表面形成台阶,以及在第一GaOx缓冲层上生长第二GaOx层,并在第二GaOx层上注入Si离子进行N掺杂形成MOSFET的漏、源掺杂区域后沉积SiO2栅质层;在SiN钝化层和SiO2介质层的两端沉积金属膜,剥离,退火分别得到源极和漏极,在SiN钝化层和SiO2介质层的中间沉积金属膜,剥离,退火分别得到栅极。本发明可适用于高温、高压工作场景。
Description
技术领域
本发明实施例涉及材料技术领域,尤其是一种GaN HEMT和GaOx MOSFET异构反相器的制备方法。
背景技术
氮化镓(GaN)作为第三代半导体,具有宽能带间隙、高电子迁移率、高电子饱和速率,可以实现更高的击穿电压和导通电阻并在高温下工作,广泛应用在功率器件等领域。氧化镓(GaOx)具有4.8ev的宽带隙,其理论击穿强度超过了氮化镓和碳化硅,其低缺陷密度的优化外延层以及具有增强电子迁移率的高电荷载流子密度,可以显着提高GaOx功率晶体管的性能。为了实现功率器件对性能和集成度的要求,本文介绍一种单片集成氮化镓和氧化镓的异构反相器。该反相器的主要特点为:(1)在同一衬底上集成两个场效应晶体管;(2)相比传统的硅基器件,更适用于高温(400-900℃)高压等工作场景(3)单片集成可实现高频操作,有利于小型化;
传统的硅基器件工作温度上限在125-150℃之间,难以在高温和高压环境下正常工作,且传统的硅基反相器其驱动电路模块是分离的,导致集成电路系统尺寸和设计复杂程度增加。
发明内容
本发明实施例提供一种GaN HEMT和GaOx MOSFET异构反相器的制备方法,包括:
在蓝宝石单晶衬底上生长GaN Fe调制缓冲层,在900~1200℃的条件下同质外延生长30~50nm的GaN层,并在GaN层上生长掺硅AlGaN势垒层,以及在AlGaN势垒层上生长SiN钝化层形成HEMT结构;
在SiN钝化层上刻蚀部分区域到蓝宝石层,刻蚀沟道隔离区域,并在刻蚀后的蓝宝石表面生长第一GaOx缓冲层使得第一GaOx缓冲层与蓝宝石表面形成台阶,以及在第一GaOX缓冲层上生长第二GaOx层,并在第二GaOx层上注入Si离子进行N掺杂形成MOSFET的漏源掺杂区域后沉积SiO2栅质层;
在SiN钝化层和SiO2介质层的两端沉积金属膜,剥离,退火分别得到源极和漏极,在SiN钝化层和SiO2介质层的中间沉积金属膜,剥离,退火分别得到栅极。
进一步地,GaN Fe调制缓冲层的厚度为30~40nm。
进一步地,Fe源流量为200~400sccm,Fe掺杂浓度为1~3×1019cm-3,生长温度为450~600℃。
进一步地,同质外延生长的GaN层的厚度为30~50nm,生长温度为1000~1100℃。
进一步地,SiN钝化层的厚度为40-60nm。
进一步地,AlGaN势垒层的厚度3~8nm,其中,Al组分为25%。
进一步地,第一GaOx缓冲层的厚度为40~60nm,第二GaOx层的厚度为10~30nm。
进一步地,SiO2栅质层的厚度为20~40nm。
进一步地,漏极和源极金属膜使用Ti、Al、Ni或Au,退火时在825℃、N2环境下退火。
进一步地,栅极金属膜使用Ni或Au。
本发明实施例提出了一种单片集成的GaN HEMT和GaOx MOSFET异构反相器,特点是采用GaN HEMT和GaOx MOSFET互补的结构,其优势是:可适用于高温、高压、高频的工作场景;降低器件的静态功耗和实现更高的功率密度;相比传统的硅基器件,有效减小了集成所需的尺寸和重量。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明的实施例提供的一种GaN HEMT和GaOxMOSFET异构反相器的制备方法;
图2为本发明的实施例提供的一种GaN HEMT和GaOx MOSFET异构反相器的制备方法;
图3为本发明实施例制备的GaN HEMT和GaOx MOSFET异构反相器的结构示意图;
图4为本发明实施例提供的GaN HEMT和GaOx MOSFET异构反相器的电路图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。
本发明的一个实施例提供一种基于GaOx-GaN的CMOS反相器的制备方法,包括以下步骤:
步骤一、在蓝宝石单晶衬底上生长GaN Fe调制缓冲层,在900~1200℃的条件下同质外延生长30~50nm的GaN层,并在GaN层上生长掺硅AlGaN势垒层,以及在AlGaN势垒层上生长SiN钝化层形成HEMT结构;
本发明的一个实施例,如图1所示,使用金属有机化学气相沉积(MOCVD)的方法在蓝宝石衬底上生长厚度为30~40nm,优选为35nm GaN Fe调制缓冲层,其中,Fe源流量为200~400sccm,优选为300sccm,Fe掺杂浓度为1~3×1019cm-3,生长温度为450~600℃优选地,掺杂浓度为3×1019cm-3,控制生长温度为500℃。
改变温度条件为1000~1100℃,优选控制生长温度为1050℃采用同金属有机化学气相沉积(MOCVD)方法在GaN缓冲层上同质外延生长30~50nm厚,优选为40nm的GaN层;用金属有机化学气相沉积(MOCVD)在GaN层上生长厚度为3~8nm,优选为5nm厚的掺硅的AlGaN势垒层,其中Al组分为20~30%,优选为25%。用离子增强化学气相沉积(PECVD)在AlGaN势垒层上沉积厚度为40~60nm,优选为50nm SiN作为钝化层。
步骤二、在SiN钝化层上刻蚀部分区域到蓝宝石层,刻蚀沟道隔离区域,并在刻蚀后的蓝宝石表面生长第一GaOx缓冲层使得第一GaOx缓冲层与蓝宝石表面形成台阶,以及在第一GaOx缓冲层上生长第二GaOx层,并在第二GaOx层上注入Si离子进行N掺杂形成MOSFET的漏源掺杂区域后沉积SiO2栅质层;
本发明实施例中,如图2所示,将部分HEMT结构用等离子刻蚀技术向下刻蚀到蓝宝石层;然后使用SiO2作为生长掩膜,在蚀刻部分用选择性MOCVD技术制备P沟道金属氧化物场效应晶体管结构;在原有结构上用Cl2/BCl3进行干法刻蚀,形成两侧台阶,在台面隔离部分使用MOCVD生长厚度为40~60nm,优选为50nm的第一GaOx缓冲层,改变温度条件,用MOCVD在GaOx缓冲层上生长厚度为10~30nm,优选为20nm的第二GaOx层;然后使用Si离子注入在第二GaOx层上进行N型掺杂以形成MOSFET的漏、源掺杂区域;使用等离子体化学气相沉淀(PECVD)工艺,在第二GaOx层上沉积20~40nm优选为30nm的SiO2栅介质层
步骤三、在SiN钝化层和SiO2介质层的两端沉积金属膜,剥离,退火分别得到源极和漏极,在SiN钝化层和SiO2介质层的中间沉积金属膜,剥离,退火分别得到栅极。
在制备漏极、源极时:使用热蒸发、磁控溅射或电子束蒸发等方法蒸镀金属膜(如Ti(25nm)/Al(75nm)/Ni(25nm)/Au(75nm)),使用剥离工艺形成电极后在825℃、N2环境下退火。在制备栅电极(Gate)时,使用热蒸发、磁控溅射或电子束蒸发等方法分别在GaOx和Mg-GaOx层上蒸镀金属膜(如Ni(25nm)/Au(25nm)),使用剥离工艺形成电极后在870℃、N2环境下退火。
本发明实施例还可以用SiC衬底来代替结构中的蓝宝石衬底;改变器件结构中氮化镓缓冲层的材料,如将用AlN代替低温GaOx缓冲层;改变电极的材料,如将漏极、源极材料变为Ti/Al/Au等;还可以改变栅氧化层的材料,将栅氧化层SiO2改变为Al2O3、HFO2等其他材料。
如图3为制备得到的基GaN HEMT和GaOx MOSFET异构反相器的结构示意图,其中,1为蓝宝石单晶衬底,2为GaN缓冲层,3为GaN层,4为AlGaN势垒层,5为SiN层,6为沟道隔离区,7和14为漏极,8和15为栅极,9和16为源极,10为GaOx缓冲层,11为GaOx层,12为Mg离子掺杂GaOx,13为SiO2栅介质层。如图4所示,为本发明实施例制备的GaN HEMT和GaOxMOSFET异构反相器的电路示意图。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
以上所述仅是本发明的部分实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种GaN HEMT和GaOx MOSFET异构反相器的制备方法,其特征在于,包括:
在蓝宝石单晶衬底上生长GaN Fe调制缓冲层,在900~1200℃的条件下同质外延生长30~50nm的GaN层,并在GaN层上生长掺硅AlGaN势垒层,以及在AlGaN势垒层上生长SiN钝化层形成HEMT结构;
在SiN钝化层上刻蚀部分区域到蓝宝石层,刻蚀沟道隔离区域,并在刻蚀后的蓝宝石表面生长第一GaOx缓冲层使得第一GaOx缓冲层与蓝宝石表面形成台阶,以及在第一GaOx缓冲层上生长第二GaOx层,并在第二GaOx层上注入Si离子进行N掺杂形成MOSFET的漏源掺杂区域后沉积SiO2栅质层;
在SiN钝化层和SiO2介质层的两端沉积金属膜,剥离,退火分别得到源极和漏极,在SiN钝化层和SiO2介质层的中间沉积金属膜,剥离,退火分别得到栅极。
2.根据权利要求1所述的制备方法,其特征在于,GaN Fe调制缓冲层的厚度为30~40nm。
3.根据权利要求2所述的制备方法,其特征在于,Fe源流量为200~400sccm,Fe掺杂浓度为1~3×1019cm-3,生长温度为450~600℃。
4.根据权利要求1所述的制备方法,其特征在于,同质外延生长的GaN层的厚度为30~50nm,生长温度为1000~1100℃。
5.根据权利要求1所述的制备方法,其特征在于,SiN钝化层的厚度为40-60nm。
6.根据权利要求1所述的制备方法,其特征在于,AlGaN势垒层的厚度3~8nm,其中,Al组分为20~30%。
7.根据权利要求1所述的制备方法,其特征在于,第一GaOx缓冲层的厚度为40~60nm,第二GaOx层的厚度为10~30nm。
8.根据权利要求1所述的制备方法,其特征在于,SiO2栅质层的厚度为20~40nm。
9.根据权利要求1所述的制备方法,其特征在于,漏极和源极金属膜使用Ti、Al、Ni或Au,退火时在825℃、N2环境下退火。
10.根据权利要求1所述的制备方法,其特征在于,栅极金属膜使用Ni或Au。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210520552.XA CN114864505A (zh) | 2022-05-12 | 2022-05-12 | 一种GaN HEMT和GaOx MOSFET异构反相器的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210520552.XA CN114864505A (zh) | 2022-05-12 | 2022-05-12 | 一种GaN HEMT和GaOx MOSFET异构反相器的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114864505A true CN114864505A (zh) | 2022-08-05 |
Family
ID=82637666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210520552.XA Pending CN114864505A (zh) | 2022-05-12 | 2022-05-12 | 一种GaN HEMT和GaOx MOSFET异构反相器的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114864505A (zh) |
-
2022
- 2022-05-12 CN CN202210520552.XA patent/CN114864505A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6999197B2 (ja) | 複合バリア層構造に基づくiii族窒化物エンハンスメント型hemt及びその製造方法 | |
US9224596B2 (en) | Methods of fabricating thick semi-insulating or insulating epitaxial gallium nitride layers | |
US6982204B2 (en) | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses | |
US8669592B2 (en) | Compound semiconductor device and method for fabricating the same | |
WO2020228352A1 (zh) | 半导体器件及其制备方法 | |
KR102080745B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
CN110112215B (zh) | 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法 | |
JP5126733B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
CA2634068A1 (en) | Methods of fabricating transistors including supported gate electrodes and related devices | |
JPH10223901A (ja) | 電界効果型トランジスタおよびその製造方法 | |
JP7013710B2 (ja) | 窒化物半導体トランジスタの製造方法 | |
US10998435B2 (en) | Enhancement-mode device and method for manufacturing the same | |
JP2010225979A (ja) | GaN系電界効果トランジスタ | |
JP2017157589A (ja) | 半導体装置および半導体装置の製造方法 | |
CN111799326B (zh) | 一种新型二维电子气浓度调控的晶体管结构及制作方法 | |
TW201246538A (en) | Nitride-based heterostructure field effect transistor having high efficiency | |
JP2011210785A (ja) | 電界効果トランジスタ、およびその製造方法 | |
JP2009076673A (ja) | Iii族窒化物半導体を用いた電界効果トランジスタ | |
JP4228250B2 (ja) | 化合物半導体装置 | |
CN113972263B (zh) | 一种增强型AlGaN/GaN HEMT器件及其制备方法 | |
CN106449406B (zh) | 一种垂直结构GaN基增强型场效应晶体管及其制造方法 | |
CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
CN114496788A (zh) | 一种p型沟道氮化镓晶体管及其制备方法 | |
CN114864505A (zh) | 一种GaN HEMT和GaOx MOSFET异构反相器的制备方法 | |
CN111739800A (zh) | 一种SOI基凹栅增强型GaN功率开关器件的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |