JPH10223901A - 電界効果型トランジスタおよびその製造方法 - Google Patents
電界効果型トランジスタおよびその製造方法Info
- Publication number
- JPH10223901A JPH10223901A JP9225077A JP22507797A JPH10223901A JP H10223901 A JPH10223901 A JP H10223901A JP 9225077 A JP9225077 A JP 9225077A JP 22507797 A JP22507797 A JP 22507797A JP H10223901 A JPH10223901 A JP H10223901A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- effect transistor
- insulating film
- gate insulating
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 84
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 230000004888 barrier function Effects 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 239000012535 impurity Substances 0.000 claims description 47
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 24
- 229910052782 aluminium Inorganic materials 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 22
- -1 nitride compound Chemical class 0.000 claims description 19
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 18
- 229910052733 gallium Inorganic materials 0.000 claims description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- 239000000470 constituent Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 10
- 229910052738 indium Inorganic materials 0.000 claims description 8
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 239000000969 carrier Substances 0.000 claims 2
- 150000001875 compounds Chemical class 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 229910002601 GaN Inorganic materials 0.000 abstract description 51
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 abstract description 40
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 abstract description 30
- 239000000758 substrate Substances 0.000 abstract description 14
- 238000009413 insulation Methods 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 13
- 239000007789 gas Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000000203 mixture Substances 0.000 description 6
- 229910002704 AlGaN Inorganic materials 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001741 metal-organic molecular beam epitaxy Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 ゲート絶縁膜を用いることにより大きな入力
振幅をとることができるＧａＮ系の電界効果トランジス
タを提供する。 【解決手段】 基板１の上にバッファ層２を介してチャ
ネル層３とゲート絶縁膜４が順次積層され、その上にゲ
ート電極７が配設されている。ソース電極５とドレイン
電極６は、ゲート電極７を挟むようにして開口４ａ，４
ｂを介してチャネル層３と電気的に接続されている。チ
ャネル層３はｎ型のＧａＮにより構成され、ゲート絶縁
膜４はＡｌＮにより構成されている。ＡｌＮは絶縁性に
優れているのでショットキー障壁が大きくなり、大きな
入力振幅をとることができる。また、エンハンスメント
モードの場合においては反転層を形成することができ、
Ｓｉ−ＭＯＳと同じような動作をさせることができる。
振幅をとることができるＧａＮ系の電界効果トランジス
タを提供する。 【解決手段】 基板１の上にバッファ層２を介してチャ
ネル層３とゲート絶縁膜４が順次積層され、その上にゲ
ート電極７が配設されている。ソース電極５とドレイン
電極６は、ゲート電極７を挟むようにして開口４ａ，４
ｂを介してチャネル層３と電気的に接続されている。チ
ャネル層３はｎ型のＧａＮにより構成され、ゲート絶縁
膜４はＡｌＮにより構成されている。ＡｌＮは絶縁性に
優れているのでショットキー障壁が大きくなり、大きな
入力振幅をとることができる。また、エンハンスメント
モードの場合においては反転層を形成することができ、
Ｓｉ−ＭＯＳと同じような動作をさせることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ガリウム（Ｇ
ａ），アルミニウム（Ａｌ），ホウ素（Ｂ）およびイン
ジウム（Ｉｎ）からなる群のうちの少なくとも１種のＩ
ＩＩ族元素と窒素（Ｎ）とを含むＩＩＩ族ナイトライド
化合物半導体によりチャネル層を形成してなる電界効果
型トランジスタおよびその製造方法に係り、特に、ゲー
ト電極とチャネル層との間にゲート絶縁膜を備えてなる
電界効果型トランジスタおよびその製造方法に関する。
ａ），アルミニウム（Ａｌ），ホウ素（Ｂ）およびイン
ジウム（Ｉｎ）からなる群のうちの少なくとも１種のＩ
ＩＩ族元素と窒素（Ｎ）とを含むＩＩＩ族ナイトライド
化合物半導体によりチャネル層を形成してなる電界効果
型トランジスタおよびその製造方法に係り、特に、ゲー
ト電極とチャネル層との間にゲート絶縁膜を備えてなる
電界効果型トランジスタおよびその製造方法に関する。
【０００２】
【従来の技術】ＩＩＩ族ナイトライド化合物半導体であ
るガリウムナイトライド（ＧａＮ）はその禁制帯幅が
３．４ｅＶと大きく、間接遷移伝導帯は更にその上１．
５ｅＶ以上のところにあると考えられている。また、Ｇ
ａＮの飽和速度は約２．５×１０7 ｃｍ／ｓであり、他
の半導体であるシリコン（Ｓｉ）やガリウム砒素（Ｇａ
Ａｓ）やシリコンカーバイド（ＳｉＣ）に比べて大き
い。更に、ＧａＮの破壊電場は約５×１０6 Ｖ／ｃｍ
と、ＳｉやＧａＡｓよりも一桁以上大きく、ＳｉＣより
も大きい。それゆえ、ＧａＮは高周波、高温、大電力用
半導体素子を構成する材料として大きな可能性を持つこ
とが予想されてきた。
るガリウムナイトライド（ＧａＮ）はその禁制帯幅が
３．４ｅＶと大きく、間接遷移伝導帯は更にその上１．
５ｅＶ以上のところにあると考えられている。また、Ｇ
ａＮの飽和速度は約２．５×１０7 ｃｍ／ｓであり、他
の半導体であるシリコン（Ｓｉ）やガリウム砒素（Ｇａ
Ａｓ）やシリコンカーバイド（ＳｉＣ）に比べて大き
い。更に、ＧａＮの破壊電場は約５×１０6 Ｖ／ｃｍ
と、ＳｉやＧａＡｓよりも一桁以上大きく、ＳｉＣより
も大きい。それゆえ、ＧａＮは高周波、高温、大電力用
半導体素子を構成する材料として大きな可能性を持つこ
とが予想されてきた。
【０００３】近年に至っては、ＧａＮを用いた半導体素
子の試作例も見られるようになった。このうち、トラン
ジスタに関しては、ＧａＡｓ系の電界効果型トランジス
タ（Field Effect Transistor ；ＦＥＴ）について開発
された構成をそのまま適用したものが報告されている。
子の試作例も見られるようになった。このうち、トラン
ジスタに関しては、ＧａＡｓ系の電界効果型トランジス
タ（Field Effect Transistor ；ＦＥＴ）について開発
された構成をそのまま適用したものが報告されている。
【０００４】図１６および図１７は、ＧａＮを用いた電
界効果型トランジスタの従来例を表すものである。図１
６に示した電界効果型トランジスタは、いわゆるＭＥＳ
（Metal Semiconductor ）構造のものであり、サファイ
ア基板１の上に真性のＧａＮよりなるバッファ層２を介
してｎ型のＧａＮよりなる動作層６３が形成され、その
上にゲート電極７，ソース電極５およびドレイン電極６
がそれぞれ形成されている（Ｍ．Ａ．Ｋａｈｎ，Ａ．Ｐ
Ｌ.,６２（１５），１７８６（１９９３））。図１７
に示した電界効果型トランジスタは、いわゆるＨＥＭＴ
（High Electron Mobility Transistor ）構造のもので
あり、サファイア基板１の上に不純物を添加しないＧａ
Ｎよりなる電子走行層７３ｂとｎ型のＡｌＧａＮよりな
る電子供給層７３ａとが順次積層され、その上にゲート
電極７が形成されると共に、電子走行層７３ｂの上に電
子供給層７３ａを挟むようにソース電極５とドレイン電
極６がそれぞれ形成されている（Ｍ．Ａ．Ｋａｈｎ，
Ａ．Ｐ Ｌ.,６５（９），１１２１（１９９４））。
界効果型トランジスタの従来例を表すものである。図１
６に示した電界効果型トランジスタは、いわゆるＭＥＳ
（Metal Semiconductor ）構造のものであり、サファイ
ア基板１の上に真性のＧａＮよりなるバッファ層２を介
してｎ型のＧａＮよりなる動作層６３が形成され、その
上にゲート電極７，ソース電極５およびドレイン電極６
がそれぞれ形成されている（Ｍ．Ａ．Ｋａｈｎ，Ａ．Ｐ
Ｌ.,６２（１５），１７８６（１９９３））。図１７
に示した電界効果型トランジスタは、いわゆるＨＥＭＴ
（High Electron Mobility Transistor ）構造のもので
あり、サファイア基板１の上に不純物を添加しないＧａ
Ｎよりなる電子走行層７３ｂとｎ型のＡｌＧａＮよりな
る電子供給層７３ａとが順次積層され、その上にゲート
電極７が形成されると共に、電子走行層７３ｂの上に電
子供給層７３ａを挟むようにソース電極５とドレイン電
極６がそれぞれ形成されている（Ｍ．Ａ．Ｋａｈｎ，
Ａ．Ｐ Ｌ.,６５（９），１１２１（１９９４））。
【０００５】また、別の例では、ＨＥＭＴ構造において
ＡｌＧａＮよりなる電子供給層の厚さを薄くすることに
より、閾値ゲート電圧を０Ｖ付近としたものもある
（Ｍ．Ａ．Ｋａｈｎ，Ａ．Ｐ Ｌ.,６８（４），２２
（１９９６））。いわゆるエンハンスメントモードのも
のである。
ＡｌＧａＮよりなる電子供給層の厚さを薄くすることに
より、閾値ゲート電圧を０Ｖ付近としたものもある
（Ｍ．Ａ．Ｋａｈｎ，Ａ．Ｐ Ｌ.,６８（４），２２
（１９９６））。いわゆるエンハンスメントモードのも
のである。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うなＭＥＳ構造やＨＥＭＴ構造の電界効果型トランジス
タでは、ゲート電極における金属と半導体とのショット
キー障壁が１〜１．２ｅＶ程度と比較的小さく、ＧａＡ
ｓ系のショットキー障壁（０．７ｅＶ）よりは大きいも
のの、順方向ゲートバイアスを大きくとれないという問
題があった。但し、これはＧａＮに関する材料特有の問
題というより、ＭＥＳという電界効果型トランジスタの
動作方式に問題があった。
うなＭＥＳ構造やＨＥＭＴ構造の電界効果型トランジス
タでは、ゲート電極における金属と半導体とのショット
キー障壁が１〜１．２ｅＶ程度と比較的小さく、ＧａＡ
ｓ系のショットキー障壁（０．７ｅＶ）よりは大きいも
のの、順方向ゲートバイアスを大きくとれないという問
題があった。但し、これはＧａＮに関する材料特有の問
題というより、ＭＥＳという電界効果型トランジスタの
動作方式に問題があった。
【０００７】これに対し、Ｓｉ系では、ＭＯＳ（Metal-
Oxide-Semiconductor ）型（すなわちＭＩＳ（Metal-In
sulator-Semiconductor ）型）の電界効果型トランジス
タが用いられている。この電界効果型トランジスタで
は、Ｓｉの酸化物のシリコンオキサイド（ＳｉＯ2 ）が
良質の絶縁膜であることから、ゲート電極をゲート絶縁
膜としてのＳｉＯ2 膜を介してＳｉ層の上に形成し、Ｓ
ｉＯ2 膜とＳｉ層との界面における反転層をチャネルと
して動作させている。そのため、Ｓｉ系の電界効果型ト
ランジスタでは入力振幅を大きくとることができる。
Oxide-Semiconductor ）型（すなわちＭＩＳ（Metal-In
sulator-Semiconductor ）型）の電界効果型トランジス
タが用いられている。この電界効果型トランジスタで
は、Ｓｉの酸化物のシリコンオキサイド（ＳｉＯ2 ）が
良質の絶縁膜であることから、ゲート電極をゲート絶縁
膜としてのＳｉＯ2 膜を介してＳｉ層の上に形成し、Ｓ
ｉＯ2 膜とＳｉ層との界面における反転層をチャネルと
して動作させている。そのため、Ｓｉ系の電界効果型ト
ランジスタでは入力振幅を大きくとることができる。
【０００８】従って、ＧａＮ系の電界効果型トランジス
タにおいても、ＳｉＯ2 並みの高い障壁をもち化学的に
安定なゲート絶縁膜を用いることができれば、Ｓｉ系と
同じように大きな入力振幅をとることができるようにな
る。それにより、ＧａＮにおいて特有の高耐圧性と相ま
って大きな出力が得られるようになる。
タにおいても、ＳｉＯ2 並みの高い障壁をもち化学的に
安定なゲート絶縁膜を用いることができれば、Ｓｉ系と
同じように大きな入力振幅をとることができるようにな
る。それにより、ＧａＮにおいて特有の高耐圧性と相ま
って大きな出力が得られるようになる。
【０００９】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、化学的に安定したゲート絶縁膜を用
いることにより、大きな入力振幅をとることができるＧ
ａＮ系の電界効果型トランジスタおよびその製造方法を
提供することにある。
ので、その目的は、化学的に安定したゲート絶縁膜を用
いることにより、大きな入力振幅をとることができるＧ
ａＮ系の電界効果型トランジスタおよびその製造方法を
提供することにある。
【００１０】
【課題を解決するための手段】本発明の電界効果型トラ
ンジスタは、ガリウム，アルミニウム，ホウ素およびイ
ンジウムからなる群のうちの少なくとも１種のＩＩＩ族
元素と窒素とを含むＩＩＩ族ナイトライド化合物半導体
によりチャネル層を形成してなるものであって、ゲート
電極とチャネル層との間にゲート絶縁膜を備えると共
に、このゲート絶縁膜をＩＩＩ族元素としてアルミニウ
ムを少なくとも含む高抵抗のＩＩＩ族ナイトライド化合
物半導体により構成したものである。
ンジスタは、ガリウム，アルミニウム，ホウ素およびイ
ンジウムからなる群のうちの少なくとも１種のＩＩＩ族
元素と窒素とを含むＩＩＩ族ナイトライド化合物半導体
によりチャネル層を形成してなるものであって、ゲート
電極とチャネル層との間にゲート絶縁膜を備えると共
に、このゲート絶縁膜をＩＩＩ族元素としてアルミニウ
ムを少なくとも含む高抵抗のＩＩＩ族ナイトライド化合
物半導体により構成したものである。
【００１１】本発明の電界効果型トランジスタの製造方
法は、ガリウム，アルミニウム，ホウ素およびインジウ
ムからなる群のうちの少なくとも１種のＩＩＩ族元素と
窒素とを含むＩＩＩ族ナイトライド化合物半導体よりな
るチャネル層の上に、ソース電極，ドレイン電極および
ゲート絶縁膜を介してゲート電極を形成してなるもので
あって、チャネル層を形成したのち、その上にゲート絶
縁膜の構成層を形成する構成層形成工程と、ゲート絶縁
膜の構成層の上にゲート電極のダミーゲートを形成する
ダミーゲート形成工程と、ダミーゲートの側面に側壁を
形成する側壁形成工程と、ダミーゲートと側壁とをマス
クとしてゲート絶縁膜の構成層を選択的に除去し、ゲー
ト絶縁膜を形成する工程とを含むものである。
法は、ガリウム，アルミニウム，ホウ素およびインジウ
ムからなる群のうちの少なくとも１種のＩＩＩ族元素と
窒素とを含むＩＩＩ族ナイトライド化合物半導体よりな
るチャネル層の上に、ソース電極，ドレイン電極および
ゲート絶縁膜を介してゲート電極を形成してなるもので
あって、チャネル層を形成したのち、その上にゲート絶
縁膜の構成層を形成する構成層形成工程と、ゲート絶縁
膜の構成層の上にゲート電極のダミーゲートを形成する
ダミーゲート形成工程と、ダミーゲートの側面に側壁を
形成する側壁形成工程と、ダミーゲートと側壁とをマス
クとしてゲート絶縁膜の構成層を選択的に除去し、ゲー
ト絶縁膜を形成する工程とを含むものである。
【００１２】この電界効果型トランジスタでは、ゲート
電極に電圧を加えると、その電圧に応じてドレイン電流
が増減する。ここで、ゲート電極とチャネル層との間に
アルミニウムを少なくとも含む高抵抗のＩＩＩ族ナイト
ライド化合物半導体よりなるゲート絶縁膜が挿入されて
いるので、ゲート電極の絶縁障壁が高くなっており、ゲ
ート電極に大きな電圧を加えることができる。また、ゲ
ート絶縁膜の絶縁性が高いので、ゲート絶縁膜の厚さを
薄くすることができ、相互コンダクタンスｇmが大きく
なり、動作が高速となる。
電極に電圧を加えると、その電圧に応じてドレイン電流
が増減する。ここで、ゲート電極とチャネル層との間に
アルミニウムを少なくとも含む高抵抗のＩＩＩ族ナイト
ライド化合物半導体よりなるゲート絶縁膜が挿入されて
いるので、ゲート電極の絶縁障壁が高くなっており、ゲ
ート電極に大きな電圧を加えることができる。また、ゲ
ート絶縁膜の絶縁性が高いので、ゲート絶縁膜の厚さを
薄くすることができ、相互コンダクタンスｇmが大きく
なり、動作が高速となる。
【００１３】この電界効果型トランジスタの製造方法で
は、チャネル層の上にゲート電極の構成層を形成したの
ち、その上にダミーゲートを形成し、その側面に側壁を
形成する。次いで、このダミーゲートと側壁とをマスク
としてゲート絶縁膜の構成層を選択的に除去し、ゲート
絶縁膜を形成する。
は、チャネル層の上にゲート電極の構成層を形成したの
ち、その上にダミーゲートを形成し、その側面に側壁を
形成する。次いで、このダミーゲートと側壁とをマスク
としてゲート絶縁膜の構成層を選択的に除去し、ゲート
絶縁膜を形成する。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１５】（第１の実施の形態）図１は本発明の第１
の実施の形態に係る電界効果型トランジスタの構成を表
すものである。この電界効果型トランジスタは、サファ
イアよりなる基板（例えばｃ面）１の上にバッファ層２
を介してチャネル層３とゲート絶縁膜４が順次積層され
ている。このゲート絶縁膜４の上には、ゲート絶縁膜４
の開口４ａを介してチャネル層３と電気的に接続された
ソース電極５と、ゲート絶縁膜４の開口４ｂを介してチ
ャネル層３と電気的に接続されたドレイン電極６とが配
設されている。ゲート絶縁膜４の上には、また、ソース
電極５とドレイン電極６との間にゲート電極７が配設さ
れている。ソース電極５，ドレイン電極６およびゲート
電極７は、例えば基板１の側からチタン（Ｔｉ），アル
ミニウム（Ａｌ）および金（Ａｕ）を順次積層して構成
されている。
の実施の形態に係る電界効果型トランジスタの構成を表
すものである。この電界効果型トランジスタは、サファ
イアよりなる基板（例えばｃ面）１の上にバッファ層２
を介してチャネル層３とゲート絶縁膜４が順次積層され
ている。このゲート絶縁膜４の上には、ゲート絶縁膜４
の開口４ａを介してチャネル層３と電気的に接続された
ソース電極５と、ゲート絶縁膜４の開口４ｂを介してチ
ャネル層３と電気的に接続されたドレイン電極６とが配
設されている。ゲート絶縁膜４の上には、また、ソース
電極５とドレイン電極６との間にゲート電極７が配設さ
れている。ソース電極５，ドレイン電極６およびゲート
電極７は、例えば基板１の側からチタン（Ｔｉ），アル
ミニウム（Ａｌ）および金（Ａｕ）を順次積層して構成
されている。
【００１６】バッファ層２は例えば高抵抗の真性ＧａＮ
により構成されてており、その厚さは例えば２μｍとな
っている。チャネル層３は例えばｎ型不純物としてＳｉ
を添加したｎ型ＧａＮにより構成されており、その厚さ
は例えば０．１μｍとなっている。その不純物濃度は、
例えば１×１０18ｃｍ-3である。なお、チャネル層３の
不純物濃度と厚さをそれぞれ制御することにより、ゲー
ト閾値電圧を適宜に調節することができる。すなわち、
不純物濃度を高くすればノルマルオン（デプレッション
モード；depletion mode）となり、不純物濃度を低くす
ればノルマルオフ（エンハンスメントモード；enhancem
ent mode）となる。
により構成されてており、その厚さは例えば２μｍとな
っている。チャネル層３は例えばｎ型不純物としてＳｉ
を添加したｎ型ＧａＮにより構成されており、その厚さ
は例えば０．１μｍとなっている。その不純物濃度は、
例えば１×１０18ｃｍ-3である。なお、チャネル層３の
不純物濃度と厚さをそれぞれ制御することにより、ゲー
ト閾値電圧を適宜に調節することができる。すなわち、
不純物濃度を高くすればノルマルオン（デプレッション
モード；depletion mode）となり、不純物濃度を低くす
ればノルマルオフ（エンハンスメントモード；enhancem
ent mode）となる。
【００１７】例えば、チャネル層３の厚さが０．１μｍ
の場合、不純物濃度が５×１０15ｃｍ-3以下においてエ
ンハンスメントモードとなる。よって、上記の不純物濃
度１×１０18ｃｍ-3においてはデプレッションモードと
なる。また、不純物濃度が５×１０14ｃｍ-3以下におい
ては、ゲート電極７に正の電圧を加えていくと、チャネ
ル層３の中ではなく、ゲート絶縁膜４とチャネル層３と
の界面のチャネル層３側に電子が誘起されるいわゆるＭ
ＯＳ動作のエンハンスメントモードとなる。
の場合、不純物濃度が５×１０15ｃｍ-3以下においてエ
ンハンスメントモードとなる。よって、上記の不純物濃
度１×１０18ｃｍ-3においてはデプレッションモードと
なる。また、不純物濃度が５×１０14ｃｍ-3以下におい
ては、ゲート電極７に正の電圧を加えていくと、チャネ
ル層３の中ではなく、ゲート絶縁膜４とチャネル層３と
の界面のチャネル層３側に電子が誘起されるいわゆるＭ
ＯＳ動作のエンハンスメントモードとなる。
【００１８】ゲート絶縁膜４は例えばアルミニウムナイ
トライド（ＡｌＮ）により構成されており、その厚さは
例えば３ｎｍとなっている。なお、図２にＡｌＮとＧａ
Ｎとの間および白金（Ｐｔ）とＧａＮとの間のバンド接
続状態を示す。ここで、ＡｌＮとＧａＮとの間は直接遷
移型バンド構造である。また、ＡｌＮとＧａＮとのバン
ド接続比（△Ｅc ／△Ｅg ）は、ＧａＡｓ系とほぼ同じ
と見積もって約０．７程度とした。更に、図２には、実
験的に得られているＧａＮとＰｔとのショットキー障壁
（１．１ｅＶ）（Ｌ．Ｗａｎｇ，Ａ．Ｐ Ｌ.,６８
（９），１２６７（１９９６））についても合わせて示
した。これにより、ＡｌＮと金属とのショットキー障壁
はまだ知られていないが、ＡｌＮとＰｔとのショットキ
ー障壁は約３．１ｅＶ程度であると推定される。この値
は、ＧａＮまたはＧａＮ系ＨＥＭＴ素子のゲートショッ
トキー障壁の大きさの約３倍であり、ＳｉＯ2 と金属と
のショットキー障壁の大きさと同等である。尚、ショッ
トキー障壁とは、通常、電極金属の仕事関数と半導体の
電子親和力との差をいうが、ここではＡＩＮやＳｉＯ2
などの絶縁体の電子親和力との差もショットキー障壁と
便宜的に称している。
トライド（ＡｌＮ）により構成されており、その厚さは
例えば３ｎｍとなっている。なお、図２にＡｌＮとＧａ
Ｎとの間および白金（Ｐｔ）とＧａＮとの間のバンド接
続状態を示す。ここで、ＡｌＮとＧａＮとの間は直接遷
移型バンド構造である。また、ＡｌＮとＧａＮとのバン
ド接続比（△Ｅc ／△Ｅg ）は、ＧａＡｓ系とほぼ同じ
と見積もって約０．７程度とした。更に、図２には、実
験的に得られているＧａＮとＰｔとのショットキー障壁
（１．１ｅＶ）（Ｌ．Ｗａｎｇ，Ａ．Ｐ Ｌ.,６８
（９），１２６７（１９９６））についても合わせて示
した。これにより、ＡｌＮと金属とのショットキー障壁
はまだ知られていないが、ＡｌＮとＰｔとのショットキ
ー障壁は約３．１ｅＶ程度であると推定される。この値
は、ＧａＮまたはＧａＮ系ＨＥＭＴ素子のゲートショッ
トキー障壁の大きさの約３倍であり、ＳｉＯ2 と金属と
のショットキー障壁の大きさと同等である。尚、ショッ
トキー障壁とは、通常、電極金属の仕事関数と半導体の
電子親和力との差をいうが、ここではＡＩＮやＳｉＯ2
などの絶縁体の電子親和力との差もショットキー障壁と
便宜的に称している。
【００１９】図３にゲート電極７の下における伝導帯の
バンド概念図を示す。このように、本実施の形態に係る
電界効果型トランジスタでは、ゲート絶縁膜４によりゲ
ート電極の絶縁障壁が大きくなっている。また、図４に
チャネル層３を真性ＧａＮで構成した場合のゲート電極
７の下における伝導帯のフラットバンド概念図を示す。
この図から、チャネル層３を真性のあるいは不純物濃度
が極めて低いＧａＮにより構成すれば、Ｓｉ−ＭＯＳと
同様に、ゲート電極７に正の電圧を加えることにより反
転層を形成することができることが分かる。
バンド概念図を示す。このように、本実施の形態に係る
電界効果型トランジスタでは、ゲート絶縁膜４によりゲ
ート電極の絶縁障壁が大きくなっている。また、図４に
チャネル層３を真性ＧａＮで構成した場合のゲート電極
７の下における伝導帯のフラットバンド概念図を示す。
この図から、チャネル層３を真性のあるいは不純物濃度
が極めて低いＧａＮにより構成すれば、Ｓｉ−ＭＯＳと
同様に、ゲート電極７に正の電圧を加えることにより反
転層を形成することができることが分かる。
【００２０】なお、ＡｌＮの絶縁性に関しては過去に報
告がなされている（Ａ．Ｂｙｋｈｏｖｓｋｉ，Ｊ．Ａｐ
ｐｌ．Ｐｈｙｓ．，７７（４），１６１６（１９９
５））。この文献においては、図５に示したように、サ
ファイア基板１１の上にＡｌＮ層１２，真性のｉ−Ｇａ
Ｎ層１３，ｎ型のｎ−ＧａＮ層１４，ＡｌＮ層１５およ
びｎ型のｎ−ＧａＮ層１６を順次積層し、ｎ−ＧａＮ層
１４の上とｎ−ＧａＮ層１６の上に電極１７，１８をそ
れぞれ形成したｎ−ＧａＮ／ＡｌＮ／ｎ−ＧａＮダイオ
ードを用いて実験を行っている。ｎ−ＧａＮ層１４の厚
さは１μｍ、ＡｌＮ層１５の厚さは３ｎｍ、ｎ−ＧａＮ
層１６の厚さは０．４μｍである。
告がなされている（Ａ．Ｂｙｋｈｏｖｓｋｉ，Ｊ．Ａｐ
ｐｌ．Ｐｈｙｓ．，７７（４），１６１６（１９９
５））。この文献においては、図５に示したように、サ
ファイア基板１１の上にＡｌＮ層１２，真性のｉ−Ｇａ
Ｎ層１３，ｎ型のｎ−ＧａＮ層１４，ＡｌＮ層１５およ
びｎ型のｎ−ＧａＮ層１６を順次積層し、ｎ−ＧａＮ層
１４の上とｎ−ＧａＮ層１６の上に電極１７，１８をそ
れぞれ形成したｎ−ＧａＮ／ＡｌＮ／ｎ−ＧａＮダイオ
ードを用いて実験を行っている。ｎ−ＧａＮ層１４の厚
さは１μｍ、ＡｌＮ層１５の厚さは３ｎｍ、ｎ−ＧａＮ
層１６の厚さは０．４μｍである。
【００２１】図６にその結果を示す。このように電圧が
２Ｖのときの電流比（Ｉ／Ｉｏ）は３×１０5 である。
但し、Ｉｏは０．０３４ｎＡ，デバイス（ダイオード）
面積は３１４００μｍ2 である。従って、一般的なゲー
ト面積である１００μｍ2 における電流値は約３．２×
１０-8Ａとなり、ゲート絶縁膜４に用いる場合には３ｎ
ｍの厚みで十分な性能を得られることが分かる。
２Ｖのときの電流比（Ｉ／Ｉｏ）は３×１０5 である。
但し、Ｉｏは０．０３４ｎＡ，デバイス（ダイオード）
面積は３１４００μｍ2 である。従って、一般的なゲー
ト面積である１００μｍ2 における電流値は約３．２×
１０-8Ａとなり、ゲート絶縁膜４に用いる場合には３ｎ
ｍの厚みで十分な性能を得られることが分かる。
【００２２】この文献においては、ＡｌＮ層１５の厚さ
が３ｎｍよりも薄い場合の結果は報告されていないが、
例えば、厚さが１ｎｍ程度のときの電流値が厚さ３ｎｍ
のときの１００倍（すなわち３×１０-6Ａ）まで増加す
るとしても、ゲート絶縁膜４として十分に用いることが
できる。しかしながら、ＡｌＮの１原子層における厚さ
の変化が０．３ｎｍ程度であることから、ＡｌＮを１ｎ
ｍよりも薄い厚さで広い面積に亘って均一に形成するの
は難しいと考えられる。よって、ゲート絶縁膜４の厚さ
は１ｎｍ以上が好ましい。
が３ｎｍよりも薄い場合の結果は報告されていないが、
例えば、厚さが１ｎｍ程度のときの電流値が厚さ３ｎｍ
のときの１００倍（すなわち３×１０-6Ａ）まで増加す
るとしても、ゲート絶縁膜４として十分に用いることが
できる。しかしながら、ＡｌＮの１原子層における厚さ
の変化が０．３ｎｍ程度であることから、ＡｌＮを１ｎ
ｍよりも薄い厚さで広い面積に亘って均一に形成するの
は難しいと考えられる。よって、ゲート絶縁膜４の厚さ
は１ｎｍ以上が好ましい。
【００２３】なお、本実施の形態に係る電界効果型トラ
ンジスタは、ソース電極５およびドレイン電極６の周囲
の領域におけるチャネル層３からバッファ層２の一部に
かけて、この電界効果型トランジスタを他の素子と分離
するための分離部８が適宜形成されている。この分離部
８には例えばヘリウム（Ｈｅ）イオンが注入されてい
る。
ンジスタは、ソース電極５およびドレイン電極６の周囲
の領域におけるチャネル層３からバッファ層２の一部に
かけて、この電界効果型トランジスタを他の素子と分離
するための分離部８が適宜形成されている。この分離部
８には例えばヘリウム（Ｈｅ）イオンが注入されてい
る。
【００２４】このような構成を有する電界効果型トラン
ジスタは、次のようにして製造することができる。
ジスタは、次のようにして製造することができる。
【００２５】まず、例えば、サファイアよりなるｃ面の
基板１を用意し、水素（Ｈ2 ）ガス雰囲気中において、
１０５０℃でクリーニングする。次いで、例えば、温度
を５２０℃に下げ、ＭＯＣＶＤ（Metal Organic Chemic
al Vapor Deposition ）法により原料ガスを供給しつつ
膜厚２５ｎｍのＧａＮの下地層（図示せず）を成長させ
る。そののち、例えば、温度を１０００℃に上げ、ＭＯ
ＣＶＤ法により原料ガスを供給しつつバッファ層２，チ
ャネル層３，ゲート絶縁膜４をそれぞれ成長させる。な
お、ＧａＮ下地層とは通常核形成層（ｎｕｃｌｅａｔｉ
ｏｎ ｌａｙｅｒ）ともいわれ、ＧａＮ成長では公知の
技術である。
基板１を用意し、水素（Ｈ2 ）ガス雰囲気中において、
１０５０℃でクリーニングする。次いで、例えば、温度
を５２０℃に下げ、ＭＯＣＶＤ（Metal Organic Chemic
al Vapor Deposition ）法により原料ガスを供給しつつ
膜厚２５ｎｍのＧａＮの下地層（図示せず）を成長させ
る。そののち、例えば、温度を１０００℃に上げ、ＭＯ
ＣＶＤ法により原料ガスを供給しつつバッファ層２，チ
ャネル層３，ゲート絶縁膜４をそれぞれ成長させる。な
お、ＧａＮ下地層とは通常核形成層（ｎｕｃｌｅａｔｉ
ｏｎ ｌａｙｅｒ）ともいわれ、ＧａＮ成長では公知の
技術である。
【００２６】ここで原料ガスには、例えば、ガリウムの
原料としてトリメチルガリウム（Ｇａ（ＣＨ3 ）3 ；Ｔ
ＭＧ），アルミニウムの原料としてトリメチルアルミニ
ウム（Ａｌ（ＣＨ3 ）3 ；ＴＭＡ），窒素の原料として
アンモニア（ＮＨ3 ）およびｎ型の不純物の原料として
シラン（ＳｉＨ4 ）をそれぞれ用いる。各ガスの流量
は、例えば、ＴＭＧが４０μｍｏｌ／ｍｉｎ，ＴＭＡが
１０μｍｏｌ／ｍｉｎ，アンモニアが０．４ｍｏｌ／ｍ
ｉｎおよびシランが約０．０１〜０．１μｍｏｌ／ｍｉ
ｎである。また、原料ガスと共に、キャリアガスとして
８リットル／ｍｉｎの水素ガスと８リットル／ｍｉｎの
窒素（Ｎ2 ）ガスを流す。成長圧力は例えば２５０Ｔｏ
ｒｒである。
原料としてトリメチルガリウム（Ｇａ（ＣＨ3 ）3 ；Ｔ
ＭＧ），アルミニウムの原料としてトリメチルアルミニ
ウム（Ａｌ（ＣＨ3 ）3 ；ＴＭＡ），窒素の原料として
アンモニア（ＮＨ3 ）およびｎ型の不純物の原料として
シラン（ＳｉＨ4 ）をそれぞれ用いる。各ガスの流量
は、例えば、ＴＭＧが４０μｍｏｌ／ｍｉｎ，ＴＭＡが
１０μｍｏｌ／ｍｉｎ，アンモニアが０．４ｍｏｌ／ｍ
ｉｎおよびシランが約０．０１〜０．１μｍｏｌ／ｍｉ
ｎである。また、原料ガスと共に、キャリアガスとして
８リットル／ｍｉｎの水素ガスと８リットル／ｍｉｎの
窒素（Ｎ2 ）ガスを流す。成長圧力は例えば２５０Ｔｏ
ｒｒである。
【００２７】続いて、分離部８の形成領域に例えばＨｅ
イオンを選択的に注入し、素子の分離を行う。素子の分
離を行ったのち、例えば反応性イオンエッチング（Reac
tiveIon Etching；ＲＩＥ）法によりゲート絶縁膜４を
選択的に除去して開口４ａ，４ｂを形成する。開口４
ａ，４ｂを形成したのち、ソース、ゲートおよびドレイ
ンの各電極形成領域にそれぞれ同時に例えばチタン，ア
ルミニウムおよび金を順次蒸着することにより、ソース
電極５，ゲート電極７およびドレイン電極６をそれぞれ
形成する。そののち、窒素ガス雰囲気中において、例え
ば７００℃で１分間の熱処理を行い、ソース電極５およ
びドレイン電極６のコンタクト抵抗を低下させる。これ
により図１に示した電界効果型トランジスタとなる。
イオンを選択的に注入し、素子の分離を行う。素子の分
離を行ったのち、例えば反応性イオンエッチング（Reac
tiveIon Etching；ＲＩＥ）法によりゲート絶縁膜４を
選択的に除去して開口４ａ，４ｂを形成する。開口４
ａ，４ｂを形成したのち、ソース、ゲートおよびドレイ
ンの各電極形成領域にそれぞれ同時に例えばチタン，ア
ルミニウムおよび金を順次蒸着することにより、ソース
電極５，ゲート電極７およびドレイン電極６をそれぞれ
形成する。そののち、窒素ガス雰囲気中において、例え
ば７００℃で１分間の熱処理を行い、ソース電極５およ
びドレイン電極６のコンタクト抵抗を低下させる。これ
により図１に示した電界効果型トランジスタとなる。
【００２８】以下、この電界効果型トランジスタの動作
について説明する。
について説明する。
【００２９】この電界効果型トランジスタでは、ここに
おいてはデプレッションモードなので、ゲート電極７に
負の電圧を加えるとチャネル層３内に空乏層が形成さ
れ、ソース電極５とドレイン電極６との間に流れるドレ
イン電流が減る。このとき、ゲート絶縁膜４により絶縁
障壁が高くなっているので、ゲート電極７に加えること
ができる電圧が大きくなり、その出力が大きくなる。ま
た、ＡｌＮは絶縁性が高いので、ゲート絶縁膜４の厚さ
を薄くすることができ、ゲート電極７とチャネル層３と
の距離が短くなると共に、ＡｌＮの比誘電率が約１０
と、ＳｉＯ2 の４よりも大きいので、相互コンダクタン
スｇm が大きくなり、高速で動作する。
おいてはデプレッションモードなので、ゲート電極７に
負の電圧を加えるとチャネル層３内に空乏層が形成さ
れ、ソース電極５とドレイン電極６との間に流れるドレ
イン電流が減る。このとき、ゲート絶縁膜４により絶縁
障壁が高くなっているので、ゲート電極７に加えること
ができる電圧が大きくなり、その出力が大きくなる。ま
た、ＡｌＮは絶縁性が高いので、ゲート絶縁膜４の厚さ
を薄くすることができ、ゲート電極７とチャネル層３と
の距離が短くなると共に、ＡｌＮの比誘電率が約１０
と、ＳｉＯ2 の４よりも大きいので、相互コンダクタン
スｇm が大きくなり、高速で動作する。
【００３０】なお、エンハンスメントモードの場合に
は、ゲート電極７に正の電圧を加えるとチャネル層３内
に電子が誘起され、ソース電極５とドレイン電極６との
間にドレイン電流が流れることを除き、デプレッション
モードと同様である。また、チャネル層３が真性または
極めて不純物濃度が低いＧａＮにより構成されたエンハ
ンスメントモードの場合には、ゲート電極７に正の電圧
を加えるとチャネル層３とゲート絶縁膜４との界面のチ
ャネル層３側内に電子が誘起され、反転層が形成され
て、ソース電極５とドレイン電極６との間にドレイン電
流が流れることを除き、デプレッションモードと同様で
ある。
は、ゲート電極７に正の電圧を加えるとチャネル層３内
に電子が誘起され、ソース電極５とドレイン電極６との
間にドレイン電流が流れることを除き、デプレッション
モードと同様である。また、チャネル層３が真性または
極めて不純物濃度が低いＧａＮにより構成されたエンハ
ンスメントモードの場合には、ゲート電極７に正の電圧
を加えるとチャネル層３とゲート絶縁膜４との界面のチ
ャネル層３側内に電子が誘起され、反転層が形成され
て、ソース電極５とドレイン電極６との間にドレイン電
流が流れることを除き、デプレッションモードと同様で
ある。
【００３１】このように本実施の形態に係る電界効果型
トランジスタによれば、ＡｌＮよりなるゲート絶縁膜４
をゲート電極７とチャネル層３との間に備えるようにし
たので、化学的熱的に安定でかつ絶縁障壁が大きくな
り、大きなゲート電圧を加えることができる。よって、
大きな出力を得ることができる。また、エンハンスメン
トモードの場合においても十分にゲート電圧を加えるこ
とができ、反転層の形成というＳｉ−ＭＯＳと同じよう
な動作をさせることができる。更に、ゲート電極７を構
成する材質選択の幅が広くなり、プロセスの自由度が大
きくなる。
トランジスタによれば、ＡｌＮよりなるゲート絶縁膜４
をゲート電極７とチャネル層３との間に備えるようにし
たので、化学的熱的に安定でかつ絶縁障壁が大きくな
り、大きなゲート電圧を加えることができる。よって、
大きな出力を得ることができる。また、エンハンスメン
トモードの場合においても十分にゲート電圧を加えるこ
とができ、反転層の形成というＳｉ−ＭＯＳと同じよう
な動作をさせることができる。更に、ゲート電極７を構
成する材質選択の幅が広くなり、プロセスの自由度が大
きくなる。
【００３２】また、ゲート絶縁膜４を絶縁性の高いＡｌ
Ｎにより構成するようにしたので、ゲート絶縁膜４の厚
さを薄くしても十分に絶縁することができると共に、Ａ
ｌＮは誘電率が高いので、相互コンダクタンスｇm を大
きくすることができ、高速で動作させることができる。
Ｎにより構成するようにしたので、ゲート絶縁膜４の厚
さを薄くしても十分に絶縁することができると共に、Ａ
ｌＮは誘電率が高いので、相互コンダクタンスｇm を大
きくすることができ、高速で動作させることができる。
【００３３】更に、ゲート絶縁膜４をＭＯＣＶＤ法によ
り成長させた（すなわちエピタキシャル成長させた）Ａ
ｌＮにより構成するようにしたので、結晶性を高くする
ことができ、設計通りの絶縁性を得ることができる。加
えて、チャネル層３もＭＯＣＶＤ法により成長させたｎ
型ＧａＮにより構成するようにしたので、チャネル層３
と続けてゲート絶縁膜４を形成することができ、容易に
製造することができる。
り成長させた（すなわちエピタキシャル成長させた）Ａ
ｌＮにより構成するようにしたので、結晶性を高くする
ことができ、設計通りの絶縁性を得ることができる。加
えて、チャネル層３もＭＯＣＶＤ法により成長させたｎ
型ＧａＮにより構成するようにしたので、チャネル層３
と続けてゲート絶縁膜４を形成することができ、容易に
製造することができる。
【００３４】（第２の実施の形態）図７は本発明の第２
の実施の形態に係る電界効果型トランジスタの構成を表
すものである。この電界効果型トランジスタは、第１の
実施の形態におけるチャネル層３とバッファ層２との間
にキャリア障壁層（ここでは電子障壁層９）を備えたこ
とを除き、他は第１の実施の形態と同一の構成を有して
いる。よって、同一の構成要素には同一の符号を付し、
ここではその詳細な説明を省略する。
の実施の形態に係る電界効果型トランジスタの構成を表
すものである。この電界効果型トランジスタは、第１の
実施の形態におけるチャネル層３とバッファ層２との間
にキャリア障壁層（ここでは電子障壁層９）を備えたこ
とを除き、他は第１の実施の形態と同一の構成を有して
いる。よって、同一の構成要素には同一の符号を付し、
ここではその詳細な説明を省略する。
【００３５】電子障壁層９は例えば高抵抗の真性ＡｌX
Ｇａ1-X Ｎにより構成されており、その厚さは例えば
０．０５μｍとなっている。このＩＩＩ族元素の組成比
は、例えば、アルミニウムが０．２でガリウムが０．８
（すなわちｘ＝０．２）である。また、チャネル層３
は、例えば、厚さが５０ｎｍ、不純物濃度が２×１０18
ｃｍ-3である。
Ｇａ1-X Ｎにより構成されており、その厚さは例えば
０．０５μｍとなっている。このＩＩＩ族元素の組成比
は、例えば、アルミニウムが０．２でガリウムが０．８
（すなわちｘ＝０．２）である。また、チャネル層３
は、例えば、厚さが５０ｎｍ、不純物濃度が２×１０18
ｃｍ-3である。
【００３６】図８にゲート電極７の下における伝導帯の
バンド概念図を示す。このように、本実施の形態に係る
電界効果型トランジスタでは、チャネル層３をゲート絶
縁膜４と電子障壁層９とで挟むことにより、電子がチャ
ネル層３にたまるようになっている。これにより、相互
コンダクタンスｇm の増大やショートチャネル効果の抑
制を図ることができるようになっている。なお、これら
は、チャネル層３の厚さが薄い方がより高い効果を得る
ことができるので、本実施の形態においては、第１の実
施の形態よりも更に厚さを薄くしている。
バンド概念図を示す。このように、本実施の形態に係る
電界効果型トランジスタでは、チャネル層３をゲート絶
縁膜４と電子障壁層９とで挟むことにより、電子がチャ
ネル層３にたまるようになっている。これにより、相互
コンダクタンスｇm の増大やショートチャネル効果の抑
制を図ることができるようになっている。なお、これら
は、チャネル層３の厚さが薄い方がより高い効果を得る
ことができるので、本実施の形態においては、第１の実
施の形態よりも更に厚さを薄くしている。
【００３７】また、この電界効果型トランジスタは、第
１の実施の形態と同様にして製造することができる。す
なわち、例えば基板１の上に図示はしていないがＧａＮ
下地層を成長させたのち、例えばＭＯＣＶＤ法によりバ
ッファ層２，電子障壁層９，チャネル層３およびゲート
絶縁膜４をそれぞれ成長させる。なお、電子障壁層９を
成長させる際の条件は第１の実施の形態と同一である。
１の実施の形態と同様にして製造することができる。す
なわち、例えば基板１の上に図示はしていないがＧａＮ
下地層を成長させたのち、例えばＭＯＣＶＤ法によりバ
ッファ層２，電子障壁層９，チャネル層３およびゲート
絶縁膜４をそれぞれ成長させる。なお、電子障壁層９を
成長させる際の条件は第１の実施の形態と同一である。
【００３８】更に、この電界効果型トランジスタは次の
ように動作する。ここにおいてはデプレッションモード
であるので、第１の実施の形態と同様に、ゲート電極７
に負の電圧を加えるとドレイン電流が減る。このとき、
チャネル層３に対してゲート絶縁膜４の反対側に電子障
壁層９が設けられかつチャネル層３が薄くなっているの
で、相互コンダクタンスｇm が大きくなり、高速で動作
する。また、ショートチャネル効果が抑制され、定電流
領域が安定すると共に、ドレイン−ソース耐圧が保持さ
れる。なお、これらはエンハンスメントモードの場合に
おいても同様である。
ように動作する。ここにおいてはデプレッションモード
であるので、第１の実施の形態と同様に、ゲート電極７
に負の電圧を加えるとドレイン電流が減る。このとき、
チャネル層３に対してゲート絶縁膜４の反対側に電子障
壁層９が設けられかつチャネル層３が薄くなっているの
で、相互コンダクタンスｇm が大きくなり、高速で動作
する。また、ショートチャネル効果が抑制され、定電流
領域が安定すると共に、ドレイン−ソース耐圧が保持さ
れる。なお、これらはエンハンスメントモードの場合に
おいても同様である。
【００３９】このように本実施の形態に係る電界効果型
トランジスタによれば、チャネル層３に対してゲート絶
縁膜４の反対側に電子障壁層９を設けると共にチャネル
層３の厚さを薄くするようにしたので、相互コンダクタ
ンスｇm を大きくすることができ、高速で動作させるこ
とができる。また、ショートチャネル効果を抑制するこ
とができ、定電流領域を安定して得ることができると共
に、ドレイン−ソース耐圧を保持することができる。更
に、第１の実施の形態と同様にＡｌＮよりなるゲート絶
縁膜４を備えているので、第１の実施の形態において説
明した効果も有している。
トランジスタによれば、チャネル層３に対してゲート絶
縁膜４の反対側に電子障壁層９を設けると共にチャネル
層３の厚さを薄くするようにしたので、相互コンダクタ
ンスｇm を大きくすることができ、高速で動作させるこ
とができる。また、ショートチャネル効果を抑制するこ
とができ、定電流領域を安定して得ることができると共
に、ドレイン−ソース耐圧を保持することができる。更
に、第１の実施の形態と同様にＡｌＮよりなるゲート絶
縁膜４を備えているので、第１の実施の形態において説
明した効果も有している。
【００４０】（第３の実施の形態）図９は本発明の第３
の実施の形態に係る電界効果型トランジスタの構成を表
すものである。この電界効果型トランジスタは、第２の
実施の形態におけるチャネル層３に代えてチャネル層２
３を備えたことを除き、他は第２の実施の形態と同一の
構成を有している。よって、同一の構成要素には同一の
符号を付し、ここではその詳細な説明を省略する。
の実施の形態に係る電界効果型トランジスタの構成を表
すものである。この電界効果型トランジスタは、第２の
実施の形態におけるチャネル層３に代えてチャネル層２
３を備えたことを除き、他は第２の実施の形態と同一の
構成を有している。よって、同一の構成要素には同一の
符号を付し、ここではその詳細な説明を省略する。
【００４１】チャネル層２３は、２層のキャリア供給層
（ここでは電子供給層２３ａ）の間にキャリア走行層
（ここでは電子走行層２３ｂ）を挟んだ構成を有してい
る。電子供給層２３ａは、例えば、厚さが３ｎｍであ
り、ｎ型不純物としてＳｉが添加されたｎ型ＧａＮによ
り構成されている。不純物濃度は例えば２×１０19ｃｍ
-3である。電子走行層２３ｂは、例えば、厚さが１０ｎ
ｍであり、ｎ型不純物およびｐ型不純物が添加されてい
ないＧａ1-y Ｉｎy Ｎにより構成されている。このＩＩ
Ｉ族元素の組成比は、例えばガリウムが０．８でインジ
ウムが０．２（すなわちｙ＝０．２）である。
（ここでは電子供給層２３ａ）の間にキャリア走行層
（ここでは電子走行層２３ｂ）を挟んだ構成を有してい
る。電子供給層２３ａは、例えば、厚さが３ｎｍであ
り、ｎ型不純物としてＳｉが添加されたｎ型ＧａＮによ
り構成されている。不純物濃度は例えば２×１０19ｃｍ
-3である。電子走行層２３ｂは、例えば、厚さが１０ｎ
ｍであり、ｎ型不純物およびｐ型不純物が添加されてい
ないＧａ1-y Ｉｎy Ｎにより構成されている。このＩＩ
Ｉ族元素の組成比は、例えばガリウムが０．８でインジ
ウムが０．２（すなわちｙ＝０．２）である。
【００４２】図１０にゲート電極７の下における伝導帯
のバンド概念図を示す。このように、本実施の形態に係
る電界効果型トランジスタでは、電子供給層２３ａと電
子走行層２３ｂとがヘテロ接合となっており、ヘテロ接
合界面において電子供給層２３ａ側が空乏化し電子走行
層２３ｂ側に電子（二次元電子ガス）がたまるようにな
っている。この構造は、Ａｓ系高出力トランジスタに採
用されているＰＨＥＭＴ（ｐｓｅｕｄｏｍｏｒｐｈｉｃ
ＨＥＭＴ）に類似したものである。
のバンド概念図を示す。このように、本実施の形態に係
る電界効果型トランジスタでは、電子供給層２３ａと電
子走行層２３ｂとがヘテロ接合となっており、ヘテロ接
合界面において電子供給層２３ａ側が空乏化し電子走行
層２３ｂ側に電子（二次元電子ガス）がたまるようにな
っている。この構造は、Ａｓ系高出力トランジスタに採
用されているＰＨＥＭＴ（ｐｓｅｕｄｏｍｏｒｐｈｉｃ
ＨＥＭＴ）に類似したものである。
【００４３】この電界効果型トランジスタは、第１の実
施の形態と同様にして製造することができる。すなわ
ち、例えば基板１の上に図示はしていないがＧａＮ下地
層を成長させたのち、例えばＭＯＣＶＤ法によりバッフ
ァ層２，電子障壁層９，電子供給層２３ａ，電子走行層
２３ｂ，電子供給層２３ａおよびゲート絶縁膜４を順次
成長させる。電子走行層２３ｂを成長させる際には、イ
ンジウムの原料として例えばトリメチルインジウム（Ｉ
ｎ（ＣＨ3 ）3 ；ＴＭＩｎ）を用いる。各ガスの流量
は、例えば、ＴＭＧを５μｍｏｌ／ｍｉｎ，ＴＭＩｎを
４０μｍｏｌ／ｍｉｎである。また、キャリアガスは窒
素ガスのみを１６リットル／ｍｉｎ流す。成長温度は例
えば８００℃である。電子障壁層９，電子走行層２３ｂ
層を成長させる際の条件は第１の実施の形態と同一であ
る。
施の形態と同様にして製造することができる。すなわ
ち、例えば基板１の上に図示はしていないがＧａＮ下地
層を成長させたのち、例えばＭＯＣＶＤ法によりバッフ
ァ層２，電子障壁層９，電子供給層２３ａ，電子走行層
２３ｂ，電子供給層２３ａおよびゲート絶縁膜４を順次
成長させる。電子走行層２３ｂを成長させる際には、イ
ンジウムの原料として例えばトリメチルインジウム（Ｉ
ｎ（ＣＨ3 ）3 ；ＴＭＩｎ）を用いる。各ガスの流量
は、例えば、ＴＭＧを５μｍｏｌ／ｍｉｎ，ＴＭＩｎを
４０μｍｏｌ／ｍｉｎである。また、キャリアガスは窒
素ガスのみを１６リットル／ｍｉｎ流す。成長温度は例
えば８００℃である。電子障壁層９，電子走行層２３ｂ
層を成長させる際の条件は第１の実施の形態と同一であ
る。
【００４４】この電界効果型トランジスタは次のように
動作する。この電界効果型トランジスタでは、電子走行
層２３ｂに二次元電子ガスがたまっている。ゲート電極
７に電圧を加えると、その電圧に応じて二次元電子ガス
の濃度が増減し、ソース電極５とドレイン電極６との間
に流れるドレイン電流が変化する。このとき電子供給層
２３ａと電子走行層２３ｂが分離されているので、電子
は不純物による散乱をうけずに走行する。よって、電子
の移動度が高くなり、高速で動作する。
動作する。この電界効果型トランジスタでは、電子走行
層２３ｂに二次元電子ガスがたまっている。ゲート電極
７に電圧を加えると、その電圧に応じて二次元電子ガス
の濃度が増減し、ソース電極５とドレイン電極６との間
に流れるドレイン電流が変化する。このとき電子供給層
２３ａと電子走行層２３ｂが分離されているので、電子
は不純物による散乱をうけずに走行する。よって、電子
の移動度が高くなり、高速で動作する。
【００４５】このように本実施の形態に係る電界効果型
トランジスタによれば、電子供給層２３ａと電子走行層
２３ｂとを備えるようにしたので、不純物による散乱を
うけずに電子が走行することができる。よって、電子の
移動度を高くすることができ、より高速で動作させるこ
とができる。また、第１の実施の形態と同様にＡｌＮよ
りなるゲート絶縁膜４を備えているので、第１の実施の
形態において説明した効果も有している。更に、第２の
実施の形態と同様に電子障壁層９も備えているので、第
２の実施の形態において説明した効果も有している。
トランジスタによれば、電子供給層２３ａと電子走行層
２３ｂとを備えるようにしたので、不純物による散乱を
うけずに電子が走行することができる。よって、電子の
移動度を高くすることができ、より高速で動作させるこ
とができる。また、第１の実施の形態と同様にＡｌＮよ
りなるゲート絶縁膜４を備えているので、第１の実施の
形態において説明した効果も有している。更に、第２の
実施の形態と同様に電子障壁層９も備えているので、第
２の実施の形態において説明した効果も有している。
【００４６】（第４の実施の形態）図１１は本発明の第
４の実施の形態に係る電界効果型トランジスタの構成を
表すものである。この電界効果型トランジスタは、第３
の実施の形態と同様に、基板１の上にバッファ層２を介
して電子障壁層３９およびチャネル層３３が順次積層さ
れており、チャネル層３３の上にはソース電極５および
ドレイン電極６がそれぞれ配設されると共に、その間に
はゲート絶縁膜４を介してゲート電極７が配設されてい
る。ここでは、電子障壁層３９，チャネル層３３の具体
的構造およびソース電極５，ドレイン電極６，ゲート電
極７のチャネル層３３に対する電気的接続の構造が異な
っていることを除き、他は第３の実施の形態と同一の構
成を有している。よって、同一の構成要素には同一の符
号を付し、ここではその詳細な説明については省略す
る。
４の実施の形態に係る電界効果型トランジスタの構成を
表すものである。この電界効果型トランジスタは、第３
の実施の形態と同様に、基板１の上にバッファ層２を介
して電子障壁層３９およびチャネル層３３が順次積層さ
れており、チャネル層３３の上にはソース電極５および
ドレイン電極６がそれぞれ配設されると共に、その間に
はゲート絶縁膜４を介してゲート電極７が配設されてい
る。ここでは、電子障壁層３９，チャネル層３３の具体
的構造およびソース電極５，ドレイン電極６，ゲート電
極７のチャネル層３３に対する電気的接続の構造が異な
っていることを除き、他は第３の実施の形態と同一の構
成を有している。よって、同一の構成要素には同一の符
号を付し、ここではその詳細な説明については省略す
る。
【００４７】電子障壁層３９は、第３の実施の形態と同
様に、例えば、厚さが０．０５μｍであり、高抵抗の真
性ＡｌX Ｇａ1-X Ｎにより構成されている。但し、ＩＩ
Ｉ族元素の組成比は、例えばアルミニウムが０．３でガ
リウムが０．７（すなわちｘ＝０．３）である。
様に、例えば、厚さが０．０５μｍであり、高抵抗の真
性ＡｌX Ｇａ1-X Ｎにより構成されている。但し、ＩＩ
Ｉ族元素の組成比は、例えばアルミニウムが０．３でガ
リウムが０．７（すなわちｘ＝０．３）である。
【００４８】チャネル層３３は、電子障壁層３９の上に
形成されたキャリア供給層（ここでは電子供給層３３
ａ）と、その上に形成されたキャリア走行層（ここでは
電子供給層３３ｂ）とから構成されている。電子供給層
３３ａは、例えば、厚さが５ｎｍであり、ｎ型不純物と
してＳｉが添加されたｎ型ＡｌX Ｇａ1-X Ｎにより構成
されている。ＩＩＩ族元素の組成比は、例えばアルミニ
ウムが０．１５でガリウムが０．８５（すなわちｘ＝
０．１５）である。また、不純物濃度は例えば１×１０
19ｃｍ-3である。電子走行層３３ｂは、例えば、厚さが
１０ｎｍであり、ｎ型不純物およびｐ型不純物が添加さ
れていないＧａＮにより構成されている。
形成されたキャリア供給層（ここでは電子供給層３３
ａ）と、その上に形成されたキャリア走行層（ここでは
電子供給層３３ｂ）とから構成されている。電子供給層
３３ａは、例えば、厚さが５ｎｍであり、ｎ型不純物と
してＳｉが添加されたｎ型ＡｌX Ｇａ1-X Ｎにより構成
されている。ＩＩＩ族元素の組成比は、例えばアルミニ
ウムが０．１５でガリウムが０．８５（すなわちｘ＝
０．１５）である。また、不純物濃度は例えば１×１０
19ｃｍ-3である。電子走行層３３ｂは、例えば、厚さが
１０ｎｍであり、ｎ型不純物およびｐ型不純物が添加さ
れていないＧａＮにより構成されている。
【００４９】チャネル層３３の上には、ゲート絶縁膜４
に隣接してコンタクト層４１が形成されており、その上
にソース電極５とドレイン電極６とがそれぞれ形成され
ている。コンタクト層４１は、例えば、厚さが０．３μ
ｍであり、ｎ型不純物としてＳｉが添加されたｎ型Ｇａ
1-y Ｉｎy Ｎにより構成されている。ＩＩＩ族元素の組
成比は、例えばガリウムが０．８５でインジウムが０．
１５２（すなわちｙ＝０．１５）である。不純物濃度は
例えば５×１０19ｃｍ-3である。
に隣接してコンタクト層４１が形成されており、その上
にソース電極５とドレイン電極６とがそれぞれ形成され
ている。コンタクト層４１は、例えば、厚さが０．３μ
ｍであり、ｎ型不純物としてＳｉが添加されたｎ型Ｇａ
1-y Ｉｎy Ｎにより構成されている。ＩＩＩ族元素の組
成比は、例えばガリウムが０．８５でインジウムが０．
１５２（すなわちｙ＝０．１５）である。不純物濃度は
例えば５×１０19ｃｍ-3である。
【００５０】ゲート絶縁膜４の上には、絶縁性を有する
側壁４２と、この側壁４２がゲート絶縁膜４近傍の側面
に設けられたゲート電極７とが形成されている。側壁４
２は、例えば、幅が約０．２μｍであり、シリコンナイ
トライド（Ｓｉ3 Ｎ4 ）により構成されている。すなわ
ち、本実施の形態の電界効果型トランジスタでは、ゲー
ト電極７とソース電極５が接続されたコンタクト層４１
とが側壁４２の極わずかな幅を隔てて近接して形成され
ており、ソース電極５とゲート電極７との間における抵
抗（いわゆるソース抵抗）を小さくすることができるよ
うになっている。また、ゲート電極７はゲート絶縁膜４
との接触面積が側壁４２により縮小されたいわゆるＴゲ
ート構造を有しており、ゲート電極７の抵抗（いわゆる
ゲート抵抗）を小さくすることができるようになってい
る。
側壁４２と、この側壁４２がゲート絶縁膜４近傍の側面
に設けられたゲート電極７とが形成されている。側壁４
２は、例えば、幅が約０．２μｍであり、シリコンナイ
トライド（Ｓｉ3 Ｎ4 ）により構成されている。すなわ
ち、本実施の形態の電界効果型トランジスタでは、ゲー
ト電極７とソース電極５が接続されたコンタクト層４１
とが側壁４２の極わずかな幅を隔てて近接して形成され
ており、ソース電極５とゲート電極７との間における抵
抗（いわゆるソース抵抗）を小さくすることができるよ
うになっている。また、ゲート電極７はゲート絶縁膜４
との接触面積が側壁４２により縮小されたいわゆるＴゲ
ート構造を有しており、ゲート電極７の抵抗（いわゆる
ゲート抵抗）を小さくすることができるようになってい
る。
【００５１】コンタクト層４１，ソース電極５およびド
レイン電極６とゲート電極７との間には、それらの間の
電気的絶縁を確保するための絶縁膜４３が配設されてい
る。絶縁膜４３は、例えばポリイミドにより構成されて
いる。
レイン電極６とゲート電極７との間には、それらの間の
電気的絶縁を確保するための絶縁膜４３が配設されてい
る。絶縁膜４３は、例えばポリイミドにより構成されて
いる。
【００５２】このような構成を有する電界効果型トラン
ジスタは、次のようにして製造することができる。図１
２〜図１５はその各製造工程を表すものである。
ジスタは、次のようにして製造することができる。図１
２〜図１５はその各製造工程を表すものである。
【００５３】まず、図１２（ａ）に示したように、第１
の実施の形態と同様にして、例えば基板１の上に図示し
ないＧａＮ下地層を成長させたのち、例えばＭＯＣＶＤ
法によりバッファ層２，電子障壁層３９，電子供給層３
３ａ，電子走行層３３ｂおよびゲート絶縁膜４を構成す
る構成層としてのＡｌＮよりなるＡｌＮ層５１を成長さ
せる（チャネル層形成工程，構成層形成工程）。なお、
ＭＯＣＶＤ法の条件は第１の実施の形態と同一である。
の実施の形態と同様にして、例えば基板１の上に図示し
ないＧａＮ下地層を成長させたのち、例えばＭＯＣＶＤ
法によりバッファ層２，電子障壁層３９，電子供給層３
３ａ，電子走行層３３ｂおよびゲート絶縁膜４を構成す
る構成層としてのＡｌＮよりなるＡｌＮ層５１を成長さ
せる（チャネル層形成工程，構成層形成工程）。なお、
ＭＯＣＶＤ法の条件は第１の実施の形態と同一である。
【００５４】次いで、図１２（ｂ）に示したように、こ
のＡｌＮ層５１の上に、例えばＣＶＤ（Chemical Vapor
Deposition ）法によりシリコンオキサイド（Ｓｉ
Ｏ2 ）よりなる層を０．６μｍ積層したのち、これをリ
ソグラフィ技術を用いてエッチングにより選択的に除去
し０．８μｍ幅のダミーゲート５２を形成する（ダミー
ゲート形成工程）。
のＡｌＮ層５１の上に、例えばＣＶＤ（Chemical Vapor
Deposition ）法によりシリコンオキサイド（Ｓｉ
Ｏ2 ）よりなる層を０．６μｍ積層したのち、これをリ
ソグラフィ技術を用いてエッチングにより選択的に除去
し０．８μｍ幅のダミーゲート５２を形成する（ダミー
ゲート形成工程）。
【００５５】続いて、同じく図１２（ｂ）に示したよう
に、全面（すなわちダミーゲート５２およびＡｌＮ層５
１の上）に、例えばスパッタ法によりＳｉ3 Ｎ4 よりな
るＳｉ3 Ｎ4 層５３を０．３μｍ積層する。そののち、
図１３（ａ）に示したように、Ｓｉ3 Ｎ4 層５３を例え
ばテトラフルオロメタン（ＣＦ4 ）を含むガスを用いた
ＲＩＥ法により除去し、ダミーゲート５２の側面に側壁
４２を形成する（側壁形成工程）。
に、全面（すなわちダミーゲート５２およびＡｌＮ層５
１の上）に、例えばスパッタ法によりＳｉ3 Ｎ4 よりな
るＳｉ3 Ｎ4 層５３を０．３μｍ積層する。そののち、
図１３（ａ）に示したように、Ｓｉ3 Ｎ4 層５３を例え
ばテトラフルオロメタン（ＣＦ4 ）を含むガスを用いた
ＲＩＥ法により除去し、ダミーゲート５２の側面に側壁
４２を形成する（側壁形成工程）。
【００５６】側壁を形成したのち、同じく図１３（ａ）
に示したように、ダミーゲート５２および側壁４２をエ
ッチングマスクとして、ＡｌＮ層５１を例えばアルカリ
溶液を用いたウエットエッチングにより選択的に除去
し、ゲート絶縁膜４を形成する（ゲート絶縁膜形成工
程）。なお、ＡｌＮ層のアルカリ溶液を用いたエッチン
グ技術は公知の技術であり（J.R.Mileham, Appl.Phys.L
ett., 67 (1996) 1119.)、ここでは、例えば６０℃に加
熱したアルカリ溶液中に３０分間浸すことにより行う。
に示したように、ダミーゲート５２および側壁４２をエ
ッチングマスクとして、ＡｌＮ層５１を例えばアルカリ
溶液を用いたウエットエッチングにより選択的に除去
し、ゲート絶縁膜４を形成する（ゲート絶縁膜形成工
程）。なお、ＡｌＮ層のアルカリ溶液を用いたエッチン
グ技術は公知の技術であり（J.R.Mileham, Appl.Phys.L
ett., 67 (1996) 1119.)、ここでは、例えば６０℃に加
熱したアルカリ溶液中に３０分間浸すことにより行う。
【００５７】ゲート絶縁膜４を形成したのち、図１３
（ｂ）に示したように、全面に例えばＭＯＣＶＤ法によ
りコンタクト層４１を成長させる。但し、ダミーゲート
５２および側壁４２の上においてはエピタキシャル成長
が起こらない。すなわち、ここでは、ダミーゲート５２
および側壁４２を利用することにより、コンタクト層４
１をゲート絶縁膜４に隣接させて電子走行層３３ｂの上
に選択的に形成する（コンタクト層形成工程）。
（ｂ）に示したように、全面に例えばＭＯＣＶＤ法によ
りコンタクト層４１を成長させる。但し、ダミーゲート
５２および側壁４２の上においてはエピタキシャル成長
が起こらない。すなわち、ここでは、ダミーゲート５２
および側壁４２を利用することにより、コンタクト層４
１をゲート絶縁膜４に隣接させて電子走行層３３ｂの上
に選択的に形成する（コンタクト層形成工程）。
【００５８】コンタクト層４１を形成したのち、図１４
（ａ）に示したように、第１の実施の形態と同様にし
て、分離部８を形成する。そののち、コンタクト層４１
の上に、例えばリフトオフ法により選択的にチタン，ア
ルミニウムおよび金を順次蒸着し、ソース電極５および
ドレイン電極６をそれぞれ形成する。次いで、例えば、
窒素ガス雰囲気中において約７００℃で１分間の熱処理
を行い、ソース電極５およびドレイン電極６のコンタク
ト抵抗を低下させる（ソースドレイン電極形成工程）。
（ａ）に示したように、第１の実施の形態と同様にし
て、分離部８を形成する。そののち、コンタクト層４１
の上に、例えばリフトオフ法により選択的にチタン，ア
ルミニウムおよび金を順次蒸着し、ソース電極５および
ドレイン電極６をそれぞれ形成する。次いで、例えば、
窒素ガス雰囲気中において約７００℃で１分間の熱処理
を行い、ソース電極５およびドレイン電極６のコンタク
ト抵抗を低下させる（ソースドレイン電極形成工程）。
【００５９】ソース電極５およびドレイン電極６を形成
したのち、全面（ソース電極５，ドレイン電極６，コン
タクト層４１，側壁４２およびダミーゲート５２の上）
にポリイミドよりなる膜を塗布形成したのち、例えばＣ
Ｆ4 を含むガスを用いたＲＩＥ法によりその一部を除去
（エッチバック）してダミーゲート５２の表面を露出さ
せ、絶縁膜４３を形成する（絶縁膜形成工程）。
したのち、全面（ソース電極５，ドレイン電極６，コン
タクト層４１，側壁４２およびダミーゲート５２の上）
にポリイミドよりなる膜を塗布形成したのち、例えばＣ
Ｆ4 を含むガスを用いたＲＩＥ法によりその一部を除去
（エッチバック）してダミーゲート５２の表面を露出さ
せ、絶縁膜４３を形成する（絶縁膜形成工程）。
【００６０】絶縁膜４３を形成したのち、図１４（ｂ）
に示したように、全面（絶縁膜４３およびダミーゲート
５２の上）にレジスト膜５４を塗布形成し、ダミーゲー
ト５２が露出するようにダミーゲート５２よりも大きな
幅の開口５４ａを選択的に形成する。そののち、フッ化
水素（ＨＦ）を含むエッチング溶液を用いたウエットエ
ッチングによりダミーゲート５２を除去する。
に示したように、全面（絶縁膜４３およびダミーゲート
５２の上）にレジスト膜５４を塗布形成し、ダミーゲー
ト５２が露出するようにダミーゲート５２よりも大きな
幅の開口５４ａを選択的に形成する。そののち、フッ化
水素（ＨＦ）を含むエッチング溶液を用いたウエットエ
ッチングによりダミーゲート５２を除去する。
【００６１】ダミーゲート５２を除去したのち、図１５
に示したように、全面（ゲート絶縁膜４，絶縁膜４３お
よびレジスト膜５４の上）に、チタン，アルミニウムお
よび金を順次積層した金属膜５５を形成する。そのの
ち、レジスト膜５４をその上の金属膜５５と共に除去
（リフトオフ）してゲート電極７を形成する（ゲート電
極形成工程）と共に、酸素（Ｏ2 ）とＣＦ4 とを含むガ
スを用いたドライエッングにより絶縁膜４３を選択的に
除去してソース電極５とドレイン電極６の一部をそれぞ
れ露出させる。これにより、図１１に示した電界効果型
トランジスタとなる。
に示したように、全面（ゲート絶縁膜４，絶縁膜４３お
よびレジスト膜５４の上）に、チタン，アルミニウムお
よび金を順次積層した金属膜５５を形成する。そのの
ち、レジスト膜５４をその上の金属膜５５と共に除去
（リフトオフ）してゲート電極７を形成する（ゲート電
極形成工程）と共に、酸素（Ｏ2 ）とＣＦ4 とを含むガ
スを用いたドライエッングにより絶縁膜４３を選択的に
除去してソース電極５とドレイン電極６の一部をそれぞ
れ露出させる。これにより、図１１に示した電界効果型
トランジスタとなる。
【００６２】このようにして形成された電界効果型トラ
ンジスタは、次のように動作する。この電界効果型トラ
ンジスタでは、ゲート電極７に電圧を加えると、電子走
行層３３ｂにおける二次元電子ガスの濃度が増減し、ソ
ース電極５とドレイン電極６との間に流れるドレイン電
流が変化する。ここでは、ゲート電極７とソース電極５
が接続されたコンタクト層４１とが側壁４２を隔てて近
接して配設されているので、いわゆるソース抵抗が小さ
くなっている。
ンジスタは、次のように動作する。この電界効果型トラ
ンジスタでは、ゲート電極７に電圧を加えると、電子走
行層３３ｂにおける二次元電子ガスの濃度が増減し、ソ
ース電極５とドレイン電極６との間に流れるドレイン電
流が変化する。ここでは、ゲート電極７とソース電極５
が接続されたコンタクト層４１とが側壁４２を隔てて近
接して配設されているので、いわゆるソース抵抗が小さ
くなっている。
【００６３】このように本実施の形態に係る電界効果型
トランジスタによれば、ゲート電極７とソース電極５が
接続されたコンタクト層４１とを側壁４２を隔てて近接
して配設するようにしたので、いわゆるソース抵抗を小
さくすることができる。なお、本実施の形態に係る電界
効果型トランジスタは、第１の実施の形態と同様にＡｌ
Ｎよりなるゲート絶縁膜４を備え、かつ第２の実施の形
態と同様に電子障壁層３９を備え、かつ第３の実施の形
態と同様にチャネル層３３を電子供給層３３ａと電子走
行層３３ｂとにより構成するようにしたので、第１ない
し第３の実施の形態において説明した効果も有してい
る。
トランジスタによれば、ゲート電極７とソース電極５が
接続されたコンタクト層４１とを側壁４２を隔てて近接
して配設するようにしたので、いわゆるソース抵抗を小
さくすることができる。なお、本実施の形態に係る電界
効果型トランジスタは、第１の実施の形態と同様にＡｌ
Ｎよりなるゲート絶縁膜４を備え、かつ第２の実施の形
態と同様に電子障壁層３９を備え、かつ第３の実施の形
態と同様にチャネル層３３を電子供給層３３ａと電子走
行層３３ｂとにより構成するようにしたので、第１ない
し第３の実施の形態において説明した効果も有してい
る。
【００６４】また、本実施の形態に係る電界効果型トラ
ンジスタの製造方法によれば、ダミーゲート５２および
側壁４２を利用してゲート絶縁膜４を形成するようにし
たので、製造工程を簡素化することができ、容易に本実
施の形態に係る電界効果型トランジスタを実現すること
ができる。
ンジスタの製造方法によれば、ダミーゲート５２および
側壁４２を利用してゲート絶縁膜４を形成するようにし
たので、製造工程を簡素化することができ、容易に本実
施の形態に係る電界効果型トランジスタを実現すること
ができる。
【００６５】以上、実施の形態を挙げて本発明を説明し
たが、本発明は上記各実施の形態に限定されるものでは
なく、種々の変形が可能である。例えば、上記各実施の
形態においては、ゲート絶縁膜４をＡｌＮにより構成す
るようにしたが、ＩＩＩ族元素としてアルミニウムを少
なくとも含むＩＩＩ族ナイトライド化合物半導体であれ
ば高い抵抗値を有しているので同様の効果を得ることが
できる。特に、ＡｌXＧａ1-X Ｎの化学式で表されかつ
０．３＜Ｘ≦１であるＩＩＩ族ナイトライド化合物半導
体は抵抗が高く好ましい。なお、アルミニウムの組成比
が大きくなると抵抗が高くなるので、最も好ましくはＡ
ｌＮである。
たが、本発明は上記各実施の形態に限定されるものでは
なく、種々の変形が可能である。例えば、上記各実施の
形態においては、ゲート絶縁膜４をＡｌＮにより構成す
るようにしたが、ＩＩＩ族元素としてアルミニウムを少
なくとも含むＩＩＩ族ナイトライド化合物半導体であれ
ば高い抵抗値を有しているので同様の効果を得ることが
できる。特に、ＡｌXＧａ1-X Ｎの化学式で表されかつ
０．３＜Ｘ≦１であるＩＩＩ族ナイトライド化合物半導
体は抵抗が高く好ましい。なお、アルミニウムの組成比
が大きくなると抵抗が高くなるので、最も好ましくはＡ
ｌＮである。
【００６６】また、上記各実施の形態においては、ゲー
ト電極７の材質をプロセスの簡単さからソース電極５お
よびドレイン電極６と同じものとしたが、他の材質によ
り構成するようにしてもよい。その際、仕事関数の観点
から最適なものを選択することもできる。例えば、ショ
ットキー障壁を大きくしたい場合には仕事関数の大きな
白金やパラジウム（Ｐｄ）やニッケル（Ｎｉ）などが適
しており、自動車エンジン、原子力や化学プラント内又
は宇宙環境など３００℃を越える温度ではモリブデン
（Ｍｏ）やタングステン（Ｗ）などが適している。
ト電極７の材質をプロセスの簡単さからソース電極５お
よびドレイン電極６と同じものとしたが、他の材質によ
り構成するようにしてもよい。その際、仕事関数の観点
から最適なものを選択することもできる。例えば、ショ
ットキー障壁を大きくしたい場合には仕事関数の大きな
白金やパラジウム（Ｐｄ）やニッケル（Ｎｉ）などが適
しており、自動車エンジン、原子力や化学プラント内又
は宇宙環境など３００℃を越える温度ではモリブデン
（Ｍｏ）やタングステン（Ｗ）などが適している。
【００６７】更に、上記各実施の形態においては、ゲー
ト絶縁膜４の厚さを具体的に数値を挙げて説明したが、
このゲート絶縁膜４の厚さは薄いほうが相互コンダクタ
ンスｇm を大きくすることができるので、５０ｎｍ以下
が好ましく、１０ｎｍ以下が特に好ましい。また、第１
の実施の形態において説明したように、ゲート絶縁膜４
の均一性を確保するために、１ｎｍ以上が好ましい。
ト絶縁膜４の厚さを具体的に数値を挙げて説明したが、
このゲート絶縁膜４の厚さは薄いほうが相互コンダクタ
ンスｇm を大きくすることができるので、５０ｎｍ以下
が好ましく、１０ｎｍ以下が特に好ましい。また、第１
の実施の形態において説明したように、ゲート絶縁膜４
の均一性を確保するために、１ｎｍ以上が好ましい。
【００６８】加えて、上記第３の実施の形態において
は、電子供給層２３ａ（すなわちキャリア供給層）を電
子走行層２３ｂ（すなわちキャリア走行層）の両側に配
設するようにしたが、いずれか一方のみでもよい。ま
た、上記第４の実施の形態においては、電子供給層３３
ａ（すなわちキャリア供給層）を電子走行層３３ｂ（す
なわちキャリア走行層）の基板１側に配設するようにし
たが、両側あるいは基板１と反対側のみに配設するよう
にしてもよい。
は、電子供給層２３ａ（すなわちキャリア供給層）を電
子走行層２３ｂ（すなわちキャリア走行層）の両側に配
設するようにしたが、いずれか一方のみでもよい。ま
た、上記第４の実施の形態においては、電子供給層３３
ａ（すなわちキャリア供給層）を電子走行層３３ｂ（す
なわちキャリア走行層）の基板１側に配設するようにし
たが、両側あるいは基板１と反対側のみに配設するよう
にしてもよい。
【００６９】更にまた、上記第３の実施の形態において
は、電子走行層２３ｂをｎ型不純物およびｐ型不純物を
添加しないＧａＩｎＮにより構成するようにしたが、ｎ
型不純物を添加したＧａＩｎＮにより構成するようにし
てもよく、ｎ型不純物を添加したまたはｎ型不純物およ
びｐ型不純物を添加しないＧａＮにより構成するように
してもよい。加えてまた、電子供給層２３ａをｎ型不純
物を添加したＧａＮにより構成するようにしたが、ｎ型
不純物を添加したＡｌＧａＮにより構成するようにして
もよい。
は、電子走行層２３ｂをｎ型不純物およびｐ型不純物を
添加しないＧａＩｎＮにより構成するようにしたが、ｎ
型不純物を添加したＧａＩｎＮにより構成するようにし
てもよく、ｎ型不純物を添加したまたはｎ型不純物およ
びｐ型不純物を添加しないＧａＮにより構成するように
してもよい。加えてまた、電子供給層２３ａをｎ型不純
物を添加したＧａＮにより構成するようにしたが、ｎ型
不純物を添加したＡｌＧａＮにより構成するようにして
もよい。
【００７０】同様に、上記第４の実施の形態において
は、電子走行層３３ｂをｎ型不純物およびｐ型不純物を
添加しないＧａＮにより構成するようにしたが、ｎ型不
純物を添加したＧａＮにより構成するようにしてもよ
く、ｎ型不純物を添加したまたはｎ型不純物およびｐ型
不純物を添加しないＧａＩｎＮにより構成するようにし
てもよい。また、電子供給層３３ａをｎ型不純物を添加
したＡｌＧａＮにより構成するようにしたが、ｎ型不純
物を添加したＧａＮにより構成するようにしてもよい。
は、電子走行層３３ｂをｎ型不純物およびｐ型不純物を
添加しないＧａＮにより構成するようにしたが、ｎ型不
純物を添加したＧａＮにより構成するようにしてもよ
く、ｎ型不純物を添加したまたはｎ型不純物およびｐ型
不純物を添加しないＧａＩｎＮにより構成するようにし
てもよい。また、電子供給層３３ａをｎ型不純物を添加
したＡｌＧａＮにより構成するようにしたが、ｎ型不純
物を添加したＧａＮにより構成するようにしてもよい。
【００７１】更にまた、上記第２ないし第４の実施の形
態においては、電子障壁層９，３９を真性のＡｌＧａＮ
により構成するようにしたが、ＩＩＩ族元素としてアル
ミニウムおよびガリウムのうちの少なくともガリウムを
含むと共に、電子供給層よりも抵抗が高いかあるいはｐ
型不純物が添加されたＩＩＩ族ナイトライド化合物半導
体により構成するようにしてもよい。
態においては、電子障壁層９，３９を真性のＡｌＧａＮ
により構成するようにしたが、ＩＩＩ族元素としてアル
ミニウムおよびガリウムのうちの少なくともガリウムを
含むと共に、電子供給層よりも抵抗が高いかあるいはｐ
型不純物が添加されたＩＩＩ族ナイトライド化合物半導
体により構成するようにしてもよい。
【００７２】加えてまた、本発明は、上記第３および第
４の実施の形態において、電子供給層２３ａ，３３ａと
電子走行層２３ｂ，３３ｂとの間に真性のＧａＮよりな
るスペーサ層（厚みは例えば１ｎｍ）を挿入し、電子移
動度を更に高めるようにしてもよい。
４の実施の形態において、電子供給層２３ａ，３３ａと
電子走行層２３ｂ，３３ｂとの間に真性のＧａＮよりな
るスペーサ層（厚みは例えば１ｎｍ）を挿入し、電子移
動度を更に高めるようにしてもよい。
【００７３】更にまた、上記第４の実施の形態において
は、ダミーゲート５２をＳｉＯ2 により構成すると共
に、ゲート電極７を形成するに先立ちこのダミーゲート
５２を除去するようにしたが、ダミーゲート５２をタン
グステンやモリブデンなどの耐熱金属（例えば７００℃
以上での熱処理においても耐えうる金属）により構成
し、これを除去することなくそのままゲート電極７の一
部として用いるようにしてもよい。
は、ダミーゲート５２をＳｉＯ2 により構成すると共
に、ゲート電極７を形成するに先立ちこのダミーゲート
５２を除去するようにしたが、ダミーゲート５２をタン
グステンやモリブデンなどの耐熱金属（例えば７００℃
以上での熱処理においても耐えうる金属）により構成
し、これを除去することなくそのままゲート電極７の一
部として用いるようにしてもよい。
【００７４】加えてまた、上記各実施の形態において
は、チャネル層３をｎ型のＩＩＩ族元素ナイトライド化
合物半導体で構成するようにしたが、本発明は、ｐ型の
ＩＩＩ族元素ナイトライド化合物半導体で構成した場合
についても適用することができる。
は、チャネル層３をｎ型のＩＩＩ族元素ナイトライド化
合物半導体で構成するようにしたが、本発明は、ｐ型の
ＩＩＩ族元素ナイトライド化合物半導体で構成した場合
についても適用することができる。
【００７５】更にまた、上記各実施の形態においては、
電子障壁層９，３９、チャネル層３，２３，３３、ゲー
ト絶縁膜４およびコンタクト層４１をＭＯＣＶＤ法によ
りそれぞれエピタキシャル成長させるようにしたが、分
子線エピタキシー（Molecular Beam Epitaxy；ＭＢＥ）
法や有機金属分子線エピタキシー（Metal Organic Mole
cular Beam Epitaxy；ＭＯＭＢＥ）法やその他のＣＶＤ
法などの他の方法によりエピタキシャル成長させるよう
にしてもよい。
電子障壁層９，３９、チャネル層３，２３，３３、ゲー
ト絶縁膜４およびコンタクト層４１をＭＯＣＶＤ法によ
りそれぞれエピタキシャル成長させるようにしたが、分
子線エピタキシー（Molecular Beam Epitaxy；ＭＢＥ）
法や有機金属分子線エピタキシー（Metal Organic Mole
cular Beam Epitaxy；ＭＯＭＢＥ）法やその他のＣＶＤ
法などの他の方法によりエピタキシャル成長させるよう
にしてもよい。
【００７６】
【発明の効果】以上説明したように本発明の電界効果型
トランジスタによれば、少なくともアルミニウムを含む
高抵抗のＩＩＩ族元素ナイトライド化合物半導体よりな
るゲート絶縁膜を備えるようにしたので、ゲート電極の
絶縁障壁が大きくなり、大きなゲート電圧を加えること
ができ、大きな出力を得ることができるという効果を奏
する。また、エンハンスメントモードの場合においても
十分にゲート電圧を加えることができるので、反転層の
形成というＳｉ−ＭＯＳと同じような動作をさせること
ができるという効果を奏する。更に、ゲート電極を構成
する材質選択の幅が広くなり、プロセスの自由度が大き
くなるという効果も奏する。加えて、ゲート絶縁膜の厚
さを薄くすることができるので、相互コンダクタンスｇ
m を大きくすることができ、高速で動作させることがで
きるという効果を奏する。
トランジスタによれば、少なくともアルミニウムを含む
高抵抗のＩＩＩ族元素ナイトライド化合物半導体よりな
るゲート絶縁膜を備えるようにしたので、ゲート電極の
絶縁障壁が大きくなり、大きなゲート電圧を加えること
ができ、大きな出力を得ることができるという効果を奏
する。また、エンハンスメントモードの場合においても
十分にゲート電圧を加えることができるので、反転層の
形成というＳｉ−ＭＯＳと同じような動作をさせること
ができるという効果を奏する。更に、ゲート電極を構成
する材質選択の幅が広くなり、プロセスの自由度が大き
くなるという効果も奏する。加えて、ゲート絶縁膜の厚
さを薄くすることができるので、相互コンダクタンスｇ
m を大きくすることができ、高速で動作させることがで
きるという効果を奏する。
【００７７】また、本発明の電界効果型トランジスタの
製造方法によれば、ゲート酸化膜の構成層の上にダミー
ゲートと側壁とを形成すると共に、これらを利用してゲ
ート絶縁膜４を形成するようにしたので、製造工程を簡
素化することができ、容易にゲート電極の側面に側壁を
設けた本発明の電界効果型トランジスタを実現すること
ができるという効果を奏する。
製造方法によれば、ゲート酸化膜の構成層の上にダミー
ゲートと側壁とを形成すると共に、これらを利用してゲ
ート絶縁膜４を形成するようにしたので、製造工程を簡
素化することができ、容易にゲート電極の側面に側壁を
設けた本発明の電界効果型トランジスタを実現すること
ができるという効果を奏する。
【図１】本発明の第１の実施の形態に係る電界効果型ト
ランジスタの構成を表す断面図である。
ランジスタの構成を表す断面図である。
【図２】ＡｌＮとＧａＮとの間およびＰｔとＧａＮとの
間のバンド接続状態を表す概念図である。
間のバンド接続状態を表す概念図である。
【図３】図１に示した電界効果型トランジスタのゲート
電極下における伝導帯のバンド概念図である。
電極下における伝導帯のバンド概念図である。
【図４】チャネル層を真性のＧａＮにより構成した場合
のゲート電極下における伝導帯のフラットバンド概念図
である。
のゲート電極下における伝導帯のフラットバンド概念図
である。
【図５】ＡｌＮの絶縁性を調べる実験に用いられたｎ−
ＧａＮ／ＡｌＮ／ｎ−ＧａＮダイオードの構成を表す断
面図である。
ＧａＮ／ＡｌＮ／ｎ−ＧａＮダイオードの構成を表す断
面図である。
【図６】図５に示したダイオードにおける電圧と電流と
の関係を表す特性図である。
の関係を表す特性図である。
【図７】本発明の第２の実施の形態に係る電界効果型ト
ランジスタの構成を表す断面図である。
ランジスタの構成を表す断面図である。
【図８】図７に示した電界効果型トランジスタのゲート
電極下における伝導帯のバンド概念図である。
電極下における伝導帯のバンド概念図である。
【図９】本発明の第３の実施の形態に係る電界効果型ト
ランジスタの構成を表す断面図である。
ランジスタの構成を表す断面図である。
【図１０】図９に示した電界効果型トランジスタのゲー
ト電極下における伝導帯のバンド概念図である。
ト電極下における伝導帯のバンド概念図である。
【図１１】本発明の第４の実施の形態に係る電界効果型
トランジスタの構成を表す断面図である。
トランジスタの構成を表す断面図である。
【図１２】図１１に示した電界効果型トランジスタの各
製造工程を表す断面図である。
製造工程を表す断面図である。
【図１３】図１２に続く各製造工程を表す断面図であ
る。
る。
【図１４】図１３に続く各製造工程を表す断面図であ
る。
る。
【図１５】図１４に続く各製造工程を表す断面図であ
る。
る。
【図１６】従来の電界効果型トランジスタの構成を表す
断面図である。
断面図である。
【図１７】従来の他の電界効果型トランジスタの構成を
表す断面図である。
表す断面図である。
１，１１…基板、２…バッファ層、３，２３，３３…チ
ャネル層、４…ゲート絶縁膜、４ａ，４ｂ…開口、５…
ソース電極、６…ドレイン電極、７…ゲート電極、８…
分離部、９，３９…電子障壁層（キャリア障壁層）、１
２，１５…ＡｌＮ層、１３…ｉ−ＧａＮ層、１４，１６
…ｎ−ＧａＮ層、２３ａ，３３ａ，７３ａ…電子供給層
（キャリア供給層）、２３ｂ，３３ｂ，７３ｂ…電子走
行層（キャリア走行層）、４１…コンタクト層、４２…
側壁、４３…絶縁膜、５１…ＡｌＮ層（ゲート絶縁膜の
構成層）、５２…ダミーゲート、５３…Ｓｉ3 Ｎ4 層、
５４…レジスト膜、５５…金属層、６３…動作層
ャネル層、４…ゲート絶縁膜、４ａ，４ｂ…開口、５…
ソース電極、６…ドレイン電極、７…ゲート電極、８…
分離部、９，３９…電子障壁層（キャリア障壁層）、１
２，１５…ＡｌＮ層、１３…ｉ−ＧａＮ層、１４，１６
…ｎ−ＧａＮ層、２３ａ，３３ａ，７３ａ…電子供給層
（キャリア供給層）、２３ｂ，３３ｂ，７３ｂ…電子走
行層（キャリア走行層）、４１…コンタクト層、４２…
側壁、４３…絶縁膜、５１…ＡｌＮ層（ゲート絶縁膜の
構成層）、５２…ダミーゲート、５３…Ｓｉ3 Ｎ4 層、
５４…レジスト膜、５５…金属層、６３…動作層
Claims (17)
- 【請求項１】 ガリウム（Ｇａ），アルミニウム（Ａ
ｌ），ホウ素（Ｂ）およびインジウム（Ｉｎ）からなる
群のうちの少なくとも１種のＩＩＩ族元素と窒素（Ｎ）
とを含むＩＩＩ族ナイトライド化合物半導体によりチャ
ネル層を形成してなる電界効果型トランジスタであっ
て、 ゲート電極とチャネル層との間にゲート絶縁膜を備える
と共に、このゲート絶縁膜をＩＩＩ族元素としてアルミ
ニウムを少なくとも含むＩＩＩ族ナイトライド化合物半
導体により構成したことを特徴とする電界効果型トラン
ジスタ。 - 【請求項２】 前記ゲート絶縁膜を、エピタキシャル成
長させたＩＩＩ族ナイトライド化合物半導体により構成
したことを特徴とする請求項１記載の電界効果型トラン
ジスタ。 - 【請求項３】 前記チャネル層を、エピタキシャル成長
させたＩＩＩ族ナイトライド化合物半導体により構成し
たことを特徴とする請求項２記載の電界効果型トランジ
スタ。 - 【請求項４】 前記ゲート絶縁膜を、ＡｌX Ｇａ1-X Ｎ
の化学式で表されかつ０．３＜Ｘ≦１の範囲であるＩＩ
Ｉ族ナイトライド化合物半導体により構成したことを特
徴とする請求項１記載の電界効果型トランジスタ。 - 【請求項５】 前記ゲート絶縁膜の膜厚は、１ｎｍ以上
５０ｎｍ以下の範囲であることを特徴とする請求項１記
載の電界効果型トランジスタ。 - 【請求項６】 前記チャネル層に対して前記ゲート絶縁
膜の反対側にキャリア障壁層を備えたことを特徴とする
請求項１記載の電界効果型トランジスタ。 - 【請求項７】 前記チャネル層はキャリア走行層とキャ
リア供給層とを備えると共に、このキャリア供給層は前
記キャリア走行層の前記ゲート絶縁膜側およびその反対
側の少なくとも一方に対して配設されたことを特徴とす
る請求項１記載の電界効果型トランジスタ。 - 【請求項８】 前記キャリア走行層はキャリアとして電
子を有する電子走行層であり、前記キャリア供給層はキ
ャリアとして電子を供給する電子供給層であることを特
徴とする請求項７記載の電界効果型トランジスタ。 - 【請求項９】 前記電子走行層および電子供給層に対し
て前記ゲート絶縁膜の反対側にキャリア障壁層として電
子障壁層を備えたことを特徴とする請求項８記載の電界
効果型トランジスタ。 - 【請求項１０】 前記電子走行層を、ＩＩＩ族元素とし
てガリウムおよびインジウムのうちの少なくともガリウ
ムを含むと共に、ｎ型不純物が添加されたあるいはｎ型
不純物およびｐ型不純物が添加されていないＩＩＩ族ナ
イトライド化合物半導体により構成したことを特徴とす
る請求項８記載の電界効果型トランジスタ。 - 【請求項１１】 前記電子供給層を、ＩＩＩ族元素とし
てアルミニウムおよびガリウムのうちの少なくともガリ
ウムを含むと共に、ｎ型不純物が添加されたＩＩＩ族ナ
イトライド化合物半導体により構成したことを特徴とす
る請求項８記載の電界効果型トランジスタ。 - 【請求項１２】 前記電子障壁層を、ＩＩＩ族元素とし
てアルミニウムおよびガリウムのうちの少なくともガリ
ウムを含むと共に、前記電子供給層よりも抵抗が高いか
あるいはｐ型不純物が添加されたＩＩＩ族ナイトライド
化合物半導体により構成したことを特徴とする請求項９
記載の電界効果型トランジスタ。 - 【請求項１３】 前記ゲート電極を、アルミニウム，
金，チタン，白金，パラジウム，タングステン，モリブ
デンおよびニッケルからなる群のうちの少なくとも１種
を含む金属により構成したことを特徴とする請求項１記
載の電界効果型トランジスタ。 - 【請求項１４】 前記ゲート電極の側面に、前記ゲート
電極側の少なくとも一部において側壁を備えたことを特
徴とする請求項１記載の電界効果型トランジスタ。 - 【請求項１５】 前記ゲート電極は、前記側壁によりゲ
ート絶縁膜との接触面積が縮小されていることを特徴と
する請求項１４記載の電界効果型トランジスタ。 - 【請求項１６】 ガリウム（Ｇａ），アルミニウム（Ａ
ｌ），ホウ素（Ｂ）およびインジウム（Ｉｎ）からなる
群のうちの少なくとも１種のＩＩＩ族元素と窒素（Ｎ）
とを含むＩＩＩ族ナイトライド化合物半導体よりなるチ
ャネル層の上に、ソース電極，ドレイン電極およびゲー
ト絶縁膜を介してゲート電極を形成してなる電界効果型
トランジスタの製造方法であって、 チャネル層を形成したのち、その上にゲート絶縁膜の構
成層を形成する構成層形成工程と、 ゲート絶縁膜の構成層の上にゲート電極のダミーゲート
を形成するダミーゲート形成工程と、 ダミーゲートの側面に側壁を形成する側壁形成工程と、 ダミーゲートと側壁とをマスクとしてゲート絶縁膜の構
成層を選択的に除去し、ゲート絶縁膜を形成する工程と
を含むことを特徴とする電界効果型トランジスタの製造
方法。 - 【請求項１７】 更に、ゲート絶縁膜を形成したのち、
チャネル層の上にダミーゲートと側壁とを利用して選択
的にコンタクト層を形成し、その上にソース電極とドレ
イン電極とを形成するソースドレイン電極形成工程を含
むことを特徴とする請求項１６記載の電界効果型トラン
ジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9225077A JPH10223901A (ja) | 1996-12-04 | 1997-08-21 | 電界効果型トランジスタおよびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32436896 | 1996-12-04 | ||
| JP8-324368 | 1996-12-04 | ||
| JP9225077A JPH10223901A (ja) | 1996-12-04 | 1997-08-21 | 電界効果型トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10223901A true JPH10223901A (ja) | 1998-08-21 |
Family
ID=26526423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9225077A Withdrawn JPH10223901A (ja) | 1996-12-04 | 1997-08-21 | 電界効果型トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10223901A (ja) |
Cited By (62)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000079599A1 (en) * | 1999-06-23 | 2000-12-28 | The Trustees Of Columbia University In The City Of New York | InGaAsN/GaAs QUANTUM WELL DEVICES |
| WO2001004943A1 (fr) * | 1999-07-07 | 2001-01-18 | Matsushita Electric Industrial Co., Ltd. | Corps multicouche, procede de fabrication d'un corps multicouche et dispositif semi-conducteur |
| JP2001210657A (ja) * | 2000-01-25 | 2001-08-03 | Furukawa Electric Co Ltd:The | 半導体装置およびその製造方法 |
| JP2001230410A (ja) * | 2000-02-18 | 2001-08-24 | Furukawa Electric Co Ltd:The | ＧａＮ系電界効果トランジスタとその製造方法 |
| US6429467B1 (en) | 1999-01-29 | 2002-08-06 | Nec Corporation | Heterojunction field effect transistor |
| EP1253647A2 (de) * | 2001-04-27 | 2002-10-30 | Philips Corporate Intellectual Property GmbH | Dielektrikum für ein Halbleiterbauelement |
| JP2003142501A (ja) * | 2001-10-31 | 2003-05-16 | Furukawa Electric Co Ltd:The | ＧａＮ系電界効果トランジスタ及びその製造方法 |
| JP2004260140A (ja) * | 2003-02-06 | 2004-09-16 | Toyota Central Res & Dev Lab Inc | Ｉｉｉ族窒化物半導体を有する半導体素子 |
| JP2005086171A (ja) * | 2003-09-11 | 2005-03-31 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2005142250A (ja) * | 2003-11-05 | 2005-06-02 | Furukawa Electric Co Ltd:The | 高電子移動度トランジスタ |
| JP2005183597A (ja) * | 2003-12-18 | 2005-07-07 | Nec Corp | 窒化物半導体ｍｉｓ型電界効果トランジスタ |
| JP2005235935A (ja) * | 2004-02-18 | 2005-09-02 | Furukawa Electric Co Ltd:The | 高電子移動度トランジスタ |
| JP2005527102A (ja) * | 2001-07-24 | 2005-09-08 | クリー インコーポレイテッド | 高電子移動度トランジスタ及びその製造方法 |
| JP2005268507A (ja) * | 2004-03-18 | 2005-09-29 | Furukawa Electric Co Ltd:The | 電界効果トランジスタ及びその製造方法 |
| WO2006001369A1 (ja) * | 2004-06-24 | 2006-01-05 | Nec Corporation | 半導体装置 |
| JP2006100455A (ja) * | 2004-09-29 | 2006-04-13 | New Japan Radio Co Ltd | 窒化物半導体装置及びその製造方法 |
| JP2006513572A (ja) * | 2003-01-09 | 2006-04-20 | フリースケール セミコンダクター インコーポレイテッド | エンハンスメントモード金属酸化膜半導体電界効果トランジスタ及びその形成方法 |
| JP2006517726A (ja) * | 2002-07-16 | 2006-07-27 | クリー インコーポレイテッド | 窒化物ベースのトランジスタ及びその製造方法 |
| JP2006222191A (ja) * | 2005-02-09 | 2006-08-24 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| JP2006286954A (ja) * | 2005-03-31 | 2006-10-19 | Eudyna Devices Inc | 半導体装置及びその製造方法 |
| JP2007081346A (ja) * | 2005-09-16 | 2007-03-29 | Fujitsu Ltd | 窒化物半導体電界効果トランジスタ |
| JP2007103778A (ja) * | 2005-10-06 | 2007-04-19 | Mitsubishi Electric Corp | 電界効果型トランジスタ |
| KR100731583B1 (ko) | 2005-10-25 | 2007-06-22 | 경북대학교 산학협력단 | 쇼트키 장벽 전계효과 트랜지스터 및 그 제조방법 |
| WO2007077666A1 (ja) * | 2005-12-28 | 2007-07-12 | Nec Corporation | 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜 |
| JP2007294528A (ja) * | 2006-04-21 | 2007-11-08 | Toshiba Corp | 窒化物半導体素子 |
| JP2007534163A (ja) * | 2004-01-23 | 2007-11-22 | インターナショナル・レクチファイヤー・コーポレーション | エンハンスメント型ｉｉｉ族窒化物デバイス |
| US7323376B2 (en) | 2003-01-22 | 2008-01-29 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor device including a group III nitride semiconductor |
| JP2008021756A (ja) * | 2006-07-12 | 2008-01-31 | Toyota Motor Corp | Ｉｉｉ族窒化物半導体装置 |
| WO2008036681A1 (en) * | 2006-09-18 | 2008-03-27 | Intel Corporation | Active regions with compatible dielectric layers |
| JP2008084942A (ja) * | 2006-09-26 | 2008-04-10 | Oki Electric Ind Co Ltd | Ｍｉｓ型ｆｅｔのゲート絶縁層 |
| JP2008512876A (ja) * | 2004-09-13 | 2008-04-24 | インターナショナル レクティファイアー コーポレイション | 半導体パッケージ |
| JP2008124262A (ja) * | 2006-11-13 | 2008-05-29 | Oki Electric Ind Co Ltd | 選択再成長を用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法 |
| JPWO2006080109A1 (ja) * | 2005-01-25 | 2008-06-19 | 富士通株式会社 | Ｍｉｓ構造を有する半導体装置及びその製造方法 |
| WO2008096521A1 (ja) * | 2007-02-07 | 2008-08-14 | Nec Corporation | 半導体装置 |
| JP2008277655A (ja) * | 2007-05-02 | 2008-11-13 | Hitachi Cable Ltd | 半導体エピタキシャルウェハ及び電界効果トランジスタ |
| JP2009016848A (ja) * | 2008-07-14 | 2009-01-22 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP2009503810A (ja) * | 2005-07-06 | 2009-01-29 | インターナショナル レクティファイアー コーポレイション | 第ｉｉｉ族窒化物エンハンスメント型デバイス |
| JP2009515320A (ja) * | 2005-10-03 | 2009-04-09 | インターナショナル レクティファイアー コーポレイション | Ｉｉｉ族窒化物半導体素子の製造 |
| JP2009124001A (ja) * | 2007-11-16 | 2009-06-04 | Furukawa Electric Co Ltd:The | ＧａＮ系半導体装置 |
| JP2009124002A (ja) * | 2007-11-16 | 2009-06-04 | Furukawa Electric Co Ltd:The | ＧａＮ系半導体装置及びその製造方法 |
| US7585706B2 (en) | 2000-03-22 | 2009-09-08 | Panasonic Corporation | Method of fabricating a semiconductor device |
| JP2009212529A (ja) * | 2003-02-06 | 2009-09-17 | Toyota Central R&D Labs Inc | Ｉｉｉ族窒化物半導体を有する半導体素子 |
| JP2009224760A (ja) * | 2007-12-07 | 2009-10-01 | Northrop Grumman Space & Mission Systems Corp | 電界効果トランジスタ |
| JP2010021233A (ja) * | 2008-07-09 | 2010-01-28 | Chubu Electric Power Co Inc | 半導体装置およびその製造方法 |
| US7800116B2 (en) | 2007-03-29 | 2010-09-21 | Panasonic Corporation | Group III-nitride semiconductor device with a cap layer |
| JP4592938B2 (ja) * | 1999-12-08 | 2010-12-08 | パナソニック株式会社 | 半導体装置 |
| US7893500B2 (en) | 2006-11-21 | 2011-02-22 | Cree, Inc. | High voltage GaN transistors |
| JP2011061196A (ja) * | 2009-09-01 | 2011-03-24 | Taiwan Semiconductor Manufacturing Co Ltd | 蓄積型ｆｉｎｆｅｔ、回路、及びその製造方法 |
| JPWO2009081584A1 (ja) * | 2007-12-26 | 2011-05-06 | 日本電気株式会社 | 半導体装置 |
| US8021904B2 (en) | 2007-02-01 | 2011-09-20 | Cree, Inc. | Ohmic contacts to nitrogen polarity GaN |
| US8178226B2 (en) | 2005-03-17 | 2012-05-15 | Nec Corporation | Film-covered electric device and method of manufacturing same |
| US8212290B2 (en) | 2007-03-23 | 2012-07-03 | Cree, Inc. | High temperature performance capable gallium nitride transistor |
| JP2012156332A (ja) * | 2011-01-26 | 2012-08-16 | Toshiba Corp | 半導体素子 |
| WO2012127567A1 (ja) * | 2011-03-18 | 2012-09-27 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| US8368100B2 (en) | 2007-11-14 | 2013-02-05 | Cree, Inc. | Semiconductor light emitting diodes having reflective structures and methods of fabricating same |
| JP5200936B2 (ja) * | 2006-09-20 | 2013-06-05 | 富士通株式会社 | 電界効果トランジスタおよびその製造方法 |
| WO2013145412A1 (ja) * | 2012-03-27 | 2013-10-03 | 独立行政法人産業技術総合研究所 | 半導体装置及びその製造方法 |
| US8878245B2 (en) | 2006-11-30 | 2014-11-04 | Cree, Inc. | Transistors and method for making ohmic contact to transistors |
| US9305788B2 (en) | 2012-10-29 | 2016-04-05 | Sumitomo Electric Device Innovations, Inc. | Method of fabricating semiconductor device |
| CN111463289A (zh) * | 2020-04-13 | 2020-07-28 | 国家纳米科学中心 | 一种场效应晶体管及其制备方法和应用 |
| US10916626B2 (en) | 2018-12-28 | 2021-02-09 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | High voltage power device with hybrid Schottky trenches and method of fabricating the same |
| CN112768359A (zh) * | 2020-12-31 | 2021-05-07 | 深圳市汇芯通信技术有限公司 | 用于制备射频半导体器件的方法及其结构 |
-
1997
- 1997-08-21 JP JP9225077A patent/JPH10223901A/ja not_active Withdrawn
Cited By (97)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429467B1 (en) | 1999-01-29 | 2002-08-06 | Nec Corporation | Heterojunction field effect transistor |
| WO2000079599A1 (en) * | 1999-06-23 | 2000-12-28 | The Trustees Of Columbia University In The City Of New York | InGaAsN/GaAs QUANTUM WELL DEVICES |
| WO2001004943A1 (fr) * | 1999-07-07 | 2001-01-18 | Matsushita Electric Industrial Co., Ltd. | Corps multicouche, procede de fabrication d'un corps multicouche et dispositif semi-conducteur |
| JP4592938B2 (ja) * | 1999-12-08 | 2010-12-08 | パナソニック株式会社 | 半導体装置 |
| JP2001210657A (ja) * | 2000-01-25 | 2001-08-03 | Furukawa Electric Co Ltd:The | 半導体装置およびその製造方法 |
| JP2001230410A (ja) * | 2000-02-18 | 2001-08-24 | Furukawa Electric Co Ltd:The | ＧａＮ系電界効果トランジスタとその製造方法 |
| JP4667556B2 (ja) * | 2000-02-18 | 2011-04-13 | 古河電気工業株式会社 | 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法 |
| US7585706B2 (en) | 2000-03-22 | 2009-09-08 | Panasonic Corporation | Method of fabricating a semiconductor device |
| EP1253647A2 (de) * | 2001-04-27 | 2002-10-30 | Philips Corporate Intellectual Property GmbH | Dielektrikum für ein Halbleiterbauelement |
| EP1253647A3 (de) * | 2001-04-27 | 2004-03-17 | Philips Intellectual Property & Standards GmbH | Dielektrikum für ein Halbleiterbauelement |
| JP2010021581A (ja) * | 2001-07-24 | 2010-01-28 | Cree Inc | 高電子移動度トランジスタの製造方法 |
| JP2010021582A (ja) * | 2001-07-24 | 2010-01-28 | Cree Inc | トランジスタ |
| JP2005527102A (ja) * | 2001-07-24 | 2005-09-08 | クリー インコーポレイテッド | 高電子移動度トランジスタ及びその製造方法 |
| US9419124B2 (en) | 2001-07-24 | 2016-08-16 | Cree, Inc. | Insulating gate AlGaN/GaN HEMT |
| US10224427B2 (en) | 2001-07-24 | 2019-03-05 | Cree, Inc. | Insulting gate AlGaN/GaN HEMT |
| JP2003142501A (ja) * | 2001-10-31 | 2003-05-16 | Furukawa Electric Co Ltd:The | ＧａＮ系電界効果トランジスタ及びその製造方法 |
| JP2006517726A (ja) * | 2002-07-16 | 2006-07-27 | クリー インコーポレイテッド | 窒化物ベースのトランジスタ及びその製造方法 |
| JP2006513572A (ja) * | 2003-01-09 | 2006-04-20 | フリースケール セミコンダクター インコーポレイテッド | エンハンスメントモード金属酸化膜半導体電界効果トランジスタ及びその形成方法 |
| US7847319B2 (en) | 2003-01-22 | 2010-12-07 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| US7323376B2 (en) | 2003-01-22 | 2008-01-29 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor device including a group III nitride semiconductor |
| JP2009212529A (ja) * | 2003-02-06 | 2009-09-17 | Toyota Central R&D Labs Inc | Ｉｉｉ族窒化物半導体を有する半導体素子 |
| JP4645034B2 (ja) * | 2003-02-06 | 2011-03-09 | 株式会社豊田中央研究所 | Ｉｉｉ族窒化物半導体を有する半導体素子 |
| JP2004260140A (ja) * | 2003-02-06 | 2004-09-16 | Toyota Central Res & Dev Lab Inc | Ｉｉｉ族窒化物半導体を有する半導体素子 |
| US7211839B2 (en) | 2003-02-06 | 2007-05-01 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Group III nitride semiconductor device |
| JP2005086171A (ja) * | 2003-09-11 | 2005-03-31 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2005142250A (ja) * | 2003-11-05 | 2005-06-02 | Furukawa Electric Co Ltd:The | 高電子移動度トランジスタ |
| JP2005183597A (ja) * | 2003-12-18 | 2005-07-07 | Nec Corp | 窒化物半導体ｍｉｓ型電界効果トランジスタ |
| US8871581B2 (en) | 2004-01-23 | 2014-10-28 | International Rectifier Corporation | Enhancement mode III-nitride FET |
| JP2007534163A (ja) * | 2004-01-23 | 2007-11-22 | インターナショナル・レクチファイヤー・コーポレーション | エンハンスメント型ｉｉｉ族窒化物デバイス |
| JP2005235935A (ja) * | 2004-02-18 | 2005-09-02 | Furukawa Electric Co Ltd:The | 高電子移動度トランジスタ |
| JP2005268507A (ja) * | 2004-03-18 | 2005-09-29 | Furukawa Electric Co Ltd:The | 電界効果トランジスタ及びその製造方法 |
| US7859014B2 (en) | 2004-06-24 | 2010-12-28 | Nec Corporation | Semiconductor device |
| JP5084262B2 (ja) * | 2004-06-24 | 2012-11-28 | 日本電気株式会社 | 半導体装置 |
| WO2006001369A1 (ja) * | 2004-06-24 | 2006-01-05 | Nec Corporation | 半導体装置 |
| JPWO2006001369A1 (ja) * | 2004-06-24 | 2008-04-17 | 日本電気株式会社 | 半導体装置 |
| US9048196B2 (en) | 2004-09-13 | 2015-06-02 | International Rectifier Corporation | Power semiconductor package |
| US9620471B2 (en) | 2004-09-13 | 2017-04-11 | Infineon Technologies Americas Corp. | Power semiconductor package with conductive clips |
| JP2008512876A (ja) * | 2004-09-13 | 2008-04-24 | インターナショナル レクティファイアー コーポレイション | 半導体パッケージ |
| JP2006100455A (ja) * | 2004-09-29 | 2006-04-13 | New Japan Radio Co Ltd | 窒化物半導体装置及びその製造方法 |
| JP4845872B2 (ja) * | 2005-01-25 | 2011-12-28 | 富士通株式会社 | Ｍｉｓ構造を有する半導体装置及びその製造方法 |
| JPWO2006080109A1 (ja) * | 2005-01-25 | 2008-06-19 | 富士通株式会社 | Ｍｉｓ構造を有する半導体装置及びその製造方法 |
| JP2006222191A (ja) * | 2005-02-09 | 2006-08-24 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| US8178226B2 (en) | 2005-03-17 | 2012-05-15 | Nec Corporation | Film-covered electric device and method of manufacturing same |
| JP2006286954A (ja) * | 2005-03-31 | 2006-10-19 | Eudyna Devices Inc | 半導体装置及びその製造方法 |
| JP2009503810A (ja) * | 2005-07-06 | 2009-01-29 | インターナショナル レクティファイアー コーポレイション | 第ｉｉｉ族窒化物エンハンスメント型デバイス |
| JP2007081346A (ja) * | 2005-09-16 | 2007-03-29 | Fujitsu Ltd | 窒化物半導体電界効果トランジスタ |
| JP2009515320A (ja) * | 2005-10-03 | 2009-04-09 | インターナショナル レクティファイアー コーポレイション | Ｉｉｉ族窒化物半導体素子の製造 |
| JP2007103778A (ja) * | 2005-10-06 | 2007-04-19 | Mitsubishi Electric Corp | 電界効果型トランジスタ |
| KR100731583B1 (ko) | 2005-10-25 | 2007-06-22 | 경북대학교 산학협력단 | 쇼트키 장벽 전계효과 트랜지스터 및 그 제조방법 |
| JP5098649B2 (ja) * | 2005-12-28 | 2012-12-12 | 日本電気株式会社 | 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜 |
| WO2007077666A1 (ja) * | 2005-12-28 | 2007-07-12 | Nec Corporation | 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜 |
| US9954087B2 (en) | 2005-12-28 | 2018-04-24 | Renesas Electronics Corporation | Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor |
| US8853666B2 (en) | 2005-12-28 | 2014-10-07 | Renesas Electronics Corporation | Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor |
| JP2007294528A (ja) * | 2006-04-21 | 2007-11-08 | Toshiba Corp | 窒化物半導体素子 |
| JP2008021756A (ja) * | 2006-07-12 | 2008-01-31 | Toyota Motor Corp | Ｉｉｉ族窒化物半導体装置 |
| US9646822B2 (en) | 2006-09-18 | 2017-05-09 | Intel Corporation | Active regions with compatible dielectric layers |
| US9397165B2 (en) | 2006-09-18 | 2016-07-19 | Intel Corporation | Active regions with compatible dielectric layers |
| WO2008036681A1 (en) * | 2006-09-18 | 2008-03-27 | Intel Corporation | Active regions with compatible dielectric layers |
| US9847420B2 (en) | 2006-09-18 | 2017-12-19 | Intel Corporation | Active regions with compatible dielectric layers |
| US9287364B2 (en) | 2006-09-18 | 2016-03-15 | Intel Corporation | Active regions with compatible dielectric layers |
| JP5200936B2 (ja) * | 2006-09-20 | 2013-06-05 | 富士通株式会社 | 電界効果トランジスタおよびその製造方法 |
| JP2008084942A (ja) * | 2006-09-26 | 2008-04-10 | Oki Electric Ind Co Ltd | Ｍｉｓ型ｆｅｔのゲート絶縁層 |
| JP2008124262A (ja) * | 2006-11-13 | 2008-05-29 | Oki Electric Ind Co Ltd | 選択再成長を用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法 |
| US8169005B2 (en) | 2006-11-21 | 2012-05-01 | Cree, Inc. | High voltage GaN transistors |
| US9450081B2 (en) | 2006-11-21 | 2016-09-20 | Cree, Inc. | High voltage GaN transistor |
| US9041064B2 (en) | 2006-11-21 | 2015-05-26 | Cree, Inc. | High voltage GaN transistor |
| US7893500B2 (en) | 2006-11-21 | 2011-02-22 | Cree, Inc. | High voltage GaN transistors |
| US8878245B2 (en) | 2006-11-30 | 2014-11-04 | Cree, Inc. | Transistors and method for making ohmic contact to transistors |
| US8021904B2 (en) | 2007-02-01 | 2011-09-20 | Cree, Inc. | Ohmic contacts to nitrogen polarity GaN |
| JP5386987B2 (ja) * | 2007-02-07 | 2014-01-15 | 日本電気株式会社 | 半導体装置 |
| WO2008096521A1 (ja) * | 2007-02-07 | 2008-08-14 | Nec Corporation | 半導体装置 |
| US8212290B2 (en) | 2007-03-23 | 2012-07-03 | Cree, Inc. | High temperature performance capable gallium nitride transistor |
| US9240473B2 (en) | 2007-03-23 | 2016-01-19 | Cree, Inc. | High temperature performance capable gallium nitride transistor |
| US7800116B2 (en) | 2007-03-29 | 2010-09-21 | Panasonic Corporation | Group III-nitride semiconductor device with a cap layer |
| JP2008277655A (ja) * | 2007-05-02 | 2008-11-13 | Hitachi Cable Ltd | 半導体エピタキシャルウェハ及び電界効果トランジスタ |
| US8368100B2 (en) | 2007-11-14 | 2013-02-05 | Cree, Inc. | Semiconductor light emitting diodes having reflective structures and methods of fabricating same |
| JP2009124001A (ja) * | 2007-11-16 | 2009-06-04 | Furukawa Electric Co Ltd:The | ＧａＮ系半導体装置 |
| JP2009124002A (ja) * | 2007-11-16 | 2009-06-04 | Furukawa Electric Co Ltd:The | ＧａＮ系半導体装置及びその製造方法 |
| JP2009224760A (ja) * | 2007-12-07 | 2009-10-01 | Northrop Grumman Space & Mission Systems Corp | 電界効果トランジスタ |
| JPWO2009081584A1 (ja) * | 2007-12-26 | 2011-05-06 | 日本電気株式会社 | 半導体装置 |
| JP2010021233A (ja) * | 2008-07-09 | 2010-01-28 | Chubu Electric Power Co Inc | 半導体装置およびその製造方法 |
| JP2009016848A (ja) * | 2008-07-14 | 2009-01-22 | Panasonic Corp | 半導体装置及びその製造方法 |
| US8896055B2 (en) | 2009-09-01 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Accumulation type FinFET, circuits and fabrication method thereof |
| JP2011061196A (ja) * | 2009-09-01 | 2011-03-24 | Taiwan Semiconductor Manufacturing Co Ltd | 蓄積型ｆｉｎｆｅｔ、回路、及びその製造方法 |
| JP2012156332A (ja) * | 2011-01-26 | 2012-08-16 | Toshiba Corp | 半導体素子 |
| WO2012127567A1 (ja) * | 2011-03-18 | 2012-09-27 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| CN103430294A (zh) * | 2011-03-18 | 2013-12-04 | 富士通株式会社 | 化合物半导体装置及其制造方法 |
| JP5692357B2 (ja) * | 2011-03-18 | 2015-04-01 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| US8941093B2 (en) | 2011-03-18 | 2015-01-27 | Fujitsu Limited | Compound semiconductor device and manufacturing method thereof |
| JP2013206940A (ja) * | 2012-03-27 | 2013-10-07 | National Institute Of Advanced Industrial & Technology | 半導体装置及びその製造方法 |
| WO2013145412A1 (ja) * | 2012-03-27 | 2013-10-03 | 独立行政法人産業技術総合研究所 | 半導体装置及びその製造方法 |
| US9305788B2 (en) | 2012-10-29 | 2016-04-05 | Sumitomo Electric Device Innovations, Inc. | Method of fabricating semiconductor device |
| US9640429B2 (en) | 2012-10-29 | 2017-05-02 | Sumitomo Electric Device Innovations, Inc. | Method of fabricating semiconductor device |
| US10916626B2 (en) | 2018-12-28 | 2021-02-09 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | High voltage power device with hybrid Schottky trenches and method of fabricating the same |
| CN111463289A (zh) * | 2020-04-13 | 2020-07-28 | 国家纳米科学中心 | 一种场效应晶体管及其制备方法和应用 |
| CN111463289B (zh) * | 2020-04-13 | 2023-09-29 | 国家纳米科学中心 | 一种场效应晶体管及其制备方法和应用 |
| CN112768359A (zh) * | 2020-12-31 | 2021-05-07 | 深圳市汇芯通信技术有限公司 | 用于制备射频半导体器件的方法及其结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10223901A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| KR100571071B1 (ko) | 전계효과트랜지스터및그제조방법 | |
| JP4224737B2 (ja) | 半導体素子 | |
| US7956383B2 (en) | Field effect transistor | |
| US7449399B2 (en) | Method for fabricating a semiconductor device for reducing a surface potential | |
| JPH10335637A (ja) | ヘテロ接合電界効果トランジスタ | |
| KR101365302B1 (ko) | 화합물 반도체 장치 및 그 제조 방법 | |
| JP5566670B2 (ja) | ＧａＮ系電界効果トランジスタ | |
| JP4134575B2 (ja) | 半導体装置およびその製造方法 | |
| JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JP4728582B2 (ja) | 高電子移動度トランジスタ | |
| JP5546104B2 (ja) | ＧａＮ系電界効果トランジスタ | |
| JP4474292B2 (ja) | 半導体装置 | |
| JP2010171416A (ja) | 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法 | |
| JPH09307097A (ja) | 半導体装置 | |
| JP2004165387A (ja) | ＧａＮ系電界効果トランジスタ | |
| JP5128060B2 (ja) | 半導体素子および半導体素子の製造方法 | |
| US10847642B2 (en) | Compound semiconductor device and fabrication method | |
| JP2006286698A (ja) | 電子デバイス及び電力変換装置 | |
| JP4748501B2 (ja) | 高電子移動度トランジスタ | |
| JP2005203544A (ja) | 窒化物半導体装置とその製造方法 | |
| JP4228250B2 (ja) | 化合物半導体装置 | |
| JP4947877B2 (ja) | 高電子移動度トランジスタ | |
| JP2017152467A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2006261474A (ja) | 窒化物系半導体デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050530 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050727 |