CN109860289B

CN109860289B - 一种晶体管及其制作方法

Info

Publication number: CN109860289B
Application number: CN201811473699.8A
Authority: CN
Inventors: 林信南; 邝文腾
Original assignee: Peking University Shenzhen Graduate School
Current assignee: Peking University Shenzhen Graduate School
Priority date: 2018-12-04
Filing date: 2018-12-04
Publication date: 2022-05-03
Anticipated expiration: 2038-12-04
Also published as: CN109860289A

Abstract

本申请提出一种晶体管，其包括GaN外延片；隔离分布于GaN外延片上表面的栅极、源极和漏极；形成于GaN外延片上表面、栅极、源极和漏极之间的SiO₂钝化层；还包括具有高掺杂区和低掺杂区的双掺杂p型栅结构。本申请还提供一种晶体管制作方法，包括如下过程：制备GaN外延片；在GaN外延片上制成掺杂结构；在掺杂结构中形成低掺杂区；在掺杂结构中形成高掺杂区；制成源极金属电极区、栅极金属电极区和漏极金属电极区。本申请采用简单高效的方法制作晶体管，可操作性强，适合于晶体管量产工艺的开发，利于大批量生产；所制得的晶体管具有两个掺杂浓度的掺杂区域，可以有效提高阈值电压和输出电流。

Description

一种晶体管及其制作方法

技术领域

本发明涉及电子器件技术领域，具体涉及一种晶体管及其制作方法。

背景技术

2014年10月7日，诺贝尔物理学奖颁给在GaN蓝光LED方面有突出贡献的三位日本科学家，这标志着以GaN为材料的器件发展到了新的历史阶段。以氮化镓为代表的III-V族宽禁带化合物半导体材料，具有高击穿电场、高电子饱和漂移速率以及高热导率等特性，非常适用于制备大功率、高速、大电压的电力电子器件。

GaN在HEMT器件的制备领域受到重视并获得应用，但是，高电子浓度和迁移率使得晶体管是天然的耗尽型器件，这可能引起IC和开关应用的安全问题，为了促使晶体管在功率开关上的应用，需要将器件的阈值电压提高。

HEMT器件阈值电压和导通电阻对栅刻蚀深度非常敏感，在工艺上不容易控制，晶体管凹槽栅刻蚀形成损伤造成器件性能不稳定，因此在批量生产工艺难以用凹栅实现增强型晶体管。

很多研究都涉及利用p型栅极实现增强型HEMT器件的方案，但传统的p型掺杂栅结构无法通过掺杂浓度同时优化器件的阈值电压和输出电流，使得设计复杂，器件性能优化困难；此外器件沟道电场集中于栅边缘，对期间性能产生一定影响。

发明内容

根据本申请的一方面，提供一种晶体管，其包括GaN外延片；隔离分布于GaN外延片上表面的栅极、源极和漏极；形成于GaN外延片上表面、栅极、源极和漏极之间的SiO₂钝化层；还包括形成于GaN外延片上表面与栅极之间的双掺杂p型栅结构，所述双掺杂p型栅结构包括具有不同金属掺杂浓度的高掺杂区和低掺杂区。

根据本申请的另一方面，提供一种晶体管制作方法，用于制作上述晶体管，其包括如下过程：

制备GaN外延片；

在GaN外延片上制成掺杂结构；

在掺杂结构中形成低掺杂区；

在掺杂结构中形成高掺杂区；

制成源极金属电极区、栅极金属电极区和漏极金属电极区。

本申请采用简单高效的方法制作晶体管，可操作性强，适合于晶体管量产工艺的开发，利于大批量生产；所制得的晶体管具有两个掺杂浓度的掺杂区域，可以有效提高阈值电压和输出电流。

附图说明

图1为实施例一的晶体管制作方法流程示意图；

图2为实施例一的晶体管制作方法的中间产品示意图；

图3为实施例一的晶体管制作方法的中间产品示意图；

图4为实施例一的晶体管制作方法的中间产品示意图；

图5为实施例一的晶体管制作方法的中间产品示意图；

图6为实施例一的晶体管制作方法的中间产品示意图；

图7为实施例一的晶体管制作方法的中间产品示意图；

图8为实施例一的晶体管制作方法的中间产品示意图；

图9为实施例一的晶体管制作方法的中间产品示意图；

图10为实施例一的晶体管制作方法的中间产品示意图；

图11为实施例一的晶体管制作方法的中间产品示意图；

图12为实施例一的晶体管制作方法的中间产品示意图；

图13为实施例一的晶体管制作方法的中间产品示意图；

图14为实施例一的晶体管制作方法的中间产品示意图；

图15为实施例一的晶体管制作方法的中间产品示意图；

图16为实施例一的晶体管制作方法的中间产品示意图；

图17为实施例一的晶体管制作方法的中间产品示意图；

图18为实施例一的晶体管制作方法的中间产品示意图；

图19为实施例一的晶体管制作方法的中间产品示意图；

图20为实施例一的晶体管制作方法的中间产品示意图；

图21为实施例一的晶体管制作方法的中间产品示意图；

图22为实施例一的晶体管制作方法的中间产品示意图；

图23为实施例一的晶体管制作方法的中间产品示意图；

图24为实施例二的晶体管结构示意图；

图25为实施例二的晶体管结构示意图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。

另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。

本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。

本申请中，HEMT(High Electron Mobility Transistor)为高电子迁移率晶体管。

GaN(氮化镓)是一种宽禁带半导体化合物，是第三代半导体的代表，非常适合大功率以及微波器件的制作。

Recessed gate为一种实现增强型AlGaN/GaN HEMT的栅结构，通过刻蚀栅极的AlGaN势垒层，消除栅极的二维电子气，从而实现常关状态。

Cascode指一种用增强型Si MOSFET和GaN HEMT组合实现增强型功率晶体管的方式；耗尽型GaN HEMT栅极接Si MOSEFT的源端，Si MOSFET的漏端接GaN晶体管源端；SiMOSFET的源极、栅极分别为整个组合开关管的源极、栅极，GaN HEMT的漏端为整个组合开关管的漏端。

P-type gate为一种实现增强型AlGaN/GaN HEMT的栅结构，栅极通过一层掺杂镁的(Al)GaN层耗尽沟道中的二维电子气，实现器件常关状态。

金属有机气相沉积法(MOCVD，Metal-organic Chemical Vapor Deposition)，指在气相外延生长(VPE)的基础上发展起来的一种新型气相外延生长技术，主要用于GaN/SiC等化合物半导体的生长。

等离子体增强化学气相沉积(PECVD，Plasma Enhanced Chemical VaporDeposition)是半导体工艺中高质量介质膜沉积的主要方式之一，主要用于后段工艺护层的沉积。

物理气相沉积(PVD，Physical Vapor Deposition)是半导体工艺中最常用的金属沉积的方式。

感应耦合等离子体刻蚀法(ICP或ICPE，Inductively CoupledPlasma Etch)，即通过产生等离子体对基片表面轰击进行刻蚀图形化，是半导体工艺中常用的一种刻蚀方式。

实施例一：

如图1所示为本实施例的双掺杂p型栅结构AlGaN GaN HEMT器件的制作方法，包括如下过程：

St1、制备GaN外延片：

如图2所示，采用金属有机气相沉积法(MOCVD)在6inch的Si衬底生长3um GaN薄膜，以三甲基镓(TMGa)为镓源，以NH3为氮源，生长温度大于1000℃；再用MOCVD生长25nm的AlGaN薄膜，以三甲基镓(TMGa)为镓源，以NH3为氮源，以三甲基铝(TMA)为铝源。

从而，制备的GaN外延片10包括Si衬底101、依次形成在衬底上的GaN缓冲层102和AlGaN势垒层103(即形成AlGaN/GaN异质结)，还包括形成于GaN缓冲层102和AlGaN势垒层103之间的2-DEG薄层104，2-DEG薄层104位于GaN膜层内。

关于2-DEG薄层104的形成，由于极化效应，AlGaN/GaN异质结中形成很强的内建电场，使AlGaN/GaN界面GaN侧的量子阱变得又深又窄，吸引自由电子集聚到阱中形成二维电子气(2-DEG)；即GaN和AlGaN之间的极强的自发极化和压电极化效应，使得GaN/AlGaN之间形成高电子浓度和高电子迁移率的二维电子气(2-DEG)。

St2、在GaN外延片上制成掺杂结构：

St2.1、如图3所示，在GaN外延片上表面，用PECVD方式生长100nm的SiO₂层21。

St2.2、SiO₂生长后，涂上光刻胶22；如图4所示，进行曝光处理，其中掩膜板24也称光罩(Mask)，选定区域23的光刻胶曝光后发生光刻胶变性；如图5所示，进行显影处理，利用显影剂将选定区域23去除；如图5和图6所示，采用ICP干法刻蚀SiO₂以开出栅极窗口；去除光刻胶，从而形成栅极窗口25，图6中所剩的SiO₂部分为SiO₂掩膜，或者，在GaN外延片上表面生长的SiO₂层21为掩膜。

St2.3、如图7所示，采用金属有机化合物化学气相沉淀方式，在栅极窗口内外延80nm到120nm的p-AlGaN层掺杂结构26，其中镁的有效掺杂浓度大约为2～3×10¹⁹cm^-3。

St2.4、如图8所示，采用BOE溶液去除非栅极区域的SiO₂掩模，则只有栅极区域有p-AlGaN层掺杂结构26。

BOE对p-AlGaN的腐蚀性不强，但对SiO₂的腐蚀性很强，所以能将SiO₂掩膜除去，而只保留p-AlGaN层掺杂结构。

St3、在掺杂结构中形成低掺杂浓度区域：

St3.1、如图9所示，对晶圆采用ICP刻蚀方法定义隔离区27；如图10所示，采用PECVD淀积300nm～500nm的SiO₂介质层28，一方面保护器件，防止外界离子沾污；另一方面，可进一步钝化器件表面，提升器件性能。

St3.2、如图11所示，涂上光刻胶22；如图12所示，进行曝光处理，其中用到掩膜板24，被选区域29的光刻胶曝光后发生光刻胶变性；如图13所示，进行显影处理，利用显影剂将被选区域29去除；如图14所示，采用BOE湿法刻蚀SiO₂介质层至GaN外延片上表面或GaN外延片内部以开出低掺杂区窗口30，再去除光刻胶。

St3.3、如图15所示，在低掺杂区窗口用Oxford Plasmalab System100ICP 180(感应耦合等离子体反应离子刻蚀系统)进行氢等离子体补偿掺杂，形成掺杂结构的低掺杂浓度区域202。

St4、在掺杂结构中形成高掺杂浓度区域：

St4.1、如图16所示，涂上光刻胶22；如图17所示，通过光刻(具体为曝光显影的技术手段)定义栅极高掺杂浓度对应区域；如图18所示，采用BOE湿法刻蚀SiO₂介质层，打开高掺杂区窗口。

St4.2、刻蚀SiO₂介质层打开高掺杂区窗口后，在掺杂结构处所形成的即为高掺杂浓度区域201；再去除光刻胶，清洗表面。

至此，如图19所示，掺杂结构20的高掺杂浓度区域201与低掺杂浓度区域202均已制备完成。

St5、制成源极金属电极区、栅极金属电极区和漏极金属电极区：

St5.1、如图20所示，采用PVD的方式在器件表面淀积TiN层31作为栅金属。

St5.2、如图21所示，采用ICP刻蚀方式刻蚀出源极欧姆接触窗口321和漏极欧姆接触窗口323，定义源极欧姆接触区域和漏极欧姆接触区域。

St5.3、如图22所示，采用PVD方式沉积欧姆接触金属33。金属淀积用HF清洗接触孔，采用磁控溅射Ti/Al/Ti/TiN结构金属；金属淀积后在N2气氛下850℃退火。

St5.4、如图23所示，通过光刻刻蚀欧姆接触金属，形成源极金属电极区301、栅极金属电极区302和漏极金属电极区303。

至此，即制备成本实施例的双掺杂p型栅结构AlGaN GaN HEMT。

本申请设计双掺杂p型栅结构从而优化晶体管的原理在于，在p-AlGaN gateAlGaN/HEMT中，沟道(沟道指2-DEG薄层处)电势受到p-AlGaN掺杂浓度的控制，掺杂浓度越高，沟道电势越低，电子浓度越少，阈值电压越大。另一方面，栅极加正电压，p-AlGaN层会往沟道注入低迁移率的空穴，空穴吸引电子增加载流子浓度，从而提高输出电流；空穴的注入量与p-AlGaN掺杂浓度和水平长度有关：掺杂浓度越低，空穴越容易注入沟道；p-AlGaN层越长，提供的空穴越多；即输出电流受p-AlGaN层掺杂浓度和p-AlGaN层水平方向几何尺寸的影响。将p-AlGaN层分成两个掺杂区域，一个掺杂区域通过控制掺杂浓度来控制阈值电压，另一个掺杂区域的掺杂浓度控制空穴的注入来控制输出电流。关态下，沟道的电场分布决定于沟道的电荷，而沟道的电荷又决定于p-AlGaN层的掺杂和几何长度。改进前的结构沟道只有一个电场峰值，这个电场峰值决定于p-AlGaN层的掺杂浓度；改进后的结构有两个不同掺杂区域，沟道的电场有两个峰值，这两个电场峰值决定于两个不同掺杂区域的掺杂浓度，且两个电场峰值会比原来的一个电场峰值低，避免了电场峰值引起的击穿。

实施例二：

如图23、图24和图25所示，本实施例的双掺杂p型栅结构AlGaN GaN HEMT可以通过实施例一的方法制得，其包括GaN外延片，隔离分布于GaN外延片上表面的栅极301、源极302和漏极303，形成于GaN外延片上表面、栅极301、源极302和漏极303之间的SiO2钝化层28，还包括形成于GaN外延片上表面与栅极之间的双掺杂p型栅结构，双掺杂p型栅结构包括掺杂浓度不同的高掺杂浓度区域201和低掺杂浓度区域202。SiO2钝化层28上表面淀积有TiN栅金属31。栅极301、源极302和漏极303采用Ti/Al/Ti/TiN结构金属。

双掺杂p型栅结构20为p-AlGaN，高掺杂浓度区域201的掺杂浓度为2×10¹⁹cm^-3至3×10¹⁹cm^-3，优选3×10¹⁹cm^-3，低掺杂浓度区域202的掺杂浓度为1×10¹⁷cm^-3。双掺杂p型栅结构20的高度为80nm到120nm，优选地，高掺杂浓度区域201的宽度为1um，低掺杂浓度区域202的宽度也为1um。在总的栅长一定的情况下，高掺杂区域变窄，低掺杂区域变宽，晶体管关态漏端加高电压时会穿通，泄漏电流增加；若高掺杂区域变宽，低掺杂区域变窄，关态泄漏电流会更小，但是开态输出电流也会变小。

GaN外延片包括Si衬底101(P(111)Si)、依次形成在衬底上的GaN缓冲层102和AlGaN势垒层103，AlGaN势垒层103作为GaN外延片的上表面，GaN外延片还包括形成于GaN缓冲层102和AlGaN势垒层103之间的2-DEG薄层104。

SiO2钝化层28可进一步区分为隔离区SiO2钝化层281和内部区SiO2钝化层282，如图24所示，隔离区SiO2钝化层281作为外罩填充了隔离区27。

本申请的AlGaN/GaN HEMT器件制备方法工艺简单，适合基于多种平台进行开发，开发周期短，成本低，还使得所制备的AlGaN/GaN HEMT器件栅结构得以优化，能够提升阈值电压至安全值，同时优化器件输出电流，降低器件局部峰值电场，提高器件可靠性，适用于开发器件量产的工艺技术方案。本申请的AlGaN/GaN HEMT器件可以有效解决现有技术中晶体管普遍存在的阈值电压过低的问题，并且能提高器件的输出电流和击穿电压。即本申请采用简单高效的方法制作晶体管，可操作性强，非常适合于高性能、高可靠性GaN HEMT量产工艺的开发，利于大批量生产。

p型栅可以通过掺杂浓度控制沟道电势进而控制阈值电压；另一方面，器件开启时p-AlGaN层会往沟道注入低迁移率的空穴，空穴吸引电子增加载流子浓度增加输出电流，空穴注入到沟道需克服的势垒受p-AlGaN层掺杂浓度控制，且掺杂浓度越低空穴越容易注入沟道，即输出电流受p-AlGaN层掺杂浓度的影响；此外，关态下沟道的电场分布决定于沟道的电荷，而沟道的电荷又决定于p-AlGaN层的掺杂分布和几何长度，即关态下沟道的电场分布受p-AlGaN层的掺杂浓度和几何长度的控制。

采用本申请的技术方案可以根据对器件性能的需求，通过改变两个掺杂区域的尺寸以及掺杂浓度，来协调/优化输出电流、阈值电压以及关态下沟道的电场分布。本申请的双掺杂p型栅结构可以有效的提高阈值电压和输出电流，其中，高掺杂浓度区域用以耗尽沟道电子，提高阈值电压，达到实现高的阈值电压的效果；低掺杂浓度区域用以提高器件开态的空穴注入效率提高输出电流，避免了传统结构因提高阈值电压而在p-AlGaN层重掺杂造成的输出电流下降；栅极一高一低双掺杂将有效调节关态下沟道电荷分布，降低栅极下方的电场峰值，提高器件的可靠性；SiO2层起到钝化作用，用来消除材料的表面态，提高器件的稳定性和可靠性，同时防止外界的离子进入器件。

另外，GaN缓冲层和AlGaN势垒层之间的极强的自发极化和压电极化效应，使得GaN/AlGaN之间形成高电子浓度和高电子迁移率的二维电子气(2-DEG)，电子浓度高达10¹²-10¹³cm^-2，电子迁移率可高达2000cm²/V，使得期间性能得以提高。

以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。

Claims

1.一种晶体管，其特征在于，包括：

GaN外延片，所述GaN外延片包括衬底、依次形成在所述衬底上的缓冲层和势垒层，所述势垒层作为所述GaN外延片的上表面；

隔离分布于GaN外延片上表面的栅极、源极和漏极；

形成于GaN外延片上表面、栅极、源极和漏极之间的SiO₂钝化层；

还包括形成于GaN外延片上表面与栅极之间的双掺杂p型栅结构，并且，所述双掺杂p型栅结构位于栅极区域，所述双掺杂p型栅结构包括具有不同金属掺杂浓度的高掺杂区和低掺杂区，所述高掺杂区和低掺杂区左右并列排布。

2.如权利要求1所述的晶体管，其特征在于，

所述双掺杂p型栅结构为p-AlGaN；

所述高掺杂区镁的掺杂浓度为2×10¹⁹cm^-3至3×10¹⁹cm^-3，低掺杂区镁的掺杂浓度为至1×10¹⁷cm^-3。

3.如权利要求1所述的晶体管，其特征在于，

所述双掺杂p型栅结构的高度为80nm到120nm；

所述高掺杂区的宽度为1um，所述低掺杂区的宽度为1um。

4.如权利要求1所述的晶体管，其特征在于，

所述GaN外延片包括Si衬底、GaN缓冲层和AlGaN势垒层；

还包括形成于所述GaN缓冲层和AlGaN势垒层之间的二维电子气薄层。

5.一种晶体管制作方法，用于制作如权利要求1-4任一项所述的晶体管，其特征在于，

包括：

制备GaN外延片，所述GaN外延片包括衬底、依次形成在所述衬底上的缓冲层和势垒层，所述势垒层作为所述GaN外延片的上表面；

形成栅极窗口；

在栅极窗口内制成掺杂结构；

在掺杂结构中形成低掺杂区；

在掺杂结构中形成高掺杂区，所述高掺杂区和低掺杂区左右并列排布；

制成源极金属电极区、栅极金属电极区和漏极金属电极区。

6.如权利要求5所述的方法，其特征在于，

所述在GaN外延片上制成掺杂结构之后，所述在掺杂结构中形成低掺杂区之前，还包括：

刻蚀出隔离区。

7.如权利要求5所述的方法，其特征在于，

所述在GaN外延片上制成掺杂结构包括：

在GaN外延片上表面生长SiO₂；

刻蚀SiO₂，形成栅极窗口；

在栅极窗口内制成掺杂结构；

除去SiO₂；

所述在掺杂结构中形成低掺杂区包括：

沉积SiO₂层；

刻蚀SiO₂层，形成低掺杂区窗口；

在低掺杂区窗口进行掺杂补偿，形成掺杂结构的低掺杂区；

所述在掺杂结构中形成高掺杂区包括：

形成高掺杂区窗口；

刻蚀SiO₂层，形成掺杂结构的高掺杂区；

所述制成源极金属电极区、栅极金属电极区和漏极金属电极区包括：

沉积栅金属；

刻蚀出源极欧姆接触窗口和漏极欧姆接触窗口；

沉积欧姆接触金属；

刻蚀欧姆接触金属，形成源极金属电极区、栅极金属电极区和漏极金属电极区。

8.如权利要求7所述的方法，其特征在于，

所述在栅极窗口内制成掺杂结构为：

采用金属有机化合物化学气相沉淀方式形成p-AlGaN层。

9.如权利要求7所述的方法，其特征在于，

所述刻蚀SiO₂层，形成低掺杂区窗口为：

刻蚀SiO₂层至GaN外延片上表面或GaN外延片内部，形成低掺杂区窗口；

所述在低掺杂区窗口进行掺杂补偿，形成掺杂结构的低掺杂区为：

在低掺杂区窗口用感应耦合等离子体反应离子刻蚀系统进行氢等离子体补偿掺杂，形成掺杂结构的低掺杂区。