CN105244377A - 一种基于硅衬底的hemt器件及其制造方法 - Google Patents
一种基于硅衬底的hemt器件及其制造方法 Download PDFInfo
- Publication number
- CN105244377A CN105244377A CN201510717576.4A CN201510717576A CN105244377A CN 105244377 A CN105244377 A CN 105244377A CN 201510717576 A CN201510717576 A CN 201510717576A CN 105244377 A CN105244377 A CN 105244377A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon substrate
- hemt device
- gan
- gan epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 96
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 95
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 95
- 239000010703 silicon Substances 0.000 title claims abstract description 95
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 230000004888 barrier function Effects 0.000 claims description 70
- 229910002704 AlGaN Inorganic materials 0.000 claims description 58
- 238000002161 passivation Methods 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 41
- 239000011248 coating agent Substances 0.000 claims description 21
- 238000000576 coating method Methods 0.000 claims description 21
- 238000005036 potential barrier Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 6
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 6
- 125000004122 cyclic group Chemical group 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 abstract description 22
- 239000013078 crystal Substances 0.000 abstract description 5
- 230000007246 mechanism Effects 0.000 abstract description 4
- 238000002425 crystallisation Methods 0.000 abstract 1
- 230000008025 crystallization Effects 0.000 abstract 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 101
- 229910002601 GaN Inorganic materials 0.000 description 99
- 239000010936 titanium Substances 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 230000013011 mating Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- -1 titanium nitrides Chemical class 0.000 description 2
- 208000012868 Overgrowth Diseases 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供一种基于硅衬底的HEMT器件及其制造方法，先形成第一GaN外延层，然后在第一GaN外延层上形成图形化的介质层，再在第一GaN外延层和图形化的介质层上形成第二GaN外延层，通过在GaN生长中进行图形化的处理，形成生长窗口，利用ELOG生长改善机理来提高GaN材料的晶体结晶质量，进而改善基于硅衬底的HEMT器件的性能。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种基于硅衬底的HEMT器件及其制造方法。
背景技术
相比于第一、二代半导体材料而言，第三代半导体材料氮化镓(GaN)因为具有更大的禁带宽度(3.4eV)、更强的临界击穿场强以及更高的电子迁移速率，得到了国内外研究者们的广泛关注。尤其是在电力电子高压器件以及高频功率器件方面具有巨大的优势和潜力。
具体而言，作为第三代半导体材料，氮化镓(GaN)材料具有禁带宽度宽、击穿电场高、输出功率大的优点，而且GaN材料在高压下工作时的导通电阻小，使得GaN基功率器件也表现出更高的增益。同时，GaN基功率器件具有很高的电子迁移率和电子饱和速率，确保了该器件在Ka、Q甚至W波段的高增益。因此，GaN基的高电子迁移率晶体管(HighElectronMobilityTransistor，简称HEMT)技术已成为当前毫米波大功率器件领域研究的热点。
由于GaN晶体生长受到了客观条件的制约，绝大多数研究者们都是选择在异质衬底材料上外延生长GaN薄膜。常用的衬底包括硅(Si)、蓝宝石(Al2O3)以及碳化硅(SiC)等。其中Si材料由于其低廉的成本、大尺寸以及完善的Si集成工艺等方面的优势受到了各大研究机构的青睐。
对于半导体材料外延，结晶质量是最重要的参数之一，结晶质量的好坏直接影响着材料的电学特性。然而，不同于Si材料的拉晶技术，GaN材料一般都是在非GaN基本上异质外延的，由于外延层和衬底层之间或多或少的存在晶格以及热膨胀方面的失配，所以会不可避免产生位错与缺陷，降低GaN外延层的结晶质量，进而影响器件的性能。
此外，常规技术制作的基于硅衬底的HEMT器件均是采用AlGaN/GaN异质结，由于内在的极化电场的调制作用，AlGaN/GaN异质结中在靠近AlGaN的一侧会聚集大量的导电电子，形成二维电子气(2DEG)。基于外延结构的限制。该电子气被限制在狭窄的区域内，减低了它们受到散射的概率，从而提高其迁移能力，典型的迁移率为1500cm2/V.s。2DEG的浓度也可以高达1×1013/cm2。由于存在2DEG，常规技术制作的HEMT器件在零偏的时候都是导通的，也就是耗尽型(常开型)的器件。但耗尽型器件在电路应用中增加了功耗和设计复杂程度。同时在功率电子的应用中，增强型器件能够提高电路工作的安全性，在栅失效的情况下器件可以实现关断状态，实现失效保护的功能，所以实现增强型HEMT器件是一个重要的研究方向。
发明内容
本发明的目的在于提高GaN外延层的结晶质量，改善基于硅衬底的HEMT器件的性能。
本发明的另一目的在于，提供一种基于硅衬底的增强型的HEMT器件。
为解决上述技术问题，本发明提供一种基于硅衬底的HEMT器件，包括：
硅衬底；
形成于所述硅衬底上的第一GaN外延层；
形成于所述第一GaN外延层上的图形化的介质层；
覆盖所述第一GaN外延层和图形化的介质层的第二GaN外延层；
形成于所述第二GaN外延层上的AlGaN势垒功能层；以及
形成于所述AlGaN势垒功能层上的栅极、源极和漏极。
进一步的，在所述的基于硅衬底的HEMT器件中，所述图形化的介质层是氮化硅或者二氧化硅，所述图形化的介质层为周期性阵列排布的六棱柱结构，所述图形化的介质层的厚度为100～300nm。
进一步的，在所述的基于硅衬底的HEMT器件中，还包括形成于所述硅衬底和第一GaN外延层之间的AlN层，所述AlN层的形成温度为1200～1300℃。
进一步的，在所述的基于硅衬底的HEMT器件中，还包括形成于所述硅衬底和第一GaN外延层之间的缓冲层。
进一步的，在所述的基于硅衬底的HEMT器件中，所述缓冲层为多层AlGaN层，所述多层AlGaN层中Al组分逐层下降。
进一步的，在所述的基于硅衬底的HEMT器件中，所述缓冲层为多层AlGaN层，所述多层AlGaN层中生长厚度逐层增加。
进一步的，在所述的基于硅衬底的HEMT器件中，所述栅极嵌入所述AlGaN势垒功能层中。
进一步的，在所述的基于硅衬底的HEMT器件中，还包括：
暴露出部分所述第二GaN外延层的台面；
覆盖所述AlGaN势垒功能层以及所述台面暴露出的第二GaN外延层的第一钝化层；
贯穿所述第一钝化层和AlGaN势垒功能层的栅极开口，所述栅极通过所述栅极开口嵌入所述AlGaN势垒功能层中；
贯穿所述第一钝化层的源极开口和漏极开口。
进一步的，在所述的基于硅衬底的HEMT器件中，还包括：
形成于所述第一钝化层上以及所述栅极开口底部的栅极介质层；
形成于所述栅极开口的底部和侧壁的势垒阻挡层。
进一步的，在所述的基于硅衬底的HEMT器件中，所述栅极、源极和漏极为Ti/Al/Ti/TiN合金，所述势垒阻挡层为TiN。
进一步的，在所述的基于硅衬底的HEMT器件中，还包括：
覆盖所述栅极、源极、漏极以及栅极介质层的第二钝化层；
形成于所述第二钝化层中并暴露所述栅极、源极和漏极的通孔；
与所述栅极电连接的栅极焊垫、与所述源极电连接的源极焊垫以及与所述漏极电连接的漏极焊垫。
本发明还提供一种基于硅衬底的HEMT器件的制作方法，包括：
提供一硅衬底；
在所述硅衬底上形成第一GaN外延层；
在所述第一GaN外延层上形成图形化的介质层；
在所述第一GaN外延层和图形化的介质层上形成第二GaN外延层；
在所述第二GaN外延层上形成AlGaN势垒功能层；
在所述AlGaN势垒功能层上形成源极、漏极和栅极。
进一步的，在所述的基于硅衬底的HEMT器件制作方法中，所述图形化的介质层是氮化硅或者二氧化硅，所述图形化的介质层为周期性阵列排布的六棱柱结构，所述图形化的介质层的厚度为100～300nm。
进一步的，在所述的基于硅衬底的HEMT器件制作方法中，还包括在所述硅衬底和第一GaN外延层之间形成AlN层，所述AlN层的形成温度为1200～1300℃。
进一步的，在所述的基于硅衬底的HEMT器件制作方法中，还包括在所述硅衬底和第一GaN外延层之间形成缓冲层。
进一步的，在所述的基于硅衬底的HEMT器件制作方法中，所述缓冲层为多层AlGaN层，所述多层AlGaN层中Al组分k逐层下降。
进一步的，在所述的基于硅衬底的HEMT器件制作方法中，所述缓冲层为多层AlGaN层，所述多层AlGaN层中生长厚度逐层增加。
进一步的，在所述的基于硅衬底的HEMT器件制作方法中，所述栅极嵌入所述AlGaN势垒功能层中。
进一步的，在所述的基于硅衬底的HEMT器件制作方法中，还包括：
刻蚀所述AlGaN势垒功能层以及部分厚度的第二GaN外延层和图形化的介质层形成暴露部分所述第二GaN外延层的台面；
形成覆盖所述AlGaN势垒功能层以及所述台面暴露的第二GaN外延层的第一钝化层；
刻蚀所述第一钝化层和AlGaN势垒功能层形成栅极开口，所述栅极通过所述栅极开口嵌入所述AlGaN势垒功能层中；
在所述第一钝化层上以及所述栅极开口底部形成栅极介质层；
在所述栅极介质层和所述台面上方的第一钝化层上形成势垒阻挡层；
刻蚀所述势垒阻挡层、栅极介质层和第一钝化层形成源极开口和漏极开口；
溅射形成第一金属层，并刻蚀去除所述源极开口、漏极开口和栅极开口之外区域的第一金属层，形成所述栅极、源极和漏极。
进一步的，在所述的基于硅衬底的HEMT器件制作方法中，所述栅极、源极和漏极为Ti/Al/Ti/TiN合金，所述势垒阻挡层为TiN。
进一步的，在所述的基于硅衬底的HEMT器件制作方法中，还包括：
形成覆盖栅极、源极、漏极以及栅极介质层的第二钝化层；
刻蚀所述第二钝化层形成暴露所述栅极、源极和漏极的通孔；
形成与所述栅极电连接的栅极焊垫、与所述源极电连接的源极焊垫以及与所述漏极电连接的漏极焊垫。
相比于现有技术，本发明具有以下优点：
1、在硅衬底上先形成第一GaN外延层，然后在第一GaN外延层上形成图形化的介质层，再在第一GaN外延层和图形化的介质层上覆盖第二GaN外延层，本发明通过在GaN生长中进行图形化的处理，形成生长窗口，利用ELOG(外延横向过生长)改善机理来提高GaN材料的晶体结晶质量，进而改善基于硅衬底的HEMT器件的性能。
2、本发明形成AlGaN势垒功能层后形成第一钝化层，再采用深槽刻蚀技术在第一钝化层中形成开口，形成与AlGaN势垒功能层欧姆接触的源极和漏极，并将栅区域下的AlGaN势垒功能层刻蚀掉，使栅极嵌入到AlGaN势垒功能层中，使得栅区域下的二维电子气的密度减少，器件的转移特性曲线会正向移动，因此可以实现基于硅衬底的增强型的HEMT器件。
3、本发明在形成第一GaN外延层之前，先在所述硅衬底上生长AlN层，所述AlN层可作为后续的成核节点；另外，本发明还在AlN层上生长缓冲层，通过插入所述缓冲层缓解由于不匹配引起的应力；进一步的，所述缓冲层为多层AlGaN层，所述多层AlGaN层中Al组分逐层下降，随着Al组分的降低，所述缓冲层的晶格结构越来越接近后续在其上形成的第一GaN外延层，如此可获得较佳的晶格匹配效果；更进一步的，所述多层AlGaN层中生长厚度逐层增加；上述Al组分逐层下降并配以生长厚度逐渐增加的组合方式，可以获得较佳的匹配效果。
附图说明
图1是本发明一实施例的基于硅衬底的HEMT器件的制造方法的流程示意图；
图2～18是本发明一实施例的基于硅衬底的HEMT器件的制造方法过程中各步骤的器件剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制造中应包含长度、宽度及深度的三维空间尺寸。
本发明的核心思想在于，在硅衬底上先形成第一GaN外延层，然后在第一GaN外延层上形成图形化的介质层，再在第一GaN外延层和图形化的介质层上形成第二GaN外延层，通过在GaN生长中进行图形化的处理，形成生长窗口，利用ELOG生长改善机理来提高GaN材料的晶体结晶质量，进而改善基于硅衬底的HEMT器件的性能。
此外，传统的AlGaN/GaN异质结器件由于自发极化和压电极化效应，通常为耗尽型器件，而本发明形成AlGaN势垒功能层后形成第一钝化层，再采用深槽刻蚀技术在第一钝化层中形成开口，形成与AlGaN势垒功能层欧姆接触的源极和漏极，并将栅区域下的AlzGa(1-z)N势垒功能层刻蚀掉形成栅极开口，使得栅区域下的二维电子气的密度减少，器件的转移特性曲线会正向移动，因此可以实现增强型(常关型)的HEMT器件。
具体参考图18所示，结合图2～17，本发明实施例提供了一种基于硅衬底的HEMT器件，包括：
硅衬底100；
形成于所述硅衬底100上的第一GaN外延层103；
形成于所述第一GaN外延层103上的图形化的介质层104；
覆盖第一GaN外延层103和图形化的介质层104的第二GaN外延层105；
形成于所述第二GaN外延层105上的AlGaN势垒功能层106；以及
形成于所述AlGaN势垒功能层106上的栅极109-1、源极109-2和漏极109-3。
本实施例中，形成第一GaN外延层103之前，先在所述硅衬底100上生长AlN层101，所述AlN层101作为后续的成核节点，形成所述AlN层101的形成温度例如为1200～1300℃，其厚度例如为80～120nm。
由于AlN材料与GaN材料之间存在晶格不匹配以及热膨胀不匹配，因此，优选方案中，形成第一GaN外延层103之前，还在所述AlN层101上生长缓冲层102，通过插入所述缓冲层10缓解由于不匹配引起的应力。所述缓冲层102优选为多层AlGaN层，所述多层AlGaN层中Al组分逐层下降，随着Al组分的降低，所述缓冲层102的晶格结构越来越接近后续在其上形成的第一GaN外延层103，如此可获得较佳的晶格匹配效果。作为一个优选的方案，所述缓冲层102共包括三层AlGaN层，所述三层AlGaN层的Al组分的摩尔浓度分别为80％、45％、20％。更优选的，所述三层AlGaN层的生长厚度逐层增加，分别为180nm、230nm和280nm。经实验发现，上述Al组分逐层下降并配以生长厚度逐渐增加的组合方式，可以获得最佳的效果。
所述第一GaN外延层103用以实现平滑外延层表面的目的。考虑到若第一GaN外延层103的厚度太薄不易形成平整的表面，而Si和GaN晶格常数差别较大，若第一GaN外延层103的厚度太厚易产生较大的应力，故而本实施例将所述GaN层的厚度设置为300～500nm之间，薄膜质量较佳，但本发明并不限于此厚度。
本申请的关键在于，形成第一GaN外延层103之后，形成第二GaN外延层105之前，还在第一GaN外延层103上生长图形化的介质层104。具体而言，可通过如下方式形成所述图形化的介质层104：首先，通过低压化学气相沉积(LPCVD)的方式在所述第一GaN外延层103上形成介质层；接着，在所述介质层上形成图形化的光刻胶层，并以所述图形化的光刻胶层为掩膜刻蚀所述介质层，形成图形化的介质层；随后，即可去除图形化的光刻胶层。优选实施例中，介质层是氮化硅或者二氧化硅，厚度为100～300nm，当然本发明并不限制介质层的厚度，并且该介质层也可由氮化钛等材料代替。较佳的，所述图形化的介质层104为周期性阵列排布的六棱柱结构，但应当认识到，本发明并不限制图形化介质层104的具体形状，其亦可为周期性阵列排布的八棱柱等。
形成图形化的介质层104之后，在图形化的介质层104生长第二GaN外延层105，本发明在GaN生长中期进行图形化的处理，形成生长窗口，利用ELOG改善机理来提高GaN材料的晶体结晶质量，进而改善HEMT器件的性能。
形成外延层105之后，在所述外延层105上生长AlGaN势垒功能层106。所述AlGaN势垒功能层106作为整个HEMT器件的势垒功能层，用以提供极化电荷，其中，Al组分的占比为20％～30％，优选是25％。所述AlGaN势垒功能层106的厚度为20～30nm。
经实验发现，采用上述AlN层101、缓冲层102、第一GaN外延层103、图形化的介质层104、第二GaN外延层105、AlGaN势垒功能层106叠层的方式，外延薄膜质量的最佳。
继续参考图2～18所示，所述基于硅衬底的HEMT器件，还包括：
暴露出部分所述第二GaN外延层105的台面107；
覆盖AlGaN势垒功能层106以及所述台面107暴露出的第二GaN外延层105的第一钝化层108；
贯穿第一钝化层108和AlGaN势垒功能层106的栅极开口109a，所述栅极109-1通过所述栅极开口109a嵌入AlGaN势垒功能层106中；
形成于第一钝化层108上以及栅极开口109a底部的栅极介质层110；
形成于栅极开口109a底部和侧壁的势垒阻挡层111；
贯穿所述第一钝化层108的源极开口109b和漏极开口109c；
覆盖所述栅极109-1、源极109-2、漏极109-3以及栅极介质层110的第二钝化层113；
形成于第二钝化层113中并暴露栅极109-1、源极109-2、漏极109-3的通孔114；
分别与所述栅极1091、源极1092、漏极1093电连接的栅极焊垫1161、源极焊垫1162、漏极焊垫1163。
其中，所述栅极109-1、源极109-2、漏极109-3为Ti/Al/Ti/TiN合金，所述势垒阻挡层111为TiN。
本发明还提供一种基于硅衬底的HEMT器件的制造方法，如图1所示，结合图2～18，该方法包括以下步骤：
步骤S1：提供一硅衬底100；
步骤S2：在所述硅衬底100上形成第一GaN外延层103；
步骤S3：在所述第一GaN外延层103上形成图形化的介质层104；
步骤S4：在所述第一GaN外延层103和图形化的介质层104上形成第二GaN外延层105；
步骤S5：在所述第二GaN外延层105上形成AlGaN势垒功能层106；
步骤S6：在所述AlGaN势垒功能层106上形成源极109-2、漏极109-3和栅极109-1。
下面结合图2至图18进一步描述本实施例的基于硅衬底的HEMT器件制造方法。
参考图2所示，提供一硅衬底100，所述硅衬底100可以是2英寸至12英寸硅片，但并不限于此。
继续参考图2所示，在所述硅衬底100上依次形成AlN层101、缓冲层102和第一GaN外延层103。
参考图3所示，在第一GaN外延层103上生长图形化的介质层104。具体而言，先通过低压化学气相沉积(LPCVD)的方式在所述第一GaN外延层103上形成介质层；接着，在所述介质层上形成图形化的光刻胶层，并以所述图形化的光刻胶层为掩膜刻蚀所述介质层，形成图形化的介质层；随后，即可去除所述图形化的光刻胶层。
参考图4所示，在所述第一GaN外延层103和图形化的介质层104上形成第二GaN外延层105。
参考图5所示，在所述第二GaN外延层105上形成AlGaN势垒功能层106。
参考图6所示，刻蚀所述AlGaN势垒功能层106以及部分厚度的第二GaN外延层105和图形化的介质层104形成一台面107，所述台面107暴露出部分第二GaN外延层105，所述台面107例如是环形台面。
参考图7所示，形成一第一钝化层108，所述第一钝化层108覆盖所述AlGaN势垒功能层106以及台面107暴露出来的第二GaN外延层105，所述第一钝化层108的材质例如是氮化硅,可通过LPCVD或是ALD方式形成。
参考图8所示，刻蚀所述第一钝化层108和AlGaN势垒功能层106形成栅极开口109a，所述栅极开口109a暴露所述第二GaN外延层105。优选方案中，采用深槽刻蚀技术形成所述栅极开口109a。所述深槽刻蚀技术中，优选采用ICP(电感耦合等离子刻蚀)刻蚀机，采用的刻蚀气体是Cl2，刻蚀速率为1～3nm/min。通过上述深槽刻蚀技术，可以准确控制刻蚀的深度，工艺重复性可以得到很好的控制。
本申请通过深槽刻蚀技术将栅区域下的AlGaN势垒功能层106刻蚀掉，当AlGaN势垒功能层106薄到一定程度时，栅区域下2DEG密度将减小到可以忽略的程度，而栅源、栅漏区域不受刻蚀影响，这些区域的2DEG密度维持原有的水平，这样的器件饱和电流以及跨导会有良好的提升。由此过降低沟道2DEG密度，使得在栅压零偏置情况下沟道的2DEG密度小到可以忽略，从而实现增强型特性。
参考图9所示，通过LPCVD方式淀积栅极介质层110，并刻蚀去除所述栅极开口109a侧壁的栅极介质层110以及所述台面107上方的第一钝化层108上的栅极介质层，仅保留所述第一钝化层108上以及栅极开口109a底部的栅极介质层110。所述栅极介质层110的材质例如是氮化硅。
参考图10所示，形成势垒阻挡层111，所述势垒阻挡层111覆盖所述栅极介质层110和台面107上方的第一钝化层108。所述势垒阻挡层111的材质例如是氮化钛。
参考图11所示，刻蚀所述势垒阻挡层111、栅极介质层110和第一钝化层108形成源极开口109b和漏极开口109c，所述源极开口109b和漏极开口109c暴露所述AlGaN势垒功能层106。
参考图12所示，溅射形成第一金属层112，所述第一金属层112的材质例如是Ti/Al/Ti/TiN合金，所述Ti/Al/Ti/TiN的厚度例如分别为20nm、100nm、70nm、200nm，第一金属层112与AlGaN势垒功能层106形成欧姆接触。
参考图13所示，刻蚀去除所述源极开口109b、漏极开口109c和栅极开口109a之外全部或者大部分区域的第一金属层112和势垒阻挡层111，从而形成栅极109-1、源极109-2、漏极109-3。
参考图14所示，形成第二钝化层113，所述第二钝化层113覆盖栅极109-1、源极109-2、漏极109-3以及栅极介质层110，所述第二钝化层113的材质例如是氮化硅,可通过LPCVD或是ALD方式形成。
参考图15所示，刻蚀所述第二钝化层113形成通孔114，所述通孔114暴露所述栅极109-1、源极109-2、漏极109-3。
参考图16所示，溅射形成第二金属层115，所述第二金属层115的材质例如是铝(Al)。
参考图17所示，刻蚀所述第二金属层115，从而形成栅极焊垫1161、源极焊垫1162、漏极焊垫1163。
参考图18所示，形成栅极焊垫1161、源极焊垫1162、漏极焊垫1163后，亦可在其上形成第三钝化层117，所述第三钝化层117具有暴露所述栅极焊垫1161、源极焊垫1162、漏极焊垫1163的开口，所述第三钝化层117的材质例如是二氧化硅，其用以保护器件不受损伤，由此，在硅衬底100上制造成增强型的HEMT器件。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (27)
1.一种基于硅衬底的HEMT器件，其特征在于，包括：
硅衬底；
形成于所述硅衬底上的第一GaN外延层；
形成于所述第一GaN外延层上的图形化的介质层；
覆盖所述第一GaN外延层和图形化的介质层的第二GaN外延层；
形成于所述第二GaN外延层上的AlGaN势垒功能层；以及
形成于所述AlGaN势垒功能层上的栅极、源极和漏极。
2.如权利要求1所述的基于硅衬底的HEMT器件，其特征在于，所述图形化的介质层是氮化硅或者二氧化硅。
3.如权利要求1所述的基于硅衬底的HEMT器件，其特征在于，所述图形化的介质层为周期性阵列排布的六棱柱结构。
4.如权利要求1所述的基于硅衬底的HEMT器件，其特征在于，所述图形化的介质层的厚度为100～300nm。
5.如权利要求1所述的基于硅衬底的HEMT器件，其特征在于，还包括形成于所述硅衬底和第一GaN外延层之间的AlN层。
6.如权利要求5所述的基于硅衬底的HEMT器件，其特征在于，所述AlN层的形成温度为1200～1300℃。
7.如权利要求1所述的基于硅衬底的HEMT器件，其特征在于，还包括形成于所述硅衬底和第一GaN外延层之间的缓冲层。
8.如权利要求7所述的基于硅衬底的HEMT器件，其特征在于，所述缓冲层为多层AlGaN层，所述多层AlGaN层中Al组分逐层下降。
9.如权利要求7所述的基于硅衬底的HEMT器件，其特征在于，所述缓冲层为多层AlGaN层，所述多层AlGaN层中生长厚度逐层增加。
10.如权利要求1至9中任意一项所述的基于硅衬底的HEMT器件，其特征在于，所述栅极嵌入所述AlGaN势垒功能层中。
11.如权利要求10所述的基于硅衬底的HEMT器件，其特征在于，还包括：
暴露出部分所述第二GaN外延层的台面；
覆盖所述AlGaN势垒功能层以及所述台面暴露出的第二GaN外延层的第一钝化层；
贯穿所述第一钝化层和AlGaN势垒功能层的栅极开口，所述栅极通过所述栅极开口嵌入所述AlGaN势垒功能层中；
贯穿所述第一钝化层的源极开口和漏极开口。
12.如权利要求11所述的基于硅衬底的HEMT器件，其特征在于，还包括：
形成于所述第一钝化层上以及所述栅极开口底部的栅极介质层；
形成于所述栅极开口的底部和侧壁的势垒阻挡层。
13.如权利要求12所述的基于硅衬底的HEMT器件，其特征在于，所述栅极、源极和漏极为Ti/Al/Ti/TiN合金，所述势垒阻挡层为TiN。
14.如权利要求12所述的基于硅衬底的HEMT器件，其特征在于，还包括：
覆盖所述栅极、源极、漏极以及栅极介质层的第二钝化层；
形成于所述第二钝化层中并暴露所述栅极、源极和漏极的通孔；
与所述栅极电连接的栅极焊垫、与所述源极电连接的源极焊垫以及与所述漏极电连接的漏极焊垫。
15.一种基于硅衬底的HEMT器件的制作方法，其特征在于，包括：
提供一硅衬底；
在所述硅衬底上形成第一GaN外延层；
在所述第一GaN外延层上形成图形化的介质层；
在所述第一GaN外延层和图形化的介质层上形成第二GaN外延层；
在所述第二GaN外延层上形成AlGaN势垒功能层；
在所述AlGaN势垒功能层上形成源极、漏极和栅极。
16.如权利要求15所述的基于硅衬底的HEMT器件的制作方法，其特征在于，所述图形化的介质层是氮化硅或者二氧化硅。
17.如权利要求15所述的基于硅衬底的HEMT器件的制作方法，其特征在于，所述图形化的介质层为周期性阵列排布的六棱柱结构。
18.如权利要求15所述的基于硅衬底的HEMT器件的制作方法，其特征在于，所述图形化的介质层的厚度为100～300nm。
19.如权利要求15所述的基于硅衬底的HEMT器件的制作方法，其特征在于，还包括在所述硅衬底和第一GaN外延层之间形成AlN层。
20.如权利要求19所述的基于硅衬底的HEMT器件的制作方法，所述AlN层的形成温度为1200～1300℃。
21.如权利要求15所述的基于硅衬底的HEMT器件的制作方法，其特征在于，还包括在所述硅衬底和第一GaN外延层之间形成缓冲层。
22.如权利要求21所述的基于硅衬底的HEMT器件的制作方法，其特征在于，所述缓冲层为多层AlGaN层，所述多层AlGaN层中Al组分k逐层下降。
23.如权利要求21所述的基于硅衬底的HEMT器件的制作方法，其特征在于，所述缓冲层为多层AlGaN层，所述多层AlGaN层中生长厚度逐层增加。
24.如权利要求15至23中任意一项所述的基于硅衬底的HEMT器件的制作方法，其特征在于，所述栅极嵌入所述AlGaN势垒功能层中。
25.如权利要求15所述的基于硅衬底的HEMT器件的制作方法，其特征在于，还包括：
刻蚀所述AlGaN势垒功能层以及部分厚度的第二GaN外延层和图形化的介质层形成暴露部分所述第二GaN外延层的台面；
形成覆盖所述AlGaN势垒功能层以及所述台面暴露的第二GaN外延层的第一钝化层；
刻蚀所述第一钝化层和AlGaN势垒功能层形成栅极开口，所述栅极通过所述栅极开口嵌入所述AlGaN势垒功能层中；
在所述第一钝化层上以及所述栅极开口底部形成栅极介质层；
在所述栅极介质层和所述台面上方的第一钝化层上形成势垒阻挡层；
刻蚀所述势垒阻挡层、栅极介质层和第一钝化层形成源极开口和漏极开口；
溅射形成第一金属层，并刻蚀去除所述源极开口、漏极开口和栅极开口之外区域的第一金属层，形成所述栅极、源极和漏极。
26.如权利要求25所述的基于硅衬底的HEMT器件的制作方法，其特征在于，所述栅极、源极和漏极为Ti/Al/Ti/TiN合金，所述势垒阻挡层为TiN。
27.如权利要求25所述的基于硅衬底的HEMT器件的制作方法，其特征在于，还包括：
形成覆盖栅极、源极、漏极以及栅极介质层的第二钝化层；
刻蚀所述第二钝化层形成暴露所述栅极、源极和漏极的通孔；
形成与所述栅极电连接的栅极焊垫、与所述源极电连接的源极焊垫以及与所述漏极电连接的漏极焊垫。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510717576.4A CN105244377B (zh) | 2015-10-29 | 2015-10-29 | 一种基于硅衬底的hemt器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510717576.4A CN105244377B (zh) | 2015-10-29 | 2015-10-29 | 一种基于硅衬底的hemt器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105244377A true CN105244377A (zh) | 2016-01-13 |
| CN105244377B CN105244377B (zh) | 2018-09-18 |
Family
ID=55041946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510717576.4A Active CN105244377B (zh) | 2015-10-29 | 2015-10-29 | 一种基于硅衬底的hemt器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105244377B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107230610A (zh) * | 2016-03-25 | 2017-10-03 | 北京大学 | 氮化镓高电子迁移率晶体管的制作方法 |
| CN107623030A (zh) * | 2017-08-02 | 2018-01-23 | 北京大学深圳研究生院 | 高电子迁移率晶体管的制造方法及高电子迁移率晶体管 |
| CN107623031A (zh) * | 2017-08-02 | 2018-01-23 | 北京大学深圳研究生院 | 一种改善mis‑hemt耐压特性的工艺方法及mis‑hemt |
| CN105977139B (zh) * | 2016-07-21 | 2018-09-07 | 中国电子科技集团公司第十三研究所 | 应用于三维集成微系统的GaN外延片结构及制备方法 |
| CN108922849A (zh) * | 2018-07-13 | 2018-11-30 | 苏州汉骅半导体有限公司 | 半导体结构制造方法 |
| WO2019100792A1 (zh) * | 2017-11-21 | 2019-05-31 | 华南理工大学 | 一种大栅宽的GaN 基微波功率器件及其制造方法 |
| CN112133632A (zh) * | 2020-09-16 | 2020-12-25 | 深圳市汇芯通信技术有限公司 | 减少高电子迁移率晶体管hemt应力的方法及hemt |
| WO2022140906A1 (en) * | 2020-12-28 | 2022-07-07 | Innoscience (suzhou) Semiconductor Co., Ltd. | Semiconductor device structures and methods of manufacturing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110101370A1 (en) * | 2009-10-30 | 2011-05-05 | Imec | Semiconductor device and method of manufacturing thereof |
| CN103094314A (zh) * | 2011-11-07 | 2013-05-08 | 台湾积体电路制造股份有限公司 | 在硅衬底上生长iii-氮化物的新方法 |
| CN104064595A (zh) * | 2014-07-02 | 2014-09-24 | 西安电子科技大学 | 一种基于槽栅结构的增强型AlGaN/GaN MISHEMT器件结构及其制作方法 |
| CN205177851U (zh) * | 2015-10-29 | 2016-04-20 | 杭州士兰微电子股份有限公司 | 一种基于硅衬底的hemt器件 |
-
2015
- 2015-10-29 CN CN201510717576.4A patent/CN105244377B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110101370A1 (en) * | 2009-10-30 | 2011-05-05 | Imec | Semiconductor device and method of manufacturing thereof |
| CN103094314A (zh) * | 2011-11-07 | 2013-05-08 | 台湾积体电路制造股份有限公司 | 在硅衬底上生长iii-氮化物的新方法 |
| CN104064595A (zh) * | 2014-07-02 | 2014-09-24 | 西安电子科技大学 | 一种基于槽栅结构的增强型AlGaN/GaN MISHEMT器件结构及其制作方法 |
| CN205177851U (zh) * | 2015-10-29 | 2016-04-20 | 杭州士兰微电子股份有限公司 | 一种基于硅衬底的hemt器件 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107230610A (zh) * | 2016-03-25 | 2017-10-03 | 北京大学 | 氮化镓高电子迁移率晶体管的制作方法 |
| CN105977139B (zh) * | 2016-07-21 | 2018-09-07 | 中国电子科技集团公司第十三研究所 | 应用于三维集成微系统的GaN外延片结构及制备方法 |
| CN107623030A (zh) * | 2017-08-02 | 2018-01-23 | 北京大学深圳研究生院 | 高电子迁移率晶体管的制造方法及高电子迁移率晶体管 |
| CN107623031A (zh) * | 2017-08-02 | 2018-01-23 | 北京大学深圳研究生院 | 一种改善mis‑hemt耐压特性的工艺方法及mis‑hemt |
| CN107623030B (zh) * | 2017-08-02 | 2020-10-16 | 北京大学深圳研究生院 | 高电子迁移率晶体管的制造方法及高电子迁移率晶体管 |
| WO2019100792A1 (zh) * | 2017-11-21 | 2019-05-31 | 华南理工大学 | 一种大栅宽的GaN 基微波功率器件及其制造方法 |
| US11069787B2 (en) | 2017-11-21 | 2021-07-20 | South China University Of Technology | GaN-based microwave power device with large gate width and manufacturing method thereof |
| CN108922849A (zh) * | 2018-07-13 | 2018-11-30 | 苏州汉骅半导体有限公司 | 半导体结构制造方法 |
| US10727053B2 (en) | 2018-07-13 | 2020-07-28 | Suzhou Han Hua Semiconductor Co., Ltd. | Method of fabricating semiconductor structure |
| CN112133632A (zh) * | 2020-09-16 | 2020-12-25 | 深圳市汇芯通信技术有限公司 | 减少高电子迁移率晶体管hemt应力的方法及hemt |
| WO2022140906A1 (en) * | 2020-12-28 | 2022-07-07 | Innoscience (suzhou) Semiconductor Co., Ltd. | Semiconductor device structures and methods of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105244377B (zh) | 2018-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110190116B (zh) | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 | |
| JP7178121B2 (ja) | 半導体デバイスの製造方法、及びその使用 | |
| CN105244377B (zh) | 一种基于硅衬底的hemt器件及其制造方法 | |
| US20160218204A1 (en) | Enhancement Mode High Electron Mobility Transistor and Manufacturing Method Thereof | |
| CN105206664A (zh) | 基于硅衬底的hemt器件及其制造方法 | |
| JP5367429B2 (ja) | ＧａＮ系電界効果トランジスタ | |
| CN102569378A (zh) | 化合物半导体器件及其制造方法 | |
| JP2013527987A (ja) | 改良された接着力を有する半導体デバイス及びその製造方法 | |
| CN107680998A (zh) | 一种GaN基p型栅HFET器件及其制备方法 | |
| CN106298887A (zh) | 一种高阈值电压高迁移率凹槽栅mosfet的制备方法 | |
| CN102315124A (zh) | 一种双凹槽场板结构氮化物高电子迁移率晶体管制造方法 | |
| JP2009231458A (ja) | 電界効果トランジスタ | |
| TWI797814B (zh) | 半導體結構及其製作方法 | |
| CN205177852U (zh) | 基于硅衬底的hemt器件 | |
| CN210897283U (zh) | 一种半导体器件 | |
| CN109300974B (zh) | 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法 | |
| CN205177851U (zh) | 一种基于硅衬底的hemt器件 | |
| CN115692184A (zh) | 基于选择性湿法腐蚀工艺的P-AlGaN栅增强型晶体管及制备方法 | |
| CN115020490A (zh) | 一种具有非极性沟道的增强型GaN基HEMT器件及其制备方法 | |
| CN111739800B (zh) | 一种SOI基凹栅增强型GaN功率开关器件的制备方法 | |
| CN114937597A (zh) | 一种双层钝化耗尽型mis-hemt器件及其制备方法 | |
| CA3093906C (en) | Semiconductor device and manufacturing method thereof | |
| CN108695156B (zh) | 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件 | |
| CN115274845B (zh) | 一种凹陷式Fin-MESFET栅结构HEMT及制作方法 | |
| CN109860289B (zh) | 一种晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |