CN107230610A - 氮化镓高电子迁移率晶体管的制作方法 - Google Patents

氮化镓高电子迁移率晶体管的制作方法 Download PDF

Info

Publication number
CN107230610A
CN107230610A CN201610178140.7A CN201610178140A CN107230610A CN 107230610 A CN107230610 A CN 107230610A CN 201610178140 A CN201610178140 A CN 201610178140A CN 107230610 A CN107230610 A CN 107230610A
Authority
CN
China
Prior art keywords
dielectric layers
hfo2
algan
metal layer
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610178140.7A
Other languages
English (en)
Inventor
刘美华
孙辉
林信南
陈建国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University, Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University
Priority to CN201610178140.7A priority Critical patent/CN107230610A/zh
Publication of CN107230610A publication Critical patent/CN107230610A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明实施例提供一种氮化镓高电子迁移率晶体管的制作方法。该方法包括：在硅衬底的表面上依次生长GaN介质层、AlGaN介质层和HfO2介质层；对HfO2介质层进行刻蚀；在露出的AlGaN介质层和剩余的HfO2介质层上表面沉积第一金属层；沿着露出的HfO2介质层的表面的预定区域向下进行干法刻蚀；在栅极接触孔中沉积第二金属层作为栅介质。本发明实施例在氮化铝镓AlGaN介质层上表面铺设氧化铪HfO2介质层，利用AlGaN介质层和HfO2介质层介电常数的差距，有效地从半导体表面传输或提取电通量，缓解器件失效，从而减小了逆压电效应。

Description

氮化镓高电子迁移率晶体管的制作方法
技术领域
本发明实施例涉及半导体领域，尤其涉及一种氮化镓高电子迁移率晶体管的制作方法。
背景技术
随着高效完备的功率转换电路和系统需求的日益增加，具有低功耗和高速特性的功率器件最近吸引了很多关注。氮化镓GaN是第三代宽禁带半导体材料，由于其具有大禁带宽度(3.4eV)、高电子饱和速率(2e7cm/s)、高击穿电场(1e10--3e10V/cm)，较高热导率，耐腐蚀和抗辐射性能，在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，被认为是研究短波光电子器件和高压高频率大功率器件的最佳材料。
目前，氮化铝镓/氮化镓高电子迁移率晶体管(AlGaN/GaN High ElectronMobility Transistor，简称AlGaN/GaN HEMT)是功率器件中的研究热点，这是因为AlGaN/GaN抑制结处形成高浓度、高迁移率的二维电子气(2DEG),同时异质结对2DEG具有良好的调节作用。
目前造成氮化镓高电子迁移率晶体管失效的原因之一是逆压电效应，但是现有技术中没有能够有效解决逆压电效应的方法。
发明内容
本发明实施例提供一种氮化镓高电子迁移率晶体管的制作方法，以减小GaN HFET的导通电阻。
本发明实施例的一个方面是提供一种氮化镓高电子迁移率晶体管的制作方法，包括：
在硅衬底的表面上依次生长氮化镓GaN介质层、氮化铝镓AlGaN介质层和氧化铪HfO2介质层；
对所述HfO2介质层的第一区域和第二区域进行刻蚀，以露出所述第一区域和所述第二区域分别对应的AlGaN介质层上表面；
在露出的所述AlGaN介质层和剩余的所述HfO2介质层上表面沉积第一金属层；
对所述第一金属层进行光刻、刻蚀，以露出所述HfO2介质层并形成欧姆接触电极；
沿着露出的所述HfO2介质层的表面的预定区域向下进行干法刻蚀，直到刻蚀掉部分的所述AlGaN介质层，被刻蚀掉的所述HfO2介质层和部分所述AlGaN介质层形成栅极接触孔；
在所述栅极接触孔的表面、剩余的所述HfO2介质层和所述欧姆接触电极上表面生长第二金属层，并对所述第二金属层进行光刻、刻蚀形成栅极，以完成GaN HFET的制作。
本发明实施例提供的氮化镓高电子迁移率晶体管的制作方法，在氮化铝镓AlGaN介质层上表面铺设氧化铪HfO2介质层，利用AlGaN介质层和HfO2介质层介电常数的差距，有效地从半导体表面传输或提取电通量，缓解器件失效，从而减小了逆压电效应。
附图说明
图1为本发明实施例提供的氮化镓高电子迁移率晶体管的制作方法流程图；
图2为执行本发明实施例制作过程中GaN HFET的剖面示意图；
图3为执行本发明实施例制作过程中GaN HFET的剖面示意图；
图4为执行本发明实施例制作过程中GaN HFET的剖面示意图；
图5为执行本发明实施例制作过程中GaN HFET的剖面示意图；
图6为执行本发明实施例制作过程中GaN HFET的剖面示意图；
图7为执行本发明实施例制作过程中GaN HFET的剖面示意图。
具体实施方式
图1为本发明实施例提供的氮化镓高电子迁移率晶体管的制作方法流程图。为了对本实施例中的方法进行清楚系统的描述，图2-图7为执行本发明实施例方法过程中氮化镓高电子迁移率晶体管GaN HFET的剖面示意图，如图1所示，所述方法包括：
步骤S101、在硅衬底的表面上依次生长氮化镓GaN介质层、氮化铝镓AlGaN介质层和氧化铪HfO2介质层；
如图2所示，在硅衬底的表面上依次生长氮化镓GaN介质层、氮化铝镓AlGaN介质层和氧化铪HfO2介质层，执行步骤S101后的GaN HFET的剖面示意图如图2所示，其中，硅衬底用20表示，GaN介质层用21表示，AlGaN介质层用22表示，HfO2介质层用23表示。
步骤S102、对所述HfO2介质层的第一区域和第二区域进行刻蚀，以露出所述第一区域和所述第二区域分别对应的AlGaN介质层上表面；
在图2的基础上，对HfO2介质层的第一区域和第二区域进行干法刻蚀，即通过干法刻蚀刻蚀掉第一区域和第二区域中的HfO2介质层，且刻蚀掉第一区域中的HfO2介质层后形成源端接触孔，刻蚀掉第二区域中的HfO2介质层后形成漏端接触孔。
执行步骤S102后的GaN HFET的剖面示意图如图3所示，其中，刻蚀掉第一区域中的Si3N4介质层后形成的源端接触孔用24表示，刻蚀掉第二区域中的Si3N4介质层后形成的漏端接触孔用25表示。
步骤S103、在露出的所述AlGaN介质层和剩余的所述HfO2介质层上表面沉积第一金属层；
具体地，在露出的AlGaN介质层用22和剩余的HfO2介质层23上表面沉积第一金属层，执行步骤S103后的GaN HFET的剖面示意图如图4所示，其中，沉积的第一金属层用26表示。
在本发明实施例中，所述在露出的所述AlGaN介质层和剩余的所述HfO2介质层上表面沉积第一金属层之前，还包括：对所述露出的所述AlGaN介质层和剩余的所述HfO2介质层的上表面进行清洗。
具体的，在露出的所述AlGaN介质层和剩余的所述HfO2介质层上表面沉积第一金属层之前，采用DHF+SC1+SC2方法对露出的所述AlGaN介质层和剩余的所述HfO2介质层上表面进行清洗，其中，DHF表示用稀氟氢酸清洗，SC1表示标准化第一步清洗，SC2表示标准化第二步清洗，三次清洗的时间均为60s。
优选的，所述第一金属层为欧姆电极金属，所述欧姆电极金属包括四层介质，所述四层介质按照从下到上的顺序依次为钛、铝、钛和氮化钛。
具体的，采用磁控溅射镀膜工艺沉积第一金属层，第一金属层为欧姆电极金属，欧姆电极金属包括四层，第一层为钛，第二层为铝，第三层为钛，第四层为氮化钛，第一层钛的沉积量为第二层铝的沉积量为第三层钛的沉积量为第四层氮化钛的沉积量为并且从第一层到第四层的顺序与GaN HFET的剖面示意图中从下到上的顺序一致。
步骤S104、对所述第一金属层进行光刻、刻蚀，以露出所述HfO2介质层并形成欧姆接触电极；
对第一金属层26的一部分进行光刻、刻蚀，以露出所述HfO2介质层，未刻蚀掉的第一金属层26分别构成欧姆接触电极，该欧姆接触电极包括源极和漏极，执行步骤S104后的GaN HFET的剖面示意图如图5所示，其中，源极用27表示，漏极用28表示。
所述对所述第一金属层进行光刻、刻蚀，以露出所述HfO2介质层并形成欧姆接触电极之后，还包括：在840℃的条件下，在N2氛围内退火30s，以便形成良好的欧姆接触的金属电极。
所述对所述第一金属层进行光刻，包括：对所述第一金属层依次进行涂胶、曝光、显影。
步骤S105、沿着露出的所述HfO2介质层的表面的预定区域向下进行干法刻蚀，直到刻蚀掉部分的所述AlGaN介质层，被刻蚀掉的所述HfO2介质层和部分所述AlGaN介质层形成栅极接触孔；
在图5的基础上，沿着露出的所述HfO2介质层23的表面的预定区域向下进行干法刻蚀，直到刻蚀掉部分的所述AlGaN介质层22，该预定区域小于露出的所述HfO2介质层23的表面区域，被刻蚀掉的HfO2介质层23和部分所述AlGaN介质层22形成栅极接触孔，执行步骤S105后的GaN HFET的剖面示意图如图6所示，其中，栅极接触孔用29表示。
步骤S106、在所述栅极接触孔的表面、剩余的所述HfO2介质层和所述欧姆接触电极上表面生长第二金属层，并对所述第二金属层进行光刻、刻蚀形成栅极，以完成GaN HFET的制作。
在图6的基础上，在栅极接触孔29的表面，露出的HfO2介质层23、源极27和漏极28的上表面采用磁控溅射镀膜工艺沉积第二金属层，并对所述第二金属层进行光刻、刻蚀处理，形成栅极，此处，对所述第二金属层进行光刻、刻蚀处理与上述步骤S104对所述第一金属层进行光刻、刻蚀处理的过程一致，此处不再赘述，执行步骤S106后的GaN HFET的剖面示意图如图7所示，栅极用30表示，如图7所示的结构为最终制作成的GaN HFET的剖面示意图。
优选的，所述第二金属层包括两层介质，所述两层介质按照从下到上的顺序依次为镍和金。所述对所述第二金属层进行光刻，包括：对所述第二金属层依次进行涂胶、曝光、显影。
本发明实施例在氮化铝镓AlGaN介质层上表面铺设氧化铪HfO2介质层，利用AlGaN介质层和HfO2介质层介电常数的差距，有效地从半导体表面传输或提取电通量，缓解器件失效，从而减小了逆压电效应。
综上所述，本发明实施例在氮化铝镓AlGaN介质层上表面铺设氧化铪HfO2介质层，利用AlGaN介质层和HfO2介质层介电常数的差距，有效地从半导体表面传输或提取电通量，缓解器件失效，从而减小了逆压电效应。
在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本领域技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (7)

1.一种氮化镓高电子迁移率晶体管的制作方法，其特征在于，包括：
在硅衬底的表面上依次生长氮化镓GaN介质层、氮化铝镓AlGaN介质层和氧化铪HfO2介质层；
对所述HfO2介质层的第一区域和第二区域进行刻蚀，以露出所述第一区域和所述第二区域分别对应的AlGaN介质层上表面；
在露出的所述AlGaN介质层和剩余的所述HfO2介质层上表面沉积第一金属层；
对所述第一金属层进行光刻、刻蚀，以露出所述HfO2介质层并形成欧姆接触电极；
沿着露出的所述HfO2介质层的表面的预定区域向下进行干法刻蚀，直到刻蚀掉部分的所述AlGaN介质层，被刻蚀掉的所述HfO2介质层和部分所述AlGaN介质层形成栅极接触孔；
在所述栅极接触孔的表面、剩余的所述HfO2介质层和所述欧姆接触电极上表面生长第二金属层，并对所述第二金属层进行光刻、刻蚀形成栅极，以完成GaN HFET的制作。
2.根据权利要求1所述的方法，其特征在于，所述在露出的所述AlGaN介质层和剩余的所述HfO2介质层上表面沉积第一金属层之前，还包括：
对所述露出的所述AlGaN介质层和剩余的所述HfO2介质层的上表面进行清洗。
3.根据权利要求2所述的方法，其特征在于，所述第一金属层为欧姆电极金属，所述欧姆电极金属包括四层介质，所述四层介质按照从下到上的顺序依次为钛、铝、钛和氮化钛。
4.根据权利要求3所述的方法，其特征在于，所述对所述第一金属层进行光刻、刻蚀，以露出所述HfO2介质层并形成欧姆接触电极之后，还包括：
在840℃的条件下，在N2氛围内退火30s。
5.根据权利要求4所述的方法，其特征在于，所述第二金属层包括两层介质，所述两层介质按照从下到上的顺序依次为镍和金。
6.根据权利要求5所述的方法，其特征在于，所述对所述第一金属层进行光刻，包括：
对所述第一金属层依次进行涂胶、曝光、显影。
7.根据权利要求6所述的方法，其特征在于，所述对所述第二金属层进行光刻，包括：
对所述第二金属层依次进行涂胶、曝光、显影。
CN201610178140.7A 2016-03-25 2016-03-25 氮化镓高电子迁移率晶体管的制作方法 Pending CN107230610A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610178140.7A CN107230610A (zh) 2016-03-25 2016-03-25 氮化镓高电子迁移率晶体管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610178140.7A CN107230610A (zh) 2016-03-25 2016-03-25 氮化镓高电子迁移率晶体管的制作方法

Publications (1)

Publication Number Publication Date
CN107230610A true CN107230610A (zh) 2017-10-03

Family

ID=59931828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610178140.7A Pending CN107230610A (zh) 2016-03-25 2016-03-25 氮化镓高电子迁移率晶体管的制作方法

Country Status (1)

Country Link
CN (1) CN107230610A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116072531A (zh) * 2023-03-07 2023-05-05 徐州致能半导体有限公司 一种在半导体功能区侧面制作电极的方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130330888A1 (en) * 2011-12-12 2013-12-12 Power Integrations, Inc. In situ grown gate dielectric and field plate dielectric
CN103579328A (zh) * 2012-08-09 2014-02-12 台湾积体电路制造股份有限公司 高电子迁移率晶体管及其制造方法
CN103606516A (zh) * 2013-11-29 2014-02-26 中国科学院微电子研究所 GaN基高电子迁移率晶体管的低温无金欧姆接触的制作方法
CN103748687A (zh) * 2011-06-29 2014-04-23 Hrl实验室有限责任公司 AlGaN/GaN混合型MOS-HFET
CN104465748A (zh) * 2014-11-28 2015-03-25 中国科学院半导体研究所 一种新型GaN基增强型HEMT器件及其制备方法
CN104659089A (zh) * 2015-03-12 2015-05-27 苏州能屋电子科技有限公司 基于侧向外延技术的垂直结构AlGaN/GaN HEMT器件及其制作方法
CN105206664A (zh) * 2015-10-29 2015-12-30 杭州士兰微电子股份有限公司 基于硅衬底的hemt器件及其制造方法
CN105244377A (zh) * 2015-10-29 2016-01-13 杭州士兰微电子股份有限公司 一种基于硅衬底的hemt器件及其制造方法
CN105336789A (zh) * 2015-10-29 2016-02-17 中山大学 一种高质量MIS结构的GaN基场效应晶体管及其制备方法
CN105355659A (zh) * 2015-11-06 2016-02-24 西安电子科技大学 槽栅AlGaN/GaN HEMT器件结构及制作方法
CN105390382A (zh) * 2015-10-22 2016-03-09 中国科学院微电子研究所 一种iii族氮化物电子器件低温欧姆接触的制作方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103748687A (zh) * 2011-06-29 2014-04-23 Hrl实验室有限责任公司 AlGaN/GaN混合型MOS-HFET
US20130330888A1 (en) * 2011-12-12 2013-12-12 Power Integrations, Inc. In situ grown gate dielectric and field plate dielectric
CN103579328A (zh) * 2012-08-09 2014-02-12 台湾积体电路制造股份有限公司 高电子迁移率晶体管及其制造方法
CN103606516A (zh) * 2013-11-29 2014-02-26 中国科学院微电子研究所 GaN基高电子迁移率晶体管的低温无金欧姆接触的制作方法
CN104465748A (zh) * 2014-11-28 2015-03-25 中国科学院半导体研究所 一种新型GaN基增强型HEMT器件及其制备方法
CN104659089A (zh) * 2015-03-12 2015-05-27 苏州能屋电子科技有限公司 基于侧向外延技术的垂直结构AlGaN/GaN HEMT器件及其制作方法
CN105390382A (zh) * 2015-10-22 2016-03-09 中国科学院微电子研究所 一种iii族氮化物电子器件低温欧姆接触的制作方法
CN105206664A (zh) * 2015-10-29 2015-12-30 杭州士兰微电子股份有限公司 基于硅衬底的hemt器件及其制造方法
CN105244377A (zh) * 2015-10-29 2016-01-13 杭州士兰微电子股份有限公司 一种基于硅衬底的hemt器件及其制造方法
CN105336789A (zh) * 2015-10-29 2016-02-17 中山大学 一种高质量MIS结构的GaN基场效应晶体管及其制备方法
CN105355659A (zh) * 2015-11-06 2016-02-24 西安电子科技大学 槽栅AlGaN/GaN HEMT器件结构及制作方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
刘正埙: "《高能束加工技术》", 31 March 2003 *
张玉龙: "《半导体材料技术》", 28 February 2010 *
王细洋: "《现代制造技术》", 30 April 2010 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116072531A (zh) * 2023-03-07 2023-05-05 徐州致能半导体有限公司 一种在半导体功能区侧面制作电极的方法
CN116072531B (zh) * 2023-03-07 2023-08-22 徐州致能半导体有限公司 一种在半导体功能区侧面制作电极的方法

Similar Documents

Publication Publication Date Title
CN104022077B (zh) 阵列基板及其制作方法、显示装置
CN106601809A (zh) 一种氮化镓场效应晶体管及其制作方法
US20150162448A1 (en) Integrated circuit device with power gating switch in back end of line
CN103972069A (zh) AlGaN-GaN异质结欧姆接触制作方法
CN108666325A (zh) 一种tft基板的制备方法、tft基板及显示装置
CN109148368B (zh) AlGaN/GaN HEMT器件的外延层转移方法
CN106847895B (zh) 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法
CN110400774A (zh) 用于形成薄的绝缘体上半导体soi衬底的方法
CN109742142A (zh) 一种GaN基HEMT器件及其制备方法
EP1344255A1 (en) Improved light emitting diode
JP2015534729A (ja) 半導体デバイスにおける寄生通電の除去に関するデバイス、システム及び方法
CN107230709A (zh) AlGaN/GaN MIS-HEMT的制作方法
CN106601806A (zh) 一种半导体器件及其制作方法
CN107230610A (zh) 氮化镓高电子迁移率晶体管的制作方法
CN107230625A (zh) 氮化镓晶体管及其制造方法
CN106298513B (zh) 一种hbt制造方法
CN111952176A (zh) 半导体结构、增强型高电子迁移率晶体管及其制备方法
CN113113476A (zh) 适用于低工作电压高效率应用的GaN HEMT器件及制备方法
CN108206220A (zh) 金刚石肖特基二极管的制备方法
CN107230619A (zh) 增强型氮化镓晶体管的制作方法
CN103489928A (zh) 一种电容器结构及其制造方法
CN103854964A (zh) 改善沟槽栅分立功率器件晶圆内应力的方法
CN107104040A (zh) 氮化镓肖特基二极管的阳极制作方法
CN115036368A (zh) 一种高功率密度的氮化镓高电子迁移率晶体管及制作方法
CN107230720A (zh) 氮化镓异质结场效应晶体管的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171003