CN107230720A - 氮化镓异质结场效应晶体管的制作方法 - Google Patents
氮化镓异质结场效应晶体管的制作方法 Download PDFInfo
- Publication number
- CN107230720A CN107230720A CN201610178260.7A CN201610178260A CN107230720A CN 107230720 A CN107230720 A CN 107230720A CN 201610178260 A CN201610178260 A CN 201610178260A CN 107230720 A CN107230720 A CN 107230720A
- Authority
- CN
- China
- Prior art keywords
- dielectric layers
- layers
- si3n4
- metal layer
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 89
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 25
- 230000005669 field effect Effects 0.000 title claims abstract description 12
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 58
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000004411 aluminium Substances 0.000 claims abstract description 12
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 12
- 230000008021 deposition Effects 0.000 claims abstract description 11
- 239000000956 alloy Substances 0.000 claims abstract description 7
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 7
- 238000001312 dry etching Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000001259 photo etching Methods 0.000 claims description 15
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000011161 development Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000004026 adhesive bonding Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002353 field-effect transistor method Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明实施例提供一种氮化镓异质结场效应晶体管的制作方法。该方法包括：在硅衬底的表面上依次生长GaN介质层、AlGaN介质层、硅掺杂的GaN接触层和Si3N4介质层；对Si3N4介质层进行刻蚀；在露出的硅掺杂的GaN接触层和剩余的Si3N4介质层上表面沉积第一金属层；沿着露出的Si3N4介质层的表面的预定区域向下进行干法刻蚀；在栅极接触孔中沉积Si3N4介质层作为栅介质。本发明实施例通过在氮化铝镓AlGaN介质层上表面铺设硅掺杂的GaN接触层，避免AlGaN介质层直接与电极金属接触，减小了源极和漏极的欧姆接触电阻，从而减小了GaN HFET器件的导通电阻。
Description
技术领域
本发明实施例涉及半导体领域，尤其涉及一种氮化镓异质结场效应晶体管的制作方法。
背景技术
随着高效完备的功率转换电路和系统需求的日益增加，氮化镓异质结场效应晶体管GaN HFET已经成为功率器件中的研究热点，因为，氮化镓异质结场效应晶体管GaN HFET抑制结处形成高浓度、高迁移率的二维电子气,同时异质结对二维电子气具有良好的调节作用。
但是通过现有技术制作的氮化镓异质结场效应晶体管GaN HFET的导通电阻较大，增大了GaN HFET器件的功率消耗。
发明内容
本发明实施例提供一种氮化镓异质结场效应晶体管的制作方法，以减小GaN HFET的导通电阻。
本发明实施例的一个方面是提供一种氮化镓异质结场效应晶体管的制作方法，包括：
在硅衬底的表面上依次生长氮化镓GaN介质层、氮化铝镓AlGaN介质层、硅掺杂的GaN接触层和氮化硅Si3N4介质层；
对所述Si3N4介质层的第一区域和第二区域进行刻蚀，以露出所述第一区域和所述第二区域分别对应的硅掺杂的GaN接触层；
在露出的所述硅掺杂的GaN接触层和剩余的所述Si3N4介质层上表面沉积第一金属层；
对所述第一金属层进行光刻、刻蚀，以露出所述Si3N4介质层并形成欧姆接触电极；
沿着露出的所述Si3N4介质层的表面的预定区域向下进行干法刻蚀，直到刻蚀掉部分的所述AlGaN介质层，被刻蚀掉的所述Si3N4介质层、所述硅掺杂的GaN接触层和部分所述AlGaN介质层形成栅极接触孔；
在所述栅极接触孔中沉积所述Si3N4介质层作为栅介质，且所述栅介质的表面低于所述栅极接触孔的孔口所在表面；
在所述栅介质的表面、所述露出的Si3N4介质层和所述欧姆接触电极上表面生长第二金属层，并对所述第二金属层进行光刻、刻蚀处理，以完成GaNHFET的制作。
本发明实施例提供的氮化镓异质结场效应晶体管的制作方法，通过在氮化铝镓AlGaN介质层上表面铺设硅掺杂的GaN接触层，避免AlGaN介质层直接与电极金属接触，减小了源极和漏极的欧姆接触电阻，从而减小了GaNHFET器件的导通电阻。
附图说明
图1为本发明实施例提供的氮化镓异质结场效应晶体管的制作方法流程图；
图2为执行本发明实施例制作过程中GaN HFET的剖面示意图；
图3为执行本发明实施例制作过程中GaN HFET的剖面示意图；
图4为执行本发明实施例制作过程中GaN HFET的剖面示意图；
图5为执行本发明实施例制作过程中GaN HFET的剖面示意图；
图6为执行本发明实施例制作过程中GaN HFET的剖面示意图；
图7为执行本发明实施例制作过程中GaN HFET的剖面示意图；
图8为执行本发明实施例制作过程中GaN HFET的剖面示意图。
具体实施方式
图1为本发明实施例提供的氮化镓异质结场效应晶体管的制作方法流程图。为了对本实施例中的方法进行清楚系统的描述，图2-图8为执行本发明实施例方法过程中氮化镓异质结场效应晶体管GaN HFET的剖面示意图，如图1所示，所述方法包括：
步骤S101、在硅衬底的表面上依次生长氮化镓GaN介质层、氮化铝镓AlGaN介质层、硅掺杂的GaN接触层和氮化硅Si3N4介质层；
如图2所示，在硅衬底的表面上依次生长氮化镓GaN介质层、氮化铝镓AlGaN介质层、硅掺杂的GaN接触层和氮化硅Si3N4介质层，执行步骤S101后的GaN HFET的剖面示意图如图2所示，其中，硅衬底用20表示，GaN介质层用21表示，AlGaN介质层用22表示，硅掺杂的GaN接触层用23表示，Si3N4介质层用24表示。
步骤S102、对所述Si3N4介质层的第一区域和第二区域进行刻蚀，以露出所述第一区域和所述第二区域分别对应的硅掺杂的GaN接触层；
在图2的基础上，对Si3N4介质层的第一区域和第二区域进行干法刻蚀，即通过干法刻蚀刻蚀掉第一区域和第二区域中的Si3N4介质层，且刻蚀掉第一区域中的Si3N4介质层后形成源端接触孔，刻蚀掉第二区域中的Si3N4介质层后形成漏端接触孔。
执行步骤S102后的GaN HFET的剖面示意图如图3所示，其中，刻蚀掉第一区域中的Si3N4介质层后形成的源端接触孔用30表示，刻蚀掉第二区域中的Si3N4介质层后形成的漏端接触孔用31表示。
步骤S103、在露出的所述硅掺杂的GaN接触层和剩余的所述Si3N4介质层上表面沉积第一金属层；
具体地，在露出的所述硅掺杂的GaN接触层23和剩余的所述Si3N4介质层24上表面沉积第一金属层，执行步骤S103后的GaN HFET的剖面示意图如图4所示，其中，沉积的第一金属层用25表示。
在本发明实施例中，所述在露出的所述硅掺杂的GaN接触层和剩余的所述Si3N4介质层上表面沉积第一金属层之前，还包括：对所述露出的所述硅掺杂的GaN接触层的表面和剩余的所述Si3N4介质层的表面进行清洗。
具体的，在露出的所述硅掺杂的GaN接触层和剩余的所述Si3N4介质层上表面沉积第一金属层之前，采用DHF+SC1+SC2方法对露出的所述硅掺杂的GaN接触层的表面和剩余的所述Si3N4介质层的表面进行清洗，其中，DHF表示用稀氟氢酸清洗，SC1表示标准化第一步清洗，SC2表示标准化第二步清洗，三次清洗的时间均为60s。
优选的，所述第一金属层为欧姆接触金属，所述欧姆接触金属包括四层介质，所述四层介质按照从下到上的顺序依次为钛、铝、钛和氮化钛。
具体的，采用磁控溅射镀膜工艺沉积第一金属层，第一金属层为欧姆接触金属，欧姆接触金属包括四层，第一层为钛，第二层为铝，第三层为钛，第四层为氮化钛，第一层钛的沉积量为第二层铝的沉积量为第三层钛的沉积量为第四层氮化钛的沉积量为并且从第一层到第四层的顺序与GaN HFET的剖面示意图中从下到上的顺序一致。
步骤S104、对所述第一金属层进行光刻、刻蚀，以露出所述Si3N4介质层并形成欧姆接触电极；
对第一金属层25的一部分进行光刻、刻蚀，以露出所述Si3N4介质层，未刻蚀掉的第一金属层25分别构成欧姆接触电极，该欧姆接触电极包括源极和漏极，执行步骤S104后的GaN HFET的剖面示意图如图5所示，其中，源极用27表示，漏极用26表示。
所述对所述第一金属层进行光刻、刻蚀，以露出所述Si3N4介质层并形成欧姆接触电极之后，还包括：在840℃的条件下，在N2氛围内退火30s，以便形成良好的欧姆接触的金属电极。
所述对所述第一金属层进行光刻，包括：对所述第一金属层依次进行涂胶、曝光、显影。
步骤S105、沿着露出的所述Si3N4介质层的表面的预定区域向下进行干法刻蚀，直到刻蚀掉部分的所述AlGaN介质层，被刻蚀掉的所述Si3N4介质层、所述硅掺杂的GaN接触层和部分所述AlGaN介质层形成栅极接触孔；
在图5的基础上，沿着露出的所述Si3N4介质层24的表面的预定区域向下进行干法刻蚀，直到刻蚀掉部分的所述AlGaN介质层22，该预定区域小于露出的所述Si3N4介质层24的表面区域，被刻蚀掉的所述Si3N4介质层24、所述硅掺杂的GaN接触层23和部分所述AlGaN介质层22形成栅极接触孔，执行步骤S105后的GaN HFET的剖面示意图如图6所示，其中，栅极接触孔用28表示。
步骤S106、在所述栅极接触孔中沉积所述Si3N4介质层作为栅介质，且所述栅介质的表面低于所述栅极接触孔的孔口所在表面；
在图6的基础上，在栅极接触孔28中沉积所述Si3N4介质层作为栅介质，执行步骤S106后的GaN HFET的剖面示意图如图7所示，栅介质用29表示，且栅介质29的表面低于图6中栅极接触孔28的孔口所在表面，即栅介质29并未将栅极接触孔28填满。
所述在所述栅极接触孔中沉积所述Si3N4介质层作为栅介质，且所述栅介质的表面低于所述栅极接触孔的孔口所在表面之前，还包括：采用HCL清洗所述栅极接触孔。
步骤S107、在所述栅介质的表面、所述露出的Si3N4介质层和所述欧姆接触电极上表面生长第二金属层，并对所述第二金属层进行光刻、刻蚀形成栅极，以完成GaN HFET的制作。
在图7的基础上，在栅介质29的表面，露出的Si3N4介质层24、源极27和漏极26的上表面采用磁控溅射镀膜工艺沉积第二金属层，并对所述第二金属层进行光刻、刻蚀处理，形成栅极，此处，对所述第二金属层进行光刻、刻蚀处理与上述步骤S104对所述第一金属层进行光刻、刻蚀处理的过程一致，此处不再赘述，执行步骤S107后的GaN HFET的剖面示意图如图8所示，栅极用40表示，如图8所示的结构为最终制作成的GaN HFET的剖面示意图。
优选的，所述第二金属层包括两层介质，所述两层介质按照从下到上的顺序依次为镍和金。所述对所述第二金属层进行光刻，包括：对所述第二金属层依次进行涂胶、曝光、显影。
由于GaN HFET器件的导通电阻与源极和漏极的欧姆接触电阻，以及沟道电阻有关，本发明实施例通过减小源极和漏极的欧姆接触电阻来减小GaNHFET器件的导通电阻，具体的，通过在氮化铝镓AlGaN介质层上表面铺设硅掺杂的GaN接触层，避免AlGaN介质层直接与电极金属接触，从而了减小源极和漏极的欧姆接触电阻。
综上所述，本发明实施例通过在氮化铝镓AlGaN介质层上表面铺设硅掺杂的GaN接触层，避免AlGaN介质层直接与电极金属接触，减小了源极和漏极的欧姆接触电阻，从而减小了GaN HFET器件的导通电阻。
在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本领域技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (8)
1.一种氮化镓异质结场效应晶体管的制作方法，其特征在于，包括：
在硅衬底的表面上依次生长氮化镓GaN介质层、氮化铝镓AlGaN介质层、硅掺杂的GaN接触层和氮化硅Si3N4介质层；
对所述Si3N4介质层的第一区域和第二区域进行刻蚀，以露出所述第一区域和所述第二区域分别对应的硅掺杂的GaN接触层；
在露出的所述硅掺杂的GaN接触层和剩余的所述Si3N4介质层上表面沉积第一金属层；
对所述第一金属层进行光刻、刻蚀，以露出所述Si3N4介质层并形成欧姆接触电极；
沿着露出的所述Si3N4介质层的表面的预定区域向下进行干法刻蚀，直到刻蚀掉部分的所述AlGaN介质层，被刻蚀掉的所述Si3N4介质层、所述硅掺杂的GaN接触层和部分所述AlGaN介质层形成栅极接触孔；
在所述栅极接触孔中沉积所述Si3N4介质层作为栅介质，且所述栅介质的表面低于所述栅极接触孔的孔口所在表面；
在所述栅介质的表面、所述露出的Si3N4介质层和所述欧姆接触电极上表面生长第二金属层，并对所述第二金属层进行光刻、刻蚀形成栅极，以完成GaN HFET的制作。
2.根据权利要求1所述的方法，其特征在于，所述在露出的所述硅掺杂的GaN接触层和剩余的所述Si3N4介质层上表面沉积第一金属层之前，还包括：
对所述露出的所述硅掺杂的GaN接触层的表面和剩余的所述Si3N4介质层的表面进行清洗。
3.根据权利要求2所述的方法，其特征在于，所述第一金属层为欧姆接触金属，所述欧姆接触金属包括四层介质，所述四层介质按照从下到上的顺序依次为钛、铝、钛和氮化钛。
4.根据权利要求3所述的方法，其特征在于，所述对所述第一金属层进行光刻、刻蚀，以露出所述Si3N4介质层并形成欧姆接触电极之后，还包括：
在840℃的条件下，在N2氛围内退火30s。
5.根据权利要求4所述的方法，其特征在于，所述在所述栅极接触孔中沉积所述Si3N4介质层作为栅介质，且所述栅介质的表面低于所述栅极接触孔的孔口所在表面之前，还包括：
采用HCL清洗所述栅极接触孔。
6.根据权利要求5所述的方法，其特征在于，所述第二金属层包括两层介质，所述两层介质按照从下到上的顺序依次为镍和金。
7.根据权利要求6所述的方法，其特征在于，所述对所述第一金属层进行光刻，包括：
对所述第一金属层依次进行涂胶、曝光、显影。
8.根据权利要求7所述的方法，其特征在于，所述对所述第二金属层进行光刻，包括：
对所述第二金属层依次进行涂胶、曝光、显影。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610178260.7A CN107230720A (zh) | 2016-03-25 | 2016-03-25 | 氮化镓异质结场效应晶体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610178260.7A CN107230720A (zh) | 2016-03-25 | 2016-03-25 | 氮化镓异质结场效应晶体管的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107230720A true CN107230720A (zh) | 2017-10-03 |
Family
ID=59932669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610178260.7A Pending CN107230720A (zh) | 2016-03-25 | 2016-03-25 | 氮化镓异质结场效应晶体管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107230720A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080258243A1 (en) * | 2007-04-20 | 2008-10-23 | Masayuki Kuroda | Field effect transistor |
| CN102569399A (zh) * | 2011-11-29 | 2012-07-11 | 中国科学院微电子研究所 | 源漏自对准的mos器件及其制作方法 |
| CN103903982A (zh) * | 2014-03-21 | 2014-07-02 | 中国电子科技集团公司第十三研究所 | 降低hemt器件欧姆接触电阻的方法 |
-
2016
- 2016-03-25 CN CN201610178260.7A patent/CN107230720A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080258243A1 (en) * | 2007-04-20 | 2008-10-23 | Masayuki Kuroda | Field effect transistor |
| CN102569399A (zh) * | 2011-11-29 | 2012-07-11 | 中国科学院微电子研究所 | 源漏自对准的mos器件及其制作方法 |
| CN103903982A (zh) * | 2014-03-21 | 2014-07-02 | 中国电子科技集团公司第十三研究所 | 降低hemt器件欧姆接触电阻的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8906763B2 (en) | Method of manufacturing a dynamic random access memory (DRAM) including forming contact pads of adjacent cells by laterally etching a contact opening of a cell therebetween | |
| US20150162448A1 (en) | Integrated circuit device with power gating switch in back end of line | |
| CN108666325B (zh) | 一种tft基板的制备方法、tft基板及显示装置 | |
| KR102300699B1 (ko) | 상부 금속 라우팅 층에 리피터 / 버퍼를 포함하는 반도체 장치 및 그 제조 방법 | |
| US8604586B2 (en) | High breakdown voltage embedded MIM capacitor structure | |
| CN105340071A (zh) | 在绝缘体下方具有互连的绝缘体上覆半导体集成电路 | |
| CN107170764A (zh) | 阵列基板、阵列基板的制造方法、显示面板和显示装置 | |
| CN103972069A (zh) | AlGaN-GaN异质结欧姆接触制作方法 | |
| CN102222700B (zh) | 薄膜晶体管元件及其制作方法 | |
| US9613966B2 (en) | Semiconductor device | |
| CN107195583A (zh) | 一种oled显示面板及其制备方法 | |
| CN107230709A (zh) | AlGaN/GaN MIS-HEMT的制作方法 | |
| CN106298513B (zh) | 一种hbt制造方法 | |
| CN107230720A (zh) | 氮化镓异质结场效应晶体管的制作方法 | |
| CN103489928A (zh) | 一种电容器结构及其制造方法 | |
| CN107623030A (zh) | 高电子迁移率晶体管的制造方法及高电子迁移率晶体管 | |
| CN102751176A (zh) | Pip、pps电容器的制作方法 | |
| CN107230610A (zh) | 氮化镓高电子迁移率晶体管的制作方法 | |
| CN107230619A (zh) | 增强型氮化镓晶体管的制作方法 | |
| CN106463508A (zh) | 具有闪络保护的垂直晶体管 | |
| CN107731909A (zh) | 基于MoO3/Al2O3双层栅介质的金刚石场效应晶体管及制作方法 | |
| JPH04373133A (ja) | 半導体装置 | |
| CN107104040A (zh) | 氮化镓肖特基二极管的阳极制作方法 | |
| CN101673675B (zh) | 在本征砷化镓表面77k以下实现欧姆接触的方法 | |
| CN110534421A (zh) | 栅极制造方法及相关产品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171003 |