CN103903982A - 降低hemt器件欧姆接触电阻的方法 - Google Patents

降低hemt器件欧姆接触电阻的方法 Download PDF

Info

Publication number
CN103903982A
CN103903982A CN201410107138.1A CN201410107138A CN103903982A CN 103903982 A CN103903982 A CN 103903982A CN 201410107138 A CN201410107138 A CN 201410107138A CN 103903982 A CN103903982 A CN 103903982A
Authority
CN
China
Prior art keywords
gan
contact resistance
ohmic contact
layer
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410107138.1A
Other languages
English (en)
Inventor
吕元杰
冯志红
顾国栋
郭红雨
尹甲运
敦少博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201410107138.1A priority Critical patent/CN103903982A/zh
Publication of CN103903982A publication Critical patent/CN103903982A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种降低HEMT器件欧姆接触电阻的方法，涉及氮化物的制备方法技术领域。所述方法包括以下步骤：1）外延结构生长，依次在衬底上形成GaN层和势垒层；2）在势垒层的上表面生长SiO2层；3）在漏源欧姆区域刻蚀SiO2层至势垒层的上表面；4）在源漏欧姆区域刻蚀GaN材料，刻蚀至GaN层和势垒层异质结界面以下；5）在源漏欧姆区域二次外延n型重掺杂GaN材料；6）腐蚀掉势垒层上表面剩余的SiO2，并使用高温退火炉在纯氮气氛或真空气氛中进行退火处理。所述方法改善了n型重掺杂GaN与GaN异质结侧壁的欧姆接触，降低了n型重掺杂GaN与GaN异质结侧壁的接触电阻。

Description

降低HEMT器件欧姆接触电阻的方法
技术领域
本发明涉及氮化物的制备方法技术领域，尤其涉及一种降低HEMT器件欧姆接触电阻的方法。
背景技术
GaN材料作为第三代半导体材料的代表，是继Si、GaAs材料之后出现的一种重要半导体材料，由于其具有大禁带宽度、高临界场强、高载流子饱和速度以及耐高温抗辐照等优良特性，受到人们的广泛关注。其中GaN基异质结（如AlGaN/GaN和InAl/GaN等）高电子迁移率场效应晶体管（HEMT）在微波及毫米波领域所展示出来的优异性能，使得国内外对其进行了广泛而深入的研究，经过近些年来的努力，GaN基HEMT器件性能和稳定性得到了巨大提升。
在GaN基 HEMT器件的制造工艺过程中，源漏欧姆接触工艺是关键技术之一，直接影响着器件的频率和功率性能。源漏欧姆接触工艺广泛采用真空蒸发、溅射沉积等方法，在GaN基异质结材料表面堆叠钛/铝/镍/金（Ti/Al/Ni/Au）多层金属体系，而后高温合金形成欧姆接触。在高温合金过程中，金属与氮化物发生反应，生成氮化钛（TiN）和铝钛氮（AlTi2N），从而获得了低的欧姆接触电阻率，同时Ti和Al之间也形成了TiAl3金相的钛铝合金，进一步降低了欧姆接触电阻率。
对于被广泛采用的Ti/Al/Ni/Au多层金属体系，其合金温度一般高达700-950℃甚至更高，退火温度过高或过低、时间过长或过短都会大大影响欧姆接触的性能，而且，金属比例和金属层厚度对欧姆接触影响也很大。与GaN直接接触的Ti金属层也有被复合金属层（如Ti/Al/Ti/Al/Ti/Al等多层金属）替代以降低欧姆接触，改善欧姆表面形貌。但是从现有结果来看，上述这些方法都需要高温合金，合金后的表面形貌和边缘整齐度并不理想，有待改进。此外，还有通过源漏区域离子注入以实现低欧姆接触和良好的表面形貌，但该工艺需要高温激活注入的离子，而且注入过程中会有横向扩散，造成GaN材料的损伤。
目前，如图9所示，在欧姆接触区二次外延生长n型重掺杂GaN以降低欧姆接触电阻率和改善表面形貌已成为近几年国际上的新型工艺。由于再生长的n型重掺杂GaN体浓度一般要高于1×1019cm-3，因此，源漏金属与n型重掺杂GaN之间不需要合金即可获得良好的欧姆接触。该工艺可以实现非合金的欧姆接触，大大提高了欧姆接触表面及边缘形貌，并可以实现源漏栅的自对准工艺。二次外延生长n型重掺杂GaN大都采用分子束外延（MBE）方法外延实现，但也有人采用金属有机化学气相沉积（MOCVD）方法。该方法实现的欧姆接触电阻主要包括金属与n型重掺杂GaN间的接触电阻、n型重掺杂GaN的体电阻以及n型重掺杂GaN与GaN异质结侧壁的接触电阻。n型重掺杂GaN的体电子浓度直接影响着金属与n型重掺杂GaN间的接触电阻以及n型重掺杂GaN的体电阻，而n型重掺杂GaN与GaN异质结侧壁接触的好坏直接影响着n型重掺杂GaN与GaN异质结侧壁的接触电阻，该接触电阻对整体欧姆接触影响最大。因此，有效降低n型重掺杂GaN与GaN异质结侧壁的接触电阻对减小整体欧姆接触有着重要的意义。
发明内容
本发明所要解决的技术问题是提供一种降低HEMT器件欧姆接触电阻的方法，所述方法改善了n型重掺杂GaN与GaN异质结侧壁的欧姆接触，降低了n型重掺杂GaN与GaN异质结侧壁的接触电阻。
为解决上述技术问题，本发明所采取的技术方案是：一种降低HEMT器件欧姆接触电阻的方法，其特征在于包括以下步骤：
1）外延结构生长，依次在衬底上形成GaN层和势垒层；
2）在势垒层的上表面生长SiO2层；
3）利用反应离子刻蚀设备在漏源欧姆区域刻蚀SiO2层至势垒层的上表面；
4）利用电感耦合等离子体刻蚀设备在源漏欧姆区域刻蚀GaN材料，刻蚀至GaN层和势垒层异质结界面以下；
5）利用MBE或MOCVD设备在源漏欧姆区域二次外延n型重掺杂GaN材料；
6）腐蚀掉势垒层上表面剩余的SiO2，并使用高温退火炉进行退火处理。
优选的，所述势垒层的使用材料为AlGaN、InAlN或AlN。
优选的，所述SiO2层厚度为20-300nm。
更优选的，所述SiO2层厚度为150nm。
优选的，在步骤4）中需刻蚀至GaN层和势垒层异质结界面以下40±10nm处。
更优选的，在步骤4）中需刻蚀至GaN层和势垒层异质结界面以下40nm处。
优选的，在步骤5）中二次外延n型重掺杂GaN材料的厚度需超过异质结界面。
更优选的，在步骤5）中二次外延n型重掺杂GaN材料的厚度超过异质结界面50nm。
优选的，在步骤6）中，退火炉中为在纯氮气氛或真空气氛，退火温度为300-800℃，退火时间为0.5-3分钟。
更优选的，在步骤6）中退火温度为450℃，退火时间为2分钟。
采用上述技术方案所产生的有益效果在于：经过实验发现，通过热退火处理以后，产品的欧姆接触电阻从0.52 W.mm降低至0.38 W.mm，接触电阻值有着明显的减低，说明热退火处理改善了n型重掺杂GaN与GaN异质结侧壁的接触，从而降低了n型重掺杂GaN与GaN异质结侧壁的接触电阻。此外，本发明中的退火技术是在蒸发源漏接触金属之前，因此，不会影响源漏欧姆接触的表面形貌。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1是本发明经过步骤1）处理后的结构示意图；
图2是图1经过步骤2）处理后的结构示意图；
图3是图2经过步骤3）处理后的结构示意图；
图4是图3经过步骤4）处理后的结构示意图；
图5是图4经过步骤5）处理后的结构示意图；
图6是图5经过步骤6）处理后的结构示意图；
图7是现有技术利用线性传输模型计算得到的未经过退火处理样品的欧姆接触电阻曲线图；
图8是本发明利用线性传输模型计算得到的经过退火处理样品的欧姆接触电阻曲线图；
图9是现有技术二次外延生长n型重掺杂GaN欧姆接触结构示意图。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
下面通过具体实施例进行说明。
实施例一
本实施例以AlGaN/GaN HEMT器件材料为例，结合附图对本发明的实施方式做具体阐述：
图1为AlGaN/GaN HEMT器件材料的一般结构示意图；在AlGaN/GaN材料表面生长150nm的二氧化硅（SiO2），如图2所示；利用反应离子刻蚀设备（RIE）在HEMT器件的源漏欧姆区域刻蚀SiO2层至AlGaN势垒层上表面，如图3所示；利用电感耦合等离子体刻蚀设备（ICP）在HEMT器件源漏欧姆区域刻蚀GaN材料，刻蚀至AlGaN/GaN异质结界面以下(刻蚀深度大约为40nm)，如图4所示；以上步骤可以通过现有技术实现。
本发明的发明点在于在使用MBE或者MOCVD二次外延生长n型重掺杂GaN之后，沉积源漏欧姆金属之前，使用热快速退火设备将上述器件在高纯度的氮气氛（或其他保护气体）或高真空气氛中进行低温退火处理，用来改善n型重掺杂GaN与GaN异质结侧壁的欧姆接触，以降低n型重掺杂GaN与GaN异质结侧壁的接触电阻，退火温度为450℃，退火时间为2分钟。
具体步骤如下：首先，利用MOCVD设备在上述器件处理后的源漏欧姆区域二次外延50nm n型重掺杂GaN材料（体浓度为：2×1019cm-3），如图5所示；而后使用高温退火炉，在高纯氮气氛围中，450℃下退火2分钟，如图6所示，得到所需要的器件。
图7为现有技术利用线性传输模型计算得到的未经过退火处理样品的欧姆接触电阻曲线图，图8本发明利用线性传输模型计算得到的经过退火处理样品的欧姆接触电阻曲线图。对比图7与8可以看到，经过热退火处理以后，样品的欧姆接触电阻从0.52 W.mm降低至0.38 W.mm，接触电阻值有着明显的降低，这说明热退火处理改善了n型重掺杂GaN与GaN异质结侧壁的接触，从而降低了n型重掺杂GaN与GaN异质结侧壁的接触电阻。此外，本发明中的退火技术是在蒸发源漏接触金属之前，因此，不会影响源漏欧姆接触的表面形貌。
实施例二
本实施例以InAlN/GaN HEMT器件材料为例，对本发明的实施方式做具体阐述：
在InAlN/GaN材料表面生长200nm的二氧化硅（SiO2）层；利用反应离子刻蚀设备（RIE）在源漏欧姆区域刻蚀SiO2层至InAlN势垒层上表面；利用电感耦合等离子体刻蚀设备（ICP）在HEMT器件源漏欧姆区域刻蚀GaN材料，刻蚀至InAlN/GaN异质结界面以下(刻蚀深度大约为30nm)；以上步骤可以通过现有技术实现。
然后，利用MOCVD设备在上述器件处理后的源漏欧姆区域二次外延60nm 的n型重掺杂GaN材料；而后在高温退火炉中在高纯氮气氛围中，300℃下退火3分钟，得到所需要的器件。利用线性传输模型计算得到样品的欧姆接触电阻降低至0.40W.mm。
实施例三
本实施例以InAlN/GaN HEMT器件材料为例，对本发明的实施方式做具体阐述，在本实施例中重点在于工艺参数的调整。
在InAlN/GaN材料表面生长200nm的二氧化硅（SiO2）层；利用反应离子刻蚀设备（RIE）在源漏欧姆区域刻蚀SiO2层至InAlN势垒层上表面；利用电感耦合等离子体刻蚀设备（ICP）在HEMT器件源漏欧姆区域刻蚀GaN材料，刻蚀至InAlN/GaN异质结界面以下(刻蚀深度大约为50nm)；以上步骤可以通过现有技术实现。然后，利用MOCVD设备在上述器件处理后的源漏欧姆区域二次外延60nm 的n型重掺杂GaNN材料；而后在高温退火炉中在高纯氮气氛围中，800℃下退火0.5分钟，得到所需要的器件。利用线性传输模型计算得到样品的欧姆接触电阻降低至0.37mm。
上述实施例的工艺参数也可以根据实际需要进行适当调整，调整后的技术方案也在本申请的保护范围之内。
综上所述，通过热退火处理以后，产品的欧姆接触电阻值有着明显的减低，说明热退火处理改善了n型重掺杂GaN与GaN异质结侧壁的接触，从而降低了n型重掺杂GaN与GaN异质结侧壁的接触电阻。 

Claims (10)

1.一种降低HEMT器件欧姆接触电阻的方法，其特征在于包括以下步骤：
1）外延结构生长，依次在衬底上形成GaN层和势垒层；
2）在势垒层的上表面生长SiO2层；
3）利用反应离子刻蚀设备在漏源欧姆区域刻蚀SiO2层至势垒层的上表面；
4）利用电感耦合等离子体刻蚀设备在源漏欧姆区域刻蚀GaN材料，刻蚀至GaN层和势垒层异质结界面以下；
5）利用MBE或MOCVD设备在源漏欧姆区域二次外延n型重掺杂GaN材料；
6）腐蚀掉势垒层上表面剩余的SiO2，并使用高温退火炉进行退火处理。
2.根据权利要求1所述的降低HEMT器件欧姆接触电阻的方法，其特征在于：所述势垒层的使用材料为AlGaN、InAlN或AlN。
3.根据权利要求1所述的降低HEMT器件欧姆接触电阻的方法，其特征在于：所述SiO2层厚度为20-300nm。
4.根据权利要求3所述的降低HEMT器件欧姆接触电阻的方法，其特征在于：所述SiO2层厚度为150nm。
5.根据权利要求1所述的降低HEMT器件欧姆接触电阻的方法，其特征在于：在步骤4）中需刻蚀至GaN层和势垒层异质结界面以下40±10nm处。
6.根据权利要求5所述的降低HEMT器件欧姆接触电阻的方法，其特征在于：在步骤4）中需刻蚀至GaN层和势垒层异质结界面以下40nm处。
7.根据权利要求1所述的降低HEMT器件欧姆接触电阻的方法，其特征在于：在步骤5）中二次外延n型重掺杂GaN材料的厚度需超过异质结界面。
8.根据权利要求7所述的降低HEMT器件欧姆接触电阻的方法，其特征在于：在步骤5）中二次外延n型重掺杂GaN材料的厚度高于异质结界面50nm。
9.根据权利要求1所述的降低HEMT器件欧姆接触电阻的方法，其特征在于：在步骤6）中，退火炉中为在纯氮气氛或真空气氛，退火温度为300-800℃，退火时间为0.5-3分钟。
10.根据权利要求9所述的降低HEMT器件欧姆接触电阻的方法，其特征在于：在步骤6）中退火温度为450℃，退火时间为2分钟。
CN201410107138.1A 2014-03-21 2014-03-21 降低hemt器件欧姆接触电阻的方法 Pending CN103903982A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410107138.1A CN103903982A (zh) 2014-03-21 2014-03-21 降低hemt器件欧姆接触电阻的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410107138.1A CN103903982A (zh) 2014-03-21 2014-03-21 降低hemt器件欧姆接触电阻的方法

Publications (1)

Publication Number Publication Date
CN103903982A true CN103903982A (zh) 2014-07-02

Family

ID=50995248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410107138.1A Pending CN103903982A (zh) 2014-03-21 2014-03-21 降低hemt器件欧姆接触电阻的方法

Country Status (1)

Country Link
CN (1) CN103903982A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928323A (zh) * 2014-03-21 2014-07-16 中国电子科技集团公司第十三研究所 降低hemt器件欧姆接触电阻的方法
CN107045975A (zh) * 2016-02-05 2017-08-15 北京大学 基于自停止刻蚀的氮化镓基材料开槽欧姆接触的制备方法
CN107230706A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓场效应晶体管的制作方法
CN107230720A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓异质结场效应晶体管的制作方法
CN107230625A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓晶体管及其制造方法
CN108630362A (zh) * 2017-03-24 2018-10-09 王中林 电压增加而电阻值增加的电阻元件
CN112885899A (zh) * 2020-12-17 2021-06-01 南京中电芯谷高频器件产业技术研究院有限公司 一种自对准低欧姆接触电阻GaN HEMT器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020079508A1 (en) * 2000-12-19 2002-06-27 The Furukawa Electric Co., Ltd. GaN-based high electron mobility transistor
US20050258451A1 (en) * 2004-05-20 2005-11-24 Saxler Adam W Methods of fabricating nitride-based transistors having regrown ohmic contact regions and nitride-based transistors having regrown ohmic contact regions
CN101303978A (zh) * 2008-07-04 2008-11-12 西安电子科技大学 适用于氮化镓器件n型欧姆接触的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020079508A1 (en) * 2000-12-19 2002-06-27 The Furukawa Electric Co., Ltd. GaN-based high electron mobility transistor
US20050258451A1 (en) * 2004-05-20 2005-11-24 Saxler Adam W Methods of fabricating nitride-based transistors having regrown ohmic contact regions and nitride-based transistors having regrown ohmic contact regions
CN101303978A (zh) * 2008-07-04 2008-11-12 西安电子科技大学 适用于氮化镓器件n型欧姆接触的制作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928323A (zh) * 2014-03-21 2014-07-16 中国电子科技集团公司第十三研究所 降低hemt器件欧姆接触电阻的方法
CN107045975A (zh) * 2016-02-05 2017-08-15 北京大学 基于自停止刻蚀的氮化镓基材料开槽欧姆接触的制备方法
CN107230706A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓场效应晶体管的制作方法
CN107230720A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓异质结场效应晶体管的制作方法
CN107230625A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓晶体管及其制造方法
CN108630362A (zh) * 2017-03-24 2018-10-09 王中林 电压增加而电阻值增加的电阻元件
CN112885899A (zh) * 2020-12-17 2021-06-01 南京中电芯谷高频器件产业技术研究院有限公司 一种自对准低欧姆接触电阻GaN HEMT器件及其制造方法

Similar Documents

Publication Publication Date Title
CN103903982A (zh) 降低hemt器件欧姆接触电阻的方法
US10749021B2 (en) Semiconductor device and method for manufacturing the same
US20220209000A1 (en) High-threshold-voltage normally-off high-electron-mobility transistor and preparation method therefor
US11888052B2 (en) Semiconductor device and manufacturing method thereof employing an etching transition layer
CN104362181B (zh) 一种GaN异质结二极管器件及其制备方法
CN108352306A (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
CN101335296A (zh) 半导体装置及其制造方法
CN106711212B (zh) 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件及其制造方法
Deen et al. Dependence of ohmic contact resistance on barrier thickness of AlN/GaN HEMT structures
CN109244130A (zh) 基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件及其制作方法
CN103928511A (zh) 一种适用于氮化镓器件的欧姆接触系统
CN112133761A (zh) 一种基于GaN的横向结势垒肖特基二极管及其制备方法
CN106531621A (zh) 一种制作阶梯型源漏极欧姆接触氮化镓场效应管的方法
CN103928323A (zh) 降低hemt器件欧姆接触电阻的方法
CN109950323A (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
CN111223777A (zh) GaN基HEMT器件及其制作方法
CN103367416A (zh) 离子注入的一维电子气GaN基HEMT器件及制备方法
CN114121655B (zh) 一种基于增强型器件的自终止刻蚀方法及器件
CN210092091U (zh) 一种辅助掺杂实现常关型GaN HEMT器件
CN104009077A (zh) 异质结结构及其制备方法、异质结场效应管及其制备方法
CN101661885B (zh) 已减薄或划片的氮化镓基场效应管的退火处理方法
CN109545852A (zh) 非极性InAlN/GaN高电子迁移率晶体管及制备方法
CN109300974A (zh) 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法
CN105374869A (zh) 具有原位栅介质的AlGaN/GaN异质结器件及其制作方法
CN104992967A (zh) 降低GaN极化掺杂场效应晶体管欧姆接触电阻的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140702

RJ01 Rejection of invention patent application after publication