CN102222700B - 薄膜晶体管元件及其制作方法 - Google Patents
薄膜晶体管元件及其制作方法 Download PDFInfo
- Publication number
- CN102222700B CN102222700B CN2011101847670A CN201110184767A CN102222700B CN 102222700 B CN102222700 B CN 102222700B CN 2011101847670 A CN2011101847670 A CN 2011101847670A CN 201110184767 A CN201110184767 A CN 201110184767A CN 102222700 B CN102222700 B CN 102222700B
- Authority
- CN
- China
- Prior art keywords
- doped layer
- layer
- grid
- patterning doped
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 100
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 109
- 239000010410 layer Substances 0.000 claims description 300
- 238000000059 patterning Methods 0.000 claims description 156
- 238000000034 method Methods 0.000 claims description 76
- 239000000758 substrate Substances 0.000 claims description 36
- 239000011229 interlayer Substances 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229910045601 alloy Inorganic materials 0.000 claims description 15
- 239000000956 alloy Substances 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 7
- 230000000295 complement effect Effects 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 240000008168 Ficus benjamina Species 0.000 description 1
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Thin Film Transistor (AREA)
Abstract
一薄膜晶体管元件包括一第一导电类型晶体管与一第二导电类型晶体管。第一导电类型晶体管包括一第一图案化掺杂层、一第一栅极、一第一源极、一第一漏极以及一第一半导体图案。第二导电类型晶体管包括一第二图案化掺杂层、一第二栅极、一第二源极、一第二漏极以及一第二半导体图案。第一半导体图案与第二半导体图案构成一图案化半导体层。第一图案化掺杂层设置于第一半导体图案之下，且第二图案化掺杂层设置于第二半导体图案之上。
Description
技术领域
本发明是关于一种薄膜晶体管元件及其制作方法，尤指一种利用非离子注入工艺以及激光处理工艺来形成低阻抗掺杂层的薄膜晶体管及其制作方法。
背景技术
多晶硅(poly silicon)薄膜晶体管通过多晶硅材料本身高电子移动率(electrical mobility)的特性因而具有较一般广泛使用的非晶硅薄膜晶体管更佳的电性表现。随着低温多晶硅(low temperature poly silicon，LTPS)工艺技术不断精进，一些主要问题例如大面积的薄膜均匀性不佳已逐渐获得改善。因此，目前低温多晶硅工艺亦朝着更大尺寸基板应用上进行发展。然而，于公知的低温多晶硅工艺中，一般是利用离子注入(ion implant)工艺来形成掺杂层以降低薄膜晶体管中的接触阻抗，而用来进行离子注入工艺的离子注入机要导入大尺寸基板工艺，除了许多技术问题还需克服的外，机台制作成本亦是另一大问题。因此，如何以其他方式来形成低阻抗的掺杂层亦为目前业界致力发展的方向的一。
另外，由于低温多晶硅具有可搭配不同导电类型掺杂层以组成N型薄膜晶体管或P型薄膜晶体管的特性，因此低温多晶硅工艺一般亦可用来于一基板上同时形成N型薄膜晶体管以及P型薄膜晶体管。而于公知的低温多晶硅工艺中，是在同一平面上分别形成图案化N型掺杂层以及图案化P型掺杂层，因此需增加许多额外的工艺步骤以避免各不同导电类型掺杂层形成时造成互相影响，但另一方面却也因此使得整体工艺复杂化并相对地使成本增加。
发明内容
本发明的主要目的的一在于提供一种薄膜晶体管元件及其制作方法，利用非离子注入工艺以及激光处理工艺来形成低阻抗的掺杂层，同时搭配将不同导电类型的掺杂层设置于不同平面上的设计，达到工艺简化、效能提升以及成本降低的效果。
为达上述目的，本发明的一较佳实施例提供一种薄膜晶体管元件。此薄膜晶体管元件包括一第一导电类型晶体管以及一第二导电类型晶体管。第一导电类型晶体管包括一第一图案化掺杂层、一第一栅极、一第一源极、一第一漏极以及一第一半导体图案。第二导电类型晶体管包括一第二图案化掺杂层、一第二栅极、一第二源极、一第二漏极以及一第二半导体图案。第一源极以及第一漏极是与第一图案化掺杂层电性连结，而第二源极以及第二漏极是与第二图案化掺杂层电性连结。第一半导体图案以及第二半导体图案构成一图案化半导体层。第一图案化掺杂层是设置于第一半导体图案之下，且第二图案化掺杂层是设置于第二半导体图案之上。
该第一图案化掺杂层包括至少一N型掺杂物，且该第二图案化掺杂层包括至少一P型掺杂物。
该图案化半导体层包括一多晶硅层。
其特征在于，进一步包括一栅极介电层，设置于该图案化半导体层、该第一图案化掺杂层以及该第二图案化掺杂层之上，其中该第一栅极以及该第二栅极是设置于该栅极介电层之上。
其特征在于，进一步包括一层间介电层设置于该栅极介电层、该第一栅极以及该第二栅极之上，其中该第二源极以及该第二漏极是穿过该层间介电层以及该栅极介电层而与该第二图案化掺杂层电性连结，且该第一源极以及该第一漏极是穿过该层间介电层、该栅极介电层以及该第一半导体图案而与该第一图案化掺杂层电性连结。
其特征在于，进一步包括一层间介电层设置于该栅极介电层、该第一栅极以及该第二栅极之上，其中该第二源极以及该第二漏极是穿过该层间介电层以及该栅极介电层而与该第二图案化掺杂层电性连结，且该第一源极及该第一漏极是至少部分设置于该基板与该第一图案化掺杂层之间。
其特征在于，该第一导电类型晶体管进一步包括一第一栅极介电层，设置于该基板与该第一图案化掺杂层之间，且该第一栅极是设置于该第一栅极介电层与该基板之间；以及该第二导电类型晶体管更包括一第二栅极介电层，设置于该图案化半导体层、该第一图案化掺杂层以及该第二图案化掺杂层之上，且该第二栅极是设置于该第二栅极介电层之上。
其特征在于，该第一漏极与该第二栅极电性连结。
其特征在于该第一漏极是与该第二源极电性连接，该第一栅极是与该第二栅极电性连结。
为达上述目的，本发明的一较佳实施例提供一种薄膜晶体管元件的制作方法。此制作方法包括：提供一基板，基板具有一第一导电类型区以及一第二导电类型区；于基板的第一导电类型区形成一第一图案化掺杂层；于基板的第一导电类型区与第二导电类型区形成一半导体层，其中第一导电类型区的半导体层是覆盖第一图案化掺杂层；于第二导电类型区的半导体层上形成一第二图案化掺杂层；图案化半导体层，以使第一导电类型区的半导体层与第二导电类型区的半导体层互相分离；以及对半导体层、第一图案化掺杂层以及第二图案化掺杂层进行至少一次激光处理工艺。
该激光处理工艺包括两次激光处理工艺，其中之一为于形成该第二图案化掺杂层之前对该半导体层以及该第一图案化掺杂层进行的一激光处理工艺，其中另一为于形成该第二图案化掺杂层之后对该半导体层、该第一图案化掺杂层与该第二图案化掺杂层进行的一激光处理工艺。
该激光处理工艺是于形成该第二图案化掺杂层之后进行。
该第一图案化掺杂层与该第二图案化掺杂层是分别利用一化学气相沉积工艺所形成。
该第一图案化掺杂层包括至少一N型掺杂物，且该第二图案化掺杂层包括至少一P型掺杂物。
该激光处理工艺将该半导体层由一非晶硅层改质为一多晶硅层。
进一步包括：形成一栅极介电层，同时覆盖该第一导电类型区的该半导体层以及该第二导电类型区的该半导体层与该第二图案化掺杂层；于该第一导电类型区的该栅极介电层上形成一第一栅极，以及于该第二导电类型区的该栅极介电层上形成一第二栅极；于该第一导电类型区中形成一第一源极与一第一漏极，并使该第一源极以及该第一漏极与该第一图案化掺杂层电性连结；以及于该第二导电类型区中形成一第二源极与一第二漏极，并使该第二源极以及该第二漏极与该第二图案化掺杂层电性连结。
进一步包括：于该栅极介电层、该第一栅极以及该第二栅极上形成一层间介电层；以及于该层间介电层与该栅极介电层中形成多个接触孔洞，以暴露出部分的该第二图案化掺杂层，其中该第二源极以及该第二漏极是透过该接触孔洞与该第二图案化掺杂层电性连结。
进一步包括：于该第一图案化掺杂层形成之前，于该基板的该第一导电类型区形成一第一栅极；于该第一图案化掺杂层形成之前，于该基板上形成一第一栅极介电层以覆盖该第一栅极；于该基板上形成一第二栅极介电层，覆盖该第二导电类型区的半导体层与该第二图案化掺杂层；于该第二导电类型区的该第二栅极介电层上形成一第二栅极；于该第一导电类型区形成一第一源极与一第一漏极，并使该第一源极以及该第一漏极与该第一图案化掺杂层电性连结；以及于该第二导电类型区形成一第二源极以及一第二漏极，并使该第二源极以及该第二漏极与该第二图案化掺杂层电性连结。
进一步包括：于该第二栅极介电层以及该第二栅极上形成一层间介电层；以及于该层间介电层与该第二栅极介电层中形成多个接触孔洞，以暴露出部分的该第二图案化掺杂层，其中该第二源极以及该第二漏极是通过该接触孔洞与该第二图案化掺杂层电性连结。
该第一图案化掺杂层与该第二图案化掺杂层是分别利用一非离子注入(non-implant)工艺所形成。
本发明是利用非离子注入工艺于不同表面上形成不同导电类型的图案化掺杂层，并搭配激光处理工艺来降低掺杂层的阻抗，以实现经由简化的工艺来同时制作具有高效能的不同导电类型的薄膜晶体管。
附图说明
图1是本发明的一第一较佳实施例的薄膜晶体管元件的示意图。
图2A至图2H是本发明的一第一较佳实施例的薄膜晶体管元件的制作方法示意图。
图3是本发明的另一较佳实施例的薄膜晶体管元件的示意图。
图4是本发明的一第二较佳实施例的薄膜晶体管元件的示意图。
图5A至图5J是本发明的一第二较佳实施例的薄膜晶体管元件的制作方法示意图。
图6是本发明的又一较佳实施例的薄膜晶体管元件的示意图。
图7是本发明的一第三较佳实施例的薄膜晶体管元件的示意图。
图8是本发明的一第四较佳实施例的薄膜晶体管元件的示意图。
附图标记说明
10 基板 10A 第一导电类型区
10B 第二导电类型区 11A 第一栅极
11B 第二栅极 12A 第一源极
12B 第二源极 13A 第一漏极
13B 第二漏极 14 半导体层
14A 第一半导体图案 14B 第二半导体图案
14C 图案化半导体层 15 第一图案化掺杂层
16 第二图案化掺杂层 17 栅极介电层
17A 第一栅极介电层 17B 第二栅极介电层
18 层间介电层 19 接触孔洞
31 激光处理工艺 32 激光处理工艺
100 薄膜晶体管元件 101 薄膜晶体管元件
110 第一导电类型晶体管 120 第二导电类型晶体管
200 薄膜晶体管元件 201 薄膜晶体管元件
210 第一导电类型晶体管 220 第二导电类型晶体管
300 薄膜晶体管元件 310 第一导电类型晶体管
320 第二导电类型晶体管 400 薄膜晶体管元件
410 第一导电类型晶体管 420 第二导电类型晶体管
具体实施方式
为使本领域技术人员能更进一步了解本发明，下文特列举本发明的较佳实施例，并配合附图，详细说明本发明的构成内容及所欲达成的功效。
请参考图1。图1是本发明的一第一较佳实施例的薄膜晶体管元件的示意图。为了方便说明，本发明的各图式仅为示意以更容易了解本发明，其详细的比例可依照设计的需求进行调整。如图1所示，薄膜晶体管元件100包括一第一导电类型晶体管110以及一第二导电类型晶体管120。第一导电类型晶体管110包括一第一图案化掺杂层15、一第一栅极11A、一第一源极12A、一第一漏极13A以及一第一半导体图案14A。第二导电类型晶体管120包括一第二图案化掺杂层16、一第二栅极11B、一第二源极12B、一第二漏极13B以及一第二半导体图案16。在本实施例中，第一图案化掺杂层15可包括至少一N型掺杂物例如磷(phosphorous)或其他含磷的化合物，而第二图案化掺杂层16可包括至少一P型掺杂物例如硼(boron)或其他含硼的化合物，但本发明并不以此为限而可利用其他适合的N型掺杂物与P型掺杂物来分别形成第一图案化掺杂层15与第二图案化掺杂层16。此外，在本实施例中，第一导电类型晶体管110较佳为一N型薄膜晶体管而第二导电类型晶体管120较佳为一P型薄膜晶体管，但本发明并不以此为限。此外，在本实施例中，第一源极12A以及第一漏极13A是与第一图案化掺杂层15电性连结，而第二源极12B以及第二漏极13B是与第二图案化掺杂层16电性连结。在本实施例中，第一半导体图案14A以及第二半导体图案14B构成一图案化半导体层14C，亦即第一半导体图案14A以及第二半导体图案14B是分别为图案化半导体层14C的一部分，但不以此为限。例如，第一半导体图案14A以及第二半导体图案14B亦可为不同的半导体材料。本实施例的图案化半导体层14C可包括一多晶硅层，但并不以此为限而可利用其他适合的半导体材料例如非晶硅半导体、氧化物半导体或有机半导体等材料来形成图案化半导体层14C。另外，如图1所示，第一图案化掺杂层15是设置于第一半导体图案14A之下，且第二图案化掺杂层16是设置于第二半导体图案14B之上。本实施例的第一图案化掺杂层15与第二图案化掺杂层16可利用非离子注入工艺例如化学气相沉积(chemical vapor deposition，CVD)的方式加以形成，但不以此为限。例如第一图案化掺杂层15与第二图案化掺杂层16亦可利用离子注入方式来形成。另值得说明的是，如图1所示，本实施例的薄膜晶体管元件100可更包括一栅极介电层17设置于图案化半导体层14C、第一图案化掺杂层15以及第二图案化掺杂层16之上，而第一栅极11A以及第二栅极11B是设置于栅极介电层17之上。因此，本实施例的第一导电类型晶体管110与第二导电类型晶体管120是属于顶部栅极(top-gate)结构的薄膜晶体管。此外，本实施例的薄膜晶体管元件100可更包括一层间介电层18设置于栅极介电层17、第一栅极11A以及第二栅极11B之上。第一源极12A与第一漏极13A是穿过层间介电层18、栅极介电层17以及第一半导体图案14A而与第一图案化掺杂层15电性连结。第二源极12B以及第二漏极13B是穿过层间介电层18以及栅极介电层17而与第二图案化掺杂层16电性连结。值得说明的是，通过本实施例的结构，可利用一图案化导电层来形成第一源极12A、第一漏极13A、第二源极12B以及第二漏极13B而达到简化工艺步骤的效果，但本实施例并不以此为限而可视需要使用相同或不同的导电材料来形成各源极以及各漏极。
请参考图2A至图2H。图2A至图2H是本发明的一第一较佳实施例的薄膜晶体管元件的制作方法示意图。请注意图2A至图2H中各图之上半部为上视图而下半部为对应上视图的剖线A-A’所绘示的剖面图。本实施例的薄膜晶体管元件的制作方法包括下列步骤。如图2A所示，首先提供一基板10，基板10具有一第一导电类型区10A以及一第二导电类型区10B。然后，于基板10的第一导电类型区10A形成一第一图案化掺杂层15。在本实施例中，第一图案化掺杂层15可包括至少一N型掺杂物例如磷或其他含磷的化合物，但不以此为限。第一图案化掺杂层15可为利用一非离子注入工艺例如化学气相沉积、物理气相沉积(physical vapor deposition)或涂布(spin-on)成膜等方式一并于成膜时将掺杂物混入第一图案化掺杂层15中，但本发明并不以此为限而可将成膜工艺与注入掺杂物工艺例如离子注入工艺分别于不同工艺步骤中进行。
接着，如图2B所示，于基板10的第一导电类型区10A与第二导电类型区10B形成一半导体层14。本实施例的半导体层14可包括一非晶硅层，但不以此为限。第一导电类型区10A的半导体层14是覆盖第一图案化掺杂层15。接着，对半导体层14以及第一图案化掺杂层15进行一激光处理工艺31。在本实施例中，是通过激光处理工艺31将半导体层14由非晶硅层改质为一多晶硅层，但并不以此为限。另外值得注意的是，通过激光处理工艺31亦可同时使第一图案化掺杂层15的阻值降低。因此在本发明的制作方法中，可利用单一激光处理工艺31同时对半导体层14以及第一图案化掺杂层15产生处理效果，或是亦可视需要选择于半导体层14形成步骤之前先进行一激光处理工艺使第一图案化掺杂层15的阻值降低并接着于半导体层14形成之后再另进行激光处理工艺31来对半导体层14产生处理效果以及更进一步降低第一图案化掺杂层15的阻值。
然后，如图2C所示，于第二导电类型区10B的半导体层14上形成一第二图案化掺杂层16。在本实施例中，第二图案化掺杂层16可包括至少一N型掺杂物例如硼或其他含硼的化合物，但不以此为限。第二图案化掺杂层16的形成方式可参考上述对第一图案化掺杂层15形成方式的说明，在此并不再赘述。另值得说明的是，如图2C所示，本发明的制作方法可包括利用一激光处理工艺32对半导体层14、第一图案化掺杂层15与第二图案化掺杂层16进行处理，而激光处理工艺32的效果可包括降低第二图案化掺杂层16的阻值、使半导体层14由非晶硅层改质为多晶硅层或降低第一图案化掺杂层15的阻值，但并不以此为限。举例来说，本发明的制作方式可仅包括一次激光处理工艺例如激光处理工艺32同时对半导体层14、第一图案化掺杂层15以及第二图案化掺杂层16进行处理以使整体工艺步骤简化，或是亦可视需要选择性地再分别于半导体层14形成步骤之前进行一激光处理工艺或/及于第二图案化掺杂层16形成步骤之前进行激光处理工艺31，以确保有效地降低第一图案化掺杂层15与第二图案化掺杂层16的阻值。
接着，如图2D所示，对半导体层14进行图案化，以使第一导电类型区10A的半导体层14与第二导电类型区10B的半导体层14互相分离。在本实施例中，半导体层14经过图案化工艺后形成一图案化半导体层14C，而图案化半导体层14C包括位于第一导电类型区10A的一第一半导体图案14A以及位于第二导电类型区10B的一第二半导体图案14B。之后，如图2E所示，形成一栅极介电层17，同时覆盖第一半导体图案14A、第二半导体图案14B以及第二图案化掺杂层16。然后，如图2F所示，于第一导电类型区10A的栅极介电层17上形成一第一栅极11A，并于第二导电类型区10B的栅极介电层17上形成一第二栅极11B。第一栅极11A与第二栅极11B可由同一导电层并由同一图案化工艺加以定义，但不以此为限。随后如图2G所示，于栅极介电层17、第一栅极11A以及第二栅极11B上形成一层间介电层18。
接着，如图2H所示，于层间介电层18与栅极介电层17中形成复数个接触孔洞19，其中第二导电类型区10B的接触孔洞19暴露出部分的第二图案化掺杂层16，而第一导电类型区10A的接触孔洞19是更向下穿过第一半导体图案14A而暴露出部分的第一图案化掺杂层15。随后，于第一导电类型区10A形成一第一源极12A与一第一漏极13A，以及于第二导电类型区10B形成一第二源极12B与一第二漏极13B。第二源极12B与第二漏极13B是透过第二导电类型区10B的接触孔洞19与第二图案化掺杂层16电性连结，而第一源极12A与第一漏极13A是透过第一导电类型区10A的接触孔洞19与第一图案化掺杂层15电性连结。本实施例的第一源极12A、第一漏极13A、第二源极12B以及第二漏极13B可由同一导电层或分别由不同的导电层所形成，而导电层可由单层或多层的导电材料所形成。通过上述的制作方法可完成如图2H所示的薄膜晶体管元件100。值得说明的是，如图2H所示，本实施例的薄膜晶体管元件100的第一漏极13A可与第二栅极11B电性连结，此结构可利用于例如驱动有机发光二极体显示器的驱动元件设计中，而本实施例的薄膜晶体管元件100可视为一种互补式薄膜晶体管(complementary thin film transistor)元件，但本发明并不以此为限而可视设计需要弹性地使各栅极、各源极以及各漏极彼此电性连结或分离。
下文将针对本发明的薄膜晶体管元件及其制作方法的不同实施样态进行说明，且为简化说明，以下说明主要针对各实施例不同的处进行详述，而不再对相同的处作重复赘述。此外，本发明的各实施例中相同的元件是以相同的标号进行标示，以利于各实施例间互相对照。
请参考图3。图3是本发明的另一较佳实施样态的薄膜晶体管元件的示意图。如图3所示，本实施样态的薄膜晶体管元件101与上述的薄膜晶体管元件100的差异处在于薄膜晶体管元件101的第一漏极13A是与第二源极12B电性连接，且第一栅极11A是与第二栅极11B电性连结。换句话说，本实施样态的薄膜晶体管元件101可视为一种可利用于转换器(inverter)的互补式薄膜晶体管元件，但本发明并不以此为限。
请参考图4。图4是本发明的一第二较佳实施例的薄膜晶体管元件的示意图。如图4所示，薄膜晶体管元件200包括一第一导电类型晶体管210以及一第二导电类型晶体管220。与上述的第一较佳实施例不同的地方在于，本实施例的第一导电类型晶体管210更包括一第一栅极介电层17A设置于基板10与第一图案化掺杂层15之间，且第一栅极11A是设置于第一栅极介电层17A与基板10之间。此外，本实施例的第二导电类型晶体管220更包括一第二栅极介电层17B，设置于图案化半导体层14C、第一图案化掺杂层15以及第二图案化掺杂层16之上，且第二栅极11B是设置于第二栅极介电层17B之上。换句话说，本实施例的薄膜晶体管元件200除了另具有第一栅极介电层17A与第二栅极介电层17B以取代上述实施例的栅极介电层17，以及调整第一栅极11A的相对位置的外，其余各部件的特征与材料特性与上述第一较佳实施例相似，故在此并不再赘述。值得说明的是，如图4所示，本实施例的第一导电类型晶体管210可为一底部栅极(bottom-gate)结构的薄膜晶体管，而第二导电类型晶体管220可为一顶部栅极结构的薄膜晶体管，但本发明并不以此为限而可视设计需要调整第二导电类型晶体管220的第二栅极11B的相对位置。
请参考图5A至图5J。图5A至图5J是本发明的一第二较佳实施例的薄膜晶体管元件的制作方法示意图。请注意图5A至图5J中各图之上半部为上视图而下半部为对应上视图的剖线B-B’所绘示的剖面图。值得说明的是，如图5A至图5J所示，与上述第一较佳实施例的相异处在于，本实施例的薄膜晶体管元件200的制作方法是于第一图案化掺杂层15形成之前，于10基板的第一导电类型区10A内形成第一栅极11A，并接着于第一图案化掺杂层15形成之前，于基板10上形成一第一栅极介电层17A以覆盖第一栅极11A。此外，本实施例的制作方法另包括于基板10上形成一第二栅极介电层17B，覆盖第二导电类型区10B的半导体层14(也就是第二半导体图案14B)与第二图案化掺杂层16，并且于第二导电类型区10B的第二栅极介电层17B上形成第二栅极。除了上述各步骤外，本实施例的薄膜晶体管元件200的制作方法与上述第一较佳实施例相似，在此并不再赘述。值得说明的是，通过上述的制作方法可完成如图5J所示的薄膜晶体管元件200。如图5J所示，本实施例的薄膜晶体管元件200的第一漏极13A可与第二栅极11B电性连结，此结构可利用于例如驱动有机发光二极体显示器的驱动元件设计中，而本实施例的薄膜晶体管元件200亦可视为一种互补式薄膜晶体管元件，但本发明并不以此为限而可视设计需要弹性地使各栅极、各源极以及各漏极彼此电性连结或分离。
请参考图6。图6是本发明的又一较佳实施样态的薄膜晶体管元件的示意图。如图6所示，本实施样态的薄膜晶体管元件201与上述的薄膜晶体管元件200的差异处在于薄膜晶体管元件201的第一漏极13A是与第二源极12B电性连接，且第一栅极11A是与第二栅极11B电性连结。换句话说，本实施样态的薄膜晶体管元件201可视为一种可利用于转换器的互补式薄膜晶体管元件，但并不以此为限。
请参考图7。图7是本发明的一第三较佳实施例的薄膜晶体管元件的示意图。如图7所示，薄膜晶体管元件300包括一第一导电类型晶体管310以及一第二导电类型晶体管320。与上述的第一较佳实施例不同的地方在于，本实施例的第一源极12A与第一漏极13A是至少部分设置于基板10与第一图案化掺杂层15之间，换句话说，在制作本实施例的薄膜晶体管元件300时，可先于基板10上形成第一源极12A与第一漏极13A，接着再形成第一图案化掺杂层15以覆盖部分的第一源极12A与部分的第一漏极13A。本实施例的薄膜晶体管元件300除了第一源极12A与第一漏极13A，其余各部件的特征、材料特性以及制作方法与上述第一较佳实施例相似，故在此并不再赘述。此外，在本实施例中，亦可视设计需要弹性地使各栅极、各源极以及各漏极彼此电性连结或分离。
请参考图8。图8是本发明的一第四较佳实施例的薄膜晶体管元件的示意图。如图8所示，薄膜晶体管元件400包括一第一导电类型晶体管410以及一第二导电类型晶体管420。与上述的第二较佳实施例不同的地方在于，本实施例的第一源极12A与第一漏极13A是至少部分设置于第一栅极介电层17A与第一图案化掺杂层15之间，换句话说，在制作本实施例的薄膜晶体管元件400时，可先于第一栅极介电层17A形成后于第一栅极介电层17A上形成第一源极12A与第一漏极13A，接着再形成第一图案化掺杂层15以覆盖部分的第一源极12A与部分的第一漏极13A。本实施例的薄膜晶体管元件400除了第一源极12A与第一漏极13A，其余各部件的特征、材料特性以及制作方法与上述第二较佳实施例相似，故在此并不再赘述。此外，在本实施例中，亦可视设计需要弹性地使各栅极、各源极以及各漏极彼此电性连结或分离。
综合以上所述，本发明的薄膜晶体管元件是利用将不同导电类型的图案化掺杂层分别设置于半导体层的不同上下表面，达到简化工艺的效果，同时利用激光处理工艺来降低以非离子注入方式形成的掺杂层的阻抗，使得在工艺简化的状况下依然可获得高效能的薄膜晶体管元件。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明的保护范围。
Claims (20)
1.一种薄膜晶体管元件，设置于一基板上，该薄膜晶体管元件包括：
一第一导电类型晶体管，包括一第一图案化掺杂层、一第一栅极、一第一源极、一第一漏极以及一第一半导体图案，其中该第一源极以及该第一漏极是与该第一图案化掺杂层电性连结；以及
一第二导电类型晶体管，包括一第二图案化掺杂层、一第二栅极、一第二源极、一第二漏极以及一第二半导体图案，其中该第二源极以及该第二漏极是与该第二图案化掺杂层电性连结；
其中该第一半导体图案以及该第二半导体图案构成一图案化半导体层，该第一图案化掺杂层是设置于该第一半导体图案之下，且该第二图案化掺杂层是设置于该第二半导体图案之上。
2.如权利要求1所述的薄膜晶体管元件，其特征在于，该第一图案化掺杂层包括至少一N型掺杂物，且该第二图案化掺杂层包括至少一P型掺杂物。
3.如权利要求1所述的薄膜晶体管元件，其特征在于，该图案化半导体层包括一多晶硅层。
4.如权利要求1所述的薄膜晶体管元件，其特征在于，进一步包括一栅极介电层，设置于该图案化半导体层、该第一图案化掺杂层以及该第二图案化掺杂层之上，其中该第一栅极以及该第二栅极是设置于该栅极介电层之上。
5.如权利要求4所述的薄膜晶体管元件，其特征在于，进一步包括一层间介电层设置于该栅极介电层、该第一栅极以及该第二栅极之上，其中该第二源极以及该第二漏极是穿过该层间介电层以及该栅极介电层而与该第二图案化掺杂层电性连结，且该第一源极以及该第一漏极是穿过该层间介电层、该栅极介电层以及该第一半导体图案而与该第一图案化掺杂层电性连结。
6.如权利要求4所述的薄膜晶体管元件，其特征在于，进一步包括一层间介电层设置于该栅极介电层、该第一栅极以及该第二栅极之上，其中该第二源极以及该第二漏极是穿过该层间介电层以及该栅极介电层而与该第二图案化掺杂层电性连结，且该第一源极及该第一漏极是至少部分设置于该基板与该第一图案化掺杂层之间。
7.如权利要求1所述的薄膜晶体管元件，其特征在于，该第一导电类型晶体管进一步包括一第一栅极介电层，设置于该基板与该第一图案化掺杂层之间，且该第一栅极是设置于该第一栅极介电层与该基板之间；以及该第二导电类型晶体管更包括一第二栅极介电层，设置于该图案化半导体层、该第一图案化掺杂层以及该第二图案化掺杂层之上，且该第二栅极是设置于该第二栅极介电层之上。
8.如权利要求1所述的薄膜晶体管元件，其特征在于，该第一漏极与该第二栅极电性连结。
9.如权利要求1所述的薄膜晶体管元件，其特征在于该第一漏极是与该第二源极电性连接，该第一栅极是与该第二栅极电性连结。
10.一种薄膜晶体管元件的制作方法，包括：
提供一基板，该基板具有一第一导电类型区以及一第二导电类型区；
于该基板的该第一导电类型区形成一第一图案化掺杂层；
于该基板的该第一导电类型区与该第二导电类型区形成一半导体层，其中该第一导电类型区的该半导体层是覆盖该第一图案化掺杂层；
于该第二导电类型区的该半导体层上形成一第二图案化掺杂层；
图案化该半导体层，使该第一导电类型区的该半导体层与该第二导电类型区的该半导体层互相分离；以及
对该半导体层、该第一图案化掺杂层与该第二图案化掺杂层进行至少一次激光处理工艺。
11.如权利要求10所述的薄膜晶体管元件的制作方法，其特征在于，该激光处理工艺包括两次激光处理工艺，其中之一为于形成该第二图案化掺杂层之前对该半导体层以及该第一图案化掺杂层进行的一激光处理工艺，其中另一为于形成该第二图案化掺杂层之后对该半导体层、该第一图案化掺杂层与该第二图案化掺杂层进行的一激光处理工艺。
12.如权利要求10所述的薄膜晶体管元件的制作方法，其特征在于，该激光处理工艺是于形成该第二图案化掺杂层之后进行。
13.如权利要求10所述的薄膜晶体管元件的制作方法，其特征在于，该第一图案化掺杂层与该第二图案化掺杂层是分别利用一化学气相沉积工艺所形成。
14.如权利要求10所述的薄膜晶体管元件的制作方法，其特征在于，该第一图案化掺杂层包括至少一N型掺杂物，且该第二图案化掺杂层包括至少一P型掺杂物。
15.如权利要求10所述的薄膜晶体管元件的制作方法，其特征在于，该激光处理工艺将该半导体层由一非晶硅层改质为一多晶硅层。
16.如权利要求10所述的薄膜晶体管元件的制作方法，其特征在于进一步包括：
形成一栅极介电层，同时覆盖该第一导电类型区的该半导体层以及该第二导电类型区的该半导体层与该第二图案化掺杂层；
于该第一导电类型区的该栅极介电层上形成一第一栅极，以及于该第二导电类型区的该栅极介电层上形成一第二栅极；
于该第一导电类型区中形成一第一源极与一第一漏极，并使该第一源极以及该第一漏极与该第一图案化掺杂层电性连结；以及
于该第二导电类型区中形成一第二源极与一第二漏极，并使该第二源极以及该第二漏极与该第二图案化掺杂层电性连结。
17.如权利要求16所述的薄膜晶体管元件的制作方法，其特征在于进一步包括：
于该栅极介电层、该第一栅极以及该第二栅极上形成一层间介电层；以及
于该层间介电层与该栅极介电层中形成多个接触孔洞，以暴露出部分的该第二图案化掺杂层，其中该第二源极以及该第二漏极是透过该接触孔洞与该第二图案化掺杂层电性连结。
18.如权利要求10所述的薄膜晶体管元件的制作方法，其特征在于进一步包括：
于该第一图案化掺杂层形成之前，于该基板的该第一导电类型区形成一第一栅极；
于该第一图案化掺杂层形成之前，于该基板上形成一第一栅极介电层以覆盖该第一栅极；
于该基板上形成一第二栅极介电层，覆盖该第二导电类型区的半导体层与该第二图案化掺杂层；
于该第二导电类型区的该第二栅极介电层上形成一第二栅极；
于该第一导电类型区形成一第一源极与一第一漏极，并使该第一源极以及该第一漏极与该第一图案化掺杂层电性连结；以及
于该第二导电类型区形成一第二源极以及一第二漏极，并使该第二源极以及该第二漏极与该第二图案化掺杂层电性连结。
19.如权利要求18所述的薄膜晶体管元件的制作方法，其特征在于进一步包括：
于该第二栅极介电层以及该第二栅极上形成一层间介电层；以及
于该层间介电层与该第二栅极介电层中形成多个接触孔洞，以暴露出部分的该第二图案化掺杂层，其中该第二源极以及该第二漏极是通过该接触孔洞与该第二图案化掺杂层电性连结。
20.如权利要求10所述的薄膜晶体管元件的制作方法，其特征在于该第一图案化掺杂层与该第二图案化掺杂层是分别利用一非离子注入工艺所形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100116472 | 2011-05-11 | ||
| TW100116472A TWI422039B (zh) | 2011-05-11 | 2011-05-11 | 薄膜電晶體元件及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102222700A CN102222700A (zh) | 2011-10-19 |
| CN102222700B true CN102222700B (zh) | 2013-01-09 |
Family
ID=44779203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011101847670A Active CN102222700B (zh) | 2011-05-11 | 2011-06-28 | 薄膜晶体管元件及其制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8513668B2 (zh) |
| CN (1) | CN102222700B (zh) |
| TW (1) | TWI422039B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011010542A1 (en) * | 2009-07-23 | 2011-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| TWI527201B (zh) | 2013-11-06 | 2016-03-21 | 友達光電股份有限公司 | 畫素結構及其製造方法 |
| CN103715196B (zh) * | 2013-12-27 | 2015-03-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| TWI535034B (zh) | 2014-01-29 | 2016-05-21 | 友達光電股份有限公司 | 畫素結構及其製作方法 |
| CN105514126B (zh) * | 2016-02-19 | 2019-01-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN105742308B (zh) * | 2016-02-29 | 2019-09-13 | 深圳市华星光电技术有限公司 | 互补型薄膜晶体管及其制造方法 |
| CN107818986A (zh) * | 2016-09-14 | 2018-03-20 | 天马日本株式会社 | 半导体装置及其制造方法和显示设备及其制造方法 |
| CN106847837B (zh) * | 2017-04-26 | 2020-01-10 | 京东方科技集团股份有限公司 | 一种互补型薄膜晶体管及其制作方法和阵列基板 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB582486A (en) * | 1941-12-08 | 1946-11-19 | British Thomson Houston Co Ltd | Improvements relating to electron discharge devices of the velocity modulation type employing resonating chambers |
| EP0582486A2 (en) * | 1992-08-07 | 1994-02-09 | Sharp Kabushiki Kaisha | A thin film transistor pair and a process for fabricating the same |
| JPH09191114A (ja) * | 1997-01-21 | 1997-07-22 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7122828B2 (en) * | 2003-09-24 | 2006-10-17 | Lucent Technologies, Inc. | Semiconductor devices having regions of induced high and low conductivity, and methods of making the same |
| KR100599595B1 (ko) * | 2004-05-24 | 2006-07-13 | 삼성에스디아이 주식회사 | 발광표시 장치용 반도체 소자 및 그 제조 방법 |
| US8354674B2 (en) * | 2007-06-29 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer |
| TWI375282B (en) * | 2007-12-06 | 2012-10-21 | Chimei Innolux Corp | Thin film transistor(tft)manufacturing method and oled display having tft manufactured by the same |
| KR101496150B1 (ko) * | 2008-08-19 | 2015-02-27 | 삼성전자주식회사 | 산화물 반도체 및 이를 포함하는 박막 트랜지스터 |
-
2011
- 2011-05-11 TW TW100116472A patent/TWI422039B/zh active
- 2011-06-28 CN CN2011101847670A patent/CN102222700B/zh active Active
- 2011-12-07 US US13/313,023 patent/US8513668B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TW201246549A (en) | 2012-11-16 |
| TWI422039B (zh) | 2014-01-01 |
| US8513668B2 (en) | 2013-08-20 |
| US20120286279A1 (en) | 2012-11-15 |
| CN102222700A (zh) | 2011-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102222700B (zh) | 薄膜晶体管元件及其制作方法 | |
| US8759832B2 (en) | Semiconductor device and electroluminescent device and method of making the same | |
| CN107170758A (zh) | 柔性显示基板及其制作方法、显示装置 | |
| CN102881657B (zh) | 一种cmos晶体管及其制造方法 | |
| CN104205341B (zh) | 半导体器件及其制造方法 | |
| CN102664194B (zh) | 薄膜晶体管 | |
| CN104617104B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN107331669A (zh) | Tft驱动背板的制作方法 | |
| CN105140208B (zh) | 电子元件及其制法 | |
| CN104064688A (zh) | 具有存储电容的tft基板的制作方法及该tft基板 | |
| CN104170069A (zh) | 半导体器件及其制造方法 | |
| CN102842587B (zh) | 阵列基板及其制作方法、显示装置 | |
| US20180212010A1 (en) | Array substrate of oled display device and manufacturing method thereof | |
| CN107705704A (zh) | 显示设备及其制造方法 | |
| CN204028524U (zh) | 显示基板及显示装置 | |
| CN100470764C (zh) | 平面显示器的半导体结构及其制造方法 | |
| CN102403313B (zh) | 半导体元件及其制作方法 | |
| CN103579178B (zh) | 置于集成电路产品中装置层级的电容器及其制作方法 | |
| CN111834292A (zh) | 一种显示基板及其制作方法、显示面板及显示装置 | |
| CN102496621B (zh) | 半导体组件及电致发光组件及其制作方法 | |
| CN104466020A (zh) | 一种ltps像素单元及其制造方法 | |
| CN104247031B (zh) | 半导体装置及其制造方法 | |
| CN103021942B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN104380474B (zh) | 半导体装置及其制造方法 | |
| CN103367458B (zh) | 薄膜晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |