CN103367458B - 薄膜晶体管及其制造方法 - Google Patents
薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN103367458B CN103367458B CN201310016178.0A CN201310016178A CN103367458B CN 103367458 B CN103367458 B CN 103367458B CN 201310016178 A CN201310016178 A CN 201310016178A CN 103367458 B CN103367458 B CN 103367458B
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- thin film
- dielectric
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 238000002161 passivation Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 abstract 3
- 239000011368 organic material Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 230000005622 photoelectricity Effects 0.000 description 2
- 230000008719 thickening Effects 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Abstract
本发明揭露一种薄膜晶体管及其制造方法。薄膜晶体管含有基板、漏极与源极电极层、半导体层、第一介电层、第二介电层、栅极电极层、保护钝化层以及像素电极层。漏极与源极电极层位于基板上，此漏极与源极电极层划分为漏极区域以及源极区域；半导体层与第一介电层位于漏极与源极电极层上，其中此第一介电层的厚度具有上限；第二介电层位于半导体层与第一介电层之上，其中此第二介电层的厚度具有下限；栅极电极层位于第二介电层之上；保护钝化层位于栅极电极层之上，像素电极层则位于保护钝化层之上。
Description
技术领域
本发明是有关于一种晶体管，且特别是有关于一种薄膜晶体管。
背景技术
在半导体元件制造领域当中，数字电路集成化的成功使得电子及资讯业的进展一日千里；近年来，更将此数字技术扩展至一些模拟的领域之中。传统上，半导体集成电路中仅具有单一介电层，然而随着集成电路的设计日趋复杂，单一介电层已经不符合新一代集成电路的需要。在传统方法中，制造高压元件时，需培养较厚的栅极氧化层才能承受高压的工作环境。
在传统的薄膜晶体管设计当中，可以使栅极与源/漏极电极部分重叠或是分隔而不重叠。倘若在设计上使这些电极分离而不重叠，在蚀刻的过程当中可能会因对位不良而产生均匀性不佳的问题，影响薄膜晶体管的电性均匀性，也会因为最小解析度限制而影响栅极的线宽。
另一方面，倘若让薄膜晶体管的源极与栅极、漏极与栅极产生重叠，虽然可以避免光电流问题，然而，相互重叠的电极将会产生杂散电容，影响晶体管的操作速度；加上薄膜晶体管的部分材料层需要连续成膜，倘若需要增加介电层的厚度来降低杂散电容，则会因为介电层厚度增加而使导通电流量减少，影响晶体管的工作效能。
发明内容
因此，本发明的一方面提供一种薄膜晶体管，通过调整电极与电极之间的介电层厚度，或是通过调整介电层的介电系数来降低杂散电容，同时仍然能够维持薄膜晶体管的导通电流量，加快薄膜晶体管的操作速度。
依据本发明一实施例，薄膜晶体管含有一基板、一漏极与源极电极层、一半导体层与一第一介电层、一第二介电层、一栅极电极层、一保护钝化层以及一像素电极层。漏极与源极电极层位于基板上，其中漏极与源极电极层划分为一漏极区域以及一源极区域；半导体层与第一介电层位于漏极与源极电极层上，其中此第一介电层的厚度具有上限；第二介电层位于半导体层与第一介电层之上，其中第二介电层的厚度具有下限；栅极电极层位于第二介电层之上；保护钝化层位于栅极电极层之上，像素电极层则位于保护钝化层之上。
本发明的另一方面提供一种薄膜晶体管的制作方法，此方法是调整电极与电极之间的介电层厚度，或是调整介电层的介电系数来降低杂散电容，与此同时仍然保有薄膜晶体管的原始导通电流量值，同时加快薄膜晶体管的操作速度。
依据本发明另一实施例，薄膜晶体管制造方法首先提供一基板，于基板上形成一漏极与源极电极层，并将漏极与源极电极层划分为一漏极区域以及一源极区域；然后于漏极与源极电极层上形成一半导体层与一第一介电层，其中是使第一介电层的厚度小于等于一第一厚度标准值；接着于半导体层与第一介电层上形成一第二介电层，其中是使第二介电层的厚度大于等于一第二厚度标准值；再于该第二介电层上依序形成一栅极电极层、一保护钝化层以及一像素电极层。
以上实施例的薄膜晶体管及其制造方法，通过调整电极与电极之间的介电层厚度或是介电层的介电系数，来减少杂散电容，增加薄膜晶体管的操作速度。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：
图1是绘示本发明一实施方式薄膜晶体管制造方法的流程图；
图2A至图2F是绘示本发明一实施方式薄膜晶体管的制作流程剖面图。
【主要元件符号说明】
101~113︰步骤 200︰薄膜晶体管
201︰基板 203︰漏极与源极电极层
203a：源极区域 203b：漏极区域
205︰半导体层 207︰第一介电层
209︰第二介电层 211︰栅极电极层
213︰保护钝化层 215︰像素电极层
219︰接触窗
具体实施方式
以下实施例的薄膜晶体管及其制造方法，通过调整电极与电极之间的介电层(Gate insulator)的厚度或是介电系数，来减少杂散电容，增加薄膜晶体管的操作速度。
请同时参照图1以及图2A至图2F，其是绘示本发明一实施方式薄膜晶体管制造方法的流程图以及薄膜晶体管的制作流程剖面图。薄膜晶体管制造方法首先提供一基板201(步骤101)，于基板201上形成漏极与源极电极层203，并将漏极与源极电极层203划分为漏极区域203b以及源极区域203a(步骤103)，使漏极区域203b与源极区域203a位于同一平面上，减少因栅极电极蚀刻制程对位不准确，使材料层偏移所导致的不均匀性。
接着，于漏极与源极电极层203上形成半导体层205与第一介电层207(步骤105)，其中是使第一介电层207的厚度小于等于第一厚度标准值。详细来说，可以使第一介电层207的厚度小于等于第一厚度标准值3000(埃，10-10)，也可以使第一介电层207的厚度范围介于大于等于500至小于等于3000之间。
在步骤105的后，接着于半导体层205与第一介电层207上形成第二介电层209(步骤107)，其中是使第二介电层209的厚度大于等于第二厚度标准值。举例来说，可以使第二介电层209的厚度大于等于第二厚度标准值1500，也可以使第二介电层209的厚度介于大于等于1500至小于等于2um之间。在本发明此一实施例当中，通常都会使第一介电层207的厚度小于第二介电层209的厚度，其中，第一介电层207的厚度尽量减少至可施行范围来增加导通电流，或使用高介电系数材质，例如氮硅化合物SiNx、氧硅化合物SiOx，来增加导通电流，第二介电层209则增加厚度至可施行范围，或使用更低介电系数材质，例如有机材料以及树脂，来减少栅极、源极之间，以及栅极、漏极之间的杂散电容。
在形成第二介电层209后，接着于第二介电层209上依序堆叠形成栅极电极层211、保护钝化层(Passivation layer)213，以及像素电极层215，其中可使漏极区域203b、源极区域203a与栅极电极层211所在区域部分重叠(Overlap)，以避免半导体结构受光照射产生电流，引发光电流问题。综合来说，此一实施例的薄膜晶体管制造方法，利用六道微影蚀刻制程(Mask)，也就是步骤103至步骤113，分别形成薄膜晶体管的各结构层，来制造出此薄膜晶体管。
请再次参照图2F，其是绘示本发明一实施方式薄膜晶体管的剖面图。薄膜晶体管200主要含有基板201、漏极与源极电极层203、半导体层205、第一介电层207、第二介电层209、栅极电极层211、保护钝化层213，以及像素电极层215。
漏极与源极电极层203位于基板201上，其中漏极与源极电极层203划分为源极区域203a以及漏极区域203b，源极区域203a与漏极区域203b之间存在一接触窗219但两者仍然位于同一平面上，来减少电极蚀刻制程错位所导致均匀性不佳的问题。半导体层205与第一介电层207位于漏极与源极电极层203上，可以选择多晶硅来制作此半导体层205。半导体层205与第一介电层207会填满接触窗219；其中第一介电层207的厚度具有上限，例如，第一介电层的厚度可小于等于3000或是介于大于等于500至小于等于3000之间。
第二介电层209位于半导体层205与第一介电层207之上，其主要为一低介电系数层，例如有机材料与树脂，使第二介电层209的介电系数低于第一介电层207的介电系数，其中此第二介电层209的厚度具有下限，例如，第二介电层209的厚度可大于等于1500，或是介于大于等于1500至小于等于2um之间，使第一介电层207的厚度小于第二介电层209的厚度。除此之外，第二介电层209的厚度可以随需要而具有变化，例如，第二介电层209可以具有两种不同的厚度，也就是图2F当中的厚度A与厚度B，来适应薄膜晶体管的结构。
栅极电极层211位于第二介电层209之上，其中源极区域203a、漏极区域203b与栅极电极层211所在区域部分重叠，保护钝化层213位于栅极电极层211之上，最后，像素电极层215位于保护钝化层213之上。在此一实施例当中，漏极与源极电极层203、半导体层205、第一介电层207、第二介电层209、保护钝化层213，以及像素电极层215形成一上栅极结构(Top gate)。
在此一实施例当中，可以选择单独对第二介电层209的厚度进行加厚来降低杂散电容的影响，也可以一并选择低介电系数材料来形成第二介电层209，例如有机材料、树脂等，来进一步降低杂散电容的影响。
以上实施例的薄膜晶体管及其制造方法，通过增厚电极与电极之间的第二介电层厚度，或是以低介电系数材料来制作第二介电层，以减少杂散电容，增加薄膜晶体管的操作速度；同时采用较薄的第一介电层，避免降低晶体管的导通电流。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何在本发明所属技术领域当中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。
Claims (16)
1.一种薄膜晶体管，其特征在于，包含：
一漏极与源极电极层，位于一基板上，其中该漏极与源极电极层划分为一漏极区域以及一源极区域；
一半导体层与一第一介电层，位于该漏极与源极电极层上，其中该半导体层覆盖且接触一部分的该漏极区域及该源极区域的上表面，且该第一介电层覆盖且接触该半导体层的上表面；
一第二介电层，位于该半导体层与该第一介电层之上，且接触该半导体层的一侧表面、该源极区域的一侧表面与该漏极区域的一侧表面，其中该第二介电层具有一开口及另一开口，该开口暴露一部分的该源极区域，该另一开口暴露一部分的该第一介电层，该第二介电层的介电系数低于该第一介电层的介电系数；
一栅极电极层，位于该第二介电层之上及该另一开口内以接触该部分的该第一介电层，且该漏极区域及该源极区域分别与该栅极电极层的所在区域相互部分重叠，且该第一介电层及该第二介电层位于相互部分重叠的该漏极区域与该栅极电极层的该所在区域之间，以及相互部分重叠的该源极区域与该栅极电极层的该所在区域之间；
一保护钝化层，位于该栅极电极层之上；以及
一像素电极层，位于该第二介电层的该开口中，且接触该源极区域。
2.根据权利要求1所述的薄膜晶体管，其特征在于，该第一介电层的厚度小于等于
3.根据权利要求1所述的薄膜晶体管，其特征在于，该第一介电层的厚度范围为大于等于至小于等于
4.根据权利要求1所述的薄膜晶体管，其特征在于，该第二介电层的厚度大于等于
5.根据权利要求1所述的薄膜晶体管，其特征在于，该第二介电层的厚度范围为大于等于至小于等于2um。
6.根据权利要求1所述的薄膜晶体管，其特征在于，该第一介电层的厚度小于该第二介电层的厚度。
7.根据权利要求1所述的薄膜晶体管，其特征在于，该漏极与源极电极层、该半导体层、该第一介电层、该第二介电层、该保护钝化层，以及该像素电极层形成一上栅极结构。
8.根据权利要求1所述的薄膜晶体管，其特征在于，该漏极区域与该源极区域位于同一平面上。
9.根据权利要求1所述的薄膜晶体管，其特征在于，该第二介电层为一低介电系数层。
10.一种薄膜晶体管制造方法，其特征在于，包含：
提供一基板；
于该基板上形成一漏极与源极电极层，并将该漏极与源极电极层划分为一漏极区域以及一源极区域；
于该漏极与源极电极层上形成一半导体层与一第一介电层，其中该半导体层覆盖且接触一部分的该漏极区域及该源极区域的上表面，且该第一介电层覆盖且接触该半导体层的上表面；
于该半导体层与该第一介电层上形成一第二介电层，其中该第二介电层接触该半导体层的一侧表面、该源极区域的一侧表面与该漏极区域的一侧表面，其中该第二介电层具有一开口及另一开口，该开口暴露一部分的该源极区域，该另一开口暴露一部分的该第一介电层，该第二介电层的介电系数低于该第一介电层的介电系数；
于该第二介电层上及该另一开口内形成一栅极电极层，以使该栅极电极层接触该部分的该第一介电层，且该漏极区域及该源极区域分别与该栅极电极层的所在区域相互部分重叠，且该第一介电层及该第二介电层位于相互部分重叠的该漏极区域与该栅极电极层的该所在区域之间，以及相互部分重叠的该源极区域与该栅极电极层的该所在区域之间；
于该栅极电极层上形成一保护钝化层；以及
于该第二介电层的该开口中形成一像素电极层，该像素电极层接触该源极区域。
11.根据权利要求10所述的薄膜晶体管制造方法，其特征在于，是使该第一介电层的厚度小于等于
12.根据权利要求10所述的薄膜晶体管制造方法，其特征在于，是使该第二介电层的厚度大于等于
13.根据权利要求10所述的薄膜晶体管制造方法，其特征在于，是使该第一介电层的厚度小于该第二介电层的厚度。
14.根据权利要求10所述的薄膜晶体管制造方法，其特征在于，是使该漏极区域与该源极区域位于同一平面上。
15.根据权利要求10所述的薄膜晶体管制造方法，其特征在于，是以一低介电系数材料形成该第二介电层。
16.根据权利要求10所述的薄膜晶体管制造方法，其特征在于，是以一高介电系数材料形成该第一介电层。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201261619433P | 2012-04-03 | 2012-04-03 | |
| US61/619,433 | 2012-04-03 | ||
| TW101136374A TWI500162B (zh) | 2012-04-03 | 2012-10-02 | 薄膜電晶體及其製造方法 |
| TW101136374 | 2012-10-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103367458A CN103367458A (zh) | 2013-10-23 |
| CN103367458B true CN103367458B (zh) | 2017-03-01 |
Family
ID=49233679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310016178.0A Active CN103367458B (zh) | 2012-04-03 | 2013-01-16 | 薄膜晶体管及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9368630B2 (zh) |
| CN (1) | CN103367458B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105954953A (zh) * | 2016-07-13 | 2016-09-21 | 深圳市华星光电技术有限公司 | 液晶显示面板和显示装置 |
| CN108666218A (zh) * | 2017-03-29 | 2018-10-16 | 京东方科技集团股份有限公司 | 薄膜晶体管和显示基板及其制作方法、显示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1409417A (zh) * | 2002-09-23 | 2003-04-09 | 中国科学院长春应用化学研究所 | 有机薄膜晶体管及制备方法 |
| CN1753202A (zh) * | 2004-09-20 | 2006-03-29 | 三星Sdi株式会社 | 有机薄膜晶体管及包括该有机薄膜晶体管的平板显示器 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2730129B2 (ja) * | 1989-02-06 | 1998-03-25 | カシオ計算機株式会社 | 薄膜トランジスタ |
| JP2001244467A (ja) * | 2000-02-28 | 2001-09-07 | Hitachi Ltd | コプラナー型半導体装置とそれを用いた表示装置および製法 |
| WO2003052841A1 (en) * | 2001-12-19 | 2003-06-26 | Avecia Limited | Organic field effect transistor with an organic dielectric |
| KR101090250B1 (ko) * | 2004-10-15 | 2011-12-06 | 삼성전자주식회사 | 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법 |
| JP2006229185A (ja) | 2005-01-19 | 2006-08-31 | Sharp Corp | 薄膜トランジスタ基板、その製造方法、半導体装置及び液晶表示装置 |
| KR101197053B1 (ko) * | 2005-09-30 | 2012-11-06 | 삼성디스플레이 주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
| US8987808B2 (en) * | 2006-03-29 | 2015-03-24 | Cambridge Enterprise Limited | Thin film transistor with accurately aligned electrode patterns and electronic device(s) that include same |
| KR101243809B1 (ko) * | 2006-06-30 | 2013-03-18 | 엘지디스플레이 주식회사 | 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법 |
| KR101279927B1 (ko) * | 2006-10-16 | 2013-07-04 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| JP2009021276A (ja) | 2007-07-10 | 2009-01-29 | Mitsubishi Electric Corp | 薄膜トランジスタ、表示装置、及び薄膜トランジスタの製造方法 |
| JP5642447B2 (ja) * | 2009-08-07 | 2014-12-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR101806271B1 (ko) * | 2010-05-14 | 2017-12-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
-
2013
- 2013-01-16 CN CN201310016178.0A patent/CN103367458B/zh active Active
- 2013-01-28 US US13/751,168 patent/US9368630B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1409417A (zh) * | 2002-09-23 | 2003-04-09 | 中国科学院长春应用化学研究所 | 有机薄膜晶体管及制备方法 |
| CN1753202A (zh) * | 2004-09-20 | 2006-03-29 | 三星Sdi株式会社 | 有机薄膜晶体管及包括该有机薄膜晶体管的平板显示器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9368630B2 (en) | 2016-06-14 |
| CN103367458A (zh) | 2013-10-23 |
| US20130256670A1 (en) | 2013-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8759832B2 (en) | Semiconductor device and electroluminescent device and method of making the same | |
| WO2019071725A1 (zh) | 顶栅自对准金属氧化物半导体tft及其制作方法 | |
| CN104752343B (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| US11362114B2 (en) | Array substrate and method for manufacturing the same and display device | |
| CN107204309B (zh) | 双栅极金属氧化物半导体tft基板的制作方法及其结构 | |
| CN106098699B (zh) | 一种阵列基板、其制作方法、显示面板及其制作方法 | |
| KR20160059003A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| CN105140208B (zh) | 电子元件及其制法 | |
| JP2007073562A (ja) | 薄膜トランジスタ | |
| CN102222700B (zh) | 薄膜晶体管元件及其制作方法 | |
| US11121226B2 (en) | Thin film transistor and method for manufacturing the same, array substrate and display device | |
| CN104900654A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN104867870A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| US10115833B2 (en) | Self-aligned heterojunction field effect transistor | |
| US20220255025A1 (en) | Oled display panel and display device | |
| CN109671722B (zh) | 有机发光二极管阵列基板及其制造方法 | |
| TWI497689B (zh) | 半導體元件及其製造方法 | |
| CN105047607A (zh) | 氧化物半导体tft基板的制作方法及其结构 | |
| TWI567871B (zh) | 薄膜電晶體及其製造方法 | |
| CN109742153B (zh) | 阵列基板、薄膜晶体管及其制造方法 | |
| CN103367458B (zh) | 薄膜晶体管及其制造方法 | |
| US20140117379A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN111969008A (zh) | 有机发光显示基板及其制备方法、显示装置 | |
| CN110224031A (zh) | 改善金属氧化物tft特性的结构与其制作方法 | |
| CN104380474B (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |