TWI422039B - 薄膜電晶體元件及其製作方法 - Google Patents

薄膜電晶體元件及其製作方法 Download PDF

Info

Publication number
TWI422039B
TWI422039B TW100116472A TW100116472A TWI422039B TW I422039 B TWI422039 B TW I422039B TW 100116472 A TW100116472 A TW 100116472A TW 100116472 A TW100116472 A TW 100116472A TW I422039 B TWI422039 B TW I422039B
Authority
TW
Taiwan
Prior art keywords
layer
gate
patterned
thin film
film transistor
Prior art date
Application number
TW100116472A
Other languages
English (en)
Other versions
TW201246549A (en
Inventor
Wei Lun Hsu
Chia Chun Kao
Shou Peng Weng
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW100116472A priority Critical patent/TWI422039B/zh
Priority to CN2011101847670A priority patent/CN102222700B/zh
Priority to US13/313,023 priority patent/US8513668B2/en
Publication of TW201246549A publication Critical patent/TW201246549A/zh
Application granted granted Critical
Publication of TWI422039B publication Critical patent/TWI422039B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs

Description

薄膜電晶體元件及其製作方法
本發明係關於一種薄膜電晶體元件及其製作方法，尤指一種利用非離子植入製程以及雷射處理製程來形成低阻抗摻雜層的薄膜電晶體及其製作方法。
多晶矽(poly silicon)薄膜電晶體藉由多晶矽材料本身高電子移動率(electrical mobility)的特性因而具有較一般廣泛使用之非晶矽薄膜電晶體更佳的電性表現。隨著低溫多晶矽(low temperature poly silicon,LTPS)製程技術不斷精進，一些主要問題例如大面積之薄膜均勻性不佳已逐漸獲得改善。因此，目前低溫多晶矽製程亦朝著更大尺寸基板應用上進行發展。然而，於習知的低溫多晶矽製程中，一般係利用離子植入(ion implant)製程來形成摻雜層以降低薄膜電晶體中的接觸阻抗，而用來進行離子植入製程的離子植入機要導入大尺寸基板製程，除了許多技術問題還需克服之外，機台製作成本亦是另一大問題。因此，如何以其他方式來形成低阻抗之摻雜層亦為目前業界致力發展的方向之一。
另外，由於低溫多晶矽具有可搭配不同導電類型摻雜層以組成N型薄膜電晶體或P型薄膜電晶體的特性，因此低溫多晶矽製程一般亦可用來於一基板上同時形成N型薄膜電晶體以及P型薄膜電晶體。而於習知的低溫多晶矽製程中，係在同一平面上分別形成圖案化N型摻雜層以及圖案化P型摻雜層，因此需增加許多額外的製程步驟以避免各不同導電類型摻雜層形成時造成互相影響，但另一方面卻也因此使得整體製程複雜化並相對地使成本增加。
本發明之主要目的之一在於提供一種薄膜電晶體元件及其製作方法，利用非離子植入製程以及雷射處理製程來形成低阻抗之摻雜層，同時搭配將不同導電類型之摻雜層設置於不同平面上之設計，達到製程簡化、效能提升以及成本降低之效果。
為達上述目的，本發明之一較佳實施例提供一種薄膜電晶體元件。此薄膜電晶體元件包括一第一導電類型電晶體以及一第二導電類型電晶體。第一導電類型電晶體包括一第一圖案化摻雜層、一第一閘極、一第一源極、一第一汲極以及一第一半導體圖案。第二導電類型電晶體包括一第二圖案化摻雜層、一第二閘極、一第二源極、一第二汲極以及一第二半導體圖案。第一源極以及第一汲極係與第一圖案化摻雜層電性連結，而第二源極以及第二汲極係與第二圖案化摻雜層電性連結。第一半導體圖案以及第二半導體圖案構成一圖案化半導體層。第一圖案化摻雜層係設置於第一半導體圖案之下，且第二圖案化摻雜層係設置於第二半導體圖案之上。
為達上述目的，本發明之一較佳實施例提供一種薄膜電晶體元件的製作方法。此製作方法包括：提供一基板，基板具有一第一導電類型區以及一第二導電類型區；於基板之第一導電類型區形成一第一圖案化摻雜層；於基板之第一導電類型區與第二導電類型區形成一半導體層，其中第一導電類型區之半導體層係覆蓋第一圖案化摻雜層；於第二導電類型區之半導體層上形成一第二圖案化摻雜層；圖案化半導體層，以使第一導電類型區之半導體層與第二導電類型區之半導體層互相分離；以及對半導體層、第一圖案化摻雜層以及第二圖案化摻雜層進行至少一次雷射處理製程。
本發明係利用非離子植入製程於不同表面上形成不同導電類型的圖案化摻雜層，並搭配雷射處理製程來降低摻雜層的阻抗，以實現經由簡化的製程來同時製作具有高效能之不同導電類型的薄膜電晶體。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。
請參考第1圖。第1圖繪示了本發明之一第一較佳實施例之薄膜電晶體元件的示意圖。為了方便說明，本發明之各圖式僅為示意以更容易了解本發明，其詳細的比例可依照設計的需求進行調整。如第1圖所示，薄膜電晶體元件100包括一第一導電類型電晶體110以及一第二導電類型電晶體120。第一導電類型電晶體110包括一第一圖案化摻雜層15、一第一閘極11A、一第一源極12A、一第一汲極13A以及一第一半導體圖案14A。第二導電類型電晶體120包括一第二圖案化摻雜層16、一第二閘極11B、一第二源極12B、一第二汲極13B以及一第二半導體圖案16。在本實施例中，第一圖案化摻雜層15可包括至少一N型摻雜物例如磷(phosphorous)或其他含磷之化合物，而第二圖案化摻雜層16可包括至少一P型摻雜物例如硼(boron)或其他含硼之化合物，但本發明並不以此為限而可利用其他適合之N型摻雜物與P型摻雜物來分別形成第一圖案化摻雜層15與第二圖案化摻雜層16。此外，在本實施例中，第一導電類型電晶體110較佳為一N型薄膜電晶體而第二導電類型電晶體120較佳為一P型薄膜電晶體，但本發明並不以此為限。此外，在本實施例中，第一源極12A以及第一汲極13A係與第一圖案化摻雜層15電性連結，而第二源極12B以及第二汲極13B係與第二圖案化摻雜層16電性連結。在本實施例中，第一半導體圖案14A以及第二半導體圖案14B構成一圖案化半導體層14C，亦即第一半導體圖案14A以及第二半導體圖案14B係分別為圖案化半導體層14C的一部分，但不以此為限。例如，第一半導體圖案14A以及第二半導體圖案14B亦可為不同的半導體材料。本實施例之圖案化半導體層14C可包括一多晶矽層，但並不以此為限而可利用其他適合的半導體材料例如非晶矽半導體、氧化物半導體或有機半導體等材料來形成圖案化半導體層14C。另外，如第1圖所示，第一圖案化摻雜層15係設置於第一半導體圖案14A之下，且第二圖案化摻雜層16係設置於第二半導體圖案14B之上。本實施例之第一圖案化摻雜層15與第二圖案化摻雜層16可利用非離子植入製程例如化學氣相沉積(chemical vapor deposition,CVD)的方式加以形成，但不以此為限。例如第一圖案化摻雜層15與第二圖案化摻雜層16亦可利用離子植入方式來形成。另值得說明的是，如第1圖所示，本實施例之薄膜電晶體元件100可更包括一閘極介電層17設置於圖案化半導體層14C、第一圖案化摻雜層15以及第二圖案化摻雜層16之上，而第一閘極11A以及第二閘極11B係設置於閘極介電層17之上。因此，本實施例之第一導電類型電晶體110與第二導電類型電晶體120係屬於頂部閘極(top-gate)結構之薄膜電晶體。此外，本實施例之薄膜電晶體元件100可更包括一層間介電層18設置於閘極介電層17、第一閘極11A以及第二閘極11B之上。第一源極12A與第一汲極13A係穿過層間介電層18、閘極介電層17以及第一半導體圖案14A而與第一圖案化摻雜層15電性連結。第二源極12B以及第二汲極13B係穿過層間介電層18以及閘極介電層17而與第二圖案化摻雜層16電性連結。值得說明的是，藉由本實施例之結構，可利用一圖案化導電層來形成第一源極12A、第一汲極13A、第二源極12B以及第二汲極13B而達到簡化製程步驟的效果，但本實施例並不以此為限而可視需要使用相同或不同之導電材料來形成各源極以及各汲極。
請參考第2A圖至第2H圖。第2A圖至第2H圖繪示了本發明之一第一較佳實施例之薄膜電晶體元件的製作方法示意圖。請注意第2A圖至第2H圖中各圖的上半部為上視圖而下半部為對應上視圖之剖線A-A’所繪示之剖面圖。本實施例之薄膜電晶體元件的製作方法包括下列步驟。如第2A圖所示，首先提供一基板10，基板10具有一第一導電類型區10A以及一第二導電類型區10B。然後，於基板10之第一導電類型區10A形成一第一圖案化摻雜層15。在本實施例中，第一圖案化摻雜層15可包括至少一N型摻雜物例如磷或其他含磷之化合物，但不以此為限。第一圖案化摻雜層15可為利用一非離子植入製程例如化學氣相沉積、物理氣相沉積(physical vapor deposition)或塗佈(spin-on)成膜等方式一併於成膜時將摻雜物混入第一圖案化摻雜層15中，但本發明並不以此為限而可將成膜製程與植入摻雜物製程例如離子植入製程分別於不同製程步驟中進行。
接著，如第2B圖所示，於基板10之第一導電類型區10A與第二導電類型區10B形成一半導體層14。本實施例之半導體層14可包括一非晶矽層，但不以此為限。第一導電類型區10A之半導體層14係覆蓋第一圖案化摻雜層15。接著，對半導體層14以及第一圖案化摻雜層15進行一雷射處理製程31。在本實施例中，係藉由雷射處理製程31將半導體層14由非晶矽層改質為一多晶矽層，但並不以此為限。另外值得注意的是，藉由雷射處理製程31亦可同時使第一圖案化摻雜層15的阻值降低。因此在本發明之製作方法中，可利用單一雷射處理製程31同時對半導體層14以及第一圖案化摻雜層15產生處理效果，或是亦可視需要選擇於半導體層14形成步驟之前先進行一雷射處理製程使第一圖案化摻雜層15的阻值降低並接著於半導體層14形成之後再另進行雷射處理製程31來對半導體層14產生處理效果以及更進一步降低第一圖案化摻雜層15的阻值。
然後，如第2C圖所示，於第二導電類型區10B之半導體層14上形成一第二圖案化摻雜層16。在本實施例中，第二圖案化摻雜層16可包括至少一N型摻雜物例如硼或其他含硼之化合物，但不以此為限。第二圖案化摻雜層16的形成方式可參考上述對第一圖案化摻雜層15形成方式之說明，在此並不再贅述。另值得說明的是，如第2C圖所示，本發明之製作方法可包括利用一雷射處理製程32對半導體層14、第一圖案化摻雜層15與第二圖案化摻雜層16進行處理，而雷射處理製程32的效果可包括降低第二圖案化摻雜層16的阻值、使半導體層14由非晶矽層改質為多晶矽層或降低第一圖案化摻雜層15的阻值，但並不以此為限。舉例來說，本發明之製作方式可僅包括一次雷射處理製程例如雷射處理製程32同時對半導體層14、第一圖案化摻雜層15以及第二圖案化摻雜層16進行處理以使整體製程步驟簡化，或是亦可視需要選擇性地再分別於半導體層14形成步驟之前進行一雷射處理製程或/及於第二圖案化摻雜層16形成步驟之前進行雷射處理製程31，以確保有效地降低第一圖案化摻雜層15與第二圖案化摻雜層16的阻值。
接著，如第2D圖所示，對半導體層14進行圖案化，以使第一導電類型區10A之半導體層14與第二導電類型區10B之半導體層14互相分離。在本實施例中，半導體層14經過圖案化製程後形成一圖案化半導體層14C，而圖案化半導體層14C包括位於第一導電類型區10A之一第一半導體圖案14A以及位於第二導電類型區10B之一第二半導體圖案14B。之後，如第2E圖所示，形成一閘極介電層17，同時覆蓋第一半導體圖案14A、第二半導體圖案14B以及第二圖案化摻雜層16。然後，如第2F圖所示，於第一導電類型區10A之閘極介電層17上形成一第一閘極11A，並於第二導電類型區10B之閘極介電層17上形成一第二閘極11B。第一閘極11A與第二閘極11B可由同一導電層並由同一圖案化製程加以定義，但不以此為限。隨後如第2G圖所示，於閘極介電層17、第一閘極11A以及第二閘極11B上形成一層間介電層18。
接著，如第2H圖所示，於層間介電層18與閘極介電層17中形成複數個接觸孔洞19，其中第二導電類型區10B之接觸孔洞19暴露出部分之第二圖案化摻雜層16，而第一導電類型區10A之接觸孔洞19係更向下穿過第一半導體圖案14A而暴露出部分之第一圖案化摻雜層15。隨後，於第一導電類型區10A形成一第一源極12A與一第一汲極13A，以及於第二導電類型區10B形成一第二源極12B與一第二汲極13B。第二源極12B與第二汲極13B係透過第二導電類型區10B之接觸孔洞19與第二圖案化摻雜層16電性連結，而第一源極12A與第一汲極13A係透過第一導電類型區10A之接觸孔洞19與第一圖案化摻雜層15電性連結。本實施例之第一源極12A、第一汲極13A、第二源極12B以及第二汲極13B可由同一導電層或分別由不同之導電層所形成，而導電層可由單層或多層的導電材料所形成。藉由上述之製作方法可完成如第2H圖所示之薄膜電晶體元件100。值得說明的是，如第2H圖所示，本實施例之薄膜電晶體元件100的第一汲極13A可與第二閘極11B電性連結，此結構可利用於例如驅動有機發光二極體顯示器的驅動元件設計中，而本實施例之薄膜電晶體元件100可視為一種互補式薄膜電晶體(complementary thin film transistor)元件，但本發明並不以此為限而可視設計需要彈性地使各閘極、各源極以及各汲極彼此電性連結或分離。
下文將針對本發明之薄膜電晶體元件及其製作方法的不同實施樣態進行說明，且為簡化說明，以下說明主要針對各實施例不同之處進行詳述，而不再對相同之處作重覆贅述。此外，本發明之各實施例中相同之元件係以相同之標號進行標示，以利於各實施例間互相對照。
請參考第3圖。第3圖繪示了本發明之另一較佳實施樣態之薄膜電晶體元件的示意圖。如第3圖所示，本實施樣態之薄膜電晶體元件101與上述之薄膜電晶體元件100的差異處在於薄膜電晶體元件101之第一汲極13A係與第二源極12B電性連接，且第一閘極11A係與第二閘極11B電性連結。換句話說，本實施樣態之薄膜電晶體元件101可視為一種可利用於轉換器(inverter)之互補式薄膜電晶體元件，但本發明並不以此為限。
請參考第4圖。第4圖繪示了本發明之一第二較佳實施例之薄膜電晶體元件的示意圖。如第4圖所示，薄膜電晶體元件200包括一第一導電類型電晶體210以及一第二導電類型電晶體220。與上述之第一較佳實施例不同的地方在於，本實施例之第一導電類型電晶體210更包括一第一閘極介電層17A設置於基板10與第一圖案化摻雜層15之間，且第一閘極11A係設置於第一閘極介電層17A與基板10之間。此外，本實施例之第二導電類型電晶體220更包括一第二閘極介電層17B，設置於圖案化半導體層14C、第一圖案化摻雜層15以及第二圖案化摻雜層16之上，且第二閘極11B係設置於第二閘極介電層17B之上。換句話說，本實施例之薄膜電晶體元件200除了另具有第一閘極介電層17A與第二閘極介電層17B以取代上述實施例之閘極介電層17，以及調整第一閘極11A之相對位置之外，其餘各部件之特徵與材料特性與上述第一較佳實施例相似，故在此並不再贅述。值得說明的是，如第4圖所示，本實施例之第一導電類型電晶體210可為一底部閘極(bottom-gate)結構之薄膜電晶體，而第二導電類型電晶體220可為一頂部閘極結構之薄膜電晶體，但本發明並不以此為限而可視設計需要調整第二導電類型電晶體220之第二閘極11B的相對位置。
請參考第5A圖至第5J圖。第5A圖至第5J圖繪示了本發明之一第二較佳實施例之薄膜電晶體元件的製作方法示意圖。請注意第5A圖至第5J圖中各圖的上半部為上視圖而下半部為對應上視圖之剖線B-B’所繪示之剖面圖。值得說明的是，如第5A圖至第5J圖所示，與上述第一較佳實施例的相異處在於，本實施例之薄膜電晶體元件200的製作方法係於第一圖案化摻雜層15形成之前，於10基板之第一導電類型區10A內形成第一閘極11A，並接著於第一圖案化摻雜層15形成之前，於基板10上形成一第一閘極介電層17A以覆蓋第一閘極11A。此外，本實施例之製作方法另包括於基板10上形成一第二閘極介電層17B，覆蓋第二導電類型區10B之半導體層14(也就是第二半導體圖案14B)與第二圖案化摻雜層16，並且於第二導電類型區10B之第二閘極介電層17B上形成第二閘極。除了上述各步驟外，本實施例之薄膜電晶體元件200的製作方法與上述第一較佳實施例相似，在此並不再贅述。值得說明的是，藉由上述之製作方法可完成如第5J圖所示之薄膜電晶體元件200。如第5J圖所示，本實施例之薄膜電晶體元件200的第一汲極13A可與第二閘極11B電性連結，此結構可利用於例如驅動有機發光二極體顯示器的驅動元件設計中，而本實施例之薄膜電晶體元件200亦可視為一種互補式薄膜電晶體元件，但本發明並不以此為限而可視設計需要彈性地使各閘極、各源極以及各汲極彼此電性連結或分離。
請參考第6圖。第6圖繪示了本發明之又一較佳實施樣態之薄膜電晶體元件的示意圖。如第6圖所示，本實施樣態之薄膜電晶體元件201與上述之薄膜電晶體元件200的差異處在於薄膜電晶體元件201之第一汲極13A係與第二源極12B電性連接，且第一閘極11A係與第二閘極11B電性連結。換句話說，本實施樣態之薄膜電晶體元件201可視為一種可利用於轉換器之互補式薄膜電晶體元件，但並不以此為限。
請參考第7圖。第7圖繪示了本發明之一第三較佳實施例之薄膜電晶體元件的示意圖。如第7圖所示，薄膜電晶體元件300包括一第一導電類型電晶體310以及一第二導電類型電晶體320。與上述之第一較佳實施例不同的地方在於，本實施例之第一源極12A與第一汲極13A係至少部分設置於基板10與第一圖案化摻雜層15之間，換句話說，在製作本實施例之薄膜電晶體元件300時，可先於基板10上形成第一源極12A與第一汲極13A，接著再形成第一圖案化摻雜層15以覆蓋部分之第一源極12A與部分之第一汲極13A。本實施例之薄膜電晶體元件300除了第一源極12A與第一汲極13A，其餘各部件之特徵、材料特性以及製作方法與上述第一較佳實施例相似，故在此並不再贅述。此外，在本實施例中，亦可視設計需要彈性地使各閘極、各源極以及各汲極彼此電性連結或分離。
請參考第8圖。第8圖繪示了本發明之一第四較佳實施例之薄膜電晶體元件的示意圖。如第8圖所示，薄膜電晶體元件400包括一第一導電類型電晶體410以及一第二導電類型電晶體420。與上述之第二較佳實施例不同的地方在於，本實施例之第一源極12A與第一汲極13A係至少部分設置於第一閘極介電層17A與第一圖案化摻雜層15之間，換句話說，在製作本實施例之薄膜電晶體元件400時，可先於第一閘極介電層17A形成後於第一閘極介電層17A上形成第一源極12A與第一汲極13A，接著再形成第一圖案化摻雜層15以覆蓋部分之第一源極12A與部分之第一汲極13A。本實施例之薄膜電晶體元件400除了第一源極12A與第一汲極13A，其餘各部件之特徵、材料特性以及製作方法與上述第二較佳實施例相似，故在此並不再贅述。此外，在本實施例中，亦可視設計需要彈性地使各閘極、各源極以及各汲極彼此電性連結或分離。
綜合以上所述，本發明之薄膜電晶體元件係利用將不同導電類型的圖案化摻雜層分別設置於半導體層之不同上下表面，達到簡化製程的效果，同時利用雷射處理製程來降低以非離子植入方式形成之摻雜層的阻抗，使得在製程簡化的狀況下依然可獲得高效能之薄膜電晶體元件。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10．．．基板
10A．．．第一導電類型區
10B．．．第二導電類型區
11A．．．第一閘極
11B．．．第二閘極
12A．．．第一源極
12B．．．第二源極
13A．．．第一汲極
13B．．．第二汲極
14．．．半導體層
14A．．．第一半導體圖案
14B．．．第二半導體圖案
14C．．．圖案化半導體層
15．．．第一圖案化摻雜層
16．．．第二圖案化摻雜層
17．．．閘極介電層
17A．．．第一閘極介電層
17B．．．第二閘極介電層
18．．．層間介電層
19．．．接觸孔洞
31．．．雷射處理製程
32．．．雷射處理製程
100．．．薄膜電晶體元件
101．．．薄膜電晶體元件
110．．．第一導電類型電晶體
120．．．第二導電類型電晶體
200．．．薄膜電晶體元件
201．．．薄膜電晶體元件
210．．．第一導電類型電晶體
220．．．第二導電類型電晶體
300．．．薄膜電晶體元件
310．．．第一導電類型電晶體
320．．．第二導電類型電晶體
400．．．薄膜電晶體元件
410．．．第一導電類型電晶體
420．．．第二導電類型電晶體
第1圖繪示了本發明之一第一較佳實施例之薄膜電晶體元件的示意圖。
第2A圖至第2H圖繪示了本發明之一第一較佳實施例之薄膜電晶體元件的製作方法示意圖。
第3圖繪示了本發明之另一較佳實施樣態之薄膜電晶體元件的示意圖。
第4圖繪示了本發明之一第二較佳實施例之薄膜電晶體元件的示意圖。
第5A圖至第5J圖繪示了本發明之一第二較佳實施例之薄膜電晶體元件的製作方法示意圖。
第6圖繪示了本發明之又一較佳實施樣態之薄膜電晶體元件的示意圖。
第7圖繪示了本發明之一第三較佳實施例之薄膜電晶體元件的示意圖。
第8圖繪示了本發明之一第四較佳實施例之薄膜電晶體元件的示意圖。
10．．．基板
11A．．．第一閘極
11B．．．第二閘極
12A．．．第一源極
12B．．．第二源極
13A．．．第一汲極
13B．．．第二汲極
14A．．．第一半導體圖案
14B．．．第二半導體圖案
14C．．．圖案化半導體層
16．．．第二圖案化摻雜層
15．．．第一圖案化摻雜層
17．．．閘極介電層
18．．．層間介電層
100．．．薄膜電晶體元件
110．．．第一導電類型電晶體
120．．．第二導電類型電晶體

Claims (20)

  1. 一種薄膜電晶體元件，設置於一基板上，該薄膜電晶體元件包括：一第一導電類型電晶體，包括一第一圖案化摻雜層、一第一閘極、一第一源極、一第一汲極以及一第一半導體圖案，其中該第一源極以及該第一汲極係與該第一圖案化摻雜層電性連結；以及一第二導電類型電晶體，包括一第二圖案化摻雜層、一第二閘極、一第二源極、一第二汲極以及一第二半導體圖案，其中該第二源極以及該第二汲極係與該第二圖案化摻雜層電性連結；其中該第一半導體圖案以及該第二半導體圖案構成一圖案化半導體層，該第一圖案化摻雜層係設置於該第一半導體圖案之下，且該第二圖案化摻雜層係設置於該第二半導體圖案之上。
  2. 如請求項1所述之薄膜電晶體元件，其中該第一圖案化摻雜層包括至少一N型摻雜物，且該第二圖案化摻雜層包括至少一P型摻雜物。
  3. 如請求項1所述之薄膜電晶體元件，其中該圖案化半導體層包括一多晶矽層。
  4. 如請求項1所述之薄膜電晶體元件，更包括一閘極介電層，設置於該圖案化半導體層、該第一圖案化摻雜層以及該第二圖案化摻雜層之上，其中該第一閘極以及該第二閘極係設置於該閘極介電層之上。
  5. 如請求項4所述之薄膜電晶體元件，更包括一層間介電層設置於該閘極介電層、該第一閘極以及該第二閘極之上，其中該第二源極以及該第二汲極係穿過該層間介電層以及該閘極介電層而與該第二圖案化摻雜層電性連結，且該第一源極以及該第一汲極係穿過該層間介電層、該閘極介電層以及該第一半導體圖案而與該第一圖案化摻雜層電性連結。
  6. 如請求項4所述之薄膜電晶體元件，更包括一層間介電層設置於該閘極介電層、該第一閘極以及該第二閘極之上，其中該第二源極以及該第二汲極係穿過該層間介電層以及該閘極介電層而與該第二圖案化摻雜層電性連結，且該第一源極及該第一汲極係至少部分設置於該基板與該第一圖案化摻雜層之間。
  7. 如請求項1所述之薄膜電晶體元件，其中該第一導電類型電晶體更包括一第一閘極介電層，設置於該基板與該第一圖案化摻雜層之間，且該第一閘極係設置於該第一閘極介電層與該基板之間；以及該第二導電類型電晶體更包括一第二閘極介電層，設置於該圖案化半導體層、該第一圖案化摻雜層以及該第二圖案化摻雜層之上，且該第二閘極係設置於該第二閘極介電層之上。
  8. 如請求項1所述之薄膜電晶體元件，其中該第一汲極與該第二閘極電性連結。
  9. 如請求項1所述之薄膜電晶體元件，其中該第一汲極係與該第二源極電性連接，該第一閘極係與該第二閘極電性連結。
  10. 一種薄膜電晶體元件的製作方法，包括：提供一基板，該基板具有一第一導電類型區以及一第二導電類型區；於該基板之該第一導電類型區形成一第一圖案化摻雜層；於該基板之該第一導電類型區與該第二導電類型區形成一半導體層，其中該第一導電類型區之該半導體層係覆蓋該第一圖案化摻雜層；於該第二導電類型區之該半導體層上形成一第二圖案化摻雜層；圖案化該半導體層，使該第一導電類型區之該半導體層與該第二導電類型區之該半導體層互相分離；以及對該半導體層、該第一圖案化摻雜層與該第二圖案化摻雜層進行至少一次雷射處理製程。
  11. 如請求項10所述之薄膜電晶體元件的製作方法，其中該雷射處理製程包括兩次雷射處理製程，分別於形成該第二圖案化摻雜層之前及之後進行。
  12. 如請求項10所述之薄膜電晶體元件的製作方法，其中該雷射處理製程係於形成該第二圖案化摻雜層之後進行。
  13. 如請求項10所述之薄膜電晶體元件的製作方法，其中該第一圖案化摻雜層與該第二圖案化摻雜層係分別利用一化學氣相沉積製程所形成。
  14. 如請求項10所述之薄膜電晶體元件的製作方法，其中該第一圖案化摻雜層包括至少一N型摻雜物，且該第二圖案化摻雜層包括至少一P型摻雜物。
  15. 如請求項10所述之薄膜電晶體元件的製作方法，其中該雷射處理製程將該半導體層由一非晶矽層改質為一多晶矽層。
  16. 如請求項10所述之薄膜電晶體元件的製作方法，更包括：形成一閘極介電層，同時覆蓋該第一導電類型區之該半導體層以及該第二導電類型區之該半導體層與該第二圖案化摻雜層；於該第一導電類型區之該閘極介電層上形成一第一閘極，以及於該第二導電類型區之該閘極介電層上形成一第二閘極；於該第一導電類型區中形成一第一源極與一第一汲極，並使該第一源極以及該第一汲極與該第一圖案化摻雜層電性連結；以及於該第二導電類型區中形成一第二源極與一第二汲極，並使該第二源極以及該第二汲極與該第二圖案化摻雜層電性連結。
  17. 如請求項16所述之互補式薄膜電晶體的製作方法，更包括：於該閘極介電層、該第一閘極以及該第二閘極上形成一層間介電層；以及於該層間介電層與該閘極介電層中形成複數個接觸孔洞，以暴露出部分之該第二圖案化摻雜層，其中該第二源極以及該第二汲極係透過該等接觸孔洞與該第二圖案化摻雜層電性連結。
  18. 如請求項10所述之薄膜電晶體元件的製作方法，更包括：於該第一圖案化摻雜層形成之前，於該基板之該第一導電類型區形成一第一閘極；於該第一圖案化摻雜層形成之前，於該基板上形成一第一閘極介電層以覆蓋該第一閘極；於該基板上形成一第二閘極介電層，覆蓋該第二導電類型區之半導體層與該第二圖案化摻雜層；於該第二導電類型區之該第二閘極介電層上形成一第二閘極；於該第一導電類型區形成一第一源極與一第一汲極，並使該第一源極以及該第一汲極與該第一圖案化摻雜層電性連結；以及於該第二導電類型區形成一第二源極以及一第二汲極，並使該第二源極以及該第二汲極與該第二圖案化摻雜層電性連結。
  19. 如請求項18所述之薄膜電晶體元件的製作方法，更包括：於該第二閘極介電層以及該第二閘極上形成一層間介電層；以及於該層間介電層與該第二閘極介電層中形成複數個接觸孔洞，以暴露出部分之該第二圖案化摻雜層，其中該第二源極以及該第二汲極係透過該等接觸孔洞與該第二圖案化摻雜層電性連結。
  20. 如請求項10所述之薄膜電晶體元件的製作方法，其中該第一圖案化摻雜層與該第二圖案化摻雜層係分別利用一非離子植入(non-implant)製程所形成。
TW100116472A 2011-05-11 2011-05-11 薄膜電晶體元件及其製作方法 TWI422039B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100116472A TWI422039B (zh) 2011-05-11 2011-05-11 薄膜電晶體元件及其製作方法
CN2011101847670A CN102222700B (zh) 2011-05-11 2011-06-28 薄膜晶体管元件及其制作方法
US13/313,023 US8513668B2 (en) 2011-05-11 2011-12-07 Thin film transistor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100116472A TWI422039B (zh) 2011-05-11 2011-05-11 薄膜電晶體元件及其製作方法

Publications (2)

Publication Number Publication Date
TW201246549A TW201246549A (en) 2012-11-16
TWI422039B true TWI422039B (zh) 2014-01-01

Family

ID=44779203

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100116472A TWI422039B (zh) 2011-05-11 2011-05-11 薄膜電晶體元件及其製作方法

Country Status (3)

Country Link
US (1) US8513668B2 (zh)
CN (1) CN102222700B (zh)
TW (1) TWI422039B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9331106B2 (en) 2013-11-06 2016-05-03 Au Optronics Corporation Pixel structure and fabrication method thereof

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103715196B (zh) * 2013-12-27 2015-03-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
TWI535034B (zh) 2014-01-29 2016-05-21 友達光電股份有限公司 畫素結構及其製作方法
CN105514126B (zh) * 2016-02-19 2019-01-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105742308B (zh) * 2016-02-29 2019-09-13 深圳市华星光电技术有限公司 互补型薄膜晶体管及其制造方法
CN107818986A (zh) * 2016-09-14 2018-03-20 天马日本株式会社 半导体装置及其制造方法和显示设备及其制造方法
CN106847837B (zh) * 2017-04-26 2020-01-10 京东方科技集团股份有限公司 一种互补型薄膜晶体管及其制作方法和阵列基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200926306A (en) * 2007-12-06 2009-06-16 Tpo Displays Corp Thin film transistor (TFT) manufacturing method and OLED display having TFT manufactured by the same
US20100044700A1 (en) * 2008-08-19 2010-02-25 Samsung Electronics Co., Ltd. Oxide semiconductor and thin film transistor including the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB582486A (en) * 1941-12-08 1946-11-19 British Thomson Houston Co Ltd Improvements relating to electron discharge devices of the velocity modulation type employing resonating chambers
EP0582486A2 (en) * 1992-08-07 1994-02-09 Sharp Kabushiki Kaisha A thin film transistor pair and a process for fabricating the same
JPH09191114A (ja) * 1997-01-21 1997-07-22 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7122828B2 (en) * 2003-09-24 2006-10-17 Lucent Technologies, Inc. Semiconductor devices having regions of induced high and low conductivity, and methods of making the same
KR100599595B1 (ko) * 2004-05-24 2006-07-13 삼성에스디아이 주식회사 발광표시 장치용 반도체 소자 및 그 제조 방법
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200926306A (en) * 2007-12-06 2009-06-16 Tpo Displays Corp Thin film transistor (TFT) manufacturing method and OLED display having TFT manufactured by the same
US20100044700A1 (en) * 2008-08-19 2010-02-25 Samsung Electronics Co., Ltd. Oxide semiconductor and thin film transistor including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9331106B2 (en) 2013-11-06 2016-05-03 Au Optronics Corporation Pixel structure and fabrication method thereof

Also Published As

Publication number Publication date
CN102222700A (zh) 2011-10-19
TW201246549A (en) 2012-11-16
US20120286279A1 (en) 2012-11-15
US8513668B2 (en) 2013-08-20
CN102222700B (zh) 2013-01-09

Similar Documents

Publication Publication Date Title
TWI422039B (zh) 薄膜電晶體元件及其製作方法
US11424244B2 (en) Integrated circuit having a vertical power MOS transistor
TWI464869B (zh) 半導體元件及電致發光元件及其製作方法
TWI463663B (zh) 半導體元件及其製造方法
JP2014504013A5 (zh)
US8809163B2 (en) Fabricating method of trench-gate metal oxide semiconductor device
JP2008535213A (ja) 埋込みドープ領域を有する半導体デバイスの製造方法
KR101480601B1 (ko) 웰 영역들을 갖는 집적 회로 디바이스들 및 그 형성방법
US20130075729A1 (en) Fin-Based Bipolar Junction Transistor and Method for Fabrication
JP5752810B2 (ja) 半導体装置
US9570544B2 (en) Semiconductor device
TWI503983B (zh) 半導體裝置及其製造方法
TWI419336B (zh) 半導體元件及其製作方法
TW201724524A (zh) 功率金屬氧化物半導體場效電晶體及用於製造其之方法
JP2013187291A (ja) トンネル電界効果トランジスタの製造方法及びトンネル電界効果トランジスタ
WO2014079381A1 (zh) 一种结型场效应晶体管及其制备方法
US20170250107A1 (en) Semiconductor device
WO2018227991A1 (zh) 薄膜晶体管及制备方法、显示基板及制备方法、显示装置
TWI587402B (zh) 高壓半導體裝置及其製造方法
US11309427B2 (en) Thin film transistor and method for manufacturing a thin film transistor
TWI509813B (zh) 延伸源極－汲極金屬氧化物半導體電晶體及其形成方法
TWI532101B (zh) 雙極性接面電晶體及其操作方法與製造方法
WO2022133652A1 (zh) 场效应晶体管及其制造方法
TWI623103B (zh) 橫向擴散金屬氧化物半導體電晶體及其製作方法
TWI508263B (zh) 積體電路裝置