JPH09191114A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH09191114A JPH09191114A JP9020918A JP2091897A JPH09191114A JP H09191114 A JPH09191114 A JP H09191114A JP 9020918 A JP9020918 A JP 9020918A JP 2091897 A JP2091897 A JP 2091897A JP H09191114 A JPH09191114 A JP H09191114A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- gate electrode
- amorphous silicon
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
Abstract
(57)【要約】
【目的】 装置自体を小型化する。
【構成】 液晶表示用薄膜トランジスタでは半導体薄膜
２１の下側にゲート電極１２を設け、駆動回路用薄膜ト
ランジスタでは半導体薄膜２２の上側にゲート電極２４
を設けている。そして、両半導体薄膜２１、２２を当初
アモルファスシリコン薄膜１５、１６によって形成し、
ガラス基板１１の下面側からゲート電極１２をレーザ遮
光層としてエキシマレーザを照射すると、半導体薄膜２
１のチャネル領域２１ａが結晶化せず、半導体薄膜２２
の全部が結晶化する。すなわち、半導体薄膜２１にエキ
シマレーザを照射しても、そのチャネル領域２１ａをア
モルファスシリコン薄膜としてそのまま残すことがで
き、このため液晶表示用薄膜トランジスタ形成領域と駆
動回路用薄膜トランジスタ形成領域とを可及的に近づけ
ても何ら問題がなく、したがって装置自体を小型化する
ことができる。
２１の下側にゲート電極１２を設け、駆動回路用薄膜ト
ランジスタでは半導体薄膜２２の上側にゲート電極２４
を設けている。そして、両半導体薄膜２１、２２を当初
アモルファスシリコン薄膜１５、１６によって形成し、
ガラス基板１１の下面側からゲート電極１２をレーザ遮
光層としてエキシマレーザを照射すると、半導体薄膜２
１のチャネル領域２１ａが結晶化せず、半導体薄膜２２
の全部が結晶化する。すなわち、半導体薄膜２１にエキ
シマレーザを照射しても、そのチャネル領域２１ａをア
モルファスシリコン薄膜としてそのまま残すことがで
き、このため液晶表示用薄膜トランジスタ形成領域と駆
動回路用薄膜トランジスタ形成領域とを可及的に近づけ
ても何ら問題がなく、したがって装置自体を小型化する
ことができる。
Description
【０００１】
【産業上の利用分野】この発明は薄膜トランジスタおよ
びその製造方法に関する。
びその製造方法に関する。
【０００２】
【従来の技術】例えばアクティブマトリクス型液晶表示
装置には、画素表示部（マトリクス回路部）とこの画素
表示部を駆動する駆動回路部とを薄膜トランジスタによ
って構成してなるマトリクス回路駆動装置を備えたもの
がある。
装置には、画素表示部（マトリクス回路部）とこの画素
表示部を駆動する駆動回路部とを薄膜トランジスタによ
って構成してなるマトリクス回路駆動装置を備えたもの
がある。
【０００３】図２は従来のこのようなマトリクス回路駆
動装置の概略構成を示したものである。このマトリクス
回路駆動装置は、１枚のガラス基板（透明基板）１の上
面に表示部領域２、ゲート駆動回路部３およびドレイン
駆動回路部４が設けられた構造となっている。このうち
表示部領域２は、行方向に走査ライン５が列方向に表示
ライン６がそれぞれ設けられ、走査ライン５と表示ライ
ン６との各交点に対応する各画素（液晶）７ごと（図で
は１ヵ所のみ示している）に画素表示用薄膜トランジス
タ８が設けられた構造となっている。ゲート駆動回路部
３は、走査ライン５の一端部に接続されたゲート駆動回
路用薄膜トランジスタ（図示せず）を備えている。ドレ
イン駆動回路部４は、表示ライン６の一端部に接続され
たドレイン駆動回路用薄膜トランジスタ（図示せず）を
備えている。そして、画素表示用薄膜トランジスタ８が
オンになると、画素７の静電容量部に表示データが電荷
の形で書き込まれ、画素表示用薄膜トランジスタ８がオ
フになると、書き込まれた電荷により画素７が駆動され
るようになっている。
動装置の概略構成を示したものである。このマトリクス
回路駆動装置は、１枚のガラス基板（透明基板）１の上
面に表示部領域２、ゲート駆動回路部３およびドレイン
駆動回路部４が設けられた構造となっている。このうち
表示部領域２は、行方向に走査ライン５が列方向に表示
ライン６がそれぞれ設けられ、走査ライン５と表示ライ
ン６との各交点に対応する各画素（液晶）７ごと（図で
は１ヵ所のみ示している）に画素表示用薄膜トランジス
タ８が設けられた構造となっている。ゲート駆動回路部
３は、走査ライン５の一端部に接続されたゲート駆動回
路用薄膜トランジスタ（図示せず）を備えている。ドレ
イン駆動回路部４は、表示ライン６の一端部に接続され
たドレイン駆動回路用薄膜トランジスタ（図示せず）を
備えている。そして、画素表示用薄膜トランジスタ８が
オンになると、画素７の静電容量部に表示データが電荷
の形で書き込まれ、画素表示用薄膜トランジスタ８がオ
フになると、書き込まれた電荷により画素７が駆動され
るようになっている。
【０００４】ところで、このようなマトリクス回路駆動
装置では、画素表示用薄膜トランジスタと駆動回路用薄
膜トランジスタとで要求される特性に違いがある関係か
ら、画素表示用薄膜トランジスタを消費電流の小さいア
モルファスシリコン薄膜を活性層とする薄膜トランジス
タによって形成し、駆動回路用薄膜トランジスタを移動
度の高いポリシリコン薄膜を活性層とする薄膜トランジ
スタによって形成している。この場合、要求される特性
が相違する２種類の薄膜トランジスタを１枚のガラス基
板上の異なる平面領域に形成することになるが、従来で
は、ガラス基板の上面全体にアモルファスシリコン薄膜
を堆積し、このアモルファスシリコン薄膜のうち駆動回
路用薄膜トランジスタ形成領域に対応する部分にエキシ
マレーザを照射することにより、駆動回路用薄膜トラン
ジスタ形成領域に対応する部分のアモルファスシリコン
薄膜のみを結晶化してポリシリコン薄膜としている。ま
た、図示はしないが、従来における画素表示用薄膜トラ
ンジスタは、通常、逆スタガ構造とし、アモルファスシ
リコン薄膜の、ゲート絶縁膜との反対面側におけるチャ
ネル領域対応部にエッチング防止用絶縁膜を設け、アモ
ルファスシリコン薄膜のソース・ドレイン領域およびエ
ッチング防止用絶縁膜の縁部にｎ＋アモルファスシリコ
ン薄膜を積層する構造を有していた。
装置では、画素表示用薄膜トランジスタと駆動回路用薄
膜トランジスタとで要求される特性に違いがある関係か
ら、画素表示用薄膜トランジスタを消費電流の小さいア
モルファスシリコン薄膜を活性層とする薄膜トランジス
タによって形成し、駆動回路用薄膜トランジスタを移動
度の高いポリシリコン薄膜を活性層とする薄膜トランジ
スタによって形成している。この場合、要求される特性
が相違する２種類の薄膜トランジスタを１枚のガラス基
板上の異なる平面領域に形成することになるが、従来で
は、ガラス基板の上面全体にアモルファスシリコン薄膜
を堆積し、このアモルファスシリコン薄膜のうち駆動回
路用薄膜トランジスタ形成領域に対応する部分にエキシ
マレーザを照射することにより、駆動回路用薄膜トラン
ジスタ形成領域に対応する部分のアモルファスシリコン
薄膜のみを結晶化してポリシリコン薄膜としている。ま
た、図示はしないが、従来における画素表示用薄膜トラ
ンジスタは、通常、逆スタガ構造とし、アモルファスシ
リコン薄膜の、ゲート絶縁膜との反対面側におけるチャ
ネル領域対応部にエッチング防止用絶縁膜を設け、アモ
ルファスシリコン薄膜のソース・ドレイン領域およびエ
ッチング防止用絶縁膜の縁部にｎ＋アモルファスシリコ
ン薄膜を積層する構造を有していた。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
このようなマトリクス回路駆動装置では、エキシマレー
ザを照射する際に、画素表示用薄膜トランジスタ形成領
域に対応する部分のアモルファスシリコン薄膜にエキシ
マレーザが照射されないようにする必要があり、このた
め画素表示用薄膜トランジスタ形成領域と駆動回路用薄
膜トランジスタ形成領域とを比較的大きく離間させなけ
ればならず、したがってガラス基板すなわち装置自体が
大型化してしまうという問題があった。また、画素表示
用薄膜トランジスタの形成には、エッチング防止用絶縁
膜およびｎ＋アモルファスシリコン薄膜を形成するため
のマスクが必要であり製造工数がかかるものであった。
この発明の目的は、消費電力が小さいものでありながら
効率的に製造することが可能であり、また、駆動回路用
薄膜トランジスタと一体的に形成する場合には、その装
置を小型化することも可能な薄膜トランジスタおよびそ
の製造方法を提供することにある。
このようなマトリクス回路駆動装置では、エキシマレー
ザを照射する際に、画素表示用薄膜トランジスタ形成領
域に対応する部分のアモルファスシリコン薄膜にエキシ
マレーザが照射されないようにする必要があり、このた
め画素表示用薄膜トランジスタ形成領域と駆動回路用薄
膜トランジスタ形成領域とを比較的大きく離間させなけ
ればならず、したがってガラス基板すなわち装置自体が
大型化してしまうという問題があった。また、画素表示
用薄膜トランジスタの形成には、エッチング防止用絶縁
膜およびｎ＋アモルファスシリコン薄膜を形成するため
のマスクが必要であり製造工数がかかるものであった。
この発明の目的は、消費電力が小さいものでありながら
効率的に製造することが可能であり、また、駆動回路用
薄膜トランジスタと一体的に形成する場合には、その装
置を小型化することも可能な薄膜トランジスタおよびそ
の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】請求項１記載の発明は、
透明基板上に形成されたレーザを遮光する材料からなる
ゲート電極と、このゲート電極上及び前記透明基板上に
形成されたゲート絶縁膜と、このゲート絶縁膜上に形成
されたソース・ドレイン領域およびチャネル領域を有す
る半導体薄膜とを備え、前記半導体薄膜は、前記ソース
・ドレイン領域が多結晶シリコンで形成され、ゲート電
極と対向するチャネル領域がアモルファスシリコンで形
成されている薄膜トランジスタを特徴とする。請求項７
記載の発明は、透明基板上にレーザを遮光する材料でゲ
ート電極を形成してこのゲート電極を含む前記透明基板
上にゲート絶縁膜及びアモルファスシリコン薄膜を形成
し、前記透明基板側からレーザを照射して、前記アモル
ファス薄膜の前記ゲート電極対応部の領域外を結晶化す
るようにした薄膜トランジスタの製造方法を特徴とす
る。
透明基板上に形成されたレーザを遮光する材料からなる
ゲート電極と、このゲート電極上及び前記透明基板上に
形成されたゲート絶縁膜と、このゲート絶縁膜上に形成
されたソース・ドレイン領域およびチャネル領域を有す
る半導体薄膜とを備え、前記半導体薄膜は、前記ソース
・ドレイン領域が多結晶シリコンで形成され、ゲート電
極と対向するチャネル領域がアモルファスシリコンで形
成されている薄膜トランジスタを特徴とする。請求項７
記載の発明は、透明基板上にレーザを遮光する材料でゲ
ート電極を形成してこのゲート電極を含む前記透明基板
上にゲート絶縁膜及びアモルファスシリコン薄膜を形成
し、前記透明基板側からレーザを照射して、前記アモル
ファス薄膜の前記ゲート電極対応部の領域外を結晶化す
るようにした薄膜トランジスタの製造方法を特徴とす
る。
【０００７】
【作用】この発明によれば、ゲート電極をレーザ遮光膜
として透明基板側からレーザを照射してソース・ドレイ
ン領域を結晶化するので、ゲート電極に対向するチャネ
ル領域はアモルファスシリコンで形成されており消費電
力を小さく抑えることができるうえ、ｎ＋アモルファス
シリコン薄膜の成膜やパターニングが必要でなく、製造
が効率的となる。また、この薄膜トランジスタを半導体
活性層全体が結晶化される駆動回路用薄膜トランジスタ
と一体的に形成する場合には、ゲート電極自体がレーザ
遮光膜となるので、他にレーザ遮光膜を形成する必要が
無く、両薄膜トランジスタを仕切るためのスペースを設
ける必要がなくなるため装置全体を小型化することがで
きる。
として透明基板側からレーザを照射してソース・ドレイ
ン領域を結晶化するので、ゲート電極に対向するチャネ
ル領域はアモルファスシリコンで形成されており消費電
力を小さく抑えることができるうえ、ｎ＋アモルファス
シリコン薄膜の成膜やパターニングが必要でなく、製造
が効率的となる。また、この薄膜トランジスタを半導体
活性層全体が結晶化される駆動回路用薄膜トランジスタ
と一体的に形成する場合には、ゲート電極自体がレーザ
遮光膜となるので、他にレーザ遮光膜を形成する必要が
無く、両薄膜トランジスタを仕切るためのスペースを設
ける必要がなくなるため装置全体を小型化することがで
きる。
【０００８】
【実施例】図１（Ａ）〜（Ｃ）はそれぞれこの発明の一
実施例におけるマトリクス回路駆動装置の各製造工程を
示したものである。そこで、これらの図を順に参照しな
がら、マトリクス回路駆動装置の構造についてその製造
方法と併せ説明する。
実施例におけるマトリクス回路駆動装置の各製造工程を
示したものである。そこで、これらの図を順に参照しな
がら、マトリクス回路駆動装置の構造についてその製造
方法と併せ説明する。
【０００９】まず、図１（Ａ）に示すように、ガラス基
板（透明基板）１１の上面にクロムからなる画素表示用
薄膜トランジスタのゲート電極（レーザ遮光層）１２を
１０００Å程度の厚さにパターン形成する。次に、全表
面にプラズマＣＶＤ法により窒化シリコンからなる画素
表示用薄膜トランジスタのゲート絶縁膜１３を４０００
Å程度の厚さに堆積し、次いでその上面全体に同じくプ
ラズマＣＶＤ法によりアモルファスシリコン薄膜１４を
５００Å程度の厚さに堆積する。次に、素子分離するこ
とにより、画素表示用薄膜トランジスタの半導体薄膜を
形成するためのアモルファスシリコン薄膜１５と駆動回
路用薄膜トランジスタの半導体薄膜を形成するためのア
モルファスシリコン薄膜１６とをパターン形成する。次
に、アモルファスシリコン薄膜１５、１６の各中央部の
上面にフォトレジスト膜１７、１８をパターン形成す
る。この場合、図１（Ａ）において右側のフォトレジス
ト膜１７の幅をその下側のゲート電極１２の幅よりもあ
る程度小さくする。次に、フォトレジスト膜１７、１８
をマスクとして不純物を注入し、フォトレジスト膜１７
の両側におけるアモルファスシリコン薄膜１５を不純物
注入領域１５ａとするとともに、フォトレジスト膜１８
の両側におけるアモルファスシリコン薄膜１６を不純物
注入領域１６ａとする。この場合、不純物としてリンイ
オンを注入すると、ＮＭＯＳ薄膜トランジスタが製造さ
れることとなり、ボロンイオンを注入すると、ＰＭＯＳ
薄膜トランジスタが製造されることとなる。この後、フ
ォトレジスト膜１７、１８を剥離する。
板（透明基板）１１の上面にクロムからなる画素表示用
薄膜トランジスタのゲート電極（レーザ遮光層）１２を
１０００Å程度の厚さにパターン形成する。次に、全表
面にプラズマＣＶＤ法により窒化シリコンからなる画素
表示用薄膜トランジスタのゲート絶縁膜１３を４０００
Å程度の厚さに堆積し、次いでその上面全体に同じくプ
ラズマＣＶＤ法によりアモルファスシリコン薄膜１４を
５００Å程度の厚さに堆積する。次に、素子分離するこ
とにより、画素表示用薄膜トランジスタの半導体薄膜を
形成するためのアモルファスシリコン薄膜１５と駆動回
路用薄膜トランジスタの半導体薄膜を形成するためのア
モルファスシリコン薄膜１６とをパターン形成する。次
に、アモルファスシリコン薄膜１５、１６の各中央部の
上面にフォトレジスト膜１７、１８をパターン形成す
る。この場合、図１（Ａ）において右側のフォトレジス
ト膜１７の幅をその下側のゲート電極１２の幅よりもあ
る程度小さくする。次に、フォトレジスト膜１７、１８
をマスクとして不純物を注入し、フォトレジスト膜１７
の両側におけるアモルファスシリコン薄膜１５を不純物
注入領域１５ａとするとともに、フォトレジスト膜１８
の両側におけるアモルファスシリコン薄膜１６を不純物
注入領域１６ａとする。この場合、不純物としてリンイ
オンを注入すると、ＮＭＯＳ薄膜トランジスタが製造さ
れることとなり、ボロンイオンを注入すると、ＰＭＯＳ
薄膜トランジスタが製造されることとなる。この後、フ
ォトレジスト膜１７、１８を剥離する。
【００１０】次に、図１（Ｂ）に示すように、ガラス基
板１１の下面側からエキシマレーザを照射する。する
と、画素表示用薄膜トランジスタの半導体薄膜２１の場
合には、その中央部の下側に存在するゲート電極１２が
マスクとしての役目を果たすことにより、ゲート電極１
２の両側におけるアモルファスシリコン薄膜にのみエキ
シマレーザが照射され、アモルファスシリコン薄膜の不
純物注入領域の一部が結晶化するとともに、不純物の活
性化が行なわれる。したがって、画素表示用薄膜トラン
ジスタの半導体薄膜２１は、不純物が注入されないアモ
ルファスシリコン薄膜からなるチャネル領域２１ａの両
側に不純物が注入されたアモルファスシリコン薄膜から
なるソース・ドレイン領域２１ｂが形成され、その両側
に不純物が注入されて活性化されたポリシリコン薄膜か
らなるソース・ドレイン領域２１ｃが形成された構造と
なる。一方、駆動回路用薄膜トランジスタの半導体薄膜
２２の場合には、全体にエキシマレーザが照射され、ア
モルファスシリコン薄膜が全体的に結晶化してポリシリ
コン薄膜に変化するとともに、不純物の活性化が行なわ
れる。したがって、駆動回路用薄膜トランジスタの半導
体薄膜２２は、不純物が注入されないポリシリコン薄膜
からなるチャネル領域２２ａの両側に不純物が注入され
て活性化されたポリシリコン薄膜からなるソース・ドレ
イン領域２２ｂが形成された構造となる。
板１１の下面側からエキシマレーザを照射する。する
と、画素表示用薄膜トランジスタの半導体薄膜２１の場
合には、その中央部の下側に存在するゲート電極１２が
マスクとしての役目を果たすことにより、ゲート電極１
２の両側におけるアモルファスシリコン薄膜にのみエキ
シマレーザが照射され、アモルファスシリコン薄膜の不
純物注入領域の一部が結晶化するとともに、不純物の活
性化が行なわれる。したがって、画素表示用薄膜トラン
ジスタの半導体薄膜２１は、不純物が注入されないアモ
ルファスシリコン薄膜からなるチャネル領域２１ａの両
側に不純物が注入されたアモルファスシリコン薄膜から
なるソース・ドレイン領域２１ｂが形成され、その両側
に不純物が注入されて活性化されたポリシリコン薄膜か
らなるソース・ドレイン領域２１ｃが形成された構造と
なる。一方、駆動回路用薄膜トランジスタの半導体薄膜
２２の場合には、全体にエキシマレーザが照射され、ア
モルファスシリコン薄膜が全体的に結晶化してポリシリ
コン薄膜に変化するとともに、不純物の活性化が行なわ
れる。したがって、駆動回路用薄膜トランジスタの半導
体薄膜２２は、不純物が注入されないポリシリコン薄膜
からなるチャネル領域２２ａの両側に不純物が注入され
て活性化されたポリシリコン薄膜からなるソース・ドレ
イン領域２２ｂが形成された構造となる。
【００１１】次に、図１（Ｃ）に示すように、全表面に
スパッタ法により酸化シリコンからなる駆動回路用薄膜
トランジスタのゲート絶縁膜２３を１０００Å程度の厚
さに堆積する。次に、駆動回路用薄膜トランジスタの半
導体薄膜２２のチャネル領域２２ａに対応する部分のゲ
ート絶縁膜２３の上面にクロムからなる駆動回路用薄膜
トランジスタのゲート電極２４を１０００Å程度の厚さ
にパターン形成する。次に、全表面にプラズマＣＶＤ法
により窒化シリコンからなる層間絶縁膜２５を３０００
Å程度の厚さに堆積する。次に、液晶表示用薄膜トラン
ジスタの半導体薄膜２１のソース・ドレイン領域２１ｃ
に対応する部分の層間絶縁膜２５およびゲート絶縁膜２
３にコンタクトホール２６を形成するとともに、駆動回
路用薄膜トランジスタの半導体薄膜２２のソース・ドレ
イン領域２２ｂに対応する部分の層間絶縁膜２５および
ゲート絶縁膜２３にコンタクトホール２７を形成する。
次に、コンタクトホール２６を通して液晶表示用薄膜ト
ランジスタの半導体薄膜２１のソース・ドレイン領域２
１ｃと接続されるアルミニウムからなるソース・ドレイ
ン電極２８を層間絶縁膜２５の上面に５０００Å程度の
厚さにパターン形成するとともに、コンタクトホール２
７を通して駆動回路用薄膜トランジスタの半導体薄膜２
２のソース・ドレイン領域２２ｂと接続される同じくア
ルミニウムからなるソース・ドレイン電極２９を層間絶
縁膜２５の上面に５０００Å程度の厚さにパターン形成
する。かくして、マトリクス回路駆動装置が製造され
る。
スパッタ法により酸化シリコンからなる駆動回路用薄膜
トランジスタのゲート絶縁膜２３を１０００Å程度の厚
さに堆積する。次に、駆動回路用薄膜トランジスタの半
導体薄膜２２のチャネル領域２２ａに対応する部分のゲ
ート絶縁膜２３の上面にクロムからなる駆動回路用薄膜
トランジスタのゲート電極２４を１０００Å程度の厚さ
にパターン形成する。次に、全表面にプラズマＣＶＤ法
により窒化シリコンからなる層間絶縁膜２５を３０００
Å程度の厚さに堆積する。次に、液晶表示用薄膜トラン
ジスタの半導体薄膜２１のソース・ドレイン領域２１ｃ
に対応する部分の層間絶縁膜２５およびゲート絶縁膜２
３にコンタクトホール２６を形成するとともに、駆動回
路用薄膜トランジスタの半導体薄膜２２のソース・ドレ
イン領域２２ｂに対応する部分の層間絶縁膜２５および
ゲート絶縁膜２３にコンタクトホール２７を形成する。
次に、コンタクトホール２６を通して液晶表示用薄膜ト
ランジスタの半導体薄膜２１のソース・ドレイン領域２
１ｃと接続されるアルミニウムからなるソース・ドレイ
ン電極２８を層間絶縁膜２５の上面に５０００Å程度の
厚さにパターン形成するとともに、コンタクトホール２
７を通して駆動回路用薄膜トランジスタの半導体薄膜２
２のソース・ドレイン領域２２ｂと接続される同じくア
ルミニウムからなるソース・ドレイン電極２９を層間絶
縁膜２５の上面に５０００Å程度の厚さにパターン形成
する。かくして、マトリクス回路駆動装置が製造され
る。
【００１２】このように、このマトリクス回路駆動装置
では、液晶表示用薄膜トランジスタの場合には半導体薄
膜２１の下側にレーザ遮光層となるゲート電極１２を設
け、駆動回路用薄膜トランジスタの場合には半導体薄膜
２２の上側にゲート電極２４を設けているので、液晶表
示用薄膜トランジスタの半導体薄膜２１および駆動回路
用薄膜トランジスタの半導体薄膜２２を当初アモルファ
スシリコン薄膜によって形成しても、ガラス基板１１の
下面側から液晶表示用薄膜トランジスタのゲート電極１
２をマスクとしてエキシマレーザを照射することによ
り、液晶表示用薄膜トランジスタの半導体薄膜２１のチ
ャネル領域２１ａが結晶化しないようにすることができ
るとともに、駆動回路用薄膜トランジスタの半導体薄膜
２２の全部を結晶化してポリシリコン薄膜とすることが
できる。すなわち、液晶表示用薄膜トランジスタの半導
体薄膜２１にエキシマレーザを照射しても、液晶表示用
薄膜トランジスタのゲート電極１２がマスクとしての役
目を果たすことにより、液晶表示用薄膜トランジスタの
半導体薄膜２１のチャネル領域２１ａをアモルファスシ
リコン薄膜としてそのまま残すことができ、このため液
晶表示用薄膜トランジスタ形成領域と駆動回路用薄膜ト
ランジスタ形成領域とを可及的に近づけても何ら問題が
なく、したがって装置自体を小型化することができる。
しかも、エキシマレーザはガラス基板１１の下面側から
照射するので、ゲート電極１２をレーザ遮光層に兼用す
ることができ、、生産性がよい。
では、液晶表示用薄膜トランジスタの場合には半導体薄
膜２１の下側にレーザ遮光層となるゲート電極１２を設
け、駆動回路用薄膜トランジスタの場合には半導体薄膜
２２の上側にゲート電極２４を設けているので、液晶表
示用薄膜トランジスタの半導体薄膜２１および駆動回路
用薄膜トランジスタの半導体薄膜２２を当初アモルファ
スシリコン薄膜によって形成しても、ガラス基板１１の
下面側から液晶表示用薄膜トランジスタのゲート電極１
２をマスクとしてエキシマレーザを照射することによ
り、液晶表示用薄膜トランジスタの半導体薄膜２１のチ
ャネル領域２１ａが結晶化しないようにすることができ
るとともに、駆動回路用薄膜トランジスタの半導体薄膜
２２の全部を結晶化してポリシリコン薄膜とすることが
できる。すなわち、液晶表示用薄膜トランジスタの半導
体薄膜２１にエキシマレーザを照射しても、液晶表示用
薄膜トランジスタのゲート電極１２がマスクとしての役
目を果たすことにより、液晶表示用薄膜トランジスタの
半導体薄膜２１のチャネル領域２１ａをアモルファスシ
リコン薄膜としてそのまま残すことができ、このため液
晶表示用薄膜トランジスタ形成領域と駆動回路用薄膜ト
ランジスタ形成領域とを可及的に近づけても何ら問題が
なく、したがって装置自体を小型化することができる。
しかも、エキシマレーザはガラス基板１１の下面側から
照射するので、ゲート電極１２をレーザ遮光層に兼用す
ることができ、、生産性がよい。
【００１３】また、このマトリクス回路駆動装置では、
液晶表示用薄膜トランジスタの場合には半導体薄膜２１
の下側にゲート絶縁膜１３を設け、駆動回路用薄膜トラ
ンジスタの場合には半導体薄膜２２の上側にゲート絶縁
膜２３を設けているので、両ゲート絶縁膜１３、２３を
同種の材料によって形成することもできるが、互いに異
なる材料によって形成することもできる。そこで、既に
説明したように、液晶表示用薄膜トランジスタのゲート
絶縁膜１３を窒化シリコンによって形成し、駆動回路用
薄膜トランジスタのゲート絶縁膜２３を酸化シリコンに
よって形成すると、各薄膜トランジスタに最適のゲート
絶縁膜を形成することができる。
液晶表示用薄膜トランジスタの場合には半導体薄膜２１
の下側にゲート絶縁膜１３を設け、駆動回路用薄膜トラ
ンジスタの場合には半導体薄膜２２の上側にゲート絶縁
膜２３を設けているので、両ゲート絶縁膜１３、２３を
同種の材料によって形成することもできるが、互いに異
なる材料によって形成することもできる。そこで、既に
説明したように、液晶表示用薄膜トランジスタのゲート
絶縁膜１３を窒化シリコンによって形成し、駆動回路用
薄膜トランジスタのゲート絶縁膜２３を酸化シリコンに
よって形成すると、各薄膜トランジスタに最適のゲート
絶縁膜を形成することができる。
【００１４】なお、上記実施例では、駆動回路部をＮＭ
ＯＳ薄膜トランジスタまたはＰＭＯＳ薄膜トランジスタ
によって構成した場合について説明したが、ＮＭＯＳ薄
膜トランジスタとＰＭＯＳ薄膜トランジスタとからなる
ＣＭＯＳ薄膜トランジスタによって構成するようにして
もよい。また、この発明は液晶表示装置に限らず、薄膜
トランジスタメモリやイメージセンサ等にも幅広く適用
することができる。
ＯＳ薄膜トランジスタまたはＰＭＯＳ薄膜トランジスタ
によって構成した場合について説明したが、ＮＭＯＳ薄
膜トランジスタとＰＭＯＳ薄膜トランジスタとからなる
ＣＭＯＳ薄膜トランジスタによって構成するようにして
もよい。また、この発明は液晶表示装置に限らず、薄膜
トランジスタメモリやイメージセンサ等にも幅広く適用
することができる。
【００１５】
【発明の効果】以上説明したように、この発明によれ
ば、ゲート電極をレーザ遮光膜として透明基板側からレ
ーザを照射してソース・ドレイン領域を結晶化するの
で、ゲート電極に対向するチャネル領域はアモルファス
シリコンで形成されており消費電力を小さく抑えること
ができるうえ、ｎ＋アモルファスシリコン薄膜の成膜や
パターニングが必要でなく、製造が効率的となるし、ま
た、この薄膜トランジスタを半導体活性層全体が結晶化
される駆動回路用薄膜トランジスタと一体的に形成する
場合には、ゲート電極自体がレーザ遮光膜となるので、
他にレーザ遮光膜を形成する必要が無く、両薄膜トラン
ジスタを仕切るためのスペースを設ける必要がなくなる
ため装置全体を小型化することができる、という効果を
奏する。
ば、ゲート電極をレーザ遮光膜として透明基板側からレ
ーザを照射してソース・ドレイン領域を結晶化するの
で、ゲート電極に対向するチャネル領域はアモルファス
シリコンで形成されており消費電力を小さく抑えること
ができるうえ、ｎ＋アモルファスシリコン薄膜の成膜や
パターニングが必要でなく、製造が効率的となるし、ま
た、この薄膜トランジスタを半導体活性層全体が結晶化
される駆動回路用薄膜トランジスタと一体的に形成する
場合には、ゲート電極自体がレーザ遮光膜となるので、
他にレーザ遮光膜を形成する必要が無く、両薄膜トラン
ジスタを仕切るためのスペースを設ける必要がなくなる
ため装置全体を小型化することができる、という効果を
奏する。
【図１】（Ａ）〜（Ｃ）はそれぞれこの発明の一実施例
におけるマトリクス回路駆動装置の各製造工程を示す断
面図。
におけるマトリクス回路駆動装置の各製造工程を示す断
面図。
【図２】従来のマトリクス回路駆動装置の概略構成図。
１１ ガラス基板（透明基板） １２ ゲート電極（レーザ遮光層） １３ ゲート絶縁膜 ２１ 半導体薄膜 ２２ 半導体薄膜 ２３ ゲート絶縁膜 ２４ ゲート電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１６Ｊ ６１６Ｖ ６２７Ｇ
Claims (9)
- 【請求項１】 透明基板上に形成されたレーザを遮光す
る材料からなるゲート電極と、このゲート電極上及び前
記透明基板上に形成されたゲート絶縁膜と、このゲート
絶縁膜上に形成されたソース・ドレイン領域およびチャ
ネル領域を有する半導体薄膜とを備え、前記半導体薄膜
は、前記ソース・ドレイン領域が多結晶シリコンで形成
され、ゲート電極と対向するチャネル領域がアモルファ
スシリコンで形成されていることを特徴とする薄膜トラ
ンジスタ。 - 【請求項２】 請求項１において、前記ソース・ドレイ
ン領域には不純物が注入されていることを特徴とする薄
膜トランジスタ。 - 【請求項３】 請求項１または２において、前記チャネ
ル領域は前記ゲート電極より幅が狭いことを特徴とする
薄膜トランジスタ。 - 【請求項４】 請求項３において、前記半導体薄膜はソ
ース・ドレイン領域とチャネル領域との間が不純物が注
入されたアモルファスシリコンで構成されていることを
特徴とする薄膜トランジスタ。 - 【請求項５】 請求項１において、前記ゲート絶縁膜は
窒化シリコンで形成されていることを特徴とする薄膜ト
ランジスタ。 - 【請求項６】 請求項１において、さらに半導体薄膜の
前記ゲート絶縁膜側と反対面を覆う絶縁膜を有し、この
絶縁膜は酸化シリコンで形成されていることを特徴とす
る薄膜トランジスタ。 - 【請求項７】 透明基板上にレーザを遮光する材料でゲ
ート電極を形成してこのゲート電極を含む前記透明基板
上にゲート絶縁膜及びアモルファスシリコン薄膜を形成
し、前記透明基板側からレーザを照射して、前記アモル
ファス薄膜の前記ゲート電極対応部の領域外を結晶化す
ることを特徴とする薄膜トランジスタの製造方法。 - 【請求項８】 請求項７において、前記レーザを照射す
る前に少なくとも前記アモルファスシリコン薄膜を結晶
化する領域に不純物を注入することを特徴とする薄膜ト
ランジスタの製造方法。 - 【請求項９】 請求項８において、前記不純物を注入す
る領域は、前記アモルファスシリコン薄膜を結晶化する
領域から前記ゲート電極対応部の領域内に食い込んでい
ることを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9020918A JPH09191114A (ja) | 1997-01-21 | 1997-01-21 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9020918A JPH09191114A (ja) | 1997-01-21 | 1997-01-21 | 薄膜トランジスタおよびその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31799692A Division JP2934717B2 (ja) | 1992-11-04 | 1992-11-04 | マトリクス回路駆動装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09191114A true JPH09191114A (ja) | 1997-07-22 |
Family
ID=12040614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9020918A Pending JPH09191114A (ja) | 1997-01-21 | 1997-01-21 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09191114A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003088331A1 (fr) * | 2002-04-15 | 2003-10-23 | Advanced Lcd Technologies Development Center Co., Ltd. | Dispositif semi-conducteur comprenant des films minces semi-conducteurs de differentes cristallinites, substrat d'un tel dispositif, son procede de production, unite d'affichage a cristaux liquides et son procede de production |
| US6822263B2 (en) | 1999-11-18 | 2004-11-23 | Nec Corporation | Thin film transistor formed on a transparent substrate |
| US7205184B2 (en) | 1997-10-14 | 2007-04-17 | Samsung Electronics Co., Ltd. | Method of crystallizing silicon film and method of manufacturing thin film transistor liquid crystal display |
| CN102222700A (zh) * | 2011-05-11 | 2011-10-19 | 友达光电股份有限公司 | 薄膜晶体管元件及其制作方法 |
-
1997
- 1997-01-21 JP JP9020918A patent/JPH09191114A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7205184B2 (en) | 1997-10-14 | 2007-04-17 | Samsung Electronics Co., Ltd. | Method of crystallizing silicon film and method of manufacturing thin film transistor liquid crystal display |
| US6822263B2 (en) | 1999-11-18 | 2004-11-23 | Nec Corporation | Thin film transistor formed on a transparent substrate |
| US7119363B2 (en) | 1999-11-18 | 2006-10-10 | Nec Corporation | Thin film transistor formed on a transparent substrate |
| US7585708B2 (en) | 1999-11-18 | 2009-09-08 | Nec Corporation | Method for manufacturing a thin-film transistor |
| WO2003088331A1 (fr) * | 2002-04-15 | 2003-10-23 | Advanced Lcd Technologies Development Center Co., Ltd. | Dispositif semi-conducteur comprenant des films minces semi-conducteurs de differentes cristallinites, substrat d'un tel dispositif, son procede de production, unite d'affichage a cristaux liquides et son procede de production |
| JPWO2003088331A1 (ja) * | 2002-04-15 | 2005-08-25 | 株式会社 液晶先端技術開発センター | 結晶度の異なる半導体薄膜を有する半導体装置及びその基板並びにそれらの製造方法、並びに液晶表示装置及びその製造方法 |
| US7087505B2 (en) | 2002-04-15 | 2006-08-08 | Advanced Lcd Technologies Development Center Co., Ltd. | Semiconductor device including semiconductor thin films having different crystallinity, substrate of the same, and manufacturing method of the same, and liquid crystal display and manufacturing method of the same |
| CN1306559C (zh) * | 2002-04-15 | 2007-03-21 | 株式会社液晶先端技术开发中心 | 包括具有不同结晶度的半导体薄膜的半导体器件及其基片和制作方法、以及液晶显示器及其制造方法 |
| US7352002B2 (en) | 2002-04-15 | 2008-04-01 | Advanced Lcd Technologies Development Center Co., Ltd. | Semiconductor device including semiconductor thin films having different crystallinity, substrate of the same, and manufacturing method of the same, and liquid crystal display and manufacturing method of the same |
| JP4616557B2 (ja) * | 2002-04-15 | 2011-01-19 | 株式会社 日立ディスプレイズ | 薄膜半導体装置基板の製造方法及びそれを用いた液晶表示装置の製造方法 |
| CN102222700A (zh) * | 2011-05-11 | 2011-10-19 | 友达光电股份有限公司 | 薄膜晶体管元件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2650543B2 (ja) | マトリクス回路駆動装置 | |
| US7414288B2 (en) | Semiconductor device having display device | |
| US5585647A (en) | Integrated circuit device having an insulating substrate, and a liquid crystal display device having an insulating substrate | |
| JP5020428B2 (ja) | トップゲート形ポリシリコン薄膜トランジスター製造方法 | |
| US6475837B2 (en) | Electro-optical device | |
| US5990491A (en) | Active matrix device utilizing light shielding means for thin film transistors | |
| EP0372821B1 (en) | Liquid crystal display panel with reduced pixel defects | |
| JP3464944B2 (ja) | 薄膜トランジスタ基板、その製造方法および液晶表示装置 | |
| KR100355713B1 (ko) | 탑 게이트 방식 티에프티 엘시디 및 제조방법 | |
| US6746905B1 (en) | Thin film transistor and manufacturing process therefor | |
| JPH07104312A (ja) | 液晶表示装置の製造方法 | |
| JPH09191114A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2002176179A (ja) | 電気光学装置および電気光学装置の製造方法、並びに半導体装置 | |
| JP2934717B2 (ja) | マトリクス回路駆動装置およびその製造方法 | |
| JPH08122813A (ja) | 液晶表示素子およびその製造方法 | |
| JPH0697441A (ja) | 薄膜トランジスタの製造方法 | |
| JPH09252136A (ja) | 半導体装置およびその製造方法とアクティブマトリックスアレイ基板およびそれを用いた液晶表示装置 | |
| JP2002033480A (ja) | 薄膜トランジスタ、表示素子および投射型表示装置ならびに表示素子の製造方法 | |
| JPH0784285A (ja) | 液晶表示装置 | |
| JP3466165B2 (ja) | Ｌｄｄを有する薄膜トランジスタの製造方法 | |
| JP2905641B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3307179B2 (ja) | 表示用半導体装置 | |
| JP2000147551A (ja) | 液晶表示装置 | |
| JPH11330471A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH0936375A (ja) | 薄膜半導体装置の製造方法 |