JP2002033480A - 薄膜トランジスタ、表示素子および投射型表示装置ならびに表示素子の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】耐光性に優れ、且つ、大きなオン電流および十
分に高いソース・ドレイン耐圧を有する薄膜トランジス
タを提供する。 【解決手段】 第１ゲート電極、第１ゲート絶縁層、半
導体層、第２ゲート絶縁層、および第２ゲート電極が、
基板上にこの順で形成されている。半導体層は、チャネ
ル領域と、ソース領域およびドレイン領域として機能す
る高濃度不純物領域と、高濃度不純物領域とチャネル領
域との間に形成された低濃度不純物領域とを有する。第
１ゲート電極は、遮光性を有する材料から形成されてお
り、少なくともチャネル領域および低濃度不純物領域に
対向する領域に形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、駆動用の薄膜トラ
ンジスタ、および駆動用の薄膜トランジスタを備えた一
体型表示素子およびそのような表示素子を備えた投射型
表示装置ならびにそのような表示素子の製造方法に関す
る。

【０００２】

【従来の技術】液晶表示素子や有機ＥＬ表示素子には、
駆動回路（「ドライバ」とも称される。）が表示パネル
に一体に形成された、いわゆるドライバ一体型表示装置
がある。

【０００３】例えば、ドライバ一体型の液晶表示素子
は、多結晶シリコンを用いた薄膜トランジスタ（以下
「ＴＦＴ」と称する。）を備えるアクティブマトリクス
型液晶表示素子に、駆動用のＴＦＴが一体に形成されて
いる。

【０００４】図１０を参照しながら、従来のドライバ一
体型液晶表示素子の構造を説明する。図１０は、従来の
ドライバ一体型液晶表示素子３００の構造を模式的に示
す平面図である。

【０００５】液晶表示素子３００は、ゲート駆動回路３
２と、ソース駆動回路３３と、ＴＦＴアレイ部（表示
部）３４とを有している。ゲート駆動回路３２は、シフ
トレジスタ３２ａおよびバッファ３２ｂから構成され、
ＴＦＴアレイ部３４の画素用ＴＦＴ３５に走査信号（ゲ
ート信号）を供給する。ソース駆動回路３３は、少なく
ともシフトレジスタ３３ａと、バッファ３３ｂと、ビデ
オライン３８から供給されるビデオ信号のサンプリング
を行うアナログスイッチ３９とを備えている。ソース駆
動回路３４は、画素用ＴＦＴ３５に表示信号（ソース信
号）を供給する。

【０００６】ＴＦＴアレイ部３４には、複数の画素３６
と、複数の画素３６のそれぞれに電気的に並列に接続さ
れた付加容量３７とがマトリクス状に配列されている。
それぞれの画素（液晶容量）３７および付加容量３７
は、ＴＦＴ３５のドレイン電極Ｄに電気的に接続されて
いる。画素３６は、画素電極と、対向電極と、これらの
間に設けられた液晶層とから構成されている。ＴＦＴ３
５のゲート電極Ｇには、ゲート駆動回路３２から延びる
ゲートバス配線４２が接続されており、ＴＦＴ３５のソ
ース電極Ｓには、ソース駆動回路３３から延びるソース
バス配線４１が接続されている。付加容量３７の一方の
電極として機能する付加容量共通配線４３は、ゲートバ
ス配線４２に平行に形成されている。付加容量共通配線
４３は対向電極と同じ電位の電極に接続されている。

【０００７】液晶表示素子３００の画素３６を構成する
対向電極は、ＴＦＴ基板（不図示）のＴＦＴアレイ部３
４に、液晶層（不図示）を介して対向するように配設さ
る対向基板（不図示）の液晶層側に形成され、その他の
構成要素は、ＴＦＴ基板に形成されている。

【０００８】次に、図１１および図１２を参照しなが
ら、従来の液晶表示素子３００の一画素部の構造を説明
する。図１１は液晶表示素子３００の一画素部の平面構
造を模式的に示す図であり、対向基板を省略し、ＴＦＴ
基板の平面構造を示している。また、図１２は、図１１
のＡ−Ａ’線に沿った断面図に相当する。

【０００９】図１１に模式的に示したように、ゲートバ
ス配線１６とソースバス配線２０との交差部の近傍にＴ
ＦＴ３５が形成されている。画素電極２５は、ＴＦＴ３
５のドレイン電極Ｄに電気的に接続されており、ＴＦＴ
３５のソース電極Ｓはソースバス配線２０と一体に形成
されている。ＴＦＴ３５のゲート電極Ｇは、ゲートバス
配線１６と一体に形成されている。

【００１０】ＴＦＴ３５は、絶縁性基板３０上に形成さ
れた遮光層３２上に、絶縁層１０を介して形成されてい
る。遮光層３２は、ＴＦＴ３５に光が入射しないように
設けられている。特に、投射型液晶表示装置に用いられ
る液晶表示素子には、直視型の表示装置よりも強力な光
が照射されるので、特に優れた耐光性が要求される。

【００１１】ＴＦＴ３５は、絶縁層１０上に形成された
多結晶シリコン層１１と、多結晶シリコン層１１を覆う
ように形成されたゲート絶縁層１３と、ゲート絶縁層１
３上に形成されたゲート電極１６および付加容量共通電
極１４と、ゲート電極１６および付加容量共通電極１４
を覆うように形成された第１層間絶縁層１６とを有して
いる。第１層間絶縁層１６上に形成されているソース電
極（ソースバス配線）４１は、第１層間絶縁層１６およ
びゲート絶縁層１３を貫通する第１コンタクトホール１
８を介して半導体層１１のソース領域に電気的に接続さ
れている。同様に、第１層間絶縁層１６上に形成されて
いるドレイン電極２１は、第１層間絶縁層１６およびゲ
ート絶縁層１３を貫通する第２コンタクトホール１９を
介して半導体層１１のドレイン領域に電気的に接続され
ている。

【００１２】ＴＦＴ３５のソース電極４１およびドレイ
ン電極２１とを覆うように形成された第２層間絶縁層２
４上に画素電極２５が形成されている。画素電極２５
は、第２層間絶縁層２４に形成されている第３コンタク
トホール２３を介してドレイン電極２１に電気的に接続
されている。画素電極２５は、対向電極（不図示）と、
画素電極２５と対向電極との間に設けられた液晶層（不
図示）とで画素（液晶容量）３６を構成する。

【００１３】なお、本明細書においては、表示の最小単
位である画素に対応する液晶表示素子の構成も、簡単の
ために「画素」と称することにする。この画素は、電気
的には、液晶容量（画素電極／液晶層／対向電極で構成
される）に対応する。また、液晶容量３６に電気的に並
列に接続されている付加容量３７と液晶容量３６とを合
わせて「画素容量」と称する。

【００１４】ゲート電極に印加された走査信号に応じＴ
ＦＴ３５がオンになった期間に、表示信号に応じた電圧
がＴＦＴ３５を介して画素容量に印加され、画素容量は
次の走査信号によってＴＦＴ３５がオンされるまでの期
間（１フィールドまたは１フレーム）に亘ってこの電圧
を保持する。この画素容量の液晶容量３６を構成する液
晶層の液晶分子は、印加された電圧に応じた配向状態を
とり、液晶層を通過する光を変調することによって、表
示信号に応じた表示状態を呈する。付加容量３７は、画
素容量の電圧保持特性を向上するために設けられる。

【００１５】付加容量３７は、付加容量共通電極１４
と、ゲート絶縁層１３と、ゲート絶縁層１３を介して付
加容量共通電極１４と対向する半導体層１１の領域１１
Ａとによって構成されている。半導体層１１の領域１１
Ａが付加容量電極として機能する。以下では、付加容量
電極も参照符号１１Ａで示すことにする。また、付加容
量共通電極１４は、ゲートバス配線１６に平行に延びる
配線（付加容量共通配線）のうち、付加容量電極１１Ａ
に対向する領域である。付加容量電極１１Ａには画素電
極２５と同じ電圧が印加され、付加容量共通電極１４に
は対向電圧と同じ電圧が印加される。ゲート電極１６に
対応する半導体層１１の領域（チャネル領域）１２以外
の領域（ソース領域、ドレイン領域および付加量電極と
して機能する領域１１Ａ）には、不純物が高濃度にドー
プされている。

【００１６】上述のＴＦＴ３５は、例えば、以下のよう
にして製造される。

【００１７】まず、絶縁性基板３０上に画素用ＴＦＴ３
５に照射される光を遮光するための遮光層（例えば、多
結晶シリコン層）３２を形成する。遮光層３２を覆うよ
うに、例えば、シリコン酸化物からなる厚さ約３００ｎ
ｍの絶縁層１０を形成する。

【００１８】次に、多結晶シリコンからなる厚さ約４０
ｎｍ〜約８０ｎｍの半導体層１１を形成する。その後、
スパッタリング法またはＣＶＤ法を用いて、半導体層１
１を覆うように、例えば、シリコン酸化物（ＳｉＯ₂）
からなる厚さ約８０ｎｍ〜約１５０ｎｍのゲート絶縁層
１３を形成する。

【００１９】次に、半導体層１１の付加容量電極となる
領域１１Ａ（図１１中のハッチング部に対応）に、例え
ば、リンイオン（Ｐ⁺）を約１×１０¹⁵／ｃｍ²の濃度で
注入する。これは、ゲート電極１６および付加容量共通
電極１４を形成した後にイオン注入を行うと、これらの
電極の下部にイオンが注入されないからである。

【００２０】次に、ゲート電極１６および付加容量共通
電極１４を金属または低抵抗の多結晶シリコンを用いて
形成する。次に、作製するＴＦＴ３５の導電型を決定す
るために、ゲート電極１６の上方からリンイオンを１×
１０¹⁵／ｃｍ²の濃度でイオン注入を行い、ゲート電極
１６の下部にチャンネル領域１２を形成する。次に、シ
リコン酸化物またはシリコン窒化物を用いて、第１層間
絶縁層１５を全面に形成後、コンタクトホール１８およ
び１９を形成する。この後、ソースバス配線４１および
ドレイン電極２１をＡｌなどの低抵抗の金属を用いて形
成する。このドレイン電極２１は、付加容量電極（付加
容量の下部電極）として機能する半導体層１１の領域１
１Ａに電気的に接続される。

【００２１】次に、シリコン酸化物またはシリコン窒化
物を用いて、第２層間絶縁層２４を全面に形成する。こ
の後、コンタクトホール２３の形成を行い、次いで、Ｉ
ＴＯ（インジウムすず酸化物）などの透明導電材料を用
いて画素電極２５を形成する。

【００２２】特許第２８５９７８５号公報は、図１２に
示した画素用ＴＦＴ３５と同様の構造を有し、さらにＬ
ＤＤ（Lightly Doped Drain）を備え、そのことによっ
てオフ特性が向上したＴＦＴを開示している（例えば、
上記公報の図２参照）。また、上記の公報は、上記のＬ
ＤＤ構造を形成する方法として、以下の方法を開示して
いる。

【００２３】まず、ゲート電極とレジスト層とをマスク
として、半導体層にリンイオンを低濃度で注入する。そ
の後、ゲート電極から１．５〜２μｍ離れた領域に開口
部を有するレジスト層を形成し、ゲート電極とこのレジ
スト層とをマスクとして、半導体層にリンイオンを高濃
度で注入する。この結果、ゲート電極の下部にチャネル
領域（真性半導体領域）が、チャネル領域から１．５μ
ｍ〜２μｍ離れた位置までの領域にＬＤＤ領域（低濃度
不純物領域）が、それ以外の部分にソース領域およびド
レイン領域（高濃度不純物領域）が形成される。

【００２４】

【発明が解決しようとする課題】しかしながら、上記の
従来のＴＦＴ構造では、例えば、モバイル用途の小型の
投射型表示装置（プロジェクター）等などに用いられる
小型高精細のドライバ一体型の液晶表示素子を得るため
に十分な駆動能力（特に、十分に大きなオン電流および
十分に高いソース・ドレイン耐圧）を実現することは困
難である。例えば、画素ピッチが３０μｍ以下、ときに
は２０μｍ以下の狭いピッチの液晶表示素子を実現しよ
うとすると、従来のＴＦＴ構造で十分な駆動能力を得る
ために必要なトランジスタ幅を確保できないので、ＴＦ
Ｔの駆動能力を大きくすることが難しく、その結果、高
い周波数で動作するドライバを作製することが困難であ
るという問題がある。その結果、従来は、高精細で高品
位の表示が可能な表示素子および投射型表示装置を実現
することが困難であった。

【００２５】また、上記特許第２８５９７８５号公報に
開示されているＴＦＴの製造方法は、低濃度不純物領域
および高濃度不純物領域を形成するために、それぞれの
領域に対応するレジストパターンを形成する必要がある
ので、レジストパターンを形成するための露光工程にお
けるマスクのアラインメント誤差の影響により、各領域
を高い位置精度で形成することが困難であるという問題
がある。その結果、小型化に限界があるとともに、ＴＦ
Ｔ特性のばらつきが大きく、歩留まりの低下を招く。さ
らに、製造プロセスが複雑になるので、生産効率が低い
という問題もある。

【００２６】一方、ＴＦＴの駆動能力を大きくする手法
として、チャネル領域の半導体層の上下の面にゲート電
極を設ける、いわゆるダブルゲート構造のＴＦＴが知ら
れている（例えば、特許第２５８９８７７号公報）。こ
の構造を採用すれば、ＴＦＴのオン電流を大きくするこ
とができるが、耐圧が低いという問題点がある。

【００２７】本発明は、上記の問題に鑑みてなされたも
のであり、その主な目的は、耐光性に優れ、且つ、大き
なオン電流および十分に高いソース・ドレイン耐圧を有
する薄膜トランジスタを提供することにある。また、本
発明の他の目的は、そのような薄膜トランジスタを効率
良く製造する方法を提供することある。さらに、本発明
の他の目的は、高精細で高品位の表示が可能な表示素子
および投射型表示装置を提供することにある。

【００２８】

【課題を解決するための手段】本発明の薄膜トランジス
タは、第１ゲート電極、第１ゲート絶縁層、半導体層、
第２ゲート絶縁層、および第２ゲート電極が基板上にこ
の順で形成された薄膜トランジスタであって、前記半導
体層は、チャネル領域と、ソース領域およびドレイン領
域として機能する高濃度不純物領域と、前記高濃度不純
物領域と前記チャネル領域との間に形成された低濃度不
純物領域とを有し、且つ、前記第１ゲート電極は、遮光
性を有する材料から形成されており、少なくとも前記チ
ャネル領域および前記低濃度不純物領域に対向する領域
に形成されており、そのことによって上記目的が達成さ
れる。

【００２９】前記第１ゲート電極は、前記高濃度不純物
領域に対向する領域には形成されていない構成としても
よい。

【００３０】前記第２ゲート電極は、前記チャネル領域
に対向する領域に形成されており、且つ、前記低濃度不
純物領域に対向する領域には形成されていない構成とし
てもよい。

【００３１】前記第１ゲート電極は金属シリサイドで形
成されていることが好ましい。

【００３２】本発明の表示素子は、駆動用トランジスタ
を含む駆動回路と、前記駆動回路から供給される電圧に
よって駆動される複数の画素とを有する表示素子であっ
て、前記駆動用トランジスタは、第１ゲート電極、第１
ゲート絶縁層、半導体層、第２ゲート絶縁層、および第
２ゲート電極が基板上にこの順で形成された薄膜トラン
ジスタであって、前記半導体層は、チャネル領域、低濃
度不純物領域および高濃度不純物領域を有し、且つ、前
記第１ゲート電極は、遮光性を有する材料から形成され
ており、少なくとも前記チャネル領域および前記低濃度
不純物領域に対向する領域に形成されており、そのこと
によって上記目的が達成される。

【００３３】前記第１ゲート電極は、前記高濃度不純物
領域に対向する領域には形成されていない構成としても
よい。

【００３４】前記第２ゲート電極は、前記チャネル領域
に対向する領域に形成されており、且つ、前記低濃度不
純物領域に対向する領域には形成されていない構成とし
てもよい。

【００３５】前記第１ゲート電極は金属シリサイドで形
成されていることが好ましい。

【００３６】前記複数の画素のそれぞれは、表示媒体層
と、前記表示媒体層に電圧を印加するための電極と、前
記電極と前記駆動回路との間に設けられた画素用トラン
ジスタと、前記画素用トランジスタの半導体層の前記基
板側に設けられた遮光層とを有し、前記遮光層は、前記
駆動用トランジスタの前記第１ゲート電極と同じ材料で
形成されていることが好ましい。

【００３７】前記画素用トランジスタの前記半導体層と
前記遮光層との間に下部絶縁層を有し、前記下部絶縁層
の厚さは、前記第１ゲート絶縁層の厚さよりも厚いこと
が好ましい。

【００３８】前記画素用トランジスタのゲート電極は、
前記駆動用トランジスタの前記第２ゲート電極と同じ膜
から形成されていることが好ましい。

【００３９】前記複数の画素のそれぞれに対応して、付
加容量共通電極と、誘電体層と、付加容量電極とから構
成される付加容量をさらに備え、前記誘電体層は、前記
画素用トランジスタのゲート絶縁層と同じ膜から形成さ
れていることが好ましい。

【００４０】本発明の投射型表示装置は、上述のいずれ
かの表示素子と、光源と、投射光学系とを有することを
特徴とする。

【００４１】本発明の薄膜トランジスタの製造方法は、
第１ゲート電極、第１ゲート絶縁層、半導体層、第２ゲ
ート絶縁層、および第２ゲート電極が基板上にこの順で
形成された薄膜トランジスタの製造方法であって、基板
上に第１ゲート電極を遮光性材料を用いて形成する工程
と、前記第１ゲート電極上に第１ゲート絶縁層を形成す
る工程と、前記第１ゲート絶縁層上に半導体層を形成す
る工程と、前記半導体層上にレジスト層を形成し、前記
レジスト層を前記基板を介して露光を行うことによっ
て、前記第１ゲート電極に対して自己整合的にレジスト
パターンを形成する工程と、前記レジストパターンをマ
スクとして前記半導体層に不純物を高濃度で注入する工
程と、前記レジストパターンを剥離する工程と、前記半
導体層上に第２ゲート絶縁層を形成する工程と、前記第
２ゲート絶縁層上に前記第１ゲート電極よりも幅の狭い
第２ゲート電極を形成する工程と、前記第２ゲート電極
をマスクとして前記半導体層に不純物を低濃度で注入す
る工程とを包含し、そのことによって上記目的が達成さ
れる。

【００４２】駆動用トランジスタを含む駆動回路と、前
記駆動回路から供給される電圧によって駆動される複数
の画素とを有し、前記駆動用トランジスタは、基板上に
形成された、半導体層と、前記半導体層の下部に形成さ
れた第１ゲート絶縁層および第１ゲート電極と、前記半
導体層の上部に形成された第２ゲート絶縁層および第２
ゲート電極とを有し、前記複数の画素のそれぞれは、表
示媒体層と、前記表示媒体層に電圧を印加するための電
極と、前記電極と前記駆動回路との間に設けられた画素
用トランジスタと、前記画素用トランジスタの半導体層
の前記基板側に設けられた遮光層とを有する、表示素子
の製造方法であって、基板上に遮光性導電膜を堆積する
工程と、前記遮光性導電膜をパターニングすることによ
って、前記遮光層および前記駆動用トランジスタの前記
第１ゲート電極とを形成する工程と、前記遮光層および
前記駆動用トランジスタの前記第１ゲート電極を覆うよ
うに第１絶縁膜を堆積し、前記第１ゲート電極上の前記
第１絶縁膜を除去した後、前記基板のほぼ全面に第２絶
縁膜を堆積することによって、前記第２絶縁膜からなる
前記駆動用トランジスタの前記第１ゲート絶縁層、およ
び前記第１絶縁膜と前記第２絶縁膜とからなる前記画素
用トランジスタのゲート絶縁層を形成する工程とを包含
するようにしてもよい。

【００４３】前記表示素子は、前記複数の画素のそれぞ
れに対応して、付加容量共通電極と、誘電体層と、付加
容量電極とから構成される付加容量をさらに備え、前記
基板上に、付加容量共通電極を形成する工程をさらに包
含し、前記第１絶縁膜は前記付加容量共通電極をも覆う
ように堆積され、前記第１ゲート電極上の前記第１絶縁
膜を除去する工程において、前記付加容量共通電極上の
前記第１絶縁膜を除去し、前記第２絶縁膜からなる前記
誘電体層を形成する工程とを包含するようにしてもよ
い。

【００４４】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施形態を説明する。なお、本発明は以下の実施形態
に限られない。

【００４５】（実施形態１）本発明の実施形態１による
ＴＦＴ１００Ａの断面構造を図１に模式的に示す。

【００４６】ＴＦＴ１００Ａは、絶縁性基板１０１上
に、第１ゲート電極１０２と、第１ゲート絶縁層１０４
と、半導体層１０６と、第２ゲート絶縁層１０８と、第
２ゲート電極１１０Ａとをこの順で有している。

【００４７】半導体層（例えば多結晶シリコン層）１０
６は、チャネル領域１１４、低濃度不純物領域１１２お
よび高濃度不純物領域１１３を有し、且つ、第１ゲート
電極１０２は、遮光性を有する材料（例えば金属シリサ
イド）から形成されており、チャネル領域１１４および
低濃度不純物領域１１２に対向する領域に形成されてお
り、高濃度不純物領域１１３に対向する領域には形成さ
れていない。また、第２ゲート電極１１０Ａは、チャネ
ル領域１１４に対向する領域に形成されており、且つ、
低濃度不純物領域１１２に対向する領域には形成されて
いない。

【００４８】ＴＦＴ１００Ａは、第２ゲート電極１１０
Ａを覆うように形成された絶縁層１１６をさらに有し、
絶縁層１１６および第２ゲート絶縁層１０８には、これ
らを貫通し、それぞれが半導体層１０６の高濃度不純物
領域（ソース領域およびドレイン領域）１１３に至るコ
ンタクトホール１１８および１２０を有している。絶縁
層１１６上には、ソース電極１２２およびドレイン電極
１２０が形成されており、これらは、コンタクトホール
１１８および１２０を介して、それぞれ高濃度不純物領
域１１３に電気的に接続されている。

【００４９】ＴＦＴ１００Ａは、半導体層１０６の上下
にゲート電極１０２および１１０Ａが形成されている、
ダブルゲート構造を有しているので、比較的大きなオン
電流値を示す。さらに、半導体層１０６のチャネル領域
１１４とその両側の高濃度不純物領域１１３との間に低
濃度不純物領域１１２を有しているので、比較的高いソ
ース・ドレイン耐圧を有している。

【００５０】さらに、ＴＦＴ１００Ａにおいては、遮光
性材料から形成されている第１ゲート電極１０２は半導
体層１０６の低濃度不純物領域１１２およびチャネル領
域１１４に対応するように形成されているので、基板１
０１側から入射する光がＴＦＴ１００Ａの低濃度不純物
領域１１２およびチャネル領域１１４を照射することが
抑制・防止され、その結果、光照射によってリーク電流
が増大することが抑制・防止される。また、第１ゲート
電極１０２と高濃度不純物領域（ソース領域およびドレ
イン領域）１１３との重なりも実質的に存在しないの
で、寄生容量が比較的小さなＴＦＴが実現される。

【００５１】また、第１ゲート電極１０２の材料として
は、金属シリサイド（例えば、ＷＳｉ）を用いることが
好ましい。金属シリサイドは、遮光性に優れた導電材料
であるとともに、耐熱性にも優れるので、後工程におけ
る熱処理によるダメージを受けにくいという利点があ
る。さらに、第１ゲート絶縁層１０４の厚さは、約５０
ｎｍ〜約２００ｎｍの範囲内にあることが好ましく、十
分な絶縁性を確保するとともに、十分に大きなオン電流
を得ることができる。

【００５２】本実施形態によるＴＦＴ１００Ａは、上述
したように、ソース・ドレイン耐圧が高く、且つ、オン
電流も大きいので、特にドライバ一体型の表示素子の駆
動用ＴＦＴとして好適に用いられる。本実施形態のＴＦ
Ｔ１００Ａを表示素子のドライバに使用することによっ
て、ドライバが高機能となり、高精細な表示素子が実現
される。表示素子としては、例えば、図１０および図１
１を参照しながら説明した従来の液晶表示素子３００に
限られず、公知のＴＦＴ型液晶表示素子や有機ＥＬ素子
（例えば、特開平１１−２９７４７７号公報および特開
２０００−１６３０１４号公報）に適用することができ
る。さらに、この高精細な表示素子は、優れた耐光性を
有するので、これを１枚ないし３枚使用することで、高
精細な投射型表示装置を実現することができる。なお、
投射型表示装置としては公知の構造のものに広く適用で
きる。

【００５３】勿論、本実施形態のＴＦＴ１００Ａを画素
用ＴＦＴとして用いることもできるが、一般に、画素用
ＴＦＴには駆動用ＴＦＴに比べて要求特性が低いので、
画素用ＴＦＴに本発明を適用するよりも、駆動用ＴＦＴ
に本発明を適用する方が、得られる効果が大きい。

【００５４】次に、図２（ａ）〜（ｃ）を参照しなが
ら、ＴＦＴ１００Ａの製造方法を説明する。図２は、Ｔ
ＦＴ１００Ａの製造工程における断面構造を模式的に示
している。

【００５５】まず、図２（ａ）に示したように、絶縁性
基板１０１上に第１ゲート電極１０２を金属シリサイド
（例えば、ＷＳｉ）を用いて形成する。金属シリサイド
は、後の工程において熱によるダメージを受け難く、ま
た遮光性にすぐれている。この第１ゲート電極１０２を
覆うように、例えばシリコン酸化物（ＳｉＯ₂）を用い
て第１ゲート絶縁層（厚さ：約１５０ｎｍ）１０４を形
成する。

【００５６】次に、図２（ｂ）に示したように、例え
ば、多結晶シリコンを用いて、活性層となる半導体層
（厚さ：約４０ｎｍ〜約８０ｎｍ）１０６を形成する。
続いて、スパッタリング法またはＣＶＤ法で、例えばシ
リコン酸化物を用いて第２ゲート絶縁層（厚さ：約８０
ｎｍ〜約１５０ｎｍの）１０８を形成する。この後、第
２ゲート絶縁層１０８を覆うようにレジスト層１０８を
形成し、裏面（基板１０１側）から光を照射することに
よって、第１ゲート電極１０２に対応したレジストパタ
ーン１０９Ａを自己整合的に形成する。このような裏面
露光を行うためには、半導体層（多結晶シリコン層）１
０６の厚さは、約１０〜約１００ｎｍの範囲内にあるこ
とが好ましく、半導体特性を考慮すると約４０ｎｍ〜約
８０ｎｍの範囲内にあることがさらに好ましい。

【００５７】続いて、このレジストパターン１０９Ａを
マスクとして、リンイオンまたはボロンイオンを、例え
ば約１×１０¹⁵／ｃｍ²の高濃度で、半導体層１０６の
レジストパターン１０９Ａで覆われていない領域１０６
ｂに注入する。この領域１０６ｂは、ＴＦＴ１００Ａの
ソース領域およびドレイン領域となる。一方、半導体層
１０６のレジストパターン１０９Ａの下部に位置する領
域１０６ａには、イオンが注入されない。

【００５８】次に、レジストパターン１０９Ａを剥離し
た後、図２（ｃ）に示したように、金属、低抵抗の多結
晶シリコンまたは金属シリサイドを用いて、第２ゲート
電極（厚さ：約３００ｎｍ）１１０Ａを形成する。その
後、作製するＴＦＴの導電型を決定するために、第２ゲ
ート電極１１０Ａをマスクとして、第２ゲート電極１１
０Ａの上方より、リンイオンまたはボロンイオンを例え
ば約１×１０¹³／ｃｍ ²の低濃度で注入し、低濃度不純
物領域１１２を形成するとともに、第２ゲート電極１１
０Ａの下部にイオンがドープされていないチャネル領域
（真性半導体領域）１１４を形成する。なお、チャネル
領域１１４には、しきい値電圧を制御するために１×１
０¹²／ｃｍ²程度の超低濃度の不純物がドープされるこ
ともある。

【００５９】第２ゲート電極１１０が低濃度不純物領域
１１２に対向する領域には形成されない構成、すなわ
ち、第２ゲート電極１１０Ａのゲート長を第１ゲート電
極１０２のゲート長よりも短い構成を採用すると、この
ように、第１ゲート電極１０２をマスクとして低濃度不
純物領域１１２を形成することができる。第１ゲート電
極１０２と第２ゲート電極１１０Ａとのゲート長の差
は、例えば、約３μｍ〜約４μｍであることが好まし
い。低濃度不純物領域１１２の幅がこれよりも広くなる
と、その電気抵抗に起因してオン電流が低下するので好
ましくない。

【００６０】続いて、絶縁層１１６を全面に形成し、こ
の絶縁層１１６にコンタクトホール１１８および１２０
を形成する。次に、このコンタクトホール１１８および
１２０を覆うようにソース電極１２２ドレイン電極１２
４を形成し、図１に示したＴＦＴ１００Ａが得られる。

【００６１】上述したように、本実施形態のＴＦＴの製
造方法によると、ＴＦＴ１００Ａの第１ゲート電極１０
２をマスクとして、高濃度不純物領域１１３を形成する
ためのレジストパターン１０９Ａを形成できるととも
に、低濃度不純物領域１１２を形成するためのマスクと
して、第２ゲート電極１１０Ａを用いることができるの
で、比較的簡単な製造プロセスで、ＴＦＴ１００Ａを製
造することができる。また、高濃度不純物領域１１３お
よび低濃度不純物領域１１２をそれぞれ第１ゲート電極
１０２および第２ゲート電極１１０Ａに対して自己整合
的に形成することができるので、これらを高い位置精度
で形成することができる。従って、ＴＦＴ１００Ａの特
性のばらつきが少なく、且つ、マスクのアライメント誤
差を考慮する必要が無いので、従来の製造方法よりも小
型のＴＦＴを製造することができる。

【００６２】（実施形態２）本発明の実施形態２による
ＴＦＴ１００Ｂの断面構造を図２に模式的に示す。

【００６３】ＴＦＴ１００Ｂは、第２ゲート電極１１０
Ｂが第１ゲート電極１０２と実質的に同じゲート長を有
している点で、実施形態１のＴＦＴ１００Ａと異なる。
そのた構成は、実施形態１のＴＦＴ１００Ａと実質的に
同じなので、同じ参照符号で示し、その説明をここでは
省略する。

【００６４】第１ゲート電極１０２と第２ゲート電極１
１０Ｂとは、互いに同じゲート長を有し、チャネル領域
１１４および低濃度不純物領域１１２とに対向する領域
に形成されており、高濃度不純物領域１１３に対向する
領域には形成されていない。

【００６５】このＴＦＴ１００Ｂも、実施形態１のＴＦ
Ｔ１００Ａと同様に、ダブルゲート構造を有しているの
で、比較的高いオン電流値を示す。さらに、半導体層１
０６のチャネル領域１１４とその両側の高濃度不純物領
域１１３との間に低濃度不純物領域１１２を有している
ので、比較的高いソース・ドレイン耐圧を有している。

【００６６】また、ＴＦＴ１００Ｂにおいても、ＴＦＴ
１００Ａと同様に、遮光性材料から形成されている第１
ゲート電極１０２は半導体層１０６の低濃度不純物領域
１１２およびチャネル領域１１４に対応するように形成
されているので、基板１０１側から入射する光がＴＦＴ
１００Ｂの低濃度不純物領域１１２およびチャネル領域
１１４を照射することが抑制・防止され、その結果、光
照射によってリーク電流が増大することが抑制・防止さ
れる。さらに、ＴＦＴ１００Ｂにおいては、遮光性を有
する材料で形成されている第２ゲート電極１１０Ｂが、
チャネル領域１１１４とともに低濃度不純物領域１１２
に対向するように形成されているので、第２ゲート電極
１１０Ｂ側から入射する光が低濃度不純物領域１１２を
照射することが抑制・防止さる。従って、ＴＦＴ１００
Ｂの耐光性はＴＦＴ１００Ａよりもさらに優れる。

【００６７】また、ＴＦＴ１００Ａと同様に、第１ゲー
ト電極１０２と高濃度不純物領域（ソース領域およびド
レイン領域）１１３との重なりも実質的に存在しないの
で、寄生容量が比較的小さなＴＦＴが実現される。さら
に、第１ゲート電極１０２の材料として金属シリサイド
（例えば、ＷＳｉ）を用いることによって、ＴＦＴ１０
０Ａについて上述したのと同じ利点が得られることは勿
論のことである。さらに、第１ゲート絶縁層１０４の厚
さを約５０ｎｍ〜約２００ｎｍの範囲内にすることよっ
て、ＴＦＴ１００Ａと同様に、十分な絶縁性を確保する
とともに、十分に大きなオン電流を得ることができる。

【００６８】本実施形態によるＴＦＴ１００Ｂも、実施
形態１のＴＦＴ１００Ａと同様に、ソース・ドレイン耐
圧が高く、且つ、オン電流も大きいので、特にドライバ
一体型の表示素子の駆動用ＴＦＴとして好適に用いられ
る。さらに、ＴＦＴ１００Ｂは、ＴＦＴ１００Ａよりも
さらに耐光性に優れるので、高精細な投射型表示装置に
好適に用いることができる。

【００６９】以下、図４（ａ）〜（ｃ）を参照しなが
ら、ＴＦＴ１００Ｂの製造方法を説明する。図４は、Ｔ
ＦＴ１００Ｂの製造工程における断面構造を模式的に示
している。

【００７０】まず、図４（ａ）に示したように、絶縁性
基板１０１上に第１ゲート電極１０２を金属シリサイド
（例えば、ＷＳｉ）を用いて形成する。金属シリサイド
は、後の工程において熱によるダメージを受け難く、ま
た遮光性にすぐれている。この第１ゲート電極１０２を
覆うように、例えばシリコン酸化物（ＳｉＯ₂）を用い
て第１ゲート絶縁層（厚さ：約１５０ｎｍ）１０４を形
成する。

【００７１】次に、図４（ｂ）に示したように、例え
ば、多結晶シリコンを用いて、活性層となる半導体層
（厚さ：約４０ｎｍ〜約８０ｎｍ）１０６を形成する。
続いて、スパッタリング法またはＣＶＤ法で、例えばシ
リコン酸化物を用いて第２ゲート絶縁層（厚さ：約８０
ｎｍ〜約１５０ｎｍの）１０８を形成する。この後、第
２ゲート絶縁層１０８を覆うようにレジスト層１０９を
形成し、所定のパターンのマスク（不図示）を介して光
を照射することによって、第１ゲート電極１０２よりも
幅（ゲート長方向）の狭いレジストパターン１０９Ｂを
形成する。

【００７２】続いて、このレジストパターン１０９Ｂを
マスクとして、リンイオンまたはボロンイオンを、例え
ば約１×１０¹³／ｃｍ²の低濃度で、半導体層１０６の
レジストパターン１０９Ｂで覆われていない領域１０６
ｃに注入する。一方、半導体層１０６のレジストパター
ン１０９Ｂの下部に位置する領域１０６ａには、イオン
が注入されず、チャネル領域（真性半導体領域）１１４
となる。

【００７３】次に、レジストパターン１０９Ａを剥離し
た後、図４（ｃ）に示したように、金属、低抵抗の多結
晶シリコンまたは金属シリサイドを用いて、第２ゲート
電極（厚さ：約３００ｎｍ）１１０Ｂを形成する。遮光
性の観点から、第１ゲート電極１０２と同様に金属シリ
サイド（例えば、ＷＳｉ）を用いて形成することが好ま
しい。第２ゲート電極１１０Ｂの形成は、第１ゲート電
極１０２の形成に用いたマスクを用いて実質的に同じ工
程で形成することができる。

【００７４】その後、作製するＴＦＴの導電型を決定す
るために、第２ゲート電極１１０Ｂをマスクとして、第
２ゲート電極１１０Ｂの上方より、リンイオンまたはボ
ロンイオンを例えば約１×１０¹⁵／ｃｍ²の高濃度で注
入し、高濃度不純物領域１１３を形成する。第２ゲート
電極１１０Ａの下部に形成されていたイオンがドープさ
れていない領域は、そのまま、チャネル領域１１４とな
る。第２ゲート電極１１０が高濃度不純物領域１１３に
対向する領域には形成されない構成を採用すると、この
ように、第２ゲート電極１１０Ｂをマスクとして高濃度
不純物領域１１３を形成することができる。

【００７５】続いて、絶縁層１１６を全面に形成し、こ
の絶縁層１１６にコンタクトホール１１８および１２０
を形成する。次に、このコンタクトホール１１８および
１２０を覆うようにソース電極１２２ドレイン電極１２
４を形成し、図３に示したＴＦＴ１００Ｂが得られる。

【００７６】上述したように、本実施形態のＴＦＴの製
造方法によると、高濃度不純物領域１１３を形成するた
めマスクとして、ＴＦＴ１００Ｂの第２ゲート電極１１
０Ｂを用いることができるので、比較的簡単な製造プロ
セスで、ＴＦＴ１００Ｂを製造することができる。ま
た、高濃度不純物領域１１３を第２ゲート電極１１０Ｂ
に対して自己整合的に形成することができるので、高濃
度不純物領域１１３を高い位置精度で形成することがで
きる。従って、ＴＦＴ１００Ｂの特性のばらつきが少な
く、且つ、マスクのアライメント誤差を考慮する必要が
無いので、従来の製造方法よりも小型のＴＦＴを製造す
ることができる。

【００７７】（実施形態３）本発明の実施形態３による
表示素子の構造を図５および図６、並びに図７および図
８を参照しながら説明する。本発明による表示素子は、
駆動用ＴＦＴおよび／または画素用ＴＦＴの構造および
その製造方法に特徴があり、例えば、図１０および図１
１を参照しながら説明した従来の液晶表示素子３００に
限られず、公知のＴＦＴ型液晶表示素子や有機ＥＬ素子
に適用することができるので、ここでは、ＴＦＴについ
てのみ説明する。

【００７８】図５は、実施形態３の表示素子の駆動用Ｔ
ＦＴ２００の断面構造を模式的に示し、図６は、実施形
態３の表示素子の画素用ＴＦＴ２００Ｃの断面構造を模
式的に示す。図７（ａ）〜（ｃ）は、駆動用ＴＦＴ２０
０の製造工程における断面構造を模式的に示し、図８
（ａ）〜（ｃ）は、画素用ＴＦＴ２００Ｃの製造工程に
おける断面構造を模式的に示している。

【００７９】まず、図５を参照しながら、駆動用ＴＦＴ
２００の構造を説明する。

【００８０】駆動用ＴＦＴ２００は、ＣＭＯＳトランジ
スタ（ＣＭＯＳＴＦＴ）であり、ｎチャネルトランジス
タ（ｎチャネルＴＦＴ）２００Ａとｐチャネルトランジ
スタ（ｎチャネルＴＦＴ）２００Ｂとから構成されてい
る。

【００８１】図５に示したように、ｎチャネルＴＦＴ２
００Ａは、絶縁性基板２０１上に、第１ゲート電極２０
６と、第１ゲート絶縁層２１０と、半導体層２１４と、
第２ゲート絶縁層２１９と、第２ゲート電極２２４とを
この順で有している。

【００８２】ｎチャネルＴＦＴ２００Ａは、ダブルゲー
ト構造を有し、実施形態１のＴＦＴ１００Ａと実質的に
同じ特徴を有している。すなわち、第１ゲート電極２０
６は、遮光性を有する材料（例えば、金属シリサイド）
から形成されており、半導体層２１４のチャネル領域２
１１および低濃度不純物領域２１７に対向する位置に形
成されており、高濃度不純物領域２１５に対向する領域
には形成されていない。また、第２ゲート電極２２４
は、チャネル領域２１１に対向する領域に形成されてお
り、且つ、低濃度不純物領域２１７に対向する領域には
形成されていない。従って、ｎチャネルＴＦＴ２００Ａ
は、実施形態１のＴＦＴ１００Ａと同じ利点を有してい
る。

【００８３】一方、ｐチャネルＴＦＴ２００Ｂは、絶縁
性基板２０１上に、第１ゲート電極２０８と、第１ゲー
ト絶縁層２１０と、半導体層２１６と、第２ゲート絶縁
層２１９と、第２ゲート電極２２６とをこの順で有して
いる。

【００８４】ｐチャネルＴＦＴ２００Ｂも、半導体層２
１６のチャネル領域２１１Ｂを挟んで互いに対向する第
１ゲート電極２０８と第２ゲート電極２２６とを備えた
ダブルゲート構造を有している。但し、半導体層２１６
は、チャネル領域２１１Ｂとその両側に形成された高濃
度不純物領域２２５だけを有し、チャネル領域２１１Ｂ
とその両側に形成された高濃度不純物領域２２５との間
に、低濃度不純物領域とを有しない。また、第１ゲート
電極２０８および第２ゲート電極２２６は、半導体層２
１６のチャネル領域２１１Ｂに対応する位置に形成され
ており、高濃度不純物領域２２５に対応する領域には形
成されていない。

【００８５】ＣＭＯＳＴＦＴ２００は、ｎチャネルＴＦ
Ｔ２００Ａの第２ゲート電極２２４およびｐチャネルＴ
ＦＴ２００Ｂの第２ゲート電極２２６を覆うように形成
された絶縁層２３２をさらに有し、絶縁層２３２および
第２ゲート絶縁層２１９には、これらを貫通し、それぞ
れが半導体層２１４および２１６の高濃度不純物領域
（ソース領域およびドレイン領域）２１５および２２５
に至るコンタクトホール２３６、２３８、２４０および
２４２を有している。絶縁層２３２上には、電極２４
６、２５０および２５２が形成されており、これらは、
コンタクトホール２３６、２３８、２４０および２４２
を介して、それぞれ高濃度不純物領域２１５および２２
５に電気的に接続されている。ｎチャネルＴＦＴ２００
Ａの電極２４６は、低電位用電極であり、ｐチャネルＴ
ＦＴ２００Ｂの電極２４８は、高電位用電極である。ま
た、ＣＭＯＳＴＦＴ２００の出力電極２５０は、ｎチャ
ネルＴＦＴ２００Ａの高濃度不純物領域２１５とｐチャ
ネルＴＦＴ２００Ｂの高濃度不純物領域２２５とを互い
に電気的に接続している。これらを覆うように、さら
に、第２層間絶縁層２５２が形成されている。

【００８６】上述したように、ＣＭＯＳＴＦＴ２００を
構成するｎチャネルＴＦＴ２００Ａは、実施形態１のＴ
ＦＴ１００Ａと実質的に同じ構造的な特徴を有している
ので、ソース・ドレイン耐圧が高く、且つ、オン電流も
大きいという特徴を有している。一般に、ｎチャネルＴ
ＦＴは、ｐチャネルＴＦＴに比較して耐圧が低く、ホッ
トキャリア発生による特性劣化を生じやすいので、ｎチ
ャネルＴＦＴに低濃度不純物領域を形成することが好ま
しい。製造工程は増加するが、ｐチャネルＴＦＴに低濃
度不純物領域を形成してもよい。

【００８７】次に、図６を参照しながら、画素用ＴＦＴ
２００Ｃの構造を説明する。

【００８８】ＴＦＴ２００Ｃは、絶縁性基板２０１上
に、遮光層２０２と、絶縁層２０４と、第１ゲート絶縁
層２１０と、半導体層２１８と、第２ゲート絶縁層２１
９と、ゲート電極２２０とをこの順で有している。

【００８９】半導体層２１８は、チャネル領域２１１
Ｃ、低濃度不純物領域２１２および高濃度不純物領域２
１３を有し、且つ、ゲート電極２２０は、チャネル領域
２１１Ｃに対向する領域に形成されており、低濃度不純
物領域２１２および高濃度不純物領域２１３に対向する
領域には形成されていない。半導体層２１８は、付加容
量電極として機能する、延設された高濃度不純物領域２
１３Ａをさらに有している。延設された高濃度不純物領
域（付加容量電極）２１３Ａに、第２ゲート絶縁層２１
９を介して対向する領域に付加容量共通電極２２２が形
成されている。

【００９０】ＴＦＴ２００Ｃは、ゲート電極２２０およ
び付加容量共通電極２２２とを覆うように形成された絶
縁層２３２をさらに有し、絶縁層２３２および第２ゲー
ト絶縁層２１９には、これらを貫通し、半導体層２１８
の高濃度不純物領域（ソース領域）２１３に至るコンタ
クトホール２３４を有している。絶縁層２３２上に形成
されているソース電極２４４は、コンタクトホール２３
４を介して高濃度不純物領域２１３に電気的に接続され
ている。

【００９１】これらを覆うように、さらに第２層間絶縁
層２５２が形成されており、第２層間絶縁層上に形成さ
れている画素電極２５６は、第２層間絶縁層２５２、絶
縁層２３２、および第２ゲート絶縁層２１９を貫通する
コンタクトホール２５４を介して、高濃度不純物領域
（ドレイン領域）２１３に電気的に接続されている。

【００９２】ＴＦＴ２００Ｃは、チャネル領域２１１Ｃ
とその両側の高濃度不純物領域２１３との間に低濃度不
純物領域２１２を有しているので、比較的高いソース・
ドレイン耐圧を有している。

【００９３】次に、図７および図８を参照しながら、本
実施形態の表示素子の製造方法における駆動用ＴＦＴ２
００および画素用ＴＦＴ２００Ｃの製造方法を説明す
る。表示素子のその他の構成要素は公知の方法で製造さ
れるので、ここではその説明を省略する。

【００９４】まず、図７（ａ）および図８（ａ）に示し
たように、絶縁性基板２０１上に、遮光性を有する導電
材料（例えば、金属シリサイド）を用いて、画素用ＴＦ
Ｔ２００Ｃに照射される光を遮断するための遮光層２０
２を所定のパターンに形成する。ここでは、ＴＦＴ２０
０Ｃの半導体層２１８のほぼ全体を遮光するように、遮
光層２０２を形成したが、少なくともチャネル領域２１
１Ｃ、好ましくは、チャネル領域２１１Ｃと低濃度不純
物領域２１２とを遮光するように形成すればよい。勿
論、半導体層２１８全体を遮光することが耐光性の観点
から最も好ましい。この遮光層２０２の形成と同じ工程
で、駆動用ＣＭＯＳＴＦＴ２００を構成するｎチャネル
ＴＦＴ２００Ａの第１ゲート電極２０６とｐチャネルＴ
ＦＴ２００Ｂの第１ゲート電極２０８とを形成する。す
なわち、例えば、絶縁性基板２０１上のほぼ全面に金属
シリサイド膜（例えば、ＷＳｉ）を形成し、これをパタ
ーニングすることによって、遮光層２０２、第１ゲート
電極２０６および２０８を同時に形成する。

【００９５】次に、遮光層２０２と、ｎチャネルＴＦＴ
２００Ａの第１ゲート電極２０６と、ｐチャネルＴＦＴ
の第１ゲート電極２０８とを覆うように、絶縁性基板２
０１のほぼ全面に、例えばシリコン酸化物からなる厚さ
約３００ｎｍの絶縁層２０４を形成する。この後、駆動
用ＣＭＯＳＴＦＴ２００の領域に形成された絶縁層２０
４をエッチングで除去し、ｎチャネルＴＦＴの第１ゲー
ト電極２０６とｐチャネルＴＦＴの第１ゲート電極２０
８とを露出させる。

【００９６】この後、絶縁性基板２０１上のほぼ全面に
例えばシリコン酸化物を用いて、厚さ約５０ｎｍ〜約２
００ｎｍの厚さの第１ゲート絶縁層２１０を形成する。
この結果、駆動用ＣＭＯＳＴＦＴ２００の第１ゲート電
極２０６および２０８は、第１ゲート絶縁層２１０のみ
によって覆われ、画素用ＴＦＴ２００Ｃの遮光層２０２
は、絶縁層２０４および第１ゲート絶縁層２１０とで覆
われる。

【００９７】このように、駆動用ＣＭＯＳＴＦＴ２００
の第１ゲート電極２０６および２０８とそれぞれの半導
体層２１４および２１６との間に形成されるゲート絶縁
層として機能する絶縁層は、第１ゲート絶縁層２１０の
みによって構成されるので、その厚さの制御が容易であ
るとともに、比較的大きなオン電流を有するように薄く
（例えば約５０ｎｍ〜約２００ｎｍ）形成することがで
きる。一方、遮光層２０２と半導体層２１８との間に
は、第１ゲート絶縁層２１０と絶縁層２０４とが形成さ
れ、その結果、遮光層２０２と半導体層２１８とは比較
的厚い絶縁層で分離され、この遮光層２０２によって画
素用ＴＦＴ２００Ｃの寄生容量の増大が抑制される。

【００９８】次に、図７（ｂ）および図８（ｂ）に示し
たように、第１ゲート絶縁層２１０上に、例えば多結晶
シリコンを用いて、それぞれのＴＦＴ２００Ａ，２００
Ｂおよび２００Ｃの活性層となる半導体層（厚さ：約１
０ｎｍ〜約１００ｎｍ）２１４、２１６および２１８を
所定のパターンに形成する。

【００９９】続いて、絶縁性基板２０１上のほぼ全面
に、例えばシリコン酸化物を用いて、第２ゲート絶縁層
（厚さ：約１００ｎｍ〜約２００ｎｍ）２１９を形成す
る。この第２ゲート絶縁層２１９０上に、例えば金属
（例えばＡｌ）または低抵抗の多結晶シリコンを用い
て、画素用ＴＦＴ２００Ｃのゲート電極２２０および付
加容量共通電極（付加容量の上部電極）２２２と、ｎチ
ャネルＴＦＴ２００Ａの第２ゲート電極２２４と、ｐチ
ャネルＴＦＴ２００Ｂの第２ゲート電極２２６とを所定
のパターンに形成する。第１ゲート電極２０６と２０
８、および第２ゲート電極２２４および２２６には、Ｃ
ＭＯＳＴＦＴ２００に対する入力電圧が印加される。

【０１００】次に、ｎチャネルＴＦＴ２００Ａの第２ゲ
ート電極２２４と、画素用ＴＦＴ２００Ｃのゲート電極
２２０とをマスクとし、半導体層２１４および２１８
に、基板２０１の上方よりリンイオンを約１×１０¹³／
ｃｍ²の低濃度で注入する。なお、このとき、ｐチャネ
ルＴＦＴ２００Ｂの半導体層２１６を覆ったレジストパ
ターンを形成しておき、半導体層２１６にはイオンが注
入されないようにしておく。このイオン注入によって、
半導体層２１４および２１８のそれぞれの第１ゲート電
極２２４およびゲート電極２２０の下部近傍に低濃度不
純物領域２１７および２１２をそれぞれ形成する。半導
体層２１４および２１８のそれぞれの第１ゲート電極２
２４およびゲート電極２２０に対向する領域には、チャ
ネル領域２１１Ａおよび２１１Ｃが形成される。

【０１０１】続いて、ｎチャネルＴＦＴ２００Ａの低濃
度不純物領域２１７およびＴＦＴ２００Ｃの低濃度不純
物領域２１２を覆うレジストパターンを形成し、絶縁性
基板２０１の上方からリンイオンを１×１０¹⁵／ｃｍ²
の高濃度で注入する。なお、このとき、ｐチャネルＴＦ
Ｔ２００Ｂの半導体層２１６を覆ったレジストパターン
を形成しておき、半導体層２１６にはイオンが注入され
ないようにしておく。このイオン注入によって、第１ゲ
ート電極２２４およびゲート電極２２０の下部にチャネ
ル領域２１１Ａおよび２１１Ｃ、その外側の領域に低濃
度不純物領域２１７および２１２、さらにその外側に高
濃度不純物領域２１５および２１３が形成され、ｎチャ
ネル型のＴＦＴ２００ＡおよびＴＦＴ２００Ｃが得られ
る。

【０１０２】続いて、ｎチャネル型のＴＦＴ２００Ａお
よびＴＦＴ２００Ｃを覆うレジストパターンを形成し、
ｐチャネルＴＦＴ２００Ｂの第２ゲート電極２２６をマ
スクとして、半導体層２１６に、絶縁性基板２０１の上
方より、ボロンイオンを１×１０¹⁵／ｃｍ²の高濃度で
注入する。このようにして、第２ゲート電極２２６の下
部にチャネル領域２１１Ｂ、その外側の領域に高濃度不
純物領域２２５が形成され、ｐチャネルＴＦＴが得られ
る。これらを覆うように、絶縁性基板２０１上のほぼ全
面に、例えばシリコン酸化物を用いて、第１層間絶縁層
２３２を形成する。

【０１０３】次に、第１層間絶縁層２３２にパターニン
グを行って、コンタクトホール２３４（図６）、２３
６、２３８、２４０および２４２（図６）を形成する。
この後、図６に示したように、コンタクトホール２３４
を覆うように、ソースバス配線と一体に形成されるソー
ス電極２４４、低い方の電圧が印加されるｎチャネルＴ
ＦＴ２００Ａの電極２４６、高い方の電圧が印加される
ｐチャネルＴＦＴ２００Ｂの電極２４８、ｎチャネルＴ
ＦＴ２００ＡとｐチャネルＴＦＴ２００Ｂから構成され
るＣＭＯＳＴＦＴ２００からの出力電圧が印加される電
極２５０を金属（例えばＡｌ）を用いてそれぞれの所定
のパターンに形成する。

【０１０４】続いて、絶縁性基板２０１上のほぼ全面に
第２層間絶縁層２５２を形成した後、画素用ＴＦＴ２０
０Ｃにおけるゲート絶縁層２１９、第１層間絶縁層２３
２、第２層間絶縁層２５２を貫通するコンタクトホール
２５４をエッチングによって形成する。次に、第２層間
絶縁層２５２上のほぼ全面に透明導電膜（例えばＩＴＯ
膜）を形成し、これをパターニングすることによって、
画素電極２５６を形成する。画素電極２５６は、コンタ
クトホール２５４を介して、ＴＦＴ２００Ｃの画素部と
トランジスタのドレインに接続するように画素電極２５
６を形成する。

【０１０５】以下、上述のようにして駆動用ＣＭＯＳＴ
ＦＴ２００と画素用ＴＦＴ２００Ｃが形成されたアクテ
ィブマトリクス基板と、対向電極が形成された対向基板
とを貼り合わせ、両基板間に液晶材料を封入することに
よって、本実施形態の液晶表示素子が得られる。上述し
た駆動用ＴＦＴおよび画素用ＴＦＴ以外の構成要素の製
造には、公知の方法を広く採用することができる。

【０１０６】上述した本実施形態のドライバ一体型の液
晶表示素子においては、画素用ＴＦＴ２００Ｃの下部に
は、絶縁性基板２０１側からＴＦＴ２００Ｃに入射する
光を遮断するための遮光層２０２が形成されている。ま
た、この遮光層２０２と同じ膜から駆動用ＣＭＯＳＴＦ
Ｔ２００の第１ゲート電極２０６および２０８が形成さ
れている。第１ゲート電極２０６および２０８は、それ
ぞれの半導体層２１４および２１６の少なくともチャネ
ル領域２１１Ａおよび２１１Ｂと対向する領域に形成さ
れているので、絶縁性基板２０１側からチャネル領域２
１１Ａおよび２１１Ｂに入射する光を遮断する。従っ
て、画素用ＴＦＴ２００Ｃおよび駆動用ＣＭＯＳＴＦＴ
２００のいずれも優れた耐光性を有している。

【０１０７】また、駆動用ＣＭＯＳＴＦＴ２００のｎチ
ャネルＴＦＴ２００Ａは、実施形態１のＴＦＴ１００Ａ
と実施的に同様の構造的な特徴を有しているので、ソー
ス・ドレイン耐圧が高く、且つ、オン電流も大きい。

【０１０８】従って、本実施形態の液晶表示素子は、耐
光性に優れ、且つ、高い周波数で動作する駆動用ＣＭＯ
ＳＴＦＴ２００を備えているので、極めて高精細で高品
位の表示を実現することができる。さらに、この液晶表
示素子は、耐光性に優れるので、投射型表示装置に好適
に用いられる。

【０１０９】上述した表示素子の画素用ＴＦＴ２００Ｃ
に代えて、図９に示すＴＦＴ２００Ｄを用いることもで
きる。

【０１１０】ＴＦＴ２００Ｄは、絶縁層（例えば、厚さ
約３００ｎｍのシリコン酸化膜）２０４の付加容量が形
成される領域に、開口部２０４ａを有している点におい
て、ＴＦＴ２００Ｃと異なる。その他の構成要素は、Ｔ
ＦＴ２００Ｃと実質的に同じなので、同じ参照符号で示
し、その説明をここでは省略する。

【０１１１】絶縁層２０４上に形成されている第１ゲー
ト絶縁層２１０、半導体層２１８の延設領域（付加容量
電極）２１３Ａ、第２ゲート絶縁層２１９および付加容
量共通電極２２は、開口部２０４ａを覆うように形成さ
れている。すなわち、付加容量電極２１３Ａ、第２ゲー
ト絶縁層２１９および付加容量共通電極２２２が開口部
２０４ａの側面にも形成されているので、これらによっ
て構成される付加容量の実効面積は、絶縁性基板２０１
への投影面積に比べて大きい。

【０１１２】従って、図９に示したＴＦＴ２００Ｄの構
造を採用すると、ＴＦＴ２００Ｃよりも大きな容量値を
有する付加容量を形成することができる。逆に、同じ容
量値を有する付加容量を形成する場合には、ＴＦＴ２０
０Ｃの構造を採用した場合よりも小さな領域（投影面
積）で形成できるので、光を通さない領域の面積を小さ
くでき、その結果、表示素子の開口率を向上させること
ができる。

【０１１３】ＴＦＴ２００Ｄを備える表示素子は、上述
した製造方法と実質的に同じ方法を用いて製造される。
ＴＦＴ２００Ｄの絶縁層２０４の開口部２０４ａは、例
えば、上述した製造方法において、駆動用ＣＭＯＳＴＦ
Ｔ２００の領域に形成された絶縁層２０４をエッチング
で除去する工程において同時に形成され得る。この製造
方法を採用すれば、上述したＴＦＴ２００Ｃを有する表
示素子の製造方法の工程数を増やすことなく、ＴＦＴ２
００Ｄを有する表示素子を製造することができる。

【０１１４】

【発明の効果】本発明によると、耐光性に優れ、且つ、
大きなオン電流および十分に高いソース・ドレイン耐圧
を有する薄膜トランジスタが提供される。本発明の薄膜
トランジスタはドライバ一体型の表示素子の駆動用トラ
ンジスタに好適に用いられ、高精細で高品位の表示が可
能な表示素子を実現することができる。また、本発明の
薄膜トランジスタは耐光性に優れるので、投射型表示装
置に好適に用いられ、高精細で高品位の表示を実現する
ことができる。さらに、本発明によると、上述した優れ
た特性を有する薄膜トランジスタを効率よく製造する方
法が提供される。

【図面の簡単な説明】

【図１】本発明の実施形態１によるＴＦＴ１００Ａの断
面構造を模式的に示す図である。

【図２】（ａ）〜（ｃ）は、ＴＦＴ１００Ａの製造工程
における断面構造を模式的に示す図である。

【図３】本発明の実施形態２によるＴＦＴ１００Ｂの断
面構造を模式的に示す図である。

【図４】（ａ）〜（ｃ）は、ＴＦＴ１００Ｂの製造工程
における断面構造を模式的に示す図である。

【図５】本発明の実施形態３による表示素子の駆動用Ｔ
ＦＴ２００の断面構造を模式的に示す図である。

【図６】本発明の実施形態３による表示素子の画素用Ｔ
ＦＴ２００Ｃの断面構造を模式的に示す図である。

【図７】（ａ）〜（ｃ）は、本発明の実施形態３による
表示素子の駆動用ＴＦＴ２００の製造工程における断面
構造を模式的に示す図である。

【図８】（ａ）〜（ｃ）は、本発明の実施形態３による
表示素子の画素用ＴＦＴ２００Ｃの製造工程における断
面構造を模式的に示す図である。

【図９】本発明の実施形態３による表示素子の他の画素
用ＴＦＴ２００Ｄの断面構造を模式的に示す図である。

【図１０】従来のドライバ一体型液晶表示素子３００の
構造を模式的に示す平面図である。

【図１１】従来の液晶表示素子３００の一画素部の平面
構造を模式的に示す図である。

【図１２】従来の液晶表示素子３００の一画素部の断面
構造を模式的に示す図であり、図１１のＡ−Ａ’線に沿
った断面図に相当する。

【符号の説明】 １００Ａ ＴＦＴ １０１ 絶縁性基板 １０２ 第１ゲート電極 １０４ 第１ゲート絶縁層 １０６ 半導体層 １０８ 第２ゲート絶縁層 １１０Ａ 第２ゲート電極 １１２ 低濃度不純物領域 １１３ 高濃度不純物領域 １１４ チャネル領域 １１６ 絶縁層 １１８、１２０ コンタクトホール １２０ ドレイン電極 １２２ ソース電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8238 Ｈ０１Ｌ 27/08 ３２１Ｄ 27/092 29/78 ６１２Ｂ 21/336 ６１６Ａ ６１７Ｍ ６１９Ｂ Ｆターム(参考） 2H092 GA59 JA25 JA26 JA31 JA32 JA36 JA40 JA44 JA46 JB54 JB56 JB66 KA04 KA10 KA12 KA18 KB25 MA07 MA27 MA42 NA22 RA05 5C094 AA05 AA43 AA60 BA03 BA43 CA19 EA04 EA05 EB02 HA10 5F048 AA05 AA07 AB07 AB10 AC04 AC10 BA16 BB00 BB02 BB04 BB08 BB16 BC06 BC16 BC18 BD04 BF11 5F110 AA07 AA13 AA21 BB02 BB04 EE03 EE05 EE09 EE30 FF02 FF28 FF29 GG02 GG13 GG25 GG32 GG34 GG35 HJ01 HJ04 HJ12 HJ13 HM15 NN03 NN44 NN45 NN72 NN73 QQ11 QQ12 5G435 AA00 AA14 AA17 AA18 BB05 BB12 BB17 EE34 FF13 KK09 LL15

Claims (16)

【特許請求の範囲】
1. 【請求項１】 第１ゲート電極、第１ゲート絶縁層、半
   導体層、第２ゲート絶縁層、および第２ゲート電極が基
   板上にこの順で形成された薄膜トランジスタであって、 前記半導体層は、チャネル領域と、ソース領域およびド
   レイン領域として機能する高濃度不純物領域と、前記高
   濃度不純物領域と前記チャネル領域との間に形成された
   低濃度不純物領域とを有し、且つ、前記第１ゲート電極
   は、遮光性を有する材料から形成されており、少なくと
   も前記チャネル領域および前記低濃度不純物領域に対向
   する領域に形成されている薄膜トランジスタ。
2. 【請求項２】 前記第１ゲート電極は、前記高濃度不純
   物領域に対向する領域には形成されていない請求項１に
   記載の薄膜トランジスタ。
3. 【請求項３】 前記第２ゲート電極は、前記チャネル領
   域に対向する領域に形成されており、且つ、前記低濃度
   不純物領域に対向する領域には形成されていない請求項
   １に記載の薄膜トランジスタ。
4. 【請求項４】 前記第１ゲート電極は金属シリサイドで
   形成されている請求項１に記載の薄膜トランジスタ。
5. 【請求項５】 駆動用トランジスタを含む駆動回路と、
   前記駆動回路から供給される電圧によって駆動される複
   数の画素とを有する表示素子であって、前記駆動用トラ
   ンジスタは、 第１ゲート電極、第１ゲート絶縁層、半導体層、第２ゲ
   ート絶縁層、および第２ゲート電極が基板上にこの順に
   形成された薄膜トランジスタであって、 前記半導体層は、チャネル領域、低濃度不純物領域およ
   び高濃度不純物領域を有し、且つ、前記第１ゲート電極
   は、遮光性を有する材料から形成されており、 少なくとも前記チャネル領域および前記低濃度不純物領
   域に対向する領域に形成されている、表示素子。
6. 【請求項６】 前記第１ゲート電極は、前記高濃度不純
   物領域に対向する領域には形成されていない請求項５に
   記載の表示素子。
7. 【請求項７】 前記第２ゲート電極は、前記チャネル領
   域に対向する領域に形成されており、且つ、前記低濃度
   不純物領域に対向する領域には形成されていない請求項
   ５に記載の表示素子。
8. 【請求項８】 前記第１ゲート電極は金属シリサイドで
   形成されている請求項５に記載の表示素子。
9. 【請求項９】 前記複数の画素のそれぞれは、表示媒体
   層と、前記表示媒体層に電圧を印加するための電極と、
   前記電極と前記駆動回路との間に設けられた画素用トラ
   ンジスタと、前記画素用トランジスタの半導体層の前記
   基板側に設けられた遮光層とを有し、前記遮光層は、前
   記駆動用トランジスタの前記第１ゲート電極と同じ材料
   で形成されている、請求項５に記載の表示素子。
10. 【請求項１０】 前記画素用トランジスタの前記半導体
    層と前記遮光層との間に下部絶縁層を有し、前記下部絶
    縁層の厚さは、前記第１ゲート絶縁層の厚さよりも厚
    い、請求項９に記載の表示素子。
11. 【請求項１１】 前記画素用トランジスタのゲート電極
    は、前記駆動用トランジスタの前記第２ゲート電極と同
    じ膜から形成されている、請求項９に記載の表示素子。
12. 【請求項１２】 前記複数の画素のそれぞれに対応し
    て、付加容量共通電極と、誘電体層と、付加容量電極と
    から構成される付加容量をさらに備え、前記誘電体層
    は、前記画素用トランジスタのゲート絶縁層と同じ膜か
    ら形成されている、請求項９に記載の表示素子。
13. 【請求項１３】 請求項９から１２のいずれかに記載の
    表示素子と、光源と、投射光学系とを有する投射型表示
    装置。
14. 【請求項１４】 第１ゲート電極、第１ゲート絶縁層、
    半導体層、第２ゲート絶縁層、および第２ゲート電極が
    基板上にこの順で形成された薄膜トランジスタの製造方
    法であって、 基板上に第１ゲート電極を遮光性材料を用いて形成する
    工程と、 前記第１ゲート電極上に第１ゲート絶縁層を形成する工
    程と、 前記第１ゲート絶縁層上に半導体層を形成する工程と、 前記半導体層上にレジスト層を形成し、前記レジスト層
    を前記基板を介して露光を行うことによって、前記第１
    ゲート電極に対して自己整合的にレジストパターンを形
    成する工程と、 前記レジストパターンをマスクとして前記半導体層に不
    純物を高濃度で注入する工程と、 前記レジストパターンを剥離する工程と、 前記半導体層上に第２ゲート絶縁層を形成する工程と、 前記第２ゲート絶縁層上に前記第１ゲート電極よりも幅
    の狭い第２ゲート電極を形成する工程と、 前記第２ゲート電極をマスクとして前記半導体層に不純
    物を低濃度で注入する工程と、 を包含する薄膜トランジスタの製造方法。
15. 【請求項１５】 駆動用トランジスタを含む駆動回路
    と、前記駆動回路から供給される電圧によって駆動され
    る複数の画素とを有し、 前記駆動用トランジスタは、基板上に形成された、半導
    体層と、前記半導体層の下部に形成された第１ゲート絶
    縁層および第１ゲート電極と、前記半導体層の上部に形
    成された第２ゲート絶縁層および第２ゲート電極とを有
    し、 前記複数の画素のそれぞれは、表示媒体層と、前記表示
    媒体層に電圧を印加するための電極と、前記電極と前記
    駆動回路との間に設けられた画素用トランジスタと、前
    記画素用トランジスタの半導体層の前記基板側に設けら
    れた遮光層とを有する、表示素子の製造方法であって、 基板上に遮光性導電膜を形成する工程と、 前記遮光性導電膜をパターニングすることによって、前
    記遮光層および前記駆動用トランジスタの前記第１ゲー
    ト電極とを形成する工程と、 前記遮光層および前記駆動用トランジスタの前記第１ゲ
    ート電極を覆うように第１絶縁膜を堆積し、前記第１ゲ
    ート電極上の前記第１絶縁膜を除去した後、前記基板の
    ほぼ全面に第２絶縁膜を堆積することによって、前記第
    ２絶縁膜からなる前記駆動用トランジスタの前記第１ゲ
    ート絶縁層、および前記第１絶縁膜と前記第２絶縁膜と
    からなる前記画素用トランジスタのゲート絶縁層を形成
    する工程と、 を包含する、表示素子の製造方法。
16. 【請求項１６】 前記表示素子は、前記複数の画素のそ
    れぞれに対応して、付加容量共通電極と、誘電体層と、
    付加容量電極とから構成される付加容量をさらに備え、 前記基板上に、付加容量共通電極を形成する工程をさら
    に包含し、 前記第１絶縁膜は前記付加容量共通電極をも覆うように
    堆積され、 前記第１ゲート電極上の前記第１絶縁膜を除去する工程
    において、前記付加容量共通電極上の前記第１絶縁膜を
    除去し、前記第２絶縁膜からなる前記誘電体層を形成す
    る工程と、を包含する、請求項１５に記載の表示素子の
    製造方法。