JP2016213508A - 薄膜トランジスタ回路基板 - Google Patents
薄膜トランジスタ回路基板 Download PDFInfo
- Publication number
- JP2016213508A JP2016213508A JP2016174858A JP2016174858A JP2016213508A JP 2016213508 A JP2016213508 A JP 2016213508A JP 2016174858 A JP2016174858 A JP 2016174858A JP 2016174858 A JP2016174858 A JP 2016174858A JP 2016213508 A JP2016213508 A JP 2016213508A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- gate
- gate insulating
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
車載用液晶ディスプレイなどの高信頼性が必要なディスプレイには、画素のp−SiTFTに厚いゲート絶縁膜が使用されている。しかしながら、周辺部に回路を形成するには、ゲート絶縁膜が薄いTFTが必要である。これまでのプロセスでは同一基板上にゲート絶縁膜の厚いTFTと薄いTFTを選択的に形成するのは困難である。
また、実施形態にかかる薄膜トランジスタ回路基板の製造方法は、上記トップゲート型薄膜トランジスタと、ボトムゲート型薄膜トランジスタとを含む薄膜トランジスタ回路基板を製造するための方法であり、絶縁基板上に第1の金属層を形成し、パターニングを行うことにより、ボトムゲート型薄膜トランジスタのゲート電極層、補助容量、及び該トップゲート型薄膜トランジスタの遮光層を形成する工程、ゲート電極層、補助容量、及びトップゲート型薄膜トランジスタの遮光層が形成された前記絶縁基板上に、第1のゲート絶縁層を形成する工程、第1のゲート絶縁層上にポリシリコン半導体層を形成する工程、ポリシリコン半導体層上に前記第1のゲート絶縁層の厚さと異なる厚さを有する第2のゲート絶縁層を形成する工程、第2のゲート絶縁層上に第2の金属層を形成し、パターニングを行うことにより、各々ポリシリコン半導体層に不純物を注入する際のマスクとして機能する、ボトムゲート型薄膜トランジスタの遮光層、補助容量、及びトップゲート型薄膜トランジスタのゲート電極層を形成する工程、及びボトムゲート型薄膜トランジスタの遮光層、補助容量、及びトップゲート型薄膜トランジスタのゲート電極層をマスクとして、ポリシリコン半導体層に不純物を注入する工程を具備する。
図1(a)ないし(h)は、実施形態にかかる薄膜トランジスタ回路基板の製造工程の一例を表す概略的な断面図を示す。
まず、図1(a)に示すように、非磁性基板1上に、ボトム金属層2-1,2-2,2-3を形成する。ボトム金属層2-1,2-2,2-3に使用される金属材料としては、例えば、銅(Cu)、マグネシウム(Mg)、アルミニウム(Al)、チタンTi)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、クロム(Cr)のいずれかまたはこれらのうちの少なくとも1つを含む合金があげられる。ボトム金属層2-1,2-2,2-3は、金属材料を一様に成膜した後、フォトリソグラフィー法により、ボトムゲート型薄膜トランジスタのゲート電極層、補助容量、及びトップゲート型薄膜トランジスタの遮光層として機能するように、パターニングして形成することができる。ボトム金属層2-1,2-2,2-3は、例えば50ないし300nmの厚さを有し得る。
続いて、図1(c)に示すように、第1のゲート絶縁層11上にポリシリコン半導体層4,5,6を形成する。ポリシリコン半導体層4,5,6は、シリコン層を例えば50nmの厚さで成膜してエキシマレーザーアニーリングにより多結晶化を行い、その後フォトリソグラフィー法によりパターニングして形成することができる。なお、ポリシリコン半導体層4,5,6は例えば50nmの厚さを有し得る。
続いて、図1(f)に示すように、ポリシリコン半導体層4,5,6へ不純物を注入するための第2のドーピング(N−ドーピング)において、ポリシリコン半導体層4,6のマスクとなるトップ金属層7−1,7−2,8−1を第2のゲート絶縁層12上に形成するために、トップ金属層7,8を加工する。
さらに熱アニールを行い、活性化及び水素化を行う。
第1及び第2のドーピングに供されたポリシリコン半導体層は高濃度不純物領域4−1b,4−2b,5,6−1b,6−2bとなり、第2のドーピングのみに供されたポリシリコン半導体層は低濃度不純物領域4−1a,4−2a,6−1a,6−2aとなる。ポリシリコン半導体層中ほとんど不純物が注入されなかった領域がチャネル領域13,14,15となる。また、トップ金属層7−1,7−2はボトムゲート型薄膜トランジスタの遮蔽層,トップ金属層8−1はトップゲート型薄膜トランジスタのゲート電極層として機能する。
層間絶縁膜16に、各金属層及び各半導体層と導通を取るためのコンタクトホールを各々形成する。
ボトムゲートTFTのゲート絶縁層の厚さと、ゲート電極層の膜厚と透過率(フルーエンス)との関係を表すグラフを図2に示す。
図中、101はMoWの膜厚が50nmの場合、102はMoWの膜厚が100nmの場合、103はMoWの膜厚が150nmの場合、104はMoWの膜厚が300nmの場合を各々示す。
図3のグラフ105より、ボトムゲートTFT用のゲート電極層の膜厚をx(nm)とすると、ボトムゲートTFT用のゲート絶縁膜の膜厚y(nm)は下式の関係を満たすことが好ましいことがわかる。
トップゲート型TFTのボトムゲート型TFT用ゲートメタルはバックライトに対する斜光層として働く。
トップゲート型TFTがシングルゲートTFTであり、ゲート電極に対し、バックチャネル側に設けられた遮光層がチャネル領域よりも大きい場合は、バックチャネル側の電位固定が必要である。バックチャネル側の遮光層がチャネル領域と同様のサイズである場合は、バックチャネル側の電位固定は不要である。
[1]
トップゲート型薄膜トランジスタと、ボトムゲート型薄膜トランジスタとを含み、該ボトムゲート型薄膜トランジスタのゲート電極と該トップゲート型薄膜トランジスタの遮光層が同じ導電層であり、該トップゲート型薄膜トランジスタのゲート電極と該ボトムゲート型薄膜トランジスタの遮光層が同じ導電層であり、かつ該トップゲート型薄膜トランジスタのゲート絶縁膜は該ボトムゲート型薄膜トランジスタのゲート絶縁層とは異なり、前記ボトムゲート型薄膜トランジスタの遮光層は、前記ボトムゲート型薄膜トランジスタのソース−ドレイン領域と膜厚方向に重ならないことを特徴とする薄膜トランジスタ回路基板。
[2]
前記トップゲート型薄膜トランジスタの遮光層は、外部に電気的に接続されており、電位が固定されていることを特徴とする[1]に記載の薄膜トランジスタ回路基板。
[3]
前記ボトムゲート型薄膜トランジスタのゲート絶縁膜の厚さy(nm)と、前記ボトムゲート型薄膜トランジスタのゲート電極の厚さx(nm)は、下記式(1)で表される関係を満足する[1]または[2]に記載の薄膜トランジスタ回路基板。
Claims (2)
- トップゲート型薄膜トランジスタと、前記トップゲート型薄膜トランジスタのゲート絶縁膜とは異なるゲート絶縁層を有する薄膜トランジスタとを含み、前記トップゲート型薄膜トランジスタのゲート電極と前記薄膜トランジスタの遮光層が同じ導電層であり、前記薄膜トランジスタの遮光層は、前記薄膜トランジスタのソース−ドレイン領域と膜厚方向に重ならないことを特徴とする薄膜トランジスタ回路基板。
- 前記薄膜トランジスタのゲート絶縁膜の厚さy(nm)と、前記薄膜トランジスタのゲート電極の厚さx(nm)は、下記式(1)で表される関係を満足する請求項1に記載の薄膜トランジスタ回路基板。
y≧7×10−4x2+0.4x+130…(1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016174858A JP2016213508A (ja) | 2016-09-07 | 2016-09-07 | 薄膜トランジスタ回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016174858A JP2016213508A (ja) | 2016-09-07 | 2016-09-07 | 薄膜トランジスタ回路基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011254812A Division JP6006930B2 (ja) | 2011-11-22 | 2011-11-22 | 薄膜トランジスタ回路基板、及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016213508A true JP2016213508A (ja) | 2016-12-15 |
Family
ID=57552143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016174858A Pending JP2016213508A (ja) | 2016-09-07 | 2016-09-07 | 薄膜トランジスタ回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016213508A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI697118B (zh) * | 2017-11-29 | 2020-06-21 | 南韓商Lg顯示器股份有限公司 | 薄膜電晶體陣列基板、包含該基板的有機發光二極體顯示裝置及製造該顯示裝置的方法 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1154761A (ja) * | 1997-08-01 | 1999-02-26 | Semiconductor Energy Lab Co Ltd | 半導体集積回路およびその作製方法 |
JP2000039624A (ja) * | 1998-07-22 | 2000-02-08 | Hitachi Ltd | 画像表示装置及びその製造方法 |
JP2001077342A (ja) * | 1999-09-07 | 2001-03-23 | Casio Comput Co Ltd | 画像読取装置及びその製造方法 |
JP2001156295A (ja) * | 1999-11-30 | 2001-06-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2002033480A (ja) * | 2000-07-13 | 2002-01-31 | Sharp Corp | 薄膜トランジスタ、表示素子および投射型表示装置ならびに表示素子の製造方法 |
JP2002353424A (ja) * | 2001-03-23 | 2002-12-06 | Seiko Epson Corp | 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器 |
JP2003273361A (ja) * | 2002-03-15 | 2003-09-26 | Sharp Corp | 半導体装置およびその製造方法 |
US20080116457A1 (en) * | 2006-11-22 | 2008-05-22 | Samsung Electronics Co., Ltd. | Driving device for unit pixel of organic light emitting display and method of manufacturing the same |
JP2008124266A (ja) * | 2006-11-13 | 2008-05-29 | Hitachi Displays Ltd | 表示装置および表示装置の製造方法 |
JP2011049529A (ja) * | 2009-07-29 | 2011-03-10 | Nec Lcd Technologies Ltd | トランジスタ回路 |
JP2011146574A (ja) * | 2010-01-15 | 2011-07-28 | Canon Inc | トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む装置 |
WO2011135908A1 (ja) * | 2010-04-30 | 2011-11-03 | シャープ株式会社 | 回路基板および表示装置 |
-
2016
- 2016-09-07 JP JP2016174858A patent/JP2016213508A/ja active Pending
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1154761A (ja) * | 1997-08-01 | 1999-02-26 | Semiconductor Energy Lab Co Ltd | 半導体集積回路およびその作製方法 |
JP2000039624A (ja) * | 1998-07-22 | 2000-02-08 | Hitachi Ltd | 画像表示装置及びその製造方法 |
JP2001077342A (ja) * | 1999-09-07 | 2001-03-23 | Casio Comput Co Ltd | 画像読取装置及びその製造方法 |
JP2001156295A (ja) * | 1999-11-30 | 2001-06-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2002033480A (ja) * | 2000-07-13 | 2002-01-31 | Sharp Corp | 薄膜トランジスタ、表示素子および投射型表示装置ならびに表示素子の製造方法 |
JP2002353424A (ja) * | 2001-03-23 | 2002-12-06 | Seiko Epson Corp | 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器 |
JP2003273361A (ja) * | 2002-03-15 | 2003-09-26 | Sharp Corp | 半導体装置およびその製造方法 |
JP2008124266A (ja) * | 2006-11-13 | 2008-05-29 | Hitachi Displays Ltd | 表示装置および表示装置の製造方法 |
US20080116457A1 (en) * | 2006-11-22 | 2008-05-22 | Samsung Electronics Co., Ltd. | Driving device for unit pixel of organic light emitting display and method of manufacturing the same |
JP2011049529A (ja) * | 2009-07-29 | 2011-03-10 | Nec Lcd Technologies Ltd | トランジスタ回路 |
JP2011146574A (ja) * | 2010-01-15 | 2011-07-28 | Canon Inc | トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む装置 |
WO2011135908A1 (ja) * | 2010-04-30 | 2011-11-03 | シャープ株式会社 | 回路基板および表示装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI697118B (zh) * | 2017-11-29 | 2020-06-21 | 南韓商Lg顯示器股份有限公司 | 薄膜電晶體陣列基板、包含該基板的有機發光二極體顯示裝置及製造該顯示裝置的方法 |
US10811438B2 (en) | 2017-11-29 | 2020-10-20 | Lg Display Co., Ltd. | Thin-film transistor array substrate and organic light-emitting display device including the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10468533B2 (en) | Semiconductor device and method for manufacturing same | |
US20170125452A1 (en) | Semiconductor device | |
JP2006013432A (ja) | 薄膜トランジスタ及びその製造方法 | |
US9006059B2 (en) | CMOS transistor and method for fabricating the same | |
JP5138276B2 (ja) | 表示装置の製造方法 | |
JP2013051328A (ja) | アクティブマトリックス型表示素子およびその製造方法 | |
US9698177B1 (en) | Method for manufacturing N-type TFT | |
US20150102344A1 (en) | Thin film transistor array substrate and method of manufacturing the same | |
JP2006229185A (ja) | 薄膜トランジスタ基板、その製造方法、半導体装置及び液晶表示装置 | |
KR100588174B1 (ko) | 박막 트랜지스터의 제조 방법 | |
JP6006930B2 (ja) | 薄膜トランジスタ回路基板、及びその製造方法 | |
US8124975B2 (en) | Display device with multi-gate TFTs of a pixel region having different relative areas of gate regions with respect to channel regions of the TFTs | |
US9105652B2 (en) | Method of manufacturing semiconductor device | |
US20050112807A1 (en) | Thin film transistor, method of fabricating the same and flat panel display using thin film transistor | |
JP2016213508A (ja) | 薄膜トランジスタ回路基板 | |
KR20090115474A (ko) | 박막트랜지스터 및 그의 제조방법 | |
KR20080049208A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
JP7403225B2 (ja) | アレイ基板及びその製造方法、表示パネルと表示装置 | |
JP2011048169A (ja) | 表示装置およびその製造方法 | |
KR101981582B1 (ko) | 구동회로 일체형 어레이 기판의 제조 방법 | |
US8754418B2 (en) | Semiconductor device, and method for producing same | |
JP2009010242A (ja) | 表示装置及びその製造方法 | |
US8823002B2 (en) | Method for manufacturing semiconductor device, semiconductor device, and display device | |
JP2009283554A (ja) | 半導体装置およびその製造方法 | |
JP2007256638A (ja) | 薄膜トランジスタ基板及びこれを用いた液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180313 |