JP6006930B2 - 薄膜トランジスタ回路基板、及びその製造方法 - Google Patents

Description

本発明の実施形態は、薄膜トランジスタ回路基板、及びその製造方法に関する。

薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、単にＴＦＴと称する場合がある）は、液晶表示装置や有機エレクトロルミネッセンス表示装置等の各種平面表示装置に広く用いられている。このような平面表示装置では、ＴＦＴは、各画素のスイッチング素子として用いられる他に、駆動回路として内蔵される場合もある。このため、ＴＦＴの高性能化が求められている。

そこで、ポリシリコン（ｐ−Ｓｉ）半導体層を備えたｐ−ＳｉＴＦＴを用いるニーズが増えてきている。このようなｐ−ＳｉＴＦＴは、逆スタガ構造あるいはトップゲートＴＦＴ構造が主流になっている。

車載用液晶ディスプレイなどの高信頼性が必要なディスプレイには、画素のｐ−ＳｉＴＦＴに厚いゲート絶縁膜が使用されている。しかしながら、周辺部に回路を形成するには、ゲート絶縁膜が薄いＴＦＴが必要である。これまでのプロセスでは同一基板上にゲート絶縁膜の厚いＴＦＴと薄いＴＦＴを選択的に形成するのは困難である。

特開２００６−１７８０３１号公報

本実施形態の目的は、厚いゲート絶縁層を有する薄膜トランジスタと、薄いゲート絶縁層を有する薄膜トランジスタとを備えた回路基板を提供することにある。

実施形態によれば、トップゲート型薄膜トランジスタと、ボトムゲート型薄膜トランジスタとを含み、該ボトムゲート型薄膜トランジスタのゲート電極と該トップゲート型薄膜トランジスタの遮光層が同じ導電層であり、該トップゲート型薄膜トランジスタのゲート電極と該ボトムゲート型薄膜トランジスタの遮光層が同じ導電層であり、かつ該トップゲート型薄膜トランジスタのゲート絶縁膜は該ボトムゲート型薄膜トランジスタのゲート絶縁層とは異なり、前記ボトムゲート型薄膜トランジスタの遮光層は、前記ボトムゲート型薄膜トランジスタのソース−ドレイン領域と膜厚方向に重ならないことを特徴とする薄膜トランジスタ回路基板が得られる。

実施形態にかかる薄膜トランジスタ回路基板の製造工程の一例を表す概略的な断面図である。 ゲート絶縁層の厚さと、ゲート電極層の厚さと、透過率との関係を表すグラフ図である。 実施形態にかかる薄膜トランジスタ回路基板に用いられるゲート電極層の膜厚とゲート絶縁層の厚さとの関係を表すグラフ図である。

実施形態にかかる薄膜トランジスタ回路基板は、トップゲート型薄膜トランジスタと、ボトムゲート型薄膜トランジスタとを含む。ボトムゲート型薄膜トランジスタのゲート電極を形成する工程でトップゲート型薄膜トランジスタの遮光層が形成される。また、トップゲート型薄膜トランジスタのゲート電極を形成する工程でボトムゲート型薄膜トランジスタの遮光層が形成される。さらに、トップゲート型薄膜トランジスタのゲート絶縁膜はボトムゲート型薄膜トランジスタのゲート絶縁層とは異なる。

実施形態にかかる薄膜トランジスタ回路基板では、ボトムゲート型薄膜トランジスタのゲート絶縁層とトップゲート型薄膜トランジスタのゲート絶縁膜とがポリシリコン半導体層の上下に各々設けられ、トップゲート型薄膜トランジスタのゲート絶縁膜の厚さをボトムゲート型薄膜トランジスタのゲート絶縁層の厚さと異なる。

これにより、高信頼性が必要な箇所には、厚いゲート絶縁膜を介してゲート電圧を印加する。高速動作が必要な箇所には、薄いゲート絶縁膜を介してゲート電圧を印加することによって、選択的に高信頼性と高速動作を同一基板上で実現することができる。

また、実施形態にかかる薄膜トランジスタ回路基板の製造方法は、上記トップゲート型薄膜トランジスタと、ボトムゲート型薄膜トランジスタとを含む薄膜トランジスタ回路基板を製造するための方法であり、絶縁基板上に第１の金属層を形成し、パターニングを行うことにより、ボトムゲート型薄膜トランジスタのゲート電極層、補助容量、及び該トップゲート型薄膜トランジスタの遮光層を形成する工程、ゲート電極層、補助容量、及びトップゲート型薄膜トランジスタの遮光層が形成された前記絶縁基板上に、第１のゲート絶縁層を形成する工程、第１のゲート絶縁層上にポリシリコン半導体層を形成する工程、ポリシリコン半導体層上に前記第１のゲート絶縁層の厚さと異なる厚さを有する第２のゲート絶縁層を形成する工程、第２のゲート絶縁層上に第２の金属層を形成し、パターニングを行うことにより、各々ポリシリコン半導体層に不純物を注入する際のマスクとして機能する、ボトムゲート型薄膜トランジスタの遮光層、補助容量、及びトップゲート型薄膜トランジスタのゲート電極層を形成する工程、及びボトムゲート型薄膜トランジスタの遮光層、補助容量、及びトップゲート型薄膜トランジスタのゲート電極層をマスクとして、ポリシリコン半導体層に不純物を注入する工程を具備する。

以下、実施の形態について、図面を参照して説明する。

図１（ａ）ないし（ｈ）は、実施形態にかかる薄膜トランジスタ回路基板の製造工程の一例を表す概略的な断面図を示す。

まず、図１（ａ）に示すように、非磁性基板１上に、ボトム金属層２-１，２-２，２-３を形成する。ボトム金属層２-１，２-２，２-３に使用される金属材料としては、例えば、銅（Ｃｕ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、チタンＴｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、クロム（Ｃｒ）のいずれかまたはこれらのうちの少なくとも１つを含む合金があげられる。ボトム金属層２-１，２-２，２-３は、金属材料を一様に成膜した後、フォトリソグラフィー法により、ボトムゲート型薄膜トランジスタのゲート電極層、補助容量、及びトップゲート型薄膜トランジスタの遮光層として機能するように、パターニングして形成することができる。ボトム金属層２-１，２-２，２-３は、例えば５０ないし３００ｎｍの厚さを有し得る。

図１（ｂ）に示すように、次に、ボトム金属層２−１，２−２，２−３を介して非磁性基板１上に第１の厚さ例えば２００ｎｍの厚さを有する第１のゲート絶縁層１１を形成する。第１のゲート絶縁層１１は例えばシリコン酸化物等により形成することができる。第１のゲート絶縁層１１はボトムゲート型薄膜トランジスタのゲート絶縁層として機能し得る。

なお、第１の厚さは例えば８０ないし３００ｎｍにすることができる。第１の厚さは８０ｎｍ未満であると、ポリシリコン半導体層の結晶性が不十分となり、３００ｎｍを越えるとトランジスタのドレイン電流が不十分になる傾向がある。

続いて、図１（ｃ）に示すように、第１のゲート絶縁層１１上にポリシリコン半導体層４，５，６を形成する。ポリシリコン半導体層４，５，６は、シリコン層を例えば５０ｎｍの厚さで成膜してエキシマレーザーアニーリングにより多結晶化を行い、その後フォトリソグラフィー法によりパターニングして形成することができる。なお、ポリシリコン半導体層４，５，６は例えば５０ｎｍの厚さを有し得る。

その後、図１（ｄ）に示すように、ポリシリコン半導体層４，５，６を介して第１のゲート絶縁層１１上に第１の厚さよりも薄い第２の厚さ例えば８０ｎｍの厚さを有する第２のゲート絶縁層１２を形成する。第２のゲート絶縁層１２は例えばシリコン酸化物等により形成することができる。第２のゲート絶縁層１２はトップゲート型薄膜トランジスタのゲート絶縁層として機能し得る。

図１（ｅ）に示すように、さらに、ポリシリコン半導体層４，５，６へ不純物を注入するための第１のドーピング（Ｎ＋ドーピング）において、ポリシリコン半導体層４，６のマスクとなるトップ金属層７，８を第２のゲート絶縁層１２上に形成する。使用される金属材料としては、例えば、銅（Ｃｕ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、チタンＴｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、クロム（Ｃｒ）のいずれかまたはこれらのうちの少なくとも１つを含む合金があげられる。

その後、トップ金属層７，８を介してポリシリコン半導体層４，５，６に対し、例えばリンなどの不純物を注入して第１のドーピング（Ｎ＋ドーピング）を行う。

続いて、図１（ｆ）に示すように、ポリシリコン半導体層４，５，６へ不純物を注入するための第２のドーピング（Ｎ−ドーピング）において、ポリシリコン半導体層４，６のマスクとなるトップ金属層７−１，７−２，８−１を第２のゲート絶縁層１２上に形成するために、トップ金属層７，８を加工する。

加工して得られたトップ金属層７−１，７−２，８−１を介してポリシリコン半導体層４，５，６に対し、例えばリンなどの不純物を注入して第２のドーピング（Ｎ−ドーピング）を行う。

さらに熱アニールを行い、活性化及び水素化を行う。

第１及び第２のドーピングに供されたポリシリコン半導体層は高濃度不純物領域４−１ｂ，４−２ｂ，５，６−１ｂ，６−２ｂとなり、第２のドーピングのみに供されたポリシリコン半導体層は低濃度不純物領域４−１ａ，４−２ａ，６−１ａ，６−２ａとなる。ポリシリコン半導体層中ほとんど不純物が注入されなかった領域がチャネル領域１３，１４，１５となる。また、トップ金属層７−１，７−２はボトムゲート型薄膜トランジスタの遮蔽層，トップ金属層８−１はトップゲート型薄膜トランジスタのゲート電極層として機能する。

その後、図１（ｇ）に示すように、第２のゲート絶縁層１２上にトップ金属層７−１，７−２，８−１を介在させて例えばシリコン酸化物等により層間絶縁膜１６を形成する。

層間絶縁膜１６に、各金属層及び各半導体層と導通を取るためのコンタクトホールを各々形成する。

そして、図１（ｈ）に示すように、コンタクトホールに金属材料層を形成し、遮光層７−１，７−２、ゲート電極２１，ドレイン電極２２，補助容量２-２に接続されたソース電極２３、半導体層４、第１のゲート絶縁膜１１を有するボトムゲート型ＴＦＴと、遮光層２-３，ドレイン電極２４，ゲート電極ゲート電極２５、ソース電極２６、第１のゲート絶縁膜よりも薄い第２のゲート絶縁膜を有するトップゲートＴＦＴとを含む薄膜トランジスタ回路基板１０が得られる。

実施形態によれば、ポリシリコン層のチャネル領域の上下に第１及び第２のゲート絶縁膜を形成し、第１のゲート絶縁膜を第２のゲート絶縁層よりも厚くする。これにより、高信頼性が必要な箇所例えば表示素子の表示部には、ボトムゲート型ＴＦＴを設けて、厚いゲート絶縁膜を介してゲート電圧を印加することが可能となり、かつ高速動作が必要な箇所例えば表示部を動作させるための回路部には、トップゲート型ＴＦＴを設けて、薄いゲート絶縁膜を介してゲート電圧を印加することによって、選択的に高信頼性と高速動作を同一回路基板を用いて実現することができる。

エキシマレーザアニールによるＳｉの結晶化の際に、ボトムＴＦＴ用ゲートメタルへの熱の逃げによりフルーエンスが増加する傾向がある。また、Ｓｉの下のボトムＴＦＴ用ゲートメタルの有無により、エキシマレーザアニールによるＳｉの結晶性の不均一が生じる傾向がある。

これに対し、ボトムゲートＴＦＴ用のゲートメタルを薄くするか、ボトムゲートＴＦＴ用の絶縁膜を厚くすることができる。

ボトムゲートＴＦＴのゲート絶縁層の厚さと、ゲート電極層の膜厚と透過率（フルーエンス）との関係を表すグラフを図２に示す。

この場合の透過率とは、結晶化で使用するエキシマレーザーの出力部にある光学部品の透過率である。この光学部品の透過率でレーザーのフルーエンスを制御するので、この透過率はレーザーのフルーエンスを表す。

図中、１０１はＭｏＷの膜厚が５０ｎｍの場合、１０２はＭｏＷの膜厚が１００ｎｍの場合、１０３はＭｏＷの膜厚が１５０ｎｍの場合、１０４はＭｏＷの膜厚が３００ｎｍの場合を各々示す。

図２において、透過率（フルーエンス）が８０％以下となる点について、ゲート電極層の膜厚とゲート絶縁層の厚さと関係を表すグラフを図３に示す。

図３のグラフ１０５より、ボトムゲートＴＦＴ用のゲート電極層の膜厚をｘ（ｎｍ）とすると、ボトムゲートＴＦＴ用のゲート絶縁膜の膜厚ｙ（ｎｍ）は下式の関係を満たすことが好ましいことがわかる。

ｙ≧７×１０^−４ｘ^２＋０．４ｘ＋１３０…（１）
トップゲート型ＴＦＴのボトムゲート型ＴＦＴ用ゲートメタルはバックライトに対する斜光層として働く。

トップゲート型ＴＦＴがシングルゲートＴＦＴであり、ゲート電極に対し、バックチャネル側に設けられた遮光層がチャネル領域よりも大きい場合は、バックチャネル側の電位固定が必要である。バックチャネル側の遮光層がチャネル領域と同様のサイズである場合は、バックチャネル側の電位固定は不要である。

また、ボトムゲートＴＦＴがダブルゲートＴＦＴであり、バックチャネル側の遮光層がチャネル領域よりも大きい場合は、バックチャネル側の電位固定が必要である。バックチャネル側の遮光層がチャネル領域と同様のサイズである場合は、バックチャネル側の電位固定は不要である。

なお、図１（ｆ）では、トップゲート型ＴＦＴがシングルゲートＴＦＴであり、ゲート電極２５に対し、バックチャネル側に設けられた遮光層２−３がチャネル領域１５よりも大きいので、トップゲート型薄膜トランジスタの遮光層２−３を、外部に電気的に接続して、電位を固定している。また、ボトムゲートＴＦＴがダブルゲートＴＦＴであり、バックチャネル側の遮光層７−１，７−２がチャネル領域１３，１４と同様のサイズであるので、バックチャネル側の電位固定は不要である。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

２-１…ボトムゲート型薄膜トランジスタのゲート電極、２−３…トップゲート型薄膜トランジスタの遮光層、７−１，７−２…ボトムゲート型薄膜トランジスタの遮光層、１０…薄膜トランジスタ回路基板、１１…ボトムゲート型薄膜トランジスタのゲート絶縁層、１２…トップゲート型薄膜トランジスタのゲート絶縁膜

Claims (3)

1. トップゲート型薄膜トランジスタと、ボトムゲート型薄膜トランジスタとを含み、該ボトムゲート型薄膜トランジスタのゲート電極と該トップゲート型薄膜トランジスタの遮光層が同じ導電層であり、該トップゲート型薄膜トランジスタのゲート電極と該ボトムゲート型薄膜トランジスタの遮光層が同じ導電層であり、かつ該トップゲート型薄膜トランジスタのゲート絶縁膜は該ボトムゲート型薄膜トランジスタのゲート絶縁層とは異なり、前記ボトムゲート型薄膜トランジスタの遮光層は、前記ボトムゲート型薄膜トランジスタのソース−ドレイン領域と膜厚方向に重ならないことを特徴とする薄膜トランジスタ回路基板。
2. 前記トップゲート型薄膜トランジスタの遮光層は、外部に電気的に接続されており、電位が固定されていることを特徴とする請求項１に記載の薄膜トランジスタ回路基板。
3. 前記ボトムゲート型薄膜トランジスタのゲート絶縁膜の厚さｙ（ｎｍ）と、前記ボトムゲート型薄膜トランジスタのゲート電極の厚さｘ（ｎｍ）は、下記式（１）で表される関係を満足する請求項１または２に記載の薄膜トランジスタ回路基板。
   ｙ≧７×１０−４ｘ ^２ ＋０．４ｘ＋１３０…（１）

Images