CN105870197A - 薄膜晶体管及制备方法、阵列基板、显示装置 - Google Patents

薄膜晶体管及制备方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN105870197A
CN105870197A CN201610251879.6A CN201610251879A CN105870197A CN 105870197 A CN105870197 A CN 105870197A CN 201610251879 A CN201610251879 A CN 201610251879A CN 105870197 A CN105870197 A CN 105870197A
Authority
CN
China
Prior art keywords
film transistor
thin film
drain electrode
semiconductor layer
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610251879.6A
Other languages
English (en)
Inventor
周焱
顾可可
毛大龙
但艺
吴海龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610251879.6A priority Critical patent/CN105870197A/zh
Publication of CN105870197A publication Critical patent/CN105870197A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管及制备方法、阵列基板、显示装置，属于显示技术领域，其可解决现有的薄膜晶体管中的板状结构是金属遮光层，对像素区域的开口率有很大的影响，使像素区域的开口率明显降低的问题。本发明的薄膜晶体管，包括栅极、半导体层以及与所述半导体层连接的漏极和源极，至少部分所述漏极与所述半导体层重叠设置。

Description

薄膜晶体管及制备方法、阵列基板、显示装置
技术领域
本发明属于显示技术领域，具体涉及一种薄膜晶体管及制备方法、阵列基板、显示装置。
背景技术
在薄膜场效应晶体管液晶显示器(Thin Film Transistor LiquidCrystal Display，TFT LCD)中，由TFT来控制亚像素的透光能力。TFT的结构通常如图1所示，包含栅极1、栅极绝缘层(图中未标出)、半导体层2、源极3和漏极4，栅极绝缘层位于栅极1和半导体层2之间，源极3和漏极4位于半导体层2远离栅极绝缘层的一侧，漏极4包括与半导体层2重叠设置的条状结构41和与像素区域重叠的板状结构42，漏极4远离半导体层2的一侧设置有绝缘层和像素电极(图中均未示出)，绝缘层与板状结构42重叠的部分设置有过孔5，过孔5用于使漏极4和像素电极连接。
但现有技术中至少存在如下问题：板状结构42是金属遮光层，占用了像素区域的面积，对像素区域的开口率有很大的影响，使像素区域的开口率明显降低。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种能够提高像素区域开口率的薄膜晶体管及制备方法、阵列基板、显示装置。
解决本发明技术问题所采用的技术方案是一种薄膜晶体管，包括栅极、半导体层以及与所述半导体层连接的漏极和源极，至少部分所述漏极与所述半导体层重叠设置。
其中，所述漏极与所述半导体层重叠的部分的面积占所述漏极的总面积的比值大于50％。
其中，所述漏极与所述半导体层重叠的部分的面积占所述漏极的总面积的50％～70％。
其中，整个所述漏极与所述半导体层重叠设置。
其中，所述漏极上方设置有过孔，所述过孔用于使所述漏极与像素电极连接，至少部分所述过孔与所述半导体层重叠。
其中，整个所述过孔与所述半导体层重叠。
其中，所述薄膜晶体管为U型薄膜晶体管、半圆型薄膜晶体管和L型薄膜晶体管中的任意一种。
作为另一技术方案，本发明还提供一种薄膜晶体管的制备方法，包括：
形成栅极、半导体层、源极和漏极；
其中，至少部分所述漏极与所述半导体层重叠设置。
作为另一技术方案，本发明还提供一种阵列基板，包括上述任意一项所述的薄膜晶体管。
作为另一技术方案，本发明还提供一种显示面板，包括上述的阵列基板。
作为另一技术方案，本发明还提供一种显示装置，包括上述的显示面板。
本发明的薄膜晶体管及制备方法、阵列基板、显示面板、显示装置中，该薄膜晶体管包括栅极、半导体层以及与半导体层连接的漏极和源极，至少部分漏极与半导体层重叠设置，能够在不影响薄膜晶体管性能的基础上，减小漏极在像素区域的遮光面积，从而提高像素区域的开口率。
附图说明
图1为现有的薄膜晶体管的结构示意图；
图2为本发明的实施例1的薄膜晶体管的结构示意图；
图3为本发明的实施例2的薄膜晶体管的结构示意图；
图4为本发明的实施例3的薄膜晶体管的制备方法的流程示意图；
其中，附图标记为：1、栅极；2、半导体层；3、源极；4、漏极；41、条状结构；42、板状结构；5、过孔。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1：
如图2所示，本实施例提供一种薄膜晶体管，包括栅极1、半导体层2以及与半导体层2连接的漏极4和源极3，至少部分漏极4与半导体层2重叠设置。
本实施例的薄膜晶体管以具有底栅结构的U型薄膜晶体管为例进行说明。本实施例的薄膜晶体管还包含栅极绝缘层、保护层和像素电极(图中均未示出)。栅极绝缘层位于栅极1之上，半导体层2位于栅极绝缘层之上，源极3和漏极4位于半导体层2之上并与半导体层2连接，保护层位于源极3和漏极4之上，保护层上设置过孔5以暴露出漏极4，像素电极形成于保护层上，部分像素电极位于过孔5中以实现与漏极4连接。
也就是说，相较于现有技术，漏极4与半导体层2至少部分重叠，从而可以减少漏极4在像素区域中的投影所遮挡的面积，进而提高像素区域的开口率。
其中，漏极4与半导体层2重叠的部分的面积占漏极4的总面积的比值大于50％。
优选地，漏极4与半导体层2重叠的部分的面积占漏极4的总面积的50％～70％。
之所以如此设置，是为了最大程度的减少漏极4在像素区域中的投影所遮挡的面积，当然，漏极4与半导体层2重叠的部分的面积占漏极4的总面积的比例并不局限于此，还可以是80％、90％等，只要能够减小漏极4在像素区域中的投影所遮挡的面积即可，在此不再赘述。
其中，漏极4上方设置有过孔5，过孔5用于使漏极4与像素电极连接，至少部分过孔5与半导体层2重叠。
也就是说，过孔5是保护层的一部分，为了使漏极4和像素电极通过过孔5连接，且由于至少部分漏极4与半导体层2重叠设置，因此，至少部分过孔5与半导体层2重叠。本实施例中，优选地，整个过孔5与半导体层2重叠。
当然，过孔5还可以部分与半导体层2重叠，只要能够起到将漏极4和像素电极连通的作用即可，在此不再赘述。另外，过孔5的形状可以是圆形、方形或其他几何形状，只要能够起到将漏极4和像素电极连通的作用即可，在此不再赘述。
其中，薄膜晶体管为U型薄膜晶体管、半圆型薄膜晶体管和L型薄膜晶体管中的任意一种。
当然，薄膜晶体管的类型并不局限于此，还可以是其他类型，在此不再赘述。另外，本实施例的薄膜晶体管的各结构之间的位置关系还可以进行变更，例如，薄膜晶体管还可以采用顶栅的结构，即在源极3和漏极4上方形成栅极1，在此不再赘述。
本实施例的薄膜晶体管，包括栅极1、半导体层2以及与半导体层2连接的漏极4和源极3，至少部分漏极4与半导体层2重叠设置，能够在不影响薄膜晶体管性能的基础上，减小漏极4在像素区域的遮光面积，从而提高像素区域的开口率。
实施例2：
如图3所示，本实施例提供一种薄膜晶体管，其与实施例1的区别在于，整个漏极4与半导体层2重叠设置。
之所以如此设置，是为了能够最大程度的减小漏极4在像素区域的投影所占的面积，从而完全避免漏极4在像素区域的遮光问题，进而提高开口率。
本实施例的薄膜晶体管，包括栅极1、半导体层2以及与半导体层2连接的漏极4和源极3，整个漏极4与半导体层2重叠设置，能够在不影响薄膜晶体管性能的基础上，完全避免漏极4在像素区域的遮光问题，从而提高像素区域的开口率。
实施例3：
如图4所示，本实施例提供一种薄膜晶体管的制备方法，包括：形成栅极1、半导体层2、源极3和漏极4；其中，至少部分漏极4与半导体层2重叠设置。
在本实施例中，以底栅结构为例，该制备方法包括：
步骤100，形成栅极1。
步骤101，形成半导体层2。
步骤102，形成源极3和漏极4。
当然，在本实施例的薄膜晶体管的制备方法中，在步骤101之前还包括：形成栅极绝缘层(图中未标出)；在步骤102之后，还包括：形成保护层和像素电极(图中均未示出)。
其中，栅极绝缘层位于栅极1之上，半导体层2位于栅极绝缘层之上，源极3和漏极4位于半导体层2之上并与半导体层2连接，保护层位于源极3和漏极4之上，保护层上设置过孔5以暴露出漏极4，像素电极形成于保护层上，部分像素电极位于过孔5中以实现与漏极4连接。
当然，本实施例并不局限于此，例如，薄膜晶体管还可以采用顶栅的结构，即在源极3和漏极4上方形成栅极1，在此不再赘述。
在本实施例中，至少部分漏极4与半导体层2重叠设置，可以减少漏极4在像素区域中的投影所遮挡的面积，进而提高像素区域的开口率。
优选地，整个漏极4与半导体层2重叠设置。
之所以如此设置，是为了能够最大程度的减小漏极4在像素区域的投影所占的面积，从而完全避免漏极4在像素区域的遮光问题，进而提高开口率。
本实施例的薄膜晶体管的制备方法，用于制备实施例1或实施例2的薄膜晶体管，该薄膜晶体管包括栅极1、半导体层2以及与半导体层2连接的漏极4和源极3，至少部分漏极4与半导体层2重叠设置，能够在不影响薄膜晶体管性能的基础上，减小甚至完全避免漏极4在像素区域的遮光面积，从而提高像素区域的开口率。
实施例4：
本实施例提供了一种阵列基板，包括实施例1或实施例2的薄膜晶体管。
本实施例的阵列基板包括实施例1或实施例2的薄膜晶体管，该薄膜晶体管包括栅极1、半导体层2以及与半导体层2连接的漏极4和源极3，至少部分漏极4与半导体层2重叠设置，能够在不影响薄膜晶体管性能的基础上，减小甚至完全避免漏极4在像素区域的遮光面积，从而提高像素区域的开口率。
实施例5：
本实施例提供了一种显示面板，其特征在于，包括实施例4的阵列基板。当然，本实施例的显示面板还包括与该阵列基板相对设置的对盒基板或彩膜基板，在此不再赘述。
本实施例的包括实施例4的阵列基板，该阵列基板包括实施例1或实施例2的薄膜晶体管，该薄膜晶体管包括栅极1、半导体层2以及与半导体层2连接的漏极4和源极3，至少部分漏极4与半导体层2重叠设置，能够在不影响薄膜晶体管性能的基础上，减小甚至完全避免漏极4在像素区域的遮光面积，从而提高像素区域的开口率。
实施例6：
本实施例提供了一种显示装置，其包括实施例5的显示面板。该显示装置可以为：液晶显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本实施例的显示装置，包括实施例5的显示面板，该显示装置能够在不影响薄膜晶体管性能的基础上，减小甚至完全避免漏极4在像素区域的遮光面积，从而提高像素区域的开口率。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种薄膜晶体管，包括栅极、半导体层以及与所述半导体层连接的漏极和源极，其特征在于，至少部分所述漏极与所述半导体层重叠设置。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述漏极与所述半导体层重叠的部分的面积占所述漏极的总面积的比值大于50％。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述漏极与所述半导体层重叠的部分的面积占所述漏极的总面积的50％～70％。
4.根据权利要求2所述的薄膜晶体管，其特征在于，整个所述漏极与所述半导体层重叠设置。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述漏极上方设置有过孔，所述过孔用于使所述漏极与像素电极连接，至少部分所述过孔与所述半导体层重叠。
6.根据权利要求5所述的薄膜晶体管，其特征在于，整个所述过孔与所述半导体层重叠。
7.根据权利要求1至6任意一项所述的薄膜晶体管，其特征在于，所述薄膜晶体管为U型薄膜晶体管、半圆型薄膜晶体管和L型薄膜晶体管中的任意一种。
8.一种薄膜晶体管的制备方法，其特征在于，包括：
形成栅极、半导体层、源极和漏极；
其中，至少部分所述漏极与所述半导体层重叠设置。
9.一种阵列基板，其特征在于，包括权利要求1至7任意一项所述的薄膜晶体管。
10.一种显示装置，其特征在于，包括权利要求9所述的阵列基板。
CN201610251879.6A 2016-04-21 2016-04-21 薄膜晶体管及制备方法、阵列基板、显示装置 Pending CN105870197A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610251879.6A CN105870197A (zh) 2016-04-21 2016-04-21 薄膜晶体管及制备方法、阵列基板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610251879.6A CN105870197A (zh) 2016-04-21 2016-04-21 薄膜晶体管及制备方法、阵列基板、显示装置

Publications (1)

Publication Number Publication Date
CN105870197A true CN105870197A (zh) 2016-08-17

Family

ID=56632820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610251879.6A Pending CN105870197A (zh) 2016-04-21 2016-04-21 薄膜晶体管及制备方法、阵列基板、显示装置

Country Status (1)

Country Link
CN (1) CN105870197A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107424935A (zh) * 2017-05-08 2017-12-01 京东方科技集团股份有限公司 薄膜晶体管、显示基板及其制作方法、显示装置
CN112835233A (zh) * 2021-01-07 2021-05-25 Tcl华星光电技术有限公司 阵列基板及显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1773721A (zh) * 2004-10-11 2006-05-17 三星Sdi株式会社 有机发光显示器及其制造方法
CN1892386A (zh) * 2005-06-27 2007-01-10 Lg.菲利浦Lcd株式会社 能够减小漏电流的液晶显示装置及其制造方法
CN101140911A (zh) * 2007-10-16 2008-03-12 友达光电股份有限公司 一种薄膜晶体管及其形成方法
CN102854682A (zh) * 2011-06-30 2013-01-02 乐金显示有限公司 用于边缘场切换模式液晶显示器的阵列基板及其制造方法
JP2013110291A (ja) * 2011-11-22 2013-06-06 Japan Display Central Co Ltd 薄膜トランジスタ回路基板、及びその製造方法
US20130200361A1 (en) * 2012-02-06 2013-08-08 Hon Hai Precision Industry Co., Ltd. Thin film transistor having an active layer consisting of multiple oxide semiconductor layers
CN103700706A (zh) * 2013-12-16 2014-04-02 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其各自制备方法、以及显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1773721A (zh) * 2004-10-11 2006-05-17 三星Sdi株式会社 有机发光显示器及其制造方法
CN1892386A (zh) * 2005-06-27 2007-01-10 Lg.菲利浦Lcd株式会社 能够减小漏电流的液晶显示装置及其制造方法
CN101140911A (zh) * 2007-10-16 2008-03-12 友达光电股份有限公司 一种薄膜晶体管及其形成方法
CN102854682A (zh) * 2011-06-30 2013-01-02 乐金显示有限公司 用于边缘场切换模式液晶显示器的阵列基板及其制造方法
JP2013110291A (ja) * 2011-11-22 2013-06-06 Japan Display Central Co Ltd 薄膜トランジスタ回路基板、及びその製造方法
US20130200361A1 (en) * 2012-02-06 2013-08-08 Hon Hai Precision Industry Co., Ltd. Thin film transistor having an active layer consisting of multiple oxide semiconductor layers
CN103700706A (zh) * 2013-12-16 2014-04-02 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其各自制备方法、以及显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107424935A (zh) * 2017-05-08 2017-12-01 京东方科技集团股份有限公司 薄膜晶体管、显示基板及其制作方法、显示装置
CN112835233A (zh) * 2021-01-07 2021-05-25 Tcl华星光电技术有限公司 阵列基板及显示面板
WO2022147949A1 (zh) * 2021-01-07 2022-07-14 Tcl华星光电技术有限公司 阵列基板及显示面板
US11846857B2 (en) 2021-01-07 2023-12-19 Tcl China Star Optoelectronics Technology Co., Ltd. Array substrate and display panel

Similar Documents

Publication Publication Date Title
CN104465675B (zh) 薄膜晶体管阵列基板、液晶面板以及液晶显示器
CN104483790B (zh) 主动元件阵列基板与显示面板
CN103048824B (zh) 液晶显示装置及其制造方法
CN106842741B (zh) Coa基板及液晶显示面板
CN105301847B (zh) 显示装置及其制造方法
CN104375344B (zh) 液晶显示面板及其彩膜阵列基板
CN104335111A (zh) 液晶显示装置
CN104880852A (zh) 一种阵列基板及其制备方法、显示面板和显示装置
CN102129141B (zh) 液晶显示器制造方法、液晶显示器以及电子设备
CN102929058A (zh) 阵列基板及其制造方法、显示装置
CN204496141U (zh) 液晶屏及显示装置
CN109585458A (zh) 薄膜晶体管基板
TW201500778A (zh) 畫素結構及具有此畫素結構的顯示面板
US20180307071A1 (en) Liquid crystal display panel, manufacturing method thereof, and display device applied thereto
CN104570525B (zh) 液晶显示装置及其制造方法
CN105842934A (zh) 液晶显示面板和液晶显示装置
CN104483788A (zh) 像素结构及其制造方法、阵列基板、显示面板和显示装置
CN105700225A (zh) 一种基于boa技术的显示面板及制作方法
CN103969905B (zh) 一种电致变色显示器件及其制备方法
CN109471308A (zh) 液晶显示面板
CN206258658U (zh) 一种tft阵列基板和半透半反液晶显示器
CN105093754B (zh) 一种tft-lcd阵列基板及其制作方法、显示装置
CN105870197A (zh) 薄膜晶体管及制备方法、阵列基板、显示装置
WO2016011716A1 (zh) 阵列基板和显示装置
CN204945587U (zh) 显示面板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160817

RJ01 Rejection of invention patent application after publication