JP2009010242A - 表示装置及びその製造方法 - Google Patents
表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP2009010242A JP2009010242A JP2007171501A JP2007171501A JP2009010242A JP 2009010242 A JP2009010242 A JP 2009010242A JP 2007171501 A JP2007171501 A JP 2007171501A JP 2007171501 A JP2007171501 A JP 2007171501A JP 2009010242 A JP2009010242 A JP 2009010242A
- Authority
- JP
- Japan
- Prior art keywords
- film
- display device
- insulating film
- signal wiring
- anode electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000002161 passivation Methods 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 45
- 239000011229 interlayer Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 70
- 239000004065 semiconductor Substances 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 17
- 230000005525 hole transport Effects 0.000 claims description 10
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- 229910004541 SiN Inorganic materials 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims 2
- 229920005989 resin Polymers 0.000 claims 2
- 229910052751 metal Inorganic materials 0.000 abstract description 72
- 239000002184 metal Substances 0.000 abstract description 72
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 46
- 230000008569 process Effects 0.000 abstract description 30
- 239000010408 film Substances 0.000 description 253
- 239000012535 impurity Substances 0.000 description 31
- 238000000206 photolithography Methods 0.000 description 19
- 239000010409 thin film Substances 0.000 description 12
- 238000002513 implantation Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000000926 separation method Methods 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229910052804 chromium Inorganic materials 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000012528 membrane Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000005401 electroluminescence Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】有機ＥＬ表示装置形成の際の写真製版工程を削減した表示装置を提供すること。
【解決手段】本発明の一態様に係る表示装置は、絶縁性基板１上に形成されたソース表域３ａ／ドレイン領域３ｂを有する多結晶シリコン膜３と、ソース領域３ａ／ドレイン領域３ｂ上に接するように形成された第一メタル膜４ａと、第一メタル膜４ａ上に形成されたゲート絶縁膜５と、ゲート絶縁膜５上に形成されたゲート電極６ａと、ゲート電極６ａ上に形成された層間絶縁膜７と、層間絶縁膜７を被覆するパッシベーション膜８と、パッシベーション８膜の上に形成され、層間絶縁膜７、パッシベーション膜８及びゲート絶縁膜５に貫通して設けられたコンタクトホール９を介して多結晶シリコン膜３と接続された信号配線とを備える。
【選択図】図１
【解決手段】本発明の一態様に係る表示装置は、絶縁性基板１上に形成されたソース表域３ａ／ドレイン領域３ｂを有する多結晶シリコン膜３と、ソース領域３ａ／ドレイン領域３ｂ上に接するように形成された第一メタル膜４ａと、第一メタル膜４ａ上に形成されたゲート絶縁膜５と、ゲート絶縁膜５上に形成されたゲート電極６ａと、ゲート電極６ａ上に形成された層間絶縁膜７と、層間絶縁膜７を被覆するパッシベーション膜８と、パッシベーション８膜の上に形成され、層間絶縁膜７、パッシベーション膜８及びゲート絶縁膜５に貫通して設けられたコンタクトホール９を介して多結晶シリコン膜３と接続された信号配線とを備える。
【選択図】図１
Description
本発明は、表示装置及びその製造方法に関し、特に薄膜トランジスタを有する表示装置及びその製造方法に関する。
従来、表示装置の一種として有機ＥＬ表示装置がある。有機ＥＬ表示装置は、ＥＬ素子のような発光体を画素部に用いている。有機ＥＬ素子は、ＥＬ層と、ＥＬ層を上下から挟み込む電極を有している。有機ＥＬ表示装置は、ＥＬ層を上下から挟み込む電極同士の間に電流を流すことによってＥＬ層を発光させるものである。薄型パネルとして近年広く用いられている液晶表示装置とは異なり、有機ＥＬ表示装置は自発光型の表示装置である。このため、有機ＥＬ表示装置は、コントラストや視野角依存性、応答速度等において、液晶表示装置よりも優れており、高性能表示装置として適用が拡大されている。
このような有機ＥＬ表示装置において、ＥＬ層に流す電流を制御するため、画素内に信号処理回路が内蔵されたアクティブ型有機ＥＬ表示装置が開発されている。ＥＬ層への電流を制御する画素信号処理回路には、非晶質シリコン（アモルファスシリコン：ａ−Ｓｉ）薄膜や多結晶シリコン（ポリシリコン：ｐ−Ｓｉ）薄膜等の半導体膜が利用された薄膜トランジスタが用いられている。これらの薄膜トランジスタは、半導体層よりも下にゲート電極が形成された逆スタガ型や、半導体層よりも上にゲート電極が形成されたトップゲート型等の種類がある。これらの薄膜トランジスタは、表示装置の用途や性能により適宜選択される。
アクティブ型有機ＥＬ表示装置においては、多結晶シリコン膜を用いた薄膜トランジスタが広く用いられている。多結晶シリコンＴＦＴは移動度が高く、長時間電流を流した際に発生するトランジスタの閾値電圧シフトの発生も小さい。このため、多結晶シリコン膜を用いた薄膜トランジスタは、画素信号処理回路を制御する周辺回路部にも適用されている。
ここで、従来の薄膜トランジスタの構造について図７を参照して説明する。図７は、従来の薄膜トランジスタの構造を示す概略断面図である。図７に示すように、ガラス基板等の絶縁性基板１上には、ＳｉＮやＳｉＯ２、あるいはそれらの積層膜からなるバッファ層２が形成されている。バッファ層２上には、島状にパターニングされた多結晶シリコン膜３が形成されている（第１の写真製版工程）。
多結晶シリコン膜３上には、ＳｉＯ２からなるゲート絶縁膜５が形成されている。なお、ゲート絶縁膜５を形成した後、多結晶シリコン膜３からなるキャパシタ電極３ｄに、イオン注入法あるいはイオンドーピング法にて第一の不純物の導入が行われる（第２の写真製版工程）。
第一の不純物注入後、ゲート絶縁膜５上にゲート電極６ａが形成される。ゲート電極６ａ形成後、多結晶シリコン膜３のソース領域３ａ／ドレイン領域３ｂとなる所定の箇所に第二及び第三の不純物導入が行われる。なお、ＮＭＯＳ、ＰＭＯＳの各ゲート電極６ａをマスクとして用いて不純物の導入を行うことで、セルフアラインにてｎ型ソース／ドレイン領域及びｐ型ソース／ドレイン領域を形成することができる。また、ゲート電極６ａの加工をｎ型トランジスタ用ゲート電極とｐ型トランジスタ用ゲート電極の２回に分けて行うことにより、ｎ型とｐ型のトランジスタを同一基板上に作り分けることができる（第３、第４の写真製版工程）。
また、薄膜トランジスタの信頼性向上のため、低濃度不純物領域を形成したＬＤＤ（Lightly Doped Drain）構造とする場合もある。低濃度不純物領域の形成方法にはいくつかの方法がある。一般的な形成方法としては、ゲート電極６ａを形成した後、当該ゲート電極６ａをマスクとして、多結晶シリコン膜に低濃度不純物により第四の不純物注入を行う。次に、ゲート電極６ａ上に当該ゲート電極６ａより所定のはみ出しを持った状態のレジストパターンを写真製版により形成する。その後、第四の不純物注入により不純物濃度が高い第二の不純物注入を行う。そして、第二の不純物注入完了後、ゲート電極上のレジストパターンを除去することにより、ゲート電極６ａよりはみ出したレジストパターン直下には低濃度不純物領域（ＬＤＤ）が形成される。ＮＭＯＳ、ＰＭＯＳともに、ＬＤＤ構造とする場合には、上述のＬＤＤ形成プロセスをＮＭＯＳ、ＰＭＯＳそれぞれで実施すればよい（第５、第６の写真製版工程）。
多結晶シリコン膜３への不純物注入後、ゲート電極６ａ上には層間絶縁膜７が形成される。そして、ゲート絶縁膜５及び層間絶縁膜７にコンタクトホール９が形成される。（第７の写真製版工程）このコンタクトホール９は、多結晶シリコン層３のソース領域３ａ及びドレイン領域３ｂを露出するように形成される。これらのコンタクトホールを介してソース領域３ａに接続されるソース電極、また、ドレイン領域３ｂに接続されるドレイン電極を含む信号配線１０が形成される（第８の写真製版工程）。
層間絶縁膜７上にはＳｉＮからなるパッシベーション膜８が形成され、薄膜トランジスタが構成される。パッシベーション膜８には、後述するアノード電極１３と信号配線１０とを接続するためのスルーホールが形成されている（第９の写真製版工程）。
スルーホール形成後のパッシベーション膜８上には感光性を有するアクリル樹脂あるいはポリイミド膜からなる平坦化膜１１が形成され、ＴＦＴ表面が平坦化されている。そして、平坦化膜１１には、信号配線１０に達するスルーホール上を開口するためにコンタクトホール１２が形成される（第１０の写真製版工程）。
平坦化膜１１上にはアノード電極１３が形成される。アノード電極１３は、信号配線１０上のパッシベーション膜８に設けられたスルーホールと、平坦化膜１１に設けられたコンタクトホールを介してドレイン電極３ｂと接続されている。このパッシベーション膜８に設けられたスルーホールと平坦化膜１１に設けられたコンタクトホールとは、別の工程にて形成される。
なお、アノード電極１３形成後、ＥＬ素子を分離するための分離膜１４、ＥＬ層１５、カソード電極１６の形成が行われるが、本発明とは直接関係しないため説明を省略する。
上記のような構造のアクティブ型有機ＥＬ表示装置は特許文献１に開示されている。特許文献１によると、アノード電極１３形成までの写真製版工程は１０〜１１回必要であり、製造コスト削減のため、写真製版工程の削減が求められている。
特開２００７−５８０７号公報
本発明は、このような事情を背景としてなされたものであり、本発明の目的は有機ＥＬ表示装置形成の際の写真製版工程の削減することができる表示装置及び、その製造方法を提供することである。
本発明の一態様に係る表示装置は、基板上に形成されたソース／ドレイン領域を有する半導体層と、前記ソース／ドレイン領域となる前記半導体層上に接するように形成された導電膜と、前記導電膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極上に形成された層間絶縁膜と、前記層間絶縁膜を被覆するパッシベーション膜と、前記パッシベーション膜の上に形成され、前記層間絶縁膜、前記パッシベーション膜及び前記ゲート絶縁膜に貫通して設けられた第１コンタクトホールを介して前記半導体層と接続された信号配線とを備えるものである。
本発明の一態様に係る表示装置の製造方法は、基板上にソース／ドレイン領域を有する半導体層を形成し、ソース／ドレイン領域となる前記半導体層上に接するように導電膜を形成し、前記導電膜上にゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極を形成し、前記ゲート電極上に層間絶縁膜を形成し、前記層間絶縁膜を被覆するようにパッシベーション膜を形成し、前記層間絶縁膜、前記パッシベーション膜、前記ゲート絶縁膜に、前記半導体層の一部を露出する第１コンタクトホールを一括で形成し、前記パッシベーション膜の上に、前記第１コンタクトホールを介して前記半導体層と接続される信号配線を形成する。
本発明によれば、有機ＥＬ表示装置形成の際の写真製版工程の削減をすることができる有機ＥＬ表示装置及びその製造方法を提供することができる。
以下、本発明を適用可能な実施の形態について説明する。以下の説明は、本発明の実施形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。
実施の形態１．
本発明の実施の形態１に係る有機ＥＬ表示装置について、図１を参照して説明する。図１は、本実施の形態に係る有機ＥＬ表示装置の構成を示す図である。図１に示すように、本実施の形態に係る有機ＥＬ表示装置１００は、絶縁性基板１、バッファ層２、多結晶シリコン膜３、第一メタル膜４ａ、４ｂ、ゲート絶縁膜５、第二メタル膜６、層間絶縁膜７、パッシベーション膜８、コンタクトホール９、第三メタル膜１０、平坦化膜１１、コンタクトホール１２、アノード電極１３、分離膜１４、発光層１５、カソード電極１６を有している。
本発明の実施の形態１に係る有機ＥＬ表示装置について、図１を参照して説明する。図１は、本実施の形態に係る有機ＥＬ表示装置の構成を示す図である。図１に示すように、本実施の形態に係る有機ＥＬ表示装置１００は、絶縁性基板１、バッファ層２、多結晶シリコン膜３、第一メタル膜４ａ、４ｂ、ゲート絶縁膜５、第二メタル膜６、層間絶縁膜７、パッシベーション膜８、コンタクトホール９、第三メタル膜１０、平坦化膜１１、コンタクトホール１２、アノード電極１３、分離膜１４、発光層１５、カソード電極１６を有している。
絶縁性基板１は、ガラス基板や石英基板等の透過性を有する基板である。絶縁性基板１上には、バッファ層２が形成されることが好ましい。バッファ層２は、絶縁性基板１から流出する不純物から後述するＴＦＴを保護するために設けられる。バッファ層２としては、ＳｉＮやＳｉＯ２、あるいはそれらの積層膜を用いることができる。
バッファ層２上には、半導体膜である多結晶シリコン膜３が設けられる。多結晶シリコン膜３は、バッファ層２上に島状に形成されている。多結晶シリコン膜３は、ソース領域３ａ、ドレイン領域３ｂ、チャネル領域３ｃ、及びキャパシタ電極３ｄとなる領域を含む。
多結晶シリコン膜３のうち、ソース領域３ａ、ドレイン領域３ｂ、キャパシタ電極３ｄの上には、導電膜が接するように形成されている。具体的には、ソース領域３ａ及びドレイン領域３ｂ上には、導電膜である第一メタル膜４ａが形成されている。第一メタル膜４ａは、後の工程で形成されるコンタクトホール９が、多結晶シリコン膜３のソース領域３ａ、ドレイン領域３ｂ突き抜けるのを防止するために設けられている。すなわち、第一メタル膜４ａは、エッチングストッパの役割を果たす。また、キャパシタ電極３ｄの上には、導電膜である第一メタル膜４ｂが形成されている。このように、キャパシタ電極３ｄ上に第一メタル膜４ｂが形成されているため、多結晶シリコン膜からなるキャパシタ電極３ｄに不純物を導入する必要がない。このため、キャパシタ電極３ｄに不純物の注入を行うための工程を削減することができる。なお、第一メタル膜４ａ、４ｂとしては、Ｍｏ，Ｃｒ、Ｗ、Ｔｉ等を用いることができる。
第一メタル膜４ａ、４ｂの上には、第一メタル膜４ａ、４ｂ及び多結晶シリコン膜３を覆うように、ゲート絶縁膜５が形成されている。そして、ゲート絶縁膜５上には、第二メタル膜６が形成されている。第二メタル膜６は、ゲート電極６ａ、キャパシタ電極６ｂを含む。そして、第二メタル膜６上には、層間絶縁膜７が形成されている。また、層間絶縁膜７上には、層間絶縁膜を被覆するようにパッシベーション膜８が設けられている。層間絶縁膜７及びパッシベーション膜８は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮのいずれか又はこれらの積層膜からなる。
パッシベーション膜８、層間絶縁膜７、ゲート絶縁膜６には、これらの膜を貫通して設けられたコンタクトホール９が設けられている。コンタクトホール９は、下層に形成されたソース領域３ａ、ドレイン領域３ｂを露出するように開口されている。パッシベーション膜８の上には、第三メタル膜１０が設けられている。第三メタル膜１０としては、ＡｌやＡｌを主成分とする合金膜、Ｍｏ、Ｃｒ、Ｗ、Ｔａやこれらを主成分とする合金膜、あるいはそれらの積層構造を用いることができる。第三メタル膜１０は、ソース電極、ドレイン電極を含む信号配線となる。すなわち、パッシベーション膜８の上に設けられた信号配線は、パッシベーション膜８、層間絶縁膜７、及びゲート絶縁膜５に貫通して設けられたコンタクトホール９を介して、半導体層である多結晶シリコン膜３と接続されている。このように、第三メタル膜１０をパッシベーション膜８の上に形成することにより、コンタクトホール９を、パッシベーション膜８、層間絶縁膜７、ゲート絶縁膜６を貫通するように、一括で形成することができる。従来、パッシベーション膜のスルーホールと、層間絶縁膜及びゲート絶縁膜に形成されるコンタクトホールとは、別々の工程で形成されていた。しかしながら、本発明によれば、パッシベーション膜８、層間絶縁膜７、及びゲート絶縁膜５を貫通するコンタクトホール９を一括で形成することができ、製造工程を削減することができる。
また、第三メタル膜１０の上には、パッシベーション膜８を被覆するように、平坦化膜１１が設けられている。そして、平坦化膜１１には、下層の第三メタル膜１０を露出させるコンタクトホール１２が形成されている。また、平坦化膜１１上には、当該平坦化膜１１に設けられたコンタクトホール１２を介して信号配線となる第三メタル膜１０と接続されたアノード電極１３が設けられている。そして、アノード電極の１３上には、分離膜１４が設けられている。分離膜１４は、後述するＥＬ素子を分離する。分離膜１４には、アノード電極１３を露出する開口部が設けられている。
分離膜１４の開口部には、アノード電極１３に接触するように発光層１５が設けられている。発光層１５は、例えば、図示しないホール輸送層、発光層、電子輸送層、電子注入層等の複数の層から構成される。発光層１５は、アノード電極１３との接触部にホール輸送層を備えている。アノード電極１３は、当該ホール輸送層よりも仕事関数を大きい材料が用いられていることが好ましい。すなわち、ホール輸送層よりも仕事関数が大きいＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）からなる透明導電膜や、Ｐｔ、Ａｕ、Ｉｒ、Ｃｒ、Ａｇ、Ｎｉ、Ａｌ及びこれらの合金等を用いることができる。これにより、アノード電極１３とホール輸送層とのエネルギー障壁を低減させることができ、発光効率を向上させることが可能となる。発光層１５上には、カソード電極１６が設けられている。アノード電極１３、発光層１５、カソード電極１６が積層されて、ＥＬ素子が形成される。有機ＥＬ表示装置には、複数の有機ＥＬ素子がマトリクス状に形成されている。
次に、上述のアクティブ型有機ＥＬ表示装置の製造方法について図２を参照して説明する。図２は、本実施の形態に係る有機ＥＬ表示装置の製造方法を説明するための図である。図２に示すように、まず、絶縁性基板上にアモルファスシリコンの下地膜としてＳｉＮやＳｉＯ２、あるいはそれらの積層膜からなるバッファ層２が形成される（ステップＳ１）。そして、バッファ層２上に、多結晶シリコン膜３が形成される（ステップＳ２）。具体的には、まず、バッファ層２上に、アモルファスシリコン膜が形成される。アモルファスシリコン膜は、プラズマＣＶＤ法により、厚さ５０〜７０ｎｍとなるように形成される。その後、エキシマレーザアニールあるいはＹＡＧレーザアニール等により、アモルファスシリコン膜を溶融、冷却、固化し、多結晶シリコン膜３が得られる。その後、ドライエッチングにより多結晶シリコン膜３を島状に加工する（第１写真製版工程）。
多結晶シリコン膜３を島状に加工した後、Ｍｏ、Ｃｒ、Ｗ、Ｔｉ等の第一メタル膜４ａ、４ｂが形成される（ステップＳ３）。その後、トランジスタのソース領域３ａ／ドレイン領域３ｂとなる箇所及びキャパシタ電極３ｄとなる箇所に、第一メタル膜４ａ、４ｂが残るようにパターニングを実施する（第２写真製版工程）。
なお、上記においては、多結晶シリコン膜３のパターニングと、コンタクトメタルとなる第１メタル膜４ａ、４ｂのパターニングを別々の写真製版工程で実施しているが、ハーフトーンやグレートーンマスクを用いて１回の写真製版工程で実施することも可能である。
多結晶シリコン膜３、第一メタル膜４ａ、４ｂ形成後、絶縁性基板１全面にプラズマＣＶＤ法により、ゲート絶縁膜５が形成される（ステップＳ４）。そして、ゲート絶縁膜５を形成した後、ＤＣマグネトロンを用いたスパッタリング法により、ゲート電極６ａ、キャパシタ電極６ｂ及び配線（不図示）を形成するための第二メタル膜６が成膜される（ステップＳ５）。第二メタル膜６としては、Ｍｏ、Ｃｒ、Ｗ、Ａｌ、Ｔａやこれらを主成分とする合金膜を用いることができる。その後、第二メタル膜６のパターニングを行うことにより、ゲート電極６ａ、キャパシタ電極６ｂ及び配線が得られる（第３写真製版工程）。
ゲート電極６ａ、キャパシタ電極６ｂ、配線をパターニングした後、トランジスタのソース領域３ａ／ドレイン領域３ｂを形成する（ステップＳ６）。具体的には、イオン注入法あるいはイオンドーピング法にて、第一及び第二の不純物導入を行う。導入する不純物元素としては、Ｐ（リン）やＢ（ボロン）を用いることができる。不純物としてＰを導入すればｎ型のトランジスタを形成することができ、Ｂを導入すればｐ型のトランジスタを形成することができる。また、ゲート電極６ａの加工をｎ型トランジスタ用ゲート電極とｐ型トランジスタ用ゲート電極の２回に分けて行えば、ｎ型とｐ型のトランジスタを同一基板上に作り分けることができる（第４写真製版工程）。
また、トランジスタの信頼性向上のため、低濃度不純物領域を形成したＬＤＤ（Lightly Doped Drain）構造とすることも可能である。低濃度不純物領域の形成方法にはいくつかの方法があるが、一般的な形成方法としては、ゲート電極６ａを形成した後、当該ゲート電極６ａをマスクとして、多結晶シリコン膜３に低濃度不純物により第三の不純物注入を行う。次に、ゲート電極６ａ上に当該ゲート電極６ａより所定のはみ出しを持った状態のレジストパターンを写真製版により形成する。その後、第三の不純物注入により不純物濃度が高い第一の不純物注入を行う。そして、第一の不純物注入完了後、ゲート電極上のレジストパターンを除去することにより、ゲート電極６ａよりはみ出したレジストパターン直下には低濃度不純物領域（ＬＤＤ）が形成される。ＮＭＯＳ、ＰＭＯＳともに、ＬＤＤ構造とする場合には、上述のＬＤＤ形成プロセスをＮＭＯＳ、ＰＭＯＳそれぞれで実施すればよい（第５、第６写真製版工程）。
トランジスタのソース領域３ａ／ドレイン領域３ｂを形成した後、プラズマＣＶＤ法により、ＳｉＯ２あるいはＳｉＮ等の層間絶縁膜７が形成される（ステップＳ７）。その後、前の工程において導入した不純物を活性化させるため、４００℃以上の熱処理を行う。
熱処理を行った後、ＳｉＮ等からなるパッシベーション膜８が形成される（ステップＳ８）。パッシベーション膜８を形成した後、ゲート絶縁膜５、層間絶縁膜７及びパッシベーション膜８を貫通するように一括でコンタクトホール９が形成される（第７写真製版工程）。そして、パッシベーション膜８上にソース電極、ドレイン電極等の信号配線となる第三メタル膜１０が形成される（ステップＳ９）。これにより、コンタクトホール９を介して、パッシベーション膜８上に形成されたソース電極、ドレイン電極がそれぞれ多結晶シリコン膜３のソース領域３ａ、ドレイン領域３ｂに接続される（第８写真製版工程）。ソース電極、ドレイン電極となる第三メタル膜１０は、ＤＣマグネトロンを用いたスパッタリング法により成膜される。第三メタル膜１０としては、ＡｌやＡｌを主成分とする合金膜、Ｍｏ、Ｃｒ、Ｗ、Ｔａやこれらを主成分とする合金膜、あるいはそれらの積層構造とすることができる。第三メタル膜の加工は、ウエットエッチング、ドライエッチングいずれでもよい。
従来技術におけるゲート絶縁膜、層間絶縁膜に形成されたコンタクトホール及びこれとは別の工程で形成されたパッシベーション膜のスルーホールは、本実施の形態においては、ゲート絶縁膜、層間絶縁膜及びパッシベーション膜に同時に形成されるコンタクトホールとなる。
本実施の形態においては、多結晶シリコン膜３のソース領域３ａ／ドレイン領域３ｂの直上には、導電膜である第一メタル膜４ａが形成されている。このため、コンタクトホール９は、トランジスタのソース／ドレイン領域となる多結晶シリコン膜３直上の第一メタル膜４ａの上に形成される。従来、多結晶シリコン膜の直上には導電膜は形成されていなかった。このため、コンタクトホールが多結晶シリコン膜を突き抜けてしまうことがあり、プロセスウインドウが狭かった。しかし、本発明によれば、ゲート絶縁膜５と多結晶シリコン膜３の直上に形成した第一メタル膜４ａとの選択比を高く取ることができる。このため、コンタクトホール９の形成の際、多結晶シリコン膜３をコンタクトホール９が突き抜けることを防止することができる。
そして、第三メタル膜１０を形成した後、ＴＦＴ表面を平坦化するため、感光性を有するアクリル樹脂あるいはポリイミド膜からなる平坦化膜１１が形成される（ステップＳ１０）。この平坦化膜１１は、第三メタル膜１０と後述するアノード電極１３とを接続するためのコンタクトホール１２を形成するため、パターニングされる（第９写真製版工程）。
その後、平坦化膜１１上にアノード電極１３となる第四メタル膜を形成する（第１０の写真製版工程）。アノード電極１３は、第三メタル膜１０上の平坦化膜１１を開口したコンタクトホール１２を介して第三メタル膜１０と接続される。アノード電極１３形成後、ＥＬ素子を分離するための分離膜１４が形成され、ＥＬ層１５、カソード電極１６の形成が行われる。
以上説明したように、本発明の実施の形態１によれば、アクティブ型有機ＥＬ表示装置のアノード電極１３を形成するまでの構造を９〜１０回の写真製版工程で形成することができる。このように、製造工程数を削減することができるため、有機ＥＬ表示装置のコストの削減を実現することが可能となる。また、多結晶シリコン膜３へのコンタクトホール９は、多結晶シリコン膜３の直上に形成した導電膜上に形成すればよく、多結晶シリコン膜３を突き抜けることを防止することができる。このように、プロセスウインドウを広げることができるため、歩留の向上を図ることができる。
実施の形態２．
本発明の実施の形態２について、図３を参照して説明する。図３は、本実施の形態に係る有機ＥＬ表示装置の構成を示す図である。図３において、図１と同一の構成要素には同一の符号を付し説明を省略する。
本発明の実施の形態２について、図３を参照して説明する。図３は、本実施の形態に係る有機ＥＬ表示装置の構成を示す図である。図３において、図１と同一の構成要素には同一の符号を付し説明を省略する。
図３に示すように、本実施の形態においては、実施の形態１と異なり、信号配線となる第三メタル膜１０が平坦化膜１１上に形成される。すなわち、平坦化膜１１は、第三メタル膜１０と、パッシベーション膜８との間に設けられる。第三メタル膜１０と多結晶シリコン膜３とを接続するためのコンタクトホール９は、ゲート絶縁膜５、層間絶縁膜７、パッシベーション膜９、平坦化膜１１を貫通して設けられている。また、アノード電極１３と第三メタル膜とは、平坦化膜１１上で接続されている。さらに、第三メタル膜１０の端部は、アノード電極１３となる第四メタル膜にて覆われている。すなわち、アノード電極１３は、第三メタル膜１０の上面及び側面で接続される。
上述したように、実施の形態１においては、ゲート絶縁膜５、層間絶縁膜７、パッシベーション膜８を貫通するコンタクトホール９を形成した後に、信号配線等となる第三メタル膜１０を形成して多結晶シリコン膜３と接続した。そして、第三メタル膜１０を形成した後に平坦化膜１１を形成した。本実施の形態においては、平坦化膜１１に形成されるコンタクトホールの形成時に、パッシベーション膜８、層間絶縁膜７、ゲート絶縁膜５のコンタクトホールも同時に形成する。これにより、写真製版工程を１回削減することが可能となる。そして、平坦化膜１１を形成した後に、第三メタル膜１０が形成される。その後、第三メタル膜１０の端部を覆うようにアノード電極１３となる第四メタル膜を形成することにより、第三メタル膜１０とアノード電極１３とを接続することができる。
実施の形態３．
本発明の実施の形態３に係る有機ＥＬ表示装置について、図４を参照して説明する。図４は、本発明の実施の形態に課かる有機ＥＬ表示装置の構成を示す図である。なお、図４においては、図１と同一の構成要素には同一の符号を付し、説明を省略する。
本発明の実施の形態３に係る有機ＥＬ表示装置について、図４を参照して説明する。図４は、本発明の実施の形態に課かる有機ＥＬ表示装置の構成を示す図である。なお、図４においては、図１と同一の構成要素には同一の符号を付し、説明を省略する。
実施の形態２においては、信号配線となる第三メタル膜１０とアノード電極１３は異なる材料で形成され、それぞれを平坦化膜１１上で接続する構造としていた。本実施の形態においては、アノード電極１３は第三メタル膜１０と同じ材料で形成され、第三メタル膜１０から延設されている。すなわち、アノード電極１３と第三メタル膜１０とは、同一の工程で形成される。これにより、写真製版工程をさらに１回削減することができる。
実施の形態４．
本発明の実施の形態４に係る有機ＥＬ表示装置について、図５を参照して説明する。図５は、本実施の形態に係る有機ＥＬ表示装置の構成を示す図である。図５において、図１と同一の構成要素には同一の符号を付し、説明を省略する。
本発明の実施の形態４に係る有機ＥＬ表示装置について、図５を参照して説明する。図５は、本実施の形態に係る有機ＥＬ表示装置の構成を示す図である。図５において、図１と同一の構成要素には同一の符号を付し、説明を省略する。
図５に示すように、実施の形態３と同様に、第三メタル膜１０は発光層１５の下まで延設されている。アノード電極１３を構成する第三メタル膜１０の上には、コンタクトメタル膜１３ａが設けられている。従って、アノード電極１３は、第三メタル膜１０とコンタクトメタル膜１３ａが積層された構造を有する。コンタクトメタル膜１３ａとしては、ＩＴＯあるいはＩＺＯ等、ホール輸送層よりも仕事関数が大きい材料を用いることができる。これにより、アノード電極１３とホール輸送層とのエネルギー障壁を低減させることができ、発光効率を向上させることが可能となる。
なお、ＩＴＯあるいはＩＺＯ等のコンタクトメタル膜１３ａは図５に示すように、発光層１５の下のみであっても良いし、あるいは、図６に示すように、第三メタル膜１０の全面にわたって形成しても良い。
以上説明したように、本発明によれば、製造工程数を削減することができるため、コストの削減を実現することが可能となる。また、キャパシタ電極３ｂの上に導電膜を形成することにより、不純物導入工程を削減することができる。また、多結晶シリコン膜３へのコンタクトホール９は、多結晶シリコン膜３の直上に形成した導電膜上に形成すればよく、多結晶シリコン膜３を突き抜けることを防止することができる。
なお、上述の実施の形態においては、有機ＥＬ表示装置の表示領域に設けられたＴＦＴについて説明したが、これに限定されるものではない。例えば、表示領域以外にも、周辺部に設けられる駆動回路のＴＦＴに適用することも可能である。また、他のトップゲート型のＴＦＴを利用した表示装置においても適用することができる。
１ 絶縁性基板
２ バッファ層
３ 多結晶シリコン膜
３ａ ソース領域
３ｂ ドレイン領域
３ｃ チャネル領域
３ｄ キャパシタ電極
４ａ、４ｂ 第一メタル膜
５ ゲート絶縁層
６ 第二メタル層
６ａ ゲート電極
６ｂ キャパシタ電極
７ 層間絶縁膜
８ パッシベーション膜
９ コンタクトホール
１０ 第三メタル層
１１ 平坦化膜
１２ コンタクトホール
１３ アノード電極
１３ａ コンタクトメタル膜
１４ 分離膜
１５ 発光層
１６ カソード電極
２ バッファ層
３ 多結晶シリコン膜
３ａ ソース領域
３ｂ ドレイン領域
３ｃ チャネル領域
３ｄ キャパシタ電極
４ａ、４ｂ 第一メタル膜
５ ゲート絶縁層
６ 第二メタル層
６ａ ゲート電極
６ｂ キャパシタ電極
７ 層間絶縁膜
８ パッシベーション膜
９ コンタクトホール
１０ 第三メタル層
１１ 平坦化膜
１２ コンタクトホール
１３ アノード電極
１３ａ コンタクトメタル膜
１４ 分離膜
１５ 発光層
１６ カソード電極
Claims (20)
- 基板上に形成されたソース／ドレイン領域を有する半導体層と、
前記ソース／ドレイン領域となる前記半導体層上に接するように形成された導電膜と、
前記導電膜上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極上に形成された層間絶縁膜と、
前記層間絶縁膜を被覆するパッシベーション膜と、
前記パッシベーション膜の上に形成され、前記層間絶縁膜、前記パッシベーション膜及び前記ゲート絶縁膜に貫通して設けられた第１コンタクトホールを介して前記半導体層と接続された信号配線と、
を備える表示装置。 - 前記パッシベーション膜を被覆する平坦化膜と、
前記平坦化膜上に設けられ、前記平坦化膜に設けられた第２コンタクトホールを介して前記信号配線と接続されたアノード電極とをさらに備える請求項１に記載の表示装置。 - 前記パッシベーション膜と前記信号配線との間に設けられた平坦化膜をさらに備え、
前記信号配線と前記半導体層とを接続するための前記第１コンタクトホールは、前記パッシベーション膜、前記層間絶縁膜、前記ゲート絶縁膜、前記平坦化膜に貫通して設けられている請求項１に記載の表示装置。 - 前記アノード電極と前記信号配線とは、前記平坦化膜上で接続されることを特徴とする請求項３に記載の表示装置。
- 前記アノード電極は、前記信号配線の端部を覆うように形成され、前記信号配線に接続されている請求項４に記載の表示装置。
- 前記アノード電極は、前記信号配線と同じ材料で、前記信号配線から延設されていることを特徴とする請求項４に記載の表示装置。
- 前記アノード電極の上に形成され、前記アノード電極との接触部にホール輸送層を備える発光層をさらに備え、
前記アノード電極は、前記ホール輸送層よりも仕事関数が大きいことを特徴とする請求項２〜６に記載の表示装置。 - 前記パッシベーション膜及び前記層間絶縁膜は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮのいずれか又はこれらの積層膜からなる請求項１〜７のいずれか１項に記載の表示装置。
- 前記平坦化膜は樹脂膜である請求項１〜８のいずれか１項に記載の表示装置。
- 前記導電膜は、キャパシタ電極となる前記半導体層上にさらに形成されている請求項１〜９のいずれか１項に記載の表示装置。
- 基板上にソース／ドレイン領域を有する半導体層を形成し、
ソース／ドレイン領域となる前記半導体層上に接するように導電膜を形成し、
前記導電膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成し、
前記ゲート電極上に層間絶縁膜を形成し、
前記層間絶縁膜を被覆するようにパッシベーション膜を形成し、
前記層間絶縁膜、前記パッシベーション膜、前記ゲート絶縁膜に、前記半導体層の一部を露出する第１コンタクトホールを一括で形成し、
前記パッシベーション膜の上に、前記第１コンタクトホールを介して前記半導体層と接続される信号配線を形成する表示装置の製造方法。 - 前記パッシベーション膜を被覆するように平坦化膜を形成し、
前記平坦化膜に第２コンタクトホールを形成し、
前記平坦化膜上に、前記第２コンタクトホールを介して前記信号配線と接続されるアノード電極を形成する請求項１１に記載の表示装置の製造方法。 - 前記パッシベーション膜と前記信号配線との間に平坦化膜を形成し、
前記信号配線と前記半導体層とを接続するための前記第１コンタクトホールを、前記パッシベーション膜、前記層間絶縁膜、前記ゲート絶縁膜、前記平坦化膜に一括で形成する請求項１１に記載の表示装置の製造方法。 - 前記アノード電極と前記信号配線とを、前記平坦化膜上で接続することを特徴とする請求項１３に記載の表示装置の製造方法。
- 前記アノード電極を、前記信号配線の端部を覆うように形成して前記信号配線に接続する請求項１４に記載の表示装置の製造方法。
- 前記アノード電極を、前記信号配線と同じ材料で、前記信号配線から延設して形成する請求項１４に記載の表示装置の製造方法。
- 前記アノード電極の上に、前記アノード電極との接触部に当該アノード電極よりも仕事関数が小さいホール輸送層を備える発光層を形成する請求項１２〜１６に記載の表示装置の製造方法。
- 前記パッシベーション膜及び前記層間絶縁膜は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮのいずれか又はこれらの積層膜からなる請求項１１〜１７のいずれか１項に記載の表示装置の製造方法。
- 前記平坦化膜は樹脂膜である請求項１１〜１８のいずれか１項に記載の表示装置の製造方法。
- 前記導電膜を、キャパシタ電極となる前記半導体膜上にさらに形成することを特徴とする請求項１〜９のいずれか１項に記載の表示装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007171501A JP2009010242A (ja) | 2007-06-29 | 2007-06-29 | 表示装置及びその製造方法 |
| KR1020080053012A KR20090004500A (ko) | 2007-06-29 | 2008-06-05 | 표시장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007171501A JP2009010242A (ja) | 2007-06-29 | 2007-06-29 | 表示装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009010242A true JP2009010242A (ja) | 2009-01-15 |
Family
ID=40325021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007171501A Pending JP2009010242A (ja) | 2007-06-29 | 2007-06-29 | 表示装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2009010242A (ja) |
| KR (1) | KR20090004500A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220006153A (ko) | 2020-07-07 | 2022-01-17 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| KR20220036416A (ko) | 2020-09-14 | 2022-03-23 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141168A (ja) * | 2000-07-31 | 2002-05-17 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2005285977A (ja) * | 2004-03-29 | 2005-10-13 | Seiko Epson Corp | 半導体装置、電気光学装置および電子機器 |
| JP2007005807A (ja) * | 2005-06-22 | 2007-01-11 | Samsung Sdi Co Ltd | 有機電界発光素子及びその製造方法 |
| CN1988164A (zh) * | 2005-12-23 | 2007-06-27 | 三菱电机株式会社 | 薄膜晶体管装置及其制造方法以及显示装置 |
-
2007
- 2007-06-29 JP JP2007171501A patent/JP2009010242A/ja active Pending
-
2008
- 2008-06-05 KR KR1020080053012A patent/KR20090004500A/ko not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141168A (ja) * | 2000-07-31 | 2002-05-17 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2005285977A (ja) * | 2004-03-29 | 2005-10-13 | Seiko Epson Corp | 半導体装置、電気光学装置および電子機器 |
| JP2007005807A (ja) * | 2005-06-22 | 2007-01-11 | Samsung Sdi Co Ltd | 有機電界発光素子及びその製造方法 |
| CN1988164A (zh) * | 2005-12-23 | 2007-06-27 | 三菱电机株式会社 | 薄膜晶体管装置及其制造方法以及显示装置 |
| JP2007173652A (ja) * | 2005-12-23 | 2007-07-05 | Mitsubishi Electric Corp | 薄膜トランジスタ装置およびその製造方法、ならびに、該薄膜トランジスタ装置を備えた表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090004500A (ko) | 2009-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10580804B2 (en) | Array substrate, fabricating method therefor and display device | |
| US6617203B2 (en) | Flat panel display device and method of manufacturing the same | |
| JP4309362B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100307456B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| JP5144903B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| WO2015194417A1 (ja) | 半導体装置 | |
| US7227187B2 (en) | Semiconductor device and manufacturing method thereof | |
| US10468533B2 (en) | Semiconductor device and method for manufacturing same | |
| KR101799034B1 (ko) | 유기전계 발광소자용 기판 및 그 제조 방법 | |
| JP2003273361A (ja) | 半導体装置およびその製造方法 | |
| US8946008B2 (en) | Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same | |
| JPWO2002095834A1 (ja) | 薄膜トランジスタ及びアクティブマトリクス型表示装置及びそれらの製造方法 | |
| JP2009049244A (ja) | 液晶表示装置 | |
| US7348631B2 (en) | Thin film transistor substrate and manufacturing method for the same | |
| JP2008147516A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US7071040B2 (en) | Method of fabricating thin film transistor | |
| US20050112807A1 (en) | Thin film transistor, method of fabricating the same and flat panel display using thin film transistor | |
| KR100590249B1 (ko) | 유기전계 발광표시장치 및 그의 제조방법 | |
| JP2001100663A (ja) | Ｅｌ表示装置 | |
| JP2009010242A (ja) | 表示装置及びその製造方法 | |
| JP2005260168A (ja) | トランジスタを備えた装置およびその製造方法 | |
| JP2007157986A (ja) | トランジスタを備えた装置 | |
| KR20180137641A (ko) | 표시 장치 및 그 제조 방법 | |
| JP4514862B2 (ja) | 半導体装置の作製方法 | |
| US20070238231A1 (en) | Thin film devices for flat panel displays and methods for forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100531 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130305 |