JP2002141168A

JP2002141168A - 発光装置

Info

Publication number: JP2002141168A
Application number: JP2001223863A
Authority: JP
Inventors: Etsuko Fujimoto; 悦子藤本; Tomohito Murakami; 智史村上; Kazutaka Inukai; 和隆犬飼
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-07-31
Filing date: 2001-07-25
Publication date: 2002-05-17
Anticipated expiration: 2021-07-25
Also published as: JP4772228B2

Abstract

(57)【要約】（修正有）【課題】駆動回路には、高い駆動能力（オン電流）と
信頼性を有するＴＦＴ、画素部には、オフ電流が低減さ
れるようなＴＦＴを備えた発光装置を作製することを目
的とする。【解決手段】ＴＦＴの作製において、ＬＤＤ領域を有
するＴＦＴを形成した後で、ゲート電極の一部をエッチ
ングすることにより、ＧＯＬＤ領域を有するＴＦＴを形
成する。このようにして、同一基板上に駆動回路および
画素部にそれぞれ要求された機能を有するＴＦＴを形成
することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
（以下ＴＦＴという）で構成された回路を有する発光装
置及びその作製方法に関する。なお、本明細書中におけ
る発光装置とは、電界を加えることで発光が得られる発
光素子を有する画像表示デバイス等のデバイスを指す。
また、発光素子にコネクター、例えば異方導電性フィル
ム((FPC:flexible printed circuit)もしくはTAB（Tape
Automated Bonding）テープもしくはTCP（Tape Carrie
r Package）が取り付けられたモジュール、TABテープや
TCPの先にプリント配線板が設けられたモジュール、ま
たは発光素子にCOG（Chip OnGlass）方式によりIC（集
積回路）が直接実装されたモジュールも全て発光装置に
含む他、発光装置を部品として搭載した電気器具も範疇
に含んでいる。

【０００２】

【従来の技術】近年、基板上にＴＦＴを形成する技術が
大幅に進歩し、アクティブマトリクス型表示装置への応
用開発が進められている。特に、ポリシリコン膜を用い
たＴＦＴは、従来のアモルファスシリコン膜を用いたＴ
ＦＴよりも電界効果移動度（モビリティともいう）が高
いので、高速動作が可能である。そのため、従来、基板
外の駆動回路で行っていた画素の制御を、画素と同一の
基板上に形成した駆動回路で行うことが可能となってい
る。

【０００３】このようなアクティブマトリクス型の表示
装置は、同一基板上に様々な回路や素子を作り込むこと
で製造コストの低減、電気光学装置の小型化、歩留まり
の上昇、スループットの低減など、様々な利点が得られ
る。

【０００４】また、自発光型の素子としてＥＬ素子を有
したアクティブマトリクス型の発光装置の研究が活発化
している。

【０００５】なお、本明細書におけるＥＬ素子は一対の
電極（陽極と陰極）間にＥＬ層が挟まれた構造となって
いるが、ＥＬ層は通常、積層構造となっている。代表的
には、コダック・イーストマン・カンパニーのTangらが
提案した「正孔輸送層／発光層／電子輸送層」という積
層構造が挙げられる。この構造は非常に発光効率が高
く、現在、研究開発が進められている発光装置は殆どこ
の構造を採用している。

【０００６】また他にも、陽極上に正孔注入層／正孔輸
送層／発光層／電子輸送層、または正孔注入層／正孔輸
送層／発光層／電子輸送層／電子注入層の順に積層する
構造でも良い。発光層に対して蛍光性色素等をドーピン
グすることも可能である。

【０００７】本明細書において陰極と陽極の間に設けら
れる全ての層を総称してＥＬ層と呼ぶ。よって上述した
正孔注入層、正孔輸送層、発光層、電子輸送層、電子注
入層等は、全てＥＬ層に含まれる。

【０００８】そして、上記構造でなるＥＬ層に一対の電
極から所定の電圧をかけ、それにより発光層においてキ
ャリアの再結合が起こって発光する。なお、ここで得ら
れる発光には、蛍光及び燐光が含まれる。また、本明細
書中では、陽極、ＥＬ層及び陰極で形成される発光素子
をＥＬ素子と呼ぶ。

【０００９】ＥＬ素子が有するＥＬ層は熱、光、水分、
酸素等によって劣化が促進されることから、一般的にア
クティブマトリクス型の発光装置の作製において、画素
部に配線やＴＦＴを形成した後にＥＬ素子が形成され
る。

【００１０】アクティブマトリクス型の発光装置は、各
画素のそれぞれにＴＦＴでなるスイッチング素子を設け
そのスイッチング素子（スイッチング用ＴＦＴ）によっ
て電流制御を行う駆動素子（電流制御用ＴＦＴ）を動作
させてＥＬ層（発光層）を発光させる。例えば特開平１
０−１８９２５２号に記載された発光装置がある。

【００１１】なお、画素部におけるスイッチング用ＴＦ
Ｔおよび電流制御用ＴＦＴは、低いオフ電流（Ｉｏｆ
ｆ）が要求されている。オフ電流を低減するためのＴＦ
Ｔ構造として、ゲート電極がゲート絶縁膜を介して低濃
度不純物領域と重ならない領域（ＬＤＤ領域）を有する
構造が知られている。

【００１２】これに対して、画像表示を行う画像回路や
画像回路を制御するための駆動回路は、高い駆動能力
（オン電流：Ｉｏｎ）およびホットキャリア効果による
劣化を防ぎ信頼性を向上させることが求められている。
ホットキャリアによるオン電流値の劣化を防ぐのに有効
である構造としては、ゲート電極がゲート絶縁膜を介し
て低濃度不純物領域と重なる領域（ＧＯＬＤ領域）を有
する構造が知られている。

【００１３】

【発明が解決しようとする課題】しかし、ＬＤＤ領域を
有するＴＦＴやＧＯＬＤ領域を有するＴＦＴを形成しよ
うとすると、その製造工程は複雑なものになってしま
う。本発明では、アクティブマトリクス型の発光装置に
おいて、その駆動回路に用いられるＴＦＴは、高い駆動
能力（オン電流）と信頼性を有し、一方で、画素部に用
いられるＴＦＴは、オフ電流が低くなるようにし、ま
た、この作製行程を少ないマスク数で実現させることを
目的とする。

【００１４】

【発明を解決するための手段】本発明では、同一基板上
に形成されるＴＦＴのうちで、駆動回路に用いるｎチャ
ネル型ＴＦＴを導電層からなるゲート電極と重なる位置
に低濃度不純物領域（ＧＯＬＤ領域）を有する構造で作
製する。一方、画素部に用いるｎチャネル型ＴＦＴは、
ゲート電極と重ならない位置に低濃度不純物領域（ＬＤ
Ｄ領域）を有する構造で作製する。

【００１５】ＧＯＬＤ領域を有するＴＦＴは、ＴＦＴに
おけるホットキャリアの注入による劣化を防ぐのに適し
た構造であり、また、オン電流が高いことから駆動回路
に適した構造である。

【００１６】また、ＬＤＤ領域を有するＴＦＴは、オフ
電流が低くなる構造であることから、画素部におけるＴ
ＦＴとして適した構造である。

【００１７】さらに、ｐチャネル型ＴＦＴは、ｎチャネ
ル型ＴＦＴの不純物領域に不純物をドーピングすること
により作製する。なお、このときＬＤＤ領域を有するｎ
チャネル型ＴＦＴを用いてドーピングすると、ＧＯＬＤ
領域を有するｎチャネル型ＴＦＴに不純物をドーピング
する際に生じるゲート電極の膜厚による不純物濃度のバ
ラツキを抑えることができる。

【００１８】よって、以上のような構造のＴＦＴを同一
基板上に形成することにより、駆動回路及び画素部に適
するＴＦＴを備えるような発光装置を作製することがで
きる。

【００１９】

【発明の実施の形態】本発明の実施の形態について、図
１を用いて詳細に説明する。図１（Ａ）において、１０
２はＳｉからなる半導体層であり、半導体層の一部に導
電層からなるゲート電極を形成する。なお、ここでは、
ＴａＮからなるゲート電極１（１０４）、Ｗからなるゲ
ート電極２（１０５）の積層構造になっており、このゲ
ート電極をマスクにして、珪素を含む絶縁膜からなるゲ
ート絶縁膜１０３を介して不純物（リン）をドーピング
することにより、高濃度不純物領域１０６が形成され
る。なお、高濃度不純物領域１０６は、最終的にｎチャ
ネル型ＴＦＴのソース領域およびドレイン領域となる。

【００２０】そして、再び不純物（リン）をドーピング
することにより、低濃度不純物領域ａ（１０７）を形成
する。ただし、この低濃度不純物領域ａ（１０７）に含
まれる不純物の濃度は、先の高濃度不純物領域に含まれ
るよりも濃度が低くなるように形成する（図１
（Ｂ））。なお、このような低濃度不純物領域のことを
ＬＤＤ（ＬＤＤ：Lightly Doped Drain）領域と呼ぶ。
なお、ここで形成される低濃度不純物領域ａ（１０７）
は、ゲート電極とゲート絶縁膜を介して重なっているこ
とからＧＯＬＤ（Gate-drain Overlapped LDD）領域と
呼ばれる。

【００２１】次にエッチング処理を行う。この時ゲート
電極１（１０４）がエッチングされたＴＦＴは、図１
（Ｃ）に示す構造を有する。具体的には、図１（Ｂ）で
ゲート電極１（１０４）に重なる位置に形成されていた
不純物領域ｂ（１０７）は、ゲート電極１（１０４）が
エッチングされたことにより、ゲート電極１（１０４）
に重ならない低濃度不純物領域ｂ（１０８）となる。

【００２２】これに対して、ゲート電極１（１０４）が
エッチングされないようにマスクを形成していた場合に
は、低濃度不純物領域ａ（１０７）を有する図１（Ｄ）
の構造を形成することができる。

【００２３】そして、ゲート絶縁膜１０３を全体的にエ
ッチングすると、図１（Ｅ）および図１（Ｆ）に示すよ
うに不純物領域１０６が露出しており、かつ構造の異な
るｎチャネル型ＴＦＴを同一基板上に形成することがで
きる。

【００２４】なお、図１（Ｃ）に示す構造のｎチャネル
型ＴＦＴは、低濃度不純物領域がゲート電極に重ならな
い領域（ＬＤＤ領域）を有するため、オフ電流を低くす
ることができるので画素部に用いる。また、図１（Ｄ）
に示す構造のｎチャネル型ＴＦＴは、低濃度不純物領域
がゲート電極に重なる構造（ＧＯＬＤ領域）を有するた
め、オン電流を高めることができ、さらにホットキャリ
アによる劣化を防ぐことができるので、駆動回路に用い
る。

【００２５】さらに図１（Ｅ）に示す構造のｎチャネル
型ＴＦＴに不純物（ボロン）をドーピングして、ｐチャ
ネル型ＴＦＴを作製する。このとき、図１（Ｅ）の構造
を有していればＳｉ上のゲート絶縁膜１０３を介して不
純物（ボロン）をドーピングすることになるため、図１
（Ｆ）に示す構造のｎチャネル型ＴＦＴに不純物（ボロ
ン）をドーピングする場合に生じるようなゲート電極１
（１０４）のＴａＮの膜厚による不純物ドープ量のバラ
ツキを防ぐことができる。つまり、不純物領域における
不純物濃度の均一なｐチャネル型ＴＦＴを作製すること
ができる。

【００２６】なお、ここで作製したｐチャネル型ＴＦＴ
は、駆動回路及び画素部に用いている。しかし、駆動回
路におけるｐチャネル型ＴＦＴは、これに限られること
はなく図１（Ｆ）に示す構造のｎチャネル型ＴＦＴに不
純物（ボロン）をドーピングすることにより作製したｐ
チャネル型ＴＦＴを用いても良い。

【００２７】以下に本発明の実施の例を説明する。な
お、以下の実施例は好ましい例であり、本発明の発光装
置は、以下の実施例に限定されるわけではない。

【００２８】

【実施例】〔実施例１〕ここでは、本発明を実施して同
一基板上に画素部と、画素部の周辺に設ける駆動回路の
ＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）
を同時に作製する方法について詳細に図２〜図５を用い
て説明する。

【００２９】まず、本実施例ではコーニング社の＃７０
５９ガラスや＃１７３７ガラスなどに代表されるバリウ
ムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス
などのガラスからなる基板３００を用いる。なお、基板
３００としては、透光性を有する基板であれば限定され
ず、石英基板を用いても良い。また、本実施例の処理温
度に耐えうる耐熱性を有するプラスチック基板を用いて
もよい。

【００３０】次いで、基板３００上に酸化珪素膜、窒化
珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地
膜３０１を形成する。本実施例では下地膜３０１として
２層構造を用いるが、前記絶縁膜の単層膜または２層以
上積層させた構造を用いても良い。下地膜３０１の一層
目としては、プラズマＣＶＤ法を用い、ＳｉＨ₄、Ｎ
Ｈ₃、及びＮ₂Ｏを反応ガスとして成膜される酸化窒化珪
素膜３０１ａを１０〜２００nm（好ましくは５０〜１０
０nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒
化珪素膜３０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、
Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜
３０１のニ層目としては、プラズマＣＶＤ法を用い、Ｓ
ｉＨ₄、及びＮ₂Ｏを反応ガスとして成膜される酸化窒化
珪素膜３０１ｂを５０〜２００ｎｍ（好ましくは１００
〜１５０nm）の厚さに積層形成する。本実施例では、膜
厚１００ｎｍの酸化窒化珪素膜３０１ｂ（組成比Ｓｉ＝
３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成し
た。

【００３１】次いで、下地膜上に半導体層３０２〜３０
５を形成する。半導体層３０２〜３０５は、非晶質構造
を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶ
Ｄ法、またはプラズマＣＶＤ法等）により成膜した後、
公知の結晶化処理（レーザー結晶化法、熱結晶化法、ま
たはニッケルなどの触媒を用いた熱結晶化法等）を行っ
て得られた結晶質半導体膜を所望の形状にパターニング
して形成する。この半導体層３０２〜３０５の厚さは２
５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形
成する。結晶質半導体膜の材料に限定はないが、好まし
くは珪素（シリコン）またはシリコンゲルマニウム（Ｓ
ｉ_XＧｅ_1-X（Ｘ＝０．０００１〜０．０２））合金など
で形成すると良い。本実施例では、プラズマＣＶＤ法を
用い、５５ｎｍの非晶質珪素膜を成膜した後、ニッケル
を含む溶液を非晶質珪素膜上に保持させた。この非晶質
珪素膜に脱水素化（５００℃、１時間）を行った後、熱
結晶化（５５０℃、４時間）を行い、さらに結晶化を改
善するためのレーザーアニ―ル処理を行って結晶質珪素
膜を形成した。そして、この結晶質珪素膜をフォトリソ
グラフィ法を用いたパターニング処理によって、半導体
層３０２〜３０５を形成した。

【００３２】また、半導体層３０２〜３０５を形成した
後、ＴＦＴのしきい値を制御するために微量な不純物元
素（ボロンまたはリン）のドーピングを行ってもよい。

【００３３】また、レーザー結晶化法で結晶質半導体膜
を作製する場合には、パルス発振型または連続発光型の
エキシマレーザーやＹＡＧレーザー、ＹＶＯ₄レーザー
を用いることができる。これらのレーザーを用いる場合
には、レーザー発振器から放射されたレーザー光を光学
系で線状に集光し半導体膜に照射する方法を用いると良
い。結晶化の条件は実施者が適宣選択するものである
が、エキシマレーザーを用いる場合はパルス発振周波数
３００Ｈｚとし、レーザーエネルギー密度を１００〜４
００mJ/cm2(代表的には２００〜３００mJ/cm²)とする。
また、ＹＡＧレーザーを用いる場合にはその第２高調波
を用いパルス発振周波数３０〜３００Ｈｚとし、レーザ
ーエネルギー密度を３００〜６００mJ/cm²(代表的には
３５０〜５００mJ/cm²)とすると良い。そして幅１００
〜１０００μｍ、例えば４００μｍで線状に集光したレ
ーザー光を基板全面に渡って照射し、この時の線状レー
ザー光の重ね合わせ率（オーバーラップ率）を５０〜９
０％として行えばよい。

【００３４】次いで、半導体層３０２〜３０５を覆うゲ
ート絶縁膜３０６を形成する。ゲート絶縁膜３０６はプ
ラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜
１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施
例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸
化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝
７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸
化窒化珪素膜に限定されるものでなく、他の珪素を含む
絶縁膜を単層または積層構造として用いても良い。

【００３５】また、酸化珪素膜を用いる場合には、プラ
ズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）
とＯ₂とを混合し、反応圧力４０Pa、基板温度３００〜
４００℃とし、高周波（１３．５６MHz）電力密度０．
５〜０．８W/cm²で放電させて形成することができる。
このようにして作製される酸化珪素膜は、その後４００
〜５００℃の熱アニールによりゲート絶縁膜として良好
な特性を得ることができる。

【００３６】次いで、図２（Ａ）に示すように、ゲート
絶縁膜３０６上に膜厚２０〜１００ｎｍの第１の導電膜
３０７と、膜厚１００〜４００ｎｍの第２の導電膜３０
８とを積層形成する。本実施例では、膜厚３０ｎｍのＴ
ａＮ膜からなる第１の導電膜３０７と、膜厚３７０ｎｍ
のＷ膜からなる第２の導電膜３０８を積層形成した。Ｔ
ａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用
い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜
は、Ｗのターゲットを用いたスパッタ法で形成した。そ
の他に６フッ化タングステン（ＷＦ₆）を用いる熱ＣＶ
Ｄ法で形成することもできる。いずれにしてもゲート電
極として使用するためには低抵抗化を図る必要があり、
Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望まし
い。Ｗ膜は結晶粒を大きくすることで低抵抗化を図るこ
とができるが、Ｗ膜中に酸素などの不純物元素が多い場
合には結晶化が阻害され高抵抗化する。従って、本実施
例では、高純度のＷ（純度９９．９９９９％）のターゲ
ットを用いたスパッタ法で、さらに成膜時に気相中から
の不純物の混入がないように十分配慮してＷ膜を形成す
ることにより、抵抗率９〜２０μΩｃｍを実現すること
ができた。

【００３７】なお、本実施例では、第１の導電膜３０７
をＴａＮ、第２の導電膜３０８をＷとしたが、特に限定
されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、
Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分
とする合金材料若しくは化合物材料で形成してもよい。
また、リン等の不純物元素をドーピングした多結晶珪素
膜に代表される半導体膜を用いてもよい。また、Ａｇ、
Ｐｄ、Ｃｕからなる合金を用いてもよい。また、第１の
導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜を
Ｗ膜とする組み合わせ、第１の導電膜を窒化チタン（Ｔ
ｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わ
せ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成
し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導
電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電
膜をＣｕ膜とする組み合わせとしてもよい。

【００３８】次に、図２（Ｂ）に示すようにフォトリソ
グラフィ法を用いてレジストからなるマスク３０９〜３
１３を形成し、電極及び配線を形成するための第１のエ
ッチング処理を行う。第１のエッチング処理では第１及
び第２のエッチング条件で行う。本実施例では第１のエ
ッチング条件として、ＩＣＰ（Inductively CoupledPla
sma：誘導結合型プラズマ）エッチング法を用い、エッ
チング用ガスにＣＦ₄とＣｌ₂とＯ₂とを用い、それぞれ
のガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１
Paの圧力でコイル型の電極に５００ＷのＲＦ（13.56MH
z）電力を投入してプラズマを生成してエッチングを行
った。ここでは、松下電器産業（株）製のＩＣＰを用い
たドライエッチング装置（Model Ｅ６４５−□ＩＣ
Ｐ）を用いた。基板側（試料ステージ）にも１５０Ｗの
ＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイ
アス電圧を印加する。この第１のエッチング条件により
Ｗ膜をエッチングして第１の導電層の端部をテーパー形
状とする。第１のエッチング条件でのＷに対するエッチ
ング速度は２００．３９ｎｍ／ｍｉｎ、ＴａＮに対する
エッチング速度は８０．３２ｎｍ／ｍｉｎであり、Ｔａ
Ｎに対するＷの選択比は約２．５である。また、この第
１のエッチング条件によって、Ｗのテーパー角は、約２
６°となる。

【００３９】この後、図２（Ｂ）に示すようにレジスト
からなるマスク３０９〜３１３を除去せずに第２のエッ
チング条件に変え、エッチング用ガスにＣＦ₄とＣｌ₂と
を用い、それぞれのガス流量比を３０／３０（ｓｃｃ
ｍ）とし、１Paの圧力でコイル型の電極に５００ＷのＲ
Ｆ（13.56MHz）電力を投入してプラズマを生成して約３
０秒程度のエッチングを行った。基板側（試料ステー
ジ）にも２０ＷのＲＦ（13.56MHz）電力を投入し、実質
的に負の自己バイアス電圧を印加する。ＣＦ₄とＣｌ₂を
混合した第２のエッチング条件ではＷ膜及びＴａＮ膜と
も同程度にエッチングされる。第２のエッチング条件で
のＷに対するエッチング速度は５８．９７ｎｍ／ｍｉ
ｎ、ＴａＮに対するエッチング速度は６６．４３ｎｍ／
ｍｉｎである。なお、ゲート絶縁膜上に残渣を残すこと
なくエッチングするためには、１０〜２０％程度の割合
でエッチング時間を増加させると良い。

【００４０】上記第１のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第１の導電
層及び第２の導電層の端部がテーパー形状となる。この
テーパー部の角度は１５〜４５°とすればよい。こうし
て、第１のエッチング処理により第１の導電層と第２の
導電層から成る第１の形状の導電層３１４〜３１８（第
１の導電層３１４ａ〜３１８ａと第２の導電層３１４ｂ
〜３１８ｂ）を形成する。３１９はゲート絶縁膜であ
り、第１の形状の導電層３１４〜３１８で覆われない領
域は２０〜５０nm程度エッチングされ薄くなった領域が
形成される。

【００４１】そして、レジストからなるマスクを除去せ
ずに第１のドーピング処理を行い、半導体層にｎ型を付
与する不純物元素を添加する。（図２（Ｂ））ドーピン
グ処理はイオンドープ法、若しくはイオン注入法で行え
ば良い。イオンドープ法の条件はドーズ量を１×１０¹³
〜５×１０¹⁵atoms/cm²とし、加速電圧を６０〜１００
ｋｅＶとして行う。本実施例ではドーズ量を１．５×１
０¹⁵atoms/cm²とし、加速電圧を８０ｋｅＶとして行っ
た。ｎ型を付与する不純物元素として１５族に属する元
素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる
が、ここではリン（Ｐ）を用いた。この場合、導電層３
１４〜３１８がｎ型を付与する不純物元素に対するマス
クとなり、自己整合的に高濃度不純物領域３２０〜３２
３が形成される。高濃度不純物領域３２０〜３２３には
１×１０²⁰〜１×１０²¹atoms/cm ³の濃度範囲でｎ型を
付与する不純物元素を添加する。

【００４２】次いで、図２（Ｃ）に示すようにレジスト
からなるマスクを除去せずに第２のエッチング処理を行
う。ここでは、エッチング用ガスにＣＦ₄とＣｌ₂とＯ₂
とを用い、それぞれのガス流量比を２０／２０／２０
（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５０
０ＷのＲＦ（13.56MHz）電力を投入してプラズマを生成
してエッチングを行った。基板側（試料ステージ）にも
２０ＷのＲＦ（13.56MHz）電力を投入し、実質的に負の
自己バイアス電圧を印加する。第２のエッチング処理で
のＷに対するエッチング速度は１２４．６２ｎｍ／ｍｉ
ｎ、ＴａＮに対するエッチング速度は２０．６７ｎｍ／
ｍｉｎであり、ＴａＮに対するＷの選択比は６．０５で
ある。従って、Ｗ膜が選択的にエッチングされる。この
第２のエッチングによりＷのテーパー角は７０°となっ
た。この第２のエッチング処理により第２の導電層３２
４ｂ〜３２８ｂを形成する。一方、第１の導電層３１４
ａ〜３１８ａは、ほとんどエッチングされず、第１の導
電層３２４ａ〜３２８ａを形成する。

【００４３】次いで、第２のドーピング処理を行う。ド
ーピングは第２の導電層３２４ｂ〜３２８ｂを不純物元
素に対するマスクとして用い、第１の導電層のテーパー
部下方の半導体層に不純物元素が添加されるようにドー
ピングする。本実施例では、不純物元素としてＰ（リ
ン）を用い、ドーズ量１．５×１０¹⁴、電流密度０．５
μＡ、加速電圧９０ｋｅＶにてプラズマドーピングを行
った。こうして、第１の導電層と重なる低濃度不純物領
域３２９ａ〜３２９ｅを自己整合的に形成する。この低
濃度不純物領域３２９ａ〜３２９ｅへ添加されたリン
（Ｐ）の濃度は、１×１０¹⁷〜５×１０¹⁸atoms/cm³で
あり、且つ、第１の導電層のテーパー部の膜厚に従って
緩やかな濃度勾配を有している。なお、第１の導電層の
テーパー部と重なる半導体層において、第１の導電層の
テーパー部の端部から内側に向かって若干、不純物濃度
が低くなっているものの、ほぼ同程度の濃度である。ま
た、高濃度不純物領域３３３〜３３７にも不純物元素が
添加され、高濃度不純物領域３３３〜３３７を形成す
る。

【００４４】次いで、図３（Ｂ）に示すようにレジスト
からなるマスクを除去してからフォトリソグラフィ法を
用いて、第３のエッチング処理を行う。この第３のエッ
チング処理では第１の導電層のテーパー部を部分的にエ
ッチングして、第２の導電層と重なる形状にするために
行われる。ただし、第３のエッチングを行わない領域に
は、図３（Ｂ）に示すようにレジスト（３３８、３３
９）からなるマスクを形成する。

【００４５】第３のエッチング処理におけるエッチング
条件は、エッチングガスとしてＣｌ ₂とＳＦ₆とを用い、
それぞれのガス流量比を１０／５０（ｓｃｃｍ）として
第１及び第２のエッチングと同様にＩＣＰエッチング法
を用いて行う。なお、第３のエッチング処理でのＴａＮ
に対するエッチング速度は、１１１．２nm/minであり、
ゲート絶縁膜に対するエッチング速度は、１２．８nm/m
inである。

【００４６】本実施例では、１．３Ｐａの圧力でコイル
型の電極に５００ＷのＲＦ（13.56MHz）電力を投入して
プラズマを生成してエッチングを行った。基板側（試料
ステージ）にも１０ＷのＲＦ（13.56MHz）電力を投入
し、実質的に負の自己バイアス電圧を印加する。以上に
より、第１の導電層３４０ａ〜３４２ａが形成される。

【００４７】上記第３のエッチングによって、第１の導
電層３４０ａ〜３４２ａと重ならない不純物領域（ＬＤ
Ｄ領域）３４３〜３４５が形成される。なお、不純物領
域（ＧＯＬＤ領域）３４６および３４７は、第１の導電
層３２４ａおよび３２５ａと重なったままである。

【００４８】また、第１の導電層３２４ａと第２の導電
層３２４ｂとで形成された電極は、最終的に駆動回路の
ｎチャネル型ＴＦＴのゲート電極となり、また、第１の
導電層３４０ａと第２の導電層３４０ｂとで形成された
電極は、最終的に駆動回路のｐチャネル型ＴＦＴのゲー
ト電極となる。

【００４９】同様に、第１の導電層３４１ａと第２の導
電層３４１ｂとで形成された電極は、最終的に画素部の
ｎチャネル型ＴＦＴのゲート電極となり、第１の導電層
３４２ａと第２の導電層３４２ｂとで形成された電極
は、最終的に画素部のｐチャネル型ＴＦＴのゲート電極
となる。さらに第１の導電層３２６ａと第２の導電層３
２６ｂとで形成された電極は、最終的に画素部のコンデ
ンサ（保持容量）の一方の電極となる。

【００５０】このようにして、本実施例は、第１の導電
層３４０ａ〜３４２ａと重ならない不純物領域（ＬＤＤ
領域）３４３〜３４５と、第１の導電層３２４ａおよび
３２６ａと重なる不純物領域（ＧＯＬＤ領域）３４６お
よび３４７を同時に形成することができ、ＴＦＴ特性に
応じた作り分けが可能となる。

【００５１】次に図３（Ｃ）に示すようにゲート絶縁膜
３１９をエッチング処理する。ここでのエッチング処理
は、エッチングガスにＣＨＦ₃を用い、反応性イオンエ
ッチング法（ＲＩＥ法）を用いて行う。本実施例では、
チャンバー圧力６．７Ｐａ、ＲＦ電力８００Ｗ、ＣＨＦ
₃ガス流量３５ｓｃｃｍで第４のエッチング処理を行っ
た。これにより、高濃度不純物領域３３３〜３３７の一
部は露呈し、絶縁膜３５６ａ〜３５６ｅが形成される。

【００５２】次いで、レジストからなるマスクを除去し
た後、新たにレジストからなるマスク３４８、３４９を
形成して第３のドーピング処理を行う。この第３のドー
ピング処理により、ｐチャネル型ＴＦＴの活性層となる
半導体層に前記一導電型（ｎ型）とは逆の導電型（ｐ
型）を付与する不純物元素が添加された不純物領域３５
０〜３５５を形成する。（図４（Ａ））第１の導電層３
４０ａ、３２６ａおよび３４２ａを不純物元素に対する
マスクとして用い、ｐ型を付与する不純物元素を添加し
て自己整合的に不純物領域を形成する。

【００５３】本実施例では、不純物領域３５０〜３５５
はジボラン（Ｂ₂Ｈ₆）を用いたイオンドープ法で形成す
る。なお、この第３のドーピング処理の際には、ｎチャ
ネル型ＴＦＴを形成する半導体層はレジストからなるマ
スク３４８、３４９で覆われている。第１のドーピング
処理及び第２のドーピング処理によって、不純物領域３
５０〜３５５にはそれぞれ異なる濃度でリンが添加され
ているが、そのいずれの領域においてもｐ型を付与する
不純物元素の濃度が２×１０²⁰〜２×１０²¹atoms/cm³
となるようにドーピング処理することにより、ｐチャネ
ル型ＴＦＴのソース領域およびドレイン領域として機能
するために何ら問題は生じない。

【００５４】以上までの工程でそれぞれの半導体層に不
純物領域が形成される。なお、本実施例では、ゲート絶
縁膜をエッチングした後で不純物（ボロン）のドーピン
グを行う方法を示したが、ゲート絶縁膜をエッチングす
る前に不純物のドーピングを行っても良い。

【００５５】次いで、レジストからなるマスク３４８、
３４９を除去して図４（Ｂ）に示すように第１の層間絶
縁膜３５７を形成する。この第１の層間絶縁膜３５７と
しては、プラズマＣＶＤ法またはスパッタ法を用い、厚
さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成
する。本実施例では、プラズマＣＶＤ法により膜厚１５
０ｎｍの酸化窒化珪素膜を形成した。勿論、第１の層間
絶縁膜３５７は酸化窒化珪素膜に限定されるものでな
く、他の珪素を含む絶縁膜を単層または積層構造として
用いても良い。

【００５６】次いで、それぞれの半導体層に添加された
不純物元素を活性化処理する工程を行う。この活性化工
程はファーネスアニール炉を用いる熱アニール法で行
う。熱アニール法としては、酸素濃度が１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜
７００℃、代表的には５００〜５５０℃で行えばよく、
本実施例では５５０℃、４時間の熱処理で活性化処理を
行った。なお、熱アニール法の他に、レーザーアニール
法、またはラピッドサーマルアニール法（ＲＴＡ法）を
適用することができる。

【００５７】なお、本実施例では、上記活性化処理と同
時に、結晶化の際に触媒として使用したニッケルが高濃
度のリンを含む不純物領域（３３４〜３３７、３５０、
３５２）にゲッタリングされ、主にチャネル形成領域と
なる半導体層中のニッケル濃度が低減される。このよう
にして作製したチャネル形成領域を有するＴＦＴはオフ
電流値が下がり、結晶性が良いことから高い電界効果移
動度が得られ、良好な特性を達成することができる。

【００５８】また、第１の層間絶縁膜を形成する前に活
性化処理を行っても良い。ただし、用いた配線材料が熱
に弱い場合には、本実施例のように配線等を保護するた
め層間絶縁膜（シリコンを主成分とする絶縁膜、例えば
窒化珪素膜）を形成した後で活性化処理を行うことが好
ましい。

【００５９】その他、活性化処理を行った後でドーピン
グ処理を行い、第１の層間絶縁膜を形成させても良い。

【００６０】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜５５０℃で１〜１２時間の熱処理を行
い、半導体層を水素化する工程を行う。本実施例では水
素を約３％の含む窒素雰囲気中で４１０℃、１時間の熱
処理を行った。この工程は層間絶縁膜に含まれる水素に
より半導体層のダングリングボンドを終端する工程であ
る。水素化の他の手段として、プラズマ水素化（プラズ
マにより励起された水素を用いる）を行っても良い。

【００６１】また、活性化処理としてレーザーアニール
法を用いる場合には、上記水素化を行った後、エキシマ
レーザーやＹＡＧレーザー等のレーザー光を照射するこ
とが望ましい。

【００６２】次いで、図４（Ｃ）に示すように第１の層
間絶縁膜３５７上に有機絶縁物材料から成る第２の層間
絶縁膜３５８を形成する。本実施例では膜厚１．６μｍ
のアクリル樹脂膜を形成した。次いで、各不純物領域３
３３、３３６、３５０、３５２に達するコンタクトホー
ルを形成するためのパターニングを行う。

【００６３】第２の層間絶縁膜３５８としては、珪素を
含む絶縁材料や有機樹脂からなる膜を用いる。珪素を含
む絶縁材料としては、酸化珪素、窒化珪素、酸化窒化珪
素を用いることができ、また有機樹脂としては、ポリイ
ミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブ
テン）などを用いることができる。

【００６４】本実施例では、プラズマＣＶＤ法により形
成された酸化窒化珪素膜を形成した。なお、酸化窒化珪
素膜の膜厚として好ましくは１〜５μｍ（さらに好まし
くは２〜４μｍ）とすればよい。酸化窒化珪素膜は、膜
自身に含まれる水分が少ないためにＥＬ素子の劣化を抑
える上で有効である。また、コンタクトホールの形成に
は、ドライエッチングまたはウエットエッチングを用い
ることができるが、エッチング時における静電破壊の問
題を考えると、ウエットエッチング法を用いるのが望ま
しい。

【００６５】さらに、ここでのコンタクトホールの形成
において、第１層間絶縁膜及び第２層間絶縁膜を同時に
エッチングするため、コンタクトホールの形状を考える
と第２層間絶縁膜を形成する材料は、第１層間絶縁膜を
形成する材料よりもエッチング速度の速いものを用いる
のが好ましい。

【００６６】そして、各不純物領域３３３、３３６、３
５０、３５２とそれぞれ電気的に接続する配線３５９〜
３６６を形成する。そして、膜厚５０ｎｍのＴｉ膜と、
膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との
積層膜をパターニングして形成するが、他の導電膜を用
いても良い。

【００６７】次いで、その上に透明導電膜を８０〜１２
０nmの厚さで形成し、パターニングすることによって透
明電極３６７を形成する。（図４（Ｃ））なお、本実施
例では、透明電極として酸化インジウム・スズ（ＩＴ
Ｏ）膜や酸化インジウムに２〜２０[％]の酸化亜鉛（Ｚ
ｎＯ）を混合した透明導電膜を用いる。

【００６８】また、透明電極３６７は、ドレイン配線３
６５と接して重ねて形成することによって電流制御用Ｔ
ＦＴのドレイン領域と電気的な接続が形成される。

【００６９】次に、図５に示すように、珪素を含む絶縁
膜（本実施例では酸化珪素膜）を５００[nm]の厚さに形
成し、透明電極３６７に対応する位置に開口部を形成し
て、バンクとして機能する第３の層間絶縁膜３６８を形
成する。開口部を形成する際、ウエットエッチング法を
用いることで容易にテーパー形状の側壁とすることが出
来る。開口部の側壁が十分になだらかでないと段差に起
因するＥＬ層の劣化が顕著な問題となってしまうため、
注意が必要である。

【００７０】なお、本実施例においては、第３の層間絶
縁膜として酸化珪素でなる膜を用いているが、場合によ
っては、ポリイミド、ポリアミド、アクリル、ＢＣＢ
（ベンゾシクロブテン）といった有機樹脂膜を用いるこ
ともできる。

【００７１】次に、ＥＬ層３６９を蒸着法により形成
し、更に蒸着法により陰極（ＭｇＡｇ電極）３７０およ
び保護電極３７１を形成する。このときＥＬ層３６９及
び陰極３７０を形成するに先立って透明電極３６７に対
して熱処理を施し、水分を完全に除去しておくことが望
ましい。なお、本実施例ではＥＬ素子の陰極としてＭｇ
Ａｇ電極を用いるが、公知の他の材料であっても良い。

【００７２】なお、ＥＬ層３６９としては、公知の材料
を用いることができる。本実施例では正孔輸送層（Hole
transporting layer）及び発光層（Emitting layer）
でなる２層構造をＥＬ層とするが、正孔注入層、電子注
入層若しくは電子輸送層のいずれかを設ける場合もあ
る。このように組み合わせは既に様々な例が報告されて
おり、そのいずれの構成を用いても構わない。

【００７３】本実施例では正孔輸送層としてポリフェニ
レンビニレンを蒸着法により形成する。また、発光層と
しては、ポリビニルカルバゾールに１，３，４−オキサ
ジアゾール誘導体のＰＢＤを３０〜４０％分子分散させ
たものを蒸着法により形成し、緑色の発光中心としてク
マリン６を約１％添加している。

【００７４】また、保護電極３７１でもＥＬ層３６９を
水分や酸素から保護することは可能であるが、さらに好
ましくはパッシベーション膜３７２を設けると良い。本
実施例ではパッシベーション膜３７２として３００ｎｍ
厚の窒化珪素膜を設ける。このパッシベーション膜も保
護電極３７１の後に大気解放しないで連続的に形成して
も構わない。

【００７５】また、保護電極３７１は陰極３７０の劣化
を防ぐために設けられ、アルミニウムを主成分とする金
属膜が代表的である。勿論、他の材料でも良い。また、
ＥＬ層３６９、陰極３７０は非常に水分に弱いので、保
護電極３７１までを大気解放しないで連続的に形成し、
外気からＥＬ層を保護することが望ましい。

【００７６】なお、ＥＬ層３６９の膜厚は１０〜４００
[nm]（典型的には６０〜１５０[nm]）、陰極３７０の厚
さは８０〜２００[nm]（典型的には１００〜１５０[n
m]）とすれば良い。

【００７７】こうして図５に示すような構造のＥＬモジ
ュールが完成する。なお、本実施例におけるＥＬモジュ
ールの作製工程においては、回路の構成および工程の関
係上、ゲート電極を形成している材料であるＴａ、Ｗに
よってソース信号線を形成し、ソース、ドレイン電極を
形成している配線材料であるＡｌによってゲート信号線
を形成しているが、異なる材料を用いても良い。

【００７８】また、ｎチャネル型ＴＦＴ５０１及びｐチ
ャネル型ＴＦＴ５０２を有する駆動回路５０６と、スイ
ッチング用ＴＦＴ５０３、電流制御用ＴＦＴ５０４及び
コンデンサ５０５とを有する画素部５０７を同一基板上
に形成することができる。

【００７９】なお、本実施例においては、ＥＬ素子の素
子構成から下面出射となるためスイッチング用ＴＦＴ５
０３にｎチャネル型ＴＦＴ、電流制御用ＴＦＴ５０４に
ｐチャネル型ＴＦＴを用いるという構成を示したが、本
実施例は、好ましい一形態にすぎず、これに限られる必
要はない。

【００８０】駆動回路５０６のｎチャネル型ＴＦＴ５０
１はチャネル形成領域３３３、ゲート電極の一部を構成
する第１の導電層３２４ａと重なる低濃度不純物領域３
２９（ＧＯＬＤ領域）とソース領域またはドレイン領域
として機能する高濃度不純物領域３３３を有している。
ｐチャネル型ＴＦＴ５０２にはチャネル形成領域３７
３、ゲート電極の一部を構成する第１の導電層３４０ａ
と重ならない不純物領域３４３、ソース領域またはドレ
イン領域として機能する不純物領域３５０および３５３
を有している。

【００８１】画素部５０７のスイッチング用ＴＦＴ５０
３にはチャネル形成領域３７４、ゲート電極を形成する
第１の導電層３４１ａと重ならず、ゲート電極の外側に
形成される低濃度不純物領域３４４（ＬＤＤ領域）とソ
ース領域またはドレイン領域として機能する高濃度不純
物領域３３６を有している。

【００８２】画素部５０７の電流制御用ＴＦＴ５０４に
はチャネル形成領域３７５、ソース領域またはドレイン
領域として機能する高濃度不純物領域３５２および３５
５を有している。また、コンデンサ５０５は、第一の導
電層３２６ａと第二の導電層３２６ｂを一方の電極とし
て機能するように形成されている。

【００８３】なお、本実施例においては、画素電極（陽
極）上にＥＬ層を形成させた後、陰極を形成させる構造
を示したが、画素電極（陰極）上にＥＬ層及び陽極を形
成させる構造としても良い。ただし、この場合には、こ
れまで説明した下面出射と異なり、上面出射の形態をと
る。また、この時、スイッチング用ＴＦＴおよび電流制
御用ＴＦＴは、本実施例で説明した低濃度不純物領域
（ＬＤＤ領域）を有するｎチャネル型ＴＦＴで形成する
のが望ましい。

【００８４】〔実施例２〕本実施例では、実施例１にお
いて作製したＥＬモジュール（図５）を発光装置として
完成させる方法について図６を用いて説明する。

【００８５】図６（Ａ）は、ＥＬ素子の封止までを行っ
た状態を示す上面図、図６（Ｂ）は図６（Ａ）をＡ−
Ａ’で切断した断面図である。点線で示された６０１は
ソース側駆動回路、６０２は画素部、６０３はゲート側
駆動回路である。また、６０４はカバー材、６０５は第
１シール剤、６０６は第２シール剤であり、第１シール
剤６０５で囲まれた内側は、空間になっている。

【００８６】なお、６０８はソース側駆動回路６０１及
びゲート側駆動回路６０３に入力される信号を伝送する
ための配線であり、外部入力端子となるＦＰＣ（フレキ
シブルプリントサーキット）６０９からビデオ信号やク
ロック信号を受け取る。なお、ここではＦＰＣしか図示
されていないが、このＦＰＣにはプリント配線基盤（Ｐ
ＷＢ）が取り付けられていても良い。本明細書における
発光装置には、発光装置本体だけでなく、それにＦＰＣ
もしくはＰＷＢが取り付けられた状態をも含むものとす
る。

【００８７】次に、断面構造について図６（Ｂ）を用い
て説明する。基板６１０の上方には画素部６０２、ゲー
ト側駆動回路６０３が形成されており、画素部６０２は
電流制御用ＴＦＴ６１１とそのドレインに電気的に接続
された透明電極６１２を含む複数の画素により形成され
る。また、ゲート側駆動回路６０３はｎチャネル型ＴＦ
Ｔ６１３とｐチャネル型ＴＦＴ６１４とを組み合わせた
ＣＭＯＳ回路（図５参照）を用いて形成される。

【００８８】透明電極６１２はＥＬ素子の陽極として機
能する。また、透明電極６１２の両端にはバンク６１５
が形成され、透明電極６１２上にはＥＬ層６１６および
ＥＬ素子の陰極６１７が形成される。

【００８９】陰極６１７は全画素に共通の配線としても
機能し、接続配線６０８を経由してＦＰＣ６０９に電気
的に接続されている。さらに、画素部６０２及びゲート
側駆動回路６０３に含まれる素子は全て陰極６１７およ
びパッシベーション膜６１８で覆われている。

【００９０】また、第１シール剤６０５によりカバー材
６０４が貼り合わされている。なお、カバー材６０４と
ＥＬ素子との間隔を確保するために樹脂膜からなるスペ
ーサを設けても良い。そして、第１シール剤６０５の内
側の空間６０７には窒素といった不活性気体が充填され
ている。なお、第１シール剤６０５としてはエポキシ系
樹脂を用いるのが好ましい。また、第１シール剤６０５
はできるだけ水分や酸素を透過しない材料であることが
望ましい。さらに、空間６０７の内部に吸湿効果をもつ
物質や酸化を防止する効果をもつ物質を含有させても良
い。

【００９１】また、本実施例ではカバー材６０４を構成
するプラスチック基板の材料としてＦＲＰ（Fiberglass
-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライ
ド）、マイラー、ポリエステルまたはアクリルを用いる
ことができる。

【００９２】また、第１シール剤６０５を用いてカバー
材６０４を接着した後、さらに側面（露呈面）を覆うよ
うに第２シール剤６０６を設ける。なお、第２シール剤
６０６は第１シール剤６０５と同じ材料を用いることが
できる。

【００９３】以上のような構造でＥＬ素子を空間６０７
に封入することにより、ＥＬ素子を外部から完全に遮断
することができ、外部から水分や酸素等のＥＬ層の酸化
による劣化を促す物質が侵入することを防ぐことができ
る。従って、信頼性の高い発光装置を得ることができ
る。

【００９４】なお、本実施例の構成は、実施例１のいず
れの構成とも自由に組み合わせて実施することが可能で
ある。

【００９５】〔実施例３〕ここで画素部のさらに詳細な
上面構造を図７（Ａ）に、回路図を図７（Ｂ）に示す。
図７において、基板上に設けられたスイッチング用ＴＦ
Ｔ７０４は図５のスイッチング用（ｎチャネル型）ＴＦ
Ｔ５０３を用いて形成される。従って、構造の説明はス
イッチング用（ｎチャネル型）ＴＦＴ５０３の説明を参
照すれば良い。また、７０３で示される配線は、スイッ
チング用ＴＦＴ７０４のゲート電極７０４a、７０４bを
電気的に接続するゲート配線である。

【００９６】なお、本実施例ではチャネル形成領域が二
つ形成されるダブルゲート構造としているが、チャネル
形成領域が一つ形成されるシングルゲート構造もしくは
三つ形成されるトリプルゲート構造であっても良い。

【００９７】また、スイッチング用ＴＦＴ７０４のソー
スはソース配線７１５に接続され、ドレインはドレイン
配線７０５に接続される。また、ドレイン配線７０５は
電流制御用ＴＦＴ７０６のゲート電極７０７に電気的に
接続される。なお、電流制御用ＴＦＴ７０６は図５の電
流制御用（ｐチャネル型）ＴＦＴ５０４を用いて形成さ
れる。従って、構造の説明は電流制御用（ｐチャネル
型）ＴＦＴ５０４の説明を参照すれば良い。なお、本実
施例ではシングルゲート構造としているが、ダブルゲー
ト構造もしくはトリプルゲート構造であっても良い。

【００９８】また、電流制御用ＴＦＴ７０６のソースは
電流供給線７１６に電気的に接続され、ドレインはドレ
イン配線７１７に電気的に接続される。また、ドレイン
配線７１７は点線で示される画素電極（陽極）７１８に
電気的に接続される。

【００９９】このとき、７１９で示される領域には保持
容量（コンデンサ）が形成される。コンデンサ７１９
は、電流供給線７１６と電気的に接続された半導体膜７
２０、ゲート絶縁膜と同一層の絶縁膜（図示せず）及び
ゲート電極７０７との間で形成される。また、ゲート電
極７０７、第１層間絶縁膜と同一の層（図示せず）及び
電流供給線７１６で形成される容量も保持容量として用
いることが可能である。

【０１００】なお、本実施例の構成は、実施例１及び実
施例２のいずれの構成とも自由に組み合わせて実施する
ことが可能である。

【０１０１】〔実施例４〕本実施例では、実施例１で示
したものとは異なる構造を有する発光装置の画素部につ
いて図８（Ａ）回路図を示し、図８（Ｂ）に断面構造を
示す。

【０１０２】まず図８（Ａ）において、８０１はスイッ
チング用ＴＦＴ８０２のソースに接続されたソース信号
線、また、８０３はスイッチング用ＴＦＴ８０２のゲー
トに接続された書込用ゲート信号線である。さらに８０
４は電流制御用ＴＦＴであり、８０５はコンデンサ（省
略することも可能）である。また、８０６は電流供給
線、８０７は消去用ＴＦＴであり、消去用ゲート信号線
８０８に接続される。なお、８０９はＥＬ素子であり、
８１０は、対向電源である。消去用ＴＦＴ８０７の動作
については特願平１１−３３８７８６号を参照すると良
い。

【０１０３】消去用ＴＦＴ８０７のドレインは電流制御
用ＴＦＴ８０４のゲート電極に接続され、電流制御用Ｔ
ＦＴ８０４のゲート電圧を強制的に変化させることがで
きるようになっている。なお、消去用ＴＦＴ８０７はｎ
チャネル型ＴＦＴとしてもｐチャネル型ＴＦＴとしても
良いが、オフ電流を小さくできるようにスイッチング用
ＴＦＴ８０２と同一構造とすることが好ましい。

【０１０４】次に断面構造について説明する。図８
（Ｂ）において、基板８００上に設けられたスイッチン
グ用ＴＦＴ８０２は公知の方法を用いて形成されたｎチ
ャネル型ＴＦＴを用いる。本実施例ではダブルゲート構
造としている。ダブルゲート構造とすることで実質的に
２つのＴＦＴが直列された構造となり、オフ電流値を低
減することができるという利点がある。また、公知の方
法を用いて形成されたｐチャネル型ＴＦＴを用いても構
わない。

【０１０５】次に、消去用ＴＦＴ８０７は公知の方法を
用いて形成されたｎチャネル型ＴＦＴを用いる。なお、
公知の方法を用いて形成されたｐチャネル型ＴＦＴを用
いても構わない。なお、消去用ＴＦＴ８０７のドレイン
配線８２６は別の配線によって、スイッチング用ＴＦＴ
８０２のドレイン配線８１６と、電流制御用ＴＦＴのゲ
ート電極８３５（８３５ａ、８３５ｂ）とに電気的に接
続されている。

【０１０６】また、本実施例において、スイッチング用
ＴＦＴ８０２および消去用ＴＦＴ８０７の構造はいずれ
もゲート電極がゲート絶縁膜を介して低濃度不純物領域
に重ならないように形成する。すなわちＬＤＤ領域を形
成する。

【０１０７】また、電流制御用ＴＦＴ８０４は公知の方
法を用いて形成されたｐチャネル型ＴＦＴを用いる。電
流制御用ＴＦＴのゲート電極８３５（８３５ａ、８３５
ｂ）は別の配線によって、スイッチング用ＴＦＴ８０２
のドレイン配線８１６と、消去用ＴＦＴ８０７のドレイ
ン配線８２６とに電気的に接続されている。

【０１０８】なお、電流制御用ＴＦＴ８０４の構造はい
ずれもゲート電極がゲート絶縁膜を介してソース領域お
よびドレイン領域に重ならないように形成される。

【０１０９】また、本実施例では電流制御用ＴＦＴ８０
４をシングルゲート構造で図示しているが、複数のＴＦ
Ｔを直列につなげたマルチゲート構造としても良い。さ
らに、複数のＴＦＴを並列につなげて実質的にチャネル
形成領域を複数に分割し、熱の放射を高い効率で行える
ようにした構造としても良い。このような構造は熱によ
る劣化対策として有効である。

【０１１０】また、ドレイン配線８３６は電流供給線８
０６に接続され、常に一定の電圧が加えられている。

【０１１１】スイッチング用ＴＦＴ８０２、電流制御用
ＴＦＴ８０４及び消去用ＴＦＴ８０７の上には第１パッ
シベーション膜８４１が設けられ、その上に樹脂絶縁膜
でなる層間絶縁膜８４２が形成される。層間絶縁膜８４
２を用いてＴＦＴによる段差を平坦化することは非常に
重要である。後に形成されるＥＬ層は非常に薄いため、
段差が存在することによって発光不良を起こす場合があ
る。従って、ＥＬ層をできるだけ平坦面に形成しうるよ
うに画素電極を形成する前に平坦化しておくことが望ま
しい。

【０１１２】また、画素電極（陽極）８４３として透明
導電膜を用いる。具体的には酸化インジウムと酸化亜鉛
との化合物でなる導電膜を用いる。勿論、酸化インジウ
ムと酸化スズとの化合物でなる導電膜を用いても良い。
なお、電流制御用ＴＦＴ８０４のドレイン領域に電気的
に接続される。

【０１１３】また、絶縁膜（好ましくは樹脂）で形成さ
れたバンク８４４a、８４４bにより形成された溝（画素
に相当する）の中にＥＬ層８４５が形成される。なお、
ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ
（緑）、Ｂ（青）の各色に対応したＥＬ層を作り分けて
も良い。ＥＬ層を形成する有機ＥＬ材料としてはπ共役
ポリマー系材料を用いる。代表的なポリマー系材料とし
ては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリ
ビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系な
どが挙げられる。

【０１１４】なお、ＰＰＶ系有機ＥＬ材料としては様々
な型のものがあるが、例えば「H. Shenk,H.Becker,O.Ge
lsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers
forLight Emitting Diodes”,Euro Display,Proceeding
s,1999,p.33-37」や特開平１０−９２５７６号公報に記
載されたような材料を用いれば良い。

【０１１５】なお、本実施例では、赤色に発光する発光
層にはシアノポリフェニレンビニレン、緑色に発光する
発光層にはポリフェニレンビニレン、青色に発光する発
光層にはポリフェニレンビニレン若しくはポリアルキル
フェニレンを用いれば良い。膜厚は３０〜１５０ｎｍ
（好ましくは４０〜１００ｎｍ）とすれば良い。

【０１１６】但し、以上の例はＥＬ層を形成する発光層
に用いることのできる有機ＥＬ材料の一例であって、こ
れに限定する必要はまったくない。本発明においては、
正孔注入層、正孔輸送層、発光層、電子輸送層、電子注
入層、正孔阻止層およびバッファー層といった異なる機
能を有する材料からなる層を自由に組み合わせてＥＬ層
（発光及びそのためのキャリアの移動を行わせるための
層）を形成すれば良い。

【０１１７】例えば、本実施例ではポリマー系材料を発
光層として用いる例を示したが、低分子系有機ＥＬ材料
を用いても良い。また、電荷輸送層や電荷注入層として
炭化珪素等の無機材料を用いることも可能である。これ
らの有機ＥＬ材料や無機材料は公知の材料を用いること
ができる。

【０１１８】ＥＬ層８４５の上には、陰極８４６が形成
される。なお、陰極８４６は、ＭｇＡｇにより形成され
る。

【０１１９】陰極８４６まで形成された時点でＥＬ素子
８１０が完成する。なお、ここでいうＥＬ素子８１０
は、画素電極（陽極）８４３、発光層８４５、及び陰極
８４６で形成された素子を指す。

【０１２０】また本実施例では、陰極８４６の上にさら
にアルミニウムでなる保護電極８４７を形成し、さらに
その上にパッシベーション膜８４８を設けている。パッ
シベーション膜８４８としては窒化珪素膜または窒化酸
化珪素膜が好ましい。この目的は、外部とＥＬ素子とを
遮断することであり、有機ＥＬ材料の酸化による劣化を
防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味と
の両方を併せ持つ。これにより発光装置の信頼性が高め
られる。

【０１２１】以上のように本発明の発光装置は図８のよ
うな構造からなり、オフ電流値の十分に低いスイッチン
グ用ＴＦＴと、ホットキャリア注入に強い電流制御用Ｔ
ＦＴとを有する。従って、高い信頼性を有し、且つ、良
好な画像表示が可能な発光装置が得られる。なお、本実
施例において、画素部の構造に関してのみ説明したが、
駆動回路に関しては、実施例１に示したものと同じ構成
とする。

【０１２２】なお、本実施例の構成は、実施例１〜実施
例３のいずれの構成とも自由に組み合わせて実施するこ
とが可能である。

【０１２３】〔実施例５〕次に、実施例４とは異なる構
成で本発明を実施した発光装置の画素部の回路図を図９
（Ａ）に示し、画素部の断面構造を図９（Ｂ）に示す。
なお、駆動方法等の詳細については、特願２０００−１
２７３８４号を参照すればよい。

【０１２４】まず図９（Ａ）において、９０１はスイッ
チング用ＴＦＴ９０２のソースに接続されたソース信号
線、また、９０３はスイッチング用ＴＦＴ９０２のゲー
ト電極に接続された書込用ゲート信号線である。さらに
９０４（９０４ａ、９０４ｂ）は電流制御用ＴＦＴであ
り、９０５はコンデンサ（省略することも可能）であ
る。また、９０６は電流供給線、９０７は消去用ＴＦＴ
であり、消去用ゲート信号線９０８に接続される。な
お、９０９はＥＬ素子であり、９１０は、対向電源であ
る。

【０１２５】消去用ＴＦＴ９０７のドレインは電流制御
用ＴＦＴ９０４のゲート電極に接続され、電流制御用Ｔ
ＦＴ９０４のゲート電圧を強制的に変化させることがで
きるようになっている。なお、消去用ＴＦＴ９０７はｎ
チャネル型ＴＦＴとしてもｐチャネル型ＴＦＴとしても
良いが、オフ電流を小さくできるようにスイッチング用
ＴＦＴ９０２と同一構造とすることが好ましい。

【０１２６】また本実施例では電流制御用ＴＦＴ９０４
として、第１の電流制御用ＴＦＴ９０４ａと第２の電流
制御用ＴＦＴ９０４ｂとが並列に設けられている。これ
によって、電流制御用ＴＦＴの活性層を流れる電流によ
って発生した熱の放射を効率的に行うことができ、電流
制御用ＴＦＴの劣化を抑えることができる。また、電流
制御用ＴＦＴのしきい値や移動度などの特性のばらつき
によって生じるドレイン電流のばらつきを抑えることが
できる。

【０１２７】なお本実施例では電流制御用ＴＦＴとし
て、第１の電流制御用ＴＦＴ９０４ａと第２の電流制御
用ＴＦＴ９０４ｂを用いたが、本実施例はこれに限定さ
れない。各画素において、電流制御用ＴＦＴとして用い
るＴＦＴの数は、２つ以上であれば良い。

【０１２８】また、本実施例における発光装置の断面図
を図９（Ｂ）に示すが実施例３で示したものとほとんど
同じ構造であるので説明を省略するが、図９（Ａ）の説
明の際にふれたように電流制御用ＴＦＴが２つあり、な
おかつ並列に形成されているのが特徴であり、これにつ
いて説明する。

【０１２９】図９（Ｂ）において、電流制御用ＴＦＴ９
０４は、第１の電流制御用ＴＦＴ９０４ａ及び第２の電
流制御用ＴＦＴ９０４ｂを有する。なお、第１の電流制
御用ＴＦＴ９０４ａのドレイン９３２ａは、ドレイン配
線９３６ａを介してＥＬ素子９０９の画素電極９４３と
電気的に接続されている。また、第２の電流制御用ＴＦ
Ｔ９０４ｂのドレイン９３２ｂも同様にドレイン配線９
３６ｂを介してＥＬ素子９０９の画素電極９４３と電気
的に接続されている。なお、第１の電流制御用ＴＦＴ９
０４ａおよび第２の電流制御用ＴＦＴ９０４ｂの構造は
いずれもゲート電極がゲート絶縁膜を介してソース領域
およびドレイン領域に重ならないように形成される。

【０１３０】また、第１の電流制御用ＴＦＴ９０４ａの
ゲート電極９３４（９３４ａ、９３４ｂ）および第２の
電流制御用ＴＦＴ９０４ｂのゲート電極９３５（９３５
ａ、９３５ｂ）は、スイッチング用ＴＦＴ９０２のドレ
イン９１２とドレイン配線９１６を介して電気的に接続
されている。なお、消去用ＴＦＴ９０７のドレイン９２
２とドレイン配線９２６を介して電気的に接続されてい
る。

【０１３１】なお、本実施例において、スイッチング用
ＴＦＴ９０２および消去用ＴＦＴ９０７の構造はいずれ
もゲート電極がゲート絶縁膜を介して低濃度不純物領域
に重ならないように形成される。

【０１３２】なお、本実施例において、画素部の構造に
関してのみ説明したが、駆動回路に関しては、実施例１
に示したものと同じ構成とする。また、本実施例の構成
は、実施例１〜実施例４のいずれの構成とも自由に組み
合わせて実施することが可能である。

【０１３３】〔実施例６〕本発明の発光装置を駆動する
にあたって、画像信号としてアナログ信号を用いたアナ
ログ駆動を行うこともできるし、デジタル信号を用いた
デジタル駆動を行うこともできる。

【０１３４】アナログ駆動を行う場合、スイッチング用
ＴＦＴのソース配線にはアナログ信号が送られ、その階
調情報を含んだアナログ信号が電流制御用ＴＦＴのゲー
ト電圧となる。そして、電流制御用ＴＦＴでＥＬ素子に
流れる電流を制御し、ＥＬ素子の発光強度を制御して階
調表示を行う。なお、アナログ駆動を行う場合は電流制
御用ＴＦＴを飽和領域で動作させると良い。

【０１３５】一方、デジタル駆動を行う場合、アナログ
的な階調表示とは異なり、時分割駆動と呼ばれる階調表
示を行う。即ち、発光時間の長さを調節することで、視
覚的に色階調が変化しているように見せる。なお、デジ
タル駆動を行う場合は電流制御用ＴＦＴを線形領域で動
作させると良い。

【０１３６】ＥＬ素子は液晶素子に比べて非常に応答速
度が速いため、高速で駆動することが可能である。その
ため、１フレームを複数のサブフレームに分割して階調
表示を行う時分割駆動に適した素子であると言える。

【０１３７】このように、本発明は素子構造に関する技
術であるので、駆動方法は如何なるものであっても構わ
ない。

【０１３８】なお、本実施例の構成は、実施例１〜実施
例５のいずれの構成とも自由に組み合わせて実施するこ
とが可能である。

【０１３９】〔実施例７〕本発明の発光装置は、自発光
型であるため液晶ディスプレイに比べて明るい場所での
視認性に優れ、しかも視野角が広い。従って、様々な電
気器具の表示部として用いることができる。例えば、Ｔ
Ｖ放送等を大画面で鑑賞するには対角３０インチ以上
（典型的には４０インチ以上）の表示装置の表示部にお
いて本発明の発光装置を用いると良い。

【０１４０】なお、表示装置には、パソコン用表示装
置、ＴＶ放送受信用表示装置、広告表示用表示装置等の
全ての情報表示用表示装置が含まれる。また、その他に
も様々な電気器具の表示部に本発明の発光装置を用いる
ことができる。

【０１４１】その様な本発明の電気器具としては、ビデ
オカメラ、デジタルカメラ、ゴーグル型表示装置（ヘッ
ドマウントディスプレイ）、ナビゲーションシステム、
音響再生装置（カーオーディオ、オーディオコンポ
等）、ノート型パーソナルコンピュータ、ゲーム機器、
携帯情報端末（モバイルコンピュータ、携帯電話、携帯
型ゲーム機または電子書籍等）、記録媒体を備えた画像
再生装置（具体的にはデジタルビデオディスク（ＤＶ
Ｄ）等の記録媒体を再生し、その画像を表示しうるディ
スプレイを備えた装置）などが挙げられる。特に、斜め
方向から見ることの多い携帯情報端末は視野角の広さが
重要視されるため、発光装置を用いることが望ましい。
それら電気器具の具体例を図１０および図１１に示す。

【０１４２】図１０（Ａ）は表示装置であり、筐体１０
０１、支持台１００２、表示部１００３等を含む。本発
明の発光装置は表示部１００３にて用いることができ
る。なお、本発明の発光装置は自発光型であるためバッ
クライトが必要なく、液晶ディスプレイよりも薄い表示
部とすることができる。

【０１４３】図１０（Ｂ）はビデオカメラであり、本体
１０１１、表示部１０１２、音声入力部１０１３、操作
スイッチ１０１４、バッテリー１０１５、受像部１０１
６等を含む。本発明の発光装置は表示部１０１２にて用
いることができる。

【０１４４】図１０（Ｃ）はヘッドマウントディスプレ
イの一部（右片側）であり、本体１０２１、信号ケーブ
ル１０２２、頭部固定バンド１０２３、表示部１０２
４、光学系１０２５、表示装置１０２６等を含む。本発
明の発光装置は表示装置１０２６にて用いることができ
る。

【０１４５】図１０（Ｄ）は記録媒体を備えた画像再生
装置（具体的にはＤＶＤ再生装置）であり、本体１０３
１、記録媒体（ＤＶＤ等）１０３２、操作スイッチ１０
３３、表示部（ａ）１０３４、表示部（ｂ）１０３５等
を含む。表示部（ａ）１０３４は主として画像情報を表
示し、表示部（ｂ）１０３５は主として文字情報を表示
するが、本発明の発光装置はこれら表示部（ａ）１０３
４、表示部（ｂ）１０３５にて用いることができる。な
お、記録媒体を備えた画像再生装置には家庭用ゲーム機
器なども含まれる。

【０１４６】図１０（Ｅ）はゴーグル型表示装置（ヘッ
ドマウントディスプレイ）であり、本体１０４１、表示
部１０４２、アーム部１０４３を含む。本発明の発光装
置は表示部１０４２にて用いることができる。

【０１４７】図１０（Ｆ）はパーソナルコンピュータで
あり、本体１０５１、筐体１０５２、表示部１０５３、
キーボード１０５４等を含む。本発明の発光装置は表示
部１０５３にて用いることができる。

【０１４８】なお、将来的にＥＬ材料の発光輝度が高く
なれば、出力した画像情報を含む光をレンズ等で拡大投
影してフロント型あるいはリア型のプロジェクターに用
いることも可能となる。

【０１４９】また、上記電気器具はインターネットやＣ
ＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。ＥＬ材料の応答速
度は非常に高いため、本発明の発光装置は動画表示に好
ましい。

【０１５０】図１１（Ａ）は携帯電話であり、本体１１
０１、音声出力部１１０２、音声入力部１１０３、表示
部１１０４、操作スイッチ１１０５、アンテナ１１０６
を含む。本発明の発光装置は表示部１１０４にて用いる
ことができる。なお、表示部１１０４は黒色の背景に白
色の文字を表示することで携帯電話の消費電力を抑える
ことができる。

【０１５１】図１１（Ｂ）は音響再生装置、具体的には
カーオーディオであり、本体１１１１、表示部１１１
２、操作スイッチ１１１３、１１１４を含む。本発明の
発光装置は表示部１１１２にて用いることができる。ま
た、本実施例では車載用オーディオを示すが、携帯型や
家庭用の音響再生装置に用いても良い。なお、表示部１
１１２は黒色の背景に白色の文字を表示することで消費
電力を抑えられる。これは携帯型の音響再生装置におい
て特に有効である。

【０１５２】図１１（Ｃ）はデジタルカメラであり、本
体１１２１、表示部（Ａ）１１２２、接眼部１１２３、
操作スイッチ１１２４、表示部（Ｂ）１１２５、バッテ
リー１１２６を含む。本発明の発光装置は、表示部
（Ａ）１１２２、表示部（Ｂ）１１２５にて用いること
ができる。また、表示部（Ｂ）１１２５を、主に操作用
パネルとして用いる場合、黒色の背景に白色の文字を表
示することで消費電力を抑えることができる。

【０１５３】また、本実施例にて示した携帯型電気器具
においては、消費電力を低減するための方法としては、
外部の明るさを感知するセンサ部を設け、暗い場所で使
用する際には、表示部の輝度を落とすなどの機能を付加
するなどといった方法が挙げられる。

【０１５４】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電気器具に用いることが可能であ
る。また、本実施例の電気器具は実施例１〜実施例６に
示したいずれの構成を適用しても良い。

【０１５５】

【発明の効果】本発明を実施することにより、発光装置
の駆動回路および画素部において、ゲート電極と低濃度
不純物領域における構造の異なるＴＦＴを作製すること
ができる。これにより駆動回路のＴＦＴに期待されるオ
ン電流の向上およびホットキャリア対策、さらに画素部
のＴＦＴに期待されるオフ電流の低下という課題を一度
に解決することができる。さらに、画素部におけるｐチ
ャネル型ＴＦＴの作製時に生じていたプロセス上の問題
点を解決することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態を説明する図。

【図２】本発明の発光装置の作製行程を示す図。

【図３】本発明の発光装置の作製行程を示す図。

【図４】本発明の発光装置の作製行程を示す図。

【図５】本発明の発光装置の作製行程を示す図。

【図６】本発明の発光装置の封止構造を示す図。

【図７】本発明の発光装置の画素部の上面構造及び
回路図。

【図８】本発明の発光装置の画素部の回路図及び断
面図。

【図９】本発明の発光装置の画素部の回路図及び断
面図。

【図１０】本発明の発光装置を用いた電気器具の具体
例を示す図。

【図１１】本発明の発光装置を用いた電気器具の具体
例を示す図。

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０５Ｂ 33/14 Ｈ０１Ｌ 29/78 ６１６Ａ６１２ＢＦターム(参考） 3K007 AB05 AB18 BA06 BB01 BB05 BB07 CB01 DA01 DB03 EB00 GA04 5C094 AA13 AA22 AA23 AA25 AA43 AA48 AA53 BA03 BA27 CA19 CA25 DA09 DA13 DB01 DB04 EA04 EA05 EA10 EB02 FA01 FA02 FB01 FB02 FB12 FB14 FB15 GA10 GB10 HA10 5F110 AA06 AA07 AA16 BB02 BB04 CC02 DD01 DD02 DD03 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE06 EE09 EE14 EE23 EE28 EE44 EE45 FF02 FF04 FF09 FF12 FF28 FF30 GG01 GG02 GG13 GG25 GG32 GG43 GG45 GG47 HJ01 HJ04 HJ12 HJ13 HJ23 HL04 HL06 HL07 HL11 HL12 HM14 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN34 NN35 NN72 NN73 PP01 PP03 PP05 PP06 PP10 PP29 PP34 PP35 QQ04 QQ11 QQ19 QQ24 QQ25 QQ28

Claims

【特許請求の範囲】

【請求項１】基板上の画素部にスイッチング用ＴＦＴ、
電流制御用ＴＦＴおよびＥＬ素子を有し、前記スイッチ
ング用ＴＦＴの不純物領域は、前記電流制御用ＴＦＴの
ゲート電極に電気的に接続され、前記電流制御用ＴＦＴ
の不純物領域は、前記ＥＬ素子に電気的に接続され、前
記電流制御用ＴＦＴのゲート電極は、ゲート絶縁膜を介
して、前記電流制御用ＴＦＴの不純物領域と重ならない
位置にあることを特徴とする発光装置。
【請求項２】基板上の画素部にスイッチング用ＴＦＴ、
電流制御用ＴＦＴおよびＥＬ素子を有し、前記スイッチ
ング用ＴＦＴのドレイン領域は、前記電流制御用ＴＦＴ
のゲート電極に電気的に接続され、前記電流制御用ＴＦ
Ｔのドレイン領域は、前記ＥＬ素子に電気的に接続さ
れ、前記電流制御用ＴＦＴのゲート電極は、ゲート絶縁
膜を介して、前記電流制御用ＴＦＴのソース領域及びド
レイン領域と重ならない位置にあることを特徴とする発
光装置。
【請求項３】基板上の画素部にスイッチング用ＴＦＴ、
消去用ＴＦＴ、電流制御用ＴＦＴおよびＥＬ素子を有
し、前記スイッチング用ＴＦＴおよび前記消去用ＴＦＴ
の不純物領域は、前記電流制御用ＴＦＴのゲート電極に
電気的に接続され、前記電流制御用ＴＦＴの不純物領域
は、前記ＥＬ素子に電気的に接続され、前記電流制御用
ＴＦＴのゲート電極は、ゲート絶縁膜を介して、前記電
流制御用ＴＦＴの不純物領域と重ならない位置にあるこ
とを特徴とする発光装置。
【請求項４】基板上の画素部にスイッチング用ＴＦＴ、
消去用ＴＦＴ、電流制御用ＴＦＴおよびＥＬ素子を有
し、前記スイッチング用ＴＦＴおよび前記消去用ＴＦＴ
のドレイン領域は、前記電流制御用ＴＦＴのゲート電極
に電気的に接続され、前記電流制御用ＴＦＴのドレイン
領域は、前記ＥＬ素子に電気的に接続され、前記電流制
御用ＴＦＴのゲート電極は、ゲート絶縁膜を介して、前
記電流制御用ＴＦＴのソース領域及びドレイン領域と重
ならない位置にあることを特徴とする発光装置。
【請求項５】基板上の画素部にスイッチング用ＴＦＴ、
電流制御用ＴＦＴおよびＥＬ素子を有し、前記スイッチ
ング用ＴＦＴの不純物領域は、前記電流制御用ＴＦＴの
ゲート電極に電気的に接続され、前記電流制御用ＴＦＴ
の不純物領域は、前記ＥＬ素子に電気的に接続され、前
記スイッチング用ＴＦＴのゲート電極は、ゲート絶縁膜
を介して前記スイッチング用ＴＦＴの不純物領域と重な
らない位置にあることを特徴とする発光装置。
【請求項６】基板上の画素部にスイッチング用ＴＦＴ、
電流制御用ＴＦＴおよびＥＬ素子を有し、前記スイッチ
ング用ＴＦＴのドレイン領域は、前記電流制御用ＴＦＴ
のゲート電極に電気的に接続され、前記電流制御用ＴＦ
Ｔのドレイン領域は、前記ＥＬ素子に電気的に接続さ
れ、前記スイッチング用ＴＦＴのゲート電極は、ゲート
絶縁膜を介して前記スイッチング用ＴＦＴの不純物領域
と重ならない位置にあることを特徴とする発光装置。
【請求項７】基板上の画素部にスイッチング用ＴＦＴ、
消去用ＴＦＴ、電流制御用ＴＦＴおよびＥＬ素子を有
し、前記スイッチング用ＴＦＴおよび前記消去用ＴＦＴ
の不純物領域は、前記電流制御用ＴＦＴのゲート電極に
電気的に接続され、前記電流制御用ＴＦＴの不純物領域
は、前記ＥＬ素子に電気的に接続され、前記スイッチン
グ用ＴＦＴ及び前記消去用ＴＦＴのゲート電極は、ゲー
ト絶縁膜を介して前記スイッチング用ＴＦＴ及び前記消
去用ＴＦＴの不純物領域とそれぞれ重ならない位置にあ
ることを特徴とする発光装置。
【請求項８】基板上の画素部にスイッチング用ＴＦＴ、
消去用ＴＦＴ、電流制御用ＴＦＴおよびＥＬ素子を有
し、前記スイッチング用ＴＦＴおよび前記消去用ＴＦＴ
のドレイン領域は、前記電流制御用ＴＦＴのゲート電極
に電気的に接続され、前記電流制御用ＴＦＴのドレイン
領域は、前記ＥＬ素子に電気的に接続され、前記スイッ
チング用ＴＦＴ及び前記消去用ＴＦＴのゲート電極は、
ゲート絶縁膜を介して前記スイッチング用ＴＦＴ及び前
記消去用ＴＦＴの不純物領域とそれぞれ重ならない位置
にあることを特徴とする発光装置。
【請求項９】請求項３または請求項４において、前記電
流制御用ＴＦＴを一つの画素内に複数有することを特徴
とする発光装置。
【請求項１０】請求項７または請求項８において、前記
電流制御用ＴＦＴを一つの画素内に複数有することを特
徴とする発光装置。
【請求項１１】請求項１乃至請求項１０のいずれか一に
おいて、前記スイッチング用ＴＦＴのゲート電極は、ゲ
ート絶縁膜を介して、前記スイッチング用ＴＦＴの低濃
度不純物領域と重なる位置にあることを特徴とする発光
装置。
【請求項１２】請求項１乃至請求項１１のいずれか一に
おいて、前記電流制御用ＴＦＴがｐチャネル型であるこ
とを特徴とする発光装置。
【請求項１３】請求項１乃至請求項１２のいずれか一に
おいて、スイッチング用ＴＦＴがｎチャネル型であるこ
とを特徴とする発光装置。
【請求項１４】請求項１乃至請求項１３のいずれか一に
おいて、基板上に形成された駆動回路は、ｎチャネル型
ＴＦＴおよびｐチャネル型ＴＦＴからなり、前記ｎチャ
ネル型ＴＦＴのゲート電極は、ゲート絶縁膜を介して、
前記ｎチャネル型ＴＦＴの低濃度不純物領域と重なる位
置にあることを特徴とする発光装置。
【請求項１５】請求項１乃至請求項１４のいずれか一に
記載の発光装置を用いたことを特徴とする電気器具。
【請求項１６】請求項１乃至請求項１５のいずれか一に
おいて、前記発光装置は、表示装置、ビデオカメラ、ヘ
ッドマウントディスプレイ、記録媒体を備えた携帯型の
画像再生装置、ゴーグル型表示装置、パーソナルコンピ
ュータ、携帯電話、音響再生装置、デジタルカメラ、か
ら選ばれた一種であることを特徴とする発光装置。