JP4772228B2 - 発光装置の作製方法 - Google Patents
発光装置の作製方法 Download PDFInfo
- Publication number
- JP4772228B2 JP4772228B2 JP2001223863A JP2001223863A JP4772228B2 JP 4772228 B2 JP4772228 B2 JP 4772228B2 JP 2001223863 A JP2001223863 A JP 2001223863A JP 2001223863 A JP2001223863 A JP 2001223863A JP 4772228 B2 JP4772228 B2 JP 4772228B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- tft
- layer
- insulating film
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 70
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000012535 impurity Substances 0.000 claims description 105
- 238000005530 etching Methods 0.000 claims description 55
- 239000004065 semiconductor Substances 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 28
- 239000010408 film Substances 0.000 description 159
- 239000010410 layer Substances 0.000 description 147
- 239000000463 material Substances 0.000 description 32
- 230000008569 process Effects 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 229910052710 silicon Inorganic materials 0.000 description 22
- 239000010703 silicon Substances 0.000 description 22
- 239000011229 interlayer Substances 0.000 description 19
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 239000007789 gas Substances 0.000 description 12
- 238000002347 injection Methods 0.000 description 12
- 239000007924 injection Substances 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 10
- 229910052698 phosphorus Inorganic materials 0.000 description 10
- 239000011574 phosphorus Substances 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000002425 crystallisation Methods 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 238000002161 passivation Methods 0.000 description 7
- 239000000565 sealant Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000001994 activation Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 230000005525 hole transport Effects 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000009616 inductively coupled plasma Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- -1 polyphenylene vinylene Polymers 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000005984 hydrogenation reaction Methods 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920003227 poly(N-vinyl carbazole) Polymers 0.000 description 3
- 229920000553 poly(phenylenevinylene) Polymers 0.000 description 3
- 239000002861 polymer material Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920002620 polyvinyl fluoride Polymers 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 150000005072 1,3,4-oxadiazoles Chemical class 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229920002799 BoPET Polymers 0.000 description 1
- 239000005041 Mylar™ Substances 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229920000547 conjugated polymer Polymers 0.000 description 1
- VBVAVBCYMYWNOU-UHFFFAOYSA-N coumarin 6 Chemical compound C1=CC=C2SC(C3=CC4=CC=C(C=C4OC3=O)N(CC)CC)=NC2=C1 VBVAVBCYMYWNOU-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 125000005678 ethenylene group Chemical group [H]C([*:1])=C([H])[*:2] 0.000 description 1
- 239000007850 fluorescent dye Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920002098 polyfluorene Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical group [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下ＴＦＴという）で構成された回路を有する発光装置及びその作製方法に関する。なお、本明細書中における発光装置とは、電界を加えることで発光が得られる発光素子を有する画像表示デバイス等のデバイスを指す。また、発光素子にコネクター、例えば異方導電性フィルム((FPC:flexible printed circuit)もしくはTAB（Tape Automated Bonding）テープもしくはTCP（Tape Carrier Package）が取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または発光素子にCOG（Chip On Glass）方式によりIC（集積回路）が直接実装されたモジュールも全て発光装置に含む他、発光装置を部品として搭載した電気器具も範疇に含んでいる。
【０００２】
【従来の技術】
近年、基板上にＴＦＴを形成する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用開発が進められている。特に、ポリシリコン膜を用いたＴＦＴは、従来のアモルファスシリコン膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。そのため、従来、基板外の駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能となっている。
【０００３】
このようなアクティブマトリクス型の表示装置は、同一基板上に様々な回路や素子を作り込むことで製造コストの低減、電気光学装置の小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られる。
【０００４】
また、自発光型の素子としてＥＬ素子を有したアクティブマトリクス型の発光装置の研究が活発化している。
【０００５】
なお、本明細書におけるＥＬ素子は一対の電極（陽極と陰極）間にＥＬ層が挟まれた構造となっているが、ＥＬ層は通常、積層構造となっている。代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められている発光装置は殆どこの構造を採用している。
【０００６】
また他にも、陽極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングすることも可能である。
【０００７】
本明細書において陰極と陽極の間に設けられる全ての層を総称してＥＬ層と呼ぶ。よって上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全てＥＬ層に含まれる。
【０００８】
そして、上記構造でなるＥＬ層に一対の電極から所定の電圧をかけ、それにより発光層においてキャリアの再結合が起こって発光する。なお、ここで得られる発光には、蛍光及び燐光が含まれる。また、本明細書中では、陽極、ＥＬ層及び陰極で形成される発光素子をＥＬ素子と呼ぶ。
【０００９】
ＥＬ素子が有するＥＬ層は熱、光、水分、酸素等によって劣化が促進されることから、一般的にアクティブマトリクス型の発光装置の作製において、画素部に配線やＴＦＴを形成した後にＥＬ素子が形成される。
【００１０】
アクティブマトリクス型の発光装置は、各画素のそれぞれにＴＦＴでなるスイッチング素子を設けそのスイッチング素子（スイッチング用ＴＦＴ）によって電流制御を行う駆動素子（電流制御用ＴＦＴ）を動作させてＥＬ層（発光層）を発光させる。例えば特開平１０−１８９２５２号に記載された発光装置がある。
【００１１】
なお、画素部におけるスイッチング用ＴＦＴおよび電流制御用ＴＦＴ
は、低いオフ電流（Ｉｏｆｆ）が要求されている。オフ電流を低減するためのＴＦＴ構造として、ゲート電極がゲート絶縁膜を介して低濃度不純物領域と重ならない領域（ＬＤＤ領域）を有する構造が知られている。
【００１２】
これに対して、画像表示を行う画像回路や画像回路を制御するための駆動回路は、高い駆動能力（オン電流：Ｉｏｎ）およびホットキャリア効果による劣化を防ぎ信頼性を向上させることが求められている。ホットキャリアによるオン電流値の劣化を防ぐのに有効である構造としては、ゲート電極がゲート絶縁膜を介して低濃度不純物領域と重なる領域（ＧＯＬＤ領域）を有する構造が知られている。
【００１３】
【発明が解決しようとする課題】
しかし、ＬＤＤ領域を有するＴＦＴやＧＯＬＤ領域を有するＴＦＴを形成しようとすると、その製造工程は複雑なものになってしまう。本発明では、アクティブマトリクス型の発光装置において、その駆動回路に用いられるＴＦＴは、高い駆動能力（オン電流）と信頼性を有し、一方で、画素部に用いられるＴＦＴは、オフ電流が低くなるようにし、また、この作製行程を少ないマスク数で実現させることを目的とする。
【００１４】
【発明を解決するための手段】
本発明では、同一基板上に形成されるＴＦＴのうちで、駆動回路に用いるｎチャネル型ＴＦＴを導電層からなるゲート電極と重なる位置に低濃度不純物領域（ＧＯＬＤ領域）を有する構造で作製する。一方、画素部に用いるｎチャネル型ＴＦＴは、ゲート電極と重ならない位置に低濃度不純物領域（ＬＤＤ領域）を有する構造で作製する。
【００１５】
ＧＯＬＤ領域を有するＴＦＴは、ＴＦＴにおけるホットキャリアの注入による劣化を防ぐのに適した構造であり、また、オン電流が高いことから駆動回路に適した構造である。
【００１６】
また、ＬＤＤ領域を有するＴＦＴは、オフ電流が低くなる構造であることから、画素部におけるＴＦＴとして適した構造である。
【００１７】
さらに、ｐチャネル型ＴＦＴは、ｎチャネル型ＴＦＴの不純物領域に不純物をドーピングすることにより作製する。なお、このときＬＤＤ領域を有するｎチャネル型ＴＦＴを用いてドーピングすると、ＧＯＬＤ領域を有するｎチャネル型ＴＦＴに不純物をドーピングする際に生じるゲート電極の膜厚による不純物濃度のバラツキを抑えることができる。
【００１８】
よって、以上のような構造のＴＦＴを同一基板上に形成することにより、駆動回路及び画素部に適するＴＦＴを備えるような発光装置を作製することができる。
【００１９】
【発明の実施の形態】
本発明の実施の形態について、図１を用いて詳細に説明する。図１（Ａ）において、１０２はＳｉからなる半導体層であり、半導体層の一部に導電層からなるゲート電極を形成する。なお、ここでは、ＴａＮからなるゲート電極１（１０４）、Ｗからなるゲート電極２（１０５）の積層構造になっており、このゲート電極をマスクにして、珪素を含む絶縁膜からなるゲート絶縁膜１０３を介して不純物（リン）をドーピングすることにより、高濃度不純物領域１０６が形成される。なお、高濃度不純物領域１０６は、最終的にｎチャネル型ＴＦＴのソース領域およびドレイン領域となる。
【００２０】
そして、再び不純物（リン）をドーピングすることにより、低濃度不純物領域ａ（１０７）を形成する。ただし、この低濃度不純物領域ａ（１０７）に含まれる不純物の濃度は、先の高濃度不純物領域に含まれるよりも濃度が低くなるように形成する（図１（Ｂ））。なお、このような低濃度不純物領域のことをＬＤＤ（ＬＤＤ：Lightly Doped Drain）領域と呼ぶ。なお、ここで形成される低濃度不純物領域ａ（１０７）は、ゲート電極とゲート絶縁膜を介して重なっていることからＧＯＬＤ（Gate-drain Overlapped LDD）領域と呼ばれる。
【００２１】
次にエッチング処理を行う。この時ゲート電極１（１０４）がエッチングされたＴＦＴは、図１（Ｃ）に示す構造を有する。具体的には、図１（Ｂ）でゲート電極１（１０４）に重なる位置に形成されていた不純物領域ｂ（１０７）は、ゲート電極１（１０４）がエッチングされたことにより、ゲート電極１（１０４）に重ならない低濃度不純物領域ｂ（１０８）となる。
【００２２】
これに対して、ゲート電極１（１０４）がエッチングされないようにマスクを形成していた場合には、低濃度不純物領域ａ（１０７）を有する図１（Ｄ）の構造を形成することができる。
【００２３】
そして、ゲート絶縁膜１０３を全体的にエッチングすると、図１（Ｅ）および図１（Ｆ）に示すように不純物領域１０６が露出しており、かつ構造の異なるｎチャネル型ＴＦＴを同一基板上に形成することができる。
【００２４】
なお、図１（Ｃ）に示す構造のｎチャネル型ＴＦＴは、低濃度不純物領域がゲート電極に重ならない領域（ＬＤＤ領域）を有するため、オフ電流を低くすることができるので画素部に用いる。また、図１（Ｄ）に示す構造のｎチャネル型ＴＦＴは、低濃度不純物領域がゲート電極に重なる構造（ＧＯＬＤ領域）を有するため、オン電流を高めることができ、さらにホットキャリアによる劣化を防ぐことができるので、駆動回路に用いる。
【００２５】
さらに図１（Ｅ）に示す構造のｎチャネル型ＴＦＴに不純物（ボロン）をドーピングして、ｐチャネル型ＴＦＴを作製する。このとき、図１（Ｅ）の構造を有していればＳｉ上のゲート絶縁膜１０３を介して不純物（ボロン）をドーピングすることになるため、図１（Ｆ）に示す構造のｎチャネル型ＴＦＴに不純物（ボロン）をドーピングする場合に生じるようなゲート電極１（１０４）のＴａＮの膜厚による不純物ドープ量のバラツキを防ぐことができる。つまり、不純物領域における不純物濃度の均一なｐチャネル型ＴＦＴを作製することができる。
【００２６】
なお、ここで作製したｐチャネル型ＴＦＴは、駆動回路及び画素部に用いている。しかし、駆動回路におけるｐチャネル型ＴＦＴは、これに限られることはなく図１（Ｆ）に示す構造のｎチャネル型ＴＦＴに不純物（ボロン）をドーピングすることにより作製したｐチャネル型ＴＦＴを用いても良い。
【００２７】
以下に本発明の実施の例を説明する。なお、以下の実施例は好ましい例であり、本発明の発光装置は、以下の実施例に限定されるわけではない。
【００２８】
【実施例】
〔実施例１〕
ここでは、本発明を実施して同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について詳細に図２〜図５を用いて説明する。
【００２９】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板３００を用いる。なお、基板３００としては、透光性を有する基板であれば限定されず、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【００３０】
次いで、基板３００上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜３０１を形成する。本実施例では下地膜３０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜３０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜３０１ａを１０〜２００nm（好ましくは５０〜１００nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒化珪素膜３０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜３０１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜３０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化珪素膜３０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成した。
【００３１】
次いで、下地膜上に半導体層３０２〜３０５を形成する。半導体層３０２〜３０５は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層３０２〜３０５の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは珪素（シリコン）またはシリコンゲルマニウム（ＳｉXＧｅ1-X（Ｘ＝０．０００１〜０．０２））合金などで形成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させた。この非晶質珪素膜に脱水素化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質珪素膜を形成した。そして、この結晶質珪素膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層３０２〜３０５を形成した。
【００３２】
また、半導体層３０２〜３０５を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。
【００３３】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数３０〜３００Ｈｚとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９０％として行えばよい。
【００３４】
次いで、半導体層３０２〜３０５を覆うゲート絶縁膜３０６を形成する。ゲート絶縁膜３０６はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００３５】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００３６】
次いで、図２（Ａ）に示すように、ゲート絶縁膜３０６上に膜厚２０〜１００ｎｍの第１の導電膜３０７と、膜厚１００〜４００ｎｍの第２の導電膜３０８とを積層形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜３０７と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜３０８を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができた。
【００３７】
なお、本実施例では、第１の導電膜３０７をＴａＮ、第２の導電膜３０８をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、Ａｇ、Ｐｄ、Ｃｕからなる合金を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００３８】
次に、図２（Ｂ）に示すようにフォトリソグラフィ法を用いてレジストからなるマスク３０９〜３１３を形成し、電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第１及び第２のエッチング条件で行う。本実施例では第１のエッチング条件として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００ＷのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業（株）製のＩＣＰを用いたドライエッチング装置（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側（試料ステージ）にも１５０ＷのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。第１のエッチング条件でのＷに対するエッチング速度は２００．３９ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は８０．３２ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は約２．５である。また、この第１のエッチング条件によって、Ｗのテーパー角は、約２６°となる。
【００３９】
この後、図２（Ｂ）に示すようにレジストからなるマスク３０９〜３１３を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００ＷのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０ＷのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。第２のエッチング条件でのＷに対するエッチング速度は５８．９７ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は６６．４３ｎｍ／ｍｉｎである。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【００４０】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°とすればよい。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層３１４〜３１８（第１の導電層３１４ａ〜３１８ａと第２の導電層３１４ｂ〜３１８ｂ）を形成する。３１９はゲート絶縁膜であり、第１の形状の導電層３１４〜３１８で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００４１】
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を添加する。（図２（Ｂ））ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15atoms/cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。本実施例ではドーズ量を１．５×１０15atoms/cm2とし、加速電圧を８０ｋｅＶとして行った。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。この場合、導電層３１４〜３１８がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に高濃度不純物領域３２０〜３２３が形成される。高濃度不純物領域３２０〜３２３には１×１０20〜１×１０21atoms/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００４２】
次いで、図２（Ｃ）に示すようにレジストからなるマスクを除去せずに第２のエッチング処理を行う。ここでは、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２０／２０／２０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００ＷのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも２０ＷのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。第２のエッチング処理でのＷに対するエッチング速度は１２４．６２ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は２０．６７ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は６．０５である。従って、Ｗ膜が選択的にエッチングされる。この第２のエッチングによりＷのテーパー角は７０°となった。この第２のエッチング処理により第２の導電層３２４ｂ〜３２８ｂを形成する。一方、第１の導電層３１４ａ〜３１８ａは、ほとんどエッチングされず、第１の導電層３２４ａ〜３２８ａを形成する。
【００４３】
次いで、第２のドーピング処理を行う。ドーピングは第２の導電層３２４ｂ〜３２８ｂを不純物元素に対するマスクとして用い、第１の導電層のテーパー部下方の半導体層に不純物元素が添加されるようにドーピングする。本実施例では、不純物元素としてＰ（リン）を用い、ドーズ量１．５×１０14、電流密度０．５μＡ、加速電圧９０ｋｅＶにてプラズマドーピングを行った。こうして、第１の導電層と重なる低濃度不純物領域３２９ａ〜３２９ｅを自己整合的に形成する。この低濃度不純物領域３２９ａ〜３２９ｅへ添加されたリン（Ｐ）の濃度は、１×１０17〜５×１０18atoms/cm3であり、且つ、第１の導電層のテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層のテーパー部と重なる半導体層において、第１の導電層のテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。また、高濃度不純物領域３３３〜３３７にも不純物元素が添加され、高濃度不純物領域３３３〜３３７を形成する。
【００４４】
次いで、図３（Ｂ）に示すようにレジストからなるマスクを除去してからフォトリソグラフィ法を用いて、第３のエッチング処理を行う。この第３のエッチング処理では第１の導電層のテーパー部を部分的にエッチングして、第２の導電層と重なる形状にするために行われる。ただし、第３のエッチングを行わない領域には、図３（Ｂ）に示すようにレジスト（３３８、３３９）からなるマスクを形成する。
【００４５】
第３のエッチング処理におけるエッチング条件は、エッチングガスとしてＣｌ2とＳＦ6とを用い、それぞれのガス流量比を１０／５０（ｓｃｃｍ）として第１及び第２のエッチングと同様にＩＣＰエッチング法を用いて行う。なお、第３のエッチング処理でのＴａＮに対するエッチング速度は、１１１．２nm/minであり、ゲート絶縁膜に対するエッチング速度は、１２．８nm/minである。
【００４６】
本実施例では、１．３Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも１０ＷのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。以上により、第１の導電層３４０ａ〜３４２ａが形成される。
【００４７】
上記第３のエッチングによって、第１の導電層３４０ａ〜３４２ａと重ならない不純物領域（ＬＤＤ領域）３４３〜３４５が形成される。なお、不純物領域（ＧＯＬＤ領域）３４６および３４７は、第１の導電層３２４ａおよび３２５ａと重なったままである。
【００４８】
また、第１の導電層３２４ａと第２の導電層３２４ｂとで形成された電極は、最終的に駆動回路のｎチャネル型ＴＦＴのゲート電極となり、また、第１の導電層３４０ａと第２の導電層３４０ｂとで形成された電極は、最終的に駆動回路のｐチャネル型ＴＦＴのゲート電極となる。
【００４９】
同様に、第１の導電層３４１ａと第２の導電層３４１ｂとで形成された電極は、最終的に画素部のｎチャネル型ＴＦＴのゲート電極となり、第１の導電層３４２ａと第２の導電層３４２ｂとで形成された電極は、最終的に画素部のｐチャネル型ＴＦＴのゲート電極となる。さらに第１の導電層３２６ａと第２の導電層３２６ｂとで形成された電極は、最終的に画素部のコンデンサ（保持容量）の一方の電極となる。
【００５０】
このようにして、本実施例は、第１の導電層３４０ａ〜３４２ａと重ならない不純物領域（ＬＤＤ領域）３４３〜３４５と、第１の導電層３２４ａおよび３２６ａと重なる不純物領域（ＧＯＬＤ領域）３４６および３４７を同時に形成することができ、ＴＦＴ特性に応じた作り分けが可能となる。
【００５１】
次に図３（Ｃ）に示すようにゲート絶縁膜３１９をエッチング処理する。ここでのエッチング処理は、エッチングガスにＣＨＦ3を用い、反応性イオンエッチング法（ＲＩＥ法）を用いて行う。本実施例では、チャンバー圧力６．７Ｐａ、ＲＦ電力８００Ｗ、ＣＨＦ3ガス流量３５ｓｃｃｍで第４のエッチング処理を行った。これにより、高濃度不純物領域３３３〜３３７の一部は露呈し、絶縁膜３５６ａ〜３５６ｅが形成される。
【００５２】
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク３４８、３４９を形成して第３のドーピング処理を行う。この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型（ｎ型）とは逆の導電型（ｐ型）を付与する不純物元素が添加された不純物領域３５０〜３５５を形成する。（図４（Ａ））第１の導電層３４０ａ、３２６ａおよび３４２ａを不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。
【００５３】
本実施例では、不純物領域３５０〜３５５はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。なお、この第３のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク３４８、３４９で覆われている。第１のドーピング処理及び第２のドーピング処理によって、不純物領域３５０〜３５５にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度が２×１０20〜２×１０21atoms/cm3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【００５４】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。
なお、本実施例では、ゲート絶縁膜をエッチングした後で不純物（ボロン）のドーピングを行う方法を示したが、ゲート絶縁膜をエッチングする前に不純物のドーピングを行っても良い。
【００５５】
次いで、レジストからなるマスク３４８、３４９を除去して図４（Ｂ）に示すように第１の層間絶縁膜３５７を形成する。この第１の層間絶縁膜３５７としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化珪素膜を形成した。勿論、第１の層間絶縁膜３５７は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００５６】
次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよく、本実施例では５５０℃、４時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００５７】
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む不純物領域（３３４〜３３７、３５０、３５２）にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００５８】
また、第１の層間絶縁膜を形成する前に活性化処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（シリコンを主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で活性化処理を行うことが好ましい。
【００５９】
その他、活性化処理を行った後でドーピング処理を行い、第１の層間絶縁膜を形成させても良い。
【００６０】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。本実施例では水素を約３％の含む窒素雰囲気中で４１０℃、１時間の熱処理を行った。この工程は層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００６１】
また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後、エキシマレーザーやＹＡＧレーザー等のレーザー光を照射することが望ましい。
【００６２】
次いで、図４（Ｃ）に示すように第１の層間絶縁膜３５７上に有機絶縁物材料から成る第２の層間絶縁膜３５８を形成する。本実施例では膜厚１．６μｍのアクリル樹脂膜を形成した。次いで、各不純物領域３３３、３３６、３５０、３５２に達するコンタクトホールを形成するためのパターニングを行う。
【００６３】
第２の層間絶縁膜３５８としては、珪素を含む絶縁材料や有機樹脂からなる膜を用いる。珪素を含む絶縁材料としては、酸化珪素、窒化珪素、酸化窒化珪素を用いることができ、また有機樹脂としては、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）などを用いることができる。
【００６４】
本実施例では、プラズマＣＶＤ法により形成された酸化窒化珪素膜を形成した。なお、酸化窒化珪素膜の膜厚として好ましくは１〜５μｍ（さらに好ましくは２〜４μｍ）とすればよい。酸化窒化珪素膜は、膜自身に含まれる水分が少ないためにＥＬ素子の劣化を抑える上で有効である。
また、コンタクトホールの形成には、ドライエッチングまたはウエットエッチングを用いることができるが、エッチング時における静電破壊の問題を考えると、ウエットエッチング法を用いるのが望ましい。
【００６５】
さらに、ここでのコンタクトホールの形成において、第１層間絶縁膜及び第２層間絶縁膜を同時にエッチングするため、コンタクトホールの形状を考えると第２層間絶縁膜を形成する材料は、第１層間絶縁膜を形成する材料よりもエッチング速度の速いものを用いるのが好ましい。
【００６６】
そして、各不純物領域３３３、３３６、３５０、３５２とそれぞれ電気的に接続する配線３５９〜３６６を形成する。そして、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成するが、他の導電膜を用いても良い。
【００６７】
次いで、その上に透明導電膜を８０〜１２０nmの厚さで形成し、パターニングすることによって透明電極３６７を形成する。（図４（Ｃ））
なお、本実施例では、透明電極として酸化インジウム・スズ（ＩＴＯ）膜や酸化インジウムに２〜２０[％]の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いる。
【００６８】
また、透明電極３６７は、ドレイン配線３６５と接して重ねて形成することによって電流制御用ＴＦＴのドレイン領域と電気的な接続が形成される。
【００６９】
次に、図５に示すように、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５００[nm]の厚さに形成し、透明電極３６７に対応する位置に開口部を形成して、バンクとして機能する第３の層間絶縁膜３６８を形成する。開口部を形成する際、ウエットエッチング法を用いることで容易にテーパー形状の側壁とすることが出来る。開口部の側壁が十分になだらかでないと段差に起因するＥＬ層の劣化が顕著な問題となってしまうため、注意が必要である。
【００７０】
なお、本実施例においては、第３の層間絶縁膜として酸化珪素でなる膜を用いているが、場合によっては、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）といった有機樹脂膜を用いることもできる。
【００７１】
次に、ＥＬ層３６９を蒸着法により形成し、更に蒸着法により陰極（ＭｇＡｇ電極）３７０および保護電極３７１を形成する。このときＥＬ層３６９及び陰極３７０を形成するに先立って透明電極３６７に対して熱処理を施し、水分を完全に除去しておくことが望ましい。なお、本実施例ではＥＬ素子の陰極としてＭｇＡｇ電極を用いるが、公知の他の材料であっても良い。
【００７２】
なお、ＥＬ層３６９としては、公知の材料を用いることができる。本実施例では正孔輸送層（Hole transporting layer）及び発光層（Emitting layer）でなる２層構造をＥＬ層とするが、正孔注入層、電子注入層若しくは電子輸送層のいずれかを設ける場合もある。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。
【００７３】
本実施例では正孔輸送層としてポリフェニレンビニレンを蒸着法により形成する。また、発光層としては、ポリビニルカルバゾールに１，３，４−オキサジアゾール誘導体のＰＢＤを３０〜４０％分子分散させたものを蒸着法により形成し、緑色の発光中心としてクマリン６を約１％添加している。
【００７４】
また、保護電極３７１でもＥＬ層３６９を水分や酸素から保護することは可能であるが、さらに好ましくはパッシベーション膜３７２を設けると良い。本実施例ではパッシベーション膜３７２として３００ｎｍ厚の窒化珪素膜を設ける。このパッシベーション膜も保護電極３７１の後に大気解放しないで連続的に形成しても構わない。
【００７５】
また、保護電極３７１は陰極３７０の劣化を防ぐために設けられ、アルミニウムを主成分とする金属膜が代表的である。勿論、他の材料でも良い。また、ＥＬ層３６９、陰極３７０は非常に水分に弱いので、保護電極３７１までを大気解放しないで連続的に形成し、外気からＥＬ層を保護することが望ましい。
【００７６】
なお、ＥＬ層３６９の膜厚は１０〜４００[nm]（典型的には６０〜１５０[nm]）、陰極３７０の厚さは８０〜２００[nm]（典型的には１００〜１５０[nm]）とすれば良い。
【００７７】
こうして図５に示すような構造のＥＬモジュールが完成する。なお、本実施例におけるＥＬモジュールの作製工程においては、回路の構成および工程の関係上、ゲート電極を形成している材料であるＴａ、Ｗによってソース信号線を形成し、ソース、ドレイン電極を形成している配線材料であるＡｌによってゲート信号線を形成しているが、異なる材料を用いても良い。
【００７８】
また、ｎチャネル型ＴＦＴ５０１及びｐチャネル型ＴＦＴ５０２を有する駆動回路５０６と、スイッチング用ＴＦＴ５０３、電流制御用ＴＦＴ５０４及びコンデンサ５０５とを有する画素部５０７を同一基板上に形成することができる。
【００７９】
なお、本実施例においては、ＥＬ素子の素子構成から下面出射となるためスイッチング用ＴＦＴ５０３にｎチャネル型ＴＦＴ、電流制御用ＴＦＴ５０４にｐチャネル型ＴＦＴを用いるという構成を示したが、本実施例は、好ましい一形態にすぎず、これに限られる必要はない。
【００８０】
駆動回路５０６のｎチャネル型ＴＦＴ５０１はチャネル形成領域３３３、ゲート電極の一部を構成する第１の導電層３２４ａと重なる低濃度不純物領域３２９（ＧＯＬＤ領域）とソース領域またはドレイン領域として機能する高濃度不純物領域３３３を有している。ｐチャネル型ＴＦＴ５０２にはチャネル形成領域３７３、ゲート電極の一部を構成する第１の導電層３４０ａと重ならない不純物領域３４３、ソース領域またはドレイン領域として機能する不純物領域３５０および３５３を有している。
【００８１】
画素部５０７のスイッチング用ＴＦＴ５０３にはチャネル形成領域３７４、ゲート電極を形成する第１の導電層３４１ａと重ならず、ゲート電極の外側に形成される低濃度不純物領域３４４（ＬＤＤ領域）とソース領域またはドレイン領域として機能する高濃度不純物領域３３６を有している。
【００８２】
画素部５０７の電流制御用ＴＦＴ５０４にはチャネル形成領域３７５、ソース領域またはドレイン領域として機能する高濃度不純物領域３５２および３５５を有している。また、コンデンサ５０５は、第一の導電層３２６ａと第二の導電層３２６ｂを一方の電極として機能するように形成されている。
【００８３】
なお、本実施例においては、画素電極（陽極）上にＥＬ層を形成させた後、陰極を形成させる構造を示したが、画素電極（陰極）上にＥＬ層及び陽極を形成させる構造としても良い。ただし、この場合には、これまで説明した下面出射と異なり、上面出射の形態をとる。また、この時、スイッチング用ＴＦＴおよび電流制御用ＴＦＴは、本実施例で説明した低濃度不純物領域（ＬＤＤ領域）を有するｎチャネル型ＴＦＴで形成するのが望ましい。
【００８４】
〔実施例２〕
本実施例では、実施例１において作製したＥＬモジュール（図５）を発光装置として完成させる方法について図６を用いて説明する。
【００８５】
図６（Ａ）は、ＥＬ素子の封止までを行った状態を示す上面図、図６（Ｂ）は図６（Ａ）をＡ−Ａ’で切断した断面図である。点線で示された６０１はソース側駆動回路、６０２は画素部、６０３はゲート側駆動回路である。また、６０４はカバー材、６０５は第１シール剤、６０６は第２シール剤であり、第１シール剤６０５で囲まれた内側は、空間になっている。
【００８６】
なお、６０８はソース側駆動回路６０１及びゲート側駆動回路６０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）６０９からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
【００８７】
次に、断面構造について図６（Ｂ）を用いて説明する。基板６１０の上方には画素部６０２、ゲート側駆動回路６０３が形成されており、画素部６０２は電流制御用ＴＦＴ６１１とそのドレインに電気的に接続された透明電極６１２を含む複数の画素により形成される。また、ゲート側駆動回路６０３はｎチャネル型ＴＦＴ６１３とｐチャネル型ＴＦＴ６１４とを組み合わせたＣＭＯＳ回路（図５参照）を用いて形成される。
【００８８】
透明電極６１２はＥＬ素子の陽極として機能する。また、透明電極６１２の両端にはバンク６１５が形成され、透明電極６１２上にはＥＬ層６１６およびＥＬ素子の陰極６１７が形成される。
【００８９】
陰極６１７は全画素に共通の配線としても機能し、接続配線６０８を経由してＦＰＣ６０９に電気的に接続されている。さらに、画素部６０２及びゲート側駆動回路６０３に含まれる素子は全て陰極６１７およびパッシベーション膜６１８で覆われている。
【００９０】
また、第１シール剤６０５によりカバー材６０４が貼り合わされている。なお、カバー材６０４とＥＬ素子との間隔を確保するために樹脂膜からなるスペーサを設けても良い。そして、第１シール剤６０５の内側の空間６０７には窒素といった不活性気体が充填されている。なお、第１シール剤６０５としてはエポキシ系樹脂を用いるのが好ましい。また、第１シール剤６０５はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、空間６０７の内部に吸湿効果をもつ物質や酸化を防止する効果をもつ物質を含有させても良い。
【００９１】
また、本実施例ではカバー材６０４を構成するプラスチック基板の材料としてＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリルを用いることができる。
【００９２】
また、第１シール剤６０５を用いてカバー材６０４を接着した後、さらに側面（露呈面）を覆うように第２シール剤６０６を設ける。なお、第２シール剤６０６は第１シール剤６０５と同じ材料を用いることができる。
【００９３】
以上のような構造でＥＬ素子を空間６０７に封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得ることができる。
【００９４】
なお、本実施例の構成は、実施例１のいずれの構成とも自由に組み合わせて実施することが可能である。
【００９５】
〔実施例３〕
ここで画素部のさらに詳細な上面構造を図７（Ａ）に、回路図を図７（Ｂ）に示す。図７において、基板上に設けられたスイッチング用ＴＦＴ７０４は図５のスイッチング用（ｎチャネル型）ＴＦＴ５０３を用いて形成される。従って、構造の説明はスイッチング用（ｎチャネル型）ＴＦＴ５０３の説明を参照すれば良い。また、７０３で示される配線は、スイッチング用ＴＦＴ７０４のゲート電極７０４a、７０４bを電気的に接続するゲート配線である。
【００９６】
なお、本実施例ではチャネル形成領域が二つ形成されるダブルゲート構造としているが、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【００９７】
また、スイッチング用ＴＦＴ７０４のソースはソース配線７１５に接続され、ドレインはドレイン配線７０５に接続される。また、ドレイン配線７０５は電流制御用ＴＦＴ７０６のゲート電極７０７に電気的に接続される。なお、電流制御用ＴＦＴ７０６は図５の電流制御用（ｐチャネル型）ＴＦＴ５０４を用いて形成される。従って、構造の説明は電流制御用（ｐチャネル型）ＴＦＴ５０４の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【００９８】
また、電流制御用ＴＦＴ７０６のソースは電流供給線７１６に電気的に接続され、ドレインはドレイン配線７１７に電気的に接続される。また、ドレイン配線７１７は点線で示される画素電極（陽極）７１８に電気的に接続される。
【００９９】
このとき、７１９で示される領域には保持容量（コンデンサ）が形成される。コンデンサ７１９は、電流供給線７１６と電気的に接続された半導体膜７２０、ゲート絶縁膜と同一層の絶縁膜（図示せず）及びゲート電極７０７との間で形成される。また、ゲート電極７０７、第１層間絶縁膜と同一の層（図示せず）及び電流供給線７１６で形成される容量も保持容量として用いることが可能である。
【０１００】
なお、本実施例の構成は、実施例１及び実施例２のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１０１】
〔実施例４〕
本実施例では、実施例１で示したものとは異なる構造を有する発光装置の画素部について図８（Ａ）回路図を示し、図８（Ｂ）に断面構造を示す。
【０１０２】
まず図８（Ａ）において、８０１はスイッチング用ＴＦＴ８０２のソースに接続されたソース信号線、また、８０３はスイッチング用ＴＦＴ８０２のゲートに接続された書込用ゲート信号線である。さらに８０４は電流制御用ＴＦＴであり、８０５はコンデンサ（省略することも可能）である。また、８０６は電流供給線、８０７は消去用ＴＦＴであり、消去用ゲート信号線８０８に接続される。なお、８０９はＥＬ素子であり、８１０は、対向電源である。消去用ＴＦＴ８０７の動作については特願平１１−３３８７８６号を参照すると良い。
【０１０３】
消去用ＴＦＴ８０７のドレインは電流制御用ＴＦＴ８０４のゲート電極に接続され、電流制御用ＴＦＴ８０４のゲート電圧を強制的に変化させることができるようになっている。なお、消去用ＴＦＴ８０７はｎチャネル型ＴＦＴとしてもｐチャネル型ＴＦＴとしても良いが、オフ電流を小さくできるようにスイッチング用ＴＦＴ８０２と同一構造とすることが好ましい。
【０１０４】
次に断面構造について説明する。図８（Ｂ）において、基板８００上に設けられたスイッチング用ＴＦＴ８０２は公知の方法を用いて形成されたｎチャネル型ＴＦＴを用いる。本実施例ではダブルゲート構造としている。ダブルゲート構造とすることで実質的に２つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。また、公知の方法を用いて形成されたｐチャネル型ＴＦＴを用いても構わない。
【０１０５】
次に、消去用ＴＦＴ８０７は公知の方法を用いて形成されたｎチャネル型ＴＦＴを用いる。なお、公知の方法を用いて形成されたｐチャネル型ＴＦＴを用いても構わない。なお、消去用ＴＦＴ８０７のドレイン配線８２６は別の配線によって、スイッチング用ＴＦＴ８０２のドレイン配線８１６と、電流制御用ＴＦＴのゲート電極８３５（８３５ａ、８３５ｂ）とに電気的に接続されている。
【０１０６】
また、本実施例において、スイッチング用ＴＦＴ８０２および消去用ＴＦＴ８０７の構造はいずれもゲート電極がゲート絶縁膜を介して低濃度不純物領域に重ならないように形成する。すなわちＬＤＤ領域を形成する。
【０１０７】
また、電流制御用ＴＦＴ８０４は公知の方法を用いて形成されたｐチャネル型ＴＦＴを用いる。電流制御用ＴＦＴのゲート電極８３５（８３５ａ、８３５ｂ）は別の配線によって、スイッチング用ＴＦＴ８０２のドレイン配線８１６と、消去用ＴＦＴ８０７のドレイン配線８２６とに電気的に接続されている。
【０１０８】
なお、電流制御用ＴＦＴ８０４の構造はいずれもゲート電極がゲート絶縁膜を介してソース領域およびドレイン領域に重ならないように形成される。
【０１０９】
また、本実施例では電流制御用ＴＦＴ８０４をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１１０】
また、ドレイン配線８３６は電流供給線８０６に接続され、常に一定の電圧が加えられている。
【０１１１】
スイッチング用ＴＦＴ８０２、電流制御用ＴＦＴ８０４及び消去用ＴＦＴ８０７の上には第１パッシベーション膜８４１が設けられ、その上に樹脂絶縁膜でなる層間絶縁膜８４２が形成される。層間絶縁膜８４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１１２】
また、画素電極（陽極）８４３として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
なお、電流制御用ＴＦＴ８０４のドレイン領域に電気的に接続される。
【０１１３】
また、絶縁膜（好ましくは樹脂）で形成されたバンク８４４a、８４４bにより形成された溝（画素に相当する）の中にＥＬ層８４５が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応したＥＬ層を作り分けても良い。ＥＬ層を形成する有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
【０１１４】
なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０１１５】
なお、本実施例では、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【０１１６】
但し、以上の例はＥＬ層を形成する発光層に用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。本発明においては、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層、正孔阻止層およびバッファー層といった異なる機能を有する材料からなる層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。
【０１１７】
例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１１８】
ＥＬ層８４５の上には、陰極８４６が形成される。なお、陰極８４６は、ＭｇＡｇにより形成される。
【０１１９】
陰極８４６まで形成された時点でＥＬ素子８１０が完成する。なお、ここでいうＥＬ素子８１０は、画素電極（陽極）８４３、発光層８４５、及び陰極８４６で形成された素子を指す。
【０１２０】
また本実施例では、陰極８４６の上にさらにアルミニウムでなる保護電極８４７を形成し、さらにその上にパッシベーション膜８４８を設けている。パッシベーション膜８４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これにより発光装置の信頼性が高められる。
【０１２１】
以上のように本発明の発光装置は図８のような構造からなり、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能な発光装置が得られる。なお、本実施例において、画素部の構造に関してのみ説明したが、駆動回路に関しては、実施例１に示したものと同じ構成とする。
【０１２２】
なお、本実施例の構成は、実施例１〜実施例３のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１２３】
〔実施例５〕
次に、実施例４とは異なる構成で本発明を実施した発光装置の画素部の回路図を図９（Ａ）に示し、画素部の断面構造を図９（Ｂ）に示す。
なお、駆動方法等の詳細については、特願２０００−１２７３８４号を参照すればよい。
【０１２４】
まず図９（Ａ）において、９０１はスイッチング用ＴＦＴ９０２のソースに接続されたソース信号線、また、９０３はスイッチング用ＴＦＴ９０２のゲート電極に接続された書込用ゲート信号線である。さらに９０４（９０４ａ、９０４ｂ）は電流制御用ＴＦＴであり、９０５はコンデンサ（省略することも可能）である。また、９０６は電流供給線、９０７は消去用ＴＦＴであり、消去用ゲート信号線９０８に接続される。なお、９０９はＥＬ素子であり、９１０は、対向電源である。
【０１２５】
消去用ＴＦＴ９０７のドレインは電流制御用ＴＦＴ９０４のゲート電極に接続され、電流制御用ＴＦＴ９０４のゲート電圧を強制的に変化させることができるようになっている。なお、消去用ＴＦＴ９０７はｎチャネル型ＴＦＴとしてもｐチャネル型ＴＦＴとしても良いが、オフ電流を小さくできるようにスイッチング用ＴＦＴ９０２と同一構造とすることが好ましい。
【０１２６】
また本実施例では電流制御用ＴＦＴ９０４として、第１の電流制御用ＴＦＴ９０４ａと第２の電流制御用ＴＦＴ９０４ｂとが並列に設けられている。これによって、電流制御用ＴＦＴの活性層を流れる電流によって発生した熱の放射を効率的に行うことができ、電流制御用ＴＦＴの劣化を抑えることができる。また、電流制御用ＴＦＴのしきい値や移動度などの特性のばらつきによって生じるドレイン電流のばらつきを抑えることができる。
【０１２７】
なお本実施例では電流制御用ＴＦＴとして、第１の電流制御用ＴＦＴ９０４ａと第２の電流制御用ＴＦＴ９０４ｂを用いたが、本実施例はこれに限定されない。各画素において、電流制御用ＴＦＴとして用いるＴＦＴの数は、２つ以上であれば良い。
【０１２８】
また、本実施例における発光装置の断面図を図９（Ｂ）に示すが実施例３で示したものとほとんど同じ構造であるので説明を省略するが、図９（Ａ）の説明の際にふれたように電流制御用ＴＦＴが２つあり、なおかつ並列に形成されているのが特徴であり、これについて説明する。
【０１２９】
図９（Ｂ）において、電流制御用ＴＦＴ９０４は、第１の電流制御用ＴＦＴ９０４ａ及び第２の電流制御用ＴＦＴ９０４ｂを有する。なお、第１の電流制御用ＴＦＴ９０４ａのドレイン９３２ａは、ドレイン配線９３６ａを介してＥＬ素子９０９の画素電極９４３と電気的に接続されている。また、第２の電流制御用ＴＦＴ９０４ｂのドレイン９３２ｂも同様にドレイン配線９３６ｂを介してＥＬ素子９０９の画素電極９４３と電気的に接続されている。なお、第１の電流制御用ＴＦＴ９０４ａおよび第２の電流制御用ＴＦＴ９０４ｂの構造はいずれもゲート電極がゲート絶縁膜を介してソース領域およびドレイン領域に重ならないように形成される。
【０１３０】
また、第１の電流制御用ＴＦＴ９０４ａのゲート電極９３４（９３４ａ、９３４ｂ）および第２の電流制御用ＴＦＴ９０４ｂのゲート電極９３５（９３５ａ、９３５ｂ）は、スイッチング用ＴＦＴ９０２のドレイン９１２とドレイン配線９１６を介して電気的に接続されている。なお、消去用ＴＦＴ９０７のドレイン９２２とドレイン配線９２６を介して電気的に接続されている。
【０１３１】
なお、本実施例において、スイッチング用ＴＦＴ９０２および消去用ＴＦＴ９０７の構造はいずれもゲート電極がゲート絶縁膜を介して低濃度不純物領域に重ならないように形成される。
【０１３２】
なお、本実施例において、画素部の構造に関してのみ説明したが、駆動回路に関しては、実施例１に示したものと同じ構成とする。
また、本実施例の構成は、実施例１〜実施例４のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１３３】
〔実施例６〕
本発明の発光装置を駆動するにあたって、画像信号としてアナログ信号を用いたアナログ駆動を行うこともできるし、デジタル信号を用いたデジタル駆動を行うこともできる。
【０１３４】
アナログ駆動を行う場合、スイッチング用ＴＦＴのソース配線にはアナログ信号が送られ、その階調情報を含んだアナログ信号が電流制御用ＴＦＴのゲート電圧となる。そして、電流制御用ＴＦＴでＥＬ素子に流れる電流を制御し、ＥＬ素子の発光強度を制御して階調表示を行う。なお、アナログ駆動を行う場合は電流制御用ＴＦＴを飽和領域で動作させると良い。
【０１３５】
一方、デジタル駆動を行う場合、アナログ的な階調表示とは異なり、時分割駆動と呼ばれる階調表示を行う。即ち、発光時間の長さを調節することで、視覚的に色階調が変化しているように見せる。なお、デジタル駆動を行う場合は電流制御用ＴＦＴを線形領域で動作させると良い。
【０１３６】
ＥＬ素子は液晶素子に比べて非常に応答速度が速いため、高速で駆動することが可能である。そのため、１フレームを複数のサブフレームに分割して階調表示を行う時分割駆動に適した素子であると言える。
【０１３７】
このように、本発明は素子構造に関する技術であるので、駆動方法は如何なるものであっても構わない。
【０１３８】
なお、本実施例の構成は、実施例１〜実施例５のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１３９】
〔実施例７〕
本発明の発光装置は、自発光型であるため液晶ディスプレイに比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電気器具の表示部として用いることができる。例えば、ＴＶ放送等を大画面で鑑賞するには対角３０インチ以上（典型的には４０インチ以上）の表示装置の表示部において本発明の発光装置を用いると良い。
【０１４０】
なお、表示装置には、パソコン用表示装置、ＴＶ放送受信用表示装置、広告表示用表示装置等の全ての情報表示用表示装置が含まれる。また、その他にも様々な電気器具の表示部に本発明の発光装置を用いることができる。
【０１４１】
その様な本発明の電気器具としては、ビデオカメラ、デジタルカメラ、ゴーグル型表示装置（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から見ることの多い携帯情報端末は視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電気器具の具体例を図１０および図１１に示す。
【０１４２】
図１０（Ａ）は表示装置であり、筐体１００１、支持台１００２、表示部１００３等を含む。本発明の発光装置は表示部１００３にて用いることができる。なお、本発明の発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。
【０１４３】
図１０（Ｂ）はビデオカメラであり、本体１０１１、表示部１０１２、音声入力部１０１３、操作スイッチ１０１４、バッテリー１０１５、受像部１０１６等を含む。本発明の発光装置は表示部１０１２にて用いることができる。
【０１４４】
図１０（Ｃ）はヘッドマウントディスプレイの一部（右片側）であり、本体１０２１、信号ケーブル１０２２、頭部固定バンド１０２３、表示部１０２４、光学系１０２５、表示装置１０２６等を含む。本発明の発光装置は表示装置１０２６にて用いることができる。
【０１４５】
図１０（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体１０３１、記録媒体（ＤＶＤ等）１０３２、操作スイッチ１０３３、表示部（ａ）１０３４、表示部（ｂ）１０３５等を含む。表示部（ａ）１０３４は主として画像情報を表示し、表示部（ｂ）１０３５は主として文字情報を表示するが、本発明の発光装置はこれら表示部（ａ）１０３４、表示部（ｂ）１０３５にて用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１４６】
図１０（Ｅ）はゴーグル型表示装置（ヘッドマウントディスプレイ）であり、本体１０４１、表示部１０４２、アーム部１０４３を含む。本発明の発光装置は表示部１０４２にて用いることができる。
【０１４７】
図１０（Ｆ）はパーソナルコンピュータであり、本体１０５１、筐体１０５２、表示部１０５３、キーボード１０５４等を含む。本発明の発光装置は表示部１０５３にて用いることができる。
【０１４８】
なお、将来的にＥＬ材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型あるいはリア型のプロジェクターに用いることも可能となる。
【０１４９】
また、上記電気器具はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。ＥＬ材料の応答速度は非常に高いため、本発明の発光装置は動画表示に好ましい。
【０１５０】
図１１（Ａ）は携帯電話であり、本体１１０１、音声出力部１１０２、音声入力部１１０３、表示部１１０４、操作スイッチ１１０５、アンテナ１１０６を含む。本発明の発光装置は表示部１１０４にて用いることができる。なお、表示部１１０４は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【０１５１】
図１１（Ｂ）は音響再生装置、具体的にはカーオーディオであり、本体１１１１、表示部１１１２、操作スイッチ１１１３、１１１４を含む。本発明の発光装置は表示部１１１２にて用いることができる。また、本実施例では車載用オーディオを示すが、携帯型や家庭用の音響再生装置に用いても良い。なお、表示部１１１２は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型の音響再生装置において特に有効である。
【０１５２】
図１１（Ｃ）はデジタルカメラであり、本体１１２１、表示部（Ａ）１１２２、接眼部１１２３、操作スイッチ１１２４、表示部（Ｂ）１１２５、バッテリー１１２６を含む。本発明の発光装置は、表示部（Ａ）１１２２、表示部（Ｂ）１１２５にて用いることができる。また、表示部（Ｂ）１１２５を、主に操作用パネルとして用いる場合、黒色の背景に白色の文字を表示することで消費電力を抑えることができる。
【０１５３】
また、本実施例にて示した携帯型電気器具においては、消費電力を低減するための方法としては、外部の明るさを感知するセンサ部を設け、暗い場所で使用する際には、表示部の輝度を落とすなどの機能を付加するなどといった方法が挙げられる。
【０１５４】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に用いることが可能である。また、本実施例の電気器具は実施例１〜実施例６に示したいずれの構成を適用しても良い。
【０１５５】
【発明の効果】
本発明を実施することにより、発光装置の駆動回路および画素部において、ゲート電極と低濃度不純物領域における構造の異なるＴＦＴを作製することができる。これにより駆動回路のＴＦＴに期待されるオン電流の向上およびホットキャリア対策、さらに画素部のＴＦＴに期待されるオフ電流の低下という課題を一度に解決することができる。さらに、画素部におけるｐチャネル型ＴＦＴの作製時に生じていたプロセス上の問題点を解決することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態を説明する図。
【図２】 本発明の発光装置の作製行程を示す図。
【図３】 本発明の発光装置の作製行程を示す図。
【図４】 本発明の発光装置の作製行程を示す図。
【図５】 本発明の発光装置の作製行程を示す図。
【図６】 本発明の発光装置の封止構造を示す図。
【図７】 本発明の発光装置の画素部の上面構造及び回路図。
【図８】 本発明の発光装置の画素部の回路図及び断面図。
【図９】 本発明の発光装置の画素部の回路図及び断面図。
【図１０】 本発明の発光装置を用いた電気器具の具体例を示す図。
【図１１】 本発明の発光装置を用いた電気器具の具体例を示す図。
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下ＴＦＴという）で構成された回路を有する発光装置及びその作製方法に関する。なお、本明細書中における発光装置とは、電界を加えることで発光が得られる発光素子を有する画像表示デバイス等のデバイスを指す。また、発光素子にコネクター、例えば異方導電性フィルム((FPC:flexible printed circuit)もしくはTAB（Tape Automated Bonding）テープもしくはTCP（Tape Carrier Package）が取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または発光素子にCOG（Chip On Glass）方式によりIC（集積回路）が直接実装されたモジュールも全て発光装置に含む他、発光装置を部品として搭載した電気器具も範疇に含んでいる。
【０００２】
【従来の技術】
近年、基板上にＴＦＴを形成する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用開発が進められている。特に、ポリシリコン膜を用いたＴＦＴは、従来のアモルファスシリコン膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。そのため、従来、基板外の駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能となっている。
【０００３】
このようなアクティブマトリクス型の表示装置は、同一基板上に様々な回路や素子を作り込むことで製造コストの低減、電気光学装置の小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られる。
【０００４】
また、自発光型の素子としてＥＬ素子を有したアクティブマトリクス型の発光装置の研究が活発化している。
【０００５】
なお、本明細書におけるＥＬ素子は一対の電極（陽極と陰極）間にＥＬ層が挟まれた構造となっているが、ＥＬ層は通常、積層構造となっている。代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められている発光装置は殆どこの構造を採用している。
【０００６】
また他にも、陽極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングすることも可能である。
【０００７】
本明細書において陰極と陽極の間に設けられる全ての層を総称してＥＬ層と呼ぶ。よって上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全てＥＬ層に含まれる。
【０００８】
そして、上記構造でなるＥＬ層に一対の電極から所定の電圧をかけ、それにより発光層においてキャリアの再結合が起こって発光する。なお、ここで得られる発光には、蛍光及び燐光が含まれる。また、本明細書中では、陽極、ＥＬ層及び陰極で形成される発光素子をＥＬ素子と呼ぶ。
【０００９】
ＥＬ素子が有するＥＬ層は熱、光、水分、酸素等によって劣化が促進されることから、一般的にアクティブマトリクス型の発光装置の作製において、画素部に配線やＴＦＴを形成した後にＥＬ素子が形成される。
【００１０】
アクティブマトリクス型の発光装置は、各画素のそれぞれにＴＦＴでなるスイッチング素子を設けそのスイッチング素子（スイッチング用ＴＦＴ）によって電流制御を行う駆動素子（電流制御用ＴＦＴ）を動作させてＥＬ層（発光層）を発光させる。例えば特開平１０−１８９２５２号に記載された発光装置がある。
【００１１】
なお、画素部におけるスイッチング用ＴＦＴおよび電流制御用ＴＦＴ
は、低いオフ電流（Ｉｏｆｆ）が要求されている。オフ電流を低減するためのＴＦＴ構造として、ゲート電極がゲート絶縁膜を介して低濃度不純物領域と重ならない領域（ＬＤＤ領域）を有する構造が知られている。
【００１２】
これに対して、画像表示を行う画像回路や画像回路を制御するための駆動回路は、高い駆動能力（オン電流：Ｉｏｎ）およびホットキャリア効果による劣化を防ぎ信頼性を向上させることが求められている。ホットキャリアによるオン電流値の劣化を防ぐのに有効である構造としては、ゲート電極がゲート絶縁膜を介して低濃度不純物領域と重なる領域（ＧＯＬＤ領域）を有する構造が知られている。
【００１３】
【発明が解決しようとする課題】
しかし、ＬＤＤ領域を有するＴＦＴやＧＯＬＤ領域を有するＴＦＴを形成しようとすると、その製造工程は複雑なものになってしまう。本発明では、アクティブマトリクス型の発光装置において、その駆動回路に用いられるＴＦＴは、高い駆動能力（オン電流）と信頼性を有し、一方で、画素部に用いられるＴＦＴは、オフ電流が低くなるようにし、また、この作製行程を少ないマスク数で実現させることを目的とする。
【００１４】
【発明を解決するための手段】
本発明では、同一基板上に形成されるＴＦＴのうちで、駆動回路に用いるｎチャネル型ＴＦＴを導電層からなるゲート電極と重なる位置に低濃度不純物領域（ＧＯＬＤ領域）を有する構造で作製する。一方、画素部に用いるｎチャネル型ＴＦＴは、ゲート電極と重ならない位置に低濃度不純物領域（ＬＤＤ領域）を有する構造で作製する。
【００１５】
ＧＯＬＤ領域を有するＴＦＴは、ＴＦＴにおけるホットキャリアの注入による劣化を防ぐのに適した構造であり、また、オン電流が高いことから駆動回路に適した構造である。
【００１６】
また、ＬＤＤ領域を有するＴＦＴは、オフ電流が低くなる構造であることから、画素部におけるＴＦＴとして適した構造である。
【００１７】
さらに、ｐチャネル型ＴＦＴは、ｎチャネル型ＴＦＴの不純物領域に不純物をドーピングすることにより作製する。なお、このときＬＤＤ領域を有するｎチャネル型ＴＦＴを用いてドーピングすると、ＧＯＬＤ領域を有するｎチャネル型ＴＦＴに不純物をドーピングする際に生じるゲート電極の膜厚による不純物濃度のバラツキを抑えることができる。
【００１８】
よって、以上のような構造のＴＦＴを同一基板上に形成することにより、駆動回路及び画素部に適するＴＦＴを備えるような発光装置を作製することができる。
【００１９】
【発明の実施の形態】
本発明の実施の形態について、図１を用いて詳細に説明する。図１（Ａ）において、１０２はＳｉからなる半導体層であり、半導体層の一部に導電層からなるゲート電極を形成する。なお、ここでは、ＴａＮからなるゲート電極１（１０４）、Ｗからなるゲート電極２（１０５）の積層構造になっており、このゲート電極をマスクにして、珪素を含む絶縁膜からなるゲート絶縁膜１０３を介して不純物（リン）をドーピングすることにより、高濃度不純物領域１０６が形成される。なお、高濃度不純物領域１０６は、最終的にｎチャネル型ＴＦＴのソース領域およびドレイン領域となる。
【００２０】
そして、再び不純物（リン）をドーピングすることにより、低濃度不純物領域ａ（１０７）を形成する。ただし、この低濃度不純物領域ａ（１０７）に含まれる不純物の濃度は、先の高濃度不純物領域に含まれるよりも濃度が低くなるように形成する（図１（Ｂ））。なお、このような低濃度不純物領域のことをＬＤＤ（ＬＤＤ：Lightly Doped Drain）領域と呼ぶ。なお、ここで形成される低濃度不純物領域ａ（１０７）は、ゲート電極とゲート絶縁膜を介して重なっていることからＧＯＬＤ（Gate-drain Overlapped LDD）領域と呼ばれる。
【００２１】
次にエッチング処理を行う。この時ゲート電極１（１０４）がエッチングされたＴＦＴは、図１（Ｃ）に示す構造を有する。具体的には、図１（Ｂ）でゲート電極１（１０４）に重なる位置に形成されていた不純物領域ｂ（１０７）は、ゲート電極１（１０４）がエッチングされたことにより、ゲート電極１（１０４）に重ならない低濃度不純物領域ｂ（１０８）となる。
【００２２】
これに対して、ゲート電極１（１０４）がエッチングされないようにマスクを形成していた場合には、低濃度不純物領域ａ（１０７）を有する図１（Ｄ）の構造を形成することができる。
【００２３】
そして、ゲート絶縁膜１０３を全体的にエッチングすると、図１（Ｅ）および図１（Ｆ）に示すように不純物領域１０６が露出しており、かつ構造の異なるｎチャネル型ＴＦＴを同一基板上に形成することができる。
【００２４】
なお、図１（Ｃ）に示す構造のｎチャネル型ＴＦＴは、低濃度不純物領域がゲート電極に重ならない領域（ＬＤＤ領域）を有するため、オフ電流を低くすることができるので画素部に用いる。また、図１（Ｄ）に示す構造のｎチャネル型ＴＦＴは、低濃度不純物領域がゲート電極に重なる構造（ＧＯＬＤ領域）を有するため、オン電流を高めることができ、さらにホットキャリアによる劣化を防ぐことができるので、駆動回路に用いる。
【００２５】
さらに図１（Ｅ）に示す構造のｎチャネル型ＴＦＴに不純物（ボロン）をドーピングして、ｐチャネル型ＴＦＴを作製する。このとき、図１（Ｅ）の構造を有していればＳｉ上のゲート絶縁膜１０３を介して不純物（ボロン）をドーピングすることになるため、図１（Ｆ）に示す構造のｎチャネル型ＴＦＴに不純物（ボロン）をドーピングする場合に生じるようなゲート電極１（１０４）のＴａＮの膜厚による不純物ドープ量のバラツキを防ぐことができる。つまり、不純物領域における不純物濃度の均一なｐチャネル型ＴＦＴを作製することができる。
【００２６】
なお、ここで作製したｐチャネル型ＴＦＴは、駆動回路及び画素部に用いている。しかし、駆動回路におけるｐチャネル型ＴＦＴは、これに限られることはなく図１（Ｆ）に示す構造のｎチャネル型ＴＦＴに不純物（ボロン）をドーピングすることにより作製したｐチャネル型ＴＦＴを用いても良い。
【００２７】
以下に本発明の実施の例を説明する。なお、以下の実施例は好ましい例であり、本発明の発光装置は、以下の実施例に限定されるわけではない。
【００２８】
【実施例】
〔実施例１〕
ここでは、本発明を実施して同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について詳細に図２〜図５を用いて説明する。
【００２９】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板３００を用いる。なお、基板３００としては、透光性を有する基板であれば限定されず、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【００３０】
次いで、基板３００上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜３０１を形成する。本実施例では下地膜３０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜３０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜３０１ａを１０〜２００nm（好ましくは５０〜１００nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒化珪素膜３０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜３０１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜３０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化珪素膜３０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成した。
【００３１】
次いで、下地膜上に半導体層３０２〜３０５を形成する。半導体層３０２〜３０５は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層３０２〜３０５の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは珪素（シリコン）またはシリコンゲルマニウム（ＳｉXＧｅ1-X（Ｘ＝０．０００１〜０．０２））合金などで形成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させた。この非晶質珪素膜に脱水素化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質珪素膜を形成した。そして、この結晶質珪素膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層３０２〜３０５を形成した。
【００３２】
また、半導体層３０２〜３０５を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。
【００３３】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数３０〜３００Ｈｚとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９０％として行えばよい。
【００３４】
次いで、半導体層３０２〜３０５を覆うゲート絶縁膜３０６を形成する。ゲート絶縁膜３０６はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００３５】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００３６】
次いで、図２（Ａ）に示すように、ゲート絶縁膜３０６上に膜厚２０〜１００ｎｍの第１の導電膜３０７と、膜厚１００〜４００ｎｍの第２の導電膜３０８とを積層形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜３０７と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜３０８を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができた。
【００３７】
なお、本実施例では、第１の導電膜３０７をＴａＮ、第２の導電膜３０８をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、Ａｇ、Ｐｄ、Ｃｕからなる合金を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００３８】
次に、図２（Ｂ）に示すようにフォトリソグラフィ法を用いてレジストからなるマスク３０９〜３１３を形成し、電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第１及び第２のエッチング条件で行う。本実施例では第１のエッチング条件として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００ＷのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業（株）製のＩＣＰを用いたドライエッチング装置（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側（試料ステージ）にも１５０ＷのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。第１のエッチング条件でのＷに対するエッチング速度は２００．３９ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は８０．３２ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は約２．５である。また、この第１のエッチング条件によって、Ｗのテーパー角は、約２６°となる。
【００３９】
この後、図２（Ｂ）に示すようにレジストからなるマスク３０９〜３１３を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００ＷのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０ＷのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。第２のエッチング条件でのＷに対するエッチング速度は５８．９７ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は６６．４３ｎｍ／ｍｉｎである。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【００４０】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°とすればよい。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層３１４〜３１８（第１の導電層３１４ａ〜３１８ａと第２の導電層３１４ｂ〜３１８ｂ）を形成する。３１９はゲート絶縁膜であり、第１の形状の導電層３１４〜３１８で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００４１】
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を添加する。（図２（Ｂ））ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15atoms/cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。本実施例ではドーズ量を１．５×１０15atoms/cm2とし、加速電圧を８０ｋｅＶとして行った。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。この場合、導電層３１４〜３１８がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に高濃度不純物領域３２０〜３２３が形成される。高濃度不純物領域３２０〜３２３には１×１０20〜１×１０21atoms/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００４２】
次いで、図２（Ｃ）に示すようにレジストからなるマスクを除去せずに第２のエッチング処理を行う。ここでは、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２０／２０／２０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００ＷのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも２０ＷのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。第２のエッチング処理でのＷに対するエッチング速度は１２４．６２ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は２０．６７ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は６．０５である。従って、Ｗ膜が選択的にエッチングされる。この第２のエッチングによりＷのテーパー角は７０°となった。この第２のエッチング処理により第２の導電層３２４ｂ〜３２８ｂを形成する。一方、第１の導電層３１４ａ〜３１８ａは、ほとんどエッチングされず、第１の導電層３２４ａ〜３２８ａを形成する。
【００４３】
次いで、第２のドーピング処理を行う。ドーピングは第２の導電層３２４ｂ〜３２８ｂを不純物元素に対するマスクとして用い、第１の導電層のテーパー部下方の半導体層に不純物元素が添加されるようにドーピングする。本実施例では、不純物元素としてＰ（リン）を用い、ドーズ量１．５×１０14、電流密度０．５μＡ、加速電圧９０ｋｅＶにてプラズマドーピングを行った。こうして、第１の導電層と重なる低濃度不純物領域３２９ａ〜３２９ｅを自己整合的に形成する。この低濃度不純物領域３２９ａ〜３２９ｅへ添加されたリン（Ｐ）の濃度は、１×１０17〜５×１０18atoms/cm3であり、且つ、第１の導電層のテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層のテーパー部と重なる半導体層において、第１の導電層のテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。また、高濃度不純物領域３３３〜３３７にも不純物元素が添加され、高濃度不純物領域３３３〜３３７を形成する。
【００４４】
次いで、図３（Ｂ）に示すようにレジストからなるマスクを除去してからフォトリソグラフィ法を用いて、第３のエッチング処理を行う。この第３のエッチング処理では第１の導電層のテーパー部を部分的にエッチングして、第２の導電層と重なる形状にするために行われる。ただし、第３のエッチングを行わない領域には、図３（Ｂ）に示すようにレジスト（３３８、３３９）からなるマスクを形成する。
【００４５】
第３のエッチング処理におけるエッチング条件は、エッチングガスとしてＣｌ2とＳＦ6とを用い、それぞれのガス流量比を１０／５０（ｓｃｃｍ）として第１及び第２のエッチングと同様にＩＣＰエッチング法を用いて行う。なお、第３のエッチング処理でのＴａＮに対するエッチング速度は、１１１．２nm/minであり、ゲート絶縁膜に対するエッチング速度は、１２．８nm/minである。
【００４６】
本実施例では、１．３Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも１０ＷのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。以上により、第１の導電層３４０ａ〜３４２ａが形成される。
【００４７】
上記第３のエッチングによって、第１の導電層３４０ａ〜３４２ａと重ならない不純物領域（ＬＤＤ領域）３４３〜３４５が形成される。なお、不純物領域（ＧＯＬＤ領域）３４６および３４７は、第１の導電層３２４ａおよび３２５ａと重なったままである。
【００４８】
また、第１の導電層３２４ａと第２の導電層３２４ｂとで形成された電極は、最終的に駆動回路のｎチャネル型ＴＦＴのゲート電極となり、また、第１の導電層３４０ａと第２の導電層３４０ｂとで形成された電極は、最終的に駆動回路のｐチャネル型ＴＦＴのゲート電極となる。
【００４９】
同様に、第１の導電層３４１ａと第２の導電層３４１ｂとで形成された電極は、最終的に画素部のｎチャネル型ＴＦＴのゲート電極となり、第１の導電層３４２ａと第２の導電層３４２ｂとで形成された電極は、最終的に画素部のｐチャネル型ＴＦＴのゲート電極となる。さらに第１の導電層３２６ａと第２の導電層３２６ｂとで形成された電極は、最終的に画素部のコンデンサ（保持容量）の一方の電極となる。
【００５０】
このようにして、本実施例は、第１の導電層３４０ａ〜３４２ａと重ならない不純物領域（ＬＤＤ領域）３４３〜３４５と、第１の導電層３２４ａおよび３２６ａと重なる不純物領域（ＧＯＬＤ領域）３４６および３４７を同時に形成することができ、ＴＦＴ特性に応じた作り分けが可能となる。
【００５１】
次に図３（Ｃ）に示すようにゲート絶縁膜３１９をエッチング処理する。ここでのエッチング処理は、エッチングガスにＣＨＦ3を用い、反応性イオンエッチング法（ＲＩＥ法）を用いて行う。本実施例では、チャンバー圧力６．７Ｐａ、ＲＦ電力８００Ｗ、ＣＨＦ3ガス流量３５ｓｃｃｍで第４のエッチング処理を行った。これにより、高濃度不純物領域３３３〜３３７の一部は露呈し、絶縁膜３５６ａ〜３５６ｅが形成される。
【００５２】
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク３４８、３４９を形成して第３のドーピング処理を行う。この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型（ｎ型）とは逆の導電型（ｐ型）を付与する不純物元素が添加された不純物領域３５０〜３５５を形成する。（図４（Ａ））第１の導電層３４０ａ、３２６ａおよび３４２ａを不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。
【００５３】
本実施例では、不純物領域３５０〜３５５はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。なお、この第３のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク３４８、３４９で覆われている。第１のドーピング処理及び第２のドーピング処理によって、不純物領域３５０〜３５５にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度が２×１０20〜２×１０21atoms/cm3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【００５４】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。
なお、本実施例では、ゲート絶縁膜をエッチングした後で不純物（ボロン）のドーピングを行う方法を示したが、ゲート絶縁膜をエッチングする前に不純物のドーピングを行っても良い。
【００５５】
次いで、レジストからなるマスク３４８、３４９を除去して図４（Ｂ）に示すように第１の層間絶縁膜３５７を形成する。この第１の層間絶縁膜３５７としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化珪素膜を形成した。勿論、第１の層間絶縁膜３５７は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００５６】
次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよく、本実施例では５５０℃、４時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００５７】
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む不純物領域（３３４〜３３７、３５０、３５２）にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００５８】
また、第１の層間絶縁膜を形成する前に活性化処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（シリコンを主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で活性化処理を行うことが好ましい。
【００５９】
その他、活性化処理を行った後でドーピング処理を行い、第１の層間絶縁膜を形成させても良い。
【００６０】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。本実施例では水素を約３％の含む窒素雰囲気中で４１０℃、１時間の熱処理を行った。この工程は層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００６１】
また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後、エキシマレーザーやＹＡＧレーザー等のレーザー光を照射することが望ましい。
【００６２】
次いで、図４（Ｃ）に示すように第１の層間絶縁膜３５７上に有機絶縁物材料から成る第２の層間絶縁膜３５８を形成する。本実施例では膜厚１．６μｍのアクリル樹脂膜を形成した。次いで、各不純物領域３３３、３３６、３５０、３５２に達するコンタクトホールを形成するためのパターニングを行う。
【００６３】
第２の層間絶縁膜３５８としては、珪素を含む絶縁材料や有機樹脂からなる膜を用いる。珪素を含む絶縁材料としては、酸化珪素、窒化珪素、酸化窒化珪素を用いることができ、また有機樹脂としては、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）などを用いることができる。
【００６４】
本実施例では、プラズマＣＶＤ法により形成された酸化窒化珪素膜を形成した。なお、酸化窒化珪素膜の膜厚として好ましくは１〜５μｍ（さらに好ましくは２〜４μｍ）とすればよい。酸化窒化珪素膜は、膜自身に含まれる水分が少ないためにＥＬ素子の劣化を抑える上で有効である。
また、コンタクトホールの形成には、ドライエッチングまたはウエットエッチングを用いることができるが、エッチング時における静電破壊の問題を考えると、ウエットエッチング法を用いるのが望ましい。
【００６５】
さらに、ここでのコンタクトホールの形成において、第１層間絶縁膜及び第２層間絶縁膜を同時にエッチングするため、コンタクトホールの形状を考えると第２層間絶縁膜を形成する材料は、第１層間絶縁膜を形成する材料よりもエッチング速度の速いものを用いるのが好ましい。
【００６６】
そして、各不純物領域３３３、３３６、３５０、３５２とそれぞれ電気的に接続する配線３５９〜３６６を形成する。そして、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成するが、他の導電膜を用いても良い。
【００６７】
次いで、その上に透明導電膜を８０〜１２０nmの厚さで形成し、パターニングすることによって透明電極３６７を形成する。（図４（Ｃ））
なお、本実施例では、透明電極として酸化インジウム・スズ（ＩＴＯ）膜や酸化インジウムに２〜２０[％]の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いる。
【００６８】
また、透明電極３６７は、ドレイン配線３６５と接して重ねて形成することによって電流制御用ＴＦＴのドレイン領域と電気的な接続が形成される。
【００６９】
次に、図５に示すように、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５００[nm]の厚さに形成し、透明電極３６７に対応する位置に開口部を形成して、バンクとして機能する第３の層間絶縁膜３６８を形成する。開口部を形成する際、ウエットエッチング法を用いることで容易にテーパー形状の側壁とすることが出来る。開口部の側壁が十分になだらかでないと段差に起因するＥＬ層の劣化が顕著な問題となってしまうため、注意が必要である。
【００７０】
なお、本実施例においては、第３の層間絶縁膜として酸化珪素でなる膜を用いているが、場合によっては、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）といった有機樹脂膜を用いることもできる。
【００７１】
次に、ＥＬ層３６９を蒸着法により形成し、更に蒸着法により陰極（ＭｇＡｇ電極）３７０および保護電極３７１を形成する。このときＥＬ層３６９及び陰極３７０を形成するに先立って透明電極３６７に対して熱処理を施し、水分を完全に除去しておくことが望ましい。なお、本実施例ではＥＬ素子の陰極としてＭｇＡｇ電極を用いるが、公知の他の材料であっても良い。
【００７２】
なお、ＥＬ層３６９としては、公知の材料を用いることができる。本実施例では正孔輸送層（Hole transporting layer）及び発光層（Emitting layer）でなる２層構造をＥＬ層とするが、正孔注入層、電子注入層若しくは電子輸送層のいずれかを設ける場合もある。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。
【００７３】
本実施例では正孔輸送層としてポリフェニレンビニレンを蒸着法により形成する。また、発光層としては、ポリビニルカルバゾールに１，３，４−オキサジアゾール誘導体のＰＢＤを３０〜４０％分子分散させたものを蒸着法により形成し、緑色の発光中心としてクマリン６を約１％添加している。
【００７４】
また、保護電極３７１でもＥＬ層３６９を水分や酸素から保護することは可能であるが、さらに好ましくはパッシベーション膜３７２を設けると良い。本実施例ではパッシベーション膜３７２として３００ｎｍ厚の窒化珪素膜を設ける。このパッシベーション膜も保護電極３７１の後に大気解放しないで連続的に形成しても構わない。
【００７５】
また、保護電極３７１は陰極３７０の劣化を防ぐために設けられ、アルミニウムを主成分とする金属膜が代表的である。勿論、他の材料でも良い。また、ＥＬ層３６９、陰極３７０は非常に水分に弱いので、保護電極３７１までを大気解放しないで連続的に形成し、外気からＥＬ層を保護することが望ましい。
【００７６】
なお、ＥＬ層３６９の膜厚は１０〜４００[nm]（典型的には６０〜１５０[nm]）、陰極３７０の厚さは８０〜２００[nm]（典型的には１００〜１５０[nm]）とすれば良い。
【００７７】
こうして図５に示すような構造のＥＬモジュールが完成する。なお、本実施例におけるＥＬモジュールの作製工程においては、回路の構成および工程の関係上、ゲート電極を形成している材料であるＴａ、Ｗによってソース信号線を形成し、ソース、ドレイン電極を形成している配線材料であるＡｌによってゲート信号線を形成しているが、異なる材料を用いても良い。
【００７８】
また、ｎチャネル型ＴＦＴ５０１及びｐチャネル型ＴＦＴ５０２を有する駆動回路５０６と、スイッチング用ＴＦＴ５０３、電流制御用ＴＦＴ５０４及びコンデンサ５０５とを有する画素部５０７を同一基板上に形成することができる。
【００７９】
なお、本実施例においては、ＥＬ素子の素子構成から下面出射となるためスイッチング用ＴＦＴ５０３にｎチャネル型ＴＦＴ、電流制御用ＴＦＴ５０４にｐチャネル型ＴＦＴを用いるという構成を示したが、本実施例は、好ましい一形態にすぎず、これに限られる必要はない。
【００８０】
駆動回路５０６のｎチャネル型ＴＦＴ５０１はチャネル形成領域３３３、ゲート電極の一部を構成する第１の導電層３２４ａと重なる低濃度不純物領域３２９（ＧＯＬＤ領域）とソース領域またはドレイン領域として機能する高濃度不純物領域３３３を有している。ｐチャネル型ＴＦＴ５０２にはチャネル形成領域３７３、ゲート電極の一部を構成する第１の導電層３４０ａと重ならない不純物領域３４３、ソース領域またはドレイン領域として機能する不純物領域３５０および３５３を有している。
【００８１】
画素部５０７のスイッチング用ＴＦＴ５０３にはチャネル形成領域３７４、ゲート電極を形成する第１の導電層３４１ａと重ならず、ゲート電極の外側に形成される低濃度不純物領域３４４（ＬＤＤ領域）とソース領域またはドレイン領域として機能する高濃度不純物領域３３６を有している。
【００８２】
画素部５０７の電流制御用ＴＦＴ５０４にはチャネル形成領域３７５、ソース領域またはドレイン領域として機能する高濃度不純物領域３５２および３５５を有している。また、コンデンサ５０５は、第一の導電層３２６ａと第二の導電層３２６ｂを一方の電極として機能するように形成されている。
【００８３】
なお、本実施例においては、画素電極（陽極）上にＥＬ層を形成させた後、陰極を形成させる構造を示したが、画素電極（陰極）上にＥＬ層及び陽極を形成させる構造としても良い。ただし、この場合には、これまで説明した下面出射と異なり、上面出射の形態をとる。また、この時、スイッチング用ＴＦＴおよび電流制御用ＴＦＴは、本実施例で説明した低濃度不純物領域（ＬＤＤ領域）を有するｎチャネル型ＴＦＴで形成するのが望ましい。
【００８４】
〔実施例２〕
本実施例では、実施例１において作製したＥＬモジュール（図５）を発光装置として完成させる方法について図６を用いて説明する。
【００８５】
図６（Ａ）は、ＥＬ素子の封止までを行った状態を示す上面図、図６（Ｂ）は図６（Ａ）をＡ−Ａ’で切断した断面図である。点線で示された６０１はソース側駆動回路、６０２は画素部、６０３はゲート側駆動回路である。また、６０４はカバー材、６０５は第１シール剤、６０６は第２シール剤であり、第１シール剤６０５で囲まれた内側は、空間になっている。
【００８６】
なお、６０８はソース側駆動回路６０１及びゲート側駆動回路６０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）６０９からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
【００８７】
次に、断面構造について図６（Ｂ）を用いて説明する。基板６１０の上方には画素部６０２、ゲート側駆動回路６０３が形成されており、画素部６０２は電流制御用ＴＦＴ６１１とそのドレインに電気的に接続された透明電極６１２を含む複数の画素により形成される。また、ゲート側駆動回路６０３はｎチャネル型ＴＦＴ６１３とｐチャネル型ＴＦＴ６１４とを組み合わせたＣＭＯＳ回路（図５参照）を用いて形成される。
【００８８】
透明電極６１２はＥＬ素子の陽極として機能する。また、透明電極６１２の両端にはバンク６１５が形成され、透明電極６１２上にはＥＬ層６１６およびＥＬ素子の陰極６１７が形成される。
【００８９】
陰極６１７は全画素に共通の配線としても機能し、接続配線６０８を経由してＦＰＣ６０９に電気的に接続されている。さらに、画素部６０２及びゲート側駆動回路６０３に含まれる素子は全て陰極６１７およびパッシベーション膜６１８で覆われている。
【００９０】
また、第１シール剤６０５によりカバー材６０４が貼り合わされている。なお、カバー材６０４とＥＬ素子との間隔を確保するために樹脂膜からなるスペーサを設けても良い。そして、第１シール剤６０５の内側の空間６０７には窒素といった不活性気体が充填されている。なお、第１シール剤６０５としてはエポキシ系樹脂を用いるのが好ましい。また、第１シール剤６０５はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、空間６０７の内部に吸湿効果をもつ物質や酸化を防止する効果をもつ物質を含有させても良い。
【００９１】
また、本実施例ではカバー材６０４を構成するプラスチック基板の材料としてＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリルを用いることができる。
【００９２】
また、第１シール剤６０５を用いてカバー材６０４を接着した後、さらに側面（露呈面）を覆うように第２シール剤６０６を設ける。なお、第２シール剤６０６は第１シール剤６０５と同じ材料を用いることができる。
【００９３】
以上のような構造でＥＬ素子を空間６０７に封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得ることができる。
【００９４】
なお、本実施例の構成は、実施例１のいずれの構成とも自由に組み合わせて実施することが可能である。
【００９５】
〔実施例３〕
ここで画素部のさらに詳細な上面構造を図７（Ａ）に、回路図を図７（Ｂ）に示す。図７において、基板上に設けられたスイッチング用ＴＦＴ７０４は図５のスイッチング用（ｎチャネル型）ＴＦＴ５０３を用いて形成される。従って、構造の説明はスイッチング用（ｎチャネル型）ＴＦＴ５０３の説明を参照すれば良い。また、７０３で示される配線は、スイッチング用ＴＦＴ７０４のゲート電極７０４a、７０４bを電気的に接続するゲート配線である。
【００９６】
なお、本実施例ではチャネル形成領域が二つ形成されるダブルゲート構造としているが、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【００９７】
また、スイッチング用ＴＦＴ７０４のソースはソース配線７１５に接続され、ドレインはドレイン配線７０５に接続される。また、ドレイン配線７０５は電流制御用ＴＦＴ７０６のゲート電極７０７に電気的に接続される。なお、電流制御用ＴＦＴ７０６は図５の電流制御用（ｐチャネル型）ＴＦＴ５０４を用いて形成される。従って、構造の説明は電流制御用（ｐチャネル型）ＴＦＴ５０４の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【００９８】
また、電流制御用ＴＦＴ７０６のソースは電流供給線７１６に電気的に接続され、ドレインはドレイン配線７１７に電気的に接続される。また、ドレイン配線７１７は点線で示される画素電極（陽極）７１８に電気的に接続される。
【００９９】
このとき、７１９で示される領域には保持容量（コンデンサ）が形成される。コンデンサ７１９は、電流供給線７１６と電気的に接続された半導体膜７２０、ゲート絶縁膜と同一層の絶縁膜（図示せず）及びゲート電極７０７との間で形成される。また、ゲート電極７０７、第１層間絶縁膜と同一の層（図示せず）及び電流供給線７１６で形成される容量も保持容量として用いることが可能である。
【０１００】
なお、本実施例の構成は、実施例１及び実施例２のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１０１】
〔実施例４〕
本実施例では、実施例１で示したものとは異なる構造を有する発光装置の画素部について図８（Ａ）回路図を示し、図８（Ｂ）に断面構造を示す。
【０１０２】
まず図８（Ａ）において、８０１はスイッチング用ＴＦＴ８０２のソースに接続されたソース信号線、また、８０３はスイッチング用ＴＦＴ８０２のゲートに接続された書込用ゲート信号線である。さらに８０４は電流制御用ＴＦＴであり、８０５はコンデンサ（省略することも可能）である。また、８０６は電流供給線、８０７は消去用ＴＦＴであり、消去用ゲート信号線８０８に接続される。なお、８０９はＥＬ素子であり、８１０は、対向電源である。消去用ＴＦＴ８０７の動作については特願平１１−３３８７８６号を参照すると良い。
【０１０３】
消去用ＴＦＴ８０７のドレインは電流制御用ＴＦＴ８０４のゲート電極に接続され、電流制御用ＴＦＴ８０４のゲート電圧を強制的に変化させることができるようになっている。なお、消去用ＴＦＴ８０７はｎチャネル型ＴＦＴとしてもｐチャネル型ＴＦＴとしても良いが、オフ電流を小さくできるようにスイッチング用ＴＦＴ８０２と同一構造とすることが好ましい。
【０１０４】
次に断面構造について説明する。図８（Ｂ）において、基板８００上に設けられたスイッチング用ＴＦＴ８０２は公知の方法を用いて形成されたｎチャネル型ＴＦＴを用いる。本実施例ではダブルゲート構造としている。ダブルゲート構造とすることで実質的に２つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。また、公知の方法を用いて形成されたｐチャネル型ＴＦＴを用いても構わない。
【０１０５】
次に、消去用ＴＦＴ８０７は公知の方法を用いて形成されたｎチャネル型ＴＦＴを用いる。なお、公知の方法を用いて形成されたｐチャネル型ＴＦＴを用いても構わない。なお、消去用ＴＦＴ８０７のドレイン配線８２６は別の配線によって、スイッチング用ＴＦＴ８０２のドレイン配線８１６と、電流制御用ＴＦＴのゲート電極８３５（８３５ａ、８３５ｂ）とに電気的に接続されている。
【０１０６】
また、本実施例において、スイッチング用ＴＦＴ８０２および消去用ＴＦＴ８０７の構造はいずれもゲート電極がゲート絶縁膜を介して低濃度不純物領域に重ならないように形成する。すなわちＬＤＤ領域を形成する。
【０１０７】
また、電流制御用ＴＦＴ８０４は公知の方法を用いて形成されたｐチャネル型ＴＦＴを用いる。電流制御用ＴＦＴのゲート電極８３５（８３５ａ、８３５ｂ）は別の配線によって、スイッチング用ＴＦＴ８０２のドレイン配線８１６と、消去用ＴＦＴ８０７のドレイン配線８２６とに電気的に接続されている。
【０１０８】
なお、電流制御用ＴＦＴ８０４の構造はいずれもゲート電極がゲート絶縁膜を介してソース領域およびドレイン領域に重ならないように形成される。
【０１０９】
また、本実施例では電流制御用ＴＦＴ８０４をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１１０】
また、ドレイン配線８３６は電流供給線８０６に接続され、常に一定の電圧が加えられている。
【０１１１】
スイッチング用ＴＦＴ８０２、電流制御用ＴＦＴ８０４及び消去用ＴＦＴ８０７の上には第１パッシベーション膜８４１が設けられ、その上に樹脂絶縁膜でなる層間絶縁膜８４２が形成される。層間絶縁膜８４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１１２】
また、画素電極（陽極）８４３として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
なお、電流制御用ＴＦＴ８０４のドレイン領域に電気的に接続される。
【０１１３】
また、絶縁膜（好ましくは樹脂）で形成されたバンク８４４a、８４４bにより形成された溝（画素に相当する）の中にＥＬ層８４５が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応したＥＬ層を作り分けても良い。ＥＬ層を形成する有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
【０１１４】
なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０１１５】
なお、本実施例では、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【０１１６】
但し、以上の例はＥＬ層を形成する発光層に用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。本発明においては、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層、正孔阻止層およびバッファー層といった異なる機能を有する材料からなる層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。
【０１１７】
例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１１８】
ＥＬ層８４５の上には、陰極８４６が形成される。なお、陰極８４６は、ＭｇＡｇにより形成される。
【０１１９】
陰極８４６まで形成された時点でＥＬ素子８１０が完成する。なお、ここでいうＥＬ素子８１０は、画素電極（陽極）８４３、発光層８４５、及び陰極８４６で形成された素子を指す。
【０１２０】
また本実施例では、陰極８４６の上にさらにアルミニウムでなる保護電極８４７を形成し、さらにその上にパッシベーション膜８４８を設けている。パッシベーション膜８４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これにより発光装置の信頼性が高められる。
【０１２１】
以上のように本発明の発光装置は図８のような構造からなり、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能な発光装置が得られる。なお、本実施例において、画素部の構造に関してのみ説明したが、駆動回路に関しては、実施例１に示したものと同じ構成とする。
【０１２２】
なお、本実施例の構成は、実施例１〜実施例３のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１２３】
〔実施例５〕
次に、実施例４とは異なる構成で本発明を実施した発光装置の画素部の回路図を図９（Ａ）に示し、画素部の断面構造を図９（Ｂ）に示す。
なお、駆動方法等の詳細については、特願２０００−１２７３８４号を参照すればよい。
【０１２４】
まず図９（Ａ）において、９０１はスイッチング用ＴＦＴ９０２のソースに接続されたソース信号線、また、９０３はスイッチング用ＴＦＴ９０２のゲート電極に接続された書込用ゲート信号線である。さらに９０４（９０４ａ、９０４ｂ）は電流制御用ＴＦＴであり、９０５はコンデンサ（省略することも可能）である。また、９０６は電流供給線、９０７は消去用ＴＦＴであり、消去用ゲート信号線９０８に接続される。なお、９０９はＥＬ素子であり、９１０は、対向電源である。
【０１２５】
消去用ＴＦＴ９０７のドレインは電流制御用ＴＦＴ９０４のゲート電極に接続され、電流制御用ＴＦＴ９０４のゲート電圧を強制的に変化させることができるようになっている。なお、消去用ＴＦＴ９０７はｎチャネル型ＴＦＴとしてもｐチャネル型ＴＦＴとしても良いが、オフ電流を小さくできるようにスイッチング用ＴＦＴ９０２と同一構造とすることが好ましい。
【０１２６】
また本実施例では電流制御用ＴＦＴ９０４として、第１の電流制御用ＴＦＴ９０４ａと第２の電流制御用ＴＦＴ９０４ｂとが並列に設けられている。これによって、電流制御用ＴＦＴの活性層を流れる電流によって発生した熱の放射を効率的に行うことができ、電流制御用ＴＦＴの劣化を抑えることができる。また、電流制御用ＴＦＴのしきい値や移動度などの特性のばらつきによって生じるドレイン電流のばらつきを抑えることができる。
【０１２７】
なお本実施例では電流制御用ＴＦＴとして、第１の電流制御用ＴＦＴ９０４ａと第２の電流制御用ＴＦＴ９０４ｂを用いたが、本実施例はこれに限定されない。各画素において、電流制御用ＴＦＴとして用いるＴＦＴの数は、２つ以上であれば良い。
【０１２８】
また、本実施例における発光装置の断面図を図９（Ｂ）に示すが実施例３で示したものとほとんど同じ構造であるので説明を省略するが、図９（Ａ）の説明の際にふれたように電流制御用ＴＦＴが２つあり、なおかつ並列に形成されているのが特徴であり、これについて説明する。
【０１２９】
図９（Ｂ）において、電流制御用ＴＦＴ９０４は、第１の電流制御用ＴＦＴ９０４ａ及び第２の電流制御用ＴＦＴ９０４ｂを有する。なお、第１の電流制御用ＴＦＴ９０４ａのドレイン９３２ａは、ドレイン配線９３６ａを介してＥＬ素子９０９の画素電極９４３と電気的に接続されている。また、第２の電流制御用ＴＦＴ９０４ｂのドレイン９３２ｂも同様にドレイン配線９３６ｂを介してＥＬ素子９０９の画素電極９４３と電気的に接続されている。なお、第１の電流制御用ＴＦＴ９０４ａおよび第２の電流制御用ＴＦＴ９０４ｂの構造はいずれもゲート電極がゲート絶縁膜を介してソース領域およびドレイン領域に重ならないように形成される。
【０１３０】
また、第１の電流制御用ＴＦＴ９０４ａのゲート電極９３４（９３４ａ、９３４ｂ）および第２の電流制御用ＴＦＴ９０４ｂのゲート電極９３５（９３５ａ、９３５ｂ）は、スイッチング用ＴＦＴ９０２のドレイン９１２とドレイン配線９１６を介して電気的に接続されている。なお、消去用ＴＦＴ９０７のドレイン９２２とドレイン配線９２６を介して電気的に接続されている。
【０１３１】
なお、本実施例において、スイッチング用ＴＦＴ９０２および消去用ＴＦＴ９０７の構造はいずれもゲート電極がゲート絶縁膜を介して低濃度不純物領域に重ならないように形成される。
【０１３２】
なお、本実施例において、画素部の構造に関してのみ説明したが、駆動回路に関しては、実施例１に示したものと同じ構成とする。
また、本実施例の構成は、実施例１〜実施例４のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１３３】
〔実施例６〕
本発明の発光装置を駆動するにあたって、画像信号としてアナログ信号を用いたアナログ駆動を行うこともできるし、デジタル信号を用いたデジタル駆動を行うこともできる。
【０１３４】
アナログ駆動を行う場合、スイッチング用ＴＦＴのソース配線にはアナログ信号が送られ、その階調情報を含んだアナログ信号が電流制御用ＴＦＴのゲート電圧となる。そして、電流制御用ＴＦＴでＥＬ素子に流れる電流を制御し、ＥＬ素子の発光強度を制御して階調表示を行う。なお、アナログ駆動を行う場合は電流制御用ＴＦＴを飽和領域で動作させると良い。
【０１３５】
一方、デジタル駆動を行う場合、アナログ的な階調表示とは異なり、時分割駆動と呼ばれる階調表示を行う。即ち、発光時間の長さを調節することで、視覚的に色階調が変化しているように見せる。なお、デジタル駆動を行う場合は電流制御用ＴＦＴを線形領域で動作させると良い。
【０１３６】
ＥＬ素子は液晶素子に比べて非常に応答速度が速いため、高速で駆動することが可能である。そのため、１フレームを複数のサブフレームに分割して階調表示を行う時分割駆動に適した素子であると言える。
【０１３７】
このように、本発明は素子構造に関する技術であるので、駆動方法は如何なるものであっても構わない。
【０１３８】
なお、本実施例の構成は、実施例１〜実施例５のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１３９】
〔実施例７〕
本発明の発光装置は、自発光型であるため液晶ディスプレイに比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電気器具の表示部として用いることができる。例えば、ＴＶ放送等を大画面で鑑賞するには対角３０インチ以上（典型的には４０インチ以上）の表示装置の表示部において本発明の発光装置を用いると良い。
【０１４０】
なお、表示装置には、パソコン用表示装置、ＴＶ放送受信用表示装置、広告表示用表示装置等の全ての情報表示用表示装置が含まれる。また、その他にも様々な電気器具の表示部に本発明の発光装置を用いることができる。
【０１４１】
その様な本発明の電気器具としては、ビデオカメラ、デジタルカメラ、ゴーグル型表示装置（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から見ることの多い携帯情報端末は視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電気器具の具体例を図１０および図１１に示す。
【０１４２】
図１０（Ａ）は表示装置であり、筐体１００１、支持台１００２、表示部１００３等を含む。本発明の発光装置は表示部１００３にて用いることができる。なお、本発明の発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。
【０１４３】
図１０（Ｂ）はビデオカメラであり、本体１０１１、表示部１０１２、音声入力部１０１３、操作スイッチ１０１４、バッテリー１０１５、受像部１０１６等を含む。本発明の発光装置は表示部１０１２にて用いることができる。
【０１４４】
図１０（Ｃ）はヘッドマウントディスプレイの一部（右片側）であり、本体１０２１、信号ケーブル１０２２、頭部固定バンド１０２３、表示部１０２４、光学系１０２５、表示装置１０２６等を含む。本発明の発光装置は表示装置１０２６にて用いることができる。
【０１４５】
図１０（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体１０３１、記録媒体（ＤＶＤ等）１０３２、操作スイッチ１０３３、表示部（ａ）１０３４、表示部（ｂ）１０３５等を含む。表示部（ａ）１０３４は主として画像情報を表示し、表示部（ｂ）１０３５は主として文字情報を表示するが、本発明の発光装置はこれら表示部（ａ）１０３４、表示部（ｂ）１０３５にて用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１４６】
図１０（Ｅ）はゴーグル型表示装置（ヘッドマウントディスプレイ）であり、本体１０４１、表示部１０４２、アーム部１０４３を含む。本発明の発光装置は表示部１０４２にて用いることができる。
【０１４７】
図１０（Ｆ）はパーソナルコンピュータであり、本体１０５１、筐体１０５２、表示部１０５３、キーボード１０５４等を含む。本発明の発光装置は表示部１０５３にて用いることができる。
【０１４８】
なお、将来的にＥＬ材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型あるいはリア型のプロジェクターに用いることも可能となる。
【０１４９】
また、上記電気器具はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。ＥＬ材料の応答速度は非常に高いため、本発明の発光装置は動画表示に好ましい。
【０１５０】
図１１（Ａ）は携帯電話であり、本体１１０１、音声出力部１１０２、音声入力部１１０３、表示部１１０４、操作スイッチ１１０５、アンテナ１１０６を含む。本発明の発光装置は表示部１１０４にて用いることができる。なお、表示部１１０４は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【０１５１】
図１１（Ｂ）は音響再生装置、具体的にはカーオーディオであり、本体１１１１、表示部１１１２、操作スイッチ１１１３、１１１４を含む。本発明の発光装置は表示部１１１２にて用いることができる。また、本実施例では車載用オーディオを示すが、携帯型や家庭用の音響再生装置に用いても良い。なお、表示部１１１２は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型の音響再生装置において特に有効である。
【０１５２】
図１１（Ｃ）はデジタルカメラであり、本体１１２１、表示部（Ａ）１１２２、接眼部１１２３、操作スイッチ１１２４、表示部（Ｂ）１１２５、バッテリー１１２６を含む。本発明の発光装置は、表示部（Ａ）１１２２、表示部（Ｂ）１１２５にて用いることができる。また、表示部（Ｂ）１１２５を、主に操作用パネルとして用いる場合、黒色の背景に白色の文字を表示することで消費電力を抑えることができる。
【０１５３】
また、本実施例にて示した携帯型電気器具においては、消費電力を低減するための方法としては、外部の明るさを感知するセンサ部を設け、暗い場所で使用する際には、表示部の輝度を落とすなどの機能を付加するなどといった方法が挙げられる。
【０１５４】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に用いることが可能である。また、本実施例の電気器具は実施例１〜実施例６に示したいずれの構成を適用しても良い。
【０１５５】
【発明の効果】
本発明を実施することにより、発光装置の駆動回路および画素部において、ゲート電極と低濃度不純物領域における構造の異なるＴＦＴを作製することができる。これにより駆動回路のＴＦＴに期待されるオン電流の向上およびホットキャリア対策、さらに画素部のＴＦＴに期待されるオフ電流の低下という課題を一度に解決することができる。さらに、画素部におけるｐチャネル型ＴＦＴの作製時に生じていたプロセス上の問題点を解決することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態を説明する図。
【図２】 本発明の発光装置の作製行程を示す図。
【図３】 本発明の発光装置の作製行程を示す図。
【図４】 本発明の発光装置の作製行程を示す図。
【図５】 本発明の発光装置の作製行程を示す図。
【図６】 本発明の発光装置の封止構造を示す図。
【図７】 本発明の発光装置の画素部の上面構造及び回路図。
【図８】 本発明の発光装置の画素部の回路図及び断面図。
【図９】 本発明の発光装置の画素部の回路図及び断面図。
【図１０】 本発明の発光装置を用いた電気器具の具体例を示す図。
【図１１】 本発明の発光装置を用いた電気器具の具体例を示す図。
Claims (7)
- 基板の上方に第１の半導体層および第２の半導体層を形成し、
前記第１の半導体層の上方にゲート絶縁膜を介して第１の導電層と、前記第１の導電層の上方に前記第１の導電層よりもチャネル長方向の幅が狭い第２の導電層とを形成し、
第２の半導体層の上方にゲート絶縁膜を介して第３の導電層と、前記第３の導電層の上方に前記第３の導電層よりもチャネル長方向の幅が狭い第４の導電層とを形成し、
前記第１の導電層および前記第２の導電層をマスクにして、前記ゲート絶縁膜を介して前記第１の半導体層に不純物を添加することにより高濃度不純物領域を形成し、
前記第３の導電層および前記第４の導電層をマスクにして、前記ゲート絶縁膜を介して前記第２の半導体層に不純物を添加することにより高濃度不純物領域を形成し、
前記第２の導電層をマスクにして、前記ゲート絶縁膜および前記第１の導電層を介して前記第１の半導体層に不純物を添加することにより低濃度不純物領域を形成し、
前記第４の導電層をマスクにして、前記ゲート絶縁膜および前記第３の導電層を介して前記第２の半導体層に不純物を添加することにより低濃度不純物領域を形成し、
前記第４の導電層をマスクにして前記第３の導電層をエッチングし、
前記第１の半導体層、前記第１の導電層および前記第２の導電層を有し、
前記第１の半導体層が有する前記低濃度不純物領域が、前記第１の導電層に重なる位置にある第１のＴＦＴを用いて駆動回路が有するｎチャネル型ＴＦＴを形成し、
前記第２の半導体層、前記第３の導電層および前記第４の導電層を有し、
前記第２の半導体層が有する前記低濃度不純物領域が、前記第３の導電層に重ならない位置にある第２のＴＦＴを用いて画素部が有するｎチャネル型ＴＦＴを形成することを特徴とする発光装置の作製方法。 - 請求項１において、
前記第２のＴＦＴは、スイッチング用ＴＦＴであることを特徴とする発光装置の作製方法。 - 基板の上方に第１の半導体層、第２の半導体層および第３の半導体層を形成し、
前記第１の半導体層の上方にゲート絶縁膜を介して第１の導電層と、前記第１の導電層の上方に前記第１の導電層よりもチャネル長方向の幅が狭い第２の導電層とを形成し、
第２の半導体層の上方にゲート絶縁膜を介して第３の導電層と、前記第３の導電層の上方に前記第３の導電層よりもチャネル長方向の幅が狭い第４の導電層とを形成し、
前記第３の半導体層の上方にゲート絶縁膜を介して第５の導電層と、前記第５の導電層の上方に前記第５の導電層よりもチャネル長方向の幅が狭い第６の導電層とを形成し、
前記第１の導電層および前記第２の導電層をマスクにして、前記ゲート絶縁膜を介して前記第１の半導体層にｎ型の不純物を添加することによりｎ型の高濃度不純物領域を形成し、
前記第３の導電層および前記第４の導電層をマスクにして、前記ゲート絶縁膜を介して前記第２の半導体層にｎ型の不純物を添加することによりｎ型の高濃度不純物領域を形成し、
前記第５の導電層および前記第６の導電層をマスクにして、前記ゲート絶縁膜を介して前記第３の半導体層にｎ型の不純物を添加することによりｎ型の高濃度不純物領域を形成し、
前記第２の導電層をマスクにして、前記ゲート絶縁膜および前記第１の導電層を介して前記第１の半導体層にｎ型の不純物を添加することによりｎ型の低濃度不純物領域を形成し、
前記第４の導電層をマスクにして、前記ゲート絶縁膜および前記第３の導電層を介して前記第２の半導体層にｎ型の不純物を添加することによりｎ型の低濃度不純物領域を形成し、
前記第６の導電層をマスクにして、前記ゲート絶縁膜および前記第５の導電層を介して前記第３の半導体層にｎ型の不純物を添加することによりｎ型の低濃度不純物領域を形成し、
前記第４の導電層をマスクにして前記第３の導電層をエッチングし、前記第６の導電層をマスクにして前記第５の導電層をエッチングし、
エッチングした前記第５の導電層および前記第６の導電層をマスクにして、前記ゲート絶縁膜を介して前記第３の半導体層にｐ型の不純物を添加することによりｐ型の不純物領域を形成し、
前記第１の半導体層、前記第１の導電層および前記第２の導電層を有し、
前記第１の半導体層が有する前記低濃度不純物領域が、前記第１の導電層に重なる位置にある第１のＴＦＴを用いて駆動回路が有するｎチャネル型ＴＦＴを形成し、
前記第２の半導体層、前記第３の導電層および前記第４の導電層を有し、
前記第２の半導体層が有する前記低濃度不純物領域が、前記第３の導電層に重ならない位置にある第２のＴＦＴを用いて画素部が有するｎチャネル型ＴＦＴを形成し、
前記第３の半導体層、前記第５の導電層および前記第６の導電層を有する第３のＴＦＴを用いて前記画素部が有するｐチャネル型ＴＦＴを形成することを特徴とする発光装置の作製方法。 - 請求項３において、
前記第２のＴＦＴは、スイッチング用ＴＦＴであり、前記第３のＴＦＴは、電流制御用ＴＦＴであることを特徴とする発光装置の作製方法。 - 請求項４において、
前記スイッチング用ＴＦＴのソース及びドレインの一方は、前記電流制御用ＴＦＴのゲート電極に電気的に接続され、前記電流制御用ＴＦＴのソース及びドレインの一方は、発光素子に電気的に接続されることを特徴とする発光装置の作製方法。 - 請求項１乃至請求項５のいずれか一において、
前記画素部が有するｎチャネル型ＴＦＴの前記ゲート絶縁膜は、前記画素部が有するｎチャネル型ＴＦＴの前記低濃度不純物領域の上方でテーパー形状を有していることを特徴とする発光装置の作製方法。 - 請求項１乃至請求項６のいずれか一において、
前記第１の導電層は、テーパー形状を有していることを特徴とする発光装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001223863A JP4772228B2 (ja) | 2000-07-31 | 2001-07-25 | 発光装置の作製方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-232431 | 2000-07-31 | ||
| JP2000232431 | 2000-07-31 | ||
| JP2000232431 | 2000-07-31 | ||
| JP2001223863A JP4772228B2 (ja) | 2000-07-31 | 2001-07-25 | 発光装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002141168A JP2002141168A (ja) | 2002-05-17 |
| JP2002141168A5 JP2002141168A5 (ja) | 2008-09-11 |
| JP4772228B2 true JP4772228B2 (ja) | 2011-09-14 |
Family
ID=26597116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001223863A Expired - Fee Related JP4772228B2 (ja) | 2000-07-31 | 2001-07-25 | 発光装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4772228B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3778176B2 (ja) | 2002-05-28 | 2006-05-24 | セイコーエプソン株式会社 | 発光装置および電子機器 |
| JP4166783B2 (ja) * | 2003-03-26 | 2008-10-15 | 株式会社半導体エネルギー研究所 | 発光装置及び素子基板 |
| JP2009010242A (ja) * | 2007-06-29 | 2009-01-15 | Mitsubishi Electric Corp | 表示装置及びその製造方法 |
| CN112396745B (zh) * | 2019-07-30 | 2023-09-19 | 中移物联网有限公司 | 一种闸机控制方法及电子设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6462722B1 (en) * | 1997-02-17 | 2002-10-08 | Seiko Epson Corporation | Current-driven light-emitting display apparatus and method of producing the same |
| US5952789A (en) * | 1997-04-14 | 1999-09-14 | Sarnoff Corporation | Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor |
| JP3282582B2 (ja) * | 1998-04-21 | 2002-05-13 | 日本電気株式会社 | トップゲート型薄膜トランジスタ及びその製造方法 |
| JP3883706B2 (ja) * | 1998-07-31 | 2007-02-21 | シャープ株式会社 | エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法 |
| JP4008133B2 (ja) * | 1998-12-25 | 2007-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2001
- 2001-07-25 JP JP2001223863A patent/JP4772228B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002141168A (ja) | 2002-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6345837B2 (ja) | Ｅｌ表示装置 | |
| US7145177B2 (en) | Light emitting device | |
| JP5941573B2 (ja) | 表示装置 | |
| JP4906022B2 (ja) | アクティブマトリクス型ｅｌ表示装置及び電子機器 | |
| US7265390B2 (en) | Light emitting device | |
| US8017944B2 (en) | Electronic device with light emission for a display | |
| JP4849739B2 (ja) | 表示パネルの作製方法 | |
| JP2002083689A (ja) | 発光装置 | |
| JP2000216399A (ja) | 半導体装置およびその作製方法 | |
| JP2000340801A (ja) | 半導体装置およびその作製方法 | |
| JP4850326B2 (ja) | 半導体装置の作製方法 | |
| JP4772228B2 (ja) | 発光装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080724 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080724 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110622 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4772228 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |