CN102473736A - 半导体装置、有源矩阵基板以及显示装置 - Google Patents

半导体装置、有源矩阵基板以及显示装置 Download PDF

Info

Publication number
CN102473736A
CN102473736A CN2010800358435A CN201080035843A CN102473736A CN 102473736 A CN102473736 A CN 102473736A CN 2010800358435 A CN2010800358435 A CN 2010800358435A CN 201080035843 A CN201080035843 A CN 201080035843A CN 102473736 A CN102473736 A CN 102473736A
Authority
CN
China
Prior art keywords
mentioned
electrode
semiconductor device
transistor
current potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800358435A
Other languages
English (en)
Inventor
北角英人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102473736A publication Critical patent/CN102473736A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供能防止结构复杂化和装置大型化并且能降低漏电流的制造简单的半导体装置、使用该半导体装置的有源矩阵基板以及显示装置。在具备具有顶栅电极(g1、g2)(主栅极电极)和底栅电极(21)(辅助栅极电极)的薄膜晶体管(Tr1、Tr2)的开关部(18)(半导体装置)中，具备：硅层(SL)(半导体层)，其设于顶栅电极(g1、g2)与底栅电极(21)之间；以及遮光膜，其对形成于该硅层的载流子生成区域进行遮光。并且，顶栅电极(g1、g2)的电位由通过信号配线提供的栅极信号进行控制，另一方面，底栅电极(21)的电位根据该底栅电极(21)和顶栅电极(g1、g2)的电容耦合来决定。

Description

半导体装置、有源矩阵基板以及显示装置
技术领域
本发明涉及具备晶体管的半导体装置、使用该半导体装置的有源矩阵基板以及显示装置。
背景技术
近年来，例如液晶显示装置作为与以往的布劳恩管相比具有薄型、轻量等优点的平板显示器被广泛利用于液晶电视、监视器、便携电话等。在这样的液晶显示装置中，多条数据配线(源极配线)和多条扫描配线(栅极配线)配线成矩阵状。另外，液晶显示装置具备像素配置成矩阵状的有源矩阵基板，像素具有位于数据配线与扫描配线的交叉部的附近的薄膜晶体管(TFT：Thin-FilmTransistor，下面简称为“TFT”。)等开关元件和连接到该开关元件的像素电极。
有源矩阵基板一般除了作为上述开关元件的像素驱动用的薄膜晶体管以外，还具备周边电路用的薄膜晶体管。而且，有源矩阵基板在使用于带触摸面板的液晶显示装置、带照度传感器(环境传感器)的液晶显示装置等的情况下，还具备作为光传感器的光电二极管(薄膜二极管，TFD)。即，有源矩阵基板具有半导体装置，半导体装置具备多个薄膜晶体管、光电二极管等。
近年来，在如上所述内置光传感器的液晶面板、内置像素存储器的液晶面板等中，为了与低消耗电力化的要求对应，谋求薄膜晶体管(晶体管)的漏电流的降低。具体地，作为抑制晶体管的漏电流的结构，已知如下LDD结构：其在沟道区域与源极区域以及漏极区域之间的至少一方设有电阻值比源极区域和漏极区域高的低浓度杂质区域(LDD区域：Lightly Doped Drain)。另外也提出了一种为了来自背光源装置的照明光不入射到晶体管，在晶体管中设有遮光膜，抑制光漏电流的构成(例如，参照特开2003-8026号公报)。
在如上所述在晶体管中设有遮光膜的构成中，在该遮光膜由金属等导体形成的情况下，该遮光膜处于电浮动的状态(漂浮状态)。这样，遮光膜与晶体管的漏极区域进行电容耦合，该遮光膜的电位变动，漏电流流动。即，即使栅极电压为0V，也有时漏电流根据遮光膜的电位而流动。
对此，例如特开2002-57341号公报公开的那样，提出了采用对遮光膜施加电压的双栅结构的晶体管的方案。在该双栅结构的晶体管中，将通常的栅极电极设为顶栅电极，将包括导体的遮光膜设为底栅电极。并且，通过对这些顶栅电极和底栅电极进行电压施加，防止底栅电极(遮光膜)处于漂浮状态，抑制漏电流的产生。
发明内容
但是，在如上述特开2002-57341号公报所公开的构成中，半导体装置的结构变得复杂，装置整体大型化，并且制造工序也增加。
具体地，在上述构成中，因为对顶栅电极和底栅电极进行电压施加，所以需要形成用于对顶栅电极和底栅电极提供电压的配线。
另外，在上述构成中，需要形成底栅电极专用的接触孔。并且，该接触孔的形成需要与针对晶体管的半导体层(硅层)所包含的源极区域和漏极区域的接触孔的形成分开地进行。即，在上述构成中，因为底栅电极位于晶体管的比半导体层靠基板侧，所以当同时形成针对底栅电极的接触孔和针对源极区域和漏极区域的接触孔时，会不必要地蚀刻底栅电极与源极区域以及漏极区域之间的基底绝缘膜。这样，有可能产生基底绝缘膜的穿透等。
本发明的目的在于：在能降低漏电流的半导体装置中，不会使结构复杂或者装置大型化地得到能容易制造的构成。
本发明的一实施方式的半导体装置具备具有主栅极电极和辅助栅极电极的晶体管，并且具备：
半导体层，其设于上述主栅极电极与上述辅助栅极电极之间；以及
遮光膜，其对形成于上述半导体层的载流子生成区域的一方侧进行遮光，
上述主栅极电极的电位由通过连接到该主栅极电极的信号配线提供的栅极信号进行控制，
上述辅助栅极电极的电位根据该辅助栅极电极和上述主栅极电极的电容耦合来决定。
根据上述的一实施方式，在能降低漏电流的半导体装置中，不会使结构复杂且大型化地得到能容易制造的构成。
附图说明
图1是示出第1实施方式的液晶显示装置的构成的截面图。
图2是示意性示出图1所示的液晶面板的构成的图。
图3是示出图2所示的开关部的等价电路的电路图。
图4是示出开关部的主要部分的概略构成的平面图。
图5(a)和图5(b)分别是图4中的Va-Va线截面图和Vb-Vb线截面图。
图6是示出变更开关部的各部的电容比的情况下的顶栅电极的端子电压和底栅电极的电位的关系的坐标图。
图7是示出开关部中底栅电极的电位和低浓度杂质区域的电阻值的关系的坐标图。
图8是示出第2实施方式的开关部的主要部分的概略构成的平面图。
图9是图8中的IX-IX线截面图。
图10是示出第3实施方式的开关部的等价电路的电路图。
图11是示出图10中的开关部的主要部分的概略构成的平面图。
图12(a)和图12(b)分别是图11的XⅡa-XⅡa线截面图和XⅡb-XⅡb线截面图。
图13是示出第4实施方式的开关部的等价电路的电路图。
图14是示出图13中的开关部的主要部分的概略构成的平面图。
图15(a)和图15(b)分别是图14的XVa-XVa线截面图和XVb-XVb线截面图。
图16是示出第5实施方式的开关部的主要部分的概略构成的平面图。
图17(a)和图17(b)分别是图16的XVⅡa-XVⅡa线截面图和XVⅡb-XVⅡb线截面图。
具体实施方式
本发明的一实施方式的半导体装置具备具有主栅极电极和辅助栅极电极的晶体管，并且具备：
半导体层，其设于上述主栅极电极与上述辅助栅极电极之间；以及
遮光膜，其对形成于上述半导体层的载流子生成区域的一方侧进行遮光，
上述主栅极电极的电位由通过连接到该主栅极电极的信号配线提供的栅极信号进行控制，
上述辅助栅极电极的电位根据该辅助栅极电极和上述主栅极电极的电容耦合来决定(第1构成)。
通过上述的构成，因为辅助栅极电极的电位根据该辅助栅极电极与主栅极电极之间的电容来决定，所以不必为了控制该辅助栅极电极的电位而针对该辅助栅极电极连接配线。因此，能相应地将半导体装置设为简单的构成，能容易制造该半导体装置。因此，在能降低漏电流的半导体装置中，能不会使结构复杂或者装置大型化地得到能容易制造的构成。
另外，在上述第1构成中，也可以是，上述晶体管形成于基板上，
上述主栅极电极包括设于上述半导体层的与上述基板相反的一侧的顶栅电极，
上述辅助栅极电极包括设于上述半导体层的上述基板侧的底栅电极(第2构成)。
在该情况下，顶栅电极的电位由通过连接到该顶栅电极的信号配线提供的栅极信号进行控制，另一方面，底栅电极的电位根据该底栅电极和顶栅电极的电容耦合来决定。
另外，在上述第2构成中，优选上述底栅电极被用作上述遮光膜(第3构成)。
由此，能防止半导体装置的结构复杂或者该装置大型化，并且能容易制造半导体装置。
另外，在上述第1至第3构成中的任一构成中，优选：
上述晶体管是N型晶体管，
对该晶体管的端子电压、以及在上述主栅极电极与辅助栅极电极之间形成的电容进行了设定，使得在上述主栅极电极的电位为上述晶体管处于截止状态的电位的情况下，上述辅助栅极电极的电位为负电位(第4构成)。
另一方面，也可以是，上述晶体管是P型晶体管，
对该晶体管的端子电压、以及在上述主栅极电极与辅助栅极电极之间形成的电容进行了设定，使得在上述主栅极电极的电位为上述晶体管处于截止状态的电位的情况下，上述辅助栅极电极的电位为正电位(第5构成)。
通过这些构成，能将晶体管设为截止状态。因此，通过上述的构成，能将产生的漏电流设为与未设置辅助栅极电极且未照射光的状态的漏电流相等。
另外，在上述第1至第5构成中的任一构成中，也可以是，
上述半导体层包含沟道区域、低浓度杂质区域以及高浓度区域，
上述载流子生成区域具有上述低浓度杂质区域、上述高浓度区域的一部分、以及上述沟道区域中的上述高浓度区域侧的一部分，
上述遮光膜以位于上述载流子生成区域的一方侧的方式设置(第6构成)。
由此，能防止光入射到载流子生成区域，能降低漏电流。
另外，在上述第1至第5构成中的任一构成中，也可以是，
上述半导体层包含偏置区域和高浓度区域，
上述载流子生成区域具有上述偏置区域和上述高浓度区域的一部分，
上述遮光膜以位于上述载流子生成区域的一方侧的方式设置(第7构成)。
由此，能防止光入射到载流子生成区域，能降低漏电流。
另外，在上述第1至第7构成中的任一构成中，优选顶栅结构的晶体管与具有上述主栅极电极和上述辅助栅极电极的上述晶体管串联连接(第8构成)。
这样，能使每1个晶体管的源极/漏极间电压下降，能抑制漏电流。
另外，在上述第8构成中，也可以是，串联连接的多个晶体管中的由外部施加漏极电压的晶体管是上述顶栅结构的晶体管(第9构成)。
由此，能抑制在晶体管的截止状态下，辅助栅极电极的电位由于漏极电压的影响而变动。
另外，本发明的一实施方式的有源矩阵基板使用上述第1至第9构成中的任一构成的半导体装置(第10构成)。
由此，能容易得到小型且低消耗电力化的有源矩阵基板。
另外，本发明的一实施方式的显示装置使用上述第1至第9构成中的任一构成的半导体装置(第11构成)。
由此，能容易得到小型且低消耗电力化的显示装置。
下面，参照附图对半导体装置、有源矩阵基板以及显示装置的优选实施方式进行说明。此外，在下面的说明中，例示将本发明的一实施方式应用于有源矩阵基板所使用的像素电极用的开关部的情况进行说明。另外，各图中的构成部件的尺寸并非如实地表示实际的构成部件的尺寸和各构成部件的尺寸比率等。
[第1实施方式]
图1是示出第1实施方式的液晶显示装置的构成的截面图。在图1中，液晶显示装置1具备：图1的上侧为视觉识别侧(显示面侧)的液晶面板2；以及背光源装置3，其配置于该液晶面板2的非显示面侧(图1的下侧)，针对该液晶面板2照射照明光。
液晶面板2具备：彩色滤光片基板4和有源矩阵基板5，其构成一对基板；偏振板6、7，其分别配置于彩色滤光片基板4和有源矩阵基板5的各外侧表面。在彩色滤光片基板4与有源矩阵基板5之间设有省略图示的液晶层。另外，彩色滤光片基板4和有源矩阵基板5使用平板状的透明的玻璃材料或者丙烯酸树脂等透明的合成树脂。偏振板6、7使用TAC(三醋酸纤维素)或者PVA(聚乙烯醇)等树脂膜。偏振板6、7以覆盖设于液晶面板2的显示面的至少有效显示区域的方式贴合于彩色滤光片基板4或者有源矩阵基板5。
另外，有源矩阵基板5构成上述一对基板的一方基板。在该有源矩阵基板5中根据液晶面板2的显示面所包含的多个像素设有像素电极、薄膜晶体管(TFT：Thin Film Transistor)等(详细后述)。另外，在该有源矩阵基板5中，如后详述，包含上述薄膜晶体管的本实施方式的开关部(半导体装置)按像素单位设置。另一方面，彩色滤光片基板4构成一对基板的另一方基板，在该彩色滤光片基板4上设有彩色滤光片、相对电极等(未图示)。
另外，在液晶面板2中设有FPC(Flexible Printed Circuit：柔性印刷电路)8，FPC 8连接到进行该液晶面板2的驱动控制的控制装置(未图示)。液晶面板2基于通过FPC8从控制装置输入的信号，使上述液晶层按像素单位进行动作，在显示面上显示图像。
此外，液晶面板2的液晶模式、像素的结构是任意的。另外，液晶面板2的驱动模式也是任意的。即，作为液晶面板2，能使用可显示字符、图像等的任意的液晶面板。此外，图1中未图示液晶面板2的详细结构，也省略其说明。
背光源装置3具备作为光源的发光二极管9和与发光二极管9相对配置的导光板10。另外，在背光源装置3中，以在导光板10的上方配置有液晶面板2的状态利用外框14保持发光二极管9和导光板10。另外，外壳11抵接于彩色滤光片基板4。由此将背光源装置3组装于液晶面板2，构成来自该背光源装置3的照明光入射到液晶面板2的透射型的液晶显示装置1的一部分。
导光板10使用例如透明的丙烯酸树脂等合成树脂，来自发光二极管9的光入射到导光板10。在导光板10的与液晶面板2相反的一侧(相对面侧)配置有反射片12。另外，在导光板10的液晶面板2侧(发光面侧)设有透镜片、扩散片等光学片13。由此，在导光板10的内部被引导向规定的导光方向(图1中从左侧向右侧的方向)的来自发光二极管9的光转换为具有均匀亮度的平面状的上述照明光而赋予液晶面板2。
此外，在上述说明中，对使用具有导光板10的边光型的背光源装置3的构成进行说明，但本实施方式不限于此，可以使用直下型的背光源装置。另外，也可以使用具有发光二极管以外的冷阴极荧光管、热阴极荧光管等其它光源的背光源装置。
接着，也参照图2和图3对本实施方式的液晶面板2具体地进行说明。
图2是用于说明图1所示的液晶面板的面板内的构成的概略构成图。图3是示出图2所示的开关部的等价电路的电路图。
在图2中，液晶显示装置1(图1)具备：面板控制部15，其进行显示字符、图像等的液晶面板2(图1)的驱动控制；以及源极驱动器16和栅极驱动器17，其基于来自该面板控制部15的指示信号进行动作。
面板控制部15设于上述控制装置内。视频信号从液晶显示装置1的外部输入到该面板控制部15。面板控制部15具备：图像处理部15a，其针对所输入的视频信号进行规定的图像处理，生成对源极驱动器16和栅极驱动器17的各指示信号；以及帧缓冲器15b，其能存储包含于所输入的视频信号中的1帧的显示数据。面板控制部15根据所输入的视频信号进行源极驱动器16和栅极驱动器17的驱动控制，由此，与视频信号相应的信息显示于液晶面板2上。
源极驱动器16和栅极驱动器17设于有源矩阵基板5上。具体地，源极驱动器16以在液晶面板2的有效显示区域A的外侧区域在该液晶面板2的横方向延伸的方式设于有源矩阵基板5的底基板的表面上。另外，栅极驱动器17以在上述有效显示区域A的外侧区域在该液晶面板2的纵方向延伸的方式设于有源矩阵基板5的底基板的表面上。
源极驱动器16和栅极驱动器17是构成为使液晶面板2的多个像素P按像素单位驱动的驱动电路。在源极驱动器16和栅极驱动器17上分别连接着多条源极配线S1～SM(M为2以上的整数，下面用“S”总称。)和多条栅极配线G1～GN(N为2以上的整数，下面用“G”总称。)。这些源极配线S和栅极配线G分别构成数据配线和扫描配线。源极配线S和栅极配线G以在有源矩阵基板5的底基板(透明的玻璃材料或者透明的合成树脂制的基材(未图示))上相互交叉的方式排列成矩阵状。即，源极配线S以与矩阵状的列方向(液晶面板2的纵方向)平行的方式设于上述底基板上，另一方面，栅极配线G以与矩阵状的行方向(液晶面板2的横方向)平行的方式设于上述底基板上。
另外，该栅极配线G构成信号配线。通过对该栅极配线G提供栅极信号，能控制上述开关部的后述的顶栅电极的电位。
另外，在源极配线S和栅极配线G的交叉部的附近设有上述像素P，上述像素P具有作为本发明一实施方式的半导体装置的像素电极用的开关部18和连接到该开关部18的像素电极19。另外，在各像素P中，以在与像素电极19之间隔着液晶层4的方式与该像素电极19相对地配置有共用电极20。即，在有源矩阵基板5中，按像素单位设有开关部18、像素电极19以及共用电极20。
如图3所示，在开关部18中，多个、例如2个薄膜晶体管Tr1、Tr2串联连接。另外，在开关部18中，各薄膜晶体管Tr1、Tr2的顶栅电极g1、g2构成主栅极电极。这些顶栅电极g1、g2连接到栅极配线G(图2)。另外，开关部18的源极电极和漏极电极分别连接到源极配线S(图2)和像素电极19(图2)。而且，在开关部18中，作为辅助栅极电极的底栅电极21与顶栅电极g1、g2进行电容耦合。另外，在开关部18中，顶栅电极g1、g2的电位利用来自栅极配线G的栅极信号进行控制，并且底栅电极21的电位V1s根据与顶栅电极g1、g2的电容耦合来决定。
此外，在图3中，Vg示出顶栅电极g1、g2的端子电压(电位)，Vs和Vd分别示出源极电极的端子电压和漏极电极的端子电压。另外，Vi示出薄膜晶体管Tr1、Tr2的连接点(中间点)的电位。该Vi在薄膜晶体管Tr1、Tr2的截止状态下利用Vi＝(Vd-Vs)/2近似地求出。另外，Cls示出顶栅电极g1、g2与底栅电极21之间的静电电容。另外，Cs示出底栅电极21与后述的硅层的源极电极侧的部分之间的静电电容。另外，Ci示出底栅电极21与硅层的顶栅电极g1、g2间的部分之间的静电电容，Cd示出底栅电极21与硅层的漏极电极侧的部分之间的静电电容。
另外，在本实施方式的开关部18中，底栅电极21相对于2个栅极电极g1、g2配置1个。而且，底栅电极21也作为对来自背光源装置3的照明光进行遮光的遮光膜执行功能(详细后述。)。
返回图2，在有源矩阵基板5上，与由源极配线S和栅极配线G划分成矩阵状的各区域对应地形成有多个像素P的区域。这些多个像素P含有红色(R)、绿色(G)以及蓝色(B)的像素。另外，这些RGB的像素按例如RGB的顺序相对于各栅极配线G1～GN平行配置。而且，这些RGB的像素构成为：利用设于彩色滤光片基板4侧的后述的彩色滤光片层显示对应的颜色。
栅极驱动器17基于从图像处理部15a输出的指示信号，针对栅极配线G1～GN依次输出将开关部18的顶栅电极g1、g2同时设为导通状态的扫描信号(栅极信号)。另外，源极驱动器16基于从图像处理部15a输出的指示信号，将与显示图像的亮度(灰度级)相应的数据信号(电压信号(灰度级电压))输出到源极配线S1～SM。
下面，也参照图4、图5(a)以及图5(b)对开关部18的构成具体地进行说明。
图4是示出上述开关部的主要部分的构成的平面图。图5(a)和图5(b)分别是图4的Va-Va线截面图和Vb-Vb线截面图。此外，在图4、图5(a)以及图5(b)中，为了附图的简化，漏极电极和与其连接的接触孔的图示省略(在后面披露的图8、图9、图11、图12(a)、图12(b)、图14、图15(a)、图15(b)、图16、图17(a)以及图17(b)中也同样。)。
如图4例示那样，在开关部18，在连接到栅极配线G的顶栅电极g1、g2的下方设有大致U字状的硅层SL(半导体层)。另外，在该硅层SL的一部分的下方设有矩形形状的底栅电极21。该底栅电极21以在垂直于图4的纸面的方向(有源矩阵基板5的厚度方向)与顶栅电极g1、g2相互重合的方式设置。顶栅电极g1、g2和底栅电极21进行电容耦合。另外，硅层SL的一部分构成长方形状的保持电容产生用的区域31。该区域31位于与栅极配线G平行的保持电容电极配线H的下方。由此，产生规定的保持电容。
另外，如图5(a)和图5(b)所示，在有源矩阵基板5中，在例如包括玻璃基板的基板主体5a上按像素单位设有开关部18。在该开关部18中，底栅电极21形成于基板主体5a上。另外，在开关部18中，以覆盖底栅电极21和基板主体5a的方式形成有基底绝缘膜34，在该基底绝缘膜34上设有硅层SL。另外，在开关部18中，以覆盖硅层SL和基底绝缘膜34的方式形成有栅极绝缘膜35，在该栅极绝缘膜35上形成有顶栅电极g1、g2。
而且，在开关部18中，以覆盖顶栅电极g1、g2和栅极绝缘膜35的方式形成有层间绝缘膜36。在该层间绝缘膜36上形成有连接到源极配线S(图4)的源极电极33。该源极电极33通过以贯穿层间绝缘膜36和栅极绝缘膜35的方式设置的接触孔32连接到设于硅层SL的源极区域22。
另外，在开关部18中，上述薄膜晶体管Tr1、Tr2使用N型晶体管。即，在硅层SL设有以高浓度注入例如磷等N型杂质的源极区域22、高浓度区域26、漏极区域30(在图5(a)中分别用网状线图示)、以低浓度注入N型杂质的低浓度杂质区域(LDD区域：Lightly DopedDrain区域，在图5(a)中用点图示)23、25、27、29、以及设于顶栅电极g1、g2的正下方的P型的沟道区域24、28。此外，在漏极区域30通过未图示的接触孔连接着漏极电极(未图示。)。
另外，在开关部18中，如后详述，底栅电极21使用不透明的电极材料。底栅电极21构成为兼作遮光膜，该遮光膜防止来自图5的下侧的光，例如来自背光源装置3的照明光入射到低浓度杂质区域23、25、27、29和沟道区域24、28。由此，在开关部18中，能抑制基于上述照明光的光漏电流。
另外，在开关部18中，上述电容Cls包括位于顶栅电极g1、g2与底栅电极21之间的基底绝缘膜34和栅极绝缘膜35(即，未夹着硅层SL的部分)。另外，上述电容Cs包括位于底栅电极21与源极电极22的一部分以及低浓度杂质区域23之间的基底绝缘膜34。另外，上述电容Ci包括位于底栅电极21与低浓度杂质区域25、27以及高浓度区域26之间的基底绝缘膜34。另外，上述电容Cd包括位于底栅电极21与低浓度杂质区域29以及漏极区域30的一部分之间的基底绝缘膜34。
并且，对薄膜晶体管Tr1、Tr2的各部的端子电压Vs、Vd、电位Vi以及各电容Cls、Cs、Ci、Cd的各值进行了设定，使得在顶栅电极g1、g2的端子电压(电位)Vg是薄膜晶体管Tr1、Tr2处于截止状态的电位的情况下，底栅电极21的电位Vls为负电位。由此，在本实施方式的开关部18中，能将薄膜晶体管Tr1、Tr2设为截止状态，能将光漏电流设为0。即，通过上述的构成，能将漏电流设为与在未设置底栅电极21的构成中未照射光的状态相等。因此，能抑制漏电流的产生(详细后述)。
另外，在开关部18中，通过在将薄膜晶体管Tr1、Tr2设为导通状态的情况下针对底栅电极21施加电位，能使该开关部18的电流驱动力(即，导通电流)增大(详细后述)。
在此，对开关部18的制造方法具体地进行说明。
图5(a)和图5(b)中，将钼或者钨等金属通过溅射而在基板主体5a上成膜，利用光刻和蚀刻进行图案化，由此形成底栅电极21。该底栅电极21的膜厚为例如大约100～200nm。
接着，作为基底绝缘膜34，依次利用CVD(ChemiCal VaporDeposition：化学气相沉积)分别以100nm的膜厚形成例如SiN膜和SiO2膜。然后，在基底绝缘膜34的上方形成50nm的膜厚的非晶硅膜后，利用激光使非晶硅膜结晶化而成为多晶硅。并且，在该多晶硅中掺杂硼作为调整阈值用的沟道掺杂。
接着，在多晶硅的上方，以80nm的膜厚形成SiO2膜作为栅极绝缘膜35。并且，在该栅极绝缘膜35的上方形成钼或者钨等的金属膜，对其进行图案化，由此形成顶栅电极g 1、g2。并且，以这些顶栅电极g1、g2作为掩模，针对多晶硅以低浓度掺杂N型杂质、例如磷，由此形成低浓度杂质区域23、25、27、29。然后，在形成用于确保各低浓度杂质区域23、25、27、29的长度尺寸(LDD长度)的光致抗蚀剂后，为了形成源极区域22、高浓度区域26以及漏极区域30而掺杂磷。
在此，在低浓度杂质区域23、25、27、29中，以其片电阻值为50KΩ至150KΩ程度的方式调整掺杂量(例如，1×1013～1014/cm2)。该掺杂量设定为抵消先掺杂的沟道掺杂用的P型杂质(硼)的量。由此，形成N型的低浓度杂质区域23、25、27、29。另外，在源极区域22、高浓度区域26以及漏极区域30中，以其片电阻值为1KΩ以下的方式进行1×1015/cm2程度的磷的掺杂。然后，为了使杂质活性化，以500℃至600℃进行1小时热处理。此外，为了缩短热处理时间，可以利用例如灯退火装置以650℃至700℃进行几分钟热处理。
接着，分别形成100nm至300nm程度的SiO2膜和SiN膜作为层间绝缘膜36。然后，形成分别连接到源极电极33和漏极电极(未图示)的接触孔32和接触孔(未图示)，并且形成源极电极23、漏极电极以及配线用的金属膜(例如Al或者其合金)，将其图案化。
最后，虽然在图中未示出，但在形成上述的配线后形成基于树脂膜等的平坦化膜，在该平坦化膜上形成成为像素电极19的透明电极(例如，ITO)。另外，根据情况，利用Al、Ag或者其合金在ITO上形成反射电极。
在上述说明中，对由N型晶体管构成薄膜晶体管Tr1、Tr2的情况下的形成方法进行了说明。在由P型晶体管构成薄膜晶体管Tr1、Tr2的情况下，只要将用于形成源极区域22和漏极区域30的杂质设为P型杂质、例如硼即可。另外，因为利用上述的形成方法也能形成面板周边的驱动电路，所以也能将本结构的开关部18应用于要求低漏电流的开关元件等。
下面，也参照图6和图7对开关部18的漏电流的降低效果和导通电流的增大效果具体地进行说明。
图6是示出变更上述开关部的各部的电容比的情况下的顶栅电极的端子电压Vg和底栅电极的电位Vls的关系的坐标图。图7是示出上述开关部的底栅电极的电位Vls和低浓度杂质区域的电阻值Rnm的关系的坐标图。
在本实施方式的开关部18中，在图3所示的等价电路中，薄膜晶体管Tr1、Tr2为截止状态的情况下的底栅电极21的电位Vls利用下述的(1)式求出。
Vls＝(Vg×Cls+Vs×Cs+Vi×Ci+Vd×Cd)÷(Cls+Cs+Ci+Cd)        ———(1)
在此，各电容Cls、Cs、Ci、Cd根据薄膜晶体管Tr1、Tr2的尺寸来决定。因此，通过决定各端子电压Vg、Vs、Vd，且决定电位Vi(＝(Vd-Vs)/2)，能确定底栅电极21的电位Vls。另外，如上所述，对端子电压Vs、Vd、电位Vi以及各电容Cls、Cs、Ci、Cd的各值进行了设定，使得在顶栅电极g1、g2的端子电压(电位)Vg是薄膜晶体管Tr1、Tr2处于截止状态的电位的情况下，底栅电极21的电位Vls为负电位。即，通过设定电容Cls和电容Cs、Ci、Cd的比率，能将底栅电极21的电位Vls设为负电位(Vls＜0V)。
具体地，将例如电容Cs、Ci、Cd全部设为1，通过使电容Cls相对于该电容Cs、Ci、Cd的值变化，能确定底栅电极21的电位Vls。即，如图6中直线81、82、83、84所示，通过使电容Cs、Ci、Cd和电容Cls的电容比变化，能将底栅电极21的电位Vls设为负电位。此外，该图6所示的顶栅电极g1、g2的端子电压Vg和底栅电极21的电位Vls的关系是将每1个薄膜晶体管的源极/漏极间电压Vds设为5V计算的结果。另外，图6的直线80是示出顶栅电极g1、g2的端子电压Vg自身的直线，图6的直线90是与端子电压Vg无关地对底栅电极施加一定的电位的现有例的直线。
详细地，在将电容Cs(＝Ci＝Cd)和电容Cls之比设定为1∶1的情况下，如图6中直线81所示，底栅电极21的电位Vls相对于顶栅电极g1、g2的端子电压Vg变化。在该情况下，当将顶栅电极g1、g2的端子电压Vg设为-10V时，能将底栅电极21的电位Vls设为不足0V(负电位)。
另外，在将电容Cs(＝Ci＝Cd)和电容Cls之比设为1∶3的情况下，如图6中直线82所示，底栅电极21的电位Vls相对于顶栅电极g1、g2的端子电压Vg变化。在该情况下，当使顶栅电极g1、g2的端子电压Vg比-3V小时，能将底栅电极21的电位Vls设为不足0V。
另外，在将电容Cs(＝Ci＝Cd)和电容Cls之比设为1∶5的情况下，如图6中直线83所示，底栅电极21的电位Vls相对于顶栅电极g1、g2的端子电压Vg变化。在该情况下，当将顶栅电极g1、g2的端子电压Vg设为-2V时，能将底栅电极21的电位Vls设为不足0V。
另外，在将电容Cs(＝Ci＝Cd)和电容Cls之比设为1∶10的情况下，如图6中直线84所示，底栅电极21的电位Vls相对于顶栅电极g1、g2的端子电压Vg变化。在该情况下，当将顶栅电极g1、g2的端子电压Vg设为-1V时，能将底栅电极21的电位Vls设为不足0V。
在此，考虑顶栅电极g1、g2的端子电压Vg为薄膜晶体管Tr1、Tr2处于截止状态的电位的情况，即该端子电压Vg的最小值是-4V的情况。在该情况下，基于图6的直线82决定电容Cs(＝Ci＝Cd)和电容Cls之比。即，在上述的情况下，如果以电容Cs(＝Ci＝Cd)和电容Cls之比为1∶3以上的方式设定电容Cls，则能将底栅电极21的电位Vls设为负电位。
如上所述，在本实施方式的开关部18中，根据顶栅电极g1、g2的端子电压Vg设定该顶栅电极g1、g2与底栅电极21之间的电容值(即，电容Cls、Cs、Ci、Cd的各值)。即，对电容Cls、Cs、Ci、Cd的各值进行了设定，使得在输入到顶栅电极g1、g2的信号(施加电压)为薄膜晶体管Tr1、Tr2处于截止状态的电位的情况下，底栅电极21的电位Vls也使该薄膜晶体管Tr1、Tr2处于截止状态。由此，因为能将薄膜晶体管Tr1、Tr2设为完全截止状态，所以能实现可降低漏电流的构成。
此外，当薄膜晶体管Tr1、Tr2是P型晶体管时，对该薄膜晶体管Tr1、Tr2的各部的端子电压和电容进行了设定即可，使得在顶栅电极g1、g2的电位为该薄膜晶体管Tr1、Tr2处于截止状态的电位的情况下，底栅电极21的电位Vls为正电位。由此，能得到与上述N型晶体管同样的效果。
另外，在本实施方式的开关部18中，在顶栅电极g1、g2的端子电压Vg为正电位的情况下，与双栅结构的薄膜晶体管同样，能降低沟道区域24、28的电阻值和低浓度杂质区域23、25、27、29的电阻值。因此，能使导通电流增大。具体地，如图7的曲线85例示的那样，随着增大底栅电极21的电位Vls，低浓度杂质区域23、25、27、29的电阻值显著下降。具体地，在将电位Vls设为8V以上的情况下，与电位Vls为0V的情况相比，能将低浓度杂质区域23、25、27、29的电阻值设为一半以下的值。其结果是，在本实施方式的开关部18中，能使导通电流增大。
在如上所述构成的本实施方式的开关部(半导体装置)18中，硅层(半导体层)设于顶栅电极(主栅极电极)g1、g2与底栅电极(辅助栅极电极、遮光膜)21之间。底栅电极21对硅层SL的一方侧(基板侧)进行遮光。另外，顶栅电极g1、g2的电位由来自栅极配线(信号配线)G的栅极信号进行控制，底栅电极21的电位根据与顶栅电极g1、g2的电容耦合来决定。由此，在本实施方式的开关部18中，与上述现有例不同，不必形成底栅电极21用的接触孔。因此，在本实施方式中，能不会使结构复杂或者大型化地利用简单的制造方法得到能降低漏电流的开关部。
另外，通过使用如上述的开关部(半导体装置)18，能容易地构成小型且低消耗电力化的有源矩阵基板5和液晶显示装置(显示装置)1。
[第2实施方式]
图8是示出第2实施方式的开关部的主要部分的概略构成的平面图。图9是图8中的IX-IX线截面图。在图中，本实施方式和上述第1实施方式的主要的不同方面是如下方面：底栅电极不是形成为矩形形状，而是形成为梳齿状。此外，对与上述第1实施方式共同的要素标注相同附图标记，省略重复的说明。
即，如图8所示，在本实施方式的开关部18中，底栅电极37构成为梳齿状，设于硅层SL中的生成光漏电流的载流子生成区域(耗尽区域、即漏极接合部附近的区域)的下方。
具体地，如图9所示，底栅电极37在硅层SL的下方被分割成3个部分。底栅电极37的一部分位于源极区域22的一部分、低浓度杂质区域23、以及沟道区域24中的高浓度区域(源极区域22)侧的一部分的下方。该源极区域22的一部分、低浓度杂质区域23、以及沟道区域24中的高浓度区域(源极区域22)侧的一部分构成载流子生成区域。
另外，底栅电极37的另一部分位于沟道区域24中的高浓度区域26侧的一部分、低浓度杂质区域25、高浓度区域26、低浓度杂质区域27、以及沟道区域28中的高浓度区域26侧的一部分的下方。该沟道区域24中的高浓度区域26侧的一部分、低浓度杂质区域25、高浓度区域26、低浓度杂质区域27、以及沟道区域28中的高浓度区域26侧的一部分构成载流子生成区域。
而且，底栅电极37的又一部分位于沟道区域28中的高浓度区域(漏极区域30)侧的一部分、低浓度杂质区域29、以及漏极区域30的一部分的下方。该沟道区域28中的高浓度区域(漏极区域30)侧的一部分、低浓度杂质区域29、以及漏极区域30的一部分构成载流子生成区域。
通过上面的构成，在本实施方式中得到与上述第1实施方式同样的作用、效果。另外，在本实施方式中，因为底栅电极37设于上述载流子生成区域的下方，所以能防止光入射到载流子生成区域，能抑制漏电流的产生。
[第3实施方式]
图10是示出第3实施方式的开关部的等价电路的电路图。图11是示出图10所示的开关部的主要部分的概略构成的平面图。图12(a)和图12(b)分别是图11的XⅡa-XⅡa线截面图和XⅡb-XⅡb线截面图。在图中，本实施方式与上述第1实施方式的主要的不同方面为如下方面：相对于具有顶栅电极(主栅极电极)和底栅电极(辅助栅极电极)的薄膜晶体管，串联连接仅具有顶栅电极的薄膜晶体管(顶栅结构的晶体管)。此外，对与上述第1实施方式共同的要素标注相同附图标记，省略重复的说明。
即，如图10所示，在本实施方式的开关部18中，仅具有顶栅电极g1的薄膜晶体管Tr1(顶栅结构的晶体管)相对于具有顶栅电极g2和底栅电极38的薄膜晶体管Tr2串联连接。此外，薄膜晶体管Tr1因为仅具有顶栅电极g1，所以是所谓的单栅结构的晶体管。
具体地，在本实施方式的开关部18中，如图11、图12(a)以及图12(b)所示，底栅电极38在顶栅电极g2的下侧仅设于高浓度区域26的一部分、低浓度杂质区域27、沟道区域28、低浓度杂质区域29、以及漏极区域30的一部分的下方。
通过上面的构成，在本实施方式中，得到与上述第1实施方式同样的作用、效果。另外，在本实施方式中，通过串联连接薄膜晶体管Tr1、Tr2，能使每1个薄膜晶体管的源极/漏极间电压下降，能抑制漏电流的产生。另外，能利用双栅结构的薄膜晶体管Tr2补充基于串联连接的导通电流的下降量，能防止导通电流下降。
[第4实施方式]
图13是示出第4实施方式的开关部的等价电路的电路图。图14是示出图13所示的开关部的主要部分的概略构成的平面图。图15(a)和图15(b)分别是图14中的XVa-XVa线截面图和XVb-XVb线截面图。在图中，本实施方式和上述第1实施方式的主要的不同方面为如下方面：以从外部对仅具有顶栅电极的薄膜晶体管(顶栅结构的晶体管)施加漏极电压的方式串联连接多个薄膜晶体管。此外，对与上述第1实施方式共同的要素标注相同附图标记，省略重复的说明。
即，如图13所示，在本实施方式的开关部18中，串联连接4个薄膜晶体管Tr1、Tr2、Tr3、Tr4。另外，由外部施加漏极电压的一侧的薄膜晶体管、即分别连接到源极电极和漏极电极的两端的薄膜晶体管使用仅具有顶栅电极g1、g4的薄膜晶体管Tr1、Tr4(顶栅结构的晶体管)。此外，这样，两端的薄膜晶体管使用相同类型的薄膜晶体管Tr1、Tr4是因为源极电极和漏极电极有可能调换。另外，薄膜晶体管Tr1、Tr4因为仅具有顶栅电极，所以是所谓的单栅结构的晶体管。
另外，中央部的薄膜晶体管使用双栅结构的薄膜晶体管、即具有顶栅电极g2、g3(主栅极电极)和底栅电极39(辅助栅极电极)的薄膜晶体管Tr2、Tr3。
如图14和图15(a)所示，在硅层SL设有以高浓度注入例如磷等N型杂质的源极区域40、高浓度区域44、48、52以及漏极区域56(在图15(a)中用网状线图示)。另外，在硅层SL设有以低浓度注入N型杂质的低浓度杂质区域(LDD区域：Lightly Doped Drain区域，在图15(a)中用点图示)41、43、45、47、49、51、53、55。而且，在硅层SL设有P型的沟道区域42、46、50、54，P型的沟道区域42、46、50、54设于顶栅电极g 1、g2、g3、g4的正下方。此外，在漏极区域56通过未图示的接触孔连接着上述漏极电极。
另外，底栅电极39以位于顶栅电极g2、g3的下侧、且高浓度区域44的一部分、低浓度杂质区域45、沟道区域46、低浓度杂质区域47、高浓度区域48、低浓度杂质区域49、沟道区域50、低浓度杂质区域51以及高浓度区域52的一部分的下方的方式设置。
通过上面的构成，在本实施方式中，得到与上述第1实施方式同样的作用、效果。另外，在本实施方式中，在串联连接的多个薄膜晶体管Tr1～Tr4中，从外部对仅具有顶栅电极g1、g4的薄膜晶体管Tr1、Tr4施加漏极电压。由此，能抑制在薄膜晶体管Tr1～Tr4的截止状态下底栅电极39的电位由于漏极电压的影响而变动。
[第5实施方式]
图16是示出第5实施方式的开关部的主要部分的概略构成的平面图。图17(a)和图17(b)分别是图16中的XVⅡa-XVⅡa线截面图和XVⅡb-XVⅡb线截面图。在图中，本实施方式和上述第1实施方式的主要的不同方面是如下方面：在硅层设有偏置区域，并且在偏置区域、源极区域的一部分、以及漏极区域的一部分的下方设有底栅电极。此外，对与上述第1实施方式共同的要素标注相同附图标记，省略重复的说明。
即，如图16和图17所示，在本实施方式的开关部18中，偏置区域58、60形成于硅层SL。另外，底栅电极21以位于偏置区域58、60、源极区域22的一部分和漏极区域30的一部分的下方的方式设置。由这些偏置区域58、60、源极区域22的一部分和漏极区域30的一部分构成载流子生成区域。此外，在此所说的偏置区域58、60是指在低浓度杂质区域不含有杂质的区域或者含有与沟道区域相同的杂质的区域。
具体地，如图16和图17所示，在硅层SL形成有源极区域22、偏置区域58、高浓度区域59、偏置区域60以及漏极区域30。另外，底栅电极21以位于顶栅电极g1、g2的下侧、且源极区域22的一部分、偏置区域58、高浓度区域59、偏置区域60以及漏极区域30的一部分的下方的方式设置。
通过上面的构成，在本实施方式中，得到与上述第1实施方式同样的作用、效果。另外，在本实施方式中，在硅层SL形成有偏置区域58、60。并且，底栅电极21以位于作为载流子生成区域的偏置区域58、60、源极区域22的一部分、以及漏极区域30的一部分的下方的方式设置。由此，在本实施方式中，能防止光入射到上述载流子生成区域，能抑制漏电流的产生。另外，通过设置偏置区域58、60，与第1实施方式的构成相比，能使产生的漏电流进一步降低。
此外，上述的实施方式均为例示，不是限制性的。本发明的技术范围由权利要求来限定，与在此记载的构成均等的范围内的所有变更也包含于本发明的技术范围中。
例如，在上述说明中，例示液晶显示装置的有源矩阵基板所使用的像素电极用的开关部进行了说明。但是，半导体装置不限于上述的构成。即，半导体装置只要是具有对形成于位于主栅极电极与辅助栅极电极之间的半导体层的载流子生成区域进行遮光的遮光膜、辅助栅极电极的电位根据该辅助栅极电极和主栅极电极的电容耦合来决定的构成，则没有任何限定。具体地，能应用于例如半透射型、反射型的液晶面板或者有机EL(Electronic Luminescence：电致发光)元件、无机EL元件、场致发射显示器(Field EmissionDisPlay)等各种显示装置、使用于该显示装置的有源矩阵基板等。另外，除了像素电极用的开关部以外，在驱动电路等周边电路所使用的开关部等中也能应用本发明的一实施方式的半导体装置。另外，晶体管的串联连接数量不限于在上述的说明中例示的2～4个。
另外，在上述说明中，主栅极电极包括设于半导体层的上方的顶栅电极，辅助栅极电极包括设于半导体层的下方的底栅电极。但也可以是，主栅极电极包括设于半导体层的下方的底栅电极，辅助栅极电极包括设于半导体层的上方的顶栅电极。
另外，在上述说明中，底栅电极被用作遮光膜，但不限于该构成。具体地，可以使用透明电极构成底栅电极，并且在半导体层和底栅电极的下方设置遮光膜。
但是，如上述的各实施方式那样，兼作底栅电极和遮光膜的情况在能更可靠地防止半导体装置的结构复杂化和大型化、并且半导体装置的制造容易的方面优选。
工业上的可利用性
本发明对于能防止结构的复杂化和大型化、并且能实现漏电流降低的制造简单的半导体装置、使用该半导体装置的有源矩阵基板以及显示装置有用。

Claims (11)

1.一种半导体装置，具备具有主栅极电极和辅助栅极电极的晶体管，并且具备：
半导体层，其设于上述主栅极电极与上述辅助栅极电极之间；以及
遮光膜，其对形成于上述半导体层的载流子生成区域的一方侧进行遮光，
上述主栅极电极的电位由通过连接到该主栅极电极的信号配线提供的栅极信号进行控制，
上述辅助栅极电极的电位根据该辅助栅极电极和上述主栅极电极的电容耦合来决定。
2.根据权利要求1所述的半导体装置，
上述晶体管形成于基板上，
上述主栅极电极包括设于上述半导体层的与上述基板相反的一侧的顶栅电极，
上述辅助栅极电极包括设于上述半导体层的上述基板侧的底栅电极。
3.根据权利要求2所述的半导体装置，
上述底栅电极被用作上述遮光膜。
4.根据权利要求1～3中的任一项所述的半导体装置，
上述晶体管是N型晶体管，
对该晶体管的端子电压、以及在上述主栅极电极与辅助栅极电极之间形成的电容进行了设定，使得在上述主栅极电极的电位为上述晶体管处于截止状态的电位的情况下，上述辅助栅极电极的电位为负电位。
5.根据权利要求1～3中的任一项所述的半导体装置，
上述晶体管是P型晶体管，
对该晶体管的端子电压、以及在上述主栅极电极与辅助栅极电极之间形成的电容进行了设定，使得在上述主栅极电极的电位为上述晶体管处于截止状态的电位的情况下，上述辅助栅极电极的电位为正电位。
6.根据权利要求1～5中的任一项所述的半导体装置，
上述半导体层包含沟道区域、低浓度杂质区域以及高浓度区域，
上述载流子生成区域具有上述低浓度杂质区域、上述高浓度区域的一部分、以及上述沟道区域中的上述高浓度区域侧的一部分，
上述遮光膜以位于上述载流子生成区域的一方侧的方式设置。
7.根据权利要求1～5中的任一项所述的半导体装置，
上述半导体层包含偏置区域和高浓度区域，
上述载流子生成区域具有上述偏置区域和上述高浓度区域的一部分，
上述遮光膜以位于上述载流子生成区域的一方侧的方式设置。
8.根据权利要求1～7中的任一项所述的半导体装置，
顶栅结构的晶体管与具有上述主栅极电极和上述辅助栅极电极的上述晶体管串联连接。
9.根据权利要求8所述的半导体装置，
串联连接的多个晶体管中的由外部施加漏极电压的晶体管是上述顶栅结构的晶体管。
10.一种有源矩阵基板，其使用了权利要求1～9中的任一项所述的半导体装置。
11.一种显示装置，其使用了权利要求1～9中的任一项所述的半导体装置。
CN2010800358435A 2009-09-01 2010-08-09 半导体装置、有源矩阵基板以及显示装置 Pending CN102473736A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-201368 2009-09-01
JP2009201368 2009-09-01
PCT/JP2010/063463 WO2011027650A1 (ja) 2009-09-01 2010-08-09 半導体装置、アクティブマトリクス基板、及び表示装置

Publications (1)

Publication Number Publication Date
CN102473736A true CN102473736A (zh) 2012-05-23

Family

ID=43649196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800358435A Pending CN102473736A (zh) 2009-09-01 2010-08-09 半导体装置、有源矩阵基板以及显示装置

Country Status (5)

Country Link
US (1) US20120146043A1 (zh)
EP (1) EP2455974A1 (zh)
JP (1) JP5468612B2 (zh)
CN (1) CN102473736A (zh)
WO (1) WO2011027650A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811503A (zh) * 2014-02-19 2014-05-21 合肥鑫晟光电科技有限公司 阵列基板及制备方法、显示面板
CN105514120A (zh) * 2016-01-21 2016-04-20 京东方科技集团股份有限公司 一种双栅tft阵列基板及其制造方法和显示装置
CN106298960A (zh) * 2016-09-26 2017-01-04 友达光电股份有限公司 近场通讯感测装置
CN107533819A (zh) * 2015-05-25 2018-01-02 夏普株式会社 显示装置的驱动电路

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5855888B2 (ja) * 2011-09-30 2016-02-09 株式会社ジャパンディスプレイ 液晶表示装置
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US9965063B2 (en) * 2013-02-20 2018-05-08 Apple Inc. Display circuitry with reduced pixel parasitic capacitor coupling
WO2014139167A1 (zh) * 2013-03-15 2014-09-18 中国科学院宁波材料技术与工程研究所 一种改良栅结构的晶体管
GB2515750B (en) * 2013-07-01 2017-11-15 Flexenable Ltd Supressing Leakage Currents in a Multi - TFT Device
JP6410496B2 (ja) * 2013-07-31 2018-10-24 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ
TWI688102B (zh) 2013-10-10 2020-03-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6387560B2 (ja) * 2014-01-09 2018-09-12 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、表示装置および電子機器
JP2015206819A (ja) * 2014-04-17 2015-11-19 株式会社ジャパンディスプレイ 表示装置
JP6350984B2 (ja) 2014-04-24 2018-07-04 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 薄膜トランジスタ及び表示装置
KR102280266B1 (ko) * 2014-08-29 2021-07-22 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 채용한 유기 발광 표시 장치
CN104900654B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104752343B (zh) * 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104867870B (zh) * 2015-04-14 2017-09-01 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104900653B (zh) * 2015-04-14 2017-12-29 深圳市华星光电技术有限公司 Tft布局结构
US10706803B2 (en) 2015-05-25 2020-07-07 Sharp Kabushiki Kaisha Shift register circuit
US9935127B2 (en) * 2015-07-29 2018-04-03 Wuhan China Star Optoelectronics Technology Co., Ltd. Control circuit of thin film transistor
JP6602136B2 (ja) * 2015-09-30 2019-11-06 パナソニック液晶ディスプレイ株式会社 表示装置
KR102579829B1 (ko) 2018-03-22 2023-09-18 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR102617812B1 (ko) * 2018-05-10 2023-12-27 삼성디스플레이 주식회사 유기발광 표시 장치
KR102548131B1 (ko) * 2018-12-18 2023-06-27 엘지디스플레이 주식회사 박막 트랜지스터 및 디스플레이 패널
CN113540125B (zh) * 2021-07-13 2024-01-05 武汉天马微电子有限公司 阵列基板、显示面板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08211406A (ja) * 1995-02-02 1996-08-20 A G Technol Kk アクティブマトリクス表示素子
JP2002033480A (ja) * 2000-07-13 2002-01-31 Sharp Corp 薄膜トランジスタ、表示素子および投射型表示装置ならびに表示素子の製造方法
JP2002198537A (ja) * 2000-09-29 2002-07-12 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
CN1466007A (zh) * 2002-07-03 2004-01-07 日本电气株式会社 有源矩阵寻址反射式lcd及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04334062A (ja) * 1991-05-09 1992-11-20 Casio Comput Co Ltd 薄膜メモリトランジスタ
JPH04356966A (ja) * 1991-06-03 1992-12-10 Fujitsu Ltd 絶縁ゲート型電界効果トランジスタ
JPH0682834A (ja) * 1992-09-02 1994-03-25 Fuji Xerox Co Ltd アクティブマトリクスパネル
JPH1070283A (ja) * 1997-08-11 1998-03-10 Seiko Epson Corp 薄膜トランジスタ及びその製造方法
JP3918412B2 (ja) 2000-08-10 2007-05-23 ソニー株式会社 薄膜半導体装置及び液晶表示装置とこれらの製造方法
JP3866522B2 (ja) * 2001-02-14 2007-01-10 日本電気株式会社 アクティブマトリクス型液晶表示装置及びその製造方法
JP2003008026A (ja) 2001-06-26 2003-01-10 Sanyo Electric Co Ltd 半導体装置及びそれを用いたアクティブマトリクス型表示装置
TW546853B (en) * 2002-05-01 2003-08-11 Au Optronics Corp Active type OLED and the fabrication method thereof
TWI373853B (en) * 2009-03-16 2012-10-01 Au Optronics Corp Active device array substrate and method for fabricating thereof
TWI447983B (zh) * 2011-05-24 2014-08-01 Au Optronics Corp 半導體結構以及有機電致發光元件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08211406A (ja) * 1995-02-02 1996-08-20 A G Technol Kk アクティブマトリクス表示素子
JP2002033480A (ja) * 2000-07-13 2002-01-31 Sharp Corp 薄膜トランジスタ、表示素子および投射型表示装置ならびに表示素子の製造方法
JP2002198537A (ja) * 2000-09-29 2002-07-12 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
CN1466007A (zh) * 2002-07-03 2004-01-07 日本电气株式会社 有源矩阵寻址反射式lcd及其制作方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811503A (zh) * 2014-02-19 2014-05-21 合肥鑫晟光电科技有限公司 阵列基板及制备方法、显示面板
WO2015123975A1 (zh) * 2014-02-19 2015-08-27 京东方科技集团股份有限公司 阵列基板及制备方法、显示面板
US9947691B2 (en) 2014-02-19 2018-04-17 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof and display panel
CN107533819A (zh) * 2015-05-25 2018-01-02 夏普株式会社 显示装置的驱动电路
CN105514120A (zh) * 2016-01-21 2016-04-20 京东方科技集团股份有限公司 一种双栅tft阵列基板及其制造方法和显示装置
CN105514120B (zh) * 2016-01-21 2018-07-20 京东方科技集团股份有限公司 一种双栅tft阵列基板及其制造方法和显示装置
US10050151B2 (en) 2016-01-21 2018-08-14 Boe Technology Group Co., Ltd. Dual-gate TFT array substrate and manufacturing method thereof, and display device
CN106298960A (zh) * 2016-09-26 2017-01-04 友达光电股份有限公司 近场通讯感测装置
CN106298960B (zh) * 2016-09-26 2019-06-28 友达光电股份有限公司 近场通讯感测装置

Also Published As

Publication number Publication date
WO2011027650A1 (ja) 2011-03-10
JPWO2011027650A1 (ja) 2013-02-04
JP5468612B2 (ja) 2014-04-09
EP2455974A1 (en) 2012-05-23
US20120146043A1 (en) 2012-06-14

Similar Documents

Publication Publication Date Title
CN102473736A (zh) 半导体装置、有源矩阵基板以及显示装置
KR102235067B1 (ko) 반도체 장치
KR102083782B1 (ko) 표시 장치 및 그 제작 방법
KR102025531B1 (ko) 반도체 장치
JP2020178128A (ja) 半導体装置
JP2021145128A (ja) 半導体装置
CN102160105B (zh) 显示装置及其制造方法
JP2020095278A (ja) 半導体装置
CN102150191B (zh) 显示装置
TWI570936B (zh) 半導體裝置及其製造方法
CN107275367A (zh) 显示装置
US20120153289A1 (en) Semiconductor device, active matrix substrate, and display device
US9318513B2 (en) Semiconductor device, active matrix board, and display device
US20090009674A1 (en) Liquid crystal display panel and the manufacturing method of the same
US20120320004A1 (en) Semiconductor device, active matrix substrate, and display device
CN102484136A (zh) 半导体装置、有源矩阵基板以及显示装置
CN108445685B (zh) 显示装置及其形成方法
CN220476240U (zh) 显示装置
CN115527508A (zh) 显示装置及电子设备
KR20060121480A (ko) 액정 표시 장치 및 이의 제조방법
KR20070046310A (ko) 하이브리드 액정 표시 장치용 박막 트랜지스터 기판 및그의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120523