JP2015206819A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2015206819A
JP2015206819A JP2014085383A JP2014085383A JP2015206819A JP 2015206819 A JP2015206819 A JP 2015206819A JP 2014085383 A JP2014085383 A JP 2014085383A JP 2014085383 A JP2014085383 A JP 2014085383A JP 2015206819 A JP2015206819 A JP 2015206819A
Authority
JP
Japan
Prior art keywords
region
impurity region
semiconductor layer
channel region
light shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014085383A
Other languages
English (en)
Inventor
石井　達也
Tatsuya Ishii
達也 石井
飯塚　哲也
Tetsuya Iizuka
哲也 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2014085383A priority Critical patent/JP2015206819A/ja
Priority to US14/688,356 priority patent/US9658505B2/en
Publication of JP2015206819A publication Critical patent/JP2015206819A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】表示品位の良好な表示装置を提供する。
【解決手段】絶縁基板と、ポリシリコンによって形成された半導体層であって、第１不純物領域、第２不純物領域、及び、前記第１不純物領域と前記第２不純物領域との間に位置するチャネル領域を有する半導体層と、前記半導体層を覆う絶縁膜と、前記絶縁膜上に形成され前記チャネル領域と対向するゲート電極と、前記第１不純物領域に電気的に接続されたソース配線と、前記第２不純物領域に電気的に接続され、映像信号に応じた画素電位が書き込まれる画素電極と、前記絶縁基板と前記半導体層との間に位置し、前記ソース配線と対向する位置からずれた位置に配置され、前記チャネル領域と前記第２不純物領域との境界を含む領域に対向する遮光膜と、を備えた表示装置。
【選択図】 図６

Description

本発明の実施形態は、表示装置に関する。
近年、薄膜トランジスタを備えた表示装置が実用化されている。表示装置の一例として、液晶表示装置や有機エレクトロルミネッセンス（ＥＬ）表示装置等が挙げられる。このような薄膜トランジスタでは、その半導体層に光が照射されることにより、リーク電流が発生し、誤動作する虞がある。このため、半導体層に向かう光を遮光する遮光膜を設ける技術が提案されている。このとき、遮光膜と半導体層との間に寄生容量が発生するが、半導体層と対向する遮光膜の面積が大きくなるほど、寄生容量は大きくなる。一般的に、遮光膜は、半導体層のほぼ全体と対向しているため、比較的大きな寄生容量を生ずる。
ところで、ゲート配線とソース配線との交差部近傍に配置された薄膜トランジスタにおいて、半導体層の少なくとも一部がソース配線と重なるレイアウトでは、ソース配線と電気的に接続された側の半導体層の電位は、ソース配線に供給される映像信号に応じて変化する。このため、半導体層と容量結合している遮光膜の電位は、映像信号に応じて変化する。また、この遮光膜は、画素電極と電気的に接続された側の半導体層とも対向している。このため、画素電極に書き込まれ保持された画素電位は、遮光膜の電位変化によって不安定となる。したがって、同一のソース配線に電気的に接続された各画素では、ソース配線に供給される映像信号に応じて、保持している画素電位が乱れ、表示品位の劣化を招く虞がある。
特許第４１９７０１６号公報
本実施形態の目的は、表示品位の良好な表示装置を提供することにある。
本実施形態によれば、
絶縁基板と、ポリシリコンによって形成された半導体層であって、第１不純物領域、第２不純物領域、及び、前記第１不純物領域と前記第２不純物領域との間に位置するチャネル領域を有する半導体層と、前記半導体層を覆う絶縁膜と、前記絶縁膜上に形成され前記チャネル領域と対向するゲート電極と、前記第１不純物領域に電気的に接続されたソース配線と、前記第２不純物領域に電気的に接続され、映像信号に応じた画素電位が書き込まれる画素電極と、前記絶縁基板と前記半導体層との間に位置し、前記ソース配線と対向する位置からずれた位置に配置され、前記チャネル領域と前記第２不純物領域との境界を含む領域に対向する遮光膜と、を備えた表示装置が提供される。
本実施形態によれば、
絶縁基板と、ポリシリコンによって形成された半導体層であって、第１不純物領域、第２不純物領域、第３不純物領域、前記第１不純物領域と前記第２不純物領域との間に位置する第１チャネル領域、及び、前記第２不純物領域と前記第３不純物領域との間に位置する第２チャネル領域を有する半導体層と、前記半導体層を覆う絶縁膜と、前記絶縁膜上に形成され、前記第１チャネル領域と対向する第１ゲート電極、及び、前記第１ゲート電極と電気的に接続され前記第２チャネル領域と対向する第２ゲート電極と、前記第１不純物領域に電気的に接続されたソース配線と、前記第３不純物領域に電気的に接続され、映像信号に応じた画素電位が書き込まれる画素電極と、前記絶縁基板と前記半導体層との間に位置し、前記ソース配線と対向する位置からずれた位置に配置され、前記第２チャネル領域と前記第３不純物領域との境界を含む領域に対向する遮光膜と、を備えた表示装置が提供される。
図１は、本実施形態の表示装置を構成する表示パネルＰＮＬの構成及び等価回路を概略的に示す図である。 図２は、図１に示したアレイ基板ＡＲにおける画素ＰＸの基本構造を概略的に示す平面図である。 図３は、図２に示した画素ＰＸを含む表示パネルＰＮＬの構成を概略的に示す断面図である。 図４は、図２に示したスイッチング素子ＳＷの等価回路を示す図である。 図５は、実験で適用したスイッチング素子ＳＷの構成、及び、光リーク電流の測定結果を示す。 図６は、本実施形態の液晶表示装置に適用可能なスイッチング素子ＳＷの一構成例を概略的に示す平面図である。 図７は、図６に示したスイッチング素子ＳＷをＡ−Ｂ線で切断した構造を概略的に示す断面図である。 図８は、本実施形態の液晶表示装置に適用可能なスイッチング素子ＳＷの他の構成例を概略的に示す平面図である。 図９は、本実施形態の液晶表示装置に適用可能なスイッチング素子ＳＷの他の構成例を概略的に示す平面図である。 図１０は、ダブルゲート構造のスイッチング素子ＳＷにおける半導体層ＳＣと遮光層ＬＳとの位置関係を模式的に示す断面図である。 図１１は、シングルゲート構造のスイッチング素子ＳＷにおける半導体層ＳＣと遮光層ＬＳとの位置関係を模式的に示す断面図である。
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
図１は、本実施形態の表示装置を構成する表示パネルＰＮＬの構成及び等価回路を概略的に示す図である。なお、ここでは、表示装置の一例として、液晶表示装置を例に説明する。
すなわち、液晶表示装置は、アクティブマトリクスタイプの透過型の表示パネルＰＮＬを備えている。表示パネルＰＮＬは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、アレイ基板ＡＲと対向基板ＣＴとの間のセルギャップに保持された液晶層ＬＱと、を備えている。アレイ基板ＡＲ及び対向基板ＣＴは、シール材ＳＥによって貼り合わせられている。このような表示パネルＰＮＬは、シール材ＳＥによって囲まれた内側に、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、マトリクス状に配置された複数の画素ＰＸによって構成されている。
アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、ゲート配線Ｇ（Ｇ１〜Ｇｎ）、容量線Ｃ（Ｃ１〜Ｃｎ）、ソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。各容量線Ｃは、アクティブエリアＡＣＴの外側に引き出され、補助容量電圧が供給される電圧印加部ＶＣＳと電気的に接続されている。
各画素ＰＸは、スイッチング素子ＳＷ、液晶容量ＣＬＣ、液晶容量ＣＬＣと並列の蓄積容量ＣＳなどで構成されている。液晶容量ＣＬＣは、スイッチング素子ＳＷに接続された画素電極ＰＥと、コモン電位の給電部ＶＣＯＭと電気的に接続された共通電極ＣＥと、画素電極ＰＥと共通電極ＣＥとの間に介在する液晶層ＬＱとで構成されている。
スイッチング素子ＳＷは、薄膜トランジスタ（ＴＦＴ）によって構成され、ゲート配線Ｇ及びソース配線Ｓに電気的に接続されている。ゲート配線Ｇには、スイッチング素子ＳＷをオンオフ制御するための制御信号が供給される。ソース配線Ｓには、映像信号が供給される。スイッチング素子ＳＷは、ゲート配線Ｇに供給された制御信号に基づいてオンした際に、ソース配線Ｓに供給された映像信号に応じた画素電位を画素電極ＰＥに書き込む。コモン電位の共通電極ＣＥと画素電位の画素電極ＰＥとの間の電位差により、液晶層ＬＱに電圧が印加され、液晶層ＬＱに含まれる液晶分子の配向が制御される。
蓄積容量ＣＳは、液晶層ＬＱに印加される電圧を一定期間保持するものであって、絶縁膜を介して対向する一対の電極で構成されている。例えば、蓄積容量ＣＳは、画素電極ＰＥと同電位の第１電極と、容量線Ｃの一部あるいは容量線Ｃと電気的に接続された第２電極と、第１電極と第２電極との間に介在する絶縁膜と、で構成されている。
なお、表示パネルＰＮＬの詳細な構成についてはここでは説明を省略するが、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｅｎｄ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｅｄ）モードなどの主として縦電界を利用するモードでは、画素電極ＰＥがアレイ基板ＡＲに備えられる一方で、共通電極ＣＥが対向基板ＣＴに備えられる。また、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードなどの主として横電界を利用するモードでは、画素電極ＰＥ及び共通電極ＣＥの双方がアレイ基板ＡＲに備えられる。
図２は、図１に示したアレイ基板ＡＲにおける画素ＰＸの基本構造を概略的に示す平面図である。なお、ここでは、表示モードの一例として、ＦＦＳモードを適用した表示パネルＰＮＬの画素構造について説明する。図中では、説明に必要な主要部のみを図示している。
ゲート配線Ｇ１及びゲート配線Ｇ２は、第１方向Ｘに沿ってそれぞれ延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第２方向Ｙに沿ってそれぞれ延出し、ゲート配線Ｇ１及びゲート配線Ｇ２と交差している。スイッチング素子ＳＷは、ゲート配線Ｇ１とソース配線Ｓ１との交差部付近に位置し、ゲート配線Ｇ１及びソース配線Ｓ１と電気的に接続されている。スイッチング素子ＳＷは、半導体層ＳＣを備えている。半導体層ＳＣは、例えばポリシリコンによって形成されている。
図示した例のスイッチング素子ＳＷは、第１ゲート電極ＷＧ１及び第２ゲート電極ＷＧ２を有するダブルゲート構造である。第１ゲート電極ＷＧ１及び第２ゲート電極ＷＧ２は、例えば、いずれもゲート配線Ｇ１の一部である。半導体層ＳＣは、第１ゲート電極ＷＧ１及び第２ゲート電極ＷＧ２と交差し、一端側がソース配線Ｓ１と電気的に接続され、他端側が画素電極ＰＥと電気的に接続されている。図示した例では、ソース配線Ｓ１は、コンタクトホールＣＨ１を介して半導体層ＳＣの一端側にコンタクトしている。また、半導体層ＳＣの他端側と画素電極ＰＥとの間には、中継電極ＲＥが位置している。中継電極ＲＥは、コンタクトホールＣＨ２を介して半導体層ＳＣの他端側にコンタクトしている。画素電極ＰＥは、コンタクトホールＣＨ３を介して中継電極ＲＥにコンタクトしている。
共通電極ＣＥは、複数の画素電極ＰＥと対向するように形成されている。画素電極ＰＥの各々は、共通電極ＣＥの上方に配置されている。画素電極ＰＥには、共通電極ＣＥと向かい合う複数のスリットＳＬが形成されている。
図３は、図２に示した画素ＰＸを含む表示パネルＰＮＬの構成を概略的に示す断面図である。
アレイ基板ＡＲは、ガラス基板や樹脂基板などの透明な第１絶縁基板１０を用いて形成されている。アレイ基板ＡＲは、第１絶縁基板１０の対向基板ＣＴに対向する側に、共通電極ＣＥ、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第４絶縁膜１４、第５絶縁膜１５、第１配向膜ＡＬ１などを備えている。
第１絶縁膜１１は、第１絶縁基板１０の内面に配置されている。第２絶縁膜１２は、第１絶縁膜１１の上に配置されている。第３絶縁膜１３は、第２絶縁膜１２の上に配置されている。第４絶縁膜１４は、第３絶縁膜１３の上に配置されている。第１絶縁膜１１、第２絶縁膜１２、及び、第３絶縁膜１３は、例えばシリコン窒化物やシリコン酸化物などの無機系材料を用いて形成されている。第４絶縁膜１４は、例えばアクリル樹脂などの有機系材料を用いて形成されている。なお、図示しないスイッチング素子の半導体層は第１絶縁膜１１と第２絶縁膜１２との間に位置し、ゲート配線やスイッチング素子のゲート電極は第２絶縁膜１２と第３絶縁膜１３との間に位置し、ソース配線や中継電極は第３絶縁膜１３と第４絶縁膜１４との間に位置している。
共通電極ＣＥは、第４絶縁膜１４の上に配置されている。共通電極ＣＥは、透明な導電材料、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などによって形成されている。共通電極ＣＥは、第５絶縁膜１５によって覆われている。第５絶縁膜１５は、シリコン窒化物などの無機系材料を用いて形成されている。
画素電極ＰＥは、第５絶縁膜１５の上に配置され、共通電極ＣＥと向かい合っている。画素電極ＰＥには、スリットＳＬが形成されている。画素電極ＰＥは、透明な導電材料、例えば、ＩＴＯやＩＺＯなどによって形成されている。画素電極ＰＥは、第１配向膜ＡＬ１によって覆われている。第１配向膜ＡＬ１は、第５絶縁膜１５も覆っている。第１配向膜ＡＬ１は、水平配向性を示す材料によって形成され、アレイ基板ＡＲの液晶層ＬＱに接する面に配置されている。
一方、対向基板ＣＴは、ガラス基板や樹脂基板などの透明な第２絶縁基板２０を用いて形成されている。対向基板ＣＴは、第２絶縁基板２０のアレイ基板ＡＲに対向する側に、ブラックマトリクス（遮光部材）ＢＭ、カラーフィルタＣＦ１乃至ＣＦ３、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。
ブラックマトリクスＢＭは、第２絶縁基板２０の内面に配置されている。ブラックマトリクスＢＭは、画素の境界に沿って形成されており、ゲート配線、ソース配線、スイッチング素子などの配線部の直上に位置している。ブラックマトリクスＢＭは、黒色の樹脂材料や、遮光性の金属材料によって形成されている。
カラーフィルタＣＦ１乃至ＣＦ３のそれぞれは、第２絶縁基板２０の内面に配置されている。一例として、カラーフィルタＣＦ１は、緑色に着色された樹脂材料によって形成されている。カラーフィルタＣＦ２は、青色に着色された樹脂材料によって形成されている。カラーフィルタＣＦ３は、赤色に着色された樹脂材料によって形成されている。
オーバーコート層ＯＣは、カラーフィルタＣＦ１乃至ＣＦ３を覆っている。オーバーコート層ＯＣは、透明な樹脂材料によって形成されている。オーバーコート層ＯＣは、第２配向膜ＡＬ２によって覆われている。第２配向膜ＡＬ２は、水平配向性を示す材料によって形成され、対向基板ＣＴの液晶層ＬＱに接する面に配置されている。
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴの間には、図示しない柱状スペーサなどにより、所定のセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、セルギャップが形成された状態でシール材によって貼り合わせられている。液晶層ＬＱは、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間に形成されたセルギャップに封入された液晶分子を含む液晶組成物によって構成されている。
このような構成の表示パネルＰＮＬに対して、その背面側には、バックライトＢＬが配置されている。バックライトＢＬとしては、種々の形態が適用可能であるが、詳細な構造については説明を省略する。バックライトＢＬは、表示パネルＰＮＬに向けて光を照射する。
アレイ基板ＡＲの外面すなわち第１絶縁基板１０の外面には、第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が配置されている。対向基板ＣＴの外面すなわち第２絶縁基板２０の外面には、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が配置されている。第１偏光板ＰＬ１の第１吸収軸及び第２偏光板ＰＬ２の第２吸収軸は、例えばクロスニコルの位置関係にある。
図４は、図２に示したスイッチング素子ＳＷの等価回路を示す図である。ここでは、ダブルゲート構造であり、且つ、半導体層の不純物濃度が異なる高濃度領域及び低濃度領域を有する構造のスイッチング素子ＳＷについて説明するが、スイッチング素子ＳＷの構造は、図示した例に限定されるものではない。
図示した例では、スイッチング素子ＳＷにおいて、ソース配線Ｓ１と接続される一端側端子の電位をＶｓとし、画素電極ＰＥと接続される他端側端子の電位をＶｄとしたとき、Ｖｄ＞Ｖｓの関係にある状態は、画素電極ＰＥにプラスフィールドの電荷が保持されている場合に相当し、Ｖｄ＜Ｖｓの関係にある状態は、画素電極ＰＥにマイナスフィールドの電荷が保持されている場合に相当する。
スイッチング素子ＳＷの半導体層ＳＣは、第１不純物領域Ｒ１、第２不純物領域Ｒ２、第３不純物領域Ｒ３、第１チャネル領域ＣＮ１、及び、第２チャネル領域ＣＮ２を有している。第１チャネル領域ＣＮ１は、第１不純物領域Ｒ１と第２不純物領域Ｒ２との間に位置している。第２チャネル領域ＣＮ２は、第２不純物領域Ｒ２と第３不純物領域Ｒ３との間に位置している。第１ゲート電極ＷＧ１は、第１チャネル領域ＣＮ１と対向している。第２ゲート電極ＷＧ２は、第２チャネル領域ＣＮ２と対向している。
第１不純物領域Ｒ１、第２不純物領域Ｒ２、及び、第３不純物領域Ｒ３は、いずれも半導体層ＳＣに不純物が注入された領域に相当する。第１不純物領域Ｒ１は、スイッチング素子ＳＷの一端側（ソース配線側）に位置している。第３不純物領域Ｒ３は、スイッチング素子ＳＷの他端側（画素電極側）に位置している。
第１不純物領域Ｒ１は、第１高濃度領域ＲＨ１及び第１低濃度領域ＲＬ１を有している。第３不純物領域Ｒ３は、第３高濃度領域ＲＨ３及び第３低濃度領域ＲＬ３を有している。第２不純物領域Ｒ２は、ここでは、その全体が第２低濃度領域ＲＬ２に相当する。
第１低濃度領域ＲＬ１は、第１高濃度領域ＲＨ１と第１チャネル領域ＣＮ１との間に位置している。第２不純物領域Ｒ２あるいは第２低濃度領域ＲＬ２は、第１チャネル領域ＣＮ１と第２チャネル領域ＣＮ２との間に位置している。第３低濃度領域ＲＬ３は、第３高濃度領域ＲＨ３と第２チャネル領域ＣＮ２との間に位置している。
ところで、発明者は、スイッチング素子ＳＷの動作時に、半導体層ＳＣに光が照射された場合に、画素電極側に位置する不純物領域において、ソース配線側に位置する不純物領域に比べて光リーク電流が相対的に発生しやすいと推察している。
ここで、上述したダブルゲート構造のスイッチング素子ＳＷにおいて、光リーク電流（或いは光励起電流、即ち、光が照射されることによる電子の励起に起因して生じる電流、）の発生を確認するための実験を行った。この実験では、図３に示した等価回路に相当するテスト用のスイッチング素子ＳＷを作成し、このスイッチング素子ＳＷに対して、その上方からレーザー光を照射しながらソース配線側から画素電極側に向かって走査し、光リーク電流の大きさを測定した。
図５は、実験で適用したスイッチング素子ＳＷの構成、及び、光リーク電流の測定結果を示す。なお、図中の横軸はレーザー光が照射された光照射位置を示しており、図中の縦軸は光リーク電流の大きさ（但し、所定の値で規格化された相対値）を示している。
図示した測定結果は、いずれの光照射位置でも光リーク電流の値がプラスの値を示している。この測定結果によれば、第３不純物領域Ｒ３に光スポットが照射された場合には、第１不純物領域Ｒ１及び第２不純物領域Ｒ２にそれぞれ光スポットが照射された場合よりも、大きな光リーク電流が流れることを示している。
一般に、液晶表示装置では、いわゆる焼き付きを防止するために交流駆動が採用される。つまり、画素電極ＰＥには、マイナスフィールドの電荷とプラスフィールドの電荷とが交互に保持される。スイッチング素子ＳＷのソース及びドレインは、画素電極側不純物領域とソース配線側不純物領域との間で交互に変化する。すなわち、画素電極ＰＥにマイナスフィールドの電荷が保持される場合には、画素電極側の不純物領域がソース領域となりソース配線側の不純物領域がドレイン領域となるのに対して、画素電極ＰＥにプラスフィールドの電荷が保持される場合には、画素電極側の不純物領域はドレイン領域となりソース配線側の不純物領域がソース領域となる。
マイナスフィールドの時には、ソース配線側に位置するドレイン領域で生じた光励起電子はソース配線に注入されるものの、ソース配線は電位を供給する側であるため、その電位はほとんど変化しない。一方、プラスフィールドの時には、画素電極側に位置するドレイン領域で生じた光励起電子はプラスフィールドの電荷を保持した画素電極に注入される。このため、画素電極に保持された画素電位が低下する。つまり、プラスフィールドの時には、マイナスフィールドの時よりも顕著に光リークが発生する。
次に、本実施形態に係るスイッチング素子ＳＷの構成例について説明する。
図６は、本実施形態の液晶表示装置に適用可能なスイッチング素子ＳＷの一構成例を概略的に示す平面図である。
図示した例では、半導体層ＳＣは、略Ｌ字形に形成されている。第１不純物領域Ｒ１、第１チャネル領域ＣＮ１、第２不純物領域Ｒ２、第２チャネル領域ＣＮ２、及び、第３不純物領域Ｒ３は、この順に並んでいる。第１高抵抗領域ＲＨ１、第１低抵抗領域ＲＬ１、第１チャネル領域ＣＮ１、及び、第２不純物領域Ｒ２（あるいは、第２低抵抗領域ＲＬ２）は、第２方向Ｙに並んでいる。第２不純物領域Ｒ２は、約９０度に屈曲している。第２不純物領域Ｒ２、第２チャネル領域ＣＮ２、第３低抵抗領域ＲＬ３、及び、第３高抵抗領域ＲＨ３は、第１方向Ｘに並んでいる。半導体層ＳＣのうち、第２方向Ｙに延出した部分（第１高抵抗領域ＲＨ１、第１低抵抗領域ＲＬ１、第１チャネル領域ＣＮ１、及び、第２不純物領域Ｒ２の一部）については、ソース配線Ｓ１と対向している。
本実施形態では、半導体層ＳＣのうち、主に光リークが顕著に発生する領域は、遮光膜ＬＳによって遮光されている。すなわち、遮光膜ＬＳは、上述した実験に基づき、半導体層ＳＣのうちの光リークが顕著に発生する領域、すなわち、第２チャネル領域ＣＮ２と第３不純物領域Ｒ３との境界を含む領域に対向するように配置されている。図示した例では、遮光膜ＬＳは、第２チャネル領域ＣＮ２及び第３不純物領域Ｒ３に跨って延在しており、第２チャネル領域ＣＮ２と対向する一端部ＬＳＡと、第３不純物領域Ｒ３の第３低抵抗領域ＲＬ３と対向する他端部ＬＳＢと、を有している。つまり、遮光膜ＬＳは、半導体層ＳＣのうち、第２チャネル領域ＣＮ２の画素電極側の領域、及び、第３不純物領域Ｒ３の第２チャネル領域ＣＮ２と隣接する側の領域とそれぞれ対向している。その一方で、遮光膜ＬＳは、第１不純物領域Ｒ１、第１チャネル領域ＣＮ１、第２不純物領域Ｒ２、及び、第３高抵抗領域ＲＨ３とは対向していない。また、遮光膜ＬＳは、島状に形成され、ソース配線Ｓ１と対向する位置からずれた位置に配置されている。このため、遮光膜ＬＳは、ソース配線Ｓ１との間、あるいは、半導体層ＳＣのソース配線側の領域との間で不所望な寄生容量を形成することはない。さらには、遮光膜ＬＳは、ゲート配線Ｇ１の第１方向Ｘに延出した部分と対向する位置からずれた位置に配置されている。このため、遮光膜ＬＳは、ゲート配線Ｇ１との間でも不所望な寄生容量を形成することはない。
第１ゲート電極ＷＧ１は、第１チャネル領域ＣＮ１と対向している。第２ゲート電極ＷＧ２は、第２チャネル領域ＣＮ２と対向している。中継電極ＲＥは、第３不純物領域Ｒ３と対向している。中継電極ＲＥは、ソース配線Ｓ１などと同一の金属材料によって形成されている。
図７は、図６に示したスイッチング素子ＳＷをＡ−Ｂ線で切断した構造を概略的に示す断面図である。
遮光膜ＬＳは、第１絶縁基板１０と半導体層ＳＣとの間に位置している。図示した例では、遮光膜ＬＳは、第１絶縁基板１０の内面に配置され、第１絶縁膜１１によって覆われている。このような遮光膜ＬＳは、例えば、モリブデン（Ｍｏ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）など金属材料を用いて形成されている。
半導体層ＳＣは、第１絶縁膜１１の上に配置され、第２絶縁膜１２によって覆われている。半導体層ＳＣにおいて、その一端側から他端側に向かって、第１高濃度領域ＲＨ１、第１低濃度領域ＲＬ１、第１チャネル領域ＣＮ１、第２不純物領域Ｒ２、第２チャネル領域ＣＮ２、第３低濃度領域ＲＬ３、及び、第３高濃度領域ＲＨ３がこの順に並んでいる。第２チャネル領域ＣＮ２は、遮光膜ＬＳの一端部ＬＳＡの直上に位置している。第３低濃度領域ＲＬ３は、遮光膜ＬＳの他端部ＬＳＢの直上に位置している。
第１ゲート電極ＷＧ１及び第２ゲート電極ＷＧ２は、第２絶縁膜１２の上に配置され、第３絶縁膜１３によって覆われている。第１ゲート電極ＷＧ１は、第１チャネル領域ＣＮ１の直上に位置している。第２ゲート電極ＷＧ２は、第２チャネル領域ＣＮ２の直上に位置している。
ソース配線Ｓ１及び中継電極ＲＥは、第３絶縁膜１３の上に配置され、第４絶縁膜１４によって覆われている。ソース配線Ｓ１は、第２絶縁膜１２及び第３絶縁膜１３を貫通するコンタクトホールＣＨ１を介して第１高濃度領域ＲＨ１にコンタクトしている。中継電極ＲＥは、第２絶縁膜１２及び第３絶縁膜１３を貫通するコンタクトホールＣＨ２を介して第３高濃度領域ＲＨ３にコンタクトしている。中継電極ＲＥは、第３低濃度領域ＲＬ３、及び、第３高濃度領域ＲＨ３の直上に位置している。
なお、図示しない画素電極は、第４絶縁膜１４を貫通するコンタクトホールを介して中継電極ＲＥにコンタクトしている。
第１ゲート電極ＷＧ１及び第２ゲート電極ＷＧ２を含むゲート配線Ｇ１、ソース配線Ｓ１、及び、中継電極ＲＥは、例えば、モリブデン（Ｍｏ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）など金属材料を用いて形成されている。
本実施形態によれば、スイッチング素子ＳＷの半導体層ＳＣは、その裏面側（つまりバックライトが配置される側）に配置された遮光膜ＬＳと対向している。遮光膜ＬＳは、半導体層ＳＣのうち、光リークが顕著に発生する領域、特に、画素電極側に位置するチャネル領域（上記の第２チャネル領域）と不純物領域（上記の第３不純物領域）との境界を含む領域と対向するように配置されている。このため、半導体層ＳＣにおいて光リークが発生しやすい領域に向かうバックライト光を遮光することが可能となる。したがって、スイッチング素子ＳＷにおける光リークを抑制することが可能となる。これにより、光リークに起因したスイッチング素子ＳＷの誤動作、及び、画素電極ＰＥが保持している画素電位の変動を抑制することが可能となる。
なお、半導体層ＳＣの表面側については、画素電極側に位置するチャネル領域（上記の第２チャネル領域）はゲート電極（上記の第２ゲート電極）によって遮光され、また、不純物領域（上記の第３不純物領域）は中継電極によって遮光されているため、表示パネルＰＮＬの内部で散乱した光に起因した光リークも抑制することが可能となる。また、外部から表示パネルＰＮＬに入射する外光は、スイッチング素子ＳＷの直上に位置するブラックマトリクスによって遮光されるため、外光に起因した光リークも抑制することが可能となる。
一方で、遮光膜ＬＳは、光リークがほとんど発生しない半導体層ＳＣの領域、特に、ソース配線側の領域とは対向していない。特に、遮光膜ＬＳは、ソース配線と対向する位置からずれた位置に配置されている。このため、遮光膜ＬＳの設置面積を低減することができ、遮光膜と半導体層との間の寄生容量を低減することが可能となる。また、半導体層ＳＣのうち、ソース配線側の領域と遮光膜ＬＳとは対向していないため、ソース配線側での遮光膜ＬＳと半導体層ＳＣとの容量結合が防止され、ソース配線に供給される映像信号にかかわらず、遮光膜ＬＳの電位を安定化することが可能となる。このため、遮光膜ＬＳと容量結合している半導体層ＳＣの画素電極側の領域の電位が安定化し、画素電極ＰＥに保持される画素電位の乱れを抑制することが可能となる。したがって、良好な表示品位を得ることが可能となる。
また、遮光膜ＬＳの設置面積を低減することにより、表示に寄与する面積の低減を抑制することが可能となる。
次に、スイッチング素子ＳＷの他の構成例について説明する。
図８は、本実施形態の液晶表示装置に適用可能なスイッチング素子ＳＷの他の構成例を概略的に示す平面図である。
図示した構成例は、図６に示した構成例と比較して、遮光膜ＬＳが第１方向Ｘに拡張された点で相違している。すなわち、遮光膜ＬＳは、第２不純物領域Ｒ２、第２チャネル領域ＣＮ２、及び、第３不純物領域Ｒ３に跨って延在している。より具体的には、遮光膜ＬＳは、第２チャネル領域ＣＮ２の全体と対向し、第２不純物領域Ｒ２と対向する一端部ＬＳＡと、第３不純物領域Ｒ３（第３低抵抗領域ＲＬ３）と対向する他端部ＬＳＢと、を有している。つまり、遮光膜ＬＳは、半導体層ＳＣのうち、第２不純物領域Ｒ２の第２チャネル領域ＣＮ２と隣接する側の領域、第２チャネル領域ＣＮ２、及び、第３不純物領域Ｒ３の第２チャネル領域ＣＮ２と隣接する側の領域とそれぞれ対向している。その一方で、遮光膜ＬＳは、第１不純物領域Ｒ１、第１チャネル領域ＣＮ１、及び、第３高抵抗領域ＲＨ３とは対向していない。また、遮光膜ＬＳは、ソース配線Ｓ１と対向する位置、及び、ゲート配線Ｇ１の第１方向Ｘに延出した部分と対向する位置からずれた位置に配置されている。
このような構成例においても、上述した構成例と同様の効果が得られる。加えて、第２チャネル領域ＣＮ２の直下、あるいは、第２ゲート電極ＷＧ２の直下において、遮光膜ＬＳに起因した段差が緩和され、薄膜の途切れを抑制することが可能となる。
このような遮光膜ＬＳにおいて、第２不純物領域Ｒ２と第２チャネル領域ＣＮ２との境界から一端部ＬＳＡまでの第１方向Ｘに沿った距離Ａは、第２チャネル領域ＣＮ２と第３不純物領域Ｒ３との境界から他端部ＬＳＢまでの第１方向Ｘに沿った距離Ｂよりも短い。すなわち、距離Ａについては、先に形成する遮光膜ＬＳと後に形成する半導体層ＳＣとの加工精度の誤差を許容するために、約１μｍ以下の長さに設定されていれば良い。一方、距離Ｂについては、遮光膜ＬＳと半導体層ＳＣとの加工精度の誤差に加えて、上記の通り、光リークが顕著に発生する領域を確実に遮光するための長さが必要であり、距離Ａよりも長く、約４μｍ程度に設定されることが望ましい。これにより、半導体層ＳＣでの光リークを抑制できるとともに、遮光膜ＬＳでの段差を緩和することが可能となる。
図９は、本実施形態の液晶表示装置に適用可能なスイッチング素子ＳＷの他の構成例を概略的に示す平面図である。
図示した構成例は、図８に示した構成例と比較して、遮光膜ＬＳがさらに第１方向Ｘ及び第２方向Ｙに拡張された点で相違している。すなわち、遮光膜ＬＳは、第２不純物領域Ｒ２、第２チャネル領域ＣＮ２、及び、第３不純物領域Ｒ３に跨って延在している。より具体的には、遮光膜ＬＳは、第２チャネル領域ＣＮ２の全体と対向し、第２不純物領域Ｒ２と対向する一端部ＬＳＡと、第３不純物領域Ｒ３（第３低抵抗領域ＲＬ３）と対向する他端部ＬＳＢと、を有している。また、遮光膜ＬＳは、ゲート電極ＷＧ１の一部、及び、中継電極ＲＥの一部と対向する領域まで延在している。その一方で、遮光膜ＬＳは、第１不純物領域Ｒ１、第１チャネル領域ＣＮ１、及び、第３高抵抗領域ＲＨ３とは対向していない。また、遮光膜ＬＳは、ソース配線Ｓ１と対向する位置、及び、ゲート配線Ｇ１の第１方向Ｘに延出した部分と対向する位置からずれた位置に配置されている。
このような構成例においても、上述した構成例と同様の効果が得られる。加えて、ゲート配線Ｇ１と遮光膜ＬＳとの間に比較的大きな寄生容量が形成される。このため、アレイ基板ＡＲを製造する過程において、特に、ゲート配線等を形成した後のプロセスでゲート配線が帯電したとしても、スイッチング素子に形成された寄生容量で電荷を吸収することができ、スイッチング素子などの静電破壊を抑制することが可能となる。なお、遮光膜ＬＳの設置面積については、ブラックマトリクスＢＭと対向する範囲内で拡大することが可能である。
次に、本実施形態のバリエーションについて説明する。
図１０は、ダブルゲート構造のスイッチング素子ＳＷにおける半導体層ＳＣと遮光層ＬＳとの位置関係を模式的に示す断面図である。なお、図中の遮光層ＬＳと半導体層ＳＣとの間には上記の第１絶縁膜が介在し、半導体層ＳＣと第１ゲート電極ＷＧ１及び第２ゲート電極ＷＧ２との間には上記の第２絶縁膜が介在しているが、図示を省略している。
図中の（Ａ）で示したスイッチング素子ＳＷでは、半導体層ＳＣは、第１不純物領域Ｒ１、第１ゲート電極ＷＧ１と重なる第１チャネル領域ＣＮ１、第２不純物領域Ｒ２、第２ゲート電極ＷＧ２と重なる第２チャネル領域ＣＮ２、及び、第３不純物領域Ｒ３を有している。第１不純物領域Ｒ１、第２不純物領域Ｒ２、及び、第３不純物領域Ｒ３は、いずれも比較的高濃度の不純物を含む高濃度領域に相当する。第１不純物領域Ｒ１はソース配線と電気的に接続され、第３不純物領域Ｒ３は画素電極と電気的に接続される。このようなスイッチング素子ＳＷにおいては、遮光層ＬＳは、少なくとも、半導体層ＳＣの第２チャネル領域ＣＮ２及び第３不純物領域Ｒ３に跨って対向している。遮光層ＬＳは、図中の破線で示したように拡張しても良い。すなわち、遮光層ＬＳの一端部ＬＳＡは、第２チャネル領域ＣＮ２の直下に位置していても良いし、第２不純物領域Ｒ２の直下に位置していても良い。遮光層ＬＳの他端部ＬＳＢは、第３不純物領域Ｒ３の直下に位置している。
図中の（Ｂ）で示したスイッチング素子ＳＷでは、上記の（Ａ）で示したスイッチング素子と比較して、第１不純物領域Ｒ１が第１高濃度領域ＲＨ１及び第１低濃度領域ＲＬ１を含み、また、第３不純物領域Ｒ３が第３低濃度領域ＲＬ３及び第３高濃度領域ＲＨ３を含む点で相違している。つまり、半導体層ＳＣは、第１高濃度領域ＲＨ１（第１不純物領域Ｒ１）、第１低濃度領域ＲＬ１（第１不純物領域Ｒ１）、第１ゲート電極ＷＧ１と重なる第１チャネル領域ＣＮ１、第２低濃度領域ＲＬ２（第２不純物領域Ｒ２）、第２ゲート電極ＷＧ２と重なる第２チャネル領域ＣＮ２、第３低濃度領域ＲＬ３（第３不純物領域Ｒ３）、及び、第３高濃度領域ＲＨ３（第３不純物領域Ｒ３）を有している。第１低濃度領域ＲＬ１、第２低濃度領域ＲＬ２、及び、第３低濃度領域ＲＬ３は、いずれも同等の濃度の不純物を含み、第１高濃度領域ＲＨ１及び第３高濃度領域ＲＨ３よりも不純物濃度が低い領域に相当する。第１高濃度領域ＲＨ１はソース配線と電気的に接続され、第３高濃度領域ＲＨ３は画素電極と電気的に接続される。このようなスイッチング素子ＳＷにおいては、遮光層ＬＳは、少なくとも、半導体層ＳＣの第２チャネル領域ＣＮ２及び第３低濃度領域ＲＬ３に跨って対向している。遮光層ＬＳは、図中の破線で示したように拡張しても良く、遮光層ＬＳの一端部ＬＳＡは、第２チャネル領域ＣＮ２の直下あるいは第２低濃度領域ＲＬ２の直下のいずれに位置していても良い。また、遮光層ＬＳの他端部ＬＳＢは、第３低濃度領域ＲＬ３の直下あるいは第３高濃度領域ＲＨ３の直下のいずれに位置していても良い。
図中の（Ｃ）で示したスイッチング素子ＳＷでは、上記の（Ｂ）で示したスイッチング素子と比較して、第２不純物領域Ｒ２が第２高濃度領域ＲＨ２及び第２低濃度領域ＲＬ２を含み、しかも、第２高濃度領域ＲＨ２が第２低濃度領域ＲＬ２の中途に位置している点で相違している。つまり、半導体層ＳＣは、第１高濃度領域ＲＨ１（第１不純物領域Ｒ１）、第１低濃度領域ＲＬ１（第１不純物領域Ｒ１）、第１ゲート電極ＷＧ１と重なる第１チャネル領域ＣＮ１、第２低濃度領域ＲＬ２（第２不純物領域Ｒ２）、第２高濃度領域ＲＨ２（第２不純物領域Ｒ２）、第２低濃度領域ＲＬ２（第２不純物領域Ｒ２）、第２ゲート電極ＷＧ２と重なる第２チャネル領域ＣＮ２、第３低濃度領域ＲＬ３（第３不純物領域Ｒ３）、及び、第３高濃度領域ＲＨ３（第３不純物領域Ｒ３）を有している。このようなスイッチング素子ＳＷにおいては、遮光層ＬＳは、少なくとも、半導体層ＳＣの第２チャネル領域ＣＮ２及び第３低濃度領域ＲＬ３に跨って対向している。遮光層ＬＳは、図中の破線で示したように拡張しても良く、遮光層ＬＳの一端部ＬＳＡは、第２チャネル領域ＣＮ２の直下あるいは第２低濃度領域ＲＬ２の直下あるいは第２高濃度領域ＲＨ２の直下のいずれに位置していても良い。また、遮光層ＬＳの他端部ＬＳＢは、第３低濃度領域ＲＬ３の直下あるいは第３高濃度領域ＲＨ３の直下のいずれに位置していても良い。
図中の（Ｄ）で示したスイッチング素子ＳＷでは、上記の（Ａ）で示したスイッチング素子と比較して、第１チャネル領域ＣＮ１が第１ゲート電極ＷＧ１と重なる位置よりも第１不純物領域Ｒ１側及び第２不純物領域Ｒ２側にそれぞれ拡張され、第２チャネル領域ＣＮ２が第２ゲート電極ＷＧ２と重なる位置よりも第２不純物領域Ｒ２側及び第３不純物領域Ｒ３側にそれぞれ拡張されている点で相違している。このようなスイッチング素子ＳＷにおいては、遮光層ＬＳは、少なくとも、半導体層ＳＣの第２チャネル領域ＣＮ２及び第３不純物領域Ｒ３に跨って対向している。遮光層ＬＳは、図中の破線で示したように拡張しても良く、遮光層ＬＳの一端部ＬＳＡは、第２チャネル領域ＣＮ２の直下あるいは第２不純物領域Ｒ２の直下のいずれに位置していても良い。また、遮光層ＬＳの他端部ＬＳＢは、第３不純物領域Ｒ３の直下に位置している。
以上説明した実施形態では、ダブルゲート構造のスイッチング素子を例に説明したが、シングルゲート構造のスイッチング素子についても本実施形態は適用可能である。すなわち、発明者が検討したところでは、光リークが顕著に発生する領域は、画素電極側に位置するチャネル領域と不純物領域との境界を含む領域である。したがって、シングルゲート構造のスイッチング素子においても、当該領域が遮光膜ＬＳによって遮光される一方で、半導体層のソース配線側に位置する領域が遮光膜ＬＳと対向しない構造を適用することで、上記の本実施形態で説明したのと同様の効果が得られる。
以下に、シングルゲート構造のスイッチング素子ＳＷのバリエーションについて説明する。
図１１は、シングルゲート構造のスイッチング素子ＳＷにおける半導体層ＳＣと遮光層ＬＳとの位置関係を模式的に示す断面図である。なお、図中の遮光層ＬＳと半導体層ＳＣとの間には上記の第１絶縁膜が介在し、半導体層ＳＣとゲート電極ＷＧとの間には上記の第２絶縁膜が介在しているが、図示を省略している。
図中の（Ａ）で示したスイッチング素子ＳＷでは、半導体層ＳＣは、第１不純物領域Ｒ１、ゲート電極ＷＧと重なるチャネル領域ＣＮ、及び、第２不純物領域Ｒ２を有している。第１不純物領域Ｒ１及び第２不純物領域Ｒ２は、いずれも比較的高濃度の不純物を含む高濃度領域に相当する。第１不純物領域Ｒ１はソース配線と電気的に接続され、第２不純物領域Ｒ２は画素電極と電気的に接続される。このようなスイッチング素子ＳＷにおいては、遮光層ＬＳは、半導体層ＳＣのチャネル領域ＣＮ及び第２不純物領域Ｒ２に跨って対向している。遮光層ＬＳの一端部ＬＳＡはチャネル領域ＣＮの直下に位置し、遮光層ＬＳの他端部ＬＳＢは第２不純物領域Ｒ２の直下に位置している。
図中の（Ｂ）で示したスイッチング素子ＳＷでは、上記の（Ａ）で示したスイッチング素子と比較して、第１不純物領域Ｒ１が第１高濃度領域ＲＨ１及び第１低濃度領域ＲＬ１を含み、また、第２不純物領域Ｒ２が第２低濃度領域ＲＬ２及び第２高濃度領域ＲＨ２を含む点で相違している。つまり、半導体層ＳＣは、第１高濃度領域ＲＨ１（第１不純物領域Ｒ１）、第１低濃度領域ＲＬ１（第１不純物領域Ｒ１）、ゲート電極ＷＧと重なるチャネル領域ＣＮ、第２低濃度領域ＲＬ２（第２不純物領域Ｒ２）、及び、第２高濃度領域ＲＨ２（第２不純物領域Ｒ２）を有している。第１低濃度領域ＲＬ１及び第２低濃度領域ＲＬ２は、いずれも同等の濃度の不純物を含み、第１高濃度領域ＲＨ１及び第２高濃度領域ＲＨ２よりも不純物濃度が低い領域に相当する。第１高濃度領域ＲＨ１はソース配線と電気的に接続され、第２高濃度領域ＲＨ２は画素電極と電気的に接続される。このようなスイッチング素子ＳＷにおいては、遮光層ＬＳは、少なくとも、半導体層ＳＣのチャネル領域ＣＮ及び第２低濃度領域ＲＬ２に跨って対向している。遮光層ＬＳは、図中の破線で示したように拡張しても良く、遮光層ＬＳの一端部ＬＳＡは、チャネル領域ＣＮの直下に位置し、また、遮光層ＬＳの他端部ＬＳＢは、第２低濃度領域ＲＬ２の直下あるいは第２高濃度領域ＲＨ２の直下のいずれに位置していても良い。
図中の（Ｃ）で示したスイッチング素子ＳＷでは、上記の（Ａ）で示したスイッチング素子と比較して、チャネル領域ＣＮがゲート電極ＷＧと重なる位置よりも第１不純物領域Ｒ１側及び第２不純物領域Ｒ２側にそれぞれ拡張されている点で相違している。このようなスイッチング素子ＳＷにおいては、遮光層ＬＳは、半導体層ＳＣのチャネル領域ＣＮ及び第２不純物領域Ｒ２に跨って対向している。遮光層ＬＳの一端部ＬＳＡはチャネル領域ＣＮの直下に位置し、遮光層ＬＳの他端部ＬＳＢは第２不純物領域Ｒ２の直下に位置している。
上記実施形態では、表示装置として、液晶表示装置を例に説明したが、有機ＥＬ表示装置などの他の表示装置についても本実施形態は適用可能である。有機ＥＬ表示装置では、自発光素子からの放射光が表示パネル内を伝播し、スイッチング素子ＳＷの半導体層ＳＣに照射されることが想定されるが、上記の実施形態で説明した構成を適用することにより、半導体層ＳＣにおける光リークが発生しやすい領域の表面側及び裏面側に向かう光を遮光することができ、上記したのと同様の効果が得られる。
以上説明したように、本実施形態によれば、表示品位の良好な表示装置を提供することができる。
なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
ＰＮＬ…表示パネル ＡＲ…アレイ基板 ＣＴ…対向基板 ＬＱ…液晶層
ＳＷ…スイッチング素子 ＷＧ１…第１ゲート電極 ＷＧ２…第２ゲート電極
ＳＣ…半導体層 ＣＮ１…第１チャネル領域 ＣＮ２…第２チャネル領域
Ｒ１…第１不純物領域 Ｒ２…第２不純物領域 Ｒ３…第３不純物領域
ＬＳ…遮光膜

Claims (5)

  1. 絶縁基板と、
    ポリシリコンによって形成された半導体層であって、第１不純物領域、第２不純物領域、及び、前記第１不純物領域と前記第２不純物領域との間に位置するチャネル領域を有する半導体層と、
    前記半導体層を覆う絶縁膜と、
    前記絶縁膜上に形成され前記チャネル領域と対向するゲート電極と、
    前記第１不純物領域に電気的に接続されたソース配線と、
    前記第２不純物領域に電気的に接続され、映像信号に応じた画素電位が書き込まれる画素電極と、
    前記絶縁基板と前記半導体層との間に位置し、前記ソース配線と対向する位置からずれた位置に配置され、前記チャネル領域と前記第２不純物領域との境界を含む領域に対向する遮光膜と、
    を備えた表示装置。
  2. 前記遮光膜は、前記チャネル領域と対向する一端部と、前記第２不純物領域と対向する他端部とを有する、請求項１に記載の表示装置。
  3. 絶縁基板と、
    ポリシリコンによって形成された半導体層であって、第１不純物領域、第２不純物領域、第３不純物領域、前記第１不純物領域と前記第２不純物領域との間に位置する第１チャネル領域、及び、前記第２不純物領域と前記第３不純物領域との間に位置する第２チャネル領域を有する半導体層と、
    前記半導体層を覆う絶縁膜と、
    前記絶縁膜上に形成され、前記第１チャネル領域と対向する第１ゲート電極、及び、前記第１ゲート電極と電気的に接続され前記第２チャネル領域と対向する第２ゲート電極と、
    前記第１不純物領域に電気的に接続されたソース配線と、
    前記第３不純物領域に電気的に接続され、映像信号に応じた画素電位が書き込まれる画素電極と、
    前記絶縁基板と前記半導体層との間に位置し、前記ソース配線と対向する位置からずれた位置に配置され、前記第２チャネル領域と前記第３不純物領域との境界を含む領域に対向する遮光膜と、
    を備えた表示装置。
  4. 前記遮光膜は、前記第２チャネル領域または前記第２不純物領域と対向する一端部と、前記第３不純物領域と対向する他端部とを有する、請求項３に記載の表示装置。
  5. 前記第２不純物領域と対向する一端部及び前記第３不純物領域と対向する他端部を有する前記遮光膜において、前記第２不純物領域と前記第２チャネル領域との境界から前記一端部までの距離は、前記第２チャネル領域と前記第３不純物領域との境界から前記他端部までの距離よりも短い、請求項４に記載の表示装置。
JP2014085383A 2014-04-17 2014-04-17 表示装置 Pending JP2015206819A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014085383A JP2015206819A (ja) 2014-04-17 2014-04-17 表示装置
US14/688,356 US9658505B2 (en) 2014-04-17 2015-04-16 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014085383A JP2015206819A (ja) 2014-04-17 2014-04-17 表示装置

Publications (1)

Publication Number Publication Date
JP2015206819A true JP2015206819A (ja) 2015-11-19

Family

ID=54321929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014085383A Pending JP2015206819A (ja) 2014-04-17 2014-04-17 表示装置

Country Status (2)

Country Link
US (1) US9658505B2 (ja)
JP (1) JP2015206819A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019117892A (ja) * 2017-12-27 2019-07-18 株式会社ジャパンディスプレイ アレイ基板、アレイ基板の製造方法、表示装置及びスイッチング素子
JP2020092060A (ja) * 2018-12-07 2020-06-11 大日本印刷株式会社 表示装置形成用基板、表示装置及び表示装置の製造方法
JP2021113980A (ja) * 2017-04-20 2021-08-05 株式会社ジャパンディスプレイ 表示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102193091B1 (ko) * 2014-05-22 2020-12-21 엘지디스플레이 주식회사 낮은 반사율을 갖는 블랙 매트릭스를 구비한 평판 표시장치 및 그 제조 방법
US10429688B2 (en) * 2014-12-25 2019-10-01 Japan Display Inc. Liquid crystal display device
US10957716B2 (en) * 2018-09-12 2021-03-23 Sharp Kabushiki Kaisha Array substrate, liquid crystal display panel, and organic electroluminescence display panel
CN112419954A (zh) * 2019-08-21 2021-02-26 群创光电股份有限公司 电子装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1184359A (ja) * 1997-09-11 1999-03-26 Sony Corp 液晶表示装置
JP2001033822A (ja) * 1999-07-16 2001-02-09 Matsushita Electric Ind Co Ltd 液晶表示装置
US6255131B1 (en) * 1998-04-07 2001-07-03 Hitachi, Ltd. Liquid crystal display device
JP2007109868A (ja) * 2005-10-13 2007-04-26 Sanyo Electric Co Ltd 薄膜トランジスタ及び有機エレクトロルミネッセンス表示装置
JP2007114726A (ja) * 2005-09-26 2007-05-10 Sanyo Electric Co Ltd 有機エレクトロルミネッセンス表示装置
WO2011027650A1 (ja) * 2009-09-01 2011-03-10 シャープ株式会社 半導体装置、アクティブマトリクス基板、及び表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4197016B2 (ja) 2006-07-24 2008-12-17 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
JP5034529B2 (ja) 2007-02-01 2012-09-26 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
US7616275B2 (en) * 2007-02-07 2009-11-10 Seiko Epson Corporation Electro-optical device substrate, electro-optical device, and electronic apparatus
JP5003366B2 (ja) * 2007-09-10 2012-08-15 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
KR101084278B1 (ko) * 2009-11-05 2011-11-16 삼성모바일디스플레이주식회사 표시장치 및 표시장치의 제조방법
JP5488136B2 (ja) * 2010-04-05 2014-05-14 セイコーエプソン株式会社 電気光学装置及び電子機器並びにトランジスター
JP5465311B2 (ja) * 2012-02-09 2014-04-09 エルジー ディスプレイ カンパニー リミテッド 有機発光表示装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1184359A (ja) * 1997-09-11 1999-03-26 Sony Corp 液晶表示装置
US6255131B1 (en) * 1998-04-07 2001-07-03 Hitachi, Ltd. Liquid crystal display device
JP2001033822A (ja) * 1999-07-16 2001-02-09 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2007114726A (ja) * 2005-09-26 2007-05-10 Sanyo Electric Co Ltd 有機エレクトロルミネッセンス表示装置
JP2007109868A (ja) * 2005-10-13 2007-04-26 Sanyo Electric Co Ltd 薄膜トランジスタ及び有機エレクトロルミネッセンス表示装置
WO2011027650A1 (ja) * 2009-09-01 2011-03-10 シャープ株式会社 半導体装置、アクティブマトリクス基板、及び表示装置
EP2455974A1 (en) * 2009-09-01 2012-05-23 Sharp Kabushiki Kaisha Semiconductor device, active matrix substrate, and display device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021113980A (ja) * 2017-04-20 2021-08-05 株式会社ジャパンディスプレイ 表示装置
JP7092914B2 (ja) 2017-04-20 2022-06-28 株式会社ジャパンディスプレイ 表示装置
JP2019117892A (ja) * 2017-12-27 2019-07-18 株式会社ジャパンディスプレイ アレイ基板、アレイ基板の製造方法、表示装置及びスイッチング素子
US11126052B2 (en) 2017-12-27 2021-09-21 Japan Display Inc. Array substrate, method for manufacturing the same, display device, and switching element
JP7045185B2 (ja) 2017-12-27 2022-03-31 株式会社ジャパンディスプレイ アレイ基板、アレイ基板の製造方法、表示装置及びスイッチング素子
JP2020092060A (ja) * 2018-12-07 2020-06-11 大日本印刷株式会社 表示装置形成用基板、表示装置及び表示装置の製造方法
JP7240624B2 (ja) 2018-12-07 2023-03-16 大日本印刷株式会社 表示装置形成用基板、表示装置及び表示装置の製造方法

Also Published As

Publication number Publication date
US9658505B2 (en) 2017-05-23
US20150301378A1 (en) 2015-10-22

Similar Documents

Publication Publication Date Title
JP5855888B2 (ja) 液晶表示装置
JP2015206819A (ja) 表示装置
US7557886B2 (en) Liquid crystal display device and method of fabricating the same
JP4349406B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP4197016B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP4248848B2 (ja) 液晶表示セルおよび液晶ディスプレイ
US9383617B2 (en) Sub-pixel structure of thin film transistor liquid crystal display and liquid crystal display
KR101323412B1 (ko) 액정표시장치 및 그 제조 방법
JP5034529B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP6629441B2 (ja) 液晶表示装置
JP5157319B2 (ja) 電気光学装置及び電子機器
JP2009122250A (ja) 電気光学装置及び電子機器
JP2014115434A (ja) アレイ基板及び表示装置
JP2010139598A (ja) 液晶表示パネル
JP5003366B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
KR20080076737A (ko) 전기 광학 장치용 기판 및 그 제조 방법, 그리고 전기 광학장치 및 전자 기기
JP2015210374A (ja) 液晶表示装置
JP5176434B2 (ja) 電気光学装置及び電子機器
JP2010224084A (ja) 液晶表示装置
JP2014149546A (ja) 液晶表示装置
JP2019045760A (ja) 表示装置
JP2015232603A (ja) 表示装置
JP2011118252A (ja) 液晶表示装置
JP2016057428A (ja) 液晶表示装置
JP2015227981A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180911