JP2001033822A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2001033822A JP2001033822A JP20238299A JP20238299A JP2001033822A JP 2001033822 A JP2001033822 A JP 2001033822A JP 20238299 A JP20238299 A JP 20238299A JP 20238299 A JP20238299 A JP 20238299A JP 2001033822 A JP2001033822 A JP 2001033822A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- light
- display device
- semiconductor layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 239000010409 thin film Substances 0.000 claims abstract description 17
- 239000010408 film Substances 0.000 claims abstract description 10
- 230000002093 peripheral effect Effects 0.000 claims abstract description 7
- 230000000903 blocking effect Effects 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 16
- 230000008878 coupling Effects 0.000 abstract description 5
- 238000010168 coupling process Methods 0.000 abstract description 5
- 238000005859 coupling reaction Methods 0.000 abstract description 5
- 230000006866 deterioration Effects 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 238000010030 laminating Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 93
- 230000000694 effects Effects 0.000 description 18
- 239000011229 interlayer Substances 0.000 description 6
- 230000002411 adverse Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 遮光層に起因するソース・ドレイン電極間の
寄生容量、リーク抵抗を低減し、カップリングによるク
ロストーク等の表示品質の劣化を低減できる液晶表示装
置を提供する。 【解決手段】 画素表示素子を構成する半導体層とこれ
を駆動する周辺駆動回路とを内蔵するとともに、前記半
導体層の下側には基板側からの入射光を阻止する遮光層
２ａが形成されたトップゲート型の薄膜トランジスタ基
板と、前記基板の対向基板とを配向膜を介して貼り合わ
せ、前記両基板の間に液晶を挟持させた液晶表示装置で
あって、前記薄膜トランジスタ基板の遮光層２ａの面積
が半導体層の面積よりも小さくなるように構成する。
寄生容量、リーク抵抗を低減し、カップリングによるク
ロストーク等の表示品質の劣化を低減できる液晶表示装
置を提供する。 【解決手段】 画素表示素子を構成する半導体層とこれ
を駆動する周辺駆動回路とを内蔵するとともに、前記半
導体層の下側には基板側からの入射光を阻止する遮光層
２ａが形成されたトップゲート型の薄膜トランジスタ基
板と、前記基板の対向基板とを配向膜を介して貼り合わ
せ、前記両基板の間に液晶を挟持させた液晶表示装置で
あって、前記薄膜トランジスタ基板の遮光層２ａの面積
が半導体層の面積よりも小さくなるように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、画素表示素子を構
成する半導体層とこれを駆動する周辺駆動回路とを内蔵
するとともに、前記半導体層の下側には基板側からの入
射光を阻止する遮光層が形成されたトップゲート型の薄
膜トランジスタ基板と、前記基板の対向基板とを配向膜
を介して貼り合わせ、前記両基板の間に液晶を挟持させ
た液晶表示装置に関するものである。
成する半導体層とこれを駆動する周辺駆動回路とを内蔵
するとともに、前記半導体層の下側には基板側からの入
射光を阻止する遮光層が形成されたトップゲート型の薄
膜トランジスタ基板と、前記基板の対向基板とを配向膜
を介して貼り合わせ、前記両基板の間に液晶を挟持させ
た液晶表示装置に関するものである。
【０００２】
【従来の技術】近年、微細加工技術、材料技術、及び高
密度実装技術などの進歩とマルチメディア機器の急速な
普及により、幅広い画面サイズの液晶表示装置がＡＶ、
ＯＡ、車載、情報通信などの様々な用途に用いられてお
り、ＣＲＴにかわるキーデバイスとしてエレクトロニク
ス業界全体の注目を集めている。
密度実装技術などの進歩とマルチメディア機器の急速な
普及により、幅広い画面サイズの液晶表示装置がＡＶ、
ＯＡ、車載、情報通信などの様々な用途に用いられてお
り、ＣＲＴにかわるキーデバイスとしてエレクトロニク
ス業界全体の注目を集めている。
【０００３】なかでも、液晶表示装置に特有の薄型軽量
をさらに進化させ、ＣＲＴでは実現困難であった商品領
域（例えばＡ４，Ｂ５サイズのノート型パーソナルコン
ピュータ［以下、ＰＣと称す］からサブノートＰＣやモ
バイルＰＣ、ＤＩＮ規格対応のカナビゲーションシステ
ム、モニタ一体型ビデオムービ、ペン入力型携帯情報端
末など）にさらなる展開を見せており、特に、周辺駆動
回路の内蔵を可能としたポリシリコン薄膜トランジスタ
を用いた液晶表示装置の開発が活発である。
をさらに進化させ、ＣＲＴでは実現困難であった商品領
域（例えばＡ４，Ｂ５サイズのノート型パーソナルコン
ピュータ［以下、ＰＣと称す］からサブノートＰＣやモ
バイルＰＣ、ＤＩＮ規格対応のカナビゲーションシステ
ム、モニタ一体型ビデオムービ、ペン入力型携帯情報端
末など）にさらなる展開を見せており、特に、周辺駆動
回路の内蔵を可能としたポリシリコン薄膜トランジスタ
を用いた液晶表示装置の開発が活発である。
【０００４】また、駆動回路のみならず、ＤＡＣ、メモ
リ素子や太陽電池、チューナなども内蔵させたＳＯＧ
（system on glass）パネルも提案されている。図４
は、液晶表示装置に使用されている従来のトップゲート
型低温多結晶Ｓｉ薄膜トランジスタ（以下ＴＦＴと省
略）を示し、以下ｎチャネルＬＤＤ−ＴＦＴについて述
べる。
リ素子や太陽電池、チューナなども内蔵させたＳＯＧ
（system on glass）パネルも提案されている。図４
は、液晶表示装置に使用されている従来のトップゲート
型低温多結晶Ｓｉ薄膜トランジスタ（以下ＴＦＴと省
略）を示し、以下ｎチャネルＬＤＤ−ＴＦＴについて述
べる。
【０００５】基板１には、液晶表示装置とした際に基板
の側からの入射光を阻止するために、Ｍｏ，Ｔａ，Ａ
ｌ，Ｃｒなどの金属又はその合金にて遮光層２が形成さ
れる。遮光層２の形成された基板には遮光層用の絶縁層
３が形成され、この絶縁層３を介して前記遮光層２と対
向する位置には、両側にＬＤＤ領域６ａ，６ｂを備えた
チャネル領域７が形成され、ＬＤＤ領域６ａ，６ｂの端
部にはドーピングされた多結晶Ｓｉからなるソース領域
４とドレイン領域５が形成される。
の側からの入射光を阻止するために、Ｍｏ，Ｔａ，Ａ
ｌ，Ｃｒなどの金属又はその合金にて遮光層２が形成さ
れる。遮光層２の形成された基板には遮光層用の絶縁層
３が形成され、この絶縁層３を介して前記遮光層２と対
向する位置には、両側にＬＤＤ領域６ａ，６ｂを備えた
チャネル領域７が形成され、ＬＤＤ領域６ａ，６ｂの端
部にはドーピングされた多結晶Ｓｉからなるソース領域
４とドレイン領域５が形成される。
【０００６】前記ＬＤＤ領域６ａ，６ｂを備えたチャネ
ル領域７、ソース領域４、ドレイン領域５、および絶縁
層３の全面を覆うようにゲート絶縁層８が形成され、ゲ
ート絶縁層８を介してチャネル領域７と対向する位置に
はゲート電極９が形成される。ゲート電極９およびゲー
ト絶縁層８の全面を覆うように層間絶縁層１０が形成さ
れ、上述のソース領域４およびドレイン領域５と電気的
に接続するための層間絶縁層コンタクトホール１１ａ，
１１ｂが形成される。
ル領域７、ソース領域４、ドレイン領域５、および絶縁
層３の全面を覆うようにゲート絶縁層８が形成され、ゲ
ート絶縁層８を介してチャネル領域７と対向する位置に
はゲート電極９が形成される。ゲート電極９およびゲー
ト絶縁層８の全面を覆うように層間絶縁層１０が形成さ
れ、上述のソース領域４およびドレイン領域５と電気的
に接続するための層間絶縁層コンタクトホール１１ａ，
１１ｂが形成される。
【０００７】ソース領域４と層間絶縁層コンタクトホー
ル１１ａを介して電気的に接続されるソース電極１２
と、ドレイン領域５と層間絶縁層コンタクトホール１１
ｂを介して電気的に接続されるドレイン電極１３とが形
成される。形成されたソース電極１２とドレイン電極１
３および層間絶縁層１０の全面を覆うように保護膜１５
が形成され、保護膜１５を介してドレイン電極１３と対
向する位置には、保護膜コンタクトホール１６を介して
ドレイン電極１３に電気的に接続される画素電極１４が
形成される。
ル１１ａを介して電気的に接続されるソース電極１２
と、ドレイン領域５と層間絶縁層コンタクトホール１１
ｂを介して電気的に接続されるドレイン電極１３とが形
成される。形成されたソース電極１２とドレイン電極１
３および層間絶縁層１０の全面を覆うように保護膜１５
が形成され、保護膜１５を介してドレイン電極１３と対
向する位置には、保護膜コンタクトホール１６を介して
ドレイン電極１３に電気的に接続される画素電極１４が
形成される。
【０００８】上記のように構成されたＴＦＴ基板と対向
基板とを貼り合せて前記両基板の間に液晶を挟持させた
液晶表示装置では、蛍光灯などによるバックライト光が
基板１の裏側に設けられる。そのため、この入射光が多
結晶Ｓｉ層であるソース領域４とドレイン領域５に直接
にあたって半導体層のフォトコンダクティビティの影響
でＴＦＴオフ領域でのリーク電流が増加し表示特性に対
し重大な悪影響を与えるのを防ぐため、上述のように半
導体層の下側には、遮光層２を形成して表示劣化を低減
している。
基板とを貼り合せて前記両基板の間に液晶を挟持させた
液晶表示装置では、蛍光灯などによるバックライト光が
基板１の裏側に設けられる。そのため、この入射光が多
結晶Ｓｉ層であるソース領域４とドレイン領域５に直接
にあたって半導体層のフォトコンダクティビティの影響
でＴＦＴオフ領域でのリーク電流が増加し表示特性に対
し重大な悪影響を与えるのを防ぐため、上述のように半
導体層の下側には、遮光層２を形成して表示劣化を低減
している。
【０００９】
【発明が解決しようとする課題】しかしながら上記のよ
うに構成された液晶表示装置では、遮光層２がＴＦＴの
全体を覆うとともに、この遮光層２がソース電極１２か
らドレイン電極１３にわたって配置された構造となって
いる。また、遮光層２は通常は導電性を有する金属合金
による薄膜にて形成されるため、上記のように構成され
た遮光層２を配置すると、ソース電極１２とドレイン電
極１３との間には新たな寄生容量が発生する。また、層
間絶縁層１０を挟んでいるとはいえ、ある程度のリーク
抵抗も寄生する。
うに構成された液晶表示装置では、遮光層２がＴＦＴの
全体を覆うとともに、この遮光層２がソース電極１２か
らドレイン電極１３にわたって配置された構造となって
いる。また、遮光層２は通常は導電性を有する金属合金
による薄膜にて形成されるため、上記のように構成され
た遮光層２を配置すると、ソース電極１２とドレイン電
極１３との間には新たな寄生容量が発生する。また、層
間絶縁層１０を挟んでいるとはいえ、ある程度のリーク
抵抗も寄生する。
【００１０】このような寄生容量やリーク抵抗が発生す
ると、クロストークをはじめとする表示特性の劣化が生
じるという問題がある。また、遮光層２がＴＦＴの全体
を覆うとともに、この遮光層２がソース電極１２からド
レイン電極１３にわたって配置された構造とすると、半
導体層が入射光を透過する開口領域にまで半導体層が形
成されている場合には、実質的に開口面積を減らすこと
になり、光の利用効率が減少する。半導体層のみの場合
は光を透過するので問題は小さいが、遮光層２の配置は
直接に影響を与えることとなる。
ると、クロストークをはじめとする表示特性の劣化が生
じるという問題がある。また、遮光層２がＴＦＴの全体
を覆うとともに、この遮光層２がソース電極１２からド
レイン電極１３にわたって配置された構造とすると、半
導体層が入射光を透過する開口領域にまで半導体層が形
成されている場合には、実質的に開口面積を減らすこと
になり、光の利用効率が減少する。半導体層のみの場合
は光を透過するので問題は小さいが、遮光層２の配置は
直接に影響を与えることとなる。
【００１１】加えて、遮光層２と半導体層の間の絶縁層
３に欠陥が生じれば、輝点、滅点などの画素欠陥の増加
につながり、歩留まり面でのデメリットも生じてくると
いう問題もある。本発明は前記問題点を解決し、遮光層
に起因するソース、ドレイン電極間の寄生容量、リーク
抵抗を低減し、カップリングによるクロストーク等の表
示品質の劣化を低減できる液晶表示装置を提供すること
を目的とする。
３に欠陥が生じれば、輝点、滅点などの画素欠陥の増加
につながり、歩留まり面でのデメリットも生じてくると
いう問題もある。本発明は前記問題点を解決し、遮光層
に起因するソース、ドレイン電極間の寄生容量、リーク
抵抗を低減し、カップリングによるクロストーク等の表
示品質の劣化を低減できる液晶表示装置を提供すること
を目的とする。
【００１２】
【課題を解決するための手段】本発明の液晶表示装置
は、トップゲート型低温多結晶ＴＦＴ基板に形成された
遮光層の構成を特殊にしたことを特徴とする。この本発
明によると、遮光層に起因するソース、ドレイン電極間
の寄生容量、抵抗を低減し、カップリングによるクロス
トーク等の表示品質の劣化を低減できる。
は、トップゲート型低温多結晶ＴＦＴ基板に形成された
遮光層の構成を特殊にしたことを特徴とする。この本発
明によると、遮光層に起因するソース、ドレイン電極間
の寄生容量、抵抗を低減し、カップリングによるクロス
トーク等の表示品質の劣化を低減できる。
【００１３】
【発明の実施の形態】本発明の請求項１記載の液晶表示
装置は、画素表示素子を構成する半導体層とこれを駆動
する周辺駆動回路とを内蔵するとともに、前記半導体層
の下側には基板側からの入射光を阻止する遮光層が形成
されたトップゲート型の薄膜トランジスタ基板と、前記
基板の対向基板とを配向膜を介して貼り合わせ、前記両
基板の間に液晶を挟持させた液晶表示装置であって、前
記薄膜トランジスタ基板の遮光層の面積が前記半導体層
の面積よりも小さくなるように構成したことを特徴とす
る。
装置は、画素表示素子を構成する半導体層とこれを駆動
する周辺駆動回路とを内蔵するとともに、前記半導体層
の下側には基板側からの入射光を阻止する遮光層が形成
されたトップゲート型の薄膜トランジスタ基板と、前記
基板の対向基板とを配向膜を介して貼り合わせ、前記両
基板の間に液晶を挟持させた液晶表示装置であって、前
記薄膜トランジスタ基板の遮光層の面積が前記半導体層
の面積よりも小さくなるように構成したことを特徴とす
る。
【００１４】この構成によると、遮光層によって新たに
生ずるソース・ドレイン電極間の寄生容量値、寄生抵抗
値の低減が可能となり、カップリングによるクロストー
ク等の表示品質の低下を低減できる。本発明の請求項２
記載の液晶表示装置は、請求項１において、遮光層が、
半導体層のソース電極の側あるいはドレイン電極の側の
何れか一方のみの下側に配置されたことを特徴とする。
生ずるソース・ドレイン電極間の寄生容量値、寄生抵抗
値の低減が可能となり、カップリングによるクロストー
ク等の表示品質の低下を低減できる。本発明の請求項２
記載の液晶表示装置は、請求項１において、遮光層が、
半導体層のソース電極の側あるいはドレイン電極の側の
何れか一方のみの下側に配置されたことを特徴とする。
【００１５】この構成によっても上記と同様の効果が得
られる。本発明の請求項３記載の液晶表示装置は、請求
項１において、半導体層の薄膜トランジスタが複数ゲー
ト構成であり、前記複数ゲートに対応する薄膜トランジ
スタのうち、一部の薄膜トランジスタの下側のみに遮光
層が配置されたことを特徴とする。
られる。本発明の請求項３記載の液晶表示装置は、請求
項１において、半導体層の薄膜トランジスタが複数ゲー
ト構成であり、前記複数ゲートに対応する薄膜トランジ
スタのうち、一部の薄膜トランジスタの下側のみに遮光
層が配置されたことを特徴とする。
【００１６】この構成によると、複数ゲート構成の液晶
表示装置においても、隣り合ったＴＦＴ間の相互影響を
打ち消し、上記と同様の効果が得られる。本発明の請求
項４記載の液晶表示装置は、画素表示素子を構成する半
導体層とこれを駆動する周辺駆動回路とを内蔵するとと
もに、前記半導体層の下側には基板側からの入射光を阻
止する遮光層が形成されたトップゲート型の薄膜トラン
ジスタ基板と、前記基板の対向基板とを配向膜を介して
貼り合わせ、前記両基板の間に液晶を挟持させた液晶表
示装置であって、前記遮光層が、半導体層のソース電極
領域、ドレイン電極領域、およびチャネル領域にそれぞ
れほぼ対応するように分割された形状であることを特徴
とする。
表示装置においても、隣り合ったＴＦＴ間の相互影響を
打ち消し、上記と同様の効果が得られる。本発明の請求
項４記載の液晶表示装置は、画素表示素子を構成する半
導体層とこれを駆動する周辺駆動回路とを内蔵するとと
もに、前記半導体層の下側には基板側からの入射光を阻
止する遮光層が形成されたトップゲート型の薄膜トラン
ジスタ基板と、前記基板の対向基板とを配向膜を介して
貼り合わせ、前記両基板の間に液晶を挟持させた液晶表
示装置であって、前記遮光層が、半導体層のソース電極
領域、ドレイン電極領域、およびチャネル領域にそれぞ
れほぼ対応するように分割された形状であることを特徴
とする。
【００１７】この構成によると、遮光層における遮光の
効果を殆ど損なうことなく、ソース・ドレイン電極、チ
ャネル間の相互影響の低減が可能となり、表示特性に対
する悪影響を低減できる。以下、本発明の各実施の形態
を図１〜図３を用いて説明する。なお、従来例を示す図
４と同様をなすものには同一の符号を付けて説明する。
効果を殆ど損なうことなく、ソース・ドレイン電極、チ
ャネル間の相互影響の低減が可能となり、表示特性に対
する悪影響を低減できる。以下、本発明の各実施の形態
を図１〜図３を用いて説明する。なお、従来例を示す図
４と同様をなすものには同一の符号を付けて説明する。
【００１８】（実施の形態１）図１は本発明の（実施の
形態１）を示す。この図１は、配向膜を介して貼り合わ
せられてセルを構成する液晶表示装置用のＴＦＴ基板を
示し、表示品質の低下を低減するために遮光層２ａの形
成位置およびその面積を従来例を示す図４の遮光層２と
は異なる構成とした。
形態１）を示す。この図１は、配向膜を介して貼り合わ
せられてセルを構成する液晶表示装置用のＴＦＴ基板を
示し、表示品質の低下を低減するために遮光層２ａの形
成位置およびその面積を従来例を示す図４の遮光層２と
は異なる構成とした。
【００１９】詳しくは、基板１の表面には、その面積が
半導体層よりも小さくなるように遮光層２ａが形成され
ている。この遮光層２ａは、画素電極１４を接続したド
レイン領域５の側の半分の半導体層に相応する部分のみ
を覆っている。このように半導体層の面積よりも遮光層
２ａの面積を小さくすることで、遮光層２ａによって生
じるソース電極１２とドレイン電極１３の間の寄生容量
値や寄生抵抗値を低減でき、カップリングによるクロス
トーク等の表示品質の低下を低減できる。
半導体層よりも小さくなるように遮光層２ａが形成され
ている。この遮光層２ａは、画素電極１４を接続したド
レイン領域５の側の半分の半導体層に相応する部分のみ
を覆っている。このように半導体層の面積よりも遮光層
２ａの面積を小さくすることで、遮光層２ａによって生
じるソース電極１２とドレイン電極１３の間の寄生容量
値や寄生抵抗値を低減でき、カップリングによるクロス
トーク等の表示品質の低下を低減できる。
【００２０】また、上述のように遮光層２ａは、ドレイ
ン領域５の側の半分の半導体層に相応する部分のみを覆
っているため、遮光層２ａによる寄生容量及びリーク抵
抗成分がドレインの側のみにかかり、ソース・ドレイン
間の相互影響がさらに低減できる。また、遮光の効果
は、半導体層を半分覆っていることである程度得られ
る。
ン領域５の側の半分の半導体層に相応する部分のみを覆
っているため、遮光層２ａによる寄生容量及びリーク抵
抗成分がドレインの側のみにかかり、ソース・ドレイン
間の相互影響がさらに低減できる。また、遮光の効果
は、半導体層を半分覆っていることである程度得られ
る。
【００２１】従って、遮光効果を保ちながらも、寄生容
量、抵抗の副作用を抑えた表示品質の良好な液晶表示装
置が得られ、特にＴＦＴ形状などの影響でフォトコンダ
クティビティによるリーク抵抗に方向性、つまりソース
電極１２からドレイン電極１３の方向へのリーク抵抗
と、逆にドレイン電極１３からソース電極１２の方向へ
のリーク抵抗に差が見られる場合に有効である。
量、抵抗の副作用を抑えた表示品質の良好な液晶表示装
置が得られ、特にＴＦＴ形状などの影響でフォトコンダ
クティビティによるリーク抵抗に方向性、つまりソース
電極１２からドレイン電極１３の方向へのリーク抵抗
と、逆にドレイン電極１３からソース電極１２の方向へ
のリーク抵抗に差が見られる場合に有効である。
【００２２】なお、ＴＦＴの形状や構成、駆動電位の組
み合わせによっては、ソース領域４の側に遮光層２ａを
配置した方が効果が大きい場合もあるので、配置を制限
するものではない。 （実施の形態２）図２は、本発明の（実施の形態２）を
示す。
み合わせによっては、ソース領域４の側に遮光層２ａを
配置した方が効果が大きい場合もあるので、配置を制限
するものではない。 （実施の形態２）図２は、本発明の（実施の形態２）を
示す。
【００２３】この（実施の形態２）では、ゲート電極９
ａ，９ｂを有するデュアルゲート構造のＴＦＴを用いた
点で上記（実施の形態１）と異なるが、それ以外の基本
的な構成については同様である。２つのゲート電極９
ａ，９ｂを有するデュアルゲート構成のＴＦＴは、リー
ク電流を低減させるために一般的によく採用される構成
である。
ａ，９ｂを有するデュアルゲート構造のＴＦＴを用いた
点で上記（実施の形態１）と異なるが、それ以外の基本
的な構成については同様である。２つのゲート電極９
ａ，９ｂを有するデュアルゲート構成のＴＦＴは、リー
ク電流を低減させるために一般的によく採用される構成
である。
【００２４】詳しくは、ソース領域４ａ，ドレイン領域
５ａ，チャネル領域７ａを有するＴＦＴ１８ａと、ソー
ス領域４ｂ，ドレイン領域５ｂ，チャネル領域７ｂを有
するＴＦＴ１８ｂとが並べて配置され、それぞれの間に
はＬＤＤ領域６ａ〜６ｅが複数設けられており、ＴＦＴ
１８ａのドレイン領域５ａとＴＦＴ１８ｂのソース領域
４ｂとが共通とみなせる構成をとっている。
５ａ，チャネル領域７ａを有するＴＦＴ１８ａと、ソー
ス領域４ｂ，ドレイン領域５ｂ，チャネル領域７ｂを有
するＴＦＴ１８ｂとが並べて配置され、それぞれの間に
はＬＤＤ領域６ａ〜６ｅが複数設けられており、ＴＦＴ
１８ａのドレイン領域５ａとＴＦＴ１８ｂのソース領域
４ｂとが共通とみなせる構成をとっている。
【００２５】また、遮光層２ａは、上記（実施の形態
１）と同様に、その面積が半導体層よりも小さくなるよ
うに形成されるとともに、画素電極１４の側のＴＦＴ１
８ｂに対応する部分のみを覆うように配置されている。
上記のように構成されたデュアルゲート構成のＴＦＴ基
板を用いた液晶表示装置では、隣り合ったＴＦＴ間の相
互影響が打ち消され、遮光層２ａによる寄生容量及びリ
ーク抵抗成分が画素電極１４の側のＴＦＴ１８ｂのみに
かかるため、ソース電極１２との関係は遮断でき、表示
品質の劣化を低減できる。
１）と同様に、その面積が半導体層よりも小さくなるよ
うに形成されるとともに、画素電極１４の側のＴＦＴ１
８ｂに対応する部分のみを覆うように配置されている。
上記のように構成されたデュアルゲート構成のＴＦＴ基
板を用いた液晶表示装置では、隣り合ったＴＦＴ間の相
互影響が打ち消され、遮光層２ａによる寄生容量及びリ
ーク抵抗成分が画素電極１４の側のＴＦＴ１８ｂのみに
かかるため、ソース電極１２との関係は遮断でき、表示
品質の劣化を低減できる。
【００２６】また、遮光の効果は、一方のＴＦＴのフォ
トコンダクティビティを抑え込んでいるため十分な効果
が得られる。従って、デュアルゲート構成の液晶表示装
置において、２つの半導体層のうちの一部の半導体層の
下側にのみ遮光層２ａが形成されるように配置すること
で、リーク電流の低減を狙った構成の画素において遮光
効果を保ちながらも、寄生容量や抵抗の副作用の無い表
示品質の良好な液晶表示装置を得ることができる。
トコンダクティビティを抑え込んでいるため十分な効果
が得られる。従って、デュアルゲート構成の液晶表示装
置において、２つの半導体層のうちの一部の半導体層の
下側にのみ遮光層２ａが形成されるように配置すること
で、リーク電流の低減を狙った構成の画素において遮光
効果を保ちながらも、寄生容量や抵抗の副作用の無い表
示品質の良好な液晶表示装置を得ることができる。
【００２７】なお、上記説明では遮光層２ａをＴＦＴ１
８ｂの側に配置したが、ＴＦＴの形状や構成、駆動電位
の組み合わせによっては、ソース電極１２の側のＴＦＴ
１８ａに遮光層２ａを配置した方が効果が大きい場合も
あるため、配置を制限するものではない。また、上記
（実施の形態１）と同様に、ＴＦＴ形状などの影響でフ
ォトコンダクティビティによるリーク抵抗に方向性が見
られる場合に、この構成は特に有効である。
８ｂの側に配置したが、ＴＦＴの形状や構成、駆動電位
の組み合わせによっては、ソース電極１２の側のＴＦＴ
１８ａに遮光層２ａを配置した方が効果が大きい場合も
あるため、配置を制限するものではない。また、上記
（実施の形態１）と同様に、ＴＦＴ形状などの影響でフ
ォトコンダクティビティによるリーク抵抗に方向性が見
られる場合に、この構成は特に有効である。
【００２８】さらに、上記説明ではデュアルゲート構成
の液晶表示装置について述べたが、３つ以上の複数ゲー
ト構成のものについても同様の構成とすることができ
る。 （実施の形態３）図３は、本発明の（実施の形態３）を
示す。上記（実施の形態１）および（実施の形態２）で
は、半導体層の下側に形成する遮光層２ａの面積を半導
体層の面積よりも小さくなるように構成したが、この
（実施の形態３）では遮光層の面積は制御せずに各電極
領域に対応して分割した点で異なり、その他の点につい
ては上記（実施の形態１）とほぼ同様である。
の液晶表示装置について述べたが、３つ以上の複数ゲー
ト構成のものについても同様の構成とすることができ
る。 （実施の形態３）図３は、本発明の（実施の形態３）を
示す。上記（実施の形態１）および（実施の形態２）で
は、半導体層の下側に形成する遮光層２ａの面積を半導
体層の面積よりも小さくなるように構成したが、この
（実施の形態３）では遮光層の面積は制御せずに各電極
領域に対応して分割した点で異なり、その他の点につい
ては上記（実施の形態１）とほぼ同様である。
【００２９】詳しくは、この（実施の形態３）では、従
来は単体で形成されていた遮光層２を複数に分割し、具
体的には半導体層のソース領域４に対応した遮光層２ｂ
と、チャネル領域７に対応した遮光層２ｃと、ドレイン
領域５に対応した遮光層２ｄとに分割している。また、
分離のためのスリット１７ａ，１７ｂは、ＬＤＤ領域６
ａ，６ｂの位置に合わせている。
来は単体で形成されていた遮光層２を複数に分割し、具
体的には半導体層のソース領域４に対応した遮光層２ｂ
と、チャネル領域７に対応した遮光層２ｃと、ドレイン
領域５に対応した遮光層２ｄとに分割している。また、
分離のためのスリット１７ａ，１７ｂは、ＬＤＤ領域６
ａ，６ｂの位置に合わせている。
【００３０】このように遮光層２ｂ〜２ｄを、半導体層
のソース電極領域４、ドレイン電極領域５、チャネル領
域７にそれぞれほぼ対応するように分割された形状とす
ることで、遮光層２ｂ〜２ｄによる寄生容量及びリーク
抵抗成分が、ソース領域４、チャネル領域７、ドレイン
領域５に完全に分離されることになるので、各領域間の
相互影響を非常に小さくできる。
のソース電極領域４、ドレイン電極領域５、チャネル領
域７にそれぞれほぼ対応するように分割された形状とす
ることで、遮光層２ｂ〜２ｄによる寄生容量及びリーク
抵抗成分が、ソース領域４、チャネル領域７、ドレイン
領域５に完全に分離されることになるので、各領域間の
相互影響を非常に小さくできる。
【００３１】また、分離スリット１７ａ，１７ｂの位置
をＬＤＤ領域６ａ，６ｂに合わせることで、フォトコン
ダクティビティを起こすキャリア発生量を最小に抑える
ことができる。従って、光の入射する領域を最小限に抑
えた上に、ＴＦＴの各領域間の相互影響の遮断が可能と
なり、副作用の少ない良好な表示品質の液晶表示装置が
得られる。
をＬＤＤ領域６ａ，６ｂに合わせることで、フォトコン
ダクティビティを起こすキャリア発生量を最小に抑える
ことができる。従って、光の入射する領域を最小限に抑
えた上に、ＴＦＴの各領域間の相互影響の遮断が可能と
なり、副作用の少ない良好な表示品質の液晶表示装置が
得られる。
【００３２】また、このような構成の液晶表示装置は、
ＴＦＴ形状、電位の状態などがシンメトリックで、フォ
トコンダクティビティによるリーク抵抗に方向性が小さ
い場合に特に有効である。なお、分離スリット２４ａ，
２４ｂの位置はＬＤＤ領域６ａ，６ｂに限定するもので
はなく、製造上の加工精度や要求される特性レベルに応
じて幅と位置を選択できる。
ＴＦＴ形状、電位の状態などがシンメトリックで、フォ
トコンダクティビティによるリーク抵抗に方向性が小さ
い場合に特に有効である。なお、分離スリット２４ａ，
２４ｂの位置はＬＤＤ領域６ａ，６ｂに限定するもので
はなく、製造上の加工精度や要求される特性レベルに応
じて幅と位置を選択できる。
【００３３】
【発明の効果】以上のように本発明の液晶表示装置によ
ると、トップゲート型の薄膜トランジスタ基板を用いた
液晶表示装置において、薄膜トランジスタ基板の遮光層
の面積が前記半導体層の面積よりも小さくなるように構
成することで、フォトコンダクティビティ対策として設
けられた金属合金の遮光層に起因するソース・ドレイン
電極間の寄生容量値、寄生抵抗値を低減できるため、カ
ップリングによるクロストーク等の表示品質の低下が低
減され、表示品質に優れた液晶表示装置とすることがで
きる。
ると、トップゲート型の薄膜トランジスタ基板を用いた
液晶表示装置において、薄膜トランジスタ基板の遮光層
の面積が前記半導体層の面積よりも小さくなるように構
成することで、フォトコンダクティビティ対策として設
けられた金属合金の遮光層に起因するソース・ドレイン
電極間の寄生容量値、寄生抵抗値を低減できるため、カ
ップリングによるクロストーク等の表示品質の低下が低
減され、表示品質に優れた液晶表示装置とすることがで
きる。
【００３４】あるいは、トップゲート型の薄膜トランジ
スタ基板を用いた液晶表示装置において、遮光層を、半
導体層のソース電極領域、ドレイン電極領域、およびチ
ャネル領域にそれぞれほぼ対応するように分割された形
状とすることで、遮光の効果を殆ど損なうことなく、ソ
ース・ドレイン電極、チャネル間の相互影響を低減で
き、表示特性に対する悪影響を低減できる。
スタ基板を用いた液晶表示装置において、遮光層を、半
導体層のソース電極領域、ドレイン電極領域、およびチ
ャネル領域にそれぞれほぼ対応するように分割された形
状とすることで、遮光の効果を殆ど損なうことなく、ソ
ース・ドレイン電極、チャネル間の相互影響を低減で
き、表示特性に対する悪影響を低減できる。
【００３５】その結果、上記のように構成された液晶表
示装置は、高輝度のバックライトを採用してもフォトコ
ンダクティビティの悪影響を副作用なしに低減した高品
位な表示特性を得ることができる。
示装置は、高輝度のバックライトを採用してもフォトコ
ンダクティビティの悪影響を副作用なしに低減した高品
位な表示特性を得ることができる。
【図１】本発明の（実施の形態１）における液晶表示装
置に使用されるＴＦＴ基板の画素領域の断面図
置に使用されるＴＦＴ基板の画素領域の断面図
【図２】本発明の（実施の形態２）における液晶表示装
置に使用されるＴＦＴ基板の画素領域の断面図
置に使用されるＴＦＴ基板の画素領域の断面図
【図３】本発明の（実施の形態３）における液晶表示装
置に使用されるＴＦＴ基板の画素領域の断面図
置に使用されるＴＦＴ基板の画素領域の断面図
【図４】従来の液晶表示装置に使用されるＴＦＴ基板の
画素領域の断面図
画素領域の断面図
１ 基板 ２ 遮光層 ４ ソース領域 ５ ドレイン領域 ６ａ，６ｂ ＬＤＤ領域 ７ チャネル領域 ８ ゲート絶縁層 ９ ゲート電極 １２ ソース電極 １３ ドレイン電極 １４ 画素電極
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA25 JA29 JA38 JA42 JA44 JA46 JB13 JB23 JB32 JB33 JB38 JB42 JB51 JB56 JB63 JB69 KA04 KA07 NA01 NA23 NA25 PA06 PA09 5F110 AA02 AA06 AA21 BB02 CC02 EE28 GG22 GG26 HM15 HM18 NN41 NN45
Claims (4)
- 【請求項１】画素表示素子を構成する半導体層とこれを
駆動する周辺駆動回路とを内蔵するとともに、前記半導
体層の下側には基板側からの入射光を阻止する遮光層が
形成されたトップゲート型の薄膜トランジスタ基板と、
前記基板の対向基板とを配向膜を介して貼り合わせ、前
記両基板の間に液晶を挟持させた液晶表示装置であっ
て、 前記薄膜トランジスタ基板の遮光層の面積が前記半導体
層の面積よりも小さくなるように構成した液晶表示装
置。 - 【請求項２】遮光層が、半導体層のソース電極の側ある
いはドレイン電極の側の何れか一方のみの下側に配置さ
れた請求項１記載の液晶表示装置。 - 【請求項３】半導体層の薄膜トランジスタが複数ゲート
構成であり、前記複数ゲートに対応する薄膜トランジス
タのうち、一部の薄膜トランジスタの下側のみに遮光層
が配置された請求項１記載の液晶表示装置。 - 【請求項４】画素表示素子を構成する半導体層とこれを
駆動する周辺駆動回路とを内蔵するとともに、前記半導
体層の下側には基板側からの入射光を阻止する遮光層が
形成されたトップゲート型の薄膜トランジスタ基板と、
前記基板の対向基板とを配向膜を介して貼り合わせ、前
記両基板の間に液晶を挟持させた液晶表示装置であっ
て、 前記遮光層が、半導体層のソース電極領域、ドレイン電
極領域、およびチャネル領域にそれぞれほぼ対応するよ
うに分割された形状である液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20238299A JP4481391B2 (ja) | 1999-07-16 | 1999-07-16 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20238299A JP4481391B2 (ja) | 1999-07-16 | 1999-07-16 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001033822A true JP2001033822A (ja) | 2001-02-09 |
| JP4481391B2 JP4481391B2 (ja) | 2010-06-16 |
Family
ID=16456581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20238299A Expired - Fee Related JP4481391B2 (ja) | 1999-07-16 | 1999-07-16 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4481391B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011064805A (ja) * | 2009-09-15 | 2011-03-31 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
| CN103034000A (zh) * | 2011-09-30 | 2013-04-10 | 株式会社日本显示器东 | 液晶显示装置 |
| JP2014160268A (ja) * | 2014-04-14 | 2014-09-04 | Japan Display Inc | 液晶表示装置 |
| JP2015206819A (ja) * | 2014-04-17 | 2015-11-19 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2015211089A (ja) * | 2014-04-24 | 2015-11-24 | Ｎｌｔテクノロジー株式会社 | 薄膜トランジスタ及び表示装置 |
| US9366931B2 (en) | 2011-04-22 | 2016-06-14 | Sharp Kabushiki Kaisha | Liquid crystal display panel |
| JP2019504338A (ja) * | 2015-11-24 | 2019-02-14 | 深▲セン▼市華星光電技術有限公司 | 液晶パネルに用いられるアレイ基板及びその製造方法 |
| JP2019117892A (ja) * | 2017-12-27 | 2019-07-18 | 株式会社ジャパンディスプレイ | アレイ基板、アレイ基板の製造方法、表示装置及びスイッチング素子 |
| EP3627560A4 (en) * | 2017-05-12 | 2021-03-10 | BOE Technology Group Co., Ltd. | THIN-FILM TRANSISTOR AND MANUFACTURING METHOD FOR IT, DISPLAY BOARD AND DISPLAY DEVICE |
-
1999
- 1999-07-16 JP JP20238299A patent/JP4481391B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011064805A (ja) * | 2009-09-15 | 2011-03-31 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
| US9366931B2 (en) | 2011-04-22 | 2016-06-14 | Sharp Kabushiki Kaisha | Liquid crystal display panel |
| CN103034000B (zh) * | 2011-09-30 | 2016-08-03 | 株式会社日本显示器 | 液晶显示装置 |
| CN103034000A (zh) * | 2011-09-30 | 2013-04-10 | 株式会社日本显示器东 | 液晶显示装置 |
| JP2013076864A (ja) * | 2011-09-30 | 2013-04-25 | Japan Display East Co Ltd | 液晶表示装置 |
| US9541808B2 (en) | 2011-09-30 | 2017-01-10 | Japan Display Inc. | Liquid crystal display device |
| US9274391B2 (en) | 2011-09-30 | 2016-03-01 | Japan Display Inc. | Liquid crystal display device |
| JP2014160268A (ja) * | 2014-04-14 | 2014-09-04 | Japan Display Inc | 液晶表示装置 |
| JP2015206819A (ja) * | 2014-04-17 | 2015-11-19 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2015211089A (ja) * | 2014-04-24 | 2015-11-24 | Ｎｌｔテクノロジー株式会社 | 薄膜トランジスタ及び表示装置 |
| US10263116B2 (en) | 2014-04-24 | 2019-04-16 | Nlt Technologies, Ltd. | Thin film transistor and display device |
| JP2019504338A (ja) * | 2015-11-24 | 2019-02-14 | 深▲セン▼市華星光電技術有限公司 | 液晶パネルに用いられるアレイ基板及びその製造方法 |
| EP3627560A4 (en) * | 2017-05-12 | 2021-03-10 | BOE Technology Group Co., Ltd. | THIN-FILM TRANSISTOR AND MANUFACTURING METHOD FOR IT, DISPLAY BOARD AND DISPLAY DEVICE |
| US11251309B2 (en) | 2017-05-12 | 2022-02-15 | Boe Technology Group Co., Ltd. | Thin film transistor comprising light shielding layer and light blocking portion and method for manufacturing the same, display panel and display device |
| JP2019117892A (ja) * | 2017-12-27 | 2019-07-18 | 株式会社ジャパンディスプレイ | アレイ基板、アレイ基板の製造方法、表示装置及びスイッチング素子 |
| JP7045185B2 (ja) | 2017-12-27 | 2022-03-31 | 株式会社ジャパンディスプレイ | アレイ基板、アレイ基板の製造方法、表示装置及びスイッチング素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4481391B2 (ja) | 2010-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7541618B2 (en) | Liquid crystal device having a thin film transistor | |
| JP2018197859A (ja) | 液晶表示装置 | |
| JPH1031235A (ja) | 液晶表示装置 | |
| US11030948B2 (en) | Display panel | |
| US8242503B2 (en) | Multi-gate thin film transistor device | |
| JP4481391B2 (ja) | 液晶表示装置 | |
| JP3819104B2 (ja) | 液晶表示装置 | |
| JP5186728B2 (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
| JP2001119032A (ja) | アクティブマトリクス型表示装置 | |
| JP5298156B2 (ja) | フロント型プロジェクタ、及び半導体装置 | |
| JP4994491B2 (ja) | プロジェクタ | |
| JP5685613B2 (ja) | 表示装置 | |
| US11614664B2 (en) | Electro-optical device, manufacturing method of electro-optical device, and electronic apparatus | |
| JP6488328B2 (ja) | 表示装置 | |
| US20050001944A1 (en) | Method of stabilizing parasitic capacitance in an LCD device | |
| JP2000039606A (ja) | 液晶表示装置 | |
| JP5593435B2 (ja) | 液晶表示装置 | |
| JP5526187B2 (ja) | 表示装置 | |
| JP2019168695A (ja) | 表示装置 | |
| KR20050049652A (ko) | 액정표시장치 및 그 제조방법 | |
| JP2006278623A (ja) | 薄膜トランジスタ、電気光学装置、電子機器 | |
| JP2006313369A (ja) | 半導体装置及びプロジェクター | |
| JP2002031816A (ja) | 液晶表示装置 | |
| JP2016012152A (ja) | 表示装置 | |
| JP2015007806A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051201 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100318 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4481391 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |