JP2014160268A - 液晶表示装置 - Google Patents

Abstract

【課題】光電流による表示不良を防ぎつつ、表示品位の良好な液晶表示装置を提供することを目的とする。
【解決手段】絶縁基板２１０の上に配置された第１遮光層２２０Ａと、第１遮光層と間隔をおいて配置された第２遮光層２２０Ｂと、第１チャネル領域２４２Ｃ１、第２チャネル領域２４２Ｃ２、第１オーミックコンタクト領域２４２Ｍ１、中間低抵抗領域２４２Ｍ２および第２オーミックコンタクト領域２４２Ｍ３を有する半導体層２４２と、第１ゲート電極２４４Ａと、第２ゲート電極２４４Ｂと、を備えた第１基板２００と、第２基板３００と、第１基板と第２基板との間に保持された液晶層４００と、を備えている。Ｗ１Ａ＞Ｗ２Ａであり、Ｗ１Ｂ＞Ｗ２Ｂである。
【選択図】 図３

Description

この発明は、液晶表示装置に関する。

薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）によって構成されたスイッチング素子は、液晶表示装置に広く使用されている。近年、この液晶表示装置のスイッチング素子に用いられる薄膜トランジスタには、電界効果移動度の大きい多結晶シリコンを有する半導体層が用いられている。このような薄膜トランジスタは、画素表示のスイッチング素子のみならず、周辺駆動回路のスイッチング素子としても使用されている。このような薄膜トランジスタとしては、半導体層の上にゲート電極が形成されるトップゲート型の薄膜トランジスタが主に用いられている。

このような薄膜トランジスタによって構成されたスイッチング素子を用いた液晶表示装置では、半導体層のチャネル領域の抵抗を低くすることにより、信号線の電圧が画素電極および補助容量に書き込まれる。そして、ゲート電極の電圧の制御によりチャネル領域の抵抗を高くすることにより、画素電極および補助容量の電圧が維持される。

バックライト光が選択的に透過することによって画像を表示する液晶表示装置では、半導体層のチャネル領域がバックライト光を吸収し、チャネル領域に光電流が流れてしまうことがある。このため、ゲート電極の電圧を制御しても、チャネル領域の抵抗が低くなってしまい画素電極および補助容量の電圧を維持できないことがある。これにより、液晶表示装置の表示品位の劣化を招いてしまうことがある。

このような光電流を防ぐことを目的として、例えば、特許文献１によれば、トップゲート型またはブレーナ型の薄膜トランジスタからなる画素トランジスタのソース・ドレインの端部の下層側に、少なくともこのソース・ドレインの端部を遮光する遮光層が設けられた構成が開示されている。

しかしながら、薄膜トランジスタの半導体層の下に遮光層を配置すると、遮光層と半導体層のオーミックコンタクト領域との静電容量結合により、オーミックコンタクト領域の電圧が、遮光層の電位、ひいては、チャネル領域の電位に影響を与えることがある。これにより、ゲート電極電位でチャネル領域の電位、抵抗を制御しにくくなり、スイッチング素子としての薄膜トランジスタ特性がばらつくことがあり、液晶表示装置の表示品位の劣化を招いてしまうことがある。

特開平１１−８４３５９号公報

この発明は、上述した事情に鑑みなされたものであって、その目的は、光電流による表示不良を防ぎつつ、表示品位の良好な液晶表示装置を提供することにある。

この発明の一態様によれば、絶縁基板と、前記絶縁基板の上に配置された第１遮光層と、前記第１遮光層と間隔をおいて配置された第２遮光層と、前記第１遮光層および前記第２遮光層を覆う第１絶縁層と、前記第１絶縁層の上に配置されるとともに前記第１遮光層と対向する第１チャネル領域、前記第１絶縁層の上に配置されるとともに前記第２遮光層と対向する第２チャネル領域、第１オーミックコンタクト領域、中間低抵抗領域および第２オーミックコンタクト領域を有する半導体層と、前記半導体層を覆う第２絶縁層と、前記第２絶縁層の上に配置されるとともに前記第１チャネル領域と対向する第１ゲート電極と、前記第２絶縁層の上に配置されるとともに前記第２チャネル領域と対向する第２ゲート電極と、を備えた第１基板と、前記第１基板と対向するように配置された第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備え、前記第１チャネル領域は、前記第１オーミックコンタクト領域と前記中間低抵抗領域との間に配置され、前記第２チャネル領域は、前記中間低抵抗領域と前記第２オーミックコンタクト領域との間に配置され、前記第１オーミックコンタクト領域から前記中間低抵抗領域に向かう方向において、前記第１ゲート電極の幅は前記第１チャネル領域の幅と同一であり、前記第１遮光層の幅は前記第１ゲート電極の幅より広く、且つ前記第１遮光層の端部は前記第１ゲート電極の端部の外側にあり前記第１チャネル領域と前記第１オーミックコンタクト領域との境界および前記第１チャネル領域と前記中間低抵抗領域との境界より外側にあり、前記中間低抵抗領域から前記第２オーミックコンタクト領域に向かう方向において、前記第２ゲート電極の幅は前記第２チャネル領域の幅と同一であり、前記第２遮光層の幅は前記第２ゲート電極の幅より広く、且つ前記第２遮光層の端部は前記第２ゲート電極の端部の外側にあり前記第２チャネル領域と前記中間低抵抗領域との境界および前記第２チャネル領域と前記第２オーミックコンタクト領域との境界より外側にあることを特徴とする。

図１は、この発明の一実施の形態に係る液晶表示装置の構成を概略的に示す図である。 図２は、図１に示した液晶表示パネルにおける画素の構成を概略的に示す平面図である。 図３は、図２に示した画素をＩＩＩ−ＩＩＩ線で切断した液晶表示パネルおよびバックライトの構成を示す断面図である。 図４は、第１実施形態の第１変形例に係る画素の構成を概略的に示した平面図である。 図５は、第１実施形態の第２変形例に係る画素の構成を概略的に示した平面図である。 図６は、図５に示した画素をＶＩ−ＶＩ線で切断したアレイ基板の構成を示す断面図である。 図７は、第１実施形態の第３変形例に係る画素の構成を概略的に示した平面図である。 図８は、サンプルＡ１の第１ゲート電極および第２ゲート電極の構成を概略的に示した平面図である。 図９は、サンプルＡ２の第１ゲート電極、第２ゲート電極および遮光層の構成を概略的に示した平面図である。 図１０は、サンプルＡ３の第１ゲート電極、第２ゲート電極、第１遮光層および第２遮光層の構成を概略的に示した平面図である。 図１１は、サンプルＡ１のスイッチング素子の特性を示す図である。 図１２は、サンプルＡ２のスイッチング素子の特性を示す図である。 図１３は、サンプルＡ３のスイッチング素子の特性を示す図である。 図１４は、第１遮光層および第１遮光層と間隔をおいて配置された第２遮光層を有することによる効果の検証結果を示す図である。 図１５は、第２実施形態に係る画素の構成を概略的に示す断面図である。 図１６は、図１５に示した画素をＸＶＩ−ＸＶＩ線で切断したアレイ基板の構成を示す断面図である。 図１７は、第２実施形態の変形例に係る画素の構成を概略的に示した平面図である。 図１８は、サンプルＢ１のゲート電極の構成を概略的に示した平面図である。 図１９は、サンプルＢ２のゲート電極および遮光層の構成を概略的に示した平面図である。 図２０は、サンプルＢ３のゲート電極および遮光層の構成を概略的に示した平面図である。 図２１は、サンプルＢ１のスイッチング素子の特性を示す図である。 図２２は、サンプルＢ２のスイッチング素子の特性を示す図である。 図２３は、サンプルＢ３のスイッチング素子の特性を示す図である。 図２４は、遮光層の幅をゲート電極の幅より狭くしたことによる効果の検証結果を示す図である。

以下、この発明の一実施の形態に係る液晶表示装置について図面を参照して説明する。

図１に示すように、液晶表示装置は、略矩形平板状の液晶表示パネル１００を備えている。液晶表示パネル１００は、一対の基板すなわちアレイ基板（第１基板）２００および対向基板（第２基板）３００と、アレイ基板２００と対向基板３００との間に保持された液晶層４００と、によって構成されている。これらのアレイ基板２００と対向基板３００とは、シール部材１１０によって貼り合わせられている。

液晶表示パネル１００は、マトリクス状に配置された複数の画素ＰＸによって構成された表示領域１２０を備えている。シール部材１１０は、表示領域１２０を囲むように配置されている。

アレイ基板２００は、表示領域１２０において、複数の走査線Ｙ（１、２、３、…、ｍ）と、複数の信号線Ｘ（１、２、３、…、ｎ）と、各画素ＰＸにおける信号線Ｘと走査線Ｙとの交差部に配置されたスイッチング素子２４０と、補助容量配線ＡＹと、スイッチング素子２４０に接続された画素電極２５０などを備えている。

対向基板３００は、表示領域１２０において、複数の画素電極２５０のそれぞれに対向した対向電極３５０を備えている。

また、液晶表示パネル１００は、表示領域１２０の外側に位置する非表示領域１３０に配置された接続部１３１を備えている。この接続部１３１は、液晶表示パネル１００を駆動するために必要な各種信号を供給する信号供給源として機能する駆動ＩＣチップやフレキシブル配線基板と接続可能である。図１に示した例では、接続部１３１は、対向基板３００の端部３００Ａより外方に延在したアレイ基板２００の延在部２００Ａの上に配置されている。

表示領域１２０に配置された走査線Ｙ（１、２、３、…、ｍ）のそれぞれは、非表示領域１３０に引き出されて接続部１３１に接続されている。また、信号線Ｘ（１、２、３、…、ｎ）のそれぞれも同様に、非表示領域１３０に引き出されて接続部１３１に接続されている。

図２に示すように、走査線Ｙおよび補助容量配線ＡＹは、第２方向Ｄ２に沿って略平行に配置されている。信号線Ｘは、走査線Ｙおよび補助容量配線ＡＹと第１層間絶縁層（図示しない）を介して略直交するように、第１方向Ｄ１に沿って配置されている。

スイッチング素子２４０は、例えばトップゲート型の薄膜トランジスタを２つ直列に並べて形成されている。スイッチング素子２４０は、第１ゲート電極２４４Ａおよび第２ゲート電極２４４Ｂを備えている。第１ゲート電極２４４Ａと第２ゲート電極２４４Ｂとは、間隔をおいて配置されている。スイッチング素子２４０の半導体層２４２は、例えばポリシリコンなどによって形成可能である。半導体層２４２は、第１チャネル領域２４２Ｃ１と、第２チャネル領域２４２Ｃ２と、第１オーミックコンタクト領域２４２Ｍ１と、中間低抵抗領域２４２Ｍ２と、第２オーミックコンタクト領域２４２Ｍ３と、多結晶シリコン層２４２Ｓと、を有している。第１オーミックコンタクト領域２４２Ｍ１、第１チャネル領域２４２Ｃ１、および、中間低抵抗領域２４２Ｍ２は、第２方向Ｄ２に沿ってこの順に並んでいる。つまり、第１オーミックコンタクト領域２４２Ｍ１から中間低抵抗領域２４２Ｍ２に向かう方向は、第２方向Ｄ２に相当する。中間低抵抗領域２４２Ｍ２、第２チャネル領域２４２Ｃ２、および、第２オーミックコンタクト領域２４２Ｍ３は、第２方向Ｄ２に沿ってこの順に並んでいる。つまり、中間低抵抗領域２４２Ｍ２から第２オーミックコンタクト領域２４２Ｍ３に向かう方向は、第２方向Ｄ２に相当する。

スイッチング素子２４０の第１ゲート電極２４４Ａおよび第２ゲート電極２４４Ｂは、走査線Ｙと一体的に形成されている。スイッチング素子２４０の第１オーミックコンタクト領域２４２Ｍ１は、信号線Ｘと接続されている。スイッチング素子２４０の第２オーミックコンタクト領域２４２Ｍ３は、画素電極２５０に接続されている。

さらに、アレイ基板２００は、第１遮光層２２０Ａおよび第２遮光層２２０Ｂを備えている。第１遮光層２２０Ａと第２遮光層２２０Ｂとは、間隔をおいて配置され、電気的にお互いに絶縁されている。第１遮光層２２０Ａは、第１ゲート電極２４４Ａおよび第１チャネル領域２４２Ｃ１と対向するように配置されている。第２遮光層２２０Ｂは、第２ゲート電極２４４Ｂおよび第２チャネル領域２４２Ｃ２と対向するように配置されている。

ここでは、第１遮光層２２０Ａおよび第２遮光層２２０Ｂは、略四角形状である。第１遮光層２２０Ａは、第１方向Ｄ１に延出した第１端部Ａ１と、第１端部Ａ１と向かい合う第２端部Ａ２と、第２方向Ｄ２に延出するとともに第１端部Ａ１および第２端部Ａ２と接続された第３端部Ａ３と、第３端部Ａ３と向かい合うとともに第１端部Ａ１および第２端部Ａ２と接続された第４端部Ａ４と、を有している。

第２遮光層２２０Ｂは、第１方向Ｄ１に延出した第１端部Ｂ１と、第１端部Ｂ１と向かい合う第２端部Ｂ２と、第２方向Ｄ２に延出するとともに第１端部Ｂ１および第２端部Ｂ２と接続された第３端部Ｂ３と、第３端部Ｂ３と向かい合うとともに第１端部Ｂ１および第２端部Ｂ２と接続された第４端部Ｂ４と、を有している。第２遮光層２２０Ｂの第１端部Ｂ１は、第１遮光層２２０Ａの第２端部Ａ２と第２方向Ｄ２に間隔をおいて向かい合っている。

また、第１ゲート電極２４４Ａおよび第２ゲート電極２４４Ｂは、略四角形状である。第１ゲート電極２４４Ａは、第１方向Ｄ１に延出した第１端部ａ１と、第１端部ａ１と向かい合う第２端部ａ２と、第２方向Ｄ２に延出するとともに第１端部ａ１および第２端部ａ２と接続された第３端部ａ３と、第３端部ａ３と向かい合うとともに走査線Ｙと接続された第４端部ａ４と、を有している。

第２ゲート電極２４４Ｂは、第１方向Ｄ１に延出した第１端部ｂ１と、第１端部ｂ１と向かい合う第２端部ｂ２と、第２方向Ｄ２に延出するとともに第１端部ｂ１および第２端部ｂ２と接続された第３端部ｂ３と、第３端部ｂ３と向かい合うとともに走査線Ｙと接続された第４端部ｂ４と、を有している。第２ゲート電極２４４Ｂの第１端部ｂ１は、第１ゲート電極２４４Ａの第２端部ａ２と第２方向Ｄ２に間隔をおいて向かい合っている。

ここに示した例では、第１遮光層２２０Ａの幅Ｗ１Ａ（つまり、第１遮光層２２０Ａの第１端部Ａ１と第２端部Ａ２との間の第２方向Ｄ２に沿った長さ）は、第１ゲート電極２４４Ａの幅Ｗ２Ａ（つまり、第１ゲート電極２４４Ａの第１端部ａ１と第２端部ａ２との間の第２方向Ｄ２に沿った長さ）より広い。なお、第１チャネル領域２４２Ｃ１の幅については図示しないが第１ゲート電極２４４Ａの幅Ｗ２Ａと実質的に同一である。

第１遮光層２２０Ａの第１端部Ａ１および第２端部Ａ２の直上には、第１ゲート電極２４４Ａは位置していない。つまり、第１遮光層２２０Ａの第１端部Ａ１は第１ゲート電極２４４Ａの第１端部ａ１の位置より外側に位置しており、第１遮光層２２０Ａの第２端部Ａ２は第１ゲート電極２４４Ａの第２端部ａ２の位置より外側に位置している。

また、第１遮光層２２０Ａの幅Ｗ３Ａ（つまり、第１遮光層２２０Ａの第３端部Ａ３と第４端部Ａ４との間の第１方向Ｄ１に沿った長さ）は、第１ゲート電極２４４Ａの幅Ｗ４Ａ（つまり、第１ゲート電極２４４Ａの第３端部ａ３と第４端部ａ４との間の第１方向Ｄ１に沿った長さ）より狭いが、第１チャネル領域２４２Ｃ１の幅ＷＪ（つまり、第１チャネル領域２４２Ｃ１の第２方向Ｄ２に延出した第１端部ｊ１と、第１端部ｊ１と向かい合う第２端部ｊ２との間の第１方向Ｄ１に沿った長さ）よりは広い。

第１遮光層２２０Ａの第３端部Ａ３および第４端部Ａ４の直上には、第１チャネル領域２４２Ｃ１が位置していない。第１遮光層２２０Ａの第３端部Ａ３は第１ゲート電極２４４Ａの第３端部ａ３の位置よりも内側、つまり第１チャネル領域２４２Ｃ１の側に位置しており、第１遮光層２２０Ａの第４端部Ａ４は第１ゲート電極２４４Ａの第４端部ａ４の位置よりも内側、つまり第１チャネル領域２４２Ｃ１の側に位置している。

ここに示した例では、第２遮光層２２０Ｂの幅Ｗ１Ｂ（つまり、第２遮光層２２０Ｂの第１端部Ｂ１と第２端部Ｂ２との間の第２方向Ｄ２に沿った長さ）は、第２ゲート電極２４４Ｂの幅Ｗ２Ｂ（つまり、第２ゲート電極２４４Ｂの第１端部ｂ１と第２端部ｂ２との間の第２方向Ｄ２に沿った長さ）より広い。なお、第２チャネル領域２４２Ｃ２の幅については図示しないが第２ゲート電極２４４Ｂの幅Ｗ２Ｂと実施的に同一である。

第２遮光層２２０Ｂの第１端部Ｂ１および第２端部Ｂ２の直上には、第２ゲート電極２４４Ｂは位置していない。つまり、第２遮光層２２０Ｂの第１端部Ｂ１は第２ゲート電極２４４Ｂの第１端部ｂ１の位置より外側に位置しており、第２遮光層２２０Ｂの第２端部Ｂ２は第２ゲート電極２４４Ｂの第２端部ｂ２の位置より外側に位置している。

また、第２遮光層２２０Ｂの幅Ｗ３Ｂ（つまり、第２遮光層２２０Ｂの第３端部Ｂ３と第４端部Ｂ４との間の第１方向Ｄ１に沿った長さ）は、第２ゲート電極２４４Ｂの幅Ｗ４Ｂ（第２ゲート電極２４４Ｂの第３端部ｂ３と第４端部ｂ４との間の第１方向Ｄ１に沿った長さ）より狭いが、第２チャネル領域２４２Ｃ２の幅ＷＧ（つまり、第２チャネル領域２４２Ｃ２の第２方向Ｄ２に延出した第１端部ｇ１と、第１端部ｇ１と向かい合う第２端部ｇ２との間の第１方向Ｄ１に沿った長さ）よりは広い。

第２遮光層２２０Ｂの第３端部Ｂ３および第４端部Ｂ４の直上には、第２チャネル領域２４２Ｃ２が位置していない。第２遮光層２２０Ｂの第３端部Ｂ３は第２ゲート電極２４４Ｂの第３端部ｂ３の位置よりも内側、つまり第２チャネル領域２４２Ｃ２の側に位置しており、第２遮光層２２０Ｂの第４端部Ｂ４は第２ゲート電極２４４Ｂの第４端部ｂ４の位置よりも内側、つまり第２チャネル領域２４２Ｃ２の側に位置している。

図３に示すように、アレイ基板２００は、ガラスなどの光透過性を有する絶縁基板２１０を用いて形成される。絶縁基板２１０の上には、第１遮光層２２０Ａおよび第２遮光層２２０Ｂが配置されている。この第１遮光層２２０Ａおよび第２遮光層２２０Ｂは、第１絶縁層（以下、アンダーコート層と称する）２３０によって覆われている。

スイッチング素子２４０の半導体層２４２は、アンダーコート層２３０の上に配置されている。半導体層２４２は、第１オーミックコンタクト領域２４２Ｍ１と中間低抵抗領域２４２Ｍ２との間に第１チャネル領域２４２Ｃ１を有している。また、半導体層２４２は、中間低抵抗領域２４２Ｍ２と第２オーミックコンタクト領域２４２Ｍ３との間に第２チャネル領域２４２Ｃ２を有している。第１チャネル領域２４２Ｃ１は、アンダーコート層２３０を介して第１遮光層２２０Ａと対向している。第２チャネル領域２４２Ｃ２は、アンダーコート層２３０を介して第２遮光層２２０Ｂと対向している。この半導体層２４２は、第２絶縁層（以下、ゲート絶縁層と称する）２４３によって覆われている。

スイッチング素子２４０の第１ゲート電極２４４Ａおよび第２ゲート電極２４４Ｂは、ゲート絶縁層２４３の上に配置されている。第１ゲート電極２４４Ａは、ゲート絶縁層２４３を介して第１チャネル領域２４２Ｃ１と対向している。第２ゲート電極２４４Ｂは、ゲート絶縁層２４３を介して第２チャネル領域２４２Ｃ２と対向している。つまり、第１ゲート電極２４４Ａは、第１遮光層２２０Ａの上方に位置し、アンダーコート層２３０、第１チャネル領域２４２Ｃ１、および、ゲート絶縁層２４３を介して第１遮光層２２０Ａと対向している。第２ゲート電極２４４Ｂは、第２遮光層２２０Ｂの上方に位置し、アンダーコート層２３０、第２チャネル領域２４２Ｃ２、および、ゲート絶縁層２４３を介して第２遮光層２２０Ｂと対向している。第１ゲート電極２４４Ａおよび第２ゲート電極２４４Ｂは、第１層間絶縁層２４５によって覆われている。

第１ゲート電極２４４Ａの第１端部ａ１は、第１チャネル領域２４２Ｃ１と第１オーミックコンタクト領域２４２Ｍ１との境界の直上に位置している。また、第１ゲート電極２４４Ａの第２端部ａ２は、第１チャネル領域２４２Ｃ１と中間低抵抗領域２４２Ｍ２との境界の直上に位置している。第２ゲート電極２４４Ｂの第１端部ｂ１は、第２チャネル領域２４２Ｃ１と中間低抵抗領域２４２Ｍ２との境界の直上に位置している。また、第２ゲート電極２４４Ｂの第２端部ｂ２は、第２チャネル領域２４２Ｃ２と第２オーミックコンタクト領域２４２Ｍ３との境界の直上に位置している。

第１オーミックコンタクト領域２４２Ｍ１から中間低抵抗領域２４２Ｍ２に向かう方向（すなわち第２方向Ｄ２）において、第１遮光層２２０Ａの幅Ｗ１Ａは、第１ゲート電極２４４Ａおよび第１チャネル領域２４２Ｃ１の幅Ｗ２Ａより広い。しかも、第１遮光層２２０Ａの第１端部Ａ１は、第１ゲート電極２４４Ａの第１端部ａ１、および、第１チャネル領域２４２Ｃ１と第１オーミックコンタクト領域２４２Ｍ１との境界よりも外側に位置している。また、第１遮光層２２０Ａの第２端部Ａ２は、第１ゲート電極２４４Ａの第２端部ａ２、および、第１チャネル領域２４２Ｃ１と中間低抵抗領域２４２Ｍ２との境界よりも外側に位置している。

また、中間低抵抗領域２４２Ｍ２から第２オーミックコンタクト領域２４２Ｍ３に向かう方向（すなわち第２方向Ｄ２）において、第２遮光層２２０Ｂの幅Ｗ１Ｂは、第２ゲート電極２４４および第２チャネル領域２４２Ｃ２の幅Ｗ２Ｂより広い。しかも、第２遮光層２２０Ｂの第１端部Ｂ１は、第２ゲート電極２４４Ｂの第１端部ｂ１、および、第２チャネル領域２４２Ｃ１と中間低抵抗領域２４２Ｍ２との境界よりも外側に位置している。また、第２遮光層２２０Ｂの第２端部Ｂ２は、第２ゲート電極２４４Ｂの第２端部ｂ２、および、第２チャネル領域２４２Ｃ２と第２オーミックコンタクト領域２４２Ｍ３との境界よりも外側に位置している。

信号線Ｘは、第１層間絶縁層２４５およびゲート絶縁層２４３に形成された第１コンタクトホールＣＨ１を介して半導体層２４２の第１オーミックコンタクト領域２４２Ｍ１にコンタクトしている。画素電極２５０は、第１層間絶縁層２４５およびゲート絶縁層２４３に形成された第２コンタクトホールＣＨ２および第２層間絶縁層２４８を介して半導体層２４２の第２オーミックコンタクト領域２４２Ｍ３にコンタクトしている。

画素電極２５０は、第２層間絶縁層２４８の上において、各画素ＰＸに対応して配置されている。画素電極２５０は、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電性材料によって形成されている。

また、補助容量配線ＡＹは、ゲート絶縁層２４３の上に配置されている。補助容量は、スイッチング素子２４０の半導体層２４２と同層の多結晶シリコン層２４２Ｓ、ゲート絶縁層２４３および補助容量配線ＡＹを用いて形成されている。

次に、対向基板３００の構成の一例について説明するが、対向基板３００の構成はここに示した例に限らず、種々の形態が適用可能であることは言うまでもない。

対向基板３００は、ガラスなどの光透過性を有する絶縁基板３１０を用いて形成される。絶縁基板３１０の上には、ブラックマトリクス３２０、カラーフィルタ層３３０などが配置されている。カラーフィルタ層３３０の上には対向電極３５０が配置されている。

なお、カラーフィルタ層３３０は、アレイ基板２００側に備えられていてもよい（カラーフィルタ・オン・アレイ構造）。また、対向基板３００は、カラーフィルタ層３３０と対向電極３５０との間にオーバーコート層などを備えて構成してもよい。

対向電極３５０は、画素電極２５０に対向するように配置されている。この対向電極３５０は、ＩＴＯやＩＺＯなどの光透過性を有する導電性材料によって形成されている。

これらのアレイ基板２００と対向基板３００とは、アレイ基板２００と対向基板３００との間に配置された複数のスペーサ（図示しない）によって所定のセルギャップをおいて配置されている。液晶層４００は、スペーサによって形成されたセルギャップに保持され、セルギャップに封入された液晶分子を含む液晶材料で構成されている。

これらのアレイ基板２００および対向基板３００の表面は、液晶層４００に含まれる液晶分子の配向を制御するための配向膜２６０および３６０によってそれぞれ覆われている。また、アレイ基板２００および対向基板３００の外面には、それぞれ光学素子２７０および３７０が設けられている。これらの光学素子２７０および３７０は、液晶層４００の特性に合わせて偏光方向を設定した偏光板などを含んでいる。

さらに、液晶表示装置は、液晶表示パネル１００に対してアレイ基板２００側に配置されたバックライトユニットＢＬを有している。このバックライトユニットＢＬの構造については詳述しないが、種々の形態が適用可能であり、光源として発光ダイオードを利用したものや冷陰極管を利用したものなどのいずれでも適用可能である。

このような液晶表示装置において、スイッチング素子２４０の第１ゲート電極２４４Ａおよび第２ゲート電極２４４Ｂの電圧を制御し、半導体層２４２の第１チャネル領域２４２Ｃ１および第２チャネル領域２４２Ｃ２の抵抗を低くすることにより、信号線Ｘの電圧が画素電極２５０と補助容量配線ＡＹおよびゲート絶縁層２４３とで補助容量を形成する多結晶シリコン層２４２Ｓに書き込まれる。その後、第１ゲート電極２４４Ａおよび第２ゲート電極２４４Ｂの電圧を制御し、半導体層２４２の第１チャネル領域２４２Ｃ１および第２チャネル領域２４２Ｃ２の抵抗を高くすることによって、画素電極２５０と補助容量配線ＡＹおよびゲート絶縁層２４３とで補助容量を形成する多結晶シリコン層２４２Ｓの電圧が維持される。

画素電極２５０の電位と対向電極３５０の電位との間に電位差が形成されると、画素電極２５０と対向電極３５０との間に電界が形成される。液晶層４００を構成する液晶分子の配向方向が変化し、液晶層４００を透過する光に対する変調率が変化する。このようにして選択的にバックライト光を液晶表示パネル１００で選択的に透過し、画像を表示する。

第１実施形態において、第１遮光層２２０Ａおよび第２遮光層２２０Ｂがそれぞれ第１チャネル領域２４２Ｃ１および第２チャネル領域２４２Ｃ２と対向するように配置されており、第１チャネル領域２４２Ｃ１および第２チャネル領域２４２Ｃ２がバックライトユニットＢＬのバックライト光を吸収しないため、第１チャネル領域２４２Ｃ１および第２チャネル領域２４２Ｃ２に光電流が流れることを防ぐことができる。このため、光電流による表示不良を防ぐことができる。

なお、チャネル領域の電位、抵抗はゲート電極電位によって制御される。遮光層の電位もチャネル領域の電位に影響するが、この遮光層の電位は、静電容量結合により、チャネル領域の電位を制御すべきゲート電極電位の他に、このゲート電極電位とは無関係なオーミック領域や中間低抵抗領域の電位の影響を受ける。したがって、チャネル領域の電位、ひいては薄膜トランジスタの特性を安定に制御するためには、チャネル領域に影響を及ぼす遮光層の電位に対しても、ゲート電極電位とは無関係なオーミック領域や中間低抵抗領域の電位の影響を低減することが必要とされる。

もし、第１遮光層２２０Ａと第２遮光層２２０Ｂが電気的に接続されていると、第１遮光層２２０Ａ及び第２遮光層２２０Ｂの電位は、静電容量結合の影響で、第１オーミックコンタクト領域２４２Ｍ１、中間低抵抗領域２４２Ｍ２、そして第２オーミックコンタクト領域２４２Ｍ３の電位の影響を受ける。

しかし、第１実施形態において、第１遮光層２２０Ａが第２遮光層２２０Ｂと間隔をおいて配置されており電気的に絶縁されているため、第１遮光層２２０Ａの電位は、静電容量結合により第１オーミックコンタクト領域２４２Ｍ１の電位及び中間低抵抗領域２４２Ｍ２の電位の影響は受けるが、第２オーミックコンタクト領域２４２Ｍ３の電位の影響は受けない。一方、第２遮光層２２０Ｂの電位は、中間低抵抗領域２４２Ｍ２の電位及び第２オーミックコンタクト領域２４２Ｍ３の電位の影響は受けるが、第１オーミックコンタクト領域２４２Ｍ１の電位の影響は受けない。

なお、半導体層２４２の中間低抵抗領域２４２Ｍ２の電位は、第１オーミックコンタクト領域２４２Ｍ１の電位および第２オーミックコンタクト領域２４２Ｍ３の電位の中間の電位である。

このため、前述のように第１遮光層２２０Ａと第２遮光層２２０Ｂが電気的に接続されて、第1遮光層２２０Ａ及び第２遮光層２２０Ｂの電位が、静電容量結合の影響で、第１オーミックコンタクト領域２４２Ｍ１、中間低抵抗領域２４２Ｍ２、そして第２オーミックコンタクト領域２４２Ｍ３の電位の影響を受ける場合と比較して、本第１実施形態では例えば第１オーミックコンタクト領域２４２Ｍ１がソース電極、第２オーミックコンタクト領域２４２Ｍ３がドレイン電極として働く場合は、第１遮光層２２０Ａの電位は第１オーミックコンタクト領域２４２Ｍ１の電位及び中間低抵抗領域２４２Ｍ２の電位の影響は受けるが、第２オーミックコンタクト領域２４２Ｍ３の電位の影響は受けないため、ひいては第１チャネル領域２４２Ｃ１に与える影響を小さくすることができる。逆に第１オーミックコンタクト領域２４２Ｍ１がドレイン電極、第２オーミックコンタクト領域２４２Ｍ３がソース電極として働く場合は、第２遮光層２２０Ｂの電位は中間低抵抗領域２４２Ｍ２の電位及び第２オーミックコンタクト領域２４２Ｍ３の電位の影響は受けるが、第１オーミックコンタクト領域２４２Ｍ１の電位の影響は受けないため、ひいては第２チャネル領域２４２Ｃ２に与える影響を小さくすることができる。

そして、静電容量結合により第１遮光層２２０Ａまたは第２遮光層２２０Ｂを介して、第１チャネル領域２４２Ｃ１あるいは第２チャネル領域２４２Ｃ２のどちらか一方への、第１オーミックコンタクト領域２４２Ｍ１、中間低抵抗領域２４２Ｍ２、第２オーミックコンタクト領域２４２Ｍ３の電位の影響を小さくすることにより、スイッチング素子２４０全体の特性ばらつきを小さくすることができる。

このため、第１実施形態によれば、スイッチング素子２４０の特性のばらつきを小さくすることができ、表示品位の良好な液晶表示装置を提供することができる。

したがって、第１実施形態によれば、光電流による表示不良を防ぎつつ、表示品位の良好な液晶表示装置を提供することができる。

なお、第１実施形態において、２つのゲート電極、つまり、第１ゲート電極２４４Ａおよび第２ゲート電極２４４Ｂを有している例を説明したが、この例に限らず、３つ以上のゲート電極を有していてもよい。

次に、第１実施形態の第１変形例に係る液晶表示装置について図４を参照して説明する。なお、第１変形例において、図２に示した例と同様の構成については、同一の符号を付して詳細な説明を省略する。第１変形例においては、適用した第１遮光層２２０Ａおよび第２遮光層２２０Ｂの形状が図２に示した例の形状と異なるが、第１ゲート電極２４４Ａおよび第２ゲート電極２４４Ｂなどの他の構成については図２に示した例と同一形状である。

ここでは、図４に示すように、第１遮光層２２０Ａおよび第２遮光層２２０Ｂは、略四角形状である。第１遮光層２２０Ａは、第１端部Ａ１と、第２端部Ａ２と、第３端部Ａ３と第４端部Ａ４と、を有している。第２遮光層２２０Ｂは、第１端部Ｂ１と、第２端部Ｂ２と、第３端部Ｂ３と、第４端部Ａ４と、を有している。

第１変形例においても図２に示した例と同様に、第１遮光層２２０Ａの第２方向Ｄ２に沿った幅Ｗ１Ａは、第１ゲート電極２４４Ａの第２方向Ｄ２に沿った幅Ｗ２Ａより広い。第１遮光層２２０Ａの第１端部Ａ１は第１ゲート電極２４４Ａの第１端部ａ１の位置より外側に位置しており、第１遮光層２２０Ａの第２端部Ａ２は第１ゲート電極２４４Ａの第２端部ａ２の位置より外側に位置している。

一方で、第１遮光層２２０Ａの第１方向Ｄ１に沿った幅Ｗ３Ａは、第１ゲート電極２４４Ａの第１方向Ｄ１に沿った幅４Ａより広い。第１遮光層２２０Ａの第３端部Ａ３は第１ゲート電極２４４Ａの第３端部ａ３の位置より外側に位置しており、第１遮光層２２０Ａの第４端部Ａ４は第１ゲート電極２４４Ａの第４端部ａ４の位置より外側の走査線Ｙの上に位置している。

また、図２に示した例と同様に、第２遮光層２２０Ｂの第２方向Ｄ２に沿った幅Ｗ１Ｂは、第２ゲート電極２４４Ｂの第２方向Ｄ２に沿った幅Ｗ２Ｂより広い。第２遮光層２２０Ｂの第１端部Ｂ１は第２ゲート電極２４４Ｂの第１端部ｂ１の位置より外側に位置しており、第２遮光層２２０Ｂの第２端部Ｂ２は第２ゲート電極２４４Ｂの第２端部ｂ２の位置より外側に位置している。

一方で、第２遮光層２２０Ｂの第１方向Ｄ１に沿った幅Ｗ３Ｂは、第２ゲート電極２４４Ｂの第１方向Ｄ１に沿った幅４Ｂより広い。第２遮光層２２０Ｂの第３端部Ｂ３は第２ゲート電極２４４Ｂの第３端部ｂ３の位置より外側に位置しており、第２遮光層２２０Ｂの第４端部Ｂ４は第１ゲート電極２４４Ｂの第４端部ｂ４の位置より外側の走査線Ｙの上に位置している。

なお、図４に示した画素をＩＩＩ−ＩＩＩ線で切断した構成は、図３に示した構成と同じであり、図示を省略する。

このような図４に示した第１変形例においても、図２に示した例と同様の効果を得ることができる。

次に、第１実施形態の第２変形例に係る液晶表示装置について図５を参照して説明する。なお、第２変形例において、図２に示した例と同様の構成については、同一の符号を付して詳細な説明を省略する。第２変形例においては、適用した第１遮光層２２０Ａおよび第２遮光層２２０Ｂの形状が図２に示した例の形状と異なるが、第１ゲート電極２４４Ａおよび第２ゲート電極２４４Ｂなどの他の構成については図２に示した例と同一形状である。

ここでは、図５に示すように、第１遮光層２２０Ａおよび第２遮光層２２０Ｂは、略四角形状である。第１遮光層２２０Ａは、第１端部Ａ１と、第２端部Ａ２と、第３端部Ａ３と、第４端部Ａ４と、を有している。第２遮光層２２０Ｂは、第１端部Ｂ１と、第２端部Ｂ２と、第３端部Ｂ３と、第４端部Ｂ４と、を有している。

第２変形例においても図２に示した例と同様に、第１遮光層２２０Ａの第１方向Ｄ１に沿った幅Ｗ３Ａは、第１ゲート電極２４４Ａの第１方向Ｄ１に沿った幅Ｗ４Ａより狭いが、第１チャネル領域２４２Ｃ１の第１方向Ｄ１に沿った幅ＷＪよりは広い。第１遮光層２２０Ａの第３端部Ａ３の直上には、第１チャネル領域２４２Ｃ１が位置せず、第１ゲート電極２４４Ａの第３端部ａ３の位置よりも内側に位置している。つまり、第３端部Ａ３の直上には第１ゲート電極２４４Ａが位置している。第１遮光層２２０Ａの第４端部Ａ４の直上には、第１チャネル領域２４２Ｃ１が位置せず、第１ゲート電極２４４Ａの第４端部ａ４よりも内側に位置している。つまり、第４端部Ａ４の直上には第１ゲート電極２４４Ａが位置している。

第１遮光層２２０Ａの第２方向Ｄ２に沿った幅Ｗ１Ａは、第１ゲート電極２４４Ａの第２方向Ｄ２に沿った幅Ｗ２Ａより狭い。第１遮光層２２０Ａの第１端部Ａ１は、第１ゲート電極２４４Ａの第１端部ａ１よりも内側に位置している。第１遮光層２２０Ａの第２端部Ａ２は、第１ゲート電極２４４Ａの第２端部ａ２よりも内側に位置している。

図２に示した例と同様に、第２遮光層２２０の第１方向Ｄ１に沿った幅Ｗ３Ｂは、第２ゲート電極２４４Ｂの第１方向Ｄ１に沿った幅４Ｂより狭いが、第２チャネル領域２４２Ｃ２の第１方向Ｄ１に沿った幅ＷＧよりは広い。第２遮光層２２０Ｂの第３端部Ｂ３の直上には、第２チャネル領域２４２Ｃ２が位置せず、第２ゲート電極２４４Ｂの第３端部ｂ３の位置よりも内側に位置している。つまり、第３端部Ｂ３の直上には第２ゲート電極２４４Ｂが位置している。第２遮光層２２０Ｂの第４端部Ｂ４の直上には、第２チャネル領域２４２Ｃ２が位置せず、第２ゲート電極２４４Ｂの第４端部ｂ４よりも内側に位置している。つまり、第４端部Ｂ４の直上には第２ゲート電極２４４Ｂが位置している。

第２遮光層２２０Ｂの第２方向Ｄ２に沿った幅Ｗ１Ｂは、第２ゲート電極２４４Ｂの幅Ｗ２Ｂより狭い。第２遮光層２２０Ｂの第１端部Ｂ１は、第１ゲート電極２４４Ｂの第１端部ｂ１よりも内側に位置している。第２遮光層２２０Ｂの第２端部Ｂ２は、第２ゲート電極２４４Ｂの第２端部ｂ２よりも内側に位置している。

図６には、図５に示した画素をＶＩ−ＶＩ線で切断したアレイ基板の断面が図示されている。

第１ゲート電極２４４Ａの第１端部ａ１は、第１チャネル領域２４２Ｃ１と第１オーミックコンタクト領域２４２Ｍ１との境界の直上に位置している。また、第１ゲート電極２４４Ａの第２端部ａ２は、第１チャネル領域２４２Ｃ１と中間低抵抗領域２４２Ｍ２との境界の直上に位置している。第２ゲート電極２４４Ｂの第１端部ｂ１は、第２チャネル領域２４２Ｃ１と中間低抵抗領域２４２Ｍ２との境界の直上に位置している。また、第２ゲート電極２４４Ｂの第２端部ｂ２は、第２チャネル領域２４２Ｃ２と第２オーミックコンタクト領域２４２Ｍ３との境界の直上に位置している。

第１オーミックコンタクト領域２４２Ｍ１から中間低抵抗領域２４２Ｍ２に向かう方向（すなわち第２方向Ｄ２）において、第１遮光層２２０Ａの幅Ｗ１Ａは、第１ゲート電極２４４Ａおよび第１チャネル領域２４２Ｃ１の幅Ｗ２Ａより狭い。しかも、第１遮光層２２０Ａの第１端部Ａ１は、第１ゲート電極２４４Ａの第１端部ａ１、および、第１チャネル領域２４２Ｃ１と第１オーミックコンタクト領域２４２Ｍ１との境界よりも内側に位置している。また、第１遮光層２２０Ａの第２端部Ａ２は、第１ゲート電極２４４Ａの第２端部ａ２、および、第１チャネル領域２４２Ｃ１と中間低抵抗領域２４２Ｍ２との境界よりも内側に位置している。

また、中間低抵抗領域２４２Ｍ２から第２オーミックコンタクト領域２４２Ｍ３に向かう方向（すなわち第２方向Ｄ２）において、第２遮光層２２０Ｂの幅Ｗ１Ｂは、第２ゲート電極２４４および第２チャネル領域２４２Ｃ２の幅Ｗ２Ｂより狭い。しかも、第２遮光層２２０Ｂの第１端部Ｂ１は、第２ゲート電極２４４Ｂの第１端部ｂ１、および、第２チャネル領域２４２Ｃ１と中間低抵抗領域２４２Ｍ２との境界よりも内側に位置している。また、第２遮光層２２０Ｂの第２端部Ｂ２は、第２ゲート電極２４４Ｂの第２端部ｂ２、および、第２チャネル領域２４２Ｃ２と第２オーミックコンタクト領域２４２Ｍ３との境界よりも内側に位置している。

第２変形例においても、図２に示した例と同様に、第１遮光層２２０Ａおよび第２遮光層２２０Ｂがそれぞれ第１チャネル領域２４２Ｃ１および第２チャネル領域２４２Ｃ２と対向するように配置されており、第１チャネル領域２４２Ｃ１および第２チャネル領域２４２Ｃ２がバックライトユニットＢＬのバックライト光を吸収しないため、第１チャネル領域２４２Ｃ１および第２チャネル領域２４２Ｃ２に光電流が流れることを防ぐことができる。これにより、光電流による表示不良を防ぐことができる。

また、第２変形例においても、図２に示した例と同様に、第１遮光層２２０Ａと第２遮光層２２０Ｂが電気的に接続されて、第1遮光層２２０Ａ及び第２遮光層２２０Ｂの電位が、静電容量結合の影響で、第１オーミックコンタクト領域２４２Ｍ１、中間低抵抗領域２４２Ｍ２、そして第２オーミックコンタクト領域２４２Ｍ３の電位の影響を受ける場合と比較して、本第２実施形態でも例えば第１オーミックコンタクト領域２４２Ｍ１がソース電極、第２オーミックコンタクト領域２４２Ｍ３がドレイン電極として働く場合は、第１遮光層２２０Ａの電位は第１オーミックコンタクト領域２４２Ｍ１の電位及び中間低抵抗領域２４２Ｍ２の電位の影響は受けるが、第２オーミックコンタクト領域２４２Ｍ３の電位の影響は受けないため、ひいては第１チャネル領域２４２Ｃ１に与える影響を小さくすることができる。逆に第１オーミックコンタクト領域２４２Ｍ１がドレイン電極、第２オーミックコンタクト領域２４２Ｍ３がソース電極として働く場合は、第２遮光層２２０Ｂの電位は中間低抵抗領域２４２Ｍ２の電位及び第２オーミックコンタクト領域２４２Ｍ３の電位の影響は受けるが、第１オーミックコンタクト領域２４２Ｍ１の電位の影響は受けないため、ひいては第２チャネル領域２４２Ｃ２に与える影響を小さくすることができる。

そして、静電容量結合により第１遮光層２２０Ａまたは第２遮光層２２０Ｂを介して、第１チャネル領域２４２Ｃ１あるいは第２チャネル領域２４２Ｃ２のどちらか一方への、第１オーミックコンタクト領域２４２Ｍ１、中間低抵抗領域２４２Ｍ２、第２オーミックコンタクト領域２４２Ｍ３の電位の影響を小さくすることにより、スイッチング素子２４０全体の特性ばらつきを小さくすることができ、表示品位の良好な液晶表示装置を提供することができる。

さらに、第２変形例において、第１遮光層２２０Ａが第１チャネル領域２４２Ｃ１と対向し、第１遮光層２２０Ａの幅Ｗ１Ａが第１ゲート電極２４４Ａの幅Ｗ２Ａより狭く、且つ、第１遮光層２２０Ａの第１端部Ａ１および第２端部Ａ２が第１ゲート電極２４４Ａの第１端部ａ１および第２端部ａ２より内側にあるため、第１遮光層２２０Ａと第１オーミックコンタクト領域２４２Ｍ１および中間低抵抗領域２４２Ｍ２との間の距離が大きくなり、静電容量結合によって第１遮光層２２０Ａの電位に対して、第１オーミックコンタクト領域２４２Ｍ１の電位および中間低抵抗領域２４２Ｍ２の電位が及ぼす影響を抑制することができる。このため、変形例によれば、さらに、スイッチング素子２４０の特性のばらつきを小さくすることができる。

また、第２遮光層２２０Ａが第２チャネル領域２４２Ｃ１と対向し、第２遮光層２２０Ｂの幅Ｗ１Ｂが第２ゲート電極２４４Ｂの幅Ｗ２Ｂより狭く、且つ、第２遮光層２２０Ｂの第１端部Ｂ１および第２端部Ｂ２が第２ゲート電極２４４Ｂの第１端部ｂ１および第２端部ｂ２より内側にあるため、第２遮光層２２０Ｂと中間低抵抗領域２４２Ｍ２および第２オーミックコンタクト領域２４２Ｍ３との間の距離が大きくなり、静電容量結合によって第２遮光層２２０Ｂの電位に対して、中間低抵抗領域２４２Ｍ２の電位および第２オーミックコンタクト領域２４２Ｍ３の電位が及ぼす影響を抑制することができる。このため、第２変形例によれば、さらに、スイッチング素子２４０の特性のばらつきを小さくすることができる。

さらに、第２変形例において、第１遮光層２２０Ａの幅Ｗ１Ａが第１ゲート電極２４４Ａの幅Ｗ２Ａより狭く、第１遮光層２２０Ａの第１端部Ａ１および第２端部Ａ２が第１チャネル領域２４２Ｃ１と第１オーミックコンタクト領域２４２Ｍ１との境界および第１チャネル領域２４２Ｃ１と中間低抵抗領域２４２Ｍ２との境界より内側にあり、第１遮光層２２０Ａと第１オーミックコンタクト領域２４２Ｍ１および中間低抵抗領域２４２Ｍ２とが対向しないため、さらに、静電容量結合によって第１遮光層２２０Ａの電位に対して、第１オーミックコンタクト領域２４２Ｍ１の電位および中間低抵抗領域２４２Ｍ２の電位が及ぼす影響を抑制することができる。このため、さらに、スイッチング素子２４０の特性のばらつきを小さくすることができる。

また、第２遮光層２２０Ｂの幅Ｗ１Ｂが第２ゲート電極２４４Ｂの幅Ｗ２Ｂより狭く、第２遮光層２２０Ｂの第１端部Ｂ１および第２端部Ｂ２が第２チャネル領域２４２Ｃ２と中間低抵抗領域Ｍ２との境界および第２チャネル領域２４２Ｃ２と第２オーミックコンタクト領域２４２Ｍ３との境界より内側にあり、第２遮光層２２０Ｂと中間低抵抗領域２４２Ｍ２および第２オーミックコンタクト領域２４２Ｍ３とが対向しなくなり、さらに、
静電容量結合によって第２遮光層２２０Ｂの電位に対して、中間低抵抗領域２４２Ｍ２の電位および第２オーミックコンタクト領域２４２Ｍ３の電位が及ぼす影響を抑制することができる。このため、第２変形例によれば、さらに、スイッチング素子２４０の特性のばらつきを小さくすることができる。

したがって、第２変形例によれば、光電流による表示不良を防ぎつつ、表示品位の良好な液晶表示装置を提供することができる。

次に、第１実施形態の第３変形例に係る液晶表示装置について図７を参照して説明する。なお、第３変形例において、図２に示した例と同様の構成については、同一の符号を付して詳細な説明を省略する。第３変形例においては、適用した第１遮光層２２０Ａおよび第２遮光層２２０Ｂの形状が図２に示した例の形状と異なるが、第１ゲート電極２４４Ａおよび第２ゲート電極２４４Ｂなどの他の構成については図２に示した例と同一形状である。

ここでは、図７に示すように、第１遮光層２２０Ａおよび第２遮光層２２０Ｂは、略四角形状である。第１遮光層２２０Ａは、第１端部Ａ１と、第２端部Ａ２と、第３端部Ａ３と、第４端部Ａ４と、を有している。第２遮光層２２０Ｂは、第１端部Ｂ１と、第２端部Ｂ２と、第３端部Ｂ３と、第４端部Ｂ４と、を有している。

第３変形例において、第１遮光層２２０Ａの第２方向Ｄ２に沿った幅Ｗ１Ａは、第１ゲート電極２４４Ａの第２方向Ｄ２に沿った幅Ｗ２Ａより狭い。第１遮光層２２０Ａの第１端部Ａ１は第１ゲート電極２４４Ａの第１端部ａ１の位置より内側に位置しており、第１遮光層２２０Ａの第２端部Ａ２は第１ゲート電極２４４Ａの第２端部ａ２の位置より内側に位置している。

一方、第１遮光層２２０Ａの第１方向Ｄ１に沿った幅Ｗ３Ａは、第１ゲート電極２４４Ａの第１方向Ｄ１に沿った幅４Ａより広い。第１遮光層２２０Ａの第３端部Ａ３は第１ゲート電極２４４Ａの第３端部ａ３の位置より外側に位置しており、第１遮光層２２０Ａの第４端部Ａ４は第１ゲート電極２４４Ａの第４端部ａ４の位置より外側の走査線Ｙの上に位置している。

第２遮光層２２０Ｂの第２方向Ｄ２に沿った幅Ｗ１Ｂは、第２ゲート電極２４４Ｂの第２方向Ｄ２に沿った幅Ｗ２Ｂより狭い。第２遮光層２２０Ｂの第１端部Ｂ１は第２ゲート電極２４４Ｂの第１端部ｂ１の位置より内側に位置しており、第２遮光層２２０Ｂの第２端部Ｂ２は第２ゲート電極２４４Ｂの第２端部ｂ２の位置より内側に位置している。

一方で、第２遮光層２２０の第１方向Ｄ１に沿った幅Ｗ３Ｂは、第２ゲート電極２４４Ｂの第１方向Ｄ１に沿って幅４Ｂより広い。第２遮光層２２０Ｂの第３端部Ｂ３は第２ゲート電極２４４Ｂの第３端部ｂ３の位置より外側に位置しており、第２遮光層２２０Ｂの第４端部Ｂ４は第１ゲート電極２４４Ｂの第４端部ｂ４の位置より外側の走査線Ｙの上に位置している。

なお、図７に示した画素をＶＩ−ＶＩ線で切断した構成は、図６に示した構成と同じであり、図示を省略する。

このような図７に示した第３変形例においても、図２に示した例と同様の効果を得ることができる。

次に、第１ゲート電極２４４Ａと対向する第１遮光層２２０Ａと、第１遮光層２２０Ａと間隔をおいて配置された第２ゲート電極２４４Ｂと対向する第２遮光層２２０Ｂと、を有する液晶表示装置についての効果を検証した。

ここでは、３つのサンプルＡ１、サンプルＡ２およびサンプルＡ３を用意した。サンプルＡ１は、図８に示したように、遮光層に相当する部材を備えていない。サンプルＡ２は、図９に示したように、第１ゲート電極２４４Ａおよび第２ゲート電極２４４Ｂに跨って対向する単一の遮光層２２０を備えている。サンプルＡ３は、図１０に示したように、第１ゲート電極２４４Ａと対向する第１遮光層２２０Ａと、第２ゲート電極２４４Ｂと対向する第２遮光層２２０Ｂと、を備えており、図２に示した例と実質的に同一構成である。以下に、サンプルＡ１乃至Ａ３の構成について簡単に説明する。

サンプルＡ１において絶縁基板２１０の上にアンダーコート層２３０として５０ｎｍの窒化シリコン（ＳｉＮ）および３００ｎｍの酸化シリコン（ＳｉＯ）を形成した。

サンプルＡ２およびサンプルＡ３において絶縁基板２１０の上の５０ｎｍのモリブデン−タングステン（ＭｏＷ）からなる遮光層２２０を形成した。サンプルＡ２において、各画素ＰＸに１つの遮光層２２０を形成した。サンプルＡ３において、各画素ＰＸに第１遮光層２２０Ａおよび第２遮光層２２０Ｂを形成した。そして、遮光層２２０の上にアンダーコート層２３０として５０ｎｍの窒化シリコン（ＳｉＮ）および３００ｎｍの酸化シリコン（ＳｉＯ）を形成した。

サンプルＡ１、サンプルＡ２およびサンプルＡ３においてアンダーコート層２３０の上に第１チャネル領域２４２Ｃ１と、第２チャネル領域２４２Ｃ２と、第１チャネル領域２４２Ｃ１および第２チャネル領域２４２Ｃ２の両側に不純物としてボロン添加して低抵抗化した第１オーミックコンタクト領域２４２Ｍ１、中間低抵抗領域２４２Ｍ２および第２オーミックコンタクト領域２４２Ｍ３と、を有する５０ｎｍの多結晶の半導体層２４２を形成した。さらに、半導体層２４２の上にゲート絶縁層２４３として１５０ｎｍの酸化シリコンを形成した。ゲート絶縁層２４３の上に３００ｎｍのＭｏＷからなる第１ゲート電極２４４Ａ、第２ゲート電極２４４Ｂ、走査線Ｙおよび補助容量配線ＡＹを形成し、これらの上に第１層間絶縁層２４５として２００ｎｍの窒化シリコンおよび４００ｎｍの酸化シリコンを形成した。そして、第１層間絶縁層２４５の上には、５０ｎｍ／４００ｎｍ／５０ｎｍのＭｏ／Ａｌ／Ｍｏの積層からなる信号線Ｘを形成した。さらに、信号線Ｘの上に３０００ｎｍの透明樹脂からなる第２層間絶縁層２４８を形成し、その上に５０ｎｍのＩＴＯからなる画素電極２５０を形成した。サンプルＡ１、サンプルＡ２およびサンプルＡ３において、スイッチング素子２４０は、２個直列に配置したＰ型の薄膜トランジスタによって構成されている。

図８に示すように、サンプルＡ１において、第１ゲート電極２４４Ａおよび第２ゲート電極２４４Ｂは、略四角形状である。第１ゲート電極２４４Ａは、第１端部ａ１と、第２端部ａ２と、第３端部ａ３と、第４端部ａ４と、を有している。第２ゲート電極２４４Ｂは、第１端部ｂ１と、第２端部ｂ２と、第３端部ｂ３と、第４端部ｂ４と、を有している。半導体層２４２は、第２方向Ｄ２に延出した第１端部ｈ１と、第１端部ｈ１と向かい合う第２端部ｈ２と、を有している。

第１ゲート電極２４４Ａの第２方向Ｄ２に沿った幅Ｗ２Ａおよび第２ゲート電極２４４Ｂの第２方向Ｄ２に沿った幅Ｗ２Ｂは、５μｍである。第１ゲート電極２４４Ａと第２ゲート電極２４４Ｂとの間の第２方向Ｄ２に沿った距離Ｄ（第１ゲート電極２４４Ａの第２端部ａ２と第２ゲート電極２４４Ｂの第１端部ｂ１との間の第２方向Ｄ２に沿った長さ）は、１０μｍである。半導体層２４２の第１方向Ｄ１に沿った幅ＷＨ（半導体層２４２の第１端部ｈ１と第２端部ｈ２との間の第１方向Ｄ１に沿った長さ）は、５μｍである。半導体層２４２の第１端部ｈ１と第１ゲート電極２４４Ａの第３端部ａ３および第２ゲート電極２４４Ｂの第３端部ｂ３との間の第１方向Ｄ１に沿った距離Ｍは、７μｍである。

図９に示すように、サンプルＡ２において、第１ゲート電極２４４Ａおよび第２ゲート電極２４４Ｂは、略四角形状である。第１ゲート電極２４４Ａは、第１端部ａ１と、第２端部ａ２と、第３端部ａ３と、第４端部ａ４と、を有している。第２ゲート電極２４４Ｂは、第１端部ｂ１と、第２端部ｂ２と、第３端部ｂ３と、第４端部ｂ４と、を有している。遮光層２２０は、四角形状である。遮光層２２０は、第１方向Ｄ１に延出した第１端部Ｃ１、第１端部Ｃ１と向かい合う第２端部Ｃ２と、第２方向Ｄ２に延出するとともに第１端部Ｃ１および第２端部Ｃ２とを接続する第３端部Ｃ３と、第３端部Ｃ３と向かい合うとともに第１端部Ｃ１および第２端部Ｃ２と接続する第４端部Ｃ４と、を有する。半導体層２４２は、第２方向Ｄ２に延出した第１端部ｈ１と、第１端部ｈ１と向かい合う第２端部ｈ２と、を有している。

第１ゲート電極２４４Ａの第２方向Ｄ２に沿った幅Ｗ２Ａおよび第２ゲート電極２４４Ｂの第２方向Ｄ２に沿った幅Ｗ２Ｂは、５μｍである。第１ゲート電極２４４Ａと第２ゲート電極２４４Ｂとの間の第２方向Ｄ２に沿った距離Ｄは、１０μｍである。遮光層２２０の第２方向Ｄ２に沿った幅Ｌ（遮光層２２０の第１端部Ｃ１と第２端部Ｃ２との間の第２方向Ｄ２に沿った長さ）は、２４μｍである。半導体層２４２の第１方向Ｄ１に沿った幅ＷＨは、５μｍである。半導体層２４２の第１端部ｈ１と遮光層２２０の第３端部Ｃ３との間の第１方向Ｄ１に沿った距離Ｎ１は、５μｍである。半導体層２４２の第２端部ｈ２と遮光層２２０の第４端部Ｃ４との間の第１方向Ｄ１に沿った距離Ｎ２は、５μｍである。

第１ゲート電極２４４Ａの第１端部ａ１は、遮光層２２０の第１端部Ｃ１の位置より内側に位置している。第２ゲート電極２４４Ｂの第２端部ｂ２は、遮光層２２０の第２端部Ｃ２の位置より内側に位置している。第１ゲート電極２４４Ａの第１端部ａ１と遮光層２２０の第１端部Ｃ１との間の第２方向Ｄ２に沿った距離Ｎ３は、２μｍである。第２ゲート電極２４４Ａの第２端部ｂ２と遮光層２２０の第２端部Ｃ２との間の第２方向Ｄ２に沿った距離Ｎ４は、２μｍである。

図１０に示すように、サンプルＡ３において、第１ゲート電極２４４Ａおよび第２ゲート電極２４４Ｂは、略四角形状である。第１ゲート電極２４４Ａは、第１端部ａ１と、第２端部ａ２と、第３端部ａ３と、第４端部ａ４と、を有している。第２ゲート電極２４４Ｂは、第１端部ｂ１と、第２端部ｂ２と、第３端部ｂ３と、第４端部ｂ４と、を有している。第１遮光層２２０Ａおよび第２遮光層２２０Ｂは、四角形状である。第１遮光層２２０Ａは、第１端部Ａ１、第２端部Ａ２と、第３端部Ａ３と、第４端部Ａ４と、を有する。第２遮光層２２０Ｂは、第１端部Ｂ１、第２端部Ｂ２と、第３端部Ｂ３と、第４端部Ｂ４と、を有する。半導体層２４２は、第２方向Ｄ２に延出した第１端部ｈ１と、第１端部ｈ１と向かい合う第２端部ｇ２と、を有している。

第１ゲート電極２４４Ａの第２方向Ｄ２に沿った幅Ｗ２Ａおよび第２ゲート電極２４４Ｂの第２方向Ｄ２に沿った幅Ｗ２Ｂは、５μｍである。第１ゲート電極２４４Ａと第２ゲート電極２４４Ｂとの間の第２方向Ｄ２に沿った距離Ｄは、１０μｍである。第１遮光層２２０Ａの第２方向Ｄ２に沿った幅Ｗ１Ａおよび第２遮光層２２０Ｂの第２方向Ｄ２に沿った幅Ｗ１Ｂは、９μｍである。半導体層２４２の第１方向Ｄ１に沿った幅ＷＨは、５μｍである。半導体層２４２の第１端部ｈ１と第１遮光層２２０Ａの第３端部Ａ３および第２遮光層２２０Ｂの第３端部Ｂ３との間の第１方向Ｄ１に沿った距離Ｔ１は、５μｍである。半導体層２４２の第２端部ｈ２と第１遮光層２２０Ａの第４端部Ａ４および第２遮光層２２０Ｂの第４端部Ｂ４との間の第１方向Ｄ１に沿った距離Ｔ２は、５μｍである。

第１ゲート電極２４４Ａの第１端部ａ１は、第１遮光層２２０Ａの第１端部Ａ１の位置より内側に位置しており、第１ゲート電極２４４Ａの第２端部ａ２は、第１遮光層２２０Ａの第２端部Ａ２の位置より内側に位置している。第２ゲート電極２４４Ｂの第１端部ｂ１は、第２遮光層２２０Ｂの第１端部Ｂ１の位置より内側に位置しており、第２ゲート電極２４４Ｂの第２端部ｂ２は、第２遮光層２２０Ｂの第２端部Ｂ２の位置より内側に位置している。第１遮光層２２０Ａの第１端部Ａ１と第１ゲート電極２４４Ａの第１端部ａ１との間の第２方向Ｄ２に沿った距離Ｔ３は、２μｍである。第１遮光層２２０Ａの第２端部Ａ２と第１ゲート電極２４４Ａの第２端部ａ２との間の第２方向Ｄ２に沿った距離Ｔ４は、２μｍである。第２遮光層２２０Ｂの第１端部Ｂ１と第２ゲート電極２４４Ｂの第１端部ｂ１との間の第２方向Ｄ２に沿った距離Ｔ５は、２μｍである。第２遮光層２２０Ｂの第２端部Ｂ２と第２ゲート電極２４４Ｂの第２端部ｂ２との間の第２方向Ｄ２に沿った距離Ｔ６は、２μｍである。

ここで、サンプルＡ１、サンプルＡ２およびサンプルＡ３において、Ｖｄｓ（ソース電極の電位に対するドレイン電極の電位）＝−１０Ｖ、−５Ｖ、−０．０５Ｖについて、Ｉｄｓ（ドレイン電流）と、Ｖｇｓ（ソース電極の電位に対するゲート電極の電位）との関係を測定した。すなわち、サンプルＡ１、サンプルＡ２およびサンプルＡ３において、スイッチング素子２４０の特性を測定した。その測定結果を図１１、図１２、図１３に示す。

図１１、図１２、図１３に示すように、サンプルＡ２において、Ｖｄｓの絶対値が大きくなるに伴い、トランスファ特性カーブが立ち上がるＶｇｓ、本例ではＶｇｓ＝０Ｖ近傍の特性カーブの立ち上がりのばらつきが大きいことが分かる。これに対して、サンプルＡ１およびサンプルＡ３において、Ｖｄｓの絶対値が大きくなっても、Ｖｇｓ＝０Ｖ近傍の特性カーブの立ち上がりのばらつきが小さいことが分かる。

ここで、Ｖｇｓ＝０ＶにおけるＶｄｓ＝−０．０５Ｖのときのドレイン電流Ｉｄｓと、Ｖｄｓ＝−１０ＶのときのＩｄｓとの比を図１４に示す。図１４に示すように、サンプルＡ２のＩｄｓ比は、サンプルＡ１のＩｄｓ電流比と比較して大きいことが分かる。これに対して、サンプルＡ３のＩｄｓ比は、サンプルＡ１のＩｄｓ比と略同等であることが分かる。

これにより、第１遮光層２２０Ａおよび第１遮光層２２０Ａと間隔おいて配置された第２遮光層２２０Ｂを備えた液晶表示パネル１００は、第１遮光層２２０Ａおよび第２遮光層２２０Ｂを備えていない液晶表示パネル１００と同等のスイッチング素子２４０の特性を得ることができることが確認された。

次に、第２実施形態に係る液晶表示装置について図１５を参照して説明する。なお、第２実施形態において、上述の第１実施形態に係る液晶表示装置と同様の構成については、同一の符号を付して詳細な説明を省略する。第２実施形態においては、適用したスイッチング素子２４０および遮光層の形状が第１実施形態の形状と異なるが他の構成ついては第１実施形態と同一形状である。

第２実施形態において、図１５に示すように、スイッチング素子２４０は、ゲート電極２４４を備えている。スイッチング素子２４０の半導体層２４２は、チャネル領域２４２Ｃと、第１オーミックコンタクト領域２４２Ｍ１と、第２オーミックコンタクト領域２４２Ｍ３と、多結晶シリコン層２４２Ｓと、を有している。第１オーミックコンタクト領域２４２Ｍ１、チャネル領域２４２Ｃ、第２オーミックコンタクト領域２４２Ｍ３は、第２方向Ｄ２に沿ってこの順に並んでいる。つまり、第１オーミックコンタクト領域２４２Ｍ１から第２オーミックコンタクト領域２４２Ｍ３に向かう方向は、第２方向Ｄ２に相当する。

スイッチング素子２４０のゲート電極２４４は、走査線Ｙと一体的に形成されている。スイッチング素子２４０の第１オーミックコンタクト領域２４２Ｍ１は、信号線Ｘと接続されている。スイッチング素子２４０の第２オーミックコンタクト領域２４２Ｍ３は、画素電極２５０に接続されている。

さらに、アレイ基板２００は、遮光層２２０を備えている。遮光層２２０は、ゲート電極２４４およびチャネル領域２４２Ｃと対向するように配置されている。

ここでは、遮光層２２０は、略四角形状である。遮光層２２０は、第１方向Ｄ１に延出した第１端部Ｅ１と、第１端部Ｅ１と向かい合う第２端部Ｅ２と、第２方向Ｄ２に延出するとともに第１端部Ｅ１および第２端部Ｅ２と接続された第３端部Ｅ３と、第３端部Ｅ３と向かい合うとともに第１端部Ｅ１および第２端部Ｅ２と接続された第４端部Ｅ４と、を有している。

また、ゲート電極２４４は、略四角形状である。ゲート電極２４４は、第１方向Ｄ１に延出した第１端部ｅ１と、第１端部ｅ１と向かい合う第２端部ｅ２と、第２方向Ｄ２に延出するとともに第１端部ｅ１および第２端部ｅ２と接続された第３端部ｅ３と、第３端部ｅ３と向かい合うとともに走査線Ｙと接続された第４端部ｅ４と、を有している。

ここに示した例では、遮光層２２０の幅Ｗ１Ｅ（つまり、遮光層２２０の第１端部Ｄ１と第２端部Ｄ２との間の第２方向Ｄ２に沿った長さ）は、ゲート電極２４４の幅Ｗ２Ｅ（つまり、ゲート電極２４４の第１端部ｅ１と第２端部ｅ２との間の第２方向Ｄ２に沿った長さ）より狭い。なお、チャネル領域２４２Ｃの幅については図示しないがゲート電極２４４の幅Ｗ２Ｅと実質的に同一である。遮光層２２０の第１端部Ｅ１および第２端部Ｅ２の直上には、第１ゲート電極２４４Ａは位置している。つまり、遮光層２２０の第１端部Ｅ１はゲート電極２４４の第１端部ｅ１の位置より内側に位置しており、遮光層２２０の第２端部Ｅ２はゲート電極２４４の第２端部ｅ２の位置より内側に位置している。

また、遮光層２２０の幅Ｗ３Ｅ（つまり、遮光層２２０の第３端部Ｅ３と第４端部Ｅ４との間の第１方向Ｄ１に沿った長さ）は、ゲート電極２４４の幅Ｗ４Ｅ（つまり、ゲート電極２４４の第３端部ｅ３と第４端部ｅ４との間の第１方向Ｄ１に沿った長さ）より狭いが、チャネル領域２４２Ｃの幅ＷＭ（つまり、半導体２４２の第１端部ｍ１と第２端部ｍ２との間の第１方向Ｄ１に沿った長さ）よりは広い。

遮光層２２０の第３端部Ｅ３および第４端部Ｅ４の直上には、チャネル領域２４２Ｃが位置せず、ゲート電極２４４の第３端部ｅ３の位置よりも内側に位置している。つまり、第３端部Ｅ３の直上にはゲート電極２４４が位置している。遮光層の第４端部Ｅ４の直上には、チャネル領域２４２Ｃが位置せず、ゲート電極２４４の第４端部ｅ４の位置よりも内側している。つまり、第４端部Ｅ４の直情にはゲート電極２４４が位置している。

図１６に示すように、アレイ基板２００の絶縁基板２１０の上には、遮光層２２０が配置されている。この遮光層２２０は、アンダーコート層２３０によって覆われている。

スイッチング素子２４０の半導体層２４２は、アンダーコート層２３０の上に配置されている。半導体層２４２は、第１オーミックコンタクト領域２４２Ｍ１と第２オーミックコンタクト領域２４２Ｍ３との間にチャネル領域２４２Ｃを有している。チャネル領域２４２Ｃは、アンダーコート層２３０を介して遮光層２２０と対向している。この半導体層２４２は、ゲート絶縁層２４３によって覆われている。

スイッチング素子２４０のゲート電極２４４は、ゲート絶縁層２４３の上に配置され、ゲート絶縁層２４３を介してチャネル領域２４２Ｃに対向している。つまり、ゲート電極２４４は、遮光層２２０の上方に位置し、アンダーコート層２３０、チャネル領域２４２Ｃ、および、ゲート絶縁層２４３を介して遮光層２２０に対向している。ゲート電極２４４は、第１層間絶縁層２４５によって覆われている。

ゲート電極２４４の第１端部ｅ１は、チャネル領域２４２Ｃと第１オーミックコンタクト領域２４２Ｍ１との境界の直上に位置している。また、ゲート電極２４４の第２端部ｅ２は、チャネル領域２４２Ｃと第２オーミックコンタクト領域２４２Ｍ３との境界の直上に位置している。

第１オーミックコンタクト領域２４２Ｍ１から第２オーミックコンタクト領域２４２Ｍ３に向かう方向（すなわち第２方向Ｄ２）において、遮光層２２０の幅Ｗ１Ｅは、ゲート電極２４４およびチャネル領域２４２Ｃの幅Ｗ２Ｅより狭い。しかも、遮光層２２０の第１端部Ｅ１は、ゲート電極２４４の第１端部ｅ１、および、チャネル領域２４２Ｃと第１オーミックコンタクト領域２４２Ｍ１との境界よりも内側に位置している。また、遮光層２２０の第２端部Ｅ２は、ゲート電極２４４の第２端部ｅ２、および、チャネル領域２４２Ｃと第２オーミックコンタクト領域２４２Ｍ３との境界より内側に位置している。

第２実施形態において、遮光層２２０がチャネル領域２４２Ｃと対向するように配置されており、チャネル領域２４２ＣがバックライトユニットＢＬのバックライト光を吸収しないため、チャネル領域２４２Ｃに光電流が流れてしまうことを防ぐことができる。これにより、光電流による表示不良を防ぐことができる。

また、第２実施形態において、遮光層２２０がチャネル領域２４２Ｃと対向し、遮光層２２０の幅Ｗ１Ｅがゲート電極２４４の幅Ｗ２Ｅｄより狭く、且つ、遮光層２２０の第１端部Ｅ１および第２端部Ｅ２がゲート電極２４４の第１端部ｅ１および第２端部ｅ２より内側にあるため、遮光層２２０と半導体層２４２の第１オーミックコンタクト領域２４２Ｍ１および第２オーミックコンタクト領域２４２Ｍ３との間の距離が大きくなり、静電容量結合によって遮光層２２０の電位に対して、第１オーミックコンタクト領域２４２Ｍ１の電位および第２オーミックコンタクト領域２４２Ｍ３の電位が及ぼす影響を抑制することができる。これにより、遮光層２２０を配置しても、半導体層２４２のチャネル領域２４２Ｃの電位に与える影響を小さくすることができる。したがって、第２実施形態によれば、スイッチング素子２４０の特性のばらつきを小さくすることができ、表示品位の良好な液晶表示装置を提供することができる。

さらに、第２実施形態において、遮光層２２０の幅Ｗ１Ｅがゲート電極２４４の幅Ｗ２Ｅより狭く、遮光層２２０の第１端部Ｅ１および第２端部Ｅ２がチャネル領域２４２Ｃと第１オーミックコンタクト領域２４２Ｍ１との境界およびチャネル領域２４２Ｃと第２オーミックコンタクト領域２４２Ｍ３との境界より内側にあり、遮光層２２０と半導体層２４２の第１オーミックコンタクト領域２４２Ｍ１と第２オーミックコンタクト領域２４２Ｍ３とが対向しないため、静電容量結合によって遮光層２２０の電位に対して、第１オーミックコンタクト領域２４２Ｍ１の電位および第２オーミックコンタクト領域２４２Ｍ３の電位が及ぼす影響を抑制することができる。このため、さらに、スイッチング素子２４０の特性のばらつきを小さくすることができる。

したがって、第２実施形態によれば、光電流による表示不良を防ぎつつ、表示品位の良好な液晶表示装置を提供することができる。

次に、第２実施形態の変形例に係る液晶表示装置について図１７を参照して説明する。なお、変形例において、図１５に示した例と同様の構成については、同一の符号を付して詳細な説明を省略する。変形例においては、適用した遮光層２２０の形状が図１５に示した例の形状と異なるが、ゲート電極２４４などの他の構成については図１５に示した例と同一形状である。

ここでは、図１７に示すように、遮光層２２０は、略四角形状である。第１遮光層２２０は、第１端部Ｅ１と、第２端部Ｅ２と、第３端部Ｅ３と、第４端部Ｅ４と、を有している。また、ゲート電極２４４は、略四角形状である。ゲート電極２４４は、第１端部ｅ１と、第２端部ｅ２と、第３端部ｅ３と、第４端部ｅ４と、を有している。

変形例においても図１５に示した例と同様に、遮光層２２０の第２方向Ｄ２に沿った幅Ｗ１Ｅは、ゲート電極２４４の第２方向Ｄ２に沿った幅Ｗ２Ｅより狭い。遮光層２２０の第１端部Ｅ１はゲート電極２４４の第１端部ｅ１の位置より内側に位置しており、遮光層２２０の第２端部Ｅ２はゲート電極２４４の第２端部ｅ２の位置より内側に位置している。

一方、遮光層２２０の第１方向Ｄ１に沿った幅Ｗ３Ｅは、ゲート電極２４４の第１方向Ｄ１に沿った幅Ｗ４Ｅより広い。遮光層２２０の第３端部Ｅ３はゲート電極２４４の第３端部ｅ３の位置より外側に位置しており、遮光層２２０の第４端部Ｅ４はゲート電極２４４の第４端部ｅ４の位置より外側の走査線Ｙの上に位置している。

なお、図１７に示した画素をＸＶＩ−ＸＶＩ線で切断した構成は、図１６に示した構成と同じであり、図示を省略する。

このような図１７に示した変形例においても、図１５に示した例と同様の効果を得ることができる。

次に、スイッチング素子２４０がゲート電極２４４を有し、遮光層２２０の幅Ｗ１Ｅをゲート電極２４４の幅Ｗ２Ｅより狭くした液晶表示装置についての効果を検証した。

ここでは、３つのサンプルＢ１、サンプルＢ２、サンプルＢ３を用意した。サンプルＡ１は、図１８に示したように、遮光層に相当する部材を備えていない。サンプルＡ２は、図１９に示したように、ゲート電極２４４と対向する遮光層を備えている。サンプルＡ３は、図２０に示したように、ゲート電極２４４と対向する遮光層を備えており、図１５に示した例と実質的に同一構成である。以下に、サンプルＡ１乃至Ａ３の構成について簡単に説明する。

サンプルＢ１において絶縁基板２１０の上にアンダーコート層２３０として５０ｎｍの窒化シリコン（ＳｉＮ）および３００ｎｍの酸化シリコン（ＳｉＯ）を形成した。

サンプルＢ２およびサンプルＢ３において絶縁基板２１０の上に、５０ｎｍのモリブデン−タングステン（ＭｏＷ）からなる遮光層２２０を形成した。そして、遮光層２２０の上に、アンダーコート層２３０として５０ｎｍの窒化シリコン（ＳｉＮ）および３００ｎｍの酸化シリコン（ＳｉＯ）を形成した。

サンプルＢ１、サンプルＢ２およびサンプルＢ３においてアンダーコート層２３０の上にチャネル領域２４２Ｃと、チャネル領域２４２Ｃの両側に不純物として添加して低抵抗化した第１オーミックコンタクト領域２４２Ｍ１および第２オーミックコンタクト領域２４２Ｍ３を有する５０ｎｍの多結晶の半導体層２４２を形成した。さらに、半導体層２４２の上にゲート絶縁層２４３として１５０ｎｍの酸化シリコンを形成した。ゲート絶縁層２４３の上に３００ｎｍのＭｏＷからなるゲート電極２４４および走査線Ｙを形成し、ゲート電極２４４の上に第１層間絶縁層２４５として２００ｎｍの窒化シリコンおよび４００ｎｍの酸化シリコンを形成した。そして、第１層間絶縁層２４５の上には、５０ｎｍ／４００ｎｍ／５０ｎｍのＭｏ／Ａｌ／Ｍｏの積層からなる信号線Ｘを形成した。さらに、信号線Ｘの上に３０００ｎｍの第２層間絶縁層２４８を形成し、その上に５０ｎｍのＩＴＯからなる画素電極２５０を形成した。サンプルＢ１、サンプルＢ２およびサンプルＢ３において、スイッチング素子２４０は、Ｐ型の薄膜トランジスタによって構成されている。

図１８に示すように、サンプルＢ１において、ゲート電極２４４は、四角形状である。第１ゲート電極２４４は、第１端部ｅ１と、第２端部ｅ２と、第３端部ｅ３と、第４端部ｅ４と、を有している。半導体層２４２は、第２方向Ｄ２に延出した第１端部ｈ１と、第１端部ｈ１と向かい合う第２端部ｈ２と、を有している。

ゲート電極２４４の第２方向Ｄ２に沿った幅Ｗ２Ｅは、７μｍである。半導体層２４２の第１方向Ｄ１に沿った幅ＷＨは、５μｍである。半導体層２４２の第１端部ｈ１とゲート電極２４４の第３端部ｅ３との間の第１方向Ｄ１に沿った距離Ｍは、７μｍである。

図１９に示すように、サンプルＢ２において、ゲート電極２４４は、四角形状である。ゲート電極２４４は、第１端部ｅ１と、第２端部ｅ２と、第３端部ｅ３と、第４端部ｅ４と、を有している。遮光層２２０は、略四角形状である。遮光層２２０は、第１端部Ｅ１と、第２端部Ｅ２と、第３端部Ｅ３と、第４端部Ｅ４と、を有している。半導体層２４２は、第２方向Ｄ２に延出した第１端部ｈ１と、第１端部ｈ１と向かい合う第２端部ｈ２と、を有している。

ゲート電極２４４の第２方向Ｄ２に沿った幅Ｗ２Ｅは、７μｍである。遮光層２２０の第２方向Ｄ２に沿った幅Ｗ１Ｅは、１１μｍである。半導体層の第１方向Ｄ１に沿った幅ＷＨは、５μｍである。半導体層２４２の第１端部ｈ１と遮光層２２０の第３端部Ｅ３との間の第１方向Ｄ１に沿った距離Ｎ１は、５μｍである。半導体層２４２の第２端部ｈ２と遮光層２２０の第４端部Ｅ４との間の第１方向Ｄ１に沿った距離Ｎ２は、５μｍである。

ゲート電極２４４の第１端部ｅ１は、遮光層２２０の第１端部Ｅ１の位置より内側に位置している。ゲート電極２４４の第２端部ｅ２は、遮光層２２０の第２端部Ｅ２の位置より内側に位置している。遮光層２２０の第１端部Ｅ１とゲート電極２４４の第１端部ｅ１との間の第２方向Ｄ２の距離Ｎ３は、２μｍである。遮光層２２０の第２端部Ｅ２とゲート電極２４４の第２端部ｅ２との間の第２方向Ｄ２の距離Ｎ４は、２μｍである。

図２０に示すように、サンプル３において、ゲート電極２４４は、四角形状である。ゲート電極２４４は、第１端部ｅ１と、第２端部ｅ２と、第３端部ｅ３と、第４端部ｅ４と、を有している。遮光層２２０は、略四角形状である。遮光層２２０は、第１端部Ｅ１と、第２端部Ｅ２と、第３端部Ｅ３と、第４端部Ｅ４と、を有している。半導体層２４２は、第２方向Ｄ２に延出した第１端部ｈ１と、第１端部ｈ１と向かい合う第２端部ｇ２と、を有している。

ゲート電極２４４の第２方向Ｄ２に沿った幅Ｗ２Ｅは、７μｍである。遮光層２２０の第２方向Ｄ２に沿った幅Ｗ１Ｅは、３μｍである。半導体層の第１方向Ｄ１に沿った幅ＷＨは、５μｍである。半導体層２４２の第１端部ｈ１と遮光層２２０の第３端部Ｅ３との間の第１方向Ｄ１の距離Ｎ１は、５μｍである。半導体層２４２の第２端部ｈ２と遮光層２２０の第４端部Ｅ４との間の第１方向Ｄ１の距離Ｎ２は、５μｍである。

ゲート電極２４４の第１端部ｅ１は、遮光層２２０の第１端部Ｅ１の位置より外側に位置している。ゲート電極２４４の第２端部ｅ２は、遮光層２２０の第２端部Ｅ２の位置より外側に位置している。遮光層２２０の第１端部Ｅ１とゲート電極２４４の第１端部ｅ１との間の第２方向Ｄ２の距離Ｎ３は、２μｍである。遮光層２２０の第２端部Ｅ２とゲート電極２４４の第２端部ｅ２との間の第２方向Ｄ２の距離Ｎ４は、２μｍである。

ここで、サンプルＢ１、サンプルＢ２およびサンプルＢ３において、Ｖｄｓ（ソース電極２４６の電位に対するドレイン電極２４７の電位）＝−１０Ｖ、−５Ｖ、−０．０５Ｖについて、Ｉｄｓ（ドレイン電流）と、Ｖｇｓ（ソース電極２４６の電位に対するゲート電極胃２４４の電位）との関係を測定した。すなわち、サンプルＢ１、サンプルＢ２およびサンプルＢ３において、スイッチング素子２４０の特性を測定した。その測定結果を図２１、図２２、図２３に示す。

図２１、図２２、図２３に示すように、サンプルＢ２において、Ｖｄｓの絶対値が大きくなるに伴い、トランスファ特性カーブが立ち上がるＶｇｓ、本例ではＶｇｓ＝０Ｖ近傍の特性カーブの立ち上がりのばらつきが大きいことが分かる。これに対して、サンプルＢ１およびサンプルＢ３において、Ｖｄｓの絶対値が大きくなっても、Ｖｇｓ＝０Ｖ近傍の特性カーブの立ち上がりのばらつきが小さいことが分かる。

ここで、Ｖｇｓ＝０ＶにおけるＶｄｓ＝−０．０５ＶのときのＩｄｓと、Ｖｄｓ＝−１０ＶのときのＩｄｓとの比を図２４に示す。図２４に示すように、サンプルＢ２のＩｄｓ比は、サンプルＢ１のＩｄｓ比と比較して大きいことが分かる。これに対して、サンプルＢ３のＩｄｓ比は、サンプルＢ１のＩｄｓ比と略同等であることが分かる。

これにより、ゲート電極２４４と、ゲート電極２４４の幅Ｗ２Ｅより狭い幅Ｗ１Ｅを有する遮光層２２０と、を備えた液晶表示装置は、遮光層２２０を備えていない液晶表示パネル１００と同等のスイッチング素子２４０の特性のばらつきを抑制することができることが確認された。

以上より、本実施形態によれば、表示品位の良好な液晶表示装置を提供することができる。

なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

本実施形態において、液晶モードの一例として、アレイ基板２００が画素電極２５０を備え、対向基板３００が画素電極２５０と対向する対向電極３５０を備え、縦電界（基板の主面にほぼ垂直な電界）を利用して液晶分子をスイッチングするモード、例えばＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モードを例に説明したがこの例に限らない。一方の基板が画素電極２５０および画素電極２５０と電気的に絶縁され且つ画素電極２５０に対向する対向電極３５０を備え、横電界（基板の主面にほぼ平行な電界）を利用して液晶分子をスイッチングするモード、例えばＦＦＳ（Ｆｉｅｌｄ Ｆｒｉｎｇｅ Ｓｗｉｔｃｈｉｎｇ）モードについてもこの発明を適用可能である。

以下に、原出願の当初の特許請求の範囲に記載された発明を付記する。

［１］絶縁基板と、前記絶縁基板の上に配置された第１遮光層と、前記第１遮光層と間隔をおいて配置された第２遮光層と、前記第１遮光層および前記第２遮光層を覆う第１絶縁層と、前記第１絶縁層の上に配置されるとともに前記第１遮光層と対向する第１チャネル領域および前記第１絶縁層の上に配置されるとともに前記第２遮光層と対向する第２チャネル領域を有する半導体層と、前記半導体層を覆う第２絶縁層と、前記第２絶縁層の上に配置されるとともに前記第１チャネル領域と対向する第１ゲート電極と、前記第２絶縁層の上に配置されるとともに前記第２チャネル領域と対向する第２ゲート電極と、を備えた第１基板と、
前記第１基板と対向するように配置された第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、
を備えたことを特徴とする液晶表示装置。

［２］前記半導体層は、さらに、第１オーミックコンタクト領域、中間低抵抗領域および第２オーミックコンタクト領域を有し、
前記第１チャネル領域は、前記第１オーミックコンタクト領域と前記中間低抵抗領域との間に配置され、
前記第２チャネル領域は、前記中間低抵抗領域と前記第２オーミックコンタクト領域との間に配置され、
前記第１オーミックコンタクト領域から前記中間低抵抗領域に向かう方向において、前記第１遮光層の幅は、前記第１ゲート電極の幅より狭く、且つ前記第１遮光層の端部は、前記第１ゲート電極の端部の内側にあり、
前記中間低抵抗領域から前記第２オーミックコンタクト領域に向かう方向において、前記第２遮光層の幅は、前記第２ゲート電極の幅より狭く、且つ前記第２遮光層の端部は、前記第２ゲート電極の端部の内側にあることを特徴とする［１］に記載の液晶表示装置。

［３］前記第１オーミックコンタクト領域から前記中間低抵抗領域に向かう方向において、前記第１遮光層の端部は、前記第１チャネル領域と前記第１オーミックコンタクト領域との境界および前記第１チャネル領域と前記中間低抵抗領域との境界より内側にあり、
前記中間低抵抗領域から前記第２オーミックコンタクト領域に向かう方向において、前記第２遮光層の端部は、前記第２チャネル領域と前記中間低抵抗領域との境界および前記第２チャネル領域と前記第２オーミックコンタクト領域との境界より内側にあることを特徴とする［２］に記載の液晶表示装置。

［４］絶縁基板と、前記絶縁基板の上に配置された遮光層と、前記遮光層を覆う第１絶縁層と、前記第１絶縁層の上に配置されるとともに前記遮光層と対向するチャネル領域、第１オーミックコンタクト領域および第２オーミックコンタクト領域を有する半導体層と、前記半導体層を覆う第２絶縁層と、前記第２絶縁層の上に配置されるとともに前記チャネル領域と対向するゲート電極と、を備えた第１基板と、
前記第１基板と対向するように配置された第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、を備え、
前記チャネル領域は、前記第１オーミックコンタクト領域と前記第２オーミックコンタクト領域との間に配置され、
前記第１オーミックコンタクト領域から前記第２オーミックコンタクト領域に向かう方向において、前記遮光層の幅は、前記ゲート電極の幅より狭く、且つ前記遮光層の端部は、前記ゲート電極の端部の内側にあることを特徴とする液晶表示装置。

［５］前記第１オーミックコンタクト領域から前記第２オーミックコンタクト領域に向かう方向において、前記遮光層の端部は、前記チャネル領域と前記第１オーミックコンタクト領域との境界および前記チャネル領域と前記第２オーミックコンタクト領域との境界より内側にあることを特徴とする［４］に記載の液晶表示装置。

２１０…絶縁基板 ２４４Ａ…第１ゲート電極 ２４４Ｂ…第２ゲート電極２４４Ｂ ２４０…スイッチング素子２４０ ２２０Ａ…第１遮光層 ２２０Ｂ…第２遮光層 ２００…アレイ基板 ３００…対向基板 ４００…液晶層

Claims (3)

1. 絶縁基板と、前記絶縁基板の上に配置された第１遮光層と、前記第１遮光層と間隔をおいて配置された第２遮光層と、前記第１遮光層および前記第２遮光層を覆う第１絶縁層と、前記第１絶縁層の上に配置されるとともに前記第１遮光層と対向する第１チャネル領域、前記第１絶縁層の上に配置されるとともに前記第２遮光層と対向する第２チャネル領域、第１オーミックコンタクト領域、中間低抵抗領域および第２オーミックコンタクト領域を有する半導体層と、前記半導体層を覆う第２絶縁層と、前記第２絶縁層の上に配置されるとともに前記第１チャネル領域と対向する第１ゲート電極と、前記第２絶縁層の上に配置されるとともに前記第２チャネル領域と対向する第２ゲート電極と、を備えた第１基板と、
   前記第１基板と対向するように配置された第２基板と、
   前記第１基板と前記第２基板との間に保持された液晶層と、
   を備え、
   前記第１チャネル領域は、前記第１オーミックコンタクト領域と前記中間低抵抗領域との間に配置され、
   前記第２チャネル領域は、前記中間低抵抗領域と前記第２オーミックコンタクト領域との間に配置され、
   前記第１オーミックコンタクト領域から前記中間低抵抗領域に向かう方向において、前記第１ゲート電極の幅は前記第１チャネル領域の幅と同一であり、前記第１遮光層の幅は前記第１ゲート電極の幅より広く、且つ前記第１遮光層の端部は前記第１ゲート電極の端部の外側にあり前記第１チャネル領域と前記第１オーミックコンタクト領域との境界および前記第１チャネル領域と前記中間低抵抗領域との境界より外側にあり、
   前記中間低抵抗領域から前記第２オーミックコンタクト領域に向かう方向において、前記第２ゲート電極の幅は前記第２チャネル領域の幅と同一であり、前記第２遮光層の幅は前記第２ゲート電極の幅より広く、且つ前記第２遮光層の端部は前記第２ゲート電極の端部の外側にあり前記第２チャネル領域と前記中間低抵抗領域との境界および前記第２チャネル領域と前記第２オーミックコンタクト領域との境界より外側にあることを特徴とする液晶表示装置。
2. 前記第１オーミックコンタクト領域から前記中間低抵抗領域に向かう方向に直交した方向において、前記第１遮光層の幅は前記第１ゲート電極の幅より狭く、前記第１遮光層の他の端部は前記第１ゲート電極の端部の内側にあり、
   前記中間低抵抗領域から前記第２オーミックコンタクト領域に向かう方向に直交した方向において、前記第２遮光層の幅は前記第２ゲート電極の幅より狭く、前記第２遮光層の他の端部は前記第２ゲート電極の端部の内側にあることを特徴とする請求項１に記載の液晶表示装置。
3. 前記第１オーミックコンタクト領域から前記中間低抵抗領域に向かう方向に直交した方向において、前記第１遮光層の幅は前記第１ゲート電極の幅より広く、前記第１遮光層の他の端部は前記第１ゲート電極の端部の外側にあり、
   前記中間低抵抗領域から前記第２オーミックコンタクト領域に向かう方向に直交した方向において、前記第２遮光層の幅は前記第２ゲート電極の幅より広く、前記第２遮光層の他の端部は前記第２ゲート電極の端部の外側にあることを特徴とする請求項１に記載の液晶表示装置。

Images