JP2019045760A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2019045760A JP2019045760A JP2017170532A JP2017170532A JP2019045760A JP 2019045760 A JP2019045760 A JP 2019045760A JP 2017170532 A JP2017170532 A JP 2017170532A JP 2017170532 A JP2017170532 A JP 2017170532A JP 2019045760 A JP2019045760 A JP 2019045760A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulating layer
- recess
- signal line
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
- G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
- G02F1/13396—Spacers having different sizes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
Abstract
【課題】表示品位の低下を抑制することが可能な表示装置を提供する。【解決手段】第1中継電極と、第2中継電極と、前記第1中継電極まで貫通した第1コンタクトホール及び前記第2中継電極まで貫通した第2コンタクトホールを有する第1絶縁層と、を備えた第1基板と、前記第1基板に対向する第2基板と、前記第1基板と前記第2基板との間に位置するメインスペーサと、を備え、前記第1絶縁層は、さらに、前記第1コンタクトホールと前記第2コンタクトホールとの間に位置する第1凹部を有し、前記メインスペーサは、前記第1凹部に位置し、前記第1基板と前記第2基板との間のセルギャップを保持する、表示装置。【選択図】 図7
Description
本発明の実施形態は、表示装置に関する。
液晶表示装置は、例えば、一対の基板間に所定のギャップを形成するためのスペーサを備えている。外部から基板に押圧力が加わった場合、スペーサがずれることにより、配向膜が損傷し、液晶分子の配向不良を引き起こすおそれがある。このため、スペーサの周囲では、配向不良に起因した光漏れ対策として、例えば、スペーサと重なる遮光層がスペーサと重ならない遮光層よりも大きい面積を有する技術が知られている。
本実施形態の目的は、表示品位の低下を抑制することが可能な表示装置を提供することにある。
本実施形態によれば、
第1中継電極と、第2中継電極と、前記第1中継電極まで貫通した第1コンタクトホール及び前記第2中継電極まで貫通した第2コンタクトホールを有する第1絶縁層と、を備えた第1基板と、前記第1基板に対向する第2基板と、前記第1基板と前記第2基板との間に位置するメインスペーサと、を備え、前記第1絶縁層は、さらに、前記第1コンタクトホールと前記第2コンタクトホールとの間に位置する第1凹部を有し、前記メインスペーサは、前記第1凹部に位置し、前記第1基板と前記第2基板との間のセルギャップを保持する、表示装置が提供される。
第1中継電極と、第2中継電極と、前記第1中継電極まで貫通した第1コンタクトホール及び前記第2中継電極まで貫通した第2コンタクトホールを有する第1絶縁層と、を備えた第1基板と、前記第1基板に対向する第2基板と、前記第1基板と前記第2基板との間に位置するメインスペーサと、を備え、前記第1絶縁層は、さらに、前記第1コンタクトホールと前記第2コンタクトホールとの間に位置する第1凹部を有し、前記メインスペーサは、前記第1凹部に位置し、前記第1基板と前記第2基板との間のセルギャップを保持する、表示装置が提供される。
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
図1は、本実施形態の表示装置DSPの構成を示す図である。表示装置DSPは、表示パネルPNLなどを備えている。表示パネルPNLは、例えば、液晶表示パネルである。表示パネルPNLは、画像を表示する表示領域DA、及び、表示領域DAを囲む額縁状の非表示領域NDAを備えている。表示パネルPNLは、表示領域DAにおいて、複数の画素PXを備えている。複数の画素PXは、マトリクス状に配置されている。また、表示パネルPNLは、表示領域DAにおいて、複数本の走査線G(G1〜Gn)、複数本の信号線S(S1〜Sm)、共通電極CEなどを備えている。走査線Gは、各々走査線駆動回路GDに接続されている。信号線Sは、各々信号線駆動回路SDに接続されている。共通電極CEは、複数の画素PXに亘って配置され、共通電極駆動回路CDに接続されている。
各画素PXは、スイッチング素子SW、画素電極PE、共通電極CE、液晶層LC等を備えている。スイッチング素子SWは、例えば薄膜トランジスタ(TFT)によって構成され、走査線G及び信号線Sと電気的に接続されている。画素電極PEは、スイッチング素子SWと電気的に接続されている。画素電極PEの各々は、共通電極CEと対向し、画素電極PEと共通電極CEとの間に生じる電界によって液晶層LCを駆動している。保持容量CSは、例えば、共通電極CEと同電位の電極、及び、画素電極PEと同電位の電極の間に形成される。
各画素PXは、スイッチング素子SW、画素電極PE、共通電極CE、液晶層LC等を備えている。スイッチング素子SWは、例えば薄膜トランジスタ(TFT)によって構成され、走査線G及び信号線Sと電気的に接続されている。画素電極PEは、スイッチング素子SWと電気的に接続されている。画素電極PEの各々は、共通電極CEと対向し、画素電極PEと共通電極CEとの間に生じる電界によって液晶層LCを駆動している。保持容量CSは、例えば、共通電極CEと同電位の電極、及び、画素電極PEと同電位の電極の間に形成される。
図2は、表示領域DAにおける表示パネルPNLの構成を示す断面図である。ここでは、第1方向X及び第2方向Yは互いに交差し、第3方向Zは第1方向X及び第2方向Yと交差している。一例では、第1方向X、第2方向Y、及び、第3方向Zは、互いに直交しているが、90度以外の角度で互いに交差していてもよい。本明細書において、第3方向Zを示す矢印の先端に向かう方向を「上」と称し、矢印の先端から逆に向かう方向を「下」と称する。「第1部材の上の第2部材」及び「第1部材の下の第2部材」とした場合、第2部材は、第1部材に接していてもよいし、第1部材から離間していてもよい。また、第3方向Zを示す矢印の先端側に表示装置DSPを観察する観察位置があるものとし、この観察位置から、第1方向X及び第2方向Yによって規定されるX−Y平面に向かってみることを平面視という。
表示パネルPNLは、第1基板SUB1、第2基板SUB2、メインスペーサMSP、サブスペーサSSP、シールSE、液晶層LC、光学素子OD1、及び、光学素子OD2を備えている。第2基板SUB2は、第1基板SUB1に対向している。メインスペーサMSP及びサブスペーサSSPは、第1基板SUB1と第2基板SUB2との間にしている。メインスペーサMSPは、第1基板SUB1及び第2基板SUB2に接触し、第1基板SUB1と第2基板SUB2との間のセルギャップを保持している。サブスペーサSSPは、第1基板SUB1及び第2基板SUB2のいずれか一方と接触し、他方から離間している。図示した例では、サブスペーサSSPは、第1基板SUB1から離間し第2基板SUB2に接触している。なお、メインスペーサMSP及びサブスペーサSSPは図示したように第2基板SUB2に設けられる例に限らず、第1基板SUB1に設けられてもよいし、メインスペーサMSP及びサブスペーサSSPが別々の基板に設けられてもよい。あるいは、サブスペーサSSPは省略してもよい。シールSEは、非表示領域NDAに配置され、セルギャップが形成された状態で第1基板SUB1と第2基板SUB2とを貼り合わせている。液晶層LCは、第1基板SUB1と第2基板SUB2との間に保持されている。光学素子OD1は、第1基板SUB1の液晶層LCと接する側とは反対側に配置されている。光学素子OD2は、第2基板SUB2の液晶層LCと接する側とは反対側に配置されている。
なお、表示パネルPNLの詳細な構成について、ここでは説明を省略するが、表示パネルPNLは、基板主面の法線に沿った縦電界を利用する表示モード、基板主面に対して斜め方向に傾斜した傾斜電界を利用する表示モード、基板主面に沿った横電界を利用する表示モード、さらには、上記の縦電界、横電界、及び、傾斜電界を適宜組み合わせて利用する表示モードに対応したいずれの構成を有していてもよい。ここでの基板主面とは、第1方向X及び第2方向Yで規定されるX−Y平面と平行な面である。
本実施形態の表示パネルPNLは、第1基板SUB1の背面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型、第2基板SUB2の前面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであってもよい。
本実施形態の表示パネルPNLは、第1基板SUB1の背面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型、第2基板SUB2の前面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであってもよい。
図3は、遮光層BM及びカラーフィルタ層CFの配置例を示す平面図である。ここでは、X−Y平面における平面図を示している。遮光層BM及びカラーフィルタ層CFは、図2に示した第2基板SUB2に備えられている。
遮光層BMは、図示した例では格子状に形成され、第1部分BMX及び第2部分BMYを備えている。第1部分BMXは、間隔をおいて第2方向Yに並び、それぞれ第1方向Xに延出している。第1部分BMXの一部は、平面視で走査線Gと重なっている。第1部分BMXは、第2方向Yにほぼ一定の幅を有する帯状に形成されている。第2部分BMYは、間隔をおいて第1方向Xに並び、それぞれ第2方向Yに延出している。第2部分BMYの一部は、平面視で信号線Sと重なっている。第2部分BMYは、第1方向Xにほぼ一定の幅を有する帯状に形成されている。
開口部OPは、遮光層BMによって区画され、第1方向X及び第2方向Yにマトリクス状に並んでいる。例えば、開口部OPは、開口部OP1、開口部OP2、及び、開口部OP3を備えている。これらの開口部OP1乃至OP3は、互いに異なる色を表示する色画素である。第1色画素に相当する開口部OP1、第2色画素に相当する開口部OP2、及び、第3色画素に相当する開口部OP3は、この順に第1方向Xに並び、開口部OP1乃至OP3のセットが第1方向Xに繰り返し配置されている。また、開口部OP1乃至OP3は、それぞれ第2方向Yに並んでいる。一例では、開口部OP1は赤色画素に相当し、開口部OP2は緑色画素に相当し、開口部OP3は青色画素に相当する。
カラーフィルタ層CFは、第1色のカラーフィルタCF1、第2色のカラーフィルタCF2、及び、第3色のカラーフィルタCF3を備えている。カラーフィルタCF1は開口部OP1に配置され、カラーフィルタCF2は開口部OP2に配置され、カラーフィルタCF3は開口部OP3に配置されている。第1色、第2色、及び、第3色は、互いに異なる色である。一例では、カラーフィルタCF1は赤色カラーフィルタであり、カラーフィルタCF2は緑色カラーフィルタであり、カラーフィルタCF3は青色カラーフィルタである。図中においては、カラーフィルタCF1は右上がりの斜線で示し、カラーフィルタCF2はドットで示し、カラーフィルタCF3は横線で示している。なお、カラーフィルタCF1乃至CF3のそれぞれの色の選択は、図示した例に限定されるものではない。
遮光層BMは、遮光部Bを備えている。遮光部Bは、第1部分BMXと第2部分BMYとが交差する交差部に位置し、第1部分BMXの幅及び第2部分BMYの幅のいずれよりも拡張されている。なお、本実施形態の遮光部Bとは、第1部分BMXと第2部分BMYとが十字状に交差する交差部に限らず、第1部分BMXと第2部分BMYとがT字状あるいはY字状などに交差する交差部であってもよい。一例では、遮光層BMは、走査線G1と重畳する遮光部B1及びB2を備えている。遮光部B1は、第1遮光部に相当する。遮光部B2は、第2遮光部に相当し、遮光部B1より小さい面積を有する。遮光部B1及びB2は、いずれも開口部OP1及び開口部OP2に隣接している。つまり、遮光部B1及びB2は、赤色画素と緑色画素とに隣接している。なお、遮光部B1及びB2は、開口部(赤色画素)OP1及び開口部(青色画素)OP3に隣接していてもよいし、開口部(緑色画素)OP2及び開口部(青色画素)OP3に隣接していてもよい。
メインスペーサMSPは、平面視で遮光部B1と重畳している。サブスペーサSSPは、平面視で遮光部B2と重畳している。いずれのスペーサSPも、いずれかの遮光部Bと重畳している。図中においては、サブスペーサSSPは斜めクロス線で示し、メインスペーサMSPは横線で示している。
なお、走査線G1及びG2に沿って並ぶコンタクトホールCHは、図中に四角の点線で示したように、第1部分BMXと重畳している。
図4は、図2に示した第1基板SUB1を第2基板SUB2側から見たときの一画素PXの構成例を示す平面図である。図示した例の画素PXは、図3に示した信号線S3及びS4の間の開口部OP3を含む。なお、図示した画素PXの構成例は、横電界を利用する表示モードの一つであるFFS(Fringe Field Switching)モードが適用された例に相当する。第1基板SUB1は、走査線G1、信号線S3及びS4、スイッチング素子SW、及び、画素電極PEを備えている。なお、一例では、第1基板SUB1は共通電極を備えているが、ここでは共通電極の図示を省略する。
走査線G1は、第1方向Xに沿って延出している。信号線S3及びS4は、第1方向Xに沿って間隔をおいて配置され、それぞれ第2方向Yに沿って延出している。スイッチング素子SWは、走査線G1及び信号線S3と電気的に接続されている。図示した例のスイッチング素子SWは、ダブルゲート構造を有している。スイッチング素子SWは、半導体層SC及び中継電極REを備えている。中継電極REは、スイッチング素子SWの一端子を構成するものである。半導体層SCは、その一部分が信号線S3と重なり、他の部分が信号線S3及びS4の間に延出し、略U字状に形成されている。中継電極REは、島状に形成され、信号線S3及びS4の間に位置している。
画素電極PEは、信号線S3及びS4の間に位置している。画素電極PEは、主電極部PA及びコンタクト部PBを備えている。主電極部PA及びコンタクト部PBは、一体的あるいは連続的に形成され、互いに電気的に接続されている。図示した画素電極PEは、コンタクト部PBから延出した2本の主電極部PAを備えている。主電極部PAは、それぞれ第2方向Yに沿って直線的に延出している。2本の主電極部PAは、間隔をおいて第1方向Xに並び、それぞれ第1方向Xに沿って略同一の幅を有する帯状に形成されている。コンタクト部PBは、中継電極REと重畳し、コンタクトホールCHにおいて中継電極REと接触している。これにより、画素電極PEは、スイッチング素子SWと電気的に接続される。なお、画素電極PEの形状は、図示した例に限定されるものではなく、画素PXの形状などに合わせて適宜変更することができる。例えば、画素電極PEは、第1方向X及び第2方向Yと交差する斜め方向に延出し、主電極部PAが斜め方向に延出していても良い。
図5は、図4のA−B線で切断した表示パネルPNLの一部の構造を示す断面図である。第1基板SUB1は、絶縁基板10、絶縁層11乃至15、下側遮光層US、半導体層SC、走査線G1、信号線S3、中継電極RE、共通電極CE、画素電極PE、及び、配向膜AL1を備えている。絶縁基板10は、ガラス基板や樹脂基板などの光透過性を有する基板である。下側遮光層USは、絶縁基板10の上に位置し、絶縁層11によって覆われている。下側遮光層USは、バックライトユニットBLから半導体層SCに向かう光を遮光する。半導体層SCは、絶縁層11の上に位置し、絶縁層12によって覆われている。半導体層SCは、例えば、多結晶シリコンによって形成されているが、アモルファスシリコンや酸化物半導体によって形成されていてもよい。走査線G1の一部であるゲート電極GE1及びGE2は、絶縁層12の上に位置し、絶縁層13によって覆われている。走査線G1は、アルミニウム(Al)、チタン(Ti)、銀(Ag)、モリブデン(Mo)、タングステン(W)、銅(Cu)、クロム(Cr)などの金属材料や、これらの金属材料を組み合わせた合金などによって形成され、単層構造であっても良いし、多層構造であっても良い。なお、下側遮光層USは、ゲート電極GE1及びGE2と対向する位置の半導体層SCの直下に位置していることが望ましい。信号線S3及び中継電極REは、絶縁層13の上に位置し、絶縁層14によって覆われている。信号線S3及び中継電極REは、同一材料によって形成され、上記の金属材料が適用可能である。信号線S3は、絶縁層12及び13を貫通するコンタクトホールを介して半導体層SCにコンタクトしている。中継電極REは、絶縁層12及び13を貫通するコンタクトホールを介して半導体層SCにコンタクトしている。
共通電極CEは、絶縁層14の上面14Tに位置し、絶縁層15によって覆われている。画素電極PEは、絶縁層15の上に位置し、配向膜AL1によって覆われている。画素電極PEの一部は、絶縁層15を介して共通電極CEと対向している。共通電極CE及び画素電極PEは、インジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)などの透明な導電材料によって形成されている。画素電極PEは、共通電極CEの開口部APと重畳する位置において、絶縁層14及び15を貫通するコンタクトホールCHを介して中継電極REにコンタクトしている。なお、絶縁層11乃至13、及び、絶縁層15は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの無機絶縁層であり、単層構造であってもよいし、多層構造であってもよい。絶縁層14は、アクリル樹脂などの有機絶縁層である。
第2基板SUB2は、絶縁基板20、遮光層BM、カラーフィルタ層CF、オーバーコート層OC、及び、配向膜AL2を備えている。絶縁基板20は、ガラス基板や樹脂基板などの光透過性を有する基板である。遮光層BM及びカラーフィルタ層CFは、絶縁基板20の第1基板SUB1と対向する側に位置している。遮光層BMは、上記の通り格子状に形成され、各画素を区画している。各画素において、遮光層BMによって区画された内側の領域が上記の開口部に相当し、表示に寄与する領域となり得る。一例では、遮光層BMは、信号線Sや走査線Gやスイッチング素子SWなどの配線部とそれぞれ対向する位置に配置されている。カラーフィルタ層CFは、画素電極PEと対向する位置に配置され、その一部が遮光層BMに重なっている。カラーフィルタ層CFは、上記のカラーフィルタCF1乃至CF3を含む。オーバーコート層OCは、カラーフィルタ層CFを覆っている。配向膜AL2は、オーバーコート層OCを覆っている。なお、カラーフィルタ層CFは、第1基板SUB1に配置されてもよい。遮光層BMは、カラーフィルタ層CFとオーバーコート層OCとの間、あるいは、オーバーコート層OCと配向膜AL2との間に配置されてもよい。また、白色を表示する画素が追加されてもよく、白色画素には白色のカラーフィルタを配置してもよいし、無着色の樹脂材料を配置してもよいし、カラーフィルタを配置せずにオーバーコート層OCを配置してもよい。
上述した第1基板SUB1及び第2基板SUB2は、配向膜AL1及び配向膜AL2が対向するように配置されている。配向膜AL1と配向膜AL2との間には、所定のセルギャップが形成される。セルギャップは、例えば2〜5μmである。第1基板SUB1及び第2基板SUB2は、所定のセルギャップが形成された状態でシールによって貼り合わせられている。
液晶層LCは、第1基板SUB1及び第2基板SUB2の間に位置し、配向膜AL1と配向膜AL2との間に保持されている。液晶層LCは、液晶分子を含んでいる。このような液晶層LCは、ポジ型(誘電率異方性が正)の液晶材料、あるいは、ネガ型(誘電率異方性が負)の液晶材料によって構成されている。
上記のような構成の表示パネルPNLに対して、第1基板SUB1の下方には、偏光板PL1を含む光学素子OD1が配置されている。また、第2基板SUB2の上方には、偏光板PL2を含む光学素子OD2が配置されている。一例では、偏光板PL1及び偏光板PL2は、それぞれの吸収軸がX−Y平面において互いに直交するように配置されている。なお、光学素子OD1及び光学素子OD2は、必要に応じて、1/4波長板や1/2波長板などの位相差板、散乱層、反射防止層などを備えていてもよい。
このような構成例においては、画素電極PEと共通電極CEとの間に電界が形成されていないオフ状態において、液晶層LCに含まれる液晶分子は、配向膜AL1及び配向膜AL2の間で所定の方向に初期配向している。このようなオフ状態では、バックライトユニットBLから表示パネルPNLに向けて照射された光は、光学素子OD1及び光学素子OD2によって吸収され、暗表示となる。一方、画素電極PEと共通電極CEとの間に電界が形成されたオン状態においては、液晶分子は、電界により初期配向方向とは異なる方向に配向し、その配向方向は電界によって制御される。このようなオン状態では、バックライトユニットBLからの光の一部は、光学素子OD1及び光学素子OD2を透過し、明表示となる。
図6は、第1基板SUB1の主要部を拡大した平面図である。中継電極RE1は信号線S1及びS2の間に位置し、中継電極RE2は信号線S2及びS3の間に位置している。他の中継電極RE3乃至RE5も同様に、隣り合う信号線の間に位置している。これらの中継電極RE1乃至RE5は、第1方向Xに沿ってほぼ等間隔で並んでいる。中継電極RE1乃至RE5は、図5に示したように、絶縁層13及び14の間に位置している。
コンタクトホールCH1は中継電極RE1まで貫通し、コンタクトホールCH2は中継電極RE2まで貫通している。他のコンタクトホールCH3乃至CH5も同様に、それぞれ中継電極RE3乃至RE5まで貫通している。これらのコンタクトホールCH1乃至CH5は、絶縁層14に設けられている。
凹部CC1は、コンタクトホールCH1及びCH2の間に位置し、信号線S2の一部と重畳している。凹部CC2は、コンタクトホールCH4及びCH5の間に位置し、信号線S5の一部と重畳している。これらの凹部CC1及びCC2は、絶縁層14の上面14Tに設けられている。一例では、凹部CC1及びCC2は、略円形状に形成されている。図示した例では、コンタクトホールCH2及びCH3の間、及び、コンタクトホールCH3及びCH4の間には凹部は設けられていない。
メインスペーサMSPは、凹部CC1に位置している。サブスペーサSSPは、凹部CC2に位置している。一例では、メインスペーサMSP及びサブスペーサSSPは、平面視で略円形状の断面を有するように形成されている。凹部CC1はメインスペーサMSPより大きく、凹部CC1はサブスペーサSSPより大きい。
コンタクトホールCH1は中継電極RE1まで貫通し、コンタクトホールCH2は中継電極RE2まで貫通している。他のコンタクトホールCH3乃至CH5も同様に、それぞれ中継電極RE3乃至RE5まで貫通している。これらのコンタクトホールCH1乃至CH5は、絶縁層14に設けられている。
凹部CC1は、コンタクトホールCH1及びCH2の間に位置し、信号線S2の一部と重畳している。凹部CC2は、コンタクトホールCH4及びCH5の間に位置し、信号線S5の一部と重畳している。これらの凹部CC1及びCC2は、絶縁層14の上面14Tに設けられている。一例では、凹部CC1及びCC2は、略円形状に形成されている。図示した例では、コンタクトホールCH2及びCH3の間、及び、コンタクトホールCH3及びCH4の間には凹部は設けられていない。
メインスペーサMSPは、凹部CC1に位置している。サブスペーサSSPは、凹部CC2に位置している。一例では、メインスペーサMSP及びサブスペーサSSPは、平面視で略円形状の断面を有するように形成されている。凹部CC1はメインスペーサMSPより大きく、凹部CC1はサブスペーサSSPより大きい。
共通電極CEは、コンタクトホールCH1及びCH2と、凹部CC1とを囲む単一の開口部AP1を有している。平面視で、メインスペーサMSPは、開口部AP1の内側に位置しており、共通電極CEとは重畳しない。また、凹部CC1において、共通電極CEは、信号線S3と重畳しない。
また、共通電極CEは、開口部AP2及びAP3を有している。開口部AP2は、コンタクトホールCH3を囲んでいる。開口部AP3は、コンタクトホールCH4及びCH5と、凹部CC2とを囲んでいる。平面視で、サブスペーサSSPは、開口部AP3の内側に位置しており、共通電極CEとは重畳していない。また、凹部CC2において、共通電極CEは、信号線S5と重畳しない。なお、開口部AP1乃至AP3は、単一の開口部に置換することができる。
図示した例では、共通電極CEは、開口部AP1及びAP2の間において信号線S3に沿って延在し、開口部AP2及びAP3の間において信号線S4に沿って延在している。共通電極CEは、走査線G1と重畳し、また、開口部AP1及びAP3を除いて信号線S1乃至S5と重畳している。このため、走査線G1、及び、信号線S1乃至S5からの不所望な漏れ電界を遮蔽することができる。開口部AP1乃至AP3による共通電極CEの分断を回避することができる。
また、共通電極CEは、開口部AP2及びAP3を有している。開口部AP2は、コンタクトホールCH3を囲んでいる。開口部AP3は、コンタクトホールCH4及びCH5と、凹部CC2とを囲んでいる。平面視で、サブスペーサSSPは、開口部AP3の内側に位置しており、共通電極CEとは重畳していない。また、凹部CC2において、共通電極CEは、信号線S5と重畳しない。なお、開口部AP1乃至AP3は、単一の開口部に置換することができる。
図示した例では、共通電極CEは、開口部AP1及びAP2の間において信号線S3に沿って延在し、開口部AP2及びAP3の間において信号線S4に沿って延在している。共通電極CEは、走査線G1と重畳し、また、開口部AP1及びAP3を除いて信号線S1乃至S5と重畳している。このため、走査線G1、及び、信号線S1乃至S5からの不所望な漏れ電界を遮蔽することができる。開口部AP1乃至AP3による共通電極CEの分断を回避することができる。
一例では、中継電極RE1は第1中継電極に相当し、中継電極RE2は第2中継電極に相当し、コンタクトホールCH1は第1コンタクトホールに相当し、コンタクトホールCH2は第2コンタクトホールに相当し、凹部CC1は第1凹部に相当し、凹部CC2は第2凹部に相当し、絶縁層14は第1絶縁層に相当し、絶縁層15は第2絶縁層に相当し、信号線S1は第1信号線に相当し、信号線S2は第2信号線に相当する。
図7は、図6に示した開口部AP1を含むC−D線で切断した表示パネルPNLの構造を示す断面図である。コンタクトホールCH1、凹部CC1、及び、コンタクトホールCH2は、この順に第1方向Xに沿って並んでいる。図示した例では、コンタクトホールCH1及びCH2、及び、凹部CC1は、第1方向Xで互いに繋がっている。コンタクトホールCH1及びCH2、及び、凹部CC1は、絶縁層14に形成されている。絶縁層14は、信号線S1の直上における上面141Tと、信号線S2の直上における上面142Tと、信号線S3の直上における上面143Tと、を有している。上面141T及び143Tは、絶縁基板10からほぼ同じ高さに位置し、X−Y平面と平行な同一平面内に位置している。上面142Tは、上面141Tより低い位置にある。上面142Tは、凹部CC1の底部に相当する。なお、上面141T、142T、143Tは、図示したような平坦面になるとは限らない。すなわち、絶縁層14は、有機系材料によって形成されているため、有機系材料を塗布してから硬化するまでの過程で溶融、収縮するなどして、上面が湾曲する場合がある。
コンタクトホールCH1は、中継電極RE1まで貫通している。画素電極PE1は、コンタクトホールCH1において中継電極RE1に接触している。コンタクトホールCH2は、中継電極RE2まで貫通している。画素電極PE2は、コンタクトホールCH2において中継電極RE2に接触している。
凹部CC1は、第1深さDP1を有している。コンタクトホールCH1は、第2深さDP2を有している。第1深さDP1は、上面141Tと上面142Tとの間の第3方向Zに沿った長さに相当する。第2深さDP2は、上面141Tと中継電極RE1の上面RE1Tとの間の第3方向Zに沿った長さに相当する。第1深さDP1は、ゼロより大きく、第2深さDP2と同等以下である。一例では、第1深さDP1は、0.5μm以上であり、望ましくは1μm以上である。
絶縁層14は、信号線S1の直上に第1厚さT1を有し、信号線S2の直上に第2厚さT2を有している。第1厚さT1は、上面141Tと信号線S1の上面S1Tとの間の第3方向Zに沿った長さに相当する。一例では、第1厚さT1は、1〜3μmである。第2深さDP2は、実質的に第1深さT1と同等である。第2厚さT2は、上面142Tと信号線S2の上面S2Tとの間の第3方向Zに沿った長さに相当する。第2厚さT2は、ゼロ以上であり、第1厚さT1より小さい。第1深さDP1は、第1厚さT1と第2厚さT2との差分に相当する。
共通電極CEは、上面141T及び143Tに位置しており、上面142Tには位置していない。上面142Tは、絶縁層15によって覆われている。つまり、凹部CC1においては、絶縁層15は、絶縁層14に接触し、上面142Tの全面を覆っている。また、配向膜AL1は、絶縁層15に接触している。信号線S2の直上には、共通電極CEのみならず、画素電極PE1及びPE2も配置されていない。
メインスペーサMSPは、凹部CC1において、信号線S2の直上に位置している。図示した例では、メインスペーサMSPと信号線S2との間には、絶縁層14、絶縁層15、及び、配向膜AL1が第3方向Zに沿って順に重なっており、メインスペーサMSPは、配向膜AL1に接触している。メインスペーサMSPは、第1高さH1を有している。第1高さH1は、凹部CC1における配向膜AL1とオーバーコート層OCとの間の第3方向Zに沿った長さに相当する。第1高さH1は、例えば、信号線S1の直上における液晶層LCの厚さT3より大きい。厚さT3は、配向膜AL1と配向膜AL2との間の第3方向Zに沿った長さに相当する。
図8は、遮光層BM、メインスペーサMSP、及び、サブスペーサSSPの配置例を示す平面図である。遮光部B1は、メインスペーサMSP及び凹部CC1と重畳する。平面視で、凹部CC1は、メインスペーサMSPよりも大きく、遮光部B1よりも小さい。図示した例では、凹部CC1、メインスペーサMSP、及び、遮光部B1は、略円形状に形成され、それぞれ直径D1乃至D3を有している。凹部CC1の直径D1は、メインスペーサMSPの直径D2よりも大きく、遮光部B1の直径D3よりも小さい。なお、直径D1は、図7に示した上面142TにおけるX−Y平面内の直径に相当し、直径D2は、メインスペーサMSPの先端部SPaの直径に相当する。一例では、直径D1は、直径D2の1.5倍程度であることが望ましい。
同様に、遮光部B2は、サブスペーサSSP及び凹部CC2と重畳する。凹部CC2は、サブスペーサSSPよりも大きく、遮光部B2よりも小さい。
同様に、遮光部B2は、サブスペーサSSP及び凹部CC2と重畳する。凹部CC2は、サブスペーサSSPよりも大きく、遮光部B2よりも小さい。
図9は、図6に示した開口部AP2及びAP3を含むE−F線で切断した表示パネルPNLの構造を示す断面図である。コンタクトホールCH3、コンタクトホールCH4、凹部CC2、及び、コンタクトホールCH5は、この順に第1方向Xに沿って並んでいる。図示した例では、コンタクトホールCH4及びCH5、及び、凹部CC2は、第1方向Xで互いに繋がっている。コンタクトホールCH3乃至CH5、及び、凹部CC2は、絶縁層14に形成されている。絶縁層14は、信号線S4の直上における上面144Tと、信号線S5の直上における上面145Tと、を有している。上面145Tは、凹部CC2の底部に相当する。
凹部CC2は、第3深さDP3を有している。第3深さDP3は、上面144Tと上面145Tとの間の第3方向Zに沿った長さに相当する。第3深さDP3は、ゼロより大きく、第1深さDP1と同等以下である。
共通電極CEは、上面145Tには位置していない。上面145Tは、絶縁層15によって覆われている。つまり、凹部CC2においては、絶縁層15は、絶縁層14に接触し、上面145Tの全面を覆っている。また、配向膜AL1は、絶縁層15に接触している。信号線S5の直上には、共通電極CEのみならず、画素電極PE1及びPE2も配置されていない。
サブスペーサSSPは、凹部CC2に対向し、信号線S5の直上に位置している。図示した例では、サブスペーサSSPと信号線S5との間には、絶縁層14、絶縁層15、配向膜AL1、及び、液晶層LCが第3方向Zに沿って順に重なっており、サブスペーサSSPは、配向膜AL1に接触していない。サブスペーサSSPは、第2高さH2を有している。第2高さH2は、メインスペーサMSPの第1高さH1より小さい。第2高さH2は、例えば、信号線S4の直上における液晶層LCの厚さT4より小さい。
以上述べた本実施形態によれば、メインスペーサMSPは、その先端部SPaが凹部CC1の内部に配置され、セルギャップを保持している。このため、表示パネルPNLに対して外部から力が加わったとしても、メインスペーサMSPは、凹部CC1の内部にとどまる。このため、セルギャップを安定的に保持することが可能となる。したがって、セルギャップの変動に伴う表示品位の低下を抑制することが可能となる。
発明者が確認したところでは、凹部CC1の第1深さDP1が0.5μm以上であれば、想定内の力が外部から表示パネルPNLに加えられた場合にメインスペーサMSPが凹部CC1の外側にはみ出しにくくなることが確認された。また、第1深さDP1が1.0μm以上であれば、想定内の力が外部から表示パネルPNLに加えられた場合にメインスペーサMSPが確実に凹部CC1の内部にとどまることが確認された。
また、凹部CC1及びメインスペーサMSPは、遮光部B1と重なる位置に形成されており、表示パネルPNLの表示に寄与しない。このため、表示パネルPNLに外部から力が加わり、メインスペーサMSPの先端部SPaが凹部CC1の内部でずれた場合であっても、凹部CC1において配向膜AL1を損傷するに留まる。換言すると、凹部CC1の周囲において、表示に寄与する領域でのメインスペーサMSPによる配向膜AL1の損傷を抑制することが可能となる。したがって、配向膜AL1の損傷に起因した表示品位の低下を抑制することが可能となる。
さらに、表示パネルPNLに対して外部から力が加わった際に、メインスペーサMSPの可動範囲を凹部CC1内に制限することができる。つまり、メインスペーサMSPと重畳する遮光部B1の面積を拡大することなく、メインスペーサMSPの可動範囲を制限することができる。したがって、一画素あたりの表示に寄与する面積が低減せず、透過率の低下を抑制することができる。あるいは、メインスペーサMSPの可動範囲を制限することにより、遮光部B1の面積を低減することができる。したがって、一画素あたりの表示に寄与する面積を拡大することができ、透過率を向上することができる。
絶縁層14において、信号線S2の直上における第2厚さT2は、信号線S1の直上における第1厚さT1より薄い。信号線S2の直上には共通電極CEが配置されていないため、共通電極CEが信号線S2に接近することによる不所望な容量の発生を抑制することができる。
なお、図7に示したメインスペーサMSP及び図9に示したサブスペーサSSPは、いずれも樹脂材料によって形成することができる。例えば、メインスペーサMSP及びサブスペーサSSPは、オーバーコート層OCと同一の樹脂材料によって形成することができ、また、オーバーコート層OCと一括して形成することが可能である。
次に、他の構成例について説明する。なお、上記の構成例と同一の構成については同一の参照符号を付して詳細な説明を省略する。
図10は、図6に示した開口部AP1を含むC−D線で切断した表示パネルPNLの他の構造を示す断面図である。図10に示した構造は、図7に示した構造と比較して、絶縁層14が信号線S2の直上に配置されていない点で相違している。信号線S2、中継電極RE1及びRE2は、絶縁層15によって覆われている。コンタクトホールCH1では、画素電極PE1が中継電極RE1と接触している。コンタクトホールCH2では、画素電極PE2が中継電極RE1と接触している。メインスペーサMSPは、凹部CC1において配向膜AL1と接触している。信号線S2とメインスペーサMSPとの間には、絶縁層15及び配向膜AL1が第3方向Zに沿ってこの順に重なっており、絶縁層14、共通電極CE、画素電極PE1及びPE2は介在しない。
このような構成例においても、上記の構成例と同様の効果が得られる。
このような構成例においても、上記の構成例と同様の効果が得られる。
以上説明したように、本実施形態によれば、表示品位の低下を抑制することが可能な表示装置を提供することができる。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
DSP…表示装置 PNL…表示パネル
RE…中継電極 CH…コンタクトホール CC1…凹部
CE…共通電極 AP…開口部
BM…遮光層 BMX…第1部分 BMY…第2部分 B1、B2…遮光部
MSP…メインスペーサ SSP…サブスペーサ
RE…中継電極 CH…コンタクトホール CC1…凹部
CE…共通電極 AP…開口部
BM…遮光層 BMX…第1部分 BMY…第2部分 B1、B2…遮光部
MSP…メインスペーサ SSP…サブスペーサ
Claims (8)
- 第1中継電極と、第2中継電極と、前記第1中継電極まで貫通した第1コンタクトホール及び前記第2中継電極まで貫通した第2コンタクトホールを有する第1絶縁層と、を備えた第1基板と、
前記第1基板に対向する第2基板と、
前記第1基板と前記第2基板との間に位置するメインスペーサと、を備え、
前記第1絶縁層は、さらに、前記第1コンタクトホールと前記第2コンタクトホールとの間に位置する第1凹部を有し、
前記メインスペーサは、前記第1凹部に位置し、前記第1基板と前記第2基板との間のセルギャップを保持する、表示装置。 - 前記第1凹部の深さは、前記第1コンタクトホールの深さと同等以下である、請求項1に記載の表示装置。
- 前記第1凹部の深さは、0.5μm以上である、請求項1または2に記載の表示装置。
- 前記第1基板は、さらに、前記第1絶縁層の上に位置する共通電極を備え、
前記共通電極は、前記第1コンタクトホール、前記第1凹部、及び、前記第2コンタクトホールを囲む単一の開口部を有する、請求項1乃至3のいずれか1項に記載の表示装置。 - 前記第1基板は、さらに、第1信号線及び第2信号線を備え、
前記第2中継電極は、前記第1信号線と前記第2信号線との間に位置し、
前記第1凹部は、前記第2信号線の直上に位置し、
前記第1絶縁層は、前記第1信号線の直上に第1厚さを有するとともに前記第2信号線の直上に前記第1厚さより小さい第2厚さを有し、
前記共通電極は、前記第1信号線に沿って延在している、請求項4に記載の表示装置。 - 前記第1基板は、さらに、前記共通電極の上に位置する第2絶縁層と、前記第2絶縁層の上に位置し前記第1コンタクトホールにおいて前記第1中継電極と接触した画素電極と、前記第2絶縁層、前記画素電極の上に位置する配向膜と、を備え、
前記第1凹部において、前記第2絶縁層は前記第1絶縁層に接触し、前記配向膜は前記第2絶縁層に接触している、請求項4に記載の表示装置。 - 前記第2基板は、前記メインスペーサと重畳する遮光部を備え、
平面視で、前記第1凹部は、前記メインスペーサより大きく、前記遮光部より小さい、請求項1乃至6のいずれか1項に記載の表示装置。 - さらに、前記第1基板と前記第2基板との間に位置し前記第1基板から離間したサブスペーサを備え、
前記第1絶縁層は、さらに、前記サブスペーサと対向する第2凹部を有し、
前記第2凹部の深さは、前記第1凹部の深さと同等以下である、請求項1乃至7のいずれか1項に記載の表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017170532A JP2019045760A (ja) | 2017-09-05 | 2017-09-05 | 表示装置 |
US16/122,430 US10877320B2 (en) | 2017-09-05 | 2018-09-05 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017170532A JP2019045760A (ja) | 2017-09-05 | 2017-09-05 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019045760A true JP2019045760A (ja) | 2019-03-22 |
Family
ID=65518017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017170532A Pending JP2019045760A (ja) | 2017-09-05 | 2017-09-05 | 表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10877320B2 (ja) |
JP (1) | JP2019045760A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020181003A (ja) * | 2019-04-23 | 2020-11-05 | シャープ株式会社 | 液晶表示装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112415816A (zh) * | 2019-08-21 | 2021-02-26 | 弗莱克英纳宝有限公司 | 液晶单元组合件 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100603851B1 (ko) * | 2000-02-12 | 2006-07-24 | 엘지.필립스 엘시디 주식회사 | 반사형 액정 표시장치 |
KR101994972B1 (ko) | 2012-06-20 | 2019-07-02 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
US9291859B2 (en) | 2012-06-20 | 2016-03-22 | Samsung Display Co., Ltd. | Liquid crystal display |
CN104793407A (zh) * | 2015-04-29 | 2015-07-22 | 深圳市华星光电技术有限公司 | 液晶显示面板及液晶显示器 |
-
2017
- 2017-09-05 JP JP2017170532A patent/JP2019045760A/ja active Pending
-
2018
- 2018-09-05 US US16/122,430 patent/US10877320B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020181003A (ja) * | 2019-04-23 | 2020-11-05 | シャープ株式会社 | 液晶表示装置 |
JP7204573B2 (ja) | 2019-04-23 | 2023-01-16 | シャープ株式会社 | 液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
US20190072794A1 (en) | 2019-03-07 |
US10877320B2 (en) | 2020-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7263447B2 (ja) | 液晶表示装置 | |
US10297621B2 (en) | Transistor substrate and display device | |
US6856371B2 (en) | In plane fringe field switching mode LCD realizing high screen quality | |
JP5165169B2 (ja) | 液晶表示装置 | |
JP6401923B2 (ja) | 液晶表示装置 | |
JP2005148534A (ja) | 液晶表示装置 | |
JP6999272B2 (ja) | 表示装置 | |
JP2018031977A (ja) | 表示装置 | |
JP2018180087A (ja) | 表示装置 | |
JP2018066847A (ja) | 表示装置及び表示装置の製造方法 | |
JP2019028139A (ja) | 表示装置 | |
JP2015206819A (ja) | 表示装置 | |
KR102639297B1 (ko) | 액정 표시 장치 | |
JP6740108B2 (ja) | 表示装置 | |
JP2019128429A (ja) | 液晶表示装置 | |
US8619226B2 (en) | Pixel structure of fringe field switching mode LCD | |
JP2019045760A (ja) | 表示装置 | |
WO2012124662A1 (ja) | 液晶表示装置 | |
JP2019159028A (ja) | 表示装置 | |
JP2018116228A (ja) | 表示装置 | |
JP2015052730A (ja) | 液晶表示装置 | |
JPWO2012124699A1 (ja) | 液晶表示装置 | |
JP2019175297A (ja) | 表示装置 | |
JP4975281B2 (ja) | 液晶表示装置 | |
JP2008051846A (ja) | Ffsモードの液晶表示パネル |