JP4349406B2 - 電気光学装置用基板及び電気光学装置、並びに電子機器 - Google Patents

電気光学装置用基板及び電気光学装置、並びに電子機器 Download PDF

Info

Publication number
JP4349406B2
JP4349406B2 JP2006306742A JP2006306742A JP4349406B2 JP 4349406 B2 JP4349406 B2 JP 4349406B2 JP 2006306742 A JP2006306742 A JP 2006306742A JP 2006306742 A JP2006306742 A JP 2006306742A JP 4349406 B2 JP4349406 B2 JP 4349406B2
Authority
JP
Japan
Prior art keywords
region
light
portion
groove
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006306742A
Other languages
English (en)
Other versions
JP2008077030A (ja
Inventor
達也 石井
Original Assignee
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006227413 priority Critical
Application filed by セイコーエプソン株式会社 filed Critical セイコーエプソン株式会社
Priority to JP2006306742A priority patent/JP4349406B2/ja
Publication of JP2008077030A publication Critical patent/JP2008077030A/ja
Application granted granted Critical
Publication of JP4349406B2 publication Critical patent/JP4349406B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Description

本発明は、例えば液晶装置等の電気光学装置に用いられる電気光学装置用基板、及び該電気光学装置用基板を備えてなる電気光学装置、並びに該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。

この種の電気光学装置の一例である液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段(ライトバルブ)としても多用されている。特に投射型表示装置の場合、光源からの強い光が液晶ライトバルブに入射されるため、この光によって液晶ライトバルブ内の薄膜トランジスタ(TFT:Thin Film Transistor)がリーク電流の増大や誤動作等を生じないよう、入射光を遮る遮光手段としての遮光膜が液晶ライトバルブに内蔵されている。このような遮光手段或いは遮光膜について、例えば特許文献1は、TFTのチャネル領域において、ゲート電極として機能する走査線によって遮光する技術を開示している。特許文献2によれば、チャネル領域上に形成された複数の遮光膜と、内面反射光を吸収する層とを設けることによってTFTのチャネル領域に到達する光を低減している。特許文献3は、TFTの好適な動作の確保及び走査線の狭小化を可能としつつ、TFTのチャネル領域に入射する入射光を極力低減する技術を開示している。

特開2004−4722号公報 特許3731447号公報 特開2003−262883号公報

しかしながら、上述のような遮光膜によってTFTを遮光する場合、遮光膜とTFTを構成する半導体層との間は、3次元的に見て例えば絶縁膜等を介して離間しており、遮光膜の脇から斜めに入射する入射光がTFTを構成する半導体層に到達してしまい、TFTにおける光リーク電流が発生してしまうおそれがある。このようなTFTにおける光リーク電流に起因して、フリッカ、画素ムラ等が生じ、表示画像の品質が低下してしまうおそれがあるという技術的問題点がある。

本発明は、例えば上述した問題点に鑑みなされたものであり、例えば、アクティブマトリクス方式で駆動される液晶装置等の電気光学装置であって、画素スイッチング用のTFTにおける光リーク電流の発生を低減でき、高品質な画像を表示可能な電気光学装置に用いられる電気光学装置用基板、及びそのような電気光学装置用基板を備えた電気光学装置、並びにそのような電気光学装置を具備してなる電子機器を提供することを課題とする。

本発明の電気光学装置用基板は上記課題を解決するために、基板と、前記基板上の表示領域で互いに交差するデータ線及び走査線と、前記データ線及び前記走査線の交差に対応して設けられた画素電極と、前記表示領域における一の方向に沿ったチャネル長を有するチャネル領域と、前記データ線に電気的に接続されたデータ線側ソースドレイン領域と、前記画素電極に電気的に接続された画素電極側ソースドレイン領域と、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第1の接合領域と、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第2の接合領域とを有する半導体層と、該半導体層よりも第1の絶縁膜を介して上層側に配置されると共に前記チャネル領域に重なるゲート電極とを含むトランジスタとを備え、前記第1の絶縁膜には、前記基板上で平面的に見て前記半導体層に沿った長手状の溝が形成されており、前記ゲート電極は、前記チャネル領域に重なる部分から前記溝内の少なくとも一部に延設された溝内部分を有し、前記溝は、前記第2の接合領域に沿って形成されており、前記第1の接合領域に沿う領域には形成されていない。

本発明の電気光学装置用基板によれば、例えば、データ線から画素電極へ画像信号が制御され、所謂アクティブマトリクス方式による画像表示が可能となる。尚、画像信号は、データ線及び画素電極間に電気的に接続されたスイッチング素子であるトランジスタがオンオフされることによって、所定のタイミングでデータ線からトランジスタを介して画素電極に供給される。画素電極は、例えばITO(Indium Tin Oxide)等の透明導電材料からなる透明電極であり、データ線及び走査線の交差に対応して、基板上において表示領域となるべき領域にマトリクス状に複数設けられる。

トランジスタは、チャネル領域、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域を有する半導体層、及びチャネル領域に重なるゲート電極を含む。

チャネル領域は、表示領域における一の方向に沿ったチャネル長を有する。本発明に係る「一の方向」とは、例えば基板上でマトリクス状に規定された複数の画素の行方向、即ち複数のデータ線が配列される配列方向或いは複数の走査線の各々が延びる方向(即ちX方向)、又は例えば基板上でマトリクス状に規定された複数の画素の列方向、即ち複数の走査線が配列される配列方向或いは複数のデータ線の各々が延びる方向(即ちY方向)を意味する。

データ線側ソースドレイン領域はデータ線と互いに電気的に接続され、画素電極側ソースドレイン領域は画素電極と互いに電気的に接続される。更に、半導体層のチャネル領域とデータ線側ソースドレイン領域との間には第1の接合領域が形成され、半導体層のチャネル領域と画素電極側ソースドレイン領域との間には第2の接合領域が形成される。第1の接合領域は、チャネル領域とデータ線側ソースドレイン領域との接合部に形成される領域であり、第2の接合領域は、チャネル領域と画素電極側ソースドレイン領域との接合部に形成される領域である。即ち、第1及び第2の接合領域は、例えば、トランジスタが例えばNPN型或いはPNP型トランジスタ(即ち、Nチャネル型或いはPチャネル型トランジスタ)として形成された場合におけるPN接合領域や、トランジスタがLDD構造を有する場合におけるLDD領域(即ち、例えばイオンプランテーション法等の不純物打ち込みによって半導体層に不純物を打ち込んでなる不純物領域)を意味する。

ゲート電極は、半導体層よりも第1の絶縁膜を介して上層側に配置される。第1の絶縁膜は、ゲート電極とチャネル領域とを電気的に絶縁するゲート絶縁膜として機能する。第1の絶縁膜は、半導体層を覆うように、典型的には、基板上の全面に積層される。

尚、典型的には、トランジスタよりも上層側に、半導体層の少なくとも一部(例えば、半導体層のチャネル領域、第1及び第2の接合領域)を覆う遮光膜等の遮光手段が設けられる。これにより、トランジスタにおける光リーク電流の発生の低減が図られる。

本発明では特に、基板上の積層構造においてゲート電極と半導体層の間に配置された第1の絶縁膜(言い換えれば、ゲート電極の直下に配置された第1の絶縁膜)には、基板上で平面的に見て第1及び第2の接合領域の少なくとも一方に沿った長手状の溝が形成されている。即ち、第1の絶縁膜には、溝が、一の方向に沿って延びるように形成された半導体層における第1及び第2の接合領域の少なくとも一方に沿った両側又は片側に、所定距離だけ離れて、一の方向に沿って長手状に掘られている。更に、ゲート電極は、チャネル領域に重なる部分から、前述の溝内の少なくとも一部に延設された溝内部分を有する。即ち、ゲート電極は、基板上で平面的に見て、チャネル領域に重なる部分から、前述の溝の少なくとも一部に重なるように延設される。溝内部分は、ゲート電極のうちチャネル領域と重なる平面状に形成された部分から延設され、典型的には、溝における壁部及び底部に沿って形成される。よって、溝内部分は、3次元的に見て、半導体層における第1及び第2の接合領域の少なくとも一方に沿った、壁状の遮光体として形成される。従って、半導体層における第1及び第2の接合領域の少なくとも一方に対して斜めに入射する光(即ち、基板面に沿った成分を有する光)を、溝内部分によって遮ることができる。つまり、半導体層の近傍に配置された壁状の遮光体として形成される溝内部分によって、半導体層に対して斜めに入射する光を遮る遮光性を強化できる。この結果、画像表示におけるフリッカや画素ムラを低減できる。

以上説明したように、本発明の電気光学装置用基板によれば、画素電極に電気的に接続されたトランジスタにおける光リーク電流を低減でき、フリッカや画素ムラが低減された高品質な画像を表示可能な電気光学装置を提供することが可能である。

本発明の電気光学装置用基板の一態様では、前記溝は、前記基板上で平面的に見て前記第2の接合領域の両側に設けられ、前記溝内部分は、前記両側に設けられた溝の両方に形成される。

この態様によれば、ゲート電極の溝内部分が、半導体層における第1及び第2の接合領域の少なくとも一方の両側に、壁状の遮光体として形成される。よって、少なくとも一方の接合領域に対して両側から斜めに入射される光を遮光できる。従って、トランジスタにおける光リーク電流をより確実に低減できる。

本発明の電気光学装置用基板の他の態様では、前記溝は、前記基板上で平面的に見て前記第2の接合領域に沿って設けられる。

この態様によれば、ゲート電極の溝内部分は、第2の接合領域に沿って、例えば、壁状の遮光体として形成される。ここで、本願発明者の研究によれば、理論的に、トランジスタの動作時に、第2の接合領域では、第1の接合領域に比べて光リーク電流が相対的に発生しやすい傾向にあり、実験でも証明されている。本態様では、ゲート電極の溝内部分によって、半導体層の第2の接合領域に入射する光をより確実に遮光することにより、半導体層の第2の接合領域に入射する光の量をより低減することが可能となる。その結果、より効果的にトランジスタにおける光リーク電流の発生を低減することが可能となる。

本発明の電気光学装置用基板の他の態様では、前記溝内部分は、前記溝における、前記半導体層側の内側壁部と底部の一部とに形成される。

この態様によれば、溝内部分は、溝における半導体層側の内側壁部と該内側壁部に対向する外側壁部のうち、内側壁部に沿って壁状に沿って形成されると共に溝における底部の一部に形成される。よって、半導体層に対して斜めに入射する光を確実に遮ることができる。

本発明の電気光学装置用基板の他の態様では、前記ゲート電極は、前記基板上で平面的に見て、少なくとも前記溝に重なるように延設される。

この態様によれば、ゲート電極の溝内部分は、溝における半導体層側の内側壁部に沿って壁状に形成された部分、溝における底部上に形成された部分、及び溝における内側壁部に対向する外側壁部に沿って壁状に形成された部分として形成される。よって、半導体層に対して斜めに入射する光を確実に遮ることができる。

本発明の電気光学装置用基板の他の態様では、前記第1及び第2の接合領域は、LDD領域である。

この態様によれば、トランジスタは、LDD構造を有する。よって、トランジスタの非動作時において、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域に流れるオフ電流を低減し、且つトランジスタの飽和動作時におけるドレイン端の電界緩和を低減でき、ホットキャリア現象による閾値の上昇(トランジスタ特性劣化に関する信頼性上の課題)に起因したオン電流の低下を抑制できる。

本発明の電気光学装置用基板の他の態様では、前記トランジスタよりも第2の絶縁膜を介して上層側に配置され、前記半導体層に少なくとも部分的に重なると共に、導電性遮光膜を含んでなる蓄積容量を備える。

この態様によれば、蓄積容量は、画素電位側ソースドレイン領域及び画素電極に電気的に接続されており、画素電極の電位を一時的に保持する保持容量として機能する。これにより、画素電極を画像信号に応じた電位に保持する電位保持特性を向上させることが可能となる。蓄積容量は、半導体層に少なくとも部分的に重なるように、典型的には、半導体層のチャネル領域、第1及び第2の接合領域を覆うように形成される。蓄積容量は、導電性遮光膜を含んでおり(より具体的には、蓄積容量を構成する一対の容量電極の少なくとも一方は、例えば金属膜等の導電性遮光膜から形成されており)、トランジスタに上層側から入射する光を遮光する内蔵遮光膜として機能する。よって、トランジスタにおける光リーク電流の発生をより確実に低減できる。

本発明の第2の電気光学装置用基板は上記課題を解決するために、基板と、前記基板上の表示領域で互いに交差するデータ線及び走査線と、前記データ線及び前記走査線の交差に対応して設けられた画素電極と、前記表示領域における一の方向に沿ったチャネル長を有するチャネル領域と、前記データ線に電気的に接続されたデータ線側ソースドレイン領域と、前記画素電極に電気的に接続された画素電極側ソースドレイン領域と、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第1の接合領域と、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第2の接合領域とを有する半導体層と、該半導体層よりも第1の絶縁膜を介して上層側に配置されると共に前記チャネル領域に重なるゲート電極とを含むトランジスタと、前記トランジスタの半導体層よりも上層側に配置され、該半導体層に少なくとも部分的に重なると共に、遮光性導電膜を含んでなる蓄積容量とを備え、前記第1の絶縁膜には、前記基板上で平面的に見て前記第1及び第2の接合領域の少なくとも一方に沿った長手状の溝が形成されており、前記ゲート電極は、前記チャネル領域に重なる部分から前記溝内の少なくとも一部に延設された溝内部分を有し、前記蓄積容量は、前記一の方向に沿って延びると共に、前記第1の接合領域を覆う第1容量部分と、前記第2の接合領域を覆うと共に前記第1容量部分より前記一の方向に交わる他の方向の幅が広い第2容量部分とを有し、前記溝は、前記基板上で平面的に見て前記第2容量部分が形成された領域内に設けられる

この態様によれば、蓄積容量における、第2の接合領域を覆う第2容量部分は、第1の接合領域を覆う第1容量部分よりも一の方向に交わる他の方向の幅が広くなるように構成される。即ち、第2容量部分は、例えばY方向に沿って延びる半導体層に対して、例えばX方向の幅が、第1容量部分よりも広くなるように構成される。言い換えれば、第2容量部分は、他の方向に沿って、第1容量部分よりも長く延びる延在部を有する。よって、第2の接合領域に入射する光を、第1の接合領域に入射する光よりも確実に遮光できる。即ち、第2の接合領域に到達する光を遮る遮光性を、第1の接合領域に到達する光を遮る遮光性よりも高める(即ち、強化する)ことができる。更に、溝は、第1容量部分より幅の広い第2容量部分が形成された領域内に設けられるので、溝内に形成されたゲート電極の溝内部分によって、第1の接合領域に比べて光リーク電流が相対的に発生しやすい傾向にある第2の接合領域を、より確実に遮光できる。

本発明の電気光学装置用基板の他の態様では、前記半導体層よりも下層側に配置された第3の絶縁膜を備え、前記溝は、前記第1の絶縁膜を貫通して前記第3の絶縁膜にも形成される。

この態様によれば、溝の深さは、第1の絶縁膜の上側表面から半導体層の上側表面までの層間距離より大きい。ゲート電極の溝内部分は、例えば、第1の絶縁膜の上側表面から第1の絶縁膜を貫通して半導体層よりも下層側の第3の絶縁膜に形成された溝の壁部及び底部に沿って形成される。よって、半導体層に対して斜めに入射する光を遮る遮光性を、より一層、高めることができる。

上述した第3の絶縁膜を備えた態様では、前記第3の絶縁膜よりも下層側に配置され、前記半導体層に少なくとも部分的に重なると共に、遮光性材料を含んでなる下側遮光膜を備えてもよい。

この場合には、下側遮光膜によって、基板における裏面反射や、複板式のプロジェクタ等で他の電気光学装置から発せられ合成光学系を突き抜けてくる光などである、基板側から装置内に入射する戻り光からトランジスタを遮光できる。よって、トランジスタにおける光リーク電流の発生をより確実に低減できる。

上述した下側遮光膜を備えた態様では、前記下側遮光膜は、少なくとも前記チャネル領域及び前記溝に重なるように形成され、前記溝は、前記下側遮光膜の表面が前記第1の絶縁膜から露出するように形成され、前記溝内部分は、前記下側遮光膜と電気的に接続されるようにしてもよい。

この場合には、ゲート電極の溝内部分は、第1及び第3の絶縁膜を貫通して形成された溝によって第1の絶縁膜から露出された下側遮光膜の表面と接触することで、チャネル領域に重なる下側遮光膜と電気的に接続される。よって、下側遮光膜におけるチャネル領域に重なる部分を、トランジスタのゲート電極として機能させることができる。即ち、トランジスタは、ダブルゲート或いはデュアルゲート構造を有する。従って、半導体層のチャネル領域における上面側及び下面側の両方にチャネルを形成できる。この結果、仮に半導体層のチャネル領域における上面側のみにチャネルが形成される場合と比較して、トランジスタの動作時にチャネル領域に流れる電流、即ちオン電流を大きくすることができる。

本発明の第3の電気光学装置用基板は上記課題を解決するために、基板と、前記基板上の表示領域で互いに交差するデータ線及び走査線と、前記データ線及び前記走査線の交差に対応して設けられた画素電極と、前記表示領域における一の方向に沿ったチャネル長を有するチャネル領域と、前記データ線に電気的に接続されたデータ線側ソースドレイン領域と、前記画素電極に電気的に接続された画素電極側ソースドレイン領域と、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第1の接合領域と、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第2の接合領域とを有する半導体層と、該半導体層よりも第1の絶縁膜を介して上層側に配置されると共に前記チャネル領域に重なるゲート電極とを含むトランジスタと、前記トランジスタの半導体層よりも下層側に配置され、該半導体層に少なくとも部分的に重なると共に、遮光性材料を含んでなる下側遮光膜とを備え、前記第1の絶縁膜には、前記基板上で平面的に見て前記第1及び第2の接合領域の少なくとも一方に沿った長手状の溝が形成されており、前記ゲート電極は、前記チャネル領域に重なる部分から前記溝内の少なくとも一部に延設された溝内部分を有し、前記下側遮光膜は、前記一の方向に沿って延びると共に、前記第1の接合領域に重なる第1遮光部分と、前記第2の接合領域に重なると共に前記第1遮光部分より前記一の方向に交わる他の方向の幅が広い第2遮光部分とを有し、前記溝は、前記基板上で平面的に見て前記第2遮光部分が形成された領域内に設けられる

この場合には、下側遮光膜における、第2の接合領域を覆う第2遮光部分は、第1の接合領域を覆う第1遮光部分よりも一の方向に交わる他の方向の幅が広くなるように構成される。即ち、第2遮光部分は、例えばY方向に沿って延びる半導体層に対して、例えばX方向の幅が、第1遮光部分よりも広くなるように構成される。言い換えれば、第2遮光部分は、他の方向に沿って、第1遮光部分よりも長く延びる延在部を有する。よって、第2の接合領域に入射する光を、第1の接合領域に入射する光よりも確実に遮光できる。即ち、第2の接合領域に到達する光を遮る遮光性を、第1の接合領域に到達する光を遮る遮光性よりも高める(即ち、強化する)ことができる。更に、溝は、第1遮光部分より幅の広い第2遮光部分が形成された領域内に設けられるので、溝内に形成されたゲート電極の溝内部分によって、第1の接合領域に比べて光リーク電流が相対的に発生しやすい傾向にある第2の接合領域を、より確実に遮光できる。

本発明の電気光学装置は上記課題を解決するために、上述した本発明の電気光学装置用基板を備える。

本発明の電気光学装置によれば、上述した本発明の電気光学装置用基板を備えているため、フリッカや画素ムラが低減された高品質な画像を表示可能な電気光学装置を提供することができる。

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。

本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。

本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。

以下図面を参照しながら、本発明に係る電気光学装置用基板及び電気光学装置、並びに電子機器の各実施形態を説明する。尚、本実施形態では、電気光学装置の一例として、駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例に挙げる。
<第1実施形態>
先ず、本実施形態に係る液晶装置の全体構成について、図1及び図2を参照して説明する。ここに図1は、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た液晶装置の平面図であり、図2は、図1のH−H´線断面図である。

図1及び図2において、本実施形態に係る液晶装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10は例えば石英基板、ガラス基板、シリコン基板等の透明基板である。対向基板20もTFTアレイ基板10と同様に透明基板である。TFTアレイ基板10と対向基板20との間に液晶層50が封入されている。TFTアレイ基板10と対向基板20とは、複数の画素部が設けられる、本発明に係る「表示領域」の一例としての画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。

シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と対向基板20との間隔(即ち、基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。本実施形態に係る液晶装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。

シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。

周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間をつなぐため、TFTアレイ基板10の残る一辺に沿い、且つ、額縁遮光膜53に覆われるようにして複数の配線105が設けられている。

対向基板20の4つのコーナー部には、両基板間の上下導通端子として機能する上下導通材106が配置されている。他方、TFTアレイ基板10にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。

図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9aがマトリクス状に設けられている。画素電極9a上には、配向膜が形成されている。他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば遮光性金属膜等から形成されており、対向基板20上の画像表示領域10a内で、例えば格子状等にパターニングされている。そして、遮光膜23上に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向してベタ状に形成されている。対向電極21上には配向膜が形成されている。また、液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。

尚、図1及び図2に示したTFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。

次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図3を参照して説明する。ここに図3は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。

図3において、画像表示領域10aを構成するマトリクス状に形成された複数の画素の夫々には、画素電極9a及び本発明に係る「トランジスタ」の一例としてのTFT30が形成されている。TFT30は、画素電極9aに電気的に接続されており、液晶装置の動作時に画素電極9aをスイッチング制御する。画像信号が供給されるデータ線6aは、TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。

TFT30のゲートに走査線11が電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線11にパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snが所定のタイミングで書き込まれる。画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板に形成された対向電極との間で一定期間保持される。

液晶層50(図2参照)を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。

ここで保持された画像信号がリークすることを防ぐために、画素電極9aと対向電極21(図2参照)との間に形成される液晶容量と並列に蓄積容量70が付加されている。蓄積容量70は、画像信号の供給に応じて各画素電極9aの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量70の一方の電極は、画素電極9aと並列してTFT30のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量線300に接続されている。蓄積容量70によれば、画素電極9aにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。尚、蓄積容量70は、後述するように、TFT30へ入射する光を遮る内蔵遮光膜としても機能する。

次に、上述の動作を実現する画素部の具体的な構成について、図4から図6を参照して説明する。ここに図4は、相隣接する複数の画素部の平面図である。図5は、図4のA−A´線断面図である。図6は、図4のB−B´線断面図である。尚、図4から図6では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については、後述する図7から図11についても同様である。図4から図6では、説明の便宜上、画素電極9aより上側に位置する部分の図示を省略している。図5において、TFTアレイ基板10から画素電極9aまでの部分が、本発明に係る「電気光学装置用基板」の一例を構成している。

図4において、画素電極9aは、TFTアレイ基板10上に、マトリクス状に複数設けられている。画素電極9aの縦横の境界にそれぞれ沿ってデータ線6a及び走査線11(即ち、走査線11a及び11b)が設けられている。即ち、走査線11a及び11bは、X方向に沿って延びており、データ線6aは、走査線11a或いは11bと交差するように、Y方向に沿って延びている。走査線11及びデータ線6aが互いに交差する個所の各々には画素スイッチング用のTFT30が設けられている。

走査線11、データ線6a、蓄積容量70、下側遮光膜11a、中継層93及びTFT30は、TFTアレイ基板10上で平面的に見て、画素電極9aに対応する各画素の開口領域(即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域)を囲む非開口領域内に配置されている。即ち、これらの走査線11、蓄積容量70、データ線6a、下側遮光膜11a、及びTFT30は、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に配置されている。

図4及び図5において、TFT30は、半導体層1a、ゲート電極31a及び31bを含んで構成されている。

半導体層1aは、例えばポリシリコンからなり、Y方向に沿ったチャネル長を有するチャネル領域1a´、データ線側LDD領域1b及び画素電極側LDD領域1c、並びにデータ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eからなる。即ち、TFT30はLDD構造を有している。尚、データ線側LDD領域1bは、本発明に係る「第1の接合領域」の一例であり、画素電極側LDD領域1cは、本発明に係る「第2の接合領域」の一例である。

データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、チャネル領域1a´を基準として、Y方向に沿ってほぼミラー対称に形成されている。データ線側LDD領域1bは、チャネル領域1a´及びデータ線側ソースドレイン領域1d間に形成されている。画素電極側LDD領域1cは、チャネル領域1a´及び画素電極側ソースドレイン領域1e間に形成されている。データ線側LDD領域1b、画素電極側LDD領域1c、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、例えばイオンプランテーション法等の不純物打ち込みによって半導体層1aに不純物を打ち込んでなる不純物領域である。データ線側LDD領域1b及び画素電極側LDD領域1cはそれぞれ、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eよりも不純物の少ない低濃度な不純物領域として形成される。このような不純物領域によれば、TFT30の非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つTFT30の動作時に流れるオン電流の低下を抑制できる。尚、TFT30は、LDD構造を有することが好ましいが、データ線側LDD領域1b、画素電極側LDD領域1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。

図4及び図5に示すように、ゲート電極31aは、走査線11aの一部として形成されている。走査線11aは、半導体層1aよりも絶縁膜12を介して上層側に配置され、例えば導電性ポリシリコンから形成されている。走査線11aは、X方向に沿って延びる本線部分と共に、TFT30のチャネル領域1a´のうち該本線部分が重ならない領域と重なるようにY方向に沿って延在する部分を有している。このような走査線11aのうちチャネル領域1a´と重なる部分がゲート電極31aとして機能する。ゲート電極31a及び半導体層1a間は、本発明に係る「第1の絶縁膜」の一例としての絶縁膜2(図5参照)によって絶縁されている。

図4及び図5に示すように、ゲート電極31bは、走査線11bの一部として形成されている。走査線11bは、半導体層1aよりも下地絶縁膜12を介して下層側に配置され、例えばタングステン(W)、チタン(Ti)、チタンナイトライド(TiN)等の高融点金属材料等の遮光性の導電材料からなる。走査線11bは、平面的にみて、X方向に沿うように、ストライプ状にパターニングされた本線部11bxと、該本線部11bxからY方向に沿って延在する延在部11byとを有している。このような走査線11bのうちチャネル領域1a´と重なる部分がゲート電極31bとして機能する。走査線11bは、TFT30のチャネル領域1a´、データ線側LDD領域1b及び画素電極側LDD領域1c、並びにデータ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eに対向する領域を含むように形成されている。よって、走査線11bによって、TFTアレイ基板10における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光に対してTFT30のチャネル領域1a´を殆ど或いは完全に遮光できる。即ち、走査線11bは、走査信号を供給する配線として機能すると共に戻り光に対するTFT30の遮光膜として機能することが可能である。従って、液晶装置の動作時に、TFT30における光リーク電流は低減され、コントラスト比を向上させることができ、高品位の画像表示が可能となる。

走査線11b及び半導体層1a間は、本発明に係る「第3の絶縁膜」の一例としての下地絶縁膜12によって絶縁されている。下地絶縁層12は、走査線11bからTFT30を絶縁する機能の他、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のTFT30の特性の劣化を防止する機能を有する。

このように、本実施形態では、TFT30は、半導体層1aと、半導体層1aよりも絶縁膜2を介して上層側に形成された走査線11aの一部として構成されるゲート電極31aと、半導体層1aよりも下地絶縁膜12を介して下層側に形成された走査線11bの一部として構成されるゲート電極31bとを有している。即ち、TFT30は、ダブルゲート構造を有している。よって、半導体層1aのチャネル領域1a´における上面側及び下面側の両方にチャネルを形成することができる。従って、仮に半導体層1aよりも上層側又は下層側の一方だけにゲート電極が形成される場合と比較して、TFT30のオン電流を大きくすることができる。

図4において、本実施形態では、ゲート電極31a(言い換えれば、走査線11aの一部)は、画素電極側LDD領域1cの両側に沿うように延設された延設部32aを有している。言い換えれば、ゲート電極31aは、チャネル領域1a´に重なると共に画素電極側LDD領域1cをその両側から部分的に囲むような形状(即ち、いわば逆U字形状)を有している。尚、図7及び図8を参照して後に詳細に説明するが、絶縁膜2及び下地絶縁膜12には、ここでは図示しない溝810が形成されており、ゲート電極31aは、延在部32aの一部が溝810内に形成されてなる溝内部分33を有している。

図5において、TFTアレイ基板10上のTFT30よりも本発明に係る「第2の絶縁膜」の一例としての層間絶縁膜41を介して上層側には、蓄積容量70が設けられている。

蓄積容量70は、下部容量電極71と上部容量電極300aが誘電体膜75を介して対向配置されることにより形成されている。

上部容量電極300aは、容量線300の一部として形成されている。容量線300は、画素電極9aが配置された画像表示領域10aからその周囲に延設されている。上部容量電極300aは、容量線300を介して定電位源と電気的に接続され、固定電位に維持された固定電位側容量電極である。上部容量電極300aは、例えばAl(アルミニウム)、Ag(銀)等の金属又は合金を含んだ非透明な金属膜から形成されており、TFT30を遮光する上側遮光膜(内蔵遮光膜)としても機能する。尚、上部容量電極300aは、本発明に係る「導電性遮光膜」として、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)、Pd(パラジウム)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等から構成されていてもよい。

図4から図6において、下部容量電極71は、TFT30の画素電極側ソースドレイン領域1e及び画素電極9aに電気的に接続された画素電位側容量電極である。より具体的には、下部容量電極71は、コンタクトホール83(図4及び図5参照)を介して画素電極側ソースドレイン領域1eと電気的に接続されると共に、コンタクトホール84(図4及び図6参照)を介して中継層93に電気的に接続されている。更に、中継層93は、コンタクトホール85(図4及び図6参照)を介して画素電極9aに電気的に接続されている。即ち、下部容量電極71は、中継層93と共に画素電極側ソースドレイン領域1e及び画素電極9a間の電気的な接続を中継する。下部容量電極71は、導電性のポリシリコンから形成されている。よって、蓄積容量70は、所謂MIS構造を有している。尚、下部容量電極71は、画素電位側容量電極としての機能の他、上側遮光膜としての上部容量電極300aとTFT30との間に配置される、光吸収層或いは遮光膜としての機能も有する。

誘電体膜75は、例えばHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成された単層構造、或いは多層構造を有している。

尚、下部容量電極71を、上部容量電極300aと同様に金属膜から形成してもよい。即ち、蓄積容量70を、金属膜−誘電体膜(絶縁膜)−金属膜の3層構造を有する、所謂MIM構造を有するように形成してもよい。この場合には、ポリシリコン等を用いて下部容量電極71を構成する場合に比べて、液晶装置の駆動時に、当該液晶装置全体で消費される消費電力を低減でき、且つ各画素部における素子の高速動作が可能になる。

図5及び図6において、TFTアレイ基板10上の蓄積容量70よりも層間絶縁膜42を介して上層側には、データ線6a及び中継層93が設けられている。

データ線6aは、半導体層1aのデータ線側ソースドレイン領域1dに、層間絶縁膜41、誘電体膜75及び層間絶縁膜42を貫通するコンタクトホール81を介して電気的に接続されている。データ線6a及びコンタクトホール81内部は、例えば、Al−Si−Cu、Al−Cu等のAl(アルミニウム)含有材料、又はAl単体、若しくはAl層とTiN層等との多層膜からなる。データ線6aは、TFT30を遮光する機能も有している。

図4及び図6において、中継層93は、層間絶縁膜42上においてデータ線6a(図5参照)と同層に形成されている。データ線6a及び中継層93は、例えば金属膜等の導電材料で構成される薄膜を層間絶縁膜42上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパターニングすることによって相互に離間させた状態で形成される。従って、データ線6a及び中継層93を同一工程で形成できるため、装置の製造プロセスを簡便にできる。

図5及び図6において、画素電極9aは、データ線6aよりも層間絶縁膜43を介して上層側に形成されている。画素電極9aは、下部容量電極71、コンタクトホール83、84及び85、並びに中継層93を介して半導体層1aの画素電極側ソースドレイン領域1eに電気的に接続されている。コンタクトホール85は、層間絶縁層43を貫通するように形成された孔部の内壁にITO等の画素電極9aを構成する導電材料が成膜されることによって形成されている。画素電極9aの上側表面には、ラビング処理等の所定の配向処理が施された配向膜が設けられている。

以上に説明した画素部の構成は、図4に示すように、各画素部に共通である。画像表示領域10a(図1参照)には、かかる画素部が周期的に形成されている。

次に、本実施形態に係る液晶装置の走査線及び蓄積容量の形状について、図7及び図8を参照して詳細に説明する。ここに図7は、本実施形態に係る液晶装置の走査線、及び蓄積容量を構成する一対の容量電極の平面形状を示す平面図である。図8は、図7のC−C´線断面図である。尚、図7では、図4に示した画素部を構成する構成要素のうち、TFT30、走査線11及び蓄積容量70を拡大して示し、その他の構成要素については図示を省略している。また、図8では、層間絶縁膜42より上層側の構成要素については図示を省略している。

図7に示すように、蓄積容量70を構成する上部容量電極300aは、データ線側LDD領域1bを覆う第1部分301と、画素電極側LDD領域1cを覆う第2部分302とを有している。よって、データ線側LDD領域1b及び画素電極側LDD領域1cに上層側から入射する光を、第1部分301及び第2部分302の各々によって遮光できる。従って、データ線側LDD領域1b及び画素電極側LDD領域1cにおける光リーク電流の発生を低減できる。尚、第1部分301は、本発明に係る「第1容量部分」の一例であり、第2部分302は、本発明に係る「第2容量部分」の一例である。

更に、本実施形態では特に、上部容量電極300aにおける第2部分302は、第1部分301よりもX方向の幅が広くなるように構成されている。即ち、第2部分302のX方向の幅W2は、第1部分301のX方向の幅W1よりも広くなっている。よって、画素電極側LDD領域1cに入射する光を、データ線側LDD領域1bに入射する光よりも確実に遮光できる。即ち、画素電極側LDD領域1cに到達する光を遮る遮光性を、データ線側LDD領域1bに到達する光を遮る遮光性よりも高める或いは強化することができる。ここで、本願発明者は、TFT30の動作時に、画素電極側LDD領域1cにおいて、データ線側LDD領域1bに比べて光リーク電流が相対的に発生しやすいと結論づけている。即ち、TFT30の動作時に、画素電極側LDD領域1cに光が照射された場合には、データ線側LDD領域1bに光が照射された場合よりも、TFT30における光リーク電流が発生しやすいと結論づけている。従って、第2部分302が第1部分301の幅W1よりも広い幅W2を有するように形成されることによって、光リーク電流が相対的に生じ易い画素電極側LDD領域1cに対する遮光性を高めることができ、TFT30に流れる光リーク電流を効果的に低減できる。逆に言えば、画素電極側LDD領域1cに比べて光リーク電流が相対的に発生しにくいデータ線側LDD領域1bを覆う第1部分301が、第2部分302よりも狭い幅W1を有するように形成されることによって、開口率の無駄な低下を防止できる。尚、ここで「開口率」とは、開口領域及び非開口領域を加えた画素のサイズにおける開口領域の割合を意味し、開口率が大きいほど、液晶装置の表示性能が向上する。

図7において、走査線11bは、上述したように、X方向に沿う本線部11bxと、該本線部11bxからY方向に沿って延在する延在部11by(図4参照)とを有している。延在部11byは、データ線側LDD領域1bに対向する領域を含むように形成された第1部分11by1と、画素電極側LDD領域1cに対向する領域を含むように形成された第2部分11by2とからなる。よって、データ線側LDD領域1b及び画素電極側LDD領域1cに下層側から入射する光を、第1部分11by1及び第2部分11by2の各々によって遮光できる。従って、データ線側LDD領域1b及び画素電極側LDD領域1cにおける光リーク電流の発生を低減できる。尚、第1部分11by1は、本発明に係る「第1遮光部分」の一例であり、第2部分11by2は、本発明に係る「第2遮光部分」の一例である。

更に、本実施形態では特に、走査線11bにおける第2部分11by2は、第1部分11by1よりもX方向の幅が広くなるように構成されている。即ち、第2部分11by2のX方向の幅W4は、第1部分11by1のX方向の幅W3よりも広くなっている。よって、画素電極側LDD領域1cに入射する光を、データ線側LDD領域1bに入射する光よりも確実に遮光できる。よって、光リーク電流が相対的に生じ易い画素電極側LDD領域1cに対する遮光性を高めることができ、TFT30に流れる光リーク電流を効果的に低減できる。

図7及び図8に示すように、本実施形態では特に、絶縁膜2には、TFTアレイ基板10上で平面的に見て画素電極側LDD領域1cに沿った長手状の溝810が掘られている。溝810は、Y方向に沿って延びるように形成された半導体層1aにおける画素電極側LDD領域1cに沿った両側に、所定距離L1だけ離れて、Y方向に沿って長手状に形成されている。溝810は、絶縁膜2の表面に、例えばエッチングを施すことによって形成できる。溝810は、絶縁膜2及び下地遮光膜12を貫通して、走査線11b(より正確には、走査線11by2)の表面が露出するように形成されている。更に、ゲート電極31aは、溝810内に延設された溝内部分33を有している。より具体的には、ゲート電極31a(言い換えれば、走査線11aの一部)は、画素電極側LDD領域1cの両側に沿うように延設された延設部32aを有しており、延設部32aの一部が溝810内に形成された溝内部分33として形成されている。溝内部分33は、溝810における半導体層1a側の内側壁部810a及び該内側壁部810aに対向する外側壁部810c並びに底部810bに沿って形成されている。よって、溝内部分33は、3次元的に見て、半導体層1aにおける画素電極側LDD領域1cに沿った、壁状の遮光体として形成されている。従って、画素電極側LDD領域1cに対して斜めに入射する光(即ち、X方向或いはY方向に沿った成分を有する光、例えば、図8中、矢印P1或いはP2で示す方向に沿って入射する光)を、溝内部分33によって遮ることができる。つまり、画素電極側LDD領域1cの近傍に配置された壁状の遮光体として形成される溝内部分33によって、画素電極側LDD領域1cに対して斜めに入射する光を遮る遮光性を強化できる。この結果、画像表示におけるフリッカや画素ムラを低減できる。

図7及び図8において、本実施形態では特に、溝内部分33は、画素電極側LDD領域1cの両側に形成されている。よって、データ線側LDD領域1bに比べて光リーク電流が相対的に発生しやすい傾向にある画素電極側LDD領域1cに対して両側から斜めに入射される光を遮光できる。つまり、溝内部分33によって、光リーク電流が相対的に発生しやすい画素電極側LDD領域1cに対して、図8中、左右いずれの側から入射される光も確実に遮断できる。従って、TFT30における光リーク電流を効率的に且つ確実に低減できる。

尚、溝810を画素電極側LDD領域1cの片側(即ち、図7中、左側又は右側)のみに設けて、溝内部分33を画素電極側LDD領域1cの片側のみに形成してもよい。この場合にも画素電極側LDD領域1cに対して斜めに入射する光を遮る遮光性を相応に強化できる。但し、遮光性を強化するという観点からは、本実施形態のように、画素電極側LDD領域1cの両側に溝内部分33を形成することが好ましい。

図8に示すように、本実施形態では特に、溝810は、絶縁膜2及び下地絶縁膜12を貫通して、走査線11bに達するまで掘られており、溝内部分33と走査線11bとは互いに電気的に接続されている。言い換えれば、溝810は、溝内部分33によってゲート電極31aと走査線11bとを互いに電気的に接続するためのコンタクトホールとして形成されている。よって、溝810の深さは、層間絶縁膜41の上側表面から半導体層1aの上側表面までの層間距離よりも大きくなっている。そして、溝内部分33は、絶縁膜2の上側表面から半導体層1aよりも下層側に配置された走査線11bに達するように、壁状に形成されている。従って、半導体層1aに対して斜め上側から入射する光(即ち、例えば、図8中、矢印P1で示す方向に沿って入射する光、つまり、入射光のうちX方向或いはY方向成分を有する光)を確実に遮ることができると共に、半導体層1aに対して斜め下側から入射する光(即ち、例えば、図8中、矢印P2で示す方向に沿って入射する光、つまり、戻り光のうちX方向或いはY方向成分を有する光)を遮ることができる。

尚、図8に示すように、ゲート電極31aが延設されてなる溝内部分33は、蓄積容量70(より具体的には、例えば第2部分302)及び走査線11b(より具体的には、第2部分11by2)と共に、積層構造において(或いは断面的に見て)画素電極側LDD領域1cを囲むように形成されている。このため、溝内部分33、蓄積容量70及び走査線11bによって、画素電極側LDD領域1cに向かう光の大部分を遮ることができる。

図9に第1変形例として示すように、溝内部分33と走査線11bとが電気的に接続されないように構成してもよい。ここに図9は、第1変形例における図8と同趣旨の断面図である。即ち、上述した溝810に代えて、絶縁膜2を貫通して下地遮光膜12における上層側の一部まで掘られた溝820を設けて、溝内部分33を溝820における内側壁部820a、外側壁部820c及び底部820bに沿って形成することで、絶縁膜2の上側表面から半導体層1aよりも下層側まで壁状に形成してもよい。この場合にも、画素電極側LDD領域1cに対して斜めに入射する光(即ち、X方向或いはY方向に沿った成分を有する光、例えば、図9中、矢印P1或いはP2で示す方向に沿って入射する光)を、溝内部分33によって遮ることができる。

尚、走査線11bは、走査信号が供給されないように構成してもよい。即ち、走査線11bを、遮光膜としてのみ機能させるように構成してもよい。

或いは、図10及び図11に第2変形例として示すように、上述した溝810に代えて、TFTアレイ基板10上で平面的に見てゲート電極31a(言い替えれば、走査線11a)と互いに重ならない部分を有する溝830を形成し、溝内部分33に代えて溝内部分35を、溝830における半導体層1a側の内側壁部830aと底部830bの一部とに形成してもよい。ここに図10は、第2変形例における図7と同趣旨の平面図であり、図11は、図10のD−D´線断面図である。この場合には、内側壁部830aと底部830の一部とに沿って形成された溝内部分35(特に、溝内部分33のうち内側壁部830aに沿って壁状に形成された部分)によって半導体層1aに対して斜めに入射する光を遮光できる。尚、この場合、溝830における内側壁部830aに対向する外側壁部830cには、溝内部分35は形成されていなくてもよい。

以上説明したように、本実施形態に係る液晶装置によれば、画素スイッチング用のTFT30の画素電極側LDD領域1cに対する遮光性を強化でき、TFT30における光リーク電流を低減できる。よって、フリッカや画素ムラが低減された高品質な画像を表示可能である。

ここで、上述したTFT30の動作時に、画素電極側LDD領域1cにおいて、データ線側LDD領域1bに比べて光リーク電流が相対的に発生しやすい理由について、図12から図17を参照して、詳細に説明する。

先ず、テスト用のTFTに光を照射した場合における、ドレイン電流の大きさを測定した測定結果について、図12を参照して説明する。ここに図12は、テスト用のTFTにおける光照射位置とドレイン電流との関係を示すグラフである。

図12において、データE1は、テスト用の単体のTFT、即ちTEG(Test Element Group)に対して、光スポット(約2.4umの可視光レーザ)をドレイン領域側からソース領域側へ順に走査しつつ照射した場合におけるドレイン電流の大きさを測定した結果を示している。TEGは、チャネル領域、ソース領域及びドレイン領域に加え、チャネル領域とソース領域との接合部に形成されたソース側接合領域、及びチャネル領域とドレイン領域との接合部に形成されたドレイン側接合領域を有している。

尚、図12の横軸は、光スポットが照射された光照射位置を示しており、チャネル領域とドレイン側接合領域との境界及びチャネル領域とソース側接合領域との境界、更にチャネル領域をゼロとしている。図12の縦軸は、ドレイン電流の大きさ(但し、所定の値で規格化された相対値)を示しており、ドレイン電流がドレイン領域からソース領域へ向かって流れている場合には、正の値(即ち、プラスの値)を示し、ドレイン電流がソース領域からドレイン領域へ向かって流れている場合には、負の値(即ち、マイナスの値)を示す。

図12において、データE1は、いずれの光照射位置でもプラスの値を示している。即ち、ドレイン電流が、ドレイン領域からソース領域へ向かって流れていることを示している。また、データE1は、ドレイン側接合領域内において、ソース側接合領域内におけるよりも大きな値を示している。即ち、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなることを示している。つまり、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなることを示している。尚、ドレイン電流は、暗電流(或いはサブスレッショルドリーク、即ち、光を照射しない状態でも、TEGのオフ状態においてソース領域及びドレイン領域間に流れる漏れ電流)と光リーク電流(或いは光励起電流、即ち、光が照射されることによる電子の励起に起因して生じる電流、)とから構成されている。

次に、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図13及び図14を参照して説明する。ここに図13は、ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。図14は、ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。尚、図13及び図14では、上述したTFT30が電気的に接続された画素電極9aにおける中間階調の表示を想定して、ソース電位(即ち、ソース領域の電位)を4.5V、ゲート電位(即ち、チャネル領域の電位)を0V、ドレイン電位(即ち、ドレイン領域の電位)を9.5Vとしている。図13及び図14の横軸は、TEGを構成する半導体層における各領域を示している。図13及び図14の縦軸は、電子のポテンシャル(フェルミレベル)を示している。電子は負の電荷を有するため、各領域における電位が高いほど、電子のポテンシャルは低くなり、各領域における電位が低いほど、電子のポテンシャルは高くなる。

図13は、チャネル領域及びドレイン領域間に形成されたドレイン側接合領域に光スポットが照射され、ドレイン側接合領域において光励起が生じる場合におけるキャリアの振舞いを示している。

図13において、光リーク電流は、2つの電流成分からなると推定できる。

即ち、第1の電流成分として、光励起によって生じた電子の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じた電子(図中、「e」参照)が、ドレイン側接合領域からポテンシャルのより低いドレイン領域へ移動することにより生じる電流成分(この電流成分は、ドレイン領域からソース領域へ流れる)である。

第2の電流成分として、光励起によって生じたホール(即ち、正孔、図中、「h」参照)の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じたホールが、ドレイン側接合領域からポテンシャルのより低い(即ち、電子のポテンシャルとしてはより高い)チャネル領域へ移動することによって発生するバイポーラ効果に起因する電流成分である。つまり、チャネル領域へ移動したホールの正電荷によって、チャネル領域のポテンシャル(即ち、いわゆるベースポテンシャル)がポテンシャルLc1からポテンシャルLc2へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分(この電流成分は、ドレイン領域からソース領域へ流れる)である。よって、ドレイン側接合領域において光励起が生じる場合において、第1及び第2の電流成分はいずれもドレイン電流(言い換えれば、コレクタ電流)を増大させる方向(即ち、ドレイン領域からソース領域へ流れる方向)に発生する。

図14は、チャネル領域及びソース領域間に形成されたソース側接合領域に光スポットが照射され、ソース側接合領域において光励起が生じる場合にキャリアの振舞いを示している。

図14において、光リーク電流は、図13を参照して上述したドレイン側接合領域において光励起が生じる場合とは異なり、ホールがソース側接合領域からポテンシャルのより低い(即ち、電子のポテンシャルとしてはより高い)チャネル領域へ移動するバイポーラ効果に起因した第2の電流成分が支配的であると推定できる。即ち、ソース側接合領域における光励起によって生じた電子(図中、「e」参照)が、ソース側接合領域からポテンシャルのより低いソース領域へ移動することにより生じる第1の電流成分(この電流成分は、ソース領域からドレイン領域へ流れる)は、バイポーラ効果に起因した第2の電流成分(この電流成分は、ドレイン領域からソース領域へ流れる)よりも少ないと推定できる。

図14において、バイポーラ効果に起因した第2の電流成分(即ち、チャネル領域へ移動したホールの正電荷によって、ベースポテンシャルがポテンシャルLc1からポテンシャルLc3へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分)は、ドレイン領域からソース領域へと流れる。一方、上述した第1の電流成分は、ソース領域からドレイン領域へと流れる。即ち、第1の電流成分と第2の電流成分とは互いに反対方向に流れる。ここで、再び図12において、ソース側接合領域に光スポットを照射した場合には、ドレイン電流(データE1参照)は正の値を示している。即ち、この場合には、ドレイン電流はドレイン領域からソース領域へ向かって流れている。よって、第1の電流成分は、暗電流や第2の電流成分であるバイポーラ効果による電流成分を抑制するのみで、ドレイン電流の流れをソース領域からドレイン領域へ向かわせる程度までは大きくないといえる。

更に、チャネル領域及びソース領域間の電位差は、チャネル領域及びドレイン領域間の電位差よりも小さいため、ソース領域側の空乏化領域(即ち、ソース側接合領域)は、ドレイン領域側の空乏化領域(即ち、ドレイン側接合領域)よりも狭い。このため、ソース側接合領域に光スポットを照射した場合には、ドレイン側接合領域に光スポットを照射した場合と比較して、光励起の絶対量が少ない。

以上、図13及び図14を参照して説明したように、ドレイン側接合領域において光励起が生じる場合、第1及び第2の電流成分はいずれもドレイン電流を増大させる方向に発生する。一方、ソース側接合領域において光励起が生じる場合、第1の電流成分が第2の電流成分を抑制する。よって、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなる(即ち、光リーク電流が大きくなる)。

次に、画素電極側ソースドレイン領域がドレイン電位とされると共に画素電極側接合領域内に光スポットが照射された場合の方が、データ線側ソースドレイン領域がドレイン電位とされると共にデータ線側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図15及び図16を参照して説明する。ここに図15は、データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域(言い換えれば、ドレイン側接合領域)において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。図16は、画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域(言い換えれば、ドレイン側接合領域)において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。

以下では、画素スイッチング用のTFTを含む画素部に電荷が保持され、光励起が生じた場合を考える。上述したようなTEGを想定した場合と異なる点は、画素スイッチング用のTFTの画素電極側は、フローティング状態になり得る点である。画素スイッチング用のTFTの画素電極側には、蓄積容量70の如き保持容量が接続される場合もあり、容量値が十分に大きければ、上述したTEGを用いた場合と同様に固定電極に近い状態となるが、容量が十分に大きくなければ、フローティング状態或いはこれに近い状態になる。尚、ここでは、容量値は十分には大きくないものと仮定する。

図15及び図16において、液晶装置では、いわゆる焼き付きを防止するために交流駆動が採用される。ここでは、中間階調の表示を想定して、画素電極に、7Vを基準電位として、4.5Vのマイナスフィールドの電荷と9.5Vのプラスフィールドの電荷とが交互に保持される場合を想定する。このため画素スイッチング用のTFTのソース及びドレインは、画素電極側ソースドレイン領域とデータ線側ソースドレイン領域との間で、固定ではなく変化する。即ち、図15に示すように、画素電極にマイナスフィールドの電荷が保持される場合(即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも低くなる場合)には、画素電極側ソースドレイン領域は、ソースとなるのに対し、図16に示すように、画素電極にプラスフィールドの電荷が保持される場合(即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも高くなる場合)には、画素電極側ソースドレイン領域は、ドレインとなる。

図15において、画素電極にマイナスフィールドの電荷が保持される場合には、画素電極側ソースドレイン領域が、ソース(或いはエミッタ)となり、データ線側ソースドレイン領域が、ドレイン(或いはコレクタ)となる。ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第1の電流成分とバイポーラ効果に起因する第2の電流成分が発生する。ここで、バイポーラ効果に起因する第2の電流成分が生じると(即ち、ベースポテンシャルがポテンシャルLc1からポテンシャルLc2へと引き下げられ、ソースである画素電極側ソースドレイン領域からドレインであるデータ線側ソースドレイン領域へ電子が移動すると)、フローティング状態である画素電極側ソースドレイン領域から電子が抜き取られることになり、エミッタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルLs1からポテンシャルLs2へと低下する(電位は、上昇する)。即ち、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベースポテンシャルが低下すると共にエミッタとしての画素電極側ソースドレイン領域のポテンシャルも低下する。言い換えれば、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベース電位の上昇に伴ってエミッタ電位も上昇する。このため、ドレイン電流(即ち、コレクタ電流)が、抑制されることになる。

一方、図16において、画素電極にプラスフィールドの電荷が保持される場合には、データ電極側ソースドレイン領域が、ソース(或いはエミッタ)となり、画素電極側ソースドレイン領域が、ドレイン(或いはコレクタ)となる。ドレイン側接合領域である画素電極側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第1の電流成分とバイポーラ効果に起因する第2の電流成分が発生する。ここで、ソースとなるデータ線側ソースドレイン領域は、データ線と接続されているため、画素電極とは異なりフローティング状態ではなく、電位に変化は生じない。バイポーラ効果に起因する第2の電流成分が生じると(即ち、ベースポテンシャルがポテンシャルLc1からポテンシャルLc2へと引き下げられ、ソースであるデータ線側ソースドレイン領域からドレインである画素電極ソースドレイン領域へ電子が移動すると)、フローティング状態である画素電極側ソースドレイン領域へ電子が流れ込むことになり、コレクタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルLd1からポテンシャルLd2へと上昇する(電位は、低下する)。しかし、コレクタとしての画素電極側ソースドレイン領域のポテンシャルの上昇は、上述したソースとしての画素電極側ソースドレイン領域のポテンシャルの低下とは異なり、ドレイン電流を抑制する働きは殆どない。ドレイン電流(即ち、コレクタ電流)は、エミッタ電位に対するベース電位の大きさよって殆ど決まるため、コレクタ電位が低下してもドレイン電流を抑制する働きは殆ど生じない、言い換えれば、バイポーラトランジスタの飽和領域に入った状態である。

以上、図15及び図16を参照して説明したように、画素電極にプラスフィールドの電荷が保持される場合(即ち、画素電極側ソースドレイン領域が、ドレインとなる場合)には、バイポーラ効果に起因した第2の電流成分は殆ど抑制されないのに対し、画素電極にマイナスフィールドの電荷が保持される場合(即ち、データ側ソースドレイン領域が、ドレインとなる場合)には、バイポーラ効果に起因した第2の電流成分は、フローティング状態である画素電極側ソースドレイン領域の電位の上昇に起因して抑制される。つまり、画素電極側ソースドレイン領域がドレインとなる場合の方が、データ側ソースドレイン領域がドレインとなる場合よりも、光リーク電流に起因してドレイン電流が増加する。

ここで、図17は、画素スイッチング用のTFT全体に、比較的強い光を照射した際の画素電極電位の波形を示している。

図17において、データE2は、画素電極にプラスフィールドの電荷が保持される場合(画素電極電位が電位V1とされる場合)における画素電極電位の変動Δ1は、画素電極にマイナスフィールドの電荷が保持される場合(画素電極電位が電位V2とされる場合)における画素電極電位の変動Δ2よりも大きいことを示している。即ち、画素電極において、プラスフィールドの電荷は、マイナスフィールドの電荷よりも保持されにくい(つまり、光リークが発生しやすい)ことを示している。これは、画素電極にプラスフィールドの電荷が保持される場合(即ち、画素電極側ソースドレイン領域が、ドレインとなる場合)の方が、画素電極にマイナスフィールドの電荷が保持される場合(即ち、データ線側ソースドレイン領域が、ドレインとなる場合)よりも光リーク電流が生じやすいという上述したメカニズムと一致している。

以上、図12から図17を参照して詳細に説明したように、画素スイッチング用のTFTにおけるドレイン側接合領域において光励起が生じる場合にドレイン電流が増加しやすい。更に、画素電極側ソースドレイン領域がドレインとなる場合においてドレイン電流が増加しやすい(逆に言えば、データ線側ソースドレイン領域がドレインとなる場合には、バイポーラ効果に起因した電流成分が抑制されている)。よって、本実施形態に係る液晶装置のように、画素電極側接合領域である画素電極側LDD領域1cに対する遮光性を、データ線側接合領域であるデータ線側LDD領域1bに対する遮光性よりも高めることで、高い開口率を維持しつつTFT30における光リーク電流を極めて効果的に低減できる。
<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図18は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。

図18に示すように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。

液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。

ここで、各液晶パネル1110R、1110B及び1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。

尚、液晶パネル1110R、1110B及び1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。

尚、図18を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。

また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用基板、該電気光学装置用基板を備えた電気光学装置、及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。

第1実施形態に係る液晶装置の全体構成を示す平面図である。 図1のH−H´線断面図である。 第1実施形態に係る液晶装置の複数の画素部の等価回路図である。 第1実施形態に係る液晶装置の複数の画素部の平面図である。 図4のA−A´線断面図である。 図4のB−B´線断面図である。 第1実施形態に係る液晶装置の走査線及び蓄積容量の平面図である。 図7のC−C´線断面図である。 第1変形例における図8と同趣旨の断面図である。 第2変形例における図7と同趣旨の平面図である。 図10のD−D´線断面図である。 TEGにおける光照射位置とドレイン電流との関係を示すグラフである。 ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。 ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。 データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域に光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。 画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域に光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。 画素スイッチング用のTFT全体に光を照射した際の画素電極電位の波形を示す波形図である。 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。

符号の説明

1a…半導体層、1a´…チャネル領域、1b…データ線側LDD領域、1c…画素電極側LDD領域、1d…データ線側ソースドレイン領域、1e…画素電極側ソースドレイン領域、2…絶縁膜、11、11a、11b…走査線、6a…データ線、9a…画素電極、10…TFTアレイ基板、10a…画像表示領域、12…下地絶縁膜、20…対向基板、21…対向電極、23…遮光膜、31a、31b…ゲート電極、33、35…溝内部分、41、42、43…層間絶縁膜、50…液晶層、52…シール材、53…額縁遮光膜、70…蓄積容量、71…下部容量電極、75…誘電体膜、101…データ線駆動回路、102…外部回路接続端子、104…走査線駆動回路、300…容量線、300a…上部容量電極、301…第1部分、302…第2部分、810、820、830…溝、810a、820a、830a…内側壁部、810b、820b、830b…底部、810c、820c、830c…外側壁部

Claims (14)

  1. 基板と、
    前記基板上の表示領域で互いに交差するデータ線及び走査線と、
    前記データ線及び前記走査線の交差に対応して設けられた画素電極と、
    前記表示領域における一の方向に沿ったチャネル長を有するチャネル領域と、前記データ線に電気的に接続されたデータ線側ソースドレイン領域と、前記画素電極に電気的に接続された画素電極側ソースドレイン領域と、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第1の接合領域と、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第2の接合領域とを有する半導体層と、該半導体層よりも第1の絶縁膜を介して上層側に配置されると共に前記チャネル領域に重なるゲート電極とを含むトランジスタと
    を備え、
    前記第1の絶縁膜には、前記基板上で平面的に見て前記半導体層に沿った長手状の溝が形成されており、
    前記ゲート電極は、前記チャネル領域に重なる部分から前記溝内の少なくとも一部に延設された溝内部分を有し、
    前記溝は、前記第2の接合領域に沿って形成されており、前記第1の接合領域に沿う領域には形成されていない
    ことを特徴とする電気光学装置用基板。
  2. 前記溝は、前記基板上で平面的に見て前記第2の接合領域の両側に設けられ、
    前記溝内部分は、前記両側に設けられた溝の両方に形成される
    ことを特徴とする請求項1に記載の電気光学装置用基板。
  3. 前記半導体層と重なるように配置された遮光膜を備え、
    前記遮光膜は、前記一の方向に沿って延びると共に、前記第1の接合領域に重なる第1遮光部分と、前記第2の接合領域に重なると共に前記第1遮光部分より前記一の方向に交わる他の方向の幅が広い第2遮光部分とを有し、
    前記溝は、前記基板上で平面的に見て、前記第2遮光部分が形成された領域内に設けられる
    ことを特徴とする請求項1又は2に記載の電気光学装置用基板。
  4. 前記溝内部分は、前記溝における、前記半導体層側の内側壁部と底部の一部とに形成されることを特徴とする請求項1から3のいずれか一項に記載の電気光学装置用基板。
  5. 前記ゲート電極は、前記基板上で平面的に見て、少なくとも前記溝に重なるように延設されることを特徴とする請求項1から4のいずれか一項に記載の電気光学装置用基板。
  6. 前記第1及び第2の接合領域は、LDD領域であることを特徴とする請求項1から5のいずれか一項に記載の電気光学装置用基板。
  7. 前記トランジスタよりも第2の絶縁膜を介して上層側に配置され、前記半導体層に少なくとも部分的に重なると共に、遮光性導電膜を含んでなる蓄積容量を備えたことを特徴とする請求項1から6のいずれか一項に記載の電気光学装置用基板。
  8. 基板と、
    前記基板上の表示領域で互いに交差するデータ線及び走査線と、
    前記データ線及び前記走査線の交差に対応して設けられた画素電極と、
    前記表示領域における一の方向に沿ったチャネル長を有するチャネル領域と、前記データ線に電気的に接続されたデータ線側ソースドレイン領域と、前記画素電極に電気的に接続された画素電極側ソースドレイン領域と、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第1の接合領域と、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第2の接合領域とを有する半導体層と、該半導体層よりも第1の絶縁膜を介して上層側に配置されると共に前記チャネル領域に重なるゲート電極とを含むトランジスタと
    前記トランジスタの半導体層よりも上層側に配置され、該半導体層に少なくとも部分的に重なると共に、遮光性導電膜を含んでなる蓄積容量と
    を備え、
    前記第1の絶縁膜には、前記基板上で平面的に見て前記第1及び第2の接合領域の少なくとも一方に沿った長手状の溝が形成されており、
    前記ゲート電極は、前記チャネル領域に重なる部分から前記溝内の少なくとも一部に延設された溝内部分を有し、
    前記蓄積容量は、前記一の方向に沿って延びると共に、前記第1の接合領域を覆う第1容量部分と、前記第2の接合領域を覆うと共に前記第1容量部分より前記一の方向に交わる他の方向の幅が広い第2容量部分とを有し、
    前記溝は、前記基板上で平面的に見て前記第2容量部分が形成された領域内に設けられる
    ことを特徴とする電気光学装置用基板。
  9. 前記半導体層よりも下層側に配置された第3の絶縁膜を備え、
    前記溝は、前記第1の絶縁膜を貫通して前記第3の絶縁膜にも形成される
    ことを特徴とする請求項に記載の電気光学装置用基板。
  10. 前記第3の絶縁膜よりも下層側に配置され、前記半導体層に少なくとも部分的に重なると共に、遮光性材料を含んでなる下側遮光膜を備えたことを特徴とする請求項9に記載の電気光学装置用基板。
  11. 前記下側遮光膜は、少なくとも前記チャネル領域及び前記溝に重なるように形成され、
    前記溝は、前記下側遮光膜の表面が前記第1の絶縁膜から露出するように形成され、
    前記溝内部分は、前記下側遮光膜と電気的に接続される
    ことを特徴とする請求項10に記載の電気光学装置用基板。
  12. 基板と、
    前記基板上の表示領域で互いに交差するデータ線及び走査線と、
    前記データ線及び前記走査線の交差に対応して設けられた画素電極と、
    前記表示領域における一の方向に沿ったチャネル長を有するチャネル領域と、前記データ線に電気的に接続されたデータ線側ソースドレイン領域と、前記画素電極に電気的に接続された画素電極側ソースドレイン領域と、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第1の接合領域と、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第2の接合領域とを有する半導体層と、該半導体層よりも第1の絶縁膜を介して上層側に配置されると共に前記チャネル領域に重なるゲート電極とを含むトランジスタと
    前記トランジスタの半導体層よりも下層側に配置され、該半導体層に少なくとも部分的に重なると共に、遮光性材料を含んでなる下側遮光膜と
    を備え、
    前記第1の絶縁膜には、前記基板上で平面的に見て前記第1及び第2の接合領域の少なくとも一方に沿った長手状の溝が形成されており、
    前記ゲート電極は、前記チャネル領域に重なる部分から前記溝内の少なくとも一部に延設された溝内部分を有し、
    前記下側遮光膜は、前記一の方向に沿って延びると共に、前記第1の接合領域に重なる第1遮光部分と、前記第2の接合領域に重なると共に前記第1遮光部分より前記一の方向に交わる他の方向の幅が広い第2遮光部分とを有し、
    前記溝は、前記基板上で平面的に見て前記第2遮光部分が形成された領域内に設けられる
    ことを特徴とする電気光学装置用基板。
  13. 請求項1から12のいずれかに一項に記載の電気光学装置用基板を備えたことを特徴とする電気光学装置。
  14. 請求項13に記載の電気光学装置を具備してなることを特徴とする電子機器。
JP2006306742A 2006-08-24 2006-11-13 電気光学装置用基板及び電気光学装置、並びに電子機器 Active JP4349406B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006227413 2006-08-24
JP2006306742A JP4349406B2 (ja) 2006-08-24 2006-11-13 電気光学装置用基板及び電気光学装置、並びに電子機器

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2006306742A JP4349406B2 (ja) 2006-08-24 2006-11-13 電気光学装置用基板及び電気光学装置、並びに電子機器
US11/779,579 US7554120B2 (en) 2006-08-24 2007-07-18 Circuit board for electro-optical device, electro-optical device, and electronic apparatus
EP07253144A EP1892762A3 (en) 2006-08-24 2007-08-10 Circuit board for electro-optical device, electro-optical device, and electronic apparatus
KR1020070082817A KR20080018807A (ko) 2006-08-24 2007-08-17 전기 광학 장치용 기판, 전기 광학 장치, 및 전자 기기
TW96130737A TW200830013A (en) 2006-08-24 2007-08-20 Circuit board for electro-optical device, electro-optical device, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2008077030A JP2008077030A (ja) 2008-04-03
JP4349406B2 true JP4349406B2 (ja) 2009-10-21

Family

ID=38739369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006306742A Active JP4349406B2 (ja) 2006-08-24 2006-11-13 電気光学装置用基板及び電気光学装置、並びに電子機器

Country Status (5)

Country Link
US (1) US7554120B2 (ja)
EP (1) EP1892762A3 (ja)
JP (1) JP4349406B2 (ja)
KR (1) KR20080018807A (ja)
TW (1) TW200830013A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4197016B2 (ja) * 2006-07-24 2008-12-17 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
EP2421030A3 (en) * 2008-09-19 2015-05-27 Semiconductor Energy Laboratory Co. Ltd. Display device
TWI501319B (zh) 2008-12-26 2015-09-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5521495B2 (ja) * 2009-11-04 2014-06-11 セイコーエプソン株式会社 半導体装置用基板、半導体装置及び電子機器
JP5663904B2 (ja) 2010-03-08 2015-02-04 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
JP5418421B2 (ja) * 2010-06-21 2014-02-19 カシオ計算機株式会社 液晶表示素子
TWI422865B (zh) * 2010-10-28 2014-01-11 Au Optronics Corp 可切換式立體顯示器
JP5609583B2 (ja) * 2010-11-19 2014-10-22 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器
JP6044358B2 (ja) 2013-01-18 2016-12-14 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、および電子機器
KR20150046963A (ko) * 2013-10-23 2015-05-04 삼성디스플레이 주식회사 플렉서블 표시 장치 및 플렉서블 표시 장치의 제조 방법
JP2016134388A (ja) * 2015-01-15 2016-07-25 株式会社ジャパンディスプレイ 表示装置
JP3197990U (ja) * 2015-03-31 2015-06-11 セイコーエプソン株式会社 電気光学装置、及び電子機器
JP2018116077A (ja) * 2017-01-16 2018-07-26 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6449022B1 (en) * 1999-04-16 2002-09-10 Nec Corporation Liquid crystal display
JP3464944B2 (ja) * 1999-07-02 2003-11-10 シャープ株式会社 薄膜トランジスタ基板、その製造方法および液晶表示装置
JP3356429B2 (ja) * 2000-04-11 2002-12-16 日本電気株式会社 液晶表示装置および液晶プロジェクタ装置
WO2001081994A1 (fr) 2000-04-21 2001-11-01 Seiko Epson Corporation Dispositif electro-optique, affichage par projection et procede de fabrication dudit dispositif electro-optique
JP3731447B2 (ja) 2000-06-15 2006-01-05 セイコーエプソン株式会社 電気光学装置及びその製造方法
JP3695308B2 (ja) 2000-10-27 2005-09-14 日本電気株式会社 アクティブマトリクス有機el表示装置及びその製造方法
JP3937721B2 (ja) 2000-11-21 2007-06-27 セイコーエプソン株式会社 電気光学装置及びその製造方法並びにプロジェクタ
JP4692699B2 (ja) 2000-12-07 2011-06-01 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP3870897B2 (ja) 2002-01-07 2007-01-24 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2004004722A (ja) 2002-04-25 2004-01-08 Seiko Epson Corp 電気光学装置及び電子機器
TWI261797B (en) 2002-05-21 2006-09-11 Seiko Epson Corp Electro-optical device and electronic apparatus
JP2004045576A (ja) 2002-07-09 2004-02-12 Sharp Corp 液晶表示装置及びその製造方法
JP3870941B2 (ja) * 2002-10-31 2007-01-24 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2005222019A (ja) 2004-01-07 2005-08-18 Seiko Epson Corp 電気光学装置及び電子機器、並びに電気光学装置の製造方法
JP4442569B2 (ja) 2005-04-11 2010-03-31 セイコーエプソン株式会社 電気光学装置及び電子機器

Also Published As

Publication number Publication date
KR20080018807A (ko) 2008-02-28
US20080048190A1 (en) 2008-02-28
US7554120B2 (en) 2009-06-30
JP2008077030A (ja) 2008-04-03
EP1892762A3 (en) 2009-03-25
EP1892762A2 (en) 2008-02-27
TW200830013A (en) 2008-07-16

Similar Documents

Publication Publication Date Title
US10276597B2 (en) Electro-optical device and electronic apparatus
KR100626910B1 (ko) 전기 광학 장치 및 전자기기
US7298356B2 (en) Electro-optic device and electronic equipment
US7859603B2 (en) Electro-optical device and electronic apparatus
TWI289818B (en) Optoelectronic device and electronic machine providing the device
JP5130711B2 (ja) 電気光学装置及びその製造方法
US6864505B2 (en) Electro-optical device and electronic apparatus
KR100524834B1 (ko) 전기 광학 장치, 전기 광학 장치의 구동 회로 및 전자기기
KR100760883B1 (ko) 전기광학장치 및 그 제조방법, 그리고 전자기기
JP3661669B2 (ja) アクティブマトリクス基板、電気光学装置、電子機器
US6835955B2 (en) Electro-optical device and electronic apparatus
US8194217B2 (en) Electro-optical apparatus and electronic device having particular pixel configuration
TWI274309B (en) Electro-optical device and electronic machine
US7855759B2 (en) Electro-optical device and electronic apparatus
JP4211644B2 (ja) 電気光学装置の製造方法
JP2004342923A (ja) 液晶装置、アクティブマトリクス基板、表示装置、及び電子機器
JP4285551B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
KR100626576B1 (ko) 전기광학장치 그리고 전자기기 및 투사형 표시장치
US7352005B2 (en) Electro-optical device, manufacturing method thereof, and electronic apparatus
JP3821067B2 (ja) 電気光学装置及び電子機器
US8031300B2 (en) Liquid crystal device and projector
JP4341570B2 (ja) 電気光学装置及び電子機器
JP2006276118A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2007142320A (ja) 電気光学装置及びその製造方法、並びに電子機器
US8896775B2 (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350