JP5157319B2 - 電気光学装置及び電子機器 - Google Patents

電気光学装置及び電子機器 Download PDF

Info

Publication number
JP5157319B2
JP5157319B2 JP2007220686A JP2007220686A JP5157319B2 JP 5157319 B2 JP5157319 B2 JP 5157319B2 JP 2007220686 A JP2007220686 A JP 2007220686A JP 2007220686 A JP2007220686 A JP 2007220686A JP 5157319 B2 JP5157319 B2 JP 5157319B2
Authority
JP
Japan
Prior art keywords
region
pixel electrode
light
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007220686A
Other languages
English (en)
Other versions
JP2009053478A (ja
JP2009053478A5 (ja
Inventor
達也 石井
Original Assignee
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セイコーエプソン株式会社 filed Critical セイコーエプソン株式会社
Priority to JP2007220686A priority Critical patent/JP5157319B2/ja
Publication of JP2009053478A publication Critical patent/JP2009053478A/ja
Publication of JP2009053478A5 publication Critical patent/JP2009053478A5/ja
Application granted granted Critical
Publication of JP5157319B2 publication Critical patent/JP5157319B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Description

本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。

この種の電気光学装置の一例である液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段(ライトバルブ)としても多用されている。特に投射型表示装置の場合、光源からの強い光が液晶ライトバルブに入射されるため、この光によって液晶ライトバルブ内の薄膜トランジスタ(TFT:Thin Film Transistor)がリーク電流の増大や誤動作等を生じないよう、入射光を遮る遮光手段としての遮光膜が液晶ライトバルブに内蔵されている。このような遮光手段或いは遮光膜について、例えば特許文献1は、TFTのチャネル領域において、ゲート電極として機能する走査線によって遮光する技術を開示している。特許文献2によれば、チャネル領域上に形成された複数の遮光膜と、内面反射光を吸収する層とを設けることによってTFTのチャネル領域に到達する光を低減するとされている。特許文献3は、TFTの好適な動作の確保及び走査線の狭小化を可能としつつ、TFTのチャネル領域に入射する入射光を極力低減する技術を開示している。

特開2004−4722号公報 特許3731447号公報 特開2003−262888号公報

しかしながら、上述のような遮光膜によってTFTを遮光する場合、遮光膜とTFTを構成する半導体層との間は、3次元的に見て例えば絶縁膜等を介して離間しており、遮光膜の脇から斜めに入射する入射光がTFTを構成する半導体層に到達してしまい、TFTにおける光リーク電流が発生してしまうおそれがある。このようなTFTにおける光リーク電流に起因して、フリッカ、画素ムラ等の表示不良が生じ、表示画像の品質が低下してしまうおそれがあるという技術的問題点がある。

本発明は、例えば上述した問題点に鑑みなされたものであり、例えば、アクティブマトリクス方式で駆動される液晶装置等の電気光学装置であって、画素スイッチング用のTFTにおける光リーク電流の発生を低減でき、高品質な画像を表示可能な電気光学装置、及び該電気光学装置を具備してなる電子機器を提供することを課題とする。

本発明の電気光学装置は上記課題を解決するために、基板上に、互いに交差して延在すると共に遮光性の導電膜を夫々含んでなるデータ線及び走査線と、前記走査線に沿って設けられた遮光膜と、前記データ線及び前記走査線の交差に対応し画素毎に設けられた画素電極と、前記データ線延在方向に沿ったチャネル長を有するチャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、前記画素電極に電気的に接続された画素電極側ソースドレイン領域、並びに前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第1の接合領域、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第2の接合領域を有し、前記データ線と重なるように設けられた半導体層とを備え、前記遮光膜は、前記走査線に沿って延在する本体部と、前記本体部から前記半導体層と重なるように設けられた突出部とを有し、前記第2の接合領域は、前記基板上で平面的に見て、前記データ線と前記遮光膜の本体部とが交差する領域に形成され、前記チャネル領域は、一部が前記遮光膜の突出部と重なるように形成されており、前記走査線は、前記基板上で平面的に見て、前記第2の接合領域の両側において前記遮光膜に沿って設けられており、前記第2の接合領域を囲うように、前記チャネル領域及び前記画素電極側ソースドレイン領域と重ねて設けられていることを特徴とする。
また、前記半導体層を覆うように設けられた他の遮光膜を備え、前記他の遮光膜は、前記走査線に沿って延在する本体部と、前記本体部から前記半導体層と重なるように両側に突出して設けられた一対の突出部とを有し、前記一対の突出部のうち前記画素電極側ソースドレイン領域と重なる一方の突出部は、前記一対の突出部のうち前記データ線側ソースドレイン領域と重なる他方の突出部よりも幅広に形成されていることを特徴とする。

本発明に係る電気光学装置によれば、その動作時に、例えばデータ線から画素電極への画像信号の供給が制御されつつ走査線から走査信号が供給され、所謂アクティブマトリクス方式による画像表示が可能となる。尚、画像信号は、データ線及び画素電極間に電気的に接続されたスイッチング素子であるトランジスタが走査線から供給される走査信号に応じてオンオフされることによって、所定のタイミングでデータ線からトランジスタを介して画素電極に供給される。画素電極は、例えばITO(Indium Tin Oxide)等の透明導電材料からなる透明電極であり、データ線及び走査線の交差に対応して、基板上において表示領域となるべき領域にマトリクス状に複数設けられる。

上述したトランジスタは、チャネル領域、データ線側ソースドレイン領域、画素電極側ソースドレイン領域、並びにチャネル領域及びデータ線側ソースドレイン領域間に形成された第1の接合領域、チャネル領域及び画素電極側ソースドレイン領域間に形成された第2の接合領域を有する半導体層と、チャネル領域に重なるゲート電極と、半導体層及びゲート電極間に配置されたゲート絶縁膜とによって構築されている。尚、トランジスタは、半導体層を上下から二つのゲート電極が挟持する若しくは二つの直列に接続されたチャネル領域に対して二つのゲート電極が夫々存在するダブルゲート型の薄膜トランジスタが構築されてもよい。更に、三つ以上のゲート電極があってもよい。

本発明では特に、上述したゲート電極が、基板上で平面的に見て、第2の接合領域を囲う環形状を有し、チャネル領域にゲート絶縁膜を介して対向するように配置されている。尚、「環形状」とは、輪郭が四角形等の三角形以上の多角形、円形、楕円形、それらの組み合わせなどであり、基本的に無端状に第2の接合領域を囲う形状である。即ち、基板の法線方向から見て、第2の接合領域が露出するように中央に開口が空いていると共に、その周囲を囲む形状である。また、このような環形状は、平面視して、データ線や走査線に重なる箇所において、その遮光性が害されない程度に多少の切れ込みが存在していても構わない。

このように環形状を有するゲート電極は、平面的に見て、環形状における第2の接合領域の一方の側でチャネル領域に対向すると共に、環形状における第2の接合領域の他方の側で画素電極側ソースドレイン領域に対向する。よって、例えばゲート電極におけるチャネル領域に対向する部分或いは画素電極側ソースドレイン領域に対向する部分の上層側から、斜めに第2の接合領域に入射するような光を遮光することが可能である。またゲート電極は、第2の接合領域の両脇にも対向することになる。よって、例えば両脇から第2の接合領域に入射得するような光も遮光することが可能である。

半導体層において、第2の接合領域は、光リーク電流が発生し易いとされている。従って、上述したように、環形状のゲート電極によって、第2の接合領域の遮光を手厚くすることで、より効果的に光リーク電流の発生を防止することができる。

尚、第2の接合領域は上述したように、基板の法線方向から見てゲート電極から露出している。このため、ゲート電極による遮光能力は、例えば上層側から垂直に第2の接合領域に入射するような光に対しては低くなっている。これに対し、本発明では特に、第2の接合領域は、基板上で平面的に見て、走査線及びデータ線の交差する交差領域内に少なくとも部分的に配置されている。よって、上述した遮光性能の低下を、遮光性の走査線及びデータ線を交差させ、本来的に遮光性能が高い交差領域内に配置することで、補うことができる。これらの結果、総合的に、トランジスタの動作不良を避けつつ遮光性能に優れた構造が得られる。

また、上述したような優れた遮光性能により、別途遮光膜等を設けなくとも十分な遮光を行なうことができる。よって、各画素の非開口領域(即ち、画像を表示するのに用いられる光が通過しない領域)の配置面積が広くなり、非開口領域を除いた開口領域が、より小さくなるのを防止することができる。その結果、各画素を微細化しても、比較的高い開口率を維持することが可能となる。

更に本発明では特に、上述したように、ゲート電極には第2の接合領域が露出するように中央に開口が空いている。仮に、ゲート電極を、第2の接合領域に対して、例えばゲート絶縁膜の膜厚程度まで近接させると、この電極部分若しくは配線部分が接合領域に対して、大なり小なりゲート電圧と同電位を印加する電極として機能してしまう。即ち、接合領域でも想定外のキャリア密度の変化が発生してしまう。このため、本来は、チャネル領域にゲート電圧が印加されてチャネルが形成されることが想定されている薄膜トランジスタにおける、リーク電流の発生、オンオフ閾値の変化等につながってしまう。

しかるに本発明では特に、第2の接合領域が露出するように中央に開口が空いているため、ゲート電極と第2の接合領域とが、上述したようなリーク電流の発生、オンオフ閾値の変化等を生ずるまでに近接されない。よって、トランジスタにおける動作不良を効果的に防止することが可能である。

以上説明したように、本発明に係る電気光学装置によれば、比較的高い開口率を維持しつつ、トランジスタにおける光リーク電流の発生に起因するフリッカ等の表示不良の発生を低減或いは防止できる。従って、本発明の電気光学装置用基板によれば、高品位な画像表示が可能となる。

本発明の電気光学装置の一態様では、前記第2の接合領域は、LDD領域である。

この態様によれば、半導体層がLDD領域(即ち、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層に不純物を打ち込んでなる不純物領域)を有しており、LDD型の薄膜トランジスタとして構築される。尚、第2の接合領域に加えて、第1の接合領域もLDD領域であってよい。

仮に、第2の接合領域として形成されたLDD領域(以下、適宜「画素電極側LDD領域」と称する)に光リーク電流が発生すると、LDD構造を有するトランジスタの特性上、トランジスタがオフとされている際に、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域に流れる電流(即ち、オフ電流)が増加する。

しかるに本態様では特に、画素電極側LDD領域に入射する光を、環形状に形成されたゲート電極によって効果的に遮光することができる。従って、上述したような、オフ電流の増加を効果的に防止することができ、高品質な画像を表示することが可能となる。

本発明の電気光学装置の他の態様では、前記ゲート電極は、前記画素電極側ソースドレイン領域に、前記ゲート絶縁膜と同一層からなる層間絶縁膜を介して対向するように配置されている。

この態様によれば、ゲート電極及び画素電極側ソースドレイン領域間に配置された層間絶縁膜は、ゲート絶縁膜と同一層からなる。尚、ここでの「同一層」とは、同一の成膜工程によって形成される層を意味しており、例えばゲート絶縁膜及び層間絶縁膜の厚さ等は、互いに同一でなくともよい。

トランジスタの動作時には、ゲート電極における画素電極側ソースドレイン領域と対向する部分(以下、適宜「画素電極側部分」と称する)に、チャネル領域と対向する部分と同様の電界が生じる。しかしながら、画素電極側ソースドレイン領域は、チャネル領域と異なり、高濃度にドープされた導電層である。このため、ゲート電極における画素電極側部分に生じる電界が、画素電極側ソースドレイン領域に電気的な影響を与えて、トランジスタに動作不良が生じることは殆ど又は実用上全くない。よって、動作不良が生ずることを防止しつつ、光リーク電流の発生に起因するフリッカ等の表示不良の発生を低減或いは防止できる。従って、高品位な画像表示が可能となる。

本発明の電気光学装置の他の態様では、前記ゲート電極は、前記画素電極側ソースドレイン領域に、前記ゲート絶縁膜と同一層からなる一の層と、前記一の層に積層された他の層とからなる層間絶縁膜を介して対向するように配置されている。

この態様によれば、ゲート電極及び画素電極側ソースドレイン領域間に配置された層間絶縁膜は、ゲート絶縁膜と同一層からなる一の層と、一の層に積層された他の層とからなる。即ち、層間絶縁膜は多層膜である。このため、トランジスタの動作時にゲート電極における画素電極側部分に発生した電界が、画素電極側ソースドレイン領域に与える電気的な影響は低減される。よって、トランジスタの動作不良をより効果的に防止することが可能となる。

本発明の電気光学装置の他の態様では、前記ゲート電極は、前記画素電極側ソースドレイン領域に、エッチングによりパターニングする際にストッパとして機能する保護膜を介して対向するように配置されている。

この態様によれば、ゲート電極及び画素電極側ソースドレイン領域間には保護膜が配置されている。尚、ゲート電極及び画素電極側ソースドレイン領域間には、保護膜に加えて、上述したような層間絶縁膜等が配置されていてもよい。

保護膜は、エッチングによりパターニングする際にストッパとして機能する。このため、例えば保護膜より上層側に配置される絶縁膜をエッチングする際に、半導体層を傷つけないようにすることが可能となる。よって、エッチングに高い精度が求められなくなるため、製造工程をより簡略化することができる。また、これによって製造工程の長期化を防止することが可能である。

本発明の電気光学装置の他の態様では、前記チャネル領域は、前記基板上で平面的に見て、前記交差領域から外れていると共に前記データ線により覆われた領域内に、少なくとも部分的に配置されている。

この態様によれば、チャネル領域が、基板上で平面的に見て、交差領域から外れていると共にデータ線により覆われた領域内に、少なくとも部分的に配置されているため、チャネル領域と隣接する第2接合領域は、交差領域に配置される。交差領域は、上述したように遮光性が高いため、第2の接合領域に入射する光を効果的に防止することができる。よって、確実に光リーク電流の発生を防止することができる。従って、高品質な画像を表示することが可能となる。

本発明の電気光学装置の他の態様では、前記データ線側ソースドレイン領域は、前記基板上で平面的に見て、前記交差領域から外れていると共に前記データ線により覆われた領域内に、配置されている。

この態様によれば、データ線側ソースドレイン領域が、基板上で平面的に見て、交差領域から外れていると共にデータ線により覆われた領域内に配置されているため、データ線側ソースドレイン領域にチャネル領域を介して設けられている、第2の接合領域を、交差領域に配置されるようにすることができる。交差領域は、上述したように遮光性が高いため、第2の接合領域に入射する光を効果的に防止することができる。よって、確実に光リーク電流の発生を防止することができる。従って、高品質な画像を表示することが可能となる。

本発明の電気光学装置の他の態様では、前記画素電極側ソースドレイン領域は、前記基板上で平面的に見て、前記交差領域から外れていると共に前記データ線により覆われた領域内に、配置されている。

この態様によれば、画素電極側ソースドレイン領域が、基板上で平面的に見て、交差領域から外れていると共にデータ線により覆われた領域内に、少なくとも部分的に配置されているため、画素電極側ソースドレイン領域と隣接する第2接合領域は、交差領域に配置される。交差領域は、上述したように遮光性が高いため、第2の接合領域に入射する光を効果的に防止することができる。よって、確実に光リーク電流の発生を防止することができる。従って、高品質な画像を表示することが可能となる。

本発明の電気光学装置の他の態様では、前記ゲート電極は、前記走査線の一部からなり、前記走査線と同層において同一膜により一体的に形成される。

この態様によれば、ゲート電極は、走査線の一部として形成されている。また、ゲート電極は、走査線と同層において同一膜により一体的に形成される。上述したように構成することで、走査線及びゲート電極を同一膜により同一の成膜工程で形成することが可能となる。よって、製造工程の長期化及び複雑高度化等を防止することが可能となる。

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を具備する。

本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することも可能である。

本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。

以下では、本発明の各実施形態について図を参照しつつ説明する。以下の実施形態では、それぞれ、本発明の電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。

<第1実施形態>
先ず、第1実施形態に係る液晶装置の全体構成について、図1及び図2を参照して説明する。ここに、図1は、TFTアレイ基板をその上に形成された各構成要素と共に、対向基板の側から見た液晶装置の概略的な平面図であり、図2は、図1のH−H’断面図である。

図1及び図2において、本実施形態に係る液晶装置は、対向配置されたTFTアレイ基板10と対向基板20とから構成されている。TFTアレイ基板10は例えば石英基板、ガラス基板、シリコン基板等の透明基板である。対向基板20も例えばTFTアレイ基板10と同様の材料からなる透明基板である。TFTアレイ基板10と対向基板20との間には液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。

シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材52中には、TFTアレイ基板10と対向基板20との間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材56が散布されている。本実施形態に係る液晶装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。

シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。

TFTアレイ基板10上における、画像表示領域10aの周辺に位置する周辺領域には、データ線駆動回路101及びサンプリング回路7、走査線駆動回路104、外部回路接続端子102がそれぞれ形成される。

TFTアレイ基板10上における周辺領域において、シール領域より外周側に、データ線駆動回路101及び外部回路接続端子102が、TFTアレイ基板10の一辺に沿って設けられている。また、TFTアレイ基板10上の周辺領域のうちシール領域より内側に位置する領域には、TFTアレイ基板10の一辺に沿う画像表示領域10aの一辺に沿って且つ額縁遮光膜53に覆われるようにしてサンプリング回路7が配置される。

走査線駆動回路104は、TFTアレイ基板10の一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間を電気的に接続するため、TFTアレイ基板10の残る一辺に沿い、且つ額縁遮光膜53に覆われるようにして複数の配線105が設けられている。

また、TFTアレイ基板10上の周辺領域において、対向基板20の4つのコーナー部に対向する領域に、上下導通端子106が配置されると共に、このTFTアレイ基板10及び対向基板20間には上下導通材が上下導通端子106に対応して該端子106に電気的に接続されて設けられる。

図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9aがマトリクス状に設けられている。画素電極9a上には、配向膜16が形成されている。尚、本実施形態では、画素スイッチング素子はTFTのほか、各種トランジスタ或いはTFD等により構成されてもよい。

他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば遮光性金属膜等から形成されており、対向基板20上の画像表示領域10a内で、例えば格子状等にパターニングされている。そして、遮光膜23上(図2中遮光膜23より下側)に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向して例えばベタ状に形成され、更に対向電極21上(図2中対向電極21より下側)には配向膜22が形成されている。

液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極9aと対向電極21との間には液晶保持容量が形成される。

尚、ここでは図示しないが、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。

次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図3を参照して説明する。ここに図3は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。

図3において、画像表示領域10aを構成するマトリクス状に形成された複数の画素の各々には、画素電極9a及びTFT30が形成されている。TFT30は、画素電極9aに電気的に接続されており、液晶装置の動作時に画素電極9aをスイッチング制御する。画像信号が供給されるデータ線6aは、TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。

TFT30のゲートには走査線11aが電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線11aにパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snが所定のタイミングで書き込まれる。画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板に形成された対向電極との間で一定期間保持される。

液晶層50(図2参照)を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。

ここで保持された画像信号がリークすることを防ぐために、画素電極9aと対向電極21(図2参照)との間に形成される液晶容量に対して電気的に並列に蓄積容量70が付加されている。蓄積容量70は、画像信号の供給に応じて各画素電極9aの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量70の一方の電極は、画素電極9aと電気的に並列してTFT30のドレインに電気的に接続され、他方の電極は、定電位となるように、電位固定の容量線300に電気的に接続されている。蓄積容量70によれば、画素電極9aにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。尚、蓄積容量70は、後述するように、TFT30へ入射する光を遮る内蔵遮光膜としても機能する。

次に、上述の動作を実現する画素部の具体的な構成について、図1から図3に加えて図4から図8を参照して説明する。ここに図4は、画素部の平面図であって、図5は、トランジスタの構成に着目してその構成を示す平面図である。また図6は、図4のA−A’線断面図であり、図7は、図5のC−C’断面図である。更に図8は、図4のB−B’線断面図である。

尚、図4から図8では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については、後述の該当する各図について同様である。図4から図8では、図1又は図2を参照して説明した構成中、TFTアレイ基板側の構成のみについて説明するが、説明の便宜上、これらの図では画素電極9aより上側に位置する部分の図示を省略している。また、図5では、トランジスタに着目して、その構成をより詳細に示すと共に、非開口領域におけるトランジスタに対するデータ線や走査線、蓄積容量を構成する各種膜の配置関係についても概略的に示してある。

図4において、画素電極9aは、TFTアレイ基板10上に、マトリクス状に複数設けられている。そして、画素電極9aの縦横の境界にそれぞれ沿ってデータ線6a及び走査線11aが設けられている。走査線11aは、図4中X方向に沿って延びており、データ線6aは、走査線11aと交差するように、図4中Y方向に沿って延びている。走査線11a及びデータ線6aが互いに交差する個所の各々には、図5に拡大して示すような、画素スイッチング用のTFT30が設けられている。

上述した走査線11a、データ線6a及びTFT30、並びに蓄積容量70、下側遮光膜110、中継層93は、TFTアレイ基板10上で平面的に見て、画素電極9aに対応する各画素の開口領域99a(即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域)を囲む非開口領域99b内に配置されている。即ち、これらの走査線11a、データ線6a、TFT30、蓄積容量70、下側遮光膜110及び中継層93は、表示の妨げとならないように、各画素の開口領域99aではなく、非開口領域99b内に配置されている。

非開口領域99bは、例えば、TFTアレイ基板10側のデータ線6aや走査線11a、或いは蓄積容量70を構成する導電膜の少なくとも一部が遮光性を有する遮光膜により規定され、このような遮光膜により各画素に入射される光を遮光可能な領域として、TFTアレイ基板10側において規定される。より具体的には、非開口領域99bは、Y方向に沿う第1領域99ba及びX方向に沿う第2領域99bbを含む。また、好ましくは、図2を参照して説明したように、対向基板20側において形成された遮光膜23によっても、TFTアレイ基板10側の遮光膜と共に非開口領域99bが規定される。

以下では、図6に示されている画素部の構成要素を、下層側から順に説明する。

図6において、下側遮光膜110は、TFTアレイ基板10上に配置され、例えばタングステン(W)、チタン(Ti)、チタンナイトライド(TiN)等の高融点金属材料等の遮光性の導電材料からなる。また下側遮光膜110は、図4又は図5に示すように、例えば走査線11aの延在方向(即ち、X方向)に沿って形成されている、即ち、各走査線11aに対応して画像表示領域10aにストライプ状に形成されている。このような下側遮光膜110によれば、TFTアレイ基板10における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光のうちTFT30に進行する光を遮光することができる。

下地絶縁膜12は、例えばシリコン酸化膜等からなる。下地絶縁膜12は、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のTFT30の特性変化を防止する機能を有する。

図4から図6において、TFT30は、半導体層1a、ゲート電極3aを含んで構成されている。

半導体層1aは、例えばポリシリコンからなり、図4中Y方向に沿ったチャネル長を有するチャネル領域1a’、データ線側LDD領域1b及び画素電極側LDD領域1c、並びにデータ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eからなる。即ち、TFT30はLDD構造を有している。尚、データ線側LDD領域1bは、本発明の「第1の接合領域」の一例であり、画素電極側LDD領域1cは、本発明に係る「第2の接合領域」の一例である。

データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、チャネル領域1a’を基準として、Y方向に沿ってほぼミラー対称に形成されている。即ち、データ線側LDD領域1bは、チャネル領域1a’及びデータ線側ソースドレイン領域1d間に形成されている。画素電極側LDD領域1cは、チャネル領域1a’及び画素電極側ソースドレイン領域1e間に形成されている。データ線側LDD領域1b、画素電極側LDD領域1c、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層1aに不純物を打ち込んでなる不純物領域である。データ線側LDD領域1b及び画素電極側LDD領域1cはそれぞれ、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eよりも不純物の少ない低濃度な不純物領域として形成される。このような不純物領域によれば、TFT30の非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つTFT30の動作時に流れるオン電流の低下を抑制できる。尚、TFT30は、LDD構造を有することが好ましいが、データ線側LDD領域1b、画素電極側LDD領域1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。

走査線11aは、半導体層1aよりも上層側に、例えばシリコン酸化膜等からなる絶縁膜202を介して配置される。走査線11aは、例えば導電性ポリシリコンからなり、X方向に延在するように形成される。ここで、走査線11aには、その一部としてゲート電極3aが形成されている。ゲート電極3aは、絶縁膜202において平面的に見てチャネル領域1a’に重なる部分に開口された開口部202h内に設けられている。また、チャネル領域1a’に重なる部分以外では、図4及び図5に示すように、画素電極側LDD領域1cを囲うようにして配置され、環形状に形成されている。

図7において、図5のC−C’線に沿う断面部分について、開口部202h内に着目すると、ゲート電極3aは、開口部202h内にゲート絶縁膜2を介してチャネル領域1a'と重なるように形成されている。このように形成すれば、ゲート電極3aにゲート電圧を印加することで、チャネル領域1a’に流れる電流を制御することが可能となる。

図4から図6に戻り、ゲート電極3aは、上述したように、画素電極側LDD領域1cを囲うように、環形状に形成されている。このため、画素電極側LDD領域1cに対して、それよりも上層側から斜めに入射する光をゲート電極3aによって遮光することが可能となる。より具体的には、例えばゲート電極3aにおける画素電極側ソースドレイン領域1eと対向する画素電極側部分31aは、図6に矢印P1で示すような光を遮光することが可能である。同様に、ゲート電極3aにおけるチャネル領域1a’と対向配置された部分及び画素電極側LDD領域1cの両脇に配置された部分によっても、画素電極側LDD領域1cに対して斜めに入射する光を遮光することができる。このため、ゲート電極3aは、ゲート本来の機能を果たすことを条件として、例えば反射率が高い又は光吸収率が高いなど、遮光性に優れた不透明のポリシリコン膜、金属膜、金属シリサイド膜等の単一層又は多層から構成されているのが好ましい。但し、ゲート電極3aの材料に若干なりとも遮光能力(即ち、光反射能力又は光吸収能力)が備わっていれば、上述の如き独自の形状及び配置を有する限りにおいて、上述の如き画素電極側LDD領域1cに対して斜めに入射する光を遮光する機能は相応に得られる。

ここで、上述した画素電極側部分31aは、チャネル領域1a’と対向配置された部分と同様に、ゲート絶縁膜2を介して半導体層1a対向配置される。しかしながら、画素電極側部分31aと対向する画素電極側ソースドレイン領域1eは、高濃度にドープされた導電層である。よって、TFT30の動作時に、画素電極側部分31aに生じる電界が、半導体層1aに電気的な影響を与えて、TFT30に動作不良が生じることは殆ど又は実用上全くない。尚、図5及び図6に示すように、画素電極側部分31aを、画素電極側LDD領域1cからY方向に所定距離(即ち、画素電極側部分31aに生じる電界が画素電極側LDD領域1cに影響を及ぼさないような距離)隔てた位置に配置することで、より効果的に動作不良の発生を防止することができる。

図5において、画素電極側LDD領域1cは、非開口領域99bにおいて第1領域99ba及び第2領域99bbが互いに交差する交差領域99crに配置されている。交差領域99crにおいては、画素電極側LDD領域1cに対してそれよりも上層側から入射する光のうち、図5において矢印Pyで示す進行方向に沿って進行する光は第1領域99baによって遮光することが可能であり、図5において矢印Pxで示す進行方向に沿って進行する光は第2領域99bbによって遮光することが可能である。尚、図5において、矢印Pyは、Y方向に沿って進行する成分を有する光の進行方向の一例を示し、矢印Pxは、X方向に沿って進行する成分を有する光の進行方向の一例を示したものである。

従って、交差領域99crでは、ゲート電極3aに加えて、第1領域99ba及び第2領域99bbによって、画素電極側LDD領域1cに対して進行する光を遮光することができる。よって、本実施形態のように、ゲート電極3aの中心に開口(即ち、平面的に見て、画素電極側LDD領域1cが露出している部分)が空いている場合であっても、画素電極側LDD領域1cに入射される光を効果的に低減することが可能となる。

ここに、その詳細については後述するが、特に画素電極側LDD領域1cに光が照射された場合には、データ線側LDD領域1bに光が照射された場合と比較して、TFT30における光リーク電流が生じやすいと本願発明者は推察している。本実施形態では、半導体層1aに形成される各種領域のうち画素電極側LDD領域1cに対する遮光性をいわばピンポイントで高めることができる。従って、各画素のTFT30の光リーク電流を効果的に低減できる。

また、本実施形態では、画素電極側LDD領域1cに対して交差領域99crとは別に遮光領域を設けなくても、ピンポイントで画素電極側LDD領域1cに対する遮光性を高めることができる。よって、このようなピンポイントに遮光性を高めるための領域を設けることで、各画素の非開口領域99bの配置面積が広くなり、開口領域99aがより小さくなるのを防止することが可能となる。その結果、各画素を微細化しても、ピンポイントに遮光性を向上させ且つ開口率もより向上させることができる。

以上説明したように、本実施形態ではゲート電極3aを環形状に設けることにより、画素電極側LDD領域1cに入射する光を効果的に遮光することを可能としている。

図6において、TFTアレイ基板10上のTFT30よりも層間絶縁膜41を介して上層側には、蓄積容量70が設けられている。

蓄積容量70は、下部容量電極71と上部容量電極300が誘電体膜75を介して対向配置されることにより形成されている。

上部容量電極は、容量線300の一部として形成されている。その構成については図示を省略してあるが、容量線300は、画素電極9aが配置された画像表示領域10aからその周囲に延設され、定電位源と電気的に接続される。これにより、上部容量電極300は、固定電位に維持され、固定電位側容量電極として機能し得る。上部容量電極300は、例えばAl(アルミニウム)、Ag(銀)等の金属又は合金を含んだ非透明な金属膜から形成されており、TFT30を遮光する上側遮光膜(内蔵遮光膜)としても機能する。尚、上部容量電極300は、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)、Pd(パラジウム)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等から構成されていてもよい。

図4又は図6において、下部容量電極71は、TFT30の画素電極側ソースドレイン領域1e及び画素電極9aに電気的に接続された画素電位側容量電極である。より具体的には、下部容量電極71は、コンタクトホール83(図4及び図6参照)を介して画素電極側ソースドレイン領域1eと電気的に接続されると共に、コンタクトホール84(図4及び図8参照)を介して中継層93に電気的に接続されている。更に、中継層93は、コンタクトホール85(図4及び図8参照)を介して画素電極9aに電気的に接続されている。即ち、下部容量電極71は、中継層93と共に画素電極側ソースドレイン領域1e及び画素電極9a間の電気的な接続を中継する。下部容量電極71は、例えば導電性のポリシリコン、或いは例えばAl(アルミニウム)等の金属又は合金を含んだ非透明な金属膜から形成されている。

ここに、下部容量電極71は、好ましくは画素電位側容量電極としての機能の他、上側遮光膜としての上部容量電極300とTFT30との間に配置される、光吸収層或いは遮光膜としての機能も有する。従って、交差領域99crにおいて、画素電極側LDD領域1cに対してそれよりも上層側から入射する光について、上部容量電極300及び下部容量電極71の各々によっても、遮光することが可能である。

誘電体膜75は、例えばHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成された単層構造、或いは多層構造を有している。

図6及び図8において、TFTアレイ基板10上の蓄積容量70よりも層間絶縁膜42を介して上層側には、データ線6a及び中継層93が設けられている。

データ線6aは、半導体層1aのデータ線側ソースドレイン領域1dに、絶縁膜202、層間絶縁膜41、誘電体膜75及び層間絶縁膜42を貫通するコンタクトホール81を介して電気的に接続されている。データ線6a及びコンタクトホール81内部は、例えば、Al−Si−Cu、Al−Cu等のAl(アルミニウム)含有材料、又はAl単体、若しくはAl層とTiN層等との多層膜からなる。データ線6aは、TFT30を遮光する機能も有している。

図4又は図5に示すように、データ線6aは、交差領域99crにおいて、ゲート電極3aと重なるように形成される。よって、交差領域99crにおいて、画素電極側LDD領域1cに対してそれよりも上層側から入射する光について、データ線6aによっても遮光することが可能となる。

図4及び図8において、中継層93は、層間絶縁膜42上においてデータ線6a(図6参照)と同層に形成されている。データ線6a及び中継層93は、例えば金属膜等の導電材料で構成される薄膜を層間絶縁膜42上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパターニングすることによって相互に離間させた状態で形成される。従って、データ線6a及び中継層93を同一工程で形成できるため、装置の製造プロセスを簡便にできる。

図6及び図8において、画素電極9aは、データ線6aよりも層間絶縁膜43を介して上層側に形成されている。画素電極9aは、下部容量電極71、コンタクトホール83、84及び85、並びに中継層93を介して半導体層1aの画素電極側ソースドレイン領域1eに電気的に接続されている。コンタクトホール85は、層間絶縁層43を貫通するように形成された孔部の内壁にITO等の画素電極9aを構成する導電材料が成膜されることによって形成されている。画素電極9aの上側表面には、ラビング処理等の所定の配向処理が施された配向膜16が設けられている。

以上に説明した画素部の構成は、各画素部に共通である。画像表示領域10a(図1参照)には、かかる画素部が周期的に形成されている。

よって、以上説明したような本実施形態の液晶装置では、その動作時において、TFT30の光リーク電流の発生に起因する、表示不良の発生を防止、或いは発生しても表示上、表示不良と視認されない程度に低減することが可能となる。また、TFT30の動作不良や開口率の低下を防止しつつ容易に各画素を精細化することもできる。その結果、本実施形態では、液晶装置において高品質な画像を表示することができる。

ここで、上述したTFT30の動作時に、画素電極側LDD領域1cにおいて、データ線側LDD領域1bに比べて光リーク電流が相対的に発生しやすい理由について、図9から図14を参照して、詳細に説明する。

先ず、テスト用のTFTに光を照射した場合における、ドレイン電流の大きさを測定した測定結果について、図9を参照して説明する。ここに図9は、テスト用のTFTにおける光照射位置とドレイン電流との関係を示すグラフである。

図9において、データE1は、テスト用の単体のTFT、即ちTEG(Test Element Group)に対して、光スポット(約2.4umの可視光レーザ)をドレイン領域側からソース領域側へ順に走査しつつ照射した場合におけるドレイン電流の大きさを測定した結果を示している。TEGは、チャネル領域、ソース領域及びドレイン領域に加え、チャネル領域とソース領域との接合部に形成されたソース側接合領域、及びチャネル領域とドレイン領域との接合部に形成されたドレイン側接合領域を有している。

尚、図9の横軸は、光スポットが照射された光照射位置を示しており、チャネル領域とドレイン側接合領域との境界及びチャネル領域とソース側接合領域との境界、更にチャネル領域をゼロとしている。図9の縦軸は、ドレイン電流の大きさ(但し、所定の値で規格化された相対値)を示しており、ドレイン電流がドレイン領域からソース領域へ向かって流れている場合には、正の値(即ち、プラスの値)を示し、ドレイン電流がソース領域からドレイン領域へ向かって流れている場合には、負の値(即ち、マイナスの値)を示す。

図9において、データE1は、いずれの光照射位置でもプラスの値を示している。即ち、ドレイン電流が、ドレイン領域からソース領域へ向かって流れていることを示している。また、データE1は、ドレイン側接合領域内において、ソース側接合領域内におけるよりも大きな値を示している。即ち、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなることを示している。つまり、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなることを示している。尚、ドレイン電流は、暗電流(或いはサブスレッショルドリーク、即ち、光を照射しない状態でも、TEGのオフ状態においてソース領域及びドレイン領域間に流れる漏れ電流)と光リーク電流(或いは光励起電流、即ち、光が照射されることによる電子の励起に起因して生じる電流、)とから構成されている。

次に、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図10及び図11を参照して説明する。ここに図10は、ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。図11は、ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。尚、図10及び図11では、上述したTFT30が電気的に接続された画素電極9aにおける中間階調の表示を想定して、ソース電位(即ち、ソース領域の電位)を4.5V、ゲート電位(即ち、チャネル領域の電位)を0V、ドレイン電位(即ち、ドレイン領域の電位)を9.5Vとしている。図10及び図11の横軸は、TEGを構成する半導体層における各領域を示している。図10及び図11の縦軸は、電子のポテンシャル(フェルミレベル)を示している。電子は負の電荷を有するため、各領域における電位が高いほど、電子のポテンシャルは低くなり、各領域における電位が低いほど、電子のポテンシャルは高くなる。

図10は、チャネル領域及びドレイン領域間に形成されたドレイン側接合領域に光スポットが照射され、ドレイン側接合領域において光励起が生じる場合におけるキャリアの振舞いを示している。

図10において、光リーク電流は、2つの電流成分からなると推定できる。

即ち、第1の電流成分として、光励起によって生じた電子の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じた電子(図中、「e」参照)が、ドレイン側接合領域からポテンシャルのより低いドレイン領域へ移動することにより生じる電流成分(この電流成分は、ドレイン領域からソース領域へ流れる)である。

第2の電流成分として、光励起によって生じたホール(即ち、正孔、図中、「h」参照)の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じたホールが、ドレイン側接合領域からポテンシャルのより低い(即ち、電子のポテンシャルとしてはより高い)チャネル領域へ移動することによって発生するバイポーラ効果に起因する電流成分である。つまり、チャネル領域へ移動したホールの正電荷によって、チャネル領域のポテンシャル(即ち、いわゆるベースポテンシャル)がポテンシャルLc1からポテンシャルLc2へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分(この電流成分は、ドレイン領域からソース領域へ流れる)である。よって、ドレイン側接合領域において光励起が生じる場合において、第1及び第2の電流成分はいずれもドレイン電流(言い換えれば、コレクタ電流)を増大させる方向(即ち、ドレイン領域からソース領域へ流れる方向)に発生する。

図11は、チャネル領域及びソース領域間に形成されたソース側接合領域に光スポットが照射され、ソース側接合領域において光励起が生じる場合にキャリアの振舞いを示している。

図11において、光リーク電流は、図10を参照して上述したドレイン側接合領域において光励起が生じる場合とは異なり、ホールがソース側接合領域からポテンシャルのより低い(即ち、電子のポテンシャルとしてはより高い)チャネル領域へ移動するバイポーラ効果に起因した第2の電流成分が支配的であると推定できる。即ち、ソース側接合領域における光励起によって生じた電子(図中、「e」参照)が、ソース側接合領域からポテンシャルのより低いソース領域へ移動することにより生じる第1の電流成分(この電流成分は、ソース領域からドレイン領域へ流れる)は、バイポーラ効果に起因した第2の電流成分(この電流成分は、ドレイン領域からソース領域へ流れる)よりも少ないと推定できる。

図11において、バイポーラ効果に起因した第2の電流成分(即ち、チャネル領域へ移動したホールの正電荷によって、ベースポテンシャルがポテンシャルLc1からポテンシャルLc3へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分)は、ドレイン領域からソース領域へと流れる。一方、上述した第1の電流成分は、ソース領域からドレイン領域へと流れる。即ち、第1の電流成分と第2の電流成分とは互いに反対方向に流れる。ここで、再び図9において、ソース側接合領域に光スポットを照射した場合には、ドレイン電流(データE1参照)は正の値を示している。即ち、この場合には、ドレイン電流はドレイン領域からソース領域へ向かって流れている。よって、第1の電流成分は、暗電流や第2の電流成分であるバイポーラ効果による電流成分を抑制するのみで、ドレイン電流の流れをソース領域からドレイン領域へ向かわせる程度までは大きくないといえる。

更に、チャネル領域及びソース領域間の電位差は、チャネル領域及びドレイン領域間の電位差よりも小さいため、ソース領域側の空乏化領域(即ち、ソース側接合領域)は、ドレイン領域側の空乏化領域(即ち、ドレイン側接合領域)よりも狭い。このため、ソース側接合領域に光スポットを照射した場合には、ドレイン側接合領域に光スポットを照射した場合と比較して、光励起の絶対量が少ない。

以上、図10及び図11を参照して説明したように、ドレイン側接合領域において光励起が生じる場合、第1及び第2の電流成分はいずれもドレイン電流を増大させる方向に発生する。一方、ソース側接合領域において光励起が生じる場合、第1の電流成分が第2の電流成分を抑制する。よって、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなる(即ち、光リーク電流が大きくなる)。

次に、画素電極側ソースドレイン領域がドレイン電位とされると共に画素電極側接合領域内に光スポットが照射された場合の方が、データ線側ソースドレイン領域がドレイン電位とされると共にデータ線側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図12及び図13を参照して説明する。ここに図12は、データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域(言い換えれば、ドレイン側接合領域)において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。図13は、画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域(言い換えれば、ドレイン側接合領域)において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。

以下では、画素スイッチング用のTFTを含む画素部に電荷が保持され、光励起が生じた場合を考える。上述したようなTEGを想定した場合と異なる点は、画素スイッチング用のTFTの画素電極側は、フローティング状態になり得る点である。画素スイッチング用のTFTの画素電極側には、蓄積容量70の如き保持容量が接続される場合もあり、容量値が十分に大きければ、上述したTEGを用いた場合と同様に固定電極に近い状態となるが、容量が十分に大きくなければ、フローティング状態或いはこれに近い状態になる。尚、ここでは、容量値は十分には大きくないものと仮定する。

図12及び図13において、液晶装置では、いわゆる焼き付きを防止するために交流駆動が採用される。ここでは、中間階調の表示を想定して、画素電極に、7Vを基準電位として、4.5Vのマイナスフィールドの電荷と9.5Vのプラスフィールドの電荷とが交互に保持される場合を想定する。このため画素スイッチング用のTFTのソース及びドレインは、画素電極側ソースドレイン領域とデータ線側ソースドレイン領域との間で、固定ではなく変化する。即ち、図12に示すように、画素電極にマイナスフィールドの電荷が保持される場合(即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも低くなる場合)には、画素電極側ソースドレイン領域は、ソースとなるのに対し、図13に示すように、画素電極にプラスフィールドの電荷が保持される場合(即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも高くなる場合)には、画素電極側ソースドレイン領域は、ドレインとなる。

図12において、画素電極にマイナスフィールドの電荷が保持される場合には、画素電極側ソースドレイン領域が、ソース(或いはエミッタ)となり、データ線側ソースドレイン領域が、ドレイン(或いはコレクタ)となる。ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第1の電流成分とバイポーラ効果に起因する第2の電流成分が発生する。ここで、バイポーラ効果に起因する第2の電流成分が生じると(即ち、ベースポテンシャルがポテンシャルLc1からポテンシャルLc2へと引き下げられ、ソースである画素電極側ソースドレイン領域からドレインであるデータ線側ソースドレイン領域へ電子が移動すると)、フローティング状態である画素電極側ソースドレイン領域から電子が抜き取られることになり、エミッタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルLs1からポテンシャルLs2へと低下する(電位は、上昇する)。即ち、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベースポテンシャルが低下すると共にエミッタとしての画素電極側ソースドレイン領域のポテンシャルも低下する。言い換えれば、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベース電位の上昇に伴ってエミッタ電位も上昇する。このため、ドレイン電流(即ち、コレクタ電流)が、抑制されることになる。

一方、図13において、画素電極にプラスフィールドの電荷が保持される場合には、データ電極側ソースドレイン領域が、ソース(或いはエミッタ)となり、画素電極側ソースドレイン領域が、ドレイン(或いはコレクタ)となる。ドレイン側接合領域である画素電極側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第1の電流成分とバイポーラ効果に起因する第2の電流成分が発生する。ここで、ソースとなるデータ線側ソースドレイン領域は、データ線と接続されているため、画素電極とは異なりフローティング状態ではなく、電位に変化は生じない。バイポーラ効果に起因する第2の電流成分が生じると(即ち、ベースポテンシャルがポテンシャルLc1からポテンシャルLc2へと引き下げられ、ソースであるデータ線側ソースドレイン領域からドレインである画素電極ソースドレイン領域へ電子が移動すると)、フローティング状態である画素電極側ソースドレイン領域へ電子が流れ込むことになり、コレクタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルLd1からポテンシャルLd2へと上昇する(電位は、低下する)。しかし、コレクタとしての画素電極側ソースドレイン領域のポテンシャルの上昇は、上述したソースとしての画素電極側ソースドレイン領域のポテンシャルの低下とは異なり、ドレイン電流を抑制する働きは殆どない。ドレイン電流(即ち、コレクタ電流)は、エミッタ電位に対するベース電位の大きさよって殆ど決まるため、コレクタ電位が低下してもドレイン電流を抑制する働きは殆ど生じない、言い換えれば、バイポーラトランジスタの飽和領域に入った状態である。

以上、図12及び図13を参照して説明したように、画素電極にプラスフィールドの電荷が保持される場合(即ち、画素電極側ソースドレイン領域が、ドレインとなる場合)には、バイポーラ効果に起因した第2の電流成分は殆ど抑制されないのに対し、画素電極にマイナスフィールドの電荷が保持される場合(即ち、データ側ソースドレイン領域が、ドレインとなる場合)には、バイポーラ効果に起因した第2の電流成分は、フローティング状態である画素電極側ソースドレイン領域の電位の上昇に起因して抑制される。つまり、画素電極側ソースドレイン領域がドレインとなる場合の方が、データ側ソースドレイン領域がドレインとなる場合よりも、光リーク電流に起因してドレイン電流が増加する。

ここで、図14は、画素スイッチング用のTFT全体に、比較的強い光を照射した際の画素電極電位の波形を示している。

図14において、データE2は、画素電極にプラスフィールドの電荷が保持される場合(画素電極電位が電位V1とされる場合)における画素電極電位の変動Δ1は、画素電極にマイナスフィールドの電荷が保持される場合(画素電極電位が電位V2とされる場合)における画素電極電位の変動Δ2よりも大きいことを示している。即ち、画素電極において、プラスフィールドの電荷は、マイナスフィールドの電荷よりも保持されにくい(つまり、光リークが発生しやすい)ことを示している。これは、画素電極にプラスフィールドの電荷が保持される場合(即ち、画素電極側ソースドレイン領域が、ドレインとなる場合)の方が、画素電極にマイナスフィールドの電荷が保持される場合(即ち、データ線側ソースドレイン領域が、ドレインとなる場合)よりも光リーク電流が生じやすいという上述したメカニズムと一致している。

以上、図9から図14を参照して詳細に説明したように、画素スイッチング用のTFTにおけるドレイン側接合領域において光励起が生じる場合にドレイン電流が増加しやすい。更に、画素電極側ソースドレイン領域がドレインとなる場合においてドレイン電流が増加しやすい(逆に言えば、データ線側ソースドレイン領域がドレインとなる場合には、バイポーラ効果に起因した電流成分が抑制されている)。よって、本実施形態に係る液晶装置のように、画素電極側接合領域である画素電極側LDD領域1cに対する遮光性を、データ線側接合領域であるデータ線側LDD領域1bに対する遮光性よりも高めることで、高い開口率を維持しつつTFT30における光リーク電流を極めて効果的に低減できる。

<第2実施形態>
次に、第2実施形態に係る液晶装置について図15及び図16を参照して説明する。ここに図15は、第2実施形態に係る液晶装置の画素部の構成を、トランジスタの構成に着目して示す平面図である。図16は、図15のD−D’線断面図である。また、図15及び図16では、第1実施形態に係る構成要素と同様の構成要素に同一の参照符合を付している。尚、第2実施形態は、上述の第1実施形態と比べて、トランジスタ30の構成が大きく異なり、その他の構成については概ね同様である。このため第2実施形態では、トランジスタ30を中心に液晶装置の構成を説明し、その他の第1実施形態と重複する構成については適宜説明を省略する。

図15において、第2実施形態に係る液晶装置のトランジスタ30は、第1実施形態の縦型トランジスタに対して、横型のトランジスタである。即ち、第2実施形態におけるトランジスタ30では、半導体層1aが走査線11aに沿った方向(即ち、図中のX方向)に延在するように配置されている。

更に走査線11aが、TFTアレイ基板10及び下地絶縁膜12間に配置されている。走査線11aは遮光性を有しており、第1実施形態における下側遮光膜110と同様の機能も備える。
即ち、TFTアレイ基板10における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光のうちTFT30に進行する光を遮光することができる。

走査線11aは、半導体層1aの両脇を通るように設けられたコンタクトホール86を介して、半導体層1aの上層側に配置されたゲート電極3aと電気的に接続される。よって、走査信号をゲート電極3aに伝達し、トランジスタ30を確実に動作させることができる。

図16において、半導体層1aの上層には、保護膜205が設けられている。保護膜205は、例えば保護膜205より上層側に設けられた層(例えば、絶縁膜202)をエッチングする際などに、保護膜205より下層側に設けられた層(例えば、半導体層1a)が傷ついてしまうことを防止する。

チャネル領域1a’とゲート電極3aとが対向配置される部分においては、保護膜205はエッチング等により除去され、ゲート絶縁膜2が形成される。この際、ゲート電極3aにおけるチャネル領域1a’と対向配置される部分と画素電極側部分31aとは、同一層でありながらも、基板10に垂直をなす上下方向で互いに異なる高さに配置される。即ち、画素電極側部分31aは、ゲート絶縁膜2と保護膜205との厚さの差分だけより高い位置に配置される。このように、画素電極側部分31aの高さを変化させることにより、入射する光の角度に応じた遮光が可能となる。尚、画素電極側部分31aの高さは、上述したように画素電極側部分31aの下層の膜の膜厚を変化させる他、膜の数を増減させて変化させることも可能である。即ち、半導体層1a及び画素電極側部分31a間に複数の絶縁膜等が形成されるようにしてもよい。

以上説明したように、横型のトランジスタを用いる場合であっても、ゲート電極3aを環形状に設けることにより、上述した第1実施形態と同様の効果が得られる。

<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図17は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。

図17に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。

液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。

ここで、各液晶パネル1110R、1110B及び1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。

尚、液晶パネル1110R、1110B及び1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。

尚、図17を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。

また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。

本実施形態に係る液晶装置の概略的な平面図である。 図1のH−H’断面図である。 本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。 本実施形態に係る液晶装置の画素部の平面図である。 トランジスタの構成に着目して、画素部の構成を示す平面図である。 図4のA−A’断面図である。 図5のC−C’断面図である。 図4のB−B’断面図である。 テスト用のTFTにおける光照射位置とドレイン電流との関係を示すグラフである。 ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。 ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。 データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域(言い換えれば、ドレイン側接合領域)において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。 画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域(言い換えれば、ドレイン側接合領域)において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。 画素スイッチング用のTFT全体に、比較的強い光を照射した際の画素電極電位の波形を示している。 第2実施形態に係る液晶装置の画素部の構成を、トランジスタの構成に着目して示す平面図である。 図15のD−D’断面図である。 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。

符号の説明

1a…半導体層、1a’…チャネル領域、1b…データ線側LDD領域、1c…画素電極側LDD領域、1d…データ線側ソースドレイン領域、1e…画素電極側ソースドレイン領域、2…ゲート絶縁膜、3a…ゲート電極、6a…データ線、9a…画素電極、10…TFTアレイ基板、10a…画像表示領域、11a…走査線、30…TFT、31a…画素電極側部分、99a…開口領域、99b…非開口領域、99ba…第1領域、99bb…第2領域、99cr…交差領域、202…絶縁膜、202h…開口部

Claims (7)

  1. 基板上に、互いに交差して延在すると共に遮光性の導電膜を夫々含んでなるデータ線及び走査線と、
    前記走査線に沿って設けられた遮光膜と、
    前記データ線及び前記走査線の交差に対応し画素毎に設けられた画素電極と、
    前記データ線延在方向に沿ったチャネル長を有するチャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、前記画素電極に電気的に接続された画素電極側ソースドレイン領域、並びに前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第1の接合領域、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第2の接合領域を有し、前記データ線と重なるように設けられた半導体層とを備え、
    前記遮光膜は、前記走査線に沿って延在する本体部と、前記本体部から前記半導体層と重なるように設けられた突出部とを有し、
    前記第2の接合領域は、前記基板上で平面的に見て、前記データ線と前記遮光膜の本体部とが交差する領域に形成され、前記チャネル領域は、一部が前記遮光膜の突出部と重なるように形成されており、
    前記走査線は、前記基板上で平面的に見て、前記第2の接合領域の両側において前記遮光膜に沿って設けられており、前記第2の接合領域を囲うように、前記チャネル領域及び前記画素電極側ソースドレイン領域と重ねて設けられていることを特徴とする電気光学装置。
  2. 前記半導体層を覆うように設けられた他の遮光膜を備え、
    前記他の遮光膜は、前記走査線に沿って延在する本体部と、前記本体部から前記半導体層と重なるように両側に突出して設けられた一対の突出部とを有し、
    前記一対の突出部のうち前記画素電極側ソースドレイン領域と重なる一方の突出部は、前記一対の突出部のうち前記データ線側ソースドレイン領域と重なる他方の突出部よりも幅広に形成されていることを特徴とする請求項1に記載の電気光学装置。
  3. 前記走査線は、前記画素電極側ソースドレイン領域にゲート絶縁膜と同一層からなる層間絶縁膜を介して対向するように配置されていることを特徴とする請求項1に記載の電気光学装置。
  4. 前記走査線は、前記画素電極側ソースドレイン領域にゲート絶縁膜と同一層からなる一の層と、前記一の層に積層された他の層とからなる層間絶縁膜を介して対向するように配置されていることを特徴とする請求項1に記載の電気光学装置。
  5. 前記走査線は、前記画素電極側ソースドレイン領域に、エッチングによりパターニングする際にストッパとして機能する保護膜を介して対向するように配置されていることを特徴とする請求項1に記載の電気光学装置。
  6. 前記第2の接合領域は、LDD領域であることを特徴とする請求項1から4のいずれか一項に記載の電気光学装置。
  7. 請求項1から6のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
JP2007220686A 2007-08-28 2007-08-28 電気光学装置及び電子機器 Active JP5157319B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007220686A JP5157319B2 (ja) 2007-08-28 2007-08-28 電気光学装置及び電子機器

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007220686A JP5157319B2 (ja) 2007-08-28 2007-08-28 電気光学装置及び電子機器
US12/142,527 US7910926B2 (en) 2007-08-28 2008-06-19 Electro-optical device and electronic apparatus
KR1020080076471A KR20090023098A (ko) 2007-08-28 2008-08-05 전기 광학 장치 및 전자 기기
CN2008102133375A CN101377594B (zh) 2007-08-28 2008-08-27 电光装置及电子设备

Publications (3)

Publication Number Publication Date
JP2009053478A JP2009053478A (ja) 2009-03-12
JP2009053478A5 JP2009053478A5 (ja) 2010-09-02
JP5157319B2 true JP5157319B2 (ja) 2013-03-06

Family

ID=40405982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007220686A Active JP5157319B2 (ja) 2007-08-28 2007-08-28 電気光学装置及び電子機器

Country Status (4)

Country Link
US (1) US7910926B2 (ja)
JP (1) JP5157319B2 (ja)
KR (1) KR20090023098A (ja)
CN (1) CN101377594B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101957530B (zh) * 2009-07-17 2013-07-24 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
TWI402596B (zh) * 2009-10-01 2013-07-21 Chunghwa Picture Tubes Ltd 具有電容補償的畫素結構
JP5644511B2 (ja) * 2011-01-06 2014-12-24 ソニー株式会社 有機el表示装置及び電子機器
CN104103646A (zh) 2014-06-30 2014-10-15 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
JP3197989U (ja) * 2015-03-31 2015-06-11 セイコーエプソン株式会社 電気光学装置、及び電子機器
CN105137679B (zh) * 2015-10-13 2018-03-30 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN106298814A (zh) * 2016-10-13 2017-01-04 京东方科技集团股份有限公司 一种阵列基板及显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3731447B2 (ja) * 2000-06-15 2006-01-05 セイコーエプソン株式会社 電気光学装置及びその製造方法
JP3743291B2 (ja) * 2001-01-23 2006-02-08 セイコーエプソン株式会社 電気光学装置及びプロジェクタ
JP3820921B2 (ja) * 2001-06-13 2006-09-13 セイコーエプソン株式会社 電気光学装置及び投射型表示装置
JP3870897B2 (ja) 2002-01-07 2007-01-24 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2004004722A (ja) 2002-04-25 2004-01-08 Seiko Epson Corp 電気光学装置及び電子機器
JP4069906B2 (ja) * 2003-08-04 2008-04-02 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP4654675B2 (ja) * 2004-12-14 2011-03-23 ソニー株式会社 液晶パネル
TWI271870B (en) * 2005-10-24 2007-01-21 Chunghwa Picture Tubes Ltd Thin film transistor, pixel structure and repairing method thereof
JP4876548B2 (ja) * 2005-11-22 2012-02-15 セイコーエプソン株式会社 電気光学装置の製造方法
JP4197016B2 (ja) 2006-07-24 2008-12-17 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器

Also Published As

Publication number Publication date
CN101377594A (zh) 2009-03-04
CN101377594B (zh) 2012-02-22
JP2009053478A (ja) 2009-03-12
US7910926B2 (en) 2011-03-22
KR20090023098A (ko) 2009-03-04
US20090057669A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
US10276597B2 (en) Electro-optical device and electronic apparatus
JP5834705B2 (ja) 電気光学装置、及び電子機器
JP5786601B2 (ja) 電気光学装置、及び電子機器
TWI288265B (en) Electro-optical apparatus and projective display apparatus
EP1365277B1 (en) Electro-optical device and electronic apparatus
KR100442217B1 (ko) 전기 광학 장치, 전기 광학 장치용 기판 및 투사형 표시장치
US7859603B2 (en) Electro-optical device and electronic apparatus
KR100614737B1 (ko) 전기 광학 장치 및 전자 기기
JP3669351B2 (ja) 電気光学装置及び電子機器
JP3743291B2 (ja) 電気光学装置及びプロジェクタ
JP2004046091A (ja) 電気光学装置及び電子機器
JP4285551B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
US8194217B2 (en) Electro-optical apparatus and electronic device having particular pixel configuration
JP2004342923A (ja) 液晶装置、アクティブマトリクス基板、表示装置、及び電子機器
JP3661669B2 (ja) アクティブマトリクス基板、電気光学装置、電子機器
KR100626576B1 (ko) 전기광학장치 그리고 전자기기 및 투사형 표시장치
TWI274309B (en) Electro-optical device and electronic machine
JP3821067B2 (ja) 電気光学装置及び電子機器
US8223287B2 (en) Electrooptic device and electronic device
JP4341570B2 (ja) 電気光学装置及び電子機器
JP2005260145A (ja) 電気光学装置及びその製造方法、並びに電子機器
CN102213881B (zh) 电光装置及电子设备
US8570452B2 (en) Electro-optical device having a holding capacitor comprising a first electrode, a second electrode, and a third electrode with a first capacitor insulation film and a second capacitor insulation film each being formed of first and second capacitor insulation layers
JP2002189228A (ja) 電気光学装置及びその製造方法、並びに投射型表示装置
JP5217752B2 (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100714

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121126

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350