JPH04334062A - 薄膜メモリトランジスタ - Google Patents
薄膜メモリトランジスタInfo
- Publication number
- JPH04334062A JPH04334062A JP3104350A JP10435091A JPH04334062A JP H04334062 A JPH04334062 A JP H04334062A JP 3104350 A JP3104350 A JP 3104350A JP 10435091 A JP10435091 A JP 10435091A JP H04334062 A JPH04334062 A JP H04334062A
- Authority
- JP
- Japan
- Prior art keywords
- memory transistor
- semiconductor layer
- gate electrode
- thin film
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 230000006870 function Effects 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 47
- 150000004767 nitrides Chemical class 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 101100386054 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CYS3 gene Proteins 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 101150035983 str1 gene Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は半導体層の上・下両面に
それぞれ電荷捕獲機能を有する絶縁層を有する薄膜メモ
リトランジスタに関する。
それぞれ電荷捕獲機能を有する絶縁層を有する薄膜メモ
リトランジスタに関する。
【0002】
【従来の技術】従来、単結晶半導体装置よりなるメモリ
トランジスタがある。即ち、図10に示すように、シリ
コン基板1にはPウエル2が形成され、このPウエル2
にはn+ 高濃度領域よりなるソース領域3及びドレイ
ン領域4が形成される。このソース領域3とドレイン領
域4間のPウエル2上には酸化膜5及び窒化膜6が形成
され、この窒化膜6上にはゲート電極7が形成される。
トランジスタがある。即ち、図10に示すように、シリ
コン基板1にはPウエル2が形成され、このPウエル2
にはn+ 高濃度領域よりなるソース領域3及びドレイ
ン領域4が形成される。このソース領域3とドレイン領
域4間のPウエル2上には酸化膜5及び窒化膜6が形成
され、この窒化膜6上にはゲート電極7が形成される。
【0003】このような単結晶半導体装置よりなるメモ
リトランジスタに書込む場合には、図10に示すように
、ゲート電極7に正電圧VP を印加すると共にソース
領域3及びドレイン領域4を接地する。即ち、ゲート電
極7がドレイン領域4に対して正電圧VP となるため
、Pウエル2から電子が酸化膜5をトンネルし、窒化膜
6中にトラップされる。しきい値電圧VT はプラス側
にシフトし「0」状態となる。この後、ゲート電極7を
電圧0とした時も窒化膜6中にトラップされ電子は保持
され、このメモリトランジスタのしきい値電圧VT が
VT >VT initial に保たれる。
リトランジスタに書込む場合には、図10に示すように
、ゲート電極7に正電圧VP を印加すると共にソース
領域3及びドレイン領域4を接地する。即ち、ゲート電
極7がドレイン領域4に対して正電圧VP となるため
、Pウエル2から電子が酸化膜5をトンネルし、窒化膜
6中にトラップされる。しきい値電圧VT はプラス側
にシフトし「0」状態となる。この後、ゲート電極7を
電圧0とした時も窒化膜6中にトラップされ電子は保持
され、このメモリトランジスタのしきい値電圧VT が
VT >VT initial に保たれる。
【0004】次に、消去の場合は図11に示すように、
ソース領域3及びドレイン領域4に正電圧VP を印加
すると共にゲート電極7を接地する。即ち、ゲート電極
7がドレイン領域4に対して負電圧−VP となるため
、Pウエル2から正孔が酸化膜5をトンネルし、窒化膜
6中にトラップされる。しきい値電圧VT はマイナス
側にシフトし「1」状態となる。この後、ゲート電極7
を電圧0とした時も窒化膜6中にトラップされ正孔は保
持され、このメモリトランジスタのしきい値電圧VTが
VT <VT initial に保たれる。
ソース領域3及びドレイン領域4に正電圧VP を印加
すると共にゲート電極7を接地する。即ち、ゲート電極
7がドレイン領域4に対して負電圧−VP となるため
、Pウエル2から正孔が酸化膜5をトンネルし、窒化膜
6中にトラップされる。しきい値電圧VT はマイナス
側にシフトし「1」状態となる。この後、ゲート電極7
を電圧0とした時も窒化膜6中にトラップされ正孔は保
持され、このメモリトランジスタのしきい値電圧VTが
VT <VT initial に保たれる。
【0005】
【発明が解決しようとする課題】このようなMNOS型
メモリトランジスタの書込み電圧、消去電圧の低電圧化
のためにはゲート絶縁膜の薄膜化が不可欠であるが、次
の理由によりゲート絶縁膜の薄膜化には限界がある。
メモリトランジスタの書込み電圧、消去電圧の低電圧化
のためにはゲート絶縁膜の薄膜化が不可欠であるが、次
の理由によりゲート絶縁膜の薄膜化には限界がある。
【0006】即ち、薄膜化した酸化膜5及び窒化膜6の
形成は再現性の問題等、プロセス上の不安定を招く虞が
充分にある。又、酸化膜5の膜厚は保持特性の面から下
限(20オングストローム程度)が決まっている。窒化
膜6の方はキャリアのトラッピング距離という概念があ
り、ある一定以上の膜厚(190オングストローム程度
)がないとキャリアがPウエル2からゲート電極7に突
き抜けてしまい、トラップの効率が極端に落ちると言わ
れている。本発明は上記の実情に鑑みてなされたもので
、書込み電圧、消去電圧の低電圧化が可能な薄膜メモリ
トランジスタを提供することを目的とする。
形成は再現性の問題等、プロセス上の不安定を招く虞が
充分にある。又、酸化膜5の膜厚は保持特性の面から下
限(20オングストローム程度)が決まっている。窒化
膜6の方はキャリアのトラッピング距離という概念があ
り、ある一定以上の膜厚(190オングストローム程度
)がないとキャリアがPウエル2からゲート電極7に突
き抜けてしまい、トラップの効率が極端に落ちると言わ
れている。本発明は上記の実情に鑑みてなされたもので
、書込み電圧、消去電圧の低電圧化が可能な薄膜メモリ
トランジスタを提供することを目的とする。
【0007】
【課題を解決するための手段】本発明は上記課題を解決
するために、半導体層の上・下両面に上・下部ゲート電
極を設け、半導体層上面と上部ゲート電極間および半導
体層下面と下部ゲート電極間それぞれに電荷捕獲機能を
有する絶縁層を設けたことを特徴とするものである。
するために、半導体層の上・下両面に上・下部ゲート電
極を設け、半導体層上面と上部ゲート電極間および半導
体層下面と下部ゲート電極間それぞれに電荷捕獲機能を
有する絶縁層を設けたことを特徴とするものである。
【0008】
【作用】上記手段により、半導体層の上・下両面にそれ
ぞれ電荷捕獲機能を有する絶縁層を設けることにより、
半導体層の片面だけに電荷捕獲機能を有する絶縁層を設
けたものに比べ書込み電圧、消去電圧の低電圧化が可能
になる。
ぞれ電荷捕獲機能を有する絶縁層を設けることにより、
半導体層の片面だけに電荷捕獲機能を有する絶縁層を設
けたものに比べ書込み電圧、消去電圧の低電圧化が可能
になる。
【0009】
【実施例】以下図面を参照して本発明の実施例を詳細に
説明する。
説明する。
【0010】図1〜図6は本発明薄膜メモリトランジス
タの一実施例の製造工程を示す。即ち、図1に示すよう
に、絶縁基板11上にはリンをドープしたポリシリコン
よりなる下部ゲート電極12が形成される。この下部ゲ
ート電極12の表面には図2に示すように例えばSi3
N4 等の窒化膜13がCVDにより200オングスト
ローム程度堆積され、この窒化膜13の表面を熱酸化す
ることによりトンネル酸化膜14を20オングストロー
ム程度形成して下部ゲート絶縁膜を形成する。次に図3
に示すように、前記酸化膜14の表面にはポリシリコン
が数100オングストローム以下の厚さに堆積されて半
導体層15のデバイスエリアが形成される。前記半導体
層15の表面略中央部分にはフォトレジスト16が形成
され、このフォトレジスト16をマスクにしてイオン注
入でリンをドープしてn+ 高濃度領域よりなるソース
領域S及びドレイン領域Dが形成される。その後、フォ
トレジスト16を除去して後、図4に示すように、半導
体層15の表面を熱酸化することによりトンネル酸化膜
17が20オングストローム程度形成され、この酸化膜
17の表面には例えばSi3N4 等の窒化膜18がC
VDにより200オングストローム程度堆積されて上部
ゲート絶縁膜が形成される。次に、図5に示すように、
前記窒化膜18の表面略中央部分にはリンをドープした
ポリシリコンよりなる上部ゲート電極19が形成される
。その後、図6に示すように、前記上部ゲート電極19
及び窒化膜18の表面にはSi O2 よりなる酸化膜
20がCVDにより堆積されて後、前記酸化膜20、窒
化膜18及び酸化膜17を貫通しそれぞれソース領域S
及びドレイン領域Dまで達するコンタクトホールを形成
し、このコンタクトホール部分にスパッタによりアルム
ニウム配線を施してソース電極21及びドレイン電極2
2を形成する。尚、前記下部ゲート電極12及び上部ゲ
ート電極19はソース領域S及びドレイン領域Dとの重
なりを大きくとって容量をもたせるように形成される。 以上の工程により完成したMNOS型の薄膜メモリトラ
ンジスタの書込み、消去の概念図を図7及び図8に示す
。
タの一実施例の製造工程を示す。即ち、図1に示すよう
に、絶縁基板11上にはリンをドープしたポリシリコン
よりなる下部ゲート電極12が形成される。この下部ゲ
ート電極12の表面には図2に示すように例えばSi3
N4 等の窒化膜13がCVDにより200オングスト
ローム程度堆積され、この窒化膜13の表面を熱酸化す
ることによりトンネル酸化膜14を20オングストロー
ム程度形成して下部ゲート絶縁膜を形成する。次に図3
に示すように、前記酸化膜14の表面にはポリシリコン
が数100オングストローム以下の厚さに堆積されて半
導体層15のデバイスエリアが形成される。前記半導体
層15の表面略中央部分にはフォトレジスト16が形成
され、このフォトレジスト16をマスクにしてイオン注
入でリンをドープしてn+ 高濃度領域よりなるソース
領域S及びドレイン領域Dが形成される。その後、フォ
トレジスト16を除去して後、図4に示すように、半導
体層15の表面を熱酸化することによりトンネル酸化膜
17が20オングストローム程度形成され、この酸化膜
17の表面には例えばSi3N4 等の窒化膜18がC
VDにより200オングストローム程度堆積されて上部
ゲート絶縁膜が形成される。次に、図5に示すように、
前記窒化膜18の表面略中央部分にはリンをドープした
ポリシリコンよりなる上部ゲート電極19が形成される
。その後、図6に示すように、前記上部ゲート電極19
及び窒化膜18の表面にはSi O2 よりなる酸化膜
20がCVDにより堆積されて後、前記酸化膜20、窒
化膜18及び酸化膜17を貫通しそれぞれソース領域S
及びドレイン領域Dまで達するコンタクトホールを形成
し、このコンタクトホール部分にスパッタによりアルム
ニウム配線を施してソース電極21及びドレイン電極2
2を形成する。尚、前記下部ゲート電極12及び上部ゲ
ート電極19はソース領域S及びドレイン領域Dとの重
なりを大きくとって容量をもたせるように形成される。 以上の工程により完成したMNOS型の薄膜メモリトラ
ンジスタの書込み、消去の概念図を図7及び図8に示す
。
【0011】即ち、図7に示すように、下部ゲート電極
12,上部ゲート電極19にそれぞれ正電圧VP を印
加すると共にソース電極21及びドレイン電極22を接
地する。即ち、下部ゲート電極12,上部ゲート電極1
9がそれぞれドレイン領域Dに対して正電圧VP とな
るため、半導体層15から電子がそれぞれトンネル酸化
膜14,17をトンネルし、窒化膜13,18中にそれ
ぞれトラップされる。窒化膜13,18中にそれぞれト
ラップされ電子の作用によりしきい値電圧VT はプラ
ス側にシフトし「0」状態となる。この後、下部ゲート
電極12,上部ゲート電極19をそれぞれ電圧0とした
時も窒化膜13,18中にそれぞれトラップされ電子は
保持され、この窒化膜13,18中にそれぞれ保持され
た電子の作用によりMNOS型の薄膜メモリトランジス
タのしきい値電圧VT がVT >VT initia
l に保たれる。
12,上部ゲート電極19にそれぞれ正電圧VP を印
加すると共にソース電極21及びドレイン電極22を接
地する。即ち、下部ゲート電極12,上部ゲート電極1
9がそれぞれドレイン領域Dに対して正電圧VP とな
るため、半導体層15から電子がそれぞれトンネル酸化
膜14,17をトンネルし、窒化膜13,18中にそれ
ぞれトラップされる。窒化膜13,18中にそれぞれト
ラップされ電子の作用によりしきい値電圧VT はプラ
ス側にシフトし「0」状態となる。この後、下部ゲート
電極12,上部ゲート電極19をそれぞれ電圧0とした
時も窒化膜13,18中にそれぞれトラップされ電子は
保持され、この窒化膜13,18中にそれぞれ保持され
た電子の作用によりMNOS型の薄膜メモリトランジス
タのしきい値電圧VT がVT >VT initia
l に保たれる。
【0012】次に、消去の場合は図8に示すように、ソ
ース電極21及びドレイン電極22にそれぞれ正電圧V
P を印加すると共に下部ゲート電極12,上部ゲート
電極19を接地する。即ち、下部ゲート電極12,上部
ゲート電極19がそれぞれドレイン領域Dに対して負電
圧−VP となるため、半導体層15から正孔がそれぞ
れトンネル酸化膜14,17をトンネルし、窒化膜13
,18中にそれぞれトラップされる。窒化膜13,18
中にそれぞれトラップされた正孔の作用によりしきい値
電圧VT はマイナス側にシフトし「1」状態となる。 この後、下部ゲート電極12,上部ゲート電極19をそ
れぞれ電圧0とした時も窒化膜13,18中にそれぞれ
トラップされた正孔は保持され、この窒化膜13,18
中にそれぞれ保持された正孔の作用によりMNOS型の
薄膜メモリトランジスタのしきい値電圧VT がVT
<VT initial に保たれる。
ース電極21及びドレイン電極22にそれぞれ正電圧V
P を印加すると共に下部ゲート電極12,上部ゲート
電極19を接地する。即ち、下部ゲート電極12,上部
ゲート電極19がそれぞれドレイン領域Dに対して負電
圧−VP となるため、半導体層15から正孔がそれぞ
れトンネル酸化膜14,17をトンネルし、窒化膜13
,18中にそれぞれトラップされる。窒化膜13,18
中にそれぞれトラップされた正孔の作用によりしきい値
電圧VT はマイナス側にシフトし「1」状態となる。 この後、下部ゲート電極12,上部ゲート電極19をそ
れぞれ電圧0とした時も窒化膜13,18中にそれぞれ
トラップされた正孔は保持され、この窒化膜13,18
中にそれぞれ保持された正孔の作用によりMNOS型の
薄膜メモリトランジスタのしきい値電圧VT がVT
<VT initial に保たれる。
【0013】図9は本発明の応用例を示し、図6のよう
に構成されたMNOS型の薄膜メモリトランジスタのメ
モリ用トランジスタMTRのソース領域S及びドレイン
領域Dにそれぞれ選択用トランジスタSTR1,STR
2が直列に接続されたMNOS型の薄膜メモリトランジ
スタである。
に構成されたMNOS型の薄膜メモリトランジスタのメ
モリ用トランジスタMTRのソース領域S及びドレイン
領域Dにそれぞれ選択用トランジスタSTR1,STR
2が直列に接続されたMNOS型の薄膜メモリトランジ
スタである。
【0014】即ち、n+ 高濃度領域よりなるソース領
域S及びドレイン領域Dのそれぞれ外側の半導体層15
にはそれぞれ対応したノンドープポリシリコン部231
、232を介してn+ 高濃度領域よりなるソース領域
SS及びドレイン領域DDが形成される。このソース領
域SS及びドレイン領域DDのそれぞれノンドープポリ
シリコン部231、232側にはn− 低濃度領域24
1,242,243,244が形成される。前記n−
低濃度領域241と242間の上には厚さ数1000オ
ングストローム程度のSi O2 よりなるゲート絶縁
膜251を介してリンをドープしたポリシリコンよりな
る選択用トランジスタSTR1のゲート電極261が形
成される。前記n− 低濃度領域243と244間の上
には厚さ数1000オングストローム程度のSi O2
よりなるゲート絶縁膜252を介してリンをドープし
たポリシリコンよりなる選択用トランジスタSTR2の
ゲート電極262が形成される。この場合、n− 低濃
度領域241,242,243,244はゲート電極2
61,262とセルフアラインで形成され、かつ容量を
十分小さくして無視できるように形成される。前記ソー
ス領域SSにはアルミニウムよりなるソース電極271
が接続して形成され、前記ドレイン領域DDにはアルミ
ニウムよりなるドレイン電極272が接続して形成され
る。
域S及びドレイン領域Dのそれぞれ外側の半導体層15
にはそれぞれ対応したノンドープポリシリコン部231
、232を介してn+ 高濃度領域よりなるソース領域
SS及びドレイン領域DDが形成される。このソース領
域SS及びドレイン領域DDのそれぞれノンドープポリ
シリコン部231、232側にはn− 低濃度領域24
1,242,243,244が形成される。前記n−
低濃度領域241と242間の上には厚さ数1000オ
ングストローム程度のSi O2 よりなるゲート絶縁
膜251を介してリンをドープしたポリシリコンよりな
る選択用トランジスタSTR1のゲート電極261が形
成される。前記n− 低濃度領域243と244間の上
には厚さ数1000オングストローム程度のSi O2
よりなるゲート絶縁膜252を介してリンをドープし
たポリシリコンよりなる選択用トランジスタSTR2の
ゲート電極262が形成される。この場合、n− 低濃
度領域241,242,243,244はゲート電極2
61,262とセルフアラインで形成され、かつ容量を
十分小さくして無視できるように形成される。前記ソー
ス領域SSにはアルミニウムよりなるソース電極271
が接続して形成され、前記ドレイン領域DDにはアルミ
ニウムよりなるドレイン電極272が接続して形成され
る。
【0015】
【発明の効果】以上述べたように本発明によれば、半導
体層の上・下両面にそれぞれ電荷捕獲機能を有する絶縁
層を設けることにより、半導体層の片面だけに電荷捕獲
機能を有する絶縁層を設けたものに比べ書込み電圧、消
去電圧の低電圧化が可能になる。又、同じ書込み電圧、
消去電圧で駆動する場合には、半導体層の上・下両面に
それぞれ電荷捕獲機能を有する絶縁層を設けたものは、
半導体層の片面だけに電荷捕獲機能を有する絶縁層を設
けたものに比べ長い電荷保持特性が得られる。
体層の上・下両面にそれぞれ電荷捕獲機能を有する絶縁
層を設けることにより、半導体層の片面だけに電荷捕獲
機能を有する絶縁層を設けたものに比べ書込み電圧、消
去電圧の低電圧化が可能になる。又、同じ書込み電圧、
消去電圧で駆動する場合には、半導体層の上・下両面に
それぞれ電荷捕獲機能を有する絶縁層を設けたものは、
半導体層の片面だけに電荷捕獲機能を有する絶縁層を設
けたものに比べ長い電荷保持特性が得られる。
【図1】本発明の一実施例の製造工程を示す断面図であ
る。
る。
【図2】本発明の一実施例の製造工程を示す断面図であ
る。
る。
【図3】本発明の一実施例の製造工程を示す断面図であ
る。
る。
【図4】本発明の一実施例の製造工程を示す断面図であ
る。
る。
【図5】本発明の一実施例の製造工程を示す断面図であ
る。
る。
【図6】本発明の一実施例を示す断面図である。
【図7】本発明の書込み状態を説明するための構成説明
図である。
図である。
【図8】本発明の消去状態を説明するための構成説明図
である。
である。
【図9】本発明の応用例を示す断面図である。
【図10】従来のMNOS型単結晶メモリトランジスタ
の書込み状態を説明するための構成説明図である。
の書込み状態を説明するための構成説明図である。
【図11】従来のMNOS型単結晶メモリトランジスタ
の消去状態を説明するための構成説明図である。
の消去状態を説明するための構成説明図である。
11…絶縁基板、12…下部ゲート電極、13,18…
窒化膜、14,17…トンネル酸化膜、15…半導体層
、19…上部ゲート電極、20…酸化膜、21…ソース
電極、22…ドレイン電極。
窒化膜、14,17…トンネル酸化膜、15…半導体層
、19…上部ゲート電極、20…酸化膜、21…ソース
電極、22…ドレイン電極。
Claims (5)
- 【請求項1】 半導体層の上・下両面に上・下部ゲー
ト電極を設け、半導体層上面と上部ゲート電極間および
半導体層下面と下部ゲート電極間それぞれに電荷捕獲機
能を有する絶縁層を設けたことを特徴とする薄膜メモリ
トランジスタ。 - 【請求項2】 メモリ用トランジスタのソース領域及
びドレイン領域にそれぞれ選択用トランジスタが直列に
接続されることを特徴とする請求項1記載の薄膜メモリ
トランジスタ。 - 【請求項3】 半導体層が厚さ数100オングストロ
ーム以下のポリシリコンより形成されることを特徴とす
る請求項1記載の薄膜メモリトランジスタ。 - 【請求項4】 上・下の絶縁層は、それぞれ複数の層
からなり、その層構造は半導体層を中央にして上・下対
称に形成されていることを特徴とする請求項1記載の薄
膜メモリトランジスタ。 - 【請求項5】 上・下の絶縁層が、それぞれ窒化膜と
酸化膜からなることを特徴とする請求項4記載の薄膜メ
モリトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3104350A JPH04334062A (ja) | 1991-05-09 | 1991-05-09 | 薄膜メモリトランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3104350A JPH04334062A (ja) | 1991-05-09 | 1991-05-09 | 薄膜メモリトランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04334062A true JPH04334062A (ja) | 1992-11-20 |
Family
ID=14378437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3104350A Pending JPH04334062A (ja) | 1991-05-09 | 1991-05-09 | 薄膜メモリトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04334062A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008042206A (ja) * | 2006-08-04 | 2008-02-21 | Samsung Electronics Co Ltd | メモリ素子及びその製造方法 |
JP2010140997A (ja) * | 2008-12-10 | 2010-06-24 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP5468612B2 (ja) * | 2009-09-01 | 2014-04-09 | シャープ株式会社 | 半導体装置、アクティブマトリクス基板、及び表示装置 |
-
1991
- 1991-05-09 JP JP3104350A patent/JPH04334062A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008042206A (ja) * | 2006-08-04 | 2008-02-21 | Samsung Electronics Co Ltd | メモリ素子及びその製造方法 |
JP2010140997A (ja) * | 2008-12-10 | 2010-06-24 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
US8841183B2 (en) | 2008-12-10 | 2014-09-23 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method for manufacturing the same |
US8946021B2 (en) | 2008-12-10 | 2015-02-03 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method for manufacturing the same |
US9219076B2 (en) | 2008-12-10 | 2015-12-22 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method for manufacturing the same |
JP5468612B2 (ja) * | 2009-09-01 | 2014-04-09 | シャープ株式会社 | 半導体装置、アクティブマトリクス基板、及び表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100221062B1 (ko) | 플래시메모리 및 그 제조방법 | |
JP2848272B2 (ja) | 半導体記憶装置 | |
JP3092140B2 (ja) | 半導体装置の製造方法 | |
JPH08153858A (ja) | 半導体装置の製造方法 | |
JPS6235668A (ja) | 半導体記憶装置 | |
JPS61131488A (ja) | 不揮発性メモリセル及び関連トランジスタを含む集積構造体の製造方法 | |
KR960036089A (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 | |
JPH03119765A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JPS61107762A (ja) | 半導体記憶装置の製造方法 | |
JPH07153857A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP3203709B2 (ja) | フローティングゲートを有する半導体装置及びその製造方法 | |
JPH04334062A (ja) | 薄膜メモリトランジスタ | |
US7084453B2 (en) | Method of forming different oxide thickness for high voltage transistor and memory cell tunnel dielectric | |
JP2964572B2 (ja) | 不揮発性半導体記憶装置 | |
JPH07254652A (ja) | 半導体記憶装置およびその製造方法 | |
JPH0992731A (ja) | Lddトランジスタを有する半導体装置 | |
JP3132535B2 (ja) | 半導体メモリの製造方法 | |
JP2643908B2 (ja) | 強誘電体メモリ | |
JPH10229138A (ja) | 不揮発性記憶素子 | |
JP2755578B2 (ja) | 書換え可能形読出し専用メモリ | |
JP2705146B2 (ja) | Mos型半導体装置 | |
JPH04364786A (ja) | 半導体記憶装置 | |
JPH03283467A (ja) | 不揮発性半導体記憶装置 | |
KR930004347B1 (ko) | 불휘발성 반도체 메모리 소자의 제조방법 | |
JPH04334063A (ja) | 薄膜メモリトランジスタ及びその製造方法 |