JP2755578B2 - 書換え可能形読出し専用メモリ - Google Patents
書換え可能形読出し専用メモリInfo
- Publication number
- JP2755578B2 JP2755578B2 JP62213547A JP21354787A JP2755578B2 JP 2755578 B2 JP2755578 B2 JP 2755578B2 JP 62213547 A JP62213547 A JP 62213547A JP 21354787 A JP21354787 A JP 21354787A JP 2755578 B2 JP2755578 B2 JP 2755578B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- insulating film
- carrier injection
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000002347 injection Methods 0.000 claims description 23
- 239000007924 injection Substances 0.000 claims description 23
- 230000000694 effects Effects 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 14
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 239000002784 hot electron Substances 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 claims description 4
- 239000000969 carrier Substances 0.000 claims description 2
- 230000006866 deterioration Effects 0.000 description 7
- 238000005036 potential barrier Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000012050 conventional carrier Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、ホットエレクトロン効果によりキャリア
注入を行なう書換え可能形読出し専用メモリ（以下、EP
ROMと記す）に関する。 （従来の技術） 第３図に従来のEPROMの構成を示す。図に於いて、11
はＰ型半導体基板であり、12はフィールド絶縁膜であ
る。13はソース・ドレイン領域であり、14はゲート絶縁
膜である。15はフローティングゲートであり、16は層間
絶縁膜である。17はコントロールゲートであり、18は保
護膜である。 このような構成を有する従来のEPROMの場合、次のよ
うな問題を有する。 （１） まずメモリセルの微細化に伴なう電荷保持能力
の低下の問題である。 EPROMの電荷保持能力は、ゲート絶縁膜14の電位障壁
によって決まる。すなわち、この電荷保持能力はゲート
絶縁膜14の電位障壁が大きいほど大きい。ここで、ゲー
ト絶縁膜14の電位障壁は、その膜厚が大きいほど大き
い。したがって、近年のようにメモリセルの微細化が進
み、ゲート絶縁膜14が薄くなると、その電位障壁高の効
果のみで、電子を井戸形ポテンシャル（フローティング
ゲート15内）に閉じ込めておくのが難しくなるわけであ
る。 （２） 次に、正孔捕獲に伴なう酸化膜の劣化の問題で
ある。 EPROMに於いては、ゲート絶縁膜14の電位障壁を大き
くするために、このゲート絶縁膜14として、単層の酸化
膜を用いることが多い。この場合、良好な電荷保持能力
を得るための酸化膜の厚さは数十nm程度である。 しかし、酸化膜の厚さがこのような値の場合、半導体
基板11から酸化膜を越えた電子は、酸化膜の伝導帯をこ
ろがり、キャリア生成を引き起こす。そして、これによ
って生じた電子は、フローティングゲート15の方向に走
り、正孔は半導体基板11の方向に走る。この場合、正孔
は、酸化膜中の平均自由行程が小さい（約1nm）ので、
酸化膜または酸化膜と半導体基板14との界面に捕獲され
てしまう。これにより、酸化膜と半導体基板14との界面
の準位が増加し、酸化膜が劣化してしまう。また、この
ような状態が生じると、さらに、EPROMの書換え可能回
数が減少したり、電荷保持能力が低下する。 なお、このような正孔捕獲に伴なう酸化膜の劣化の問
題は、酸化膜を薄くすれば解決することができる。 しかし、このようにすると、先の（１）で述べたよう
な問題が生ずる。 （３） 最後に、キャリアの注入効率が悪いという問題
である。 EPROMに於けるキャリア注入はホットエレクトロン効
果を使ってなされる。このホットエレクトロン効果によ
るキャリア注入効率は、ドレイン・ソース内のチャネル
領域19を走る電子の中で、ゲート絶縁膜14の電位障壁以
上のエネルギーをもつ電子がどのくらい存在するかによ
って決まる。したがって、このホットエレクトロン効果
によるキャリア注入効率はトンネル効果によるキャリア
注入効率がより低い。 （発明が解決しようとする問題点） 以上述べたように従来のEPROMに於いては、近年のメ
モリセルの微細化に伴なって電荷保持能力が低下すると
いう問題、正孔捕獲により酸化膜が劣化するという問
題、キャリア注入効率が悪いという問題があった。 そこで、この発明は、メモリセルの微細化による電荷
保持能力の低下及び正孔捕獲による酸化膜の劣化を防止
することができ、かつキャリアの注入効率を高めること
ができるEPROMを提供することを目的とする。 ［発明の目的］ （問題点を解決するための手段） 上記目的を達成するためにこの発明は、ゲート絶縁膜
を半導体基板側から順に、第１の酸化膜、窒化膜、第２
の酸化膜を順次積層した、エネルギ・バンドのプロファ
イルが非連続的でかつ上記第１、第２の酸化膜は上記窒
化膜よりも薄い３層構造にしたものである。 （作 用） 上記構成によれば、窒化膜バルクやその界面といった
電荷保持部を新たに増やすことができる。しかも、これ
らの電荷保持部は薄膜化しても、電荷保持能力が低下し
ない。したがって、メモリセルの微細化によるEPROMの
電荷保持能力の低下を防止することができる。 また、窒化膜の挿入により、半導体基板に接する酸化
膜を薄くすることができる。したがって、この部分での
正孔捕獲はほとんど生ぜず、この正孔捕獲に起因する酸
化膜の劣化を防ぐことができる。 また、半導体基板に接する酸化膜を薄くすることがで
きることにより、この酸化膜の障壁上部でわずかながら
トンネル効果によるキャリア注入が生じる。これが、ホ
ットエレクトロン効果によるキャリア注入に加わるの
で、キャリアの注入効率を高めることができる。 （実施例） 以下、図面を参照してこの発明の一実施例を詳細に説
明する。 第１図はこの発明のEPROMの一実施例の製造工程を示
す断面図である。 まず、第１図（ａ）に於いて、例えばＰ型シリコン基
板21に、通常の素子分離方法を用いてフィールド領域22
が形成する。 次に、第１図（ｂ）に於いて、まず、乾燥酸素中で約
10nmの酸化膜（図示せず）をＰ型半導体基板21の上に形
成する。この後、この酸化膜を通してＰ型半導体基板21
に、チャネルインプラを異なる条件で２回行なう。次
に、この酸化膜を除去し、再び乾燥酸素中で約5nmの酸
化膜23を形成する。次に、この酸化膜23の上に、約15nm
の窒化膜24を形成する。次に、例えば、水素燃焼酸化法
により、この窒化膜24の上に、３〜5nm程度の酸化膜25
を形成する。次に、この酸化膜25の上に、約400nmのポ
リシリコン膜26を形成する。次に、このポリシリコン膜
26の上からリンを拡散する。次に、このリンが拡散され
たポリシリコン膜26を乾燥雰囲気中で酸化し、約50nm程
度の酸化膜27を形成する。次に、この酸化膜27の上にポ
リシリコン膜28を堆積した後、リンを拡散する。 最後に、第１図（ｃ）に於いて、例えば、通常のフォ
トリソグラフィー技術により、ゲート領域のみを残して
エッチングする。次に、セルフアラインでソース・ドレ
イン領域29をイオンインプラにより形成する。 これにより、EPROMのメモリセルの製造が完了する。 なお、第１図に於いては、酸化膜23、窒化膜24、酸化
膜25がゲート絶縁膜を形成する。また、ポリシリコン膜
26,28がそれぞれフローティングゲート，コントロール
ゲートを成す。酸化膜27が層間絶縁膜を成す。 以上詳述したようにこの実施例は、ゲート絶縁膜を、
Ｐ型半導体基板21側から順次酸化膜23、窒化膜24、酸化
膜25を積層した３層構造の膜にしたものである。 このような構成によれば、次のような効果がある。 （１） メモリセルの微細化による電荷保持能力の低下
を抑えることができる。 すなわち、ゲート絶縁膜を上記のような３層構造にし
た場合、従来のようにフローティングゲートだけでな
く、新たに窒化膜バルクやその界面でも電荷を保持する
ことができる。そして、この後者の電子トラップに於け
る電荷保持能力は、ゲート絶縁膜の薄膜化の影響をほと
んど受けない。したがって、この実施例では、メモリセ
ルが微細化されても、電荷保持能力の低下を抑えること
ができる。 （２） 正孔捕獲に伴なう酸化膜の劣化を抑えることが
できる。 すなわち、ゲート絶縁膜が、電子に対する電位障壁高
が小さい窒化膜24を含むことにより、このゲート絶縁膜
が、酸化膜だけから成る従来のゲート絶縁膜と膜厚が同
じとしても、Ｐ型半導体基板21に接している酸化膜23の
膜厚を、従来のものより大幅に薄くすることができる。
これにより、酸化膜23中での正孔の捕獲はほとんど生じ
ない。したがって、この実施例では、この正孔捕獲によ
る酸化膜23の劣化を防ぐことができる。 （３） キャリアの注入効率を高めることができる。 すなわち（２）で述べた如く、Ｐ型半導体基板21に接
する酸化膜23を薄くすることができるため、適切な値の
ゲート電圧を加えることにより、従来のホットエレクト
ロン効果によるキャリア注入に加え、酸化膜23の障壁上
部でわずかながらトンネル効果によるキャリア注入が生
じる。これにより、この実施例では、２つのキャリア注
入法によりキャリア注入がなされ、キャリアの注入効率
を高めることができる。 この様子を第２図に示す。ここで、同図（ａ）は、ホ
ットエレクトロン効果によるキャリア注入（Ａ）のみを
利用した従来のキャリア注入の様子を示す。これに対
し、同図（ｂ）はホットエレクトロン効果によるキャリ
ア注入（Ａ）とトンネル効果によるキャリア注入（Ｂ）
を利用したこの実施例のキャリア注入の様子を示す。 なお、図中EUは価電子帯の上限のエネルギー準位、EF
はフェルミ準位、ECは伝導帯の下限のエネルギー準位で
ある。Vg1,Vg2はゲートに与えられる電圧である。そし
て、これらには、 Vg1＜Vg2 Vg1＞0,Vg2＞０ なる関係がある。t1はゲート絶縁膜の膜厚であり、これ
は、（ａ），（ｂ）で同じ値に設定されている。 以上この発明の一実施例を詳細に説明したが、この発
明は、このような実施例に限定されるものではなく、他
にも、発明の要旨を逸脱しない範囲で種々様々変形実施
可能なことは勿論である。 ［発明の効果］ 以上述べたようにこの発明によれば、メモリセルの微
細化による電荷保持能力の低下及び正孔捕獲による酸化
膜の劣化を防止することができるとともに、キャリアの
注入効率を高めることができる。
注入を行なう書換え可能形読出し専用メモリ（以下、EP
ROMと記す）に関する。 （従来の技術） 第３図に従来のEPROMの構成を示す。図に於いて、11
はＰ型半導体基板であり、12はフィールド絶縁膜であ
る。13はソース・ドレイン領域であり、14はゲート絶縁
膜である。15はフローティングゲートであり、16は層間
絶縁膜である。17はコントロールゲートであり、18は保
護膜である。 このような構成を有する従来のEPROMの場合、次のよ
うな問題を有する。 （１） まずメモリセルの微細化に伴なう電荷保持能力
の低下の問題である。 EPROMの電荷保持能力は、ゲート絶縁膜14の電位障壁
によって決まる。すなわち、この電荷保持能力はゲート
絶縁膜14の電位障壁が大きいほど大きい。ここで、ゲー
ト絶縁膜14の電位障壁は、その膜厚が大きいほど大き
い。したがって、近年のようにメモリセルの微細化が進
み、ゲート絶縁膜14が薄くなると、その電位障壁高の効
果のみで、電子を井戸形ポテンシャル（フローティング
ゲート15内）に閉じ込めておくのが難しくなるわけであ
る。 （２） 次に、正孔捕獲に伴なう酸化膜の劣化の問題で
ある。 EPROMに於いては、ゲート絶縁膜14の電位障壁を大き
くするために、このゲート絶縁膜14として、単層の酸化
膜を用いることが多い。この場合、良好な電荷保持能力
を得るための酸化膜の厚さは数十nm程度である。 しかし、酸化膜の厚さがこのような値の場合、半導体
基板11から酸化膜を越えた電子は、酸化膜の伝導帯をこ
ろがり、キャリア生成を引き起こす。そして、これによ
って生じた電子は、フローティングゲート15の方向に走
り、正孔は半導体基板11の方向に走る。この場合、正孔
は、酸化膜中の平均自由行程が小さい（約1nm）ので、
酸化膜または酸化膜と半導体基板14との界面に捕獲され
てしまう。これにより、酸化膜と半導体基板14との界面
の準位が増加し、酸化膜が劣化してしまう。また、この
ような状態が生じると、さらに、EPROMの書換え可能回
数が減少したり、電荷保持能力が低下する。 なお、このような正孔捕獲に伴なう酸化膜の劣化の問
題は、酸化膜を薄くすれば解決することができる。 しかし、このようにすると、先の（１）で述べたよう
な問題が生ずる。 （３） 最後に、キャリアの注入効率が悪いという問題
である。 EPROMに於けるキャリア注入はホットエレクトロン効
果を使ってなされる。このホットエレクトロン効果によ
るキャリア注入効率は、ドレイン・ソース内のチャネル
領域19を走る電子の中で、ゲート絶縁膜14の電位障壁以
上のエネルギーをもつ電子がどのくらい存在するかによ
って決まる。したがって、このホットエレクトロン効果
によるキャリア注入効率はトンネル効果によるキャリア
注入効率がより低い。 （発明が解決しようとする問題点） 以上述べたように従来のEPROMに於いては、近年のメ
モリセルの微細化に伴なって電荷保持能力が低下すると
いう問題、正孔捕獲により酸化膜が劣化するという問
題、キャリア注入効率が悪いという問題があった。 そこで、この発明は、メモリセルの微細化による電荷
保持能力の低下及び正孔捕獲による酸化膜の劣化を防止
することができ、かつキャリアの注入効率を高めること
ができるEPROMを提供することを目的とする。 ［発明の目的］ （問題点を解決するための手段） 上記目的を達成するためにこの発明は、ゲート絶縁膜
を半導体基板側から順に、第１の酸化膜、窒化膜、第２
の酸化膜を順次積層した、エネルギ・バンドのプロファ
イルが非連続的でかつ上記第１、第２の酸化膜は上記窒
化膜よりも薄い３層構造にしたものである。 （作 用） 上記構成によれば、窒化膜バルクやその界面といった
電荷保持部を新たに増やすことができる。しかも、これ
らの電荷保持部は薄膜化しても、電荷保持能力が低下し
ない。したがって、メモリセルの微細化によるEPROMの
電荷保持能力の低下を防止することができる。 また、窒化膜の挿入により、半導体基板に接する酸化
膜を薄くすることができる。したがって、この部分での
正孔捕獲はほとんど生ぜず、この正孔捕獲に起因する酸
化膜の劣化を防ぐことができる。 また、半導体基板に接する酸化膜を薄くすることがで
きることにより、この酸化膜の障壁上部でわずかながら
トンネル効果によるキャリア注入が生じる。これが、ホ
ットエレクトロン効果によるキャリア注入に加わるの
で、キャリアの注入効率を高めることができる。 （実施例） 以下、図面を参照してこの発明の一実施例を詳細に説
明する。 第１図はこの発明のEPROMの一実施例の製造工程を示
す断面図である。 まず、第１図（ａ）に於いて、例えばＰ型シリコン基
板21に、通常の素子分離方法を用いてフィールド領域22
が形成する。 次に、第１図（ｂ）に於いて、まず、乾燥酸素中で約
10nmの酸化膜（図示せず）をＰ型半導体基板21の上に形
成する。この後、この酸化膜を通してＰ型半導体基板21
に、チャネルインプラを異なる条件で２回行なう。次
に、この酸化膜を除去し、再び乾燥酸素中で約5nmの酸
化膜23を形成する。次に、この酸化膜23の上に、約15nm
の窒化膜24を形成する。次に、例えば、水素燃焼酸化法
により、この窒化膜24の上に、３〜5nm程度の酸化膜25
を形成する。次に、この酸化膜25の上に、約400nmのポ
リシリコン膜26を形成する。次に、このポリシリコン膜
26の上からリンを拡散する。次に、このリンが拡散され
たポリシリコン膜26を乾燥雰囲気中で酸化し、約50nm程
度の酸化膜27を形成する。次に、この酸化膜27の上にポ
リシリコン膜28を堆積した後、リンを拡散する。 最後に、第１図（ｃ）に於いて、例えば、通常のフォ
トリソグラフィー技術により、ゲート領域のみを残して
エッチングする。次に、セルフアラインでソース・ドレ
イン領域29をイオンインプラにより形成する。 これにより、EPROMのメモリセルの製造が完了する。 なお、第１図に於いては、酸化膜23、窒化膜24、酸化
膜25がゲート絶縁膜を形成する。また、ポリシリコン膜
26,28がそれぞれフローティングゲート，コントロール
ゲートを成す。酸化膜27が層間絶縁膜を成す。 以上詳述したようにこの実施例は、ゲート絶縁膜を、
Ｐ型半導体基板21側から順次酸化膜23、窒化膜24、酸化
膜25を積層した３層構造の膜にしたものである。 このような構成によれば、次のような効果がある。 （１） メモリセルの微細化による電荷保持能力の低下
を抑えることができる。 すなわち、ゲート絶縁膜を上記のような３層構造にし
た場合、従来のようにフローティングゲートだけでな
く、新たに窒化膜バルクやその界面でも電荷を保持する
ことができる。そして、この後者の電子トラップに於け
る電荷保持能力は、ゲート絶縁膜の薄膜化の影響をほと
んど受けない。したがって、この実施例では、メモリセ
ルが微細化されても、電荷保持能力の低下を抑えること
ができる。 （２） 正孔捕獲に伴なう酸化膜の劣化を抑えることが
できる。 すなわち、ゲート絶縁膜が、電子に対する電位障壁高
が小さい窒化膜24を含むことにより、このゲート絶縁膜
が、酸化膜だけから成る従来のゲート絶縁膜と膜厚が同
じとしても、Ｐ型半導体基板21に接している酸化膜23の
膜厚を、従来のものより大幅に薄くすることができる。
これにより、酸化膜23中での正孔の捕獲はほとんど生じ
ない。したがって、この実施例では、この正孔捕獲によ
る酸化膜23の劣化を防ぐことができる。 （３） キャリアの注入効率を高めることができる。 すなわち（２）で述べた如く、Ｐ型半導体基板21に接
する酸化膜23を薄くすることができるため、適切な値の
ゲート電圧を加えることにより、従来のホットエレクト
ロン効果によるキャリア注入に加え、酸化膜23の障壁上
部でわずかながらトンネル効果によるキャリア注入が生
じる。これにより、この実施例では、２つのキャリア注
入法によりキャリア注入がなされ、キャリアの注入効率
を高めることができる。 この様子を第２図に示す。ここで、同図（ａ）は、ホ
ットエレクトロン効果によるキャリア注入（Ａ）のみを
利用した従来のキャリア注入の様子を示す。これに対
し、同図（ｂ）はホットエレクトロン効果によるキャリ
ア注入（Ａ）とトンネル効果によるキャリア注入（Ｂ）
を利用したこの実施例のキャリア注入の様子を示す。 なお、図中EUは価電子帯の上限のエネルギー準位、EF
はフェルミ準位、ECは伝導帯の下限のエネルギー準位で
ある。Vg1,Vg2はゲートに与えられる電圧である。そし
て、これらには、 Vg1＜Vg2 Vg1＞0,Vg2＞０ なる関係がある。t1はゲート絶縁膜の膜厚であり、これ
は、（ａ），（ｂ）で同じ値に設定されている。 以上この発明の一実施例を詳細に説明したが、この発
明は、このような実施例に限定されるものではなく、他
にも、発明の要旨を逸脱しない範囲で種々様々変形実施
可能なことは勿論である。 ［発明の効果］ 以上述べたようにこの発明によれば、メモリセルの微
細化による電荷保持能力の低下及び正孔捕獲による酸化
膜の劣化を防止することができるとともに、キャリアの
注入効率を高めることができる。
【図面の簡単な説明】
第１図はこの発明の一実施例のEPROMの製造工程を示す
断面図、第２図は第１図に示すEPROMの効果を説明する
ために示す図、第３図は従来のEPROMの構成を示す断面
図である。 21……Ｐ型半導体基板、22……フィールド領域、23,25,
27……酸化膜、24……窒化膜、26,28……ポリシリコン
膜、29……ソース・ドレイン領域。
断面図、第２図は第１図に示すEPROMの効果を説明する
ために示す図、第３図は従来のEPROMの構成を示す断面
図である。 21……Ｐ型半導体基板、22……フィールド領域、23,25,
27……酸化膜、24……窒化膜、26,28……ポリシリコン
膜、29……ソース・ドレイン領域。
Claims (1)
- (57)【特許請求の範囲】 １．ホットエレクトロン効果によりキャリア注入がなさ
れる書換え可能形読出し専用メモリにおいて、 半導体基板と、 この半導体基板の表面領域に形成されたソース・ドレイ
ン領域と、 このソース・ドレイン領域内のチャネル領域の上に形成
され、第１の酸化膜、窒化膜、第２の酸化膜を順次積層
した、エネルギ・バンドのプロファイルが非連続的でか
つ上記第１、第２の酸化膜は上記窒化膜よりも薄い３層
構造のゲート絶縁膜と、 このゲート絶縁膜の上に形成された層間絶縁膜と、 この層間絶縁膜の上に形成されたフローティングゲート
と、 このフローティングゲートの上に形成された層間絶縁膜
と、 この層間絶縁膜の上に形成されたコントロールゲートと
を具備するように構成されたことを特徴とする書換え可
能形読出し専用メモリ。 ２．前記第１の酸化膜は前記ホットエレクトロン効果に
よるキャリア注入に加えて、トンネル効果によるキャリ
ア注入も生じさせ得る膜厚を有することを特徴とする特
許請求の範囲第１項記載の書換え可能形読出し専用メモ
リ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62213547A JP2755578B2 (ja) | 1987-08-27 | 1987-08-27 | 書換え可能形読出し専用メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62213547A JP2755578B2 (ja) | 1987-08-27 | 1987-08-27 | 書換え可能形読出し専用メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6455868A JPS6455868A (en) | 1989-03-02 |
| JP2755578B2 true JP2755578B2 (ja) | 1998-05-20 |
Family
ID=16641005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62213547A Expired - Fee Related JP2755578B2 (ja) | 1987-08-27 | 1987-08-27 | 書換え可能形読出し専用メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2755578B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2656986B2 (ja) * | 1989-10-02 | 1997-09-24 | 松下電子工業株式会社 | 不揮発性半導体記憶装置の製造方法 |
| JPH03172149A (ja) * | 1990-09-27 | 1991-07-25 | Q P Corp | フカヒレ様食品の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6197866A (ja) * | 1984-10-18 | 1986-05-16 | Seiko Epson Corp | Ｍｏｓ型半導体記憶装置 |
-
1987
- 1987-08-27 JP JP62213547A patent/JP2755578B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6455868A (en) | 1989-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5063431A (en) | Semiconductor device having a two-layer gate structure | |
| US20040155284A1 (en) | Non-volatile SONOS memory device and method for manufacturing the same | |
| JP2656986B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH08162549A (ja) | 半導体素子のゲート電極の形成方法 | |
| JP3183396B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JPH10233505A (ja) | 半導体装置の製造方法 | |
| US6872624B2 (en) | Method of fabricating nonvolatile semiconductor memory device | |
| JP2755578B2 (ja) | 書換え可能形読出し専用メモリ | |
| JPH07118511B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH0992738A (ja) | 半導体装置およびその製造方法 | |
| JP2573762B2 (ja) | 浮動ゲート電界効果トランジスタ構造の製造法 | |
| JPH0227773A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP3138538B2 (ja) | 半導体不揮発性記憶素子およびその製造方法 | |
| JP3397804B2 (ja) | 不揮発性メモリの製造方法 | |
| JP3185746B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH06296029A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| JP3605994B2 (ja) | ２層ゲート型半導体記憶装置の製造方法 | |
| JPH03188677A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2573218B2 (ja) | 不揮発性記憶素子の製造方法 | |
| JPH04206777A (ja) | 半導体記憶装置 | |
| JPS63200528A (ja) | 半導体装置の製造方法 | |
| WO2005122246A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR930004347B1 (ko) | 불휘발성 반도체 메모리 소자의 제조방법 | |
| KR101051688B1 (ko) | 비휘발성메모리 및 그의 제조 방법 | |
| JPH1154639A (ja) | 不揮発性半導体記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |