JP2656986B2 - 不揮発性半導体記憶装置の製造方法 - Google Patents
不揮発性半導体記憶装置の製造方法Info
- Publication number
- JP2656986B2 JP2656986B2 JP1258373A JP25837389A JP2656986B2 JP 2656986 B2 JP2656986 B2 JP 2656986B2 JP 1258373 A JP1258373 A JP 1258373A JP 25837389 A JP25837389 A JP 25837389A JP 2656986 B2 JP2656986 B2 JP 2656986B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate insulating
- insulating film
- gate
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、フローティングゲート型不揮発性半導体記
憶装置の製造方法に関する。さらに詳細には、繰り返し
書き込み消去による特性劣化やゲート絶縁膜破壊を抑
え、実使用レベルでの最大書き込み消去回数を向上させ
ることが可能な不揮発性半導体記憶装置の製造方法に関
する。
憶装置の製造方法に関する。さらに詳細には、繰り返し
書き込み消去による特性劣化やゲート絶縁膜破壊を抑
え、実使用レベルでの最大書き込み消去回数を向上させ
ることが可能な不揮発性半導体記憶装置の製造方法に関
する。
［従来の技術］ 近年、ユーザー側で半導体装置内のROMに情報を電気
的に自由にプログラムできるという利点から、不揮発性
半導体記憶装置がよく用いられているようになってき
た。特に、フローティングゲート型のものは記憶保持性
に優れていること、また製造プロセスに特殊な工程が少
なく作りやすいこと等の利点により、大きな発展が見込
まれている。
的に自由にプログラムできるという利点から、不揮発性
半導体記憶装置がよく用いられているようになってき
た。特に、フローティングゲート型のものは記憶保持性
に優れていること、また製造プロセスに特殊な工程が少
なく作りやすいこと等の利点により、大きな発展が見込
まれている。
以下、半導体基板とフローティングゲートとの間のゲ
ート絶縁膜が酸化シリコン膜のみで構成されている従来
のフローティングゲート型不揮発性半導体記憶装置につ
いて説明する。
ート絶縁膜が酸化シリコン膜のみで構成されている従来
のフローティングゲート型不揮発性半導体記憶装置につ
いて説明する。
第２図は従来のフローティングゲート型不揮発性半導
体記憶装置の単体メモリーセル部の断面図を示したもの
である。１はＰ型半導体基板、２は酸化シリコン膜によ
って形成された第１のゲート絶縁膜、３はポリシリコン
によって形成されたフローティングゲート電極、４は酸
化シリコン膜によって形成された第２のゲート絶縁膜、
５はポリシリコンによって形成されたコントロールゲー
ト電極、６及び７はＮ型不純物の拡散によって形成され
たソース領域及びドレイン領域である。
体記憶装置の単体メモリーセル部の断面図を示したもの
である。１はＰ型半導体基板、２は酸化シリコン膜によ
って形成された第１のゲート絶縁膜、３はポリシリコン
によって形成されたフローティングゲート電極、４は酸
化シリコン膜によって形成された第２のゲート絶縁膜、
５はポリシリコンによって形成されたコントロールゲー
ト電極、６及び７はＮ型不純物の拡散によって形成され
たソース領域及びドレイン領域である。
以上のように構成されたフローティングゲート型不揮
発性半導体記憶装置について、以下に書き込み時におけ
る動作を説明する。
発性半導体記憶装置について、以下に書き込み時におけ
る動作を説明する。
コントロールゲート５に12.5Vのゲート電圧（ＶG）
を、ドレイン７に10Vのドレイン電圧（ＶD）を、ソース
６及び基板１にOVのソース電圧（Vs）及び基板電圧（Vs
ub）をそれぞれ印加する。この時、ドレイン近傍ではア
バランシェブレークダウンが起こり、発生した高エネル
ギーを有するホットエレクトロンの一部がコントロール
ゲートに印加された正の高電圧に引き寄せられ、第１の
ゲート絶縁膜によるエネルギーギャップを飛び越えてフ
ローティングゲート電極３に入る。一度フローティング
ゲートに入ったエレクトロンは第１及び第２のゲート絶
縁膜によるエネルギー障壁に囲まれ、フローティングゲ
ート内に半永久的に閉じ込められる。この閉じ込められ
たエレクトロンの作用で半導体表面のゲート部分にホー
ルが引き寄せられ、エレクトロンが基板内部へ押し出さ
れるため、閾値電圧が変化する。この閾値電圧の変化
（書き込み前の閾値電圧との差）を利用して不揮発性の
記憶を行なっている。
を、ドレイン７に10Vのドレイン電圧（ＶD）を、ソース
６及び基板１にOVのソース電圧（Vs）及び基板電圧（Vs
ub）をそれぞれ印加する。この時、ドレイン近傍ではア
バランシェブレークダウンが起こり、発生した高エネル
ギーを有するホットエレクトロンの一部がコントロール
ゲートに印加された正の高電圧に引き寄せられ、第１の
ゲート絶縁膜によるエネルギーギャップを飛び越えてフ
ローティングゲート電極３に入る。一度フローティング
ゲートに入ったエレクトロンは第１及び第２のゲート絶
縁膜によるエネルギー障壁に囲まれ、フローティングゲ
ート内に半永久的に閉じ込められる。この閉じ込められ
たエレクトロンの作用で半導体表面のゲート部分にホー
ルが引き寄せられ、エレクトロンが基板内部へ押し出さ
れるため、閾値電圧が変化する。この閾値電圧の変化
（書き込み前の閾値電圧との差）を利用して不揮発性の
記憶を行なっている。
［発明が解決しようとする課題］ 上記書き込み時動作のところで示したように、書き込
みはアバランシェブレークダウン時に発生したホットエ
レクトロンを利用しており、ホットエレクトロンは第１
のゲート酸化膜中を通過することになる。
みはアバランシェブレークダウン時に発生したホットエ
レクトロンを利用しており、ホットエレクトロンは第１
のゲート酸化膜中を通過することになる。
一方、消去は紫外線のエネルギーを利用してフローテ
ィングゲート内に蓄積したエレクトロンを励起し、その
大部分を再び第１のゲート絶縁膜中を通して半導体基板
内にもどすことになる。
ィングゲート内に蓄積したエレクトロンを励起し、その
大部分を再び第１のゲート絶縁膜中を通して半導体基板
内にもどすことになる。
従って、繰り返し書き込み消去回数が増してくると、
第１のゲート絶縁膜中を通過するエレクトロンの総数が
増し、通過中に酸化シリコン膜のシリコンダングリング
ボンド等に次第にトラップされていき、これによる閾値
電圧のシフトが発生する。すなわち、書き込み時におい
て、酸化シリコン膜中にトラップされたエレクトロンに
よりフローティングゲートへ入るべき新たなホットエレ
クトロンの膜中通過が抑制され、書き込み動作後の十分
な閾値電圧のシフトがなく、場合によっては読み出し不
可能となり得る。
第１のゲート絶縁膜中を通過するエレクトロンの総数が
増し、通過中に酸化シリコン膜のシリコンダングリング
ボンド等に次第にトラップされていき、これによる閾値
電圧のシフトが発生する。すなわち、書き込み時におい
て、酸化シリコン膜中にトラップされたエレクトロンに
よりフローティングゲートへ入るべき新たなホットエレ
クトロンの膜中通過が抑制され、書き込み動作後の十分
な閾値電圧のシフトがなく、場合によっては読み出し不
可能となり得る。
また、大量のエレクトロンの膜中通過によって、酸化
シリコン膜そのものの劣化、破壊が発生し易くなる。
シリコン膜そのものの劣化、破壊が発生し易くなる。
本発明は、従来技術における前記課題を解決するため
になされたものであり、繰り返し書き込み消去による特
性劣化やゲート絶縁膜破壊を抑え、実用可能な最大書き
込み消去回数を向上させることが可能なフローティング
ゲート型不揮発性半導体記憶装置の製造方法を提供する
ことを目的とする。
になされたものであり、繰り返し書き込み消去による特
性劣化やゲート絶縁膜破壊を抑え、実用可能な最大書き
込み消去回数を向上させることが可能なフローティング
ゲート型不揮発性半導体記憶装置の製造方法を提供する
ことを目的とする。
［課題を解決するための手段］ 前記目的を達成するため、本発明に係る不揮発性半導
体記憶装置の製造方法は、フローティングゲート型不揮
発性半導体記憶装置の製造方法であって、半導体基板上
に第１の酸化シリコン膜と窒化シリコン膜を順次成膜し
て、第１のゲート絶縁膜を形成する工程と、前記第１の
ゲート絶縁膜上にポリシリコンからなるフローティング
ゲート膜を形成する工程と、O2/N2混合ガス雰囲気中で
希釈酸化を行うことにより、前記フローティングゲート
膜上に第２の酸化シリコン膜を成膜して、第２のゲート
絶縁膜を形成する工程と、前記第２のゲート絶縁膜上に
ポリシリコンからなるコントロールゲート膜を形成する
工程と、前記コントロールゲート膜、第２のゲート絶縁
膜、フローティングゲート膜及び第１のゲート絶縁膜を
エッチングすることにより、所望のメモリーセルゲート
パターンを形成する工程と、保護膜として紫外光を透過
するプラズマ酸窒化シリコン膜を形成する工程とを備え
たことを特徴とする。
体記憶装置の製造方法は、フローティングゲート型不揮
発性半導体記憶装置の製造方法であって、半導体基板上
に第１の酸化シリコン膜と窒化シリコン膜を順次成膜し
て、第１のゲート絶縁膜を形成する工程と、前記第１の
ゲート絶縁膜上にポリシリコンからなるフローティング
ゲート膜を形成する工程と、O2/N2混合ガス雰囲気中で
希釈酸化を行うことにより、前記フローティングゲート
膜上に第２の酸化シリコン膜を成膜して、第２のゲート
絶縁膜を形成する工程と、前記第２のゲート絶縁膜上に
ポリシリコンからなるコントロールゲート膜を形成する
工程と、前記コントロールゲート膜、第２のゲート絶縁
膜、フローティングゲート膜及び第１のゲート絶縁膜を
エッチングすることにより、所望のメモリーセルゲート
パターンを形成する工程と、保護膜として紫外光を透過
するプラズマ酸窒化シリコン膜を形成する工程とを備え
たことを特徴とする。
また、前記本発明の不揮発性半導体記憶装置の製造方
法においては、窒化シリコン膜を成膜した後、前記窒化
シリコン膜の表面の酸化を行って第３の酸化シリコン膜
を成膜し、前記第３の酸化シリコン膜上にフローティン
グゲート膜を形成するのが好ましい。
法においては、窒化シリコン膜を成膜した後、前記窒化
シリコン膜の表面の酸化を行って第３の酸化シリコン膜
を成膜し、前記第３の酸化シリコン膜上にフローティン
グゲート膜を形成するのが好ましい。
［作用］ 前記本発明の不揮発性半導体記憶装置の製造方法によ
れば、第１のゲート絶縁膜を、第１の酸化シリコン膜と
窒化シリコン膜を順次成膜することによって形成するよ
うにしたので、窒化シリコン膜の高誘電率性により、繰
り返し書き込み消去に対する耐性が向上すると共に、閾
値電圧のシフトを抑制し、さらにゲート絶縁膜破壊を抑
制することができる。また、O2/N2混合ガス雰囲気中で
希釈酸化を行うことにより、フローティングゲート膜上
に第２の酸化シリコン膜を成膜して、第２のゲート絶縁
膜を形成する工程を備えているため、O2/N2混合ガス比
を制御することによって酸化速度を容易に制御すること
ができる。従って、膜厚の制御が容易で、かつ、緻密な
膜質を有する第２のゲート絶縁膜を得ることができる。
その結果、繰り返し書き込み消去に対する耐性が向上
し、ゲート絶縁膜破壊を抑制することができる。さら
に、保護膜として紫外光を透過するプラズマ酸窒化シリ
コン膜を形成する工程を備えているので、プラズマ酸窒
化シリコン膜のＯ（酸素）とＮ（窒素）の成分比を制御
することにより、消去用紫外光の透過率の良好な保護膜
を得ることができる。その結果、消去時間の短縮を図る
ことができると共に、確実な消去を行うことができる。
また、プラズマ酸窒化シリコン膜によって耐湿性が向上
し、かつ、トラップによる閾値電圧のシフトを抑制する
ことができるので、信頼性の向上を図ることができる。
れば、第１のゲート絶縁膜を、第１の酸化シリコン膜と
窒化シリコン膜を順次成膜することによって形成するよ
うにしたので、窒化シリコン膜の高誘電率性により、繰
り返し書き込み消去に対する耐性が向上すると共に、閾
値電圧のシフトを抑制し、さらにゲート絶縁膜破壊を抑
制することができる。また、O2/N2混合ガス雰囲気中で
希釈酸化を行うことにより、フローティングゲート膜上
に第２の酸化シリコン膜を成膜して、第２のゲート絶縁
膜を形成する工程を備えているため、O2/N2混合ガス比
を制御することによって酸化速度を容易に制御すること
ができる。従って、膜厚の制御が容易で、かつ、緻密な
膜質を有する第２のゲート絶縁膜を得ることができる。
その結果、繰り返し書き込み消去に対する耐性が向上
し、ゲート絶縁膜破壊を抑制することができる。さら
に、保護膜として紫外光を透過するプラズマ酸窒化シリ
コン膜を形成する工程を備えているので、プラズマ酸窒
化シリコン膜のＯ（酸素）とＮ（窒素）の成分比を制御
することにより、消去用紫外光の透過率の良好な保護膜
を得ることができる。その結果、消去時間の短縮を図る
ことができると共に、確実な消去を行うことができる。
また、プラズマ酸窒化シリコン膜によって耐湿性が向上
し、かつ、トラップによる閾値電圧のシフトを抑制する
ことができるので、信頼性の向上を図ることができる。
また、前記本発明の不揮発性半導体記憶装置の製造方
法において、窒化シリコン膜を成膜した後、前記窒化シ
リコン膜の表面の酸化を行って第３の酸化シリコン膜を
成膜し、前記第３の酸化シリコン膜上にフローティング
ゲート膜を形成するという好ましい例によれば、第１の
ゲート絶縁膜とフローティングゲート膜との密着性を向
上させることができる。
法において、窒化シリコン膜を成膜した後、前記窒化シ
リコン膜の表面の酸化を行って第３の酸化シリコン膜を
成膜し、前記第３の酸化シリコン膜上にフローティング
ゲート膜を形成するという好ましい例によれば、第１の
ゲート絶縁膜とフローティングゲート膜との密着性を向
上させることができる。
［実施例］ 以下、本発明の一実施例における不揮発性半導体記憶
装置の製造方法について図面を参照しながら説明する。
尚、本発明は下記の実施例に限定されるものではない。
装置の製造方法について図面を参照しながら説明する。
尚、本発明は下記の実施例に限定されるものではない。
第１図（ａ）〜（ｄ）は、本発明の一実施例における
フローティングゲート型不揮発性半導体記憶装置の製造
工程ごとの断面図である。
フローティングゲート型不揮発性半導体記憶装置の製造
工程ごとの断面図である。
第１図（ａ）に示すように、Ｐ型半導体基板11上に、
通常のLOCOS法により素子分離領域12とトランジスタ形
成領域13を形成する。次いで、通常の熱酸化法により約
20nmの酸化シリコン膜14を成長させる。さらに、NH3ガ
スとSiH2Cl2ガスを用いて通常の減圧CVD法により約10nm
の窒化シリコン膜15を成長させ、第１のゲート絶縁膜領
域を形成する。このように第１のゲート絶縁膜を、酸化
シリコン膜14と窒化シリコン膜15を順次成膜することに
よって形成するようにしたので、窒化シリコン膜15の高
誘電率性により、繰り返し書き込み消去に対する耐性が
向上すると共に、閾値電圧のシフトを抑制し、さらにゲ
ート絶縁膜破壊を抑制することができる。
通常のLOCOS法により素子分離領域12とトランジスタ形
成領域13を形成する。次いで、通常の熱酸化法により約
20nmの酸化シリコン膜14を成長させる。さらに、NH3ガ
スとSiH2Cl2ガスを用いて通常の減圧CVD法により約10nm
の窒化シリコン膜15を成長させ、第１のゲート絶縁膜領
域を形成する。このように第１のゲート絶縁膜を、酸化
シリコン膜14と窒化シリコン膜15を順次成膜することに
よって形成するようにしたので、窒化シリコン膜15の高
誘電率性により、繰り返し書き込み消去に対する耐性が
向上すると共に、閾値電圧のシフトを抑制し、さらにゲ
ート絶縁膜破壊を抑制することができる。
次に、第１図（ｂ）に示すように、フローティングゲ
ートとなる第１のポリシリコン膜16を通常のCVD法によ
り約300nm成長させ、リンドープを行なう。引き続きO2/
N2混合ガス雰囲気中で希釈酸化を行ない、第１のポリシ
リコン膜16上に約40nmの酸化シリコン膜（第２のゲート
絶縁膜）17を形成する。このようにO2/N2混合ガス雰囲
気中で希釈酸化を行うことにより、フローティングゲー
トとなる第１のポリシリコン膜16上に第２のゲート絶縁
膜となる酸化シリコン膜17を成膜するようにしたので、
O2/N2混合ガス比を抑制することによって酸化速度を容
易に制御することができる。従って、膜厚の制御が容易
で、かつ、緻密な膜質を有する第２のゲート絶縁膜を得
ることができる。その結果、繰り返し書き込み消去に対
する耐性が向上し、ゲート絶縁膜破壊を抑制することが
できる。次いで、コントロールゲートとなる第２のポリ
シリコン膜18を通常のCVD法により約400nm成長させ、リ
ンドープを行なう。
ートとなる第１のポリシリコン膜16を通常のCVD法によ
り約300nm成長させ、リンドープを行なう。引き続きO2/
N2混合ガス雰囲気中で希釈酸化を行ない、第１のポリシ
リコン膜16上に約40nmの酸化シリコン膜（第２のゲート
絶縁膜）17を形成する。このようにO2/N2混合ガス雰囲
気中で希釈酸化を行うことにより、フローティングゲー
トとなる第１のポリシリコン膜16上に第２のゲート絶縁
膜となる酸化シリコン膜17を成膜するようにしたので、
O2/N2混合ガス比を抑制することによって酸化速度を容
易に制御することができる。従って、膜厚の制御が容易
で、かつ、緻密な膜質を有する第２のゲート絶縁膜を得
ることができる。その結果、繰り返し書き込み消去に対
する耐性が向上し、ゲート絶縁膜破壊を抑制することが
できる。次いで、コントロールゲートとなる第２のポリ
シリコン膜18を通常のCVD法により約400nm成長させ、リ
ンドープを行なう。
次に、第１図（ｃ）に示すように、通常のフォトリソ
グラフィー技術、ドライ及びウェットエッチング技術を
駆使し、レジストをマスクとして第２のポリシリコン膜
18、酸化シリコン膜17、第１のポリシリコン膜16、窒化
シリコン膜15、酸化シリコン膜14のエッチングを行い、
所望のメモリーセルゲート構造を形成する。次いで、レ
ジストを除去し、通常のセルファライン法によりＮ型ソ
ース領域19及びＮ型ドレイン領域20を砒素イオン注入に
より形成する。
グラフィー技術、ドライ及びウェットエッチング技術を
駆使し、レジストをマスクとして第２のポリシリコン膜
18、酸化シリコン膜17、第１のポリシリコン膜16、窒化
シリコン膜15、酸化シリコン膜14のエッチングを行い、
所望のメモリーセルゲート構造を形成する。次いで、レ
ジストを除去し、通常のセルファライン法によりＮ型ソ
ース領域19及びＮ型ドレイン領域20を砒素イオン注入に
より形成する。
次に、第１図（ｄ）に示すように、通常の熱酸化法や
CVD法により層間絶縁膜21を形成し、その後、通常のフ
ォトリソグラフィー技術とエッチング技術を用いてコン
タクトホール22及びアルミ配線23を形成し、保護膜とし
て紫外光を透過するプラズマ酸窒化シリコン膜24を成長
させる。このように保護膜として紫外光を透過するプラ
ズマ酸窒化シリコン膜24を成長させるようにしたので、
プラズマ酸窒化シリコン膜24のＯ（酸素）とＮ（窒素）
の成分比を制御することにより、消去用紫外光の透過率
の良好な保護膜を得ることができる。その結果、消去時
間の短縮を図ることができると共に、確実な消去を行う
ことができる。また、プラズマ酸窒化シリコン膜24によ
って耐湿性が向上し、かつ、トラップによる閾値電圧の
シフトを抑制することができるので、信頼性の向上を図
ることができる。
CVD法により層間絶縁膜21を形成し、その後、通常のフ
ォトリソグラフィー技術とエッチング技術を用いてコン
タクトホール22及びアルミ配線23を形成し、保護膜とし
て紫外光を透過するプラズマ酸窒化シリコン膜24を成長
させる。このように保護膜として紫外光を透過するプラ
ズマ酸窒化シリコン膜24を成長させるようにしたので、
プラズマ酸窒化シリコン膜24のＯ（酸素）とＮ（窒素）
の成分比を制御することにより、消去用紫外光の透過率
の良好な保護膜を得ることができる。その結果、消去時
間の短縮を図ることができると共に、確実な消去を行う
ことができる。また、プラズマ酸窒化シリコン膜24によ
って耐湿性が向上し、かつ、トラップによる閾値電圧の
シフトを抑制することができるので、信頼性の向上を図
ることができる。
以上のような製造工程を経て本発明によるフローティ
ングゲート型不揮発性半導体記憶装置が形成される。
ングゲート型不揮発性半導体記憶装置が形成される。
尚、本実施例においては、第１のゲート絶縁膜とし
て、酸化シリコン膜14と窒化シリコン膜15の積層構造を
適用した場合を例に挙げて説明したが、フローティング
ゲートとなる第１のポリシリコン膜16との密着性を向上
させるために、窒化シリコン膜15を形成した後、熱酸化
によって窒化シリコン膜15の表面を数nm程度酸化した、
３層積層構造を適用しても同様の効果が得られる。
て、酸化シリコン膜14と窒化シリコン膜15の積層構造を
適用した場合を例に挙げて説明したが、フローティング
ゲートとなる第１のポリシリコン膜16との密着性を向上
させるために、窒化シリコン膜15を形成した後、熱酸化
によって窒化シリコン膜15の表面を数nm程度酸化した、
３層積層構造を適用しても同様の効果が得られる。
［発明の効果］ 以上のように、本発明によれば、第１のゲート絶縁膜
を、第１の酸化シリコン膜と窒化シリコン膜を順次成膜
することによって形成するようにしたので、窒化シリコ
ン膜の高誘電率性により、繰り返し書き込み消去に対す
る耐性が向上すると共に、閾値電圧のシフトを抑制し、
さらにゲート絶縁膜破壊を抑制することができる。ま
た、O2/N2混合ガス雰囲気中で希釈酸化を行うことによ
り、フローティングゲート膜上に第２の酸化シリコン膜
を成膜して、第２のゲート絶縁膜を形成する工程を備え
ているため、O2/N2混合ガス比を制御することによって
酸化速度を容易に制御することができる。このため、膜
厚の制御が容易で、かつ、緻密な膜質を有する第２のゲ
ート絶縁膜を得ることができる。その結果、繰り返し書
き込み消去に対する耐性が向上し、ゲート絶縁膜破壊を
抑制することができる。従って、実使用レベルでの最大
書き込み消去回数を向上させることのできる優れた不揮
発性半導体記憶装置を実現することができる。さらに、
保護膜として紫外光を透過するプラズマ酸窒化シリコン
膜を形成する工程を備えているので、プラズマ酸窒化シ
リコン膜のＯ（酸素）とＮ（窒素）の成分比を制御する
ことにより、消去用紫外光の透過率の良好な保護膜を得
ることができる。その結果、消去時間の短縮を図ること
ができると共に、確実な消去を行うことができる。ま
た、プラズマ酸窒化シリコン膜によって耐湿性が向上
し、かつ、トラップによる閾値電圧のシフトを抑制する
ことができるので、信頼性の向上を図ることができる。
を、第１の酸化シリコン膜と窒化シリコン膜を順次成膜
することによって形成するようにしたので、窒化シリコ
ン膜の高誘電率性により、繰り返し書き込み消去に対す
る耐性が向上すると共に、閾値電圧のシフトを抑制し、
さらにゲート絶縁膜破壊を抑制することができる。ま
た、O2/N2混合ガス雰囲気中で希釈酸化を行うことによ
り、フローティングゲート膜上に第２の酸化シリコン膜
を成膜して、第２のゲート絶縁膜を形成する工程を備え
ているため、O2/N2混合ガス比を制御することによって
酸化速度を容易に制御することができる。このため、膜
厚の制御が容易で、かつ、緻密な膜質を有する第２のゲ
ート絶縁膜を得ることができる。その結果、繰り返し書
き込み消去に対する耐性が向上し、ゲート絶縁膜破壊を
抑制することができる。従って、実使用レベルでの最大
書き込み消去回数を向上させることのできる優れた不揮
発性半導体記憶装置を実現することができる。さらに、
保護膜として紫外光を透過するプラズマ酸窒化シリコン
膜を形成する工程を備えているので、プラズマ酸窒化シ
リコン膜のＯ（酸素）とＮ（窒素）の成分比を制御する
ことにより、消去用紫外光の透過率の良好な保護膜を得
ることができる。その結果、消去時間の短縮を図ること
ができると共に、確実な消去を行うことができる。ま
た、プラズマ酸窒化シリコン膜によって耐湿性が向上
し、かつ、トラップによる閾値電圧のシフトを抑制する
ことができるので、信頼性の向上を図ることができる。
第１図（ａ）〜（ｄ）は、本発明の一実施例におけるフ
ローティングゲート型不揮発性半導体記憶装置の製造工
程ごとの断面図、第２図は、第１のゲート絶縁膜が酸化
シリコン膜のみで構成された従来のフローティングゲー
ト型不揮発性半導体記憶装置の断面図である。 1:P型半導体基板 2:酸化シリコン膜（第１ゲート絶縁膜） 3:ポリシリコン膜（フローティングゲート電極） 4:酸化シリコン膜（第２ゲート絶縁膜） 5:ポリシリコン膜（コントロールゲート電極） 6:N型ソース領域、7:N型ドレイン領域 ＶG：ゲート電圧、ＶD：ドレイン電圧 ＶS：ソース電圧、Vsub:基板電圧 11:P型半導体基板、12:素子分離領域 13:トランジスタ形成領域 14:酸化シリコン膜、15:窒化シリコン膜 16:第１のポリシリコン膜 17:酸化シリコン膜、18:第２のポリシリコン膜 19:N型ソース領域、20:N型ドレイン領域 21:層間絶縁膜、22:コンタクトホール 23:アルミ配線、24:プラズマ酸窒化シリコン膜（保護
膜）
ローティングゲート型不揮発性半導体記憶装置の製造工
程ごとの断面図、第２図は、第１のゲート絶縁膜が酸化
シリコン膜のみで構成された従来のフローティングゲー
ト型不揮発性半導体記憶装置の断面図である。 1:P型半導体基板 2:酸化シリコン膜（第１ゲート絶縁膜） 3:ポリシリコン膜（フローティングゲート電極） 4:酸化シリコン膜（第２ゲート絶縁膜） 5:ポリシリコン膜（コントロールゲート電極） 6:N型ソース領域、7:N型ドレイン領域 ＶG：ゲート電圧、ＶD：ドレイン電圧 ＶS：ソース電圧、Vsub:基板電圧 11:P型半導体基板、12:素子分離領域 13:トランジスタ形成領域 14:酸化シリコン膜、15:窒化シリコン膜 16:第１のポリシリコン膜 17:酸化シリコン膜、18:第２のポリシリコン膜 19:N型ソース領域、20:N型ドレイン領域 21:層間絶縁膜、22:コンタクトホール 23:アルミ配線、24:プラズマ酸窒化シリコン膜（保護
膜）
Claims (2)
- 【請求項１】フローティングゲート型不揮発性半導体記
憶装置の製造方法であって、半導体基板上に第１の酸化
シリコン膜と窒化シリコン膜を順次成膜して、第１のゲ
ート絶縁膜を形成する工程と、前記第１のゲート絶縁膜
上にポリシリコンからなるフローティングゲート膜を形
成する工程と、O2/N2混合ガス雰囲気中で希釈酸化を行
うことにより、前記フローティングゲート膜上に第２の
酸化シリコン膜を成膜して、第２のゲート絶縁膜を形成
する工程と、前記第２のゲート絶縁膜上にポリシリコン
からなるコントロールゲート膜を形成する工程と、前記
コントロールゲート膜、第２のゲート絶縁膜、フローテ
ィングゲート膜及び第１のゲート絶縁膜をエッチングす
ることにより、所望のメモリーセルゲートパターンを形
成する工程と、保護膜として紫外光を透過するプラズマ
酸窒化シリコン膜を形成する工程とを備えたことを特徴
とする不揮発性半導体記憶装置の製造方法。 - 【請求項２】窒化シリコン膜を成膜した後、前記窒化シ
リコン膜の表面の酸化を行って第３の酸化シリコン膜を
成膜し、前記第３の酸化シリコン膜上にフローティング
ゲート膜を形成する請求項１に記載の不揮発性半導体記
憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1258373A JP2656986B2 (ja) | 1989-10-02 | 1989-10-02 | 不揮発性半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1258373A JP2656986B2 (ja) | 1989-10-02 | 1989-10-02 | 不揮発性半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03119765A JPH03119765A (ja) | 1991-05-22 |
| JP2656986B2 true JP2656986B2 (ja) | 1997-09-24 |
Family
ID=17319347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1258373A Expired - Lifetime JP2656986B2 (ja) | 1989-10-02 | 1989-10-02 | 不揮発性半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2656986B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1840947A2 (en) * | 2006-03-31 | 2007-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US7692232B2 (en) | 2006-03-21 | 2010-04-06 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US7723773B2 (en) | 2006-02-10 | 2010-05-25 | Semiconductor Energy Laboratory Co., Ltd | Nonvolatile semiconductor storage device and manufacturing method thereof |
| US7786526B2 (en) | 2006-03-31 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US8022460B2 (en) | 2006-03-31 | 2011-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US8212302B2 (en) | 2006-03-21 | 2012-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| CN101043038B (zh) * | 2006-03-21 | 2012-08-22 | 株式会社半导体能源研究所 | 非易失性半导体存储装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005311300A (ja) | 2004-03-26 | 2005-11-04 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP4851740B2 (ja) * | 2005-06-30 | 2012-01-11 | 株式会社東芝 | 半導体装置およびその製造方法 |
| EP1837900A3 (en) | 2006-03-21 | 2008-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| JP2007288175A (ja) * | 2006-03-21 | 2007-11-01 | Semiconductor Energy Lab Co Ltd | 不揮発性半導体記憶装置 |
| JP5466815B2 (ja) * | 2006-03-31 | 2014-04-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2007294911A (ja) * | 2006-03-31 | 2007-11-08 | Semiconductor Energy Lab Co Ltd | 不揮発性半導体記憶装置 |
| US7554854B2 (en) | 2006-03-31 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for deleting data from NAND type nonvolatile memory |
| JP5483659B2 (ja) * | 2006-03-31 | 2014-05-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5955071A (ja) * | 1982-09-24 | 1984-03-29 | Hitachi Micro Comput Eng Ltd | 不揮発性半導体装置 |
| JPH0746704B2 (ja) * | 1986-05-15 | 1995-05-17 | 松下電子工業株式会社 | 半導体記憶装置 |
| JP2755578B2 (ja) * | 1987-08-27 | 1998-05-20 | 株式会社東芝 | 書換え可能形読出し専用メモリ |
| JPH01152672A (ja) * | 1987-12-09 | 1989-06-15 | Sharp Corp | 不揮発性半導体記憶装置 |
| JPH0376272A (ja) * | 1989-08-18 | 1991-04-02 | Seiko Instr Inc | 絶縁ゲート型電界効果トランジスタ |
-
1989
- 1989-10-02 JP JP1258373A patent/JP2656986B2/ja not_active Expired - Lifetime
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7723773B2 (en) | 2006-02-10 | 2010-05-25 | Semiconductor Energy Laboratory Co., Ltd | Nonvolatile semiconductor storage device and manufacturing method thereof |
| US8338257B2 (en) | 2006-02-10 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor storage device and manufacturing method thereof |
| CN101017852B (zh) * | 2006-02-10 | 2012-07-18 | 株式会社半导体能源研究所 | 非易失性半导体存储装置以及其制造方法 |
| CN101043038B (zh) * | 2006-03-21 | 2012-08-22 | 株式会社半导体能源研究所 | 非易失性半导体存储装置 |
| US8212302B2 (en) | 2006-03-21 | 2012-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US7692232B2 (en) | 2006-03-21 | 2010-04-06 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| TWI416738B (zh) * | 2006-03-21 | 2013-11-21 | Semiconductor Energy Lab | 非揮發性半導體記憶體裝置 |
| US8729620B2 (en) | 2006-03-21 | 2014-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US7786526B2 (en) | 2006-03-31 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US7842992B2 (en) | 2006-03-31 | 2010-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device having floating gate that includes two layers |
| US8022460B2 (en) | 2006-03-31 | 2011-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| EP1840947A2 (en) * | 2006-03-31 | 2007-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| EP1840947A3 (en) * | 2006-03-31 | 2008-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| CN101047192B (zh) * | 2006-03-31 | 2013-03-13 | 株式会社半导体能源研究所 | 非易失性半导体存储器件 |
| CN101047191B (zh) * | 2006-03-31 | 2013-03-13 | 株式会社半导体能源研究所 | 非易失性半导体存储装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03119765A (ja) | 1991-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5045488A (en) | Method of manufacturing a single transistor non-volatile, electrically alterable semiconductor memory device | |
| US5242848A (en) | Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device | |
| US5278087A (en) | Method of making a single transistor non-volatile electrically alterable semiconductor memory device with a re-crystallized floating gate | |
| US6063666A (en) | RTCVD oxide and N2 O anneal for top oxide of ONO film | |
| JP2656986B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US20100059808A1 (en) | Nonvolatile memories with charge trapping dielectric modified at the edges | |
| JP2633571B2 (ja) | 紫外線消去型不揮発性半導体装置 | |
| US4011576A (en) | Nonvolatile semiconductor memory devices | |
| US6608347B2 (en) | Semiconductor device and method of manufacturing the same | |
| WO1992018980A1 (en) | A single transistor non-volatile electrically alterable semiconductor memory device | |
| KR930001888B1 (ko) | 불휘발성 반도체 기억장치 | |
| US6906391B2 (en) | Semiconductor device having silicon oxide film | |
| JP2002009181A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP3780057B2 (ja) | 半導体装置の製造方法 | |
| JPH0227773A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH09330988A (ja) | 積層ゲート型不揮発性半導体記憶装置 | |
| JP2755578B2 (ja) | 書換え可能形読出し専用メモリ | |
| JPH08288412A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR950006232B1 (ko) | 플래쉬 이이피롬 및 그 제조방법 | |
| JP3185746B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH07297389A (ja) | Ｍｏｓトランジスタ | |
| JP3138538B2 (ja) | 半導体不揮発性記憶素子およびその製造方法 | |
| JP3141492B2 (ja) | 不揮発性記憶素子の製造方法 | |
| JP2536866B2 (ja) | 不揮発性記憶素子の製造方法 | |
| WO1991011026A1 (en) | Single transistor non-volatile electrically alterable semiconductor memory device with a re-crystallized floating gate |