TWI688102B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI688102B
TWI688102B TW103134270A TW103134270A TWI688102B TW I688102 B TWI688102 B TW I688102B TW 103134270 A TW103134270 A TW 103134270A TW 103134270 A TW103134270 A TW 103134270A TW I688102 B TWI688102 B TW I688102B
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
semiconductor film
oxide
transistor
Prior art date
Application number
TW103134270A
Other languages
English (en)
Other versions
TW201521205A (zh
Inventor
山崎舜平
保坂泰靖
生內俊光
肥純一
島行徳
早川昌彦
羽持貴士
平石鈴之介
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201521205A publication Critical patent/TW201521205A/zh
Application granted granted Critical
Publication of TWI688102B publication Critical patent/TWI688102B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

在使用包括氧化物半導體的電晶體的半導體裝置中，抑制電特性變動並提高可靠性。本發明的一個方式是一種半導體裝置，包括：絕緣表面上的閘極電極；與閘極電極重疊的氧化物半導體膜；在閘極電極與氧化物半導體膜之間且與氧化物半導體膜表面接觸的閘極絕緣膜；接觸於與氧化物半導體膜表面相反的面的保護膜；以及接觸於氧化物半導體膜的一對電極，其中，在閘極絕緣膜或者保護膜中，藉由加熱處理釋放的質荷比m/z=17的氣體的釋放量多於藉由加熱處理釋放的氮氧化物的釋放量。

Description

半導體裝置
本發明係關於一種物體、方法或製造方法。另外，本發明係關於一種製程(process)、機器(machine)、產品(manufacture)或組合物(composition of matter)。本發明的一個方式尤其係關於一種半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置以及其驅動方法或其製造方法。本發明的一個方式尤其係關於一種包括場效應電晶體的半導體裝置。
注意，在本說明書等中，半導體裝置是指藉由利用半導體特性能夠發揮作用的所有裝置。除了電晶體等半導體元件之外，半導體電路、算術裝置、記憶體裝置是半導體裝置的一個方式。攝像裝置、顯示裝置、液晶顯示裝置、發光裝置、電光裝置、發電裝置(包括薄膜太陽能電池、有機薄膜太陽能電池等)及電子裝置有時包括半導體裝置。
用於以液晶顯示裝置或發光顯示裝置為代表 的大多數平板顯示器的電晶體利用形成在玻璃基板上的非晶矽、單晶矽或多晶矽等矽半導體而構成。此外，使用該矽半導體的電晶體也用於積體電路(IC)等。
近年來，將呈現半導體特性的金屬氧化物用於電晶體來代替矽半導體的技術受到矚目。注意，在本說明書中，將呈現半導體特性的金屬氧化物稱為氧化物半導體。
例如，已公開了作為氧化物半導體使用氧化鋅或In-Ga-Zn類氧化物來製造電晶體並將該電晶體用於顯示裝置的像素的切換元件等的技術(參照專利文獻1及專利文獻2)。
已經指出，尤其在氧化物半導體中氫是載子供應源。因此，需要採取某些措施來防止在形成氧化物半導體時氫混入該氧化物半導體中，並且，藉由減少氧化物半導體膜中或接觸於氧化物半導體的閘極絕緣膜中的氫含量，抑制臨界電壓的變動(參照專利文獻3)。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
[專利文獻3]日本專利申請公開第2009-224479號公報
然而，與氫同樣地，氮成為載子供應源。因此，在接觸於氧化物半導體膜的膜中包含大量的氮時，產生包括氧化物半導體膜的電晶體的電特性的變動，典型的是臨界電壓的變動。另外，有每個電晶體的電特性不均勻 的問題。
鑒於上述問題，本發明的一個方式的目的之一是在使用包括氧化物半導體的電晶體的半導體裝置中抑制電特性變動並提高可靠性。本發明的一個方式的目的之一是提供一種功耗得到降低的半導體裝置。本發明的一個方式的目的之一是提供一種新穎的半導體裝置等。注意，對上述目的的描述並不妨礙其他目的存在。注意，本發明的一個方式並不需要實現所有上述目的。上述目的外的目的從說明書、圖式、申請專利範圍等的描述中是顯而易見的，並且可以從所述描述中抽出。
本發明的一個方式是一種半導體裝置，包括：絕緣表面上的閘極電極；與閘極電極重疊的氧化物半導體膜；在閘極電極與氧化物半導體膜之間且與氧化物半導體膜表面接觸的閘極絕緣膜；接觸於與氧化物半導體膜表面相反的面的保護膜；以及接觸於氧化物半導體膜的一對電極，其中，閘極絕緣膜或者保護膜包括藉由加熱處理釋放的質荷比m/z=17的氣體的釋放量多於藉由加熱處理釋放的氮氧化物的釋放量的區域。
本發明的一個方式是一種半導體裝置，包括電晶體，該電晶體包括：絕緣表面上的閘極電極；與閘極電極重疊的氧化物半導體膜；在閘極電極與氧化物半導體膜之間且與氧化物半導體膜表面接觸的閘極絕緣膜；接觸 於與氧化物半導體膜表面相反的面的保護膜；以及接觸於氧化物半導體膜的一對電極。在示出對於應力時間的電晶體臨界電壓的變動量的雙對數圖表中，橫軸與縱軸的對數刻度的間隔相等，由臨界電壓變動量的絕對值的乘冪近似線和臨界電壓變動量的絕對值為0V時的直線形成的角度為-3°以上且小於20°，並且應力時間為0.1小時的臨界電壓變動量的絕對值為小於0.3V。注意，應力時間是指對電晶體施加電壓、溫度等負載的時間。
本發明的一個方式是一種半導體裝置，包括電晶體，該電晶體包括：絕緣表面上的閘極電極；與閘極電極重疊的氧化物半導體膜；在閘極電極與氧化物半導體膜之間且與氧化物半導體膜表面接觸的閘極絕緣膜；接觸於與氧化物半導體膜表面相反的面的保護膜；以及接觸於氧化物半導體膜的一對電極。在示出相對於應力時間的電晶體臨界電壓的變動量的圖表中，臨界電壓變動值的乘冪近似線的指數為-0.1以上且0.3以下，並且應力時間為0.1小時的臨界電壓變動量為小於0.3V。
另外，閘極絕緣膜或保護膜可以具有藉由電子自旋共振法(ESR)測定的其自旋密度為小於1×1018spins/cm3，較佳為1×1017spins/cm3以上且小於1×1018spins/cm3的區域或部分。
另外，閘極絕緣膜或保護膜具有在電子自旋共振譜中觀察到g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以 上且1.966以下的第三信號的區域或部分。此外，藉由使用X-波段的測定得到的第一信號與第二信號的分裂寬度(split width)以及第二信號與第三信號的分裂寬度分別為5mT左右。
另外，在閘極絕緣膜或保護膜的電子自旋共振光譜中，觀察到起因於氮氧化物的信號。該氮氧化物包含一氧化氮或二氧化氮。
也可以在絕緣表面與閘極電極之間設置有保護膜、氧化物半導體膜以及閘極絕緣膜。或者，也可以在絕緣表面與氧化物半導體膜之間設置有閘極電極以及閘極絕緣膜。
一對電極也可以設置於氧化物半導體膜與保護膜之間。或者，一對電極也可以設置於氧化物半導體膜與閘極絕緣膜之間。
藉由本發明的一個方式，能夠抑制包括氧化物半導體膜的電晶體的電特性變動並能夠提高其可靠性。藉由本發明的一個方式，能夠提供一種功耗得到降低的半導體裝置。藉由本發明的一個方式，能夠提供一種新穎的半導體裝置等。注意，對上述效果的描述並不妨礙其他效果存在。注意，本發明的一個方式並不需要具有所有上述效果。上述效果外的效果從說明書、圖式、申請專利範圍等的描述中是顯而易見的，並且可以從所述描述中抽出。
10‧‧‧電晶體
10a‧‧‧電晶體
10b‧‧‧電晶體
10c‧‧‧電晶體
10d‧‧‧電晶體
10e‧‧‧電晶體
10f‧‧‧電晶體
10g‧‧‧電晶體
10h‧‧‧電晶體
10i‧‧‧電晶體
10j‧‧‧電晶體
10k‧‧‧電晶體
11‧‧‧基板
13‧‧‧閘極電極
15‧‧‧閘極絕緣膜
17‧‧‧氧化物半導體膜
17a‧‧‧氧化物半導體膜
19‧‧‧電極
19a‧‧‧電極
20‧‧‧電極
20a‧‧‧電極
21‧‧‧保護膜
22‧‧‧絕緣膜
23‧‧‧氧化物絕緣膜
23a‧‧‧氧化物絕緣膜
25‧‧‧氧化物絕緣膜
27‧‧‧氮化物絕緣膜
29‧‧‧氮化物絕緣膜
31‧‧‧氧化物絕緣膜
33‧‧‧絕緣膜
35‧‧‧絕緣膜
37‧‧‧閘極電極
38‧‧‧有機絕緣膜
42‧‧‧開口部
43‧‧‧開口部
45‧‧‧多層膜
46‧‧‧氧化物半導體膜
47‧‧‧氧化物半導體膜
48‧‧‧多層膜
50‧‧‧電晶體
50a‧‧‧電晶體
50b‧‧‧電晶體
50c‧‧‧電晶體
51‧‧‧基板
53‧‧‧保護膜
55‧‧‧氧化物半導體膜
57‧‧‧電極
58‧‧‧電極
59‧‧‧閘極絕緣膜
61‧‧‧閘極電極
63‧‧‧絕緣膜
65‧‧‧氧化物絕緣膜
67‧‧‧氧化物絕緣膜
69‧‧‧氧化物絕緣膜
71‧‧‧氮化物絕緣膜
73‧‧‧氧化物半導體膜
75‧‧‧氧化物半導體膜
80‧‧‧像素電極
81‧‧‧基板
82‧‧‧共用電極
83‧‧‧液晶層
84‧‧‧絕緣膜
85‧‧‧絕緣膜
86‧‧‧發光層
110‧‧‧金屬氧化物膜
211‧‧‧基板
213‧‧‧閘極電極
215‧‧‧閘極絕緣膜
217‧‧‧氧化物半導體膜
219‧‧‧電極
220‧‧‧電極
221‧‧‧保護膜
231‧‧‧基板
233‧‧‧閘極電極
235‧‧‧閘極絕緣膜
237‧‧‧氧化物半導體膜
239‧‧‧絕緣膜
241‧‧‧電極
242‧‧‧電極
243‧‧‧閘極絕緣膜
245‧‧‧閘極電極
310‧‧‧電子槍室
312‧‧‧光學系統
314‧‧‧樣本室
316‧‧‧光學系統
318‧‧‧拍攝裝置
320‧‧‧觀察室
322‧‧‧膠片室
324‧‧‧電子
328‧‧‧物質
332‧‧‧螢光板
900‧‧‧基板
901‧‧‧像素部
902‧‧‧掃描線驅動電路
903‧‧‧掃描線驅動電路
904‧‧‧信號線驅動電路
910‧‧‧電容佈線
912‧‧‧閘極佈線
913‧‧‧閘極佈線
914‧‧‧汲極電極
916‧‧‧電晶體
917‧‧‧電晶體
918‧‧‧液晶元件
919‧‧‧液晶元件
920‧‧‧像素
921‧‧‧開關電晶體
922‧‧‧驅動電晶體
923‧‧‧電容元件
924‧‧‧發光元件
925‧‧‧信號線
926‧‧‧掃描線
927‧‧‧電源線
928‧‧‧共用電極
1001‧‧‧主體
1002‧‧‧外殼
1003a‧‧‧顯示部
1003b‧‧‧顯示部
1004‧‧‧鍵盤按鈕
1021‧‧‧主體
1022‧‧‧固定部
1023‧‧‧顯示部
1024‧‧‧操作按鈕
1025‧‧‧外部儲存槽
1030‧‧‧外殼
1031‧‧‧外殼
1032‧‧‧顯示面板
1033‧‧‧揚聲器
1034‧‧‧麥克風
1035‧‧‧操作鍵
1036‧‧‧指向裝置
1037‧‧‧照相機用透鏡
1038‧‧‧外部連接端子
1040‧‧‧太陽能電池單元
1041‧‧‧外部儲存槽
1050‧‧‧電視機
1051‧‧‧外殼
1052‧‧‧儲存介質再現錄影部
1053‧‧‧顯示部
1054‧‧‧外部連接端子
1055‧‧‧支架
1056‧‧‧外部記憶體
5100‧‧‧顆粒
5100a‧‧‧顆粒
5100b‧‧‧顆粒
5101‧‧‧離子
5102‧‧‧氧化鋅層
5103‧‧‧粒子
5105a‧‧‧顆粒
5105a1‧‧‧區域
5105a2‧‧‧顆粒
5105b‧‧‧顆粒
5105c‧‧‧顆粒
5105d‧‧‧顆粒
5105d1‧‧‧區域
5105e‧‧‧顆粒
5120‧‧‧基板
5130‧‧‧靶材
5161‧‧‧區域
8000‧‧‧顯示模組
8001‧‧‧上蓋
8002‧‧‧下蓋
8003‧‧‧FPC
8004‧‧‧觸控面板
8005‧‧‧FPC
8006‧‧‧顯示面板
8007‧‧‧背光單元
8008‧‧‧光源
8009‧‧‧框架
8010‧‧‧印刷電路板
8011‧‧‧電池
在圖式中：圖1A至圖1C是說明電晶體的一個方式的圖；圖2是示出BT應力測試後的電晶體的臨界電壓變動量的絕對值的圖；圖3A至圖3D是說明電晶體的製造方法的一個方式的圖；圖4A和圖4B是說明電晶體的一個方式的圖；圖5A和圖5B是說明電晶體的一個方式的圖；圖6A至圖6C是說明電晶體的一個方式的圖；圖7A至圖7F是說明電晶體的一個方式的圖；圖8A至圖8C是說明電晶體的能帶結構的圖；圖9是說明電晶體的一個方式的圖；圖10A至圖10C是說明電晶體的一個方式的圖；圖11A和圖11B是說明形成能量與遷移能階的關係以及缺陷的電子配置的圖；圖12是說明費米能階的變化以及缺陷的帶電狀態的變化的圖；圖13是說明c-SiO2的結晶模型的圖；圖14是說明將NO2引入c-SiO2模型的晶格內的間隙位置的模型的圖；圖15是說明將N2O引入c-SiO2模型的晶格內的間隙位置的模型的圖；圖16是說明將NO引入c-SiO2模型的晶格內的間隙位置的模型的圖； 圖17是說明將N引入c-SiO2模型的晶格內的間隙位置的模型的圖；圖18是說明帶圖的圖；圖19A和圖19B是說明團簇結構(cluster structure)的模型的圖；圖20A和圖20B是NO2及N-Si-N的ESR譜；圖21是說明電晶體的臨界電壓向正方向漂移的現象的機制的圖；圖22A至圖22D是說明塊體(bulk)模型的圖；圖23是說明模型的結構的圖；圖24A和圖24B是說明VoH的形成能量與遷移能階的關係以及VoH的熱力學遷移能階的圖；圖25是說明VoH的載子密度與缺陷密度的關係的圖；圖26是示出氧化物半導體膜內部以及其介面附近的DOS的能帶結構；圖27是說明包括氧化物半導體膜的電晶體的暗態下的劣化的圖；圖28是說明包括氧化物半導體膜的電晶體的暗態下的劣化的圖；圖29是說明包括氧化物半導體膜的電晶體的光照射狀態下的劣化的圖；圖30是說明包括氧化物半導體膜的電晶體的光照射狀態下的劣化的圖；圖31是說明包括氧化物半導體膜的電晶體的光照射狀 態下的劣化的圖；圖32A至圖32F是說明氧化物半導體膜的高純度本質化的模型圖；圖33A至圖33C是說明InGaZnO4結晶模型及缺陷的圖；圖34A和圖34B是說明在晶格(6)中配置C的模型結構及其狀態密度的圖；圖35A和圖35B是說明將In置換為C的模型結構及其狀態密度的圖；圖36A和圖36B是說明將Ga置換為C的模型結構及其狀態密度的圖；圖37A和圖37B是說明將Zn置換為C的模型結構及其狀態密度的圖；圖38A至圖38C是說明電晶體的一個方式的俯視圖及剖面圖；圖39A至圖39D是說明電晶體的製造方法的一個方式的剖面圖；圖40A和圖40B是說明電晶體的一個方式的剖面圖；圖41A至圖41C是說明電晶體的一個方式的俯視圖及剖面圖；圖42A至圖42C是說明根據實施方式的顯示面板的結構的圖；圖43是說明顯示裝置的一個方式的圖；圖44是說明顯示裝置的一個方式的圖； 圖45是說明顯示模組的圖；圖46A至46D是說明根據實施方式的電子裝置的圖；圖47A至圖47C是說明TDS分析結果的圖；圖48A至圖48C是說明TDS分析結果的圖；圖49A和圖49B是說明TDS分析結果的圖；圖50是說明TDS分析結果的圖；圖51A和圖51B是說明SIMS分析結果的圖；圖52A至圖52C是說明TDS分析結果的圖；圖53A至圖53C是說明TDS分析結果的圖；圖54A和圖54B是說明SIMS分析結果的圖；圖55A和圖55B是說明SIMS分析結果的圖；圖56A至圖56C是說明ESR測定結果的圖；圖57A至圖57C是說明ESR測定結果的圖；圖58是示出電晶體的Vg-Id特性的圖；圖59是示出閘極BT應力測試及光閘極BT應力測試後的電晶體的臨界電壓及偏移值的變動量的圖；圖60是示出電晶體的Vg-Id特性的圖；圖61是示出閘極BT應力測試及光閘極BT應力測試後的電晶體的臨界電壓及偏移值的變動量的圖；圖62是示出自旋密度及臨界電壓的變動量的圖；圖63A至圖63E是說明電晶體的一個方式的剖面圖；圖64A至64D是示出電晶體的Vg-Id特性的圖；圖65是示出BT應力測試後的電晶體的臨界電壓變動量的絕對值的圖； 圖66是示出反復±BT應力測試中的電晶體的臨界電壓變動的圖；圖67A和67B是說明SIMS分析結果的圖；圖68A和圖68B是說明ESR測定結果的圖；圖69A和圖69B是說明TDS分析結果的圖；圖70A至圖70C是氧化物半導體的剖面TEM影像及局部性的傅立葉變換影像；圖71A至圖71D是示出氧化物半導體膜的奈米束電子繞射圖案的圖以及示出透過電子繞射測量裝置的一個例子的圖；圖72A至圖72C是示出藉由透過電子繞射測量得到的結構分析的一個例子的圖及平面TEM影像。
圖73A至圖73D是CAAC-OS的剖面中的Cs校正高解析度TEM影像以及CAAC-OS的剖面示意圖；圖74A至圖74D是CAAC-OS的平面的Cs校正高解析度TEM影像；圖75A至圖75C是說明藉由XRD得到的CAAC-OS以及單晶氧化物半導體的結構分析的圖；圖76A和圖76B是示出CAAC-OS的電子繞射圖案的圖；圖77是藉由電子照射的In-Ga-Zn氧化物的結晶部的變化的圖；圖78A和圖78B是說明CAAC-OS以及nc-OS的成膜模型的示意圖； 圖79A至圖79C是說明InGaZnO4的結晶及顆粒的圖；圖80A至圖80D是說明CAAC-OS的成膜模型的示意圖。
下面，參照圖式對本發明的實施方式進行詳細的說明。注意，本發明不侷限於以下說明，而所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅侷限於下面所示的實施方式及實施例所記載的內容中。注意，在下面說明的實施方式及實施例中，在不同的圖式中共同使用相同的元件符號或相同的陰影線來表示相同的部分或具有相同功能的部分，而省略反復說明。
注意，在本說明書所說明的每一個圖式中，為了明確起見，有時誇大表示各構成要素的大小、膜厚度或區域。因此，並不一定限定於上述尺寸。
另外，在本說明書中使用的“第一”、“第二”、“第三”等用語是為了避免構成要素的混淆而附加的，而不是為了在數字上進行限定。因此，例如可以將“第一”適當地替換為“第二”或“第三”等。
在本說明書中，“平行”是指在-10°以上且10°以下的角度範圍內配置有兩條直線的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。另外，“垂直”是指在 80°以上且100°以下的角度範圍內配置有兩條直線的狀態。因此，也包括該角度為85°以上且95°以下的情況。
此外，在本說明書中，六方晶系包括三方晶系和菱方晶系。
另外，“源極”和“汲極”的功能在電路工作中電流流動的方向變化時，有時互相調換。因此，在本說明書中，“源極”和“汲極”可以互相調換。
另外，電壓是指兩點之間的電位差，電位是指某一點的靜電場中的單位電荷所具有的靜電能(電位能量)。注意，一般而言，將某一點的電位與標準的電位(例如接地電位)之間的電位差簡單地稱為電位或電壓，並且，在許多情況下電位和電壓是同義詞。因此，在本說明書中，除了特別指定的情況以外，既可將“電位”稱為“電壓”，又可將“電壓”稱為“電位”。
此外，因為包括氧化物半導體膜的電晶體是n通道型電晶體，所以在本說明書中在閘極電壓為0V的情況下將可視為汲極電流沒有流動的電晶體定義為具有常關閉(normally-off)特性的電晶體。另外，在閘極電壓為0V的情況下將可視為汲極電流流動的電晶體定義為具有常開啟(normally-on)特性的電晶體。
注意，例如，通道長度是指在電晶體的俯視圖中，氧化物半導體膜(或在電晶體處於開啟狀態時，在氧化物半導體膜中電流流動的部分)與閘極電極重疊的區域或形成有通道的區域中的源極(源極區域或源極電極) 與汲極(汲極區域或汲極電極)之間的距離。另外，在一個電晶體中，通道長度不一定在所有的區域中成為相同的值。即，一個電晶體的通道長度有時不限於一個值。因此，在本說明書中，通道長度是形成通道的區域中的任一個值、最大值、最小值或平均值。
例如，通道寬度是指氧化物半導體膜(或在電晶體處於開啟狀態時，在氧化物半導體膜中電流流動的部分)與閘極電極重疊的區域或形成有通道的區域中的源極與汲極相對的部分的長度。另外，在一個電晶體中，通道寬度在所有區域中不一定為相同。換言之，一個電晶體的通道寬度有時不侷限於一個值。因此，在本說明書中，通道寬度是形成有通道的區域中的任一個值、最大值、最小值或平均值。
另外，根據電晶體的結構，有時實際上形成有通道的區域中的通道寬度(下面稱為實效的通道寬度)不同於電晶體的俯視圖所示的通道寬度(下面稱為外觀上的通道寬度)。例如，在具有立體結構的電晶體中，有時因為實效的通道寬度大於電晶體的俯視圖所示的外觀上的通道寬度，所以不能忽略其影響。例如，在具有微型且立體結構的電晶體中，有時形成在氧化物半導體膜側面中的通道區域的比例大於形成在氧化物半導體膜頂面中的通道區域的比例。在此情況下，實際上形成有通道的實效的通道寬度大於俯視圖所示的外觀上的通道寬度。
在具有立體結構的電晶體中，有時難以藉由 實測來估計實效的通道寬度。例如，為了根據設計值估計實效的通道寬度，需要一個假設，即已知氧化物半導體膜的形狀。因此，當氧化物半導體膜的形狀不確定時，難以正確地測定實效的通道寬度。
於是，在本說明書中，有時在電晶體的俯視圖中將作為氧化物半導體膜與閘極電極重疊的區域中的源極與汲極相對的部分的長度的外觀上的通道寬度稱為“圍繞通道寬度(SCW：Surrounded Channel Width)”。此外，在本說明書中，在簡單地表示“通道寬度”時，有時是指圍繞通道寬度或外觀上的通道寬度。或者，在本說明書中，在簡單地表示“通道寬度”時，有時表示實效的通道寬度。注意，藉由取得剖面TEM影像等並對該影像進行分析等，可以決定通道長度、通道寬度、實效的通道寬度、外觀上的通道寬度、圍繞通道寬度等的值。
另外，在藉由計算求得電晶體的場效移動率或每個通道寬度的電流值等時，有時使用圍繞通道寬度計算。在此情況下，該求得的值有時不同於使用實效的通道寬度計算來求得的值。
實施方式1
在本實施方式中，參照圖式說明本發明的一個方式的半導體裝置及其製造方法。本實施方式所示的電晶體10是底閘極結構的電晶體。
〈1.電晶體的結構〉
圖1A至圖1C示出半導體裝置所具有的電晶體10的俯視圖及剖面圖。圖1A是電晶體10的俯視圖，圖1B是圖1A的點劃線A-B間的剖面圖，圖1C是圖1A的點劃線C-D間的剖面圖。另外，在圖1A中，為了明確起見，省略基板11、閘極絕緣膜15、保護膜21等。
圖1A至圖1C所示的電晶體10包括：設置於基板11上的閘極電極13；形成於基板11及閘極電極13上的閘極絕緣膜15；隔著閘極絕緣膜15與閘極電極13重疊的氧化物半導體膜17；以及接觸於氧化物半導體膜17的一對電極19、20。另外，在閘極絕緣膜15、氧化物半導體膜17以及一對電極19、20上形成保護膜21。
另外，保護膜21接觸於與閘極絕緣膜15所接觸的面相反的一側的氧化物半導體膜17的表面。因此，保護膜21具有保護位於與形成有通道的區域相反的一側的氧化物半導體膜17的區域(以下稱為背後通道區)的功能。
在本實施方式中，與氧化物半導體膜17接觸的膜，典型的是閘極絕緣膜15和保護膜21之中的至少一個為氧化物絕緣膜，該氧化物絕緣膜具有包含氮且缺陷量少的特徵。
作為包含氮且缺陷量少的氧化物絕緣膜的典型例子，有氧氮化矽膜、氧氮化鋁膜等。注意，氧氮化矽膜、氧氮化鋁膜是指在其組成中氧含量多於氮含量的膜，而氮氧化矽膜、氮氧化鋁膜是指在其組成中氮含量多於氧 含量的膜。
包含氮且缺陷量少的氧化物絕緣膜具有藉由加熱處理釋放的質荷比m/z=17的氣體釋放量多於藉由加熱處理釋放的氮氧化物(NOx，x為0以上且2以下，較佳為1以上且2以下)釋放量的區域或部分。另外，作為氮氧化物的典型例子，有一氧化氮、二氧化氮等。或者，包含氮且缺陷量少的氧化物絕緣膜具有藉由加熱處理釋放的質荷比m/z=17的氣體的釋放量多於藉由加熱處理釋放的質荷比m/z=30的氣體的釋放量的區域或部分。或者，包含氮且缺陷量少的氧化物絕緣膜具有藉由加熱處理釋放的質荷比m/z=17的氣體釋放量多於藉由加熱處理釋放的質荷比m/z=46的氣體釋放量的區域或部分。或者，包含氮且缺陷量少的氧化物絕緣膜具有藉由加熱處理釋放的質荷比m/z=17的氣體釋放量多於藉由加熱處理釋放的質荷比m/z=30的氣體和質荷比m/z=46的氣體的總釋放量的區域或部分。注意，在本說明書中，藉由加熱處理釋放的氣體釋放量例如為藉由膜表面溫度為50℃以上且650℃以下，較佳為50℃以上且550℃以下的加熱處理而釋放的量。
另外，包含氮且缺陷量少的氧化物絕緣膜具有藉由加熱處理釋放的質荷比m/z=30的氣體釋放量為檢測下限以下，並且藉由加熱處理釋放的質荷比m/z=17的氣體釋放量為1×1018個/cm3以上且5×1019個/cm3以下的區域或部分。或者，包含氮且缺陷量少的氧化物絕緣膜具有藉由加熱處理釋放的質荷比m/z=46的氣體釋放量為檢測下限以 下，並且藉由加熱處理釋放的質荷比m/z=17的氣體釋放量為1×1018個/cm3以上且5×1019個/cm3以下的區域或部分。或者，包含氮且缺陷量少的氧化物絕緣膜具有藉由加熱處理釋放的質荷比m/z=30的氣體釋放量為檢測下限以下，藉由加熱處理釋放的質荷比m/z=46的氣體釋放量為檢測下限以下，並且藉由加熱處理釋放的質荷比m/z=17的氣的釋放量為1×1018個/cm3以上且5×1019個/cm3以下的區域或部分。
注意，作為質荷比m/z=30的氣體的典型例子，有一氧化氮。另外，作為質荷比m/z=17的氣體的典型例子，有氨。此外，作為質荷比m/z=46的氣體的典型例子，有二氧化氮。作為藉由加熱處理測量氣體釋放量的方法的一個例子，有熱脫附譜分析法(TDS(Thermal Desorption Spectroscopy))。
在此，說明利用TDS分析測量氣體釋放量的方法。這裡，作為一個例子說明分子x釋放量的測量方法。
進行TDS分析時的氣體釋放量與藉由分析得到的質譜積分值成正比。因此，可以從絕緣膜的質譜積分值與標準樣本的參考值之間的比算出氣體釋放量。標準樣本的參考值是指在包含指定原子的樣本中該原子的密度相對於該原子的質譜的積分值的比率。
例如，根據作為標準樣本的包含具有指定密度的氫的矽晶圓的TDS分析結果及絕緣膜的TDS分析結果，可以利用算式1求得絕緣膜的分子x的釋放量(Nx)。 在此，假設為利用TDS分析得到的根據質荷比檢測出的所有質譜都來源於氧分子。
[算式1]N O2 =N H2 /S H2 ×S x ×α x (1)
NH2是藉由將從標準樣本釋放的氫分子量換算成密度而得到的值。SH2是對標準樣本進行TDS分析時的質譜積分值。在此，將標準樣本的參考值設定為NH2/SH2。Sx是對絕緣膜進行TDS分析時的質譜積分值。αx(x為分子種)是影響到TDS分析中的質譜強度的係數，αx根據分子種類而不同。關於算式1的詳細內容，可以參照日本專利申請公開平6-275697號公報。另外，上述絕緣膜的分子x釋放量是利用日本電子科學公司(ESCO Ltd.)所製造的熱脫附裝置EMD-WA1000S/W並作為標準樣本使用包含9.62×1016atoms/cm2的氫原子的矽晶圓來測量的。
另外，在上述算式1中，藉由將對一氧化氮、二氧化氮或氨的釋放量進行TDS分析時的質譜積分值代入Sx中，可以求得一氧化氮、二氧化氮或氨的釋放量。
此外，在TDS分析中，質荷比m/z=30的氣體(一氧化氮)釋放量的檢測下限為1×1017個/cm3，更低的檢測下限為5×1016個/cm3，進一步低的檢測下限為4×1016個/cm3，再進一步低的檢測下限為1×1016個/cm3。
此外，在TDS分析中，質荷比m/z=46的氣體(二氧化氮)釋放量的檢測下限為1×1017個/cm3，更低的 檢測下限為5×1016個/cm3，進一步低的檢測下限為4×1016個/cm3，再進一步低的檢測下限為1×1016個/cm3。
此外，在TDS分析中，質荷比m/z=17的氣體(氨)釋放量的檢測下限為5×1017個/cm3，更低的檢測下限為1×1017個/cm3。
另外，在樣本中包含水的情況下，對樣本進行TDS分析時的質譜分裂成質荷比18、17及16的碎片(fragment)。可以從每個質荷比的強度比求得碎片譜系數(Fragment pattern coefficient)。質荷比18、17及16的碎片譜系數分別為100、23及1。即，在質荷比17的質譜處觀察到氨和水的釋放量之和的強度。由此，氨釋放量為藉由從TDS分析中的質荷比m/z=17的氣體釋放量減去質荷比m/z=18的氣體釋放量的0.23倍的釋放量來得到。另外，在本說明書中，質荷比m/z=17是指只有氨的釋放量而不包括水的釋放量。
此外，作為保護膜21使用藉由加熱處理釋放的氨釋放量多於藉由加熱處理釋放的氮氧化物釋放量的氧化物絕緣膜，典型地，作為保護膜21使用質荷比m/z=17的氣體釋放量為1×1018個/cm3以上且5×1019個/cm3以下的氧化物絕緣膜，由此在製程的加熱處理中產生反應式(A-1)及反應式(A-2)，氮氧化物成為氮氣體而脫離。其結果，能夠減少保護膜21的氮濃度及氮氧化物的含量。另外，能夠減少閘極絕緣膜15或保護膜21與氧化物半導體膜17的介面的載子陷阱。此外，能夠降低半導體裝置所包括 的電晶體的臨界電壓變動，而能夠降低電晶體的電特性變動。
[化學式1]NO+4NH3+O2→4N2+6H2O (A-1)
[化學式2]2NO2+4NH3+O2→3N2+6H2O (A-2)
在對包含氮且缺陷量少的氧化物絕緣膜進行加熱處理後，在對其利用100K以下的ESR進行測量而得到的質譜中，觀察到g值為2.037以上且2.039以下的第一信號，g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號。此外，第一信號與第二信號的分裂寬度以及第二信號與第三信號的分裂寬度在X波段的ESR測定中分別為5mT左右。另外，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總計為小於1×1018spins/cm3，典型為1×1017spins/cm3以上且小於1×1018spins/cm3。
另外，在100K以下的ESR譜中，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號相當於起因於氮氧化物(NOx，x為0以上且2以下，較佳為1以上且2以下)的信號。作為氮氧化物的典型例子，有一 氧化氮、二氧化氮等。換言之，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總計越低，氧化物絕緣膜所包含的氮氧化物的含量越少。
另外，閘極絕緣膜15和保護膜21之中的至少一個的藉由SIMS(Secondary Ion Mass Spectrometry：二次離子質譜分析法)測定的氮濃度較佳為6×1020atoms/cm3以下。其結果，在閘極絕緣膜15和保護膜21之中的至少一個中不容易生成氮氧化物，從而能夠減少閘極絕緣膜15或保護膜21與氧化物半導體膜17的介面的載子陷阱。此外，能夠降低半導體裝置所包括的電晶體的臨界電壓變動，並能夠降低電晶體的電特性變動。
圖2示出乘冪近似線L1，該乘冪近似線L1表示：對電晶體10的閘極施加正電壓或負電壓的閘極BT應力測試前後之間的對於測試時間(以下還稱為應力時間)的臨界電壓的變動量絕對值(｜ΔVth｜)。其中，在電晶體10中，閘極絕緣膜15或保護膜21包括包含氮且缺陷量少的氧化物絕緣膜。注意，當將測試時間(應力時間)與臨界電壓的變動量標繪在圖表中時，可以根據所標繪的值劃乘冪近似線，該乘冪近似線在雙對數圖表上成為直線。另外，乘冪近似線的指數相當於雙對數圖表中的直線的傾斜度。圖2是雙對數圖表，橫軸表示應力時間的對數，縱軸表示臨界電壓的變動量絕對值的對數。此外，在作為半導體裝置例如使用顯示裝置的情況下，應力測試可以使用如 下條件：最高溫度為60℃；最大驅動電壓為30V；以及施加任意時間的應力(例如，100小時)。
在此，說明閘極BT應力測試的測定方法。首先，將基板溫度固定保持為任意溫度(以下稱為應力溫度)，並測定電晶體的初期特性中的Vg-Id特性。
接著，在將基板溫度保持在應力溫度的情況下，將用作電晶體的源極電極及汲極電極的一對電極設定為同一電位，並在一定時間(以下稱為應力時間)對閘極電極施加不同於該一對電極的電位。接著，在將基板溫度保持在應力溫度的狀態下，測定電晶體的Vg-Id特性。其結果，能夠獲得閘極BT應力測試前後之間的電特性的臨界電壓及漂移值的差異作為變動量。
注意，將對閘極電極施加負電壓的應力測試稱為負閘極BT應力測試(dark negative stress)，將對閘極電極施加正電壓的應力測試稱為正閘極BT應力測試(dark positive stress)。此外，將邊照射光邊對閘極電極施加負電壓的應力測試稱為光負閘極BT應力測試(negative photostress)，將對閘極電極施加正電壓的應力測試稱為光正閘極BT應力測試(positive photostress)。
由於在圖2的雙對數圖表中乘冪近似線L1為直線，因此在橫軸與縱軸的對數刻度的間隔相等時，由本實施方式所示的電晶體10的乘冪近似線L1與臨界電壓對於應力時間沒有變化時的直線，即與圖2所示的乘冪函數指數為0的虛線L2而成的角度θ1在角度θ2的範圍內，並且應力 時間為0.1小時的情況下的｜ΔVth｜為小於0.3V，較佳為小於0.1V。另外，θ2為以點劃線圍繞的範圍，典型的是，從｜ΔVth｜為0.1V時的直線向正方向移動20°且向負方向移動3°的範圍的角度，即-3°以上且小於20°，較佳為0°以上且小於15°。此外，對數刻度的間隔相等是指例如在橫軸中應力時間成為10倍的從0.01小時至0.1小時的間隔與在縱軸中ΔVth成為10倍的從0.01V至0.1V的間隔相等。此外，θ2中的正方向是指反時針方向。
如本實施方式所示的電晶體10，由表示對於應力時間的臨界電壓的變動量絕對值(｜ΔVth｜)的乘冪近似線L1與虛線L2而成的角度θ1越小，隨時間變化導致的臨界電壓的變動量越小，從而成為可靠性高的電晶體。
另外，在圖2中，在橫軸為x且縱軸為y時，乘冪近似線L1可以以算式2表示。注意，b和C為常數，b相當於乘冪近似線L1的指數。
[算式2]y=Cx b (2)
在本實施方式所示的電晶體10中，乘冪近似線L1的指數b為-0.1以上且0.3以下，較佳為0以上且0.2以下，並且應力時間為0.1小時的情況下的ΔVth低於0.3V，較佳為低於0.1V。
乘冪近似線L1的指數b越小，隨時間變化導致的臨界電壓的變動量越小，從而成為可靠性高的電晶體。 此外，應力時間為0.1小時的情況下的ΔVth越小，電晶體的初始工作時的可靠性越高。其結果，乘冪近似線L1的指數b為-0.1以上且0.3以下，較佳為0以上且0.2以下，並且應力時間為0.1小時的情況下的ΔVth低於0.3V，較佳為低於0.1V的電晶體的可靠性高。
當接觸於氧化物半導體膜17的閘極絕緣膜15和保護膜21之中的至少一個為如上所述那樣的氮氧化物的含量少時，能夠減少閘極絕緣膜15或保護膜21與氧化物半導體膜17的介面的載子陷阱。其結果，能夠降低半導體裝置所包括的電晶體的臨界電壓變動，並能夠降低電晶體的電特性變動。
下面，說明電晶體10的其他結構的詳細內容。
雖然對基板11的材質等沒有大的限制，但至少需要能夠承受後面的加熱處理的耐熱性。例如，可以作為基板11使用各種基板形成電晶體。對基板的種類沒有特別的限制。作為該基板的例子，可以舉出半導體基板(例如，單晶基板或矽基板)、SOI基板、玻璃基板、石英基板、塑膠基板、金屬基板、不鏽鋼基板、包含不鏽鋼箔的基板、鎢基板、包含鎢箔的基板、撓性基板、貼合薄膜、包含纖維狀材料的紙或者基材薄膜等。作為玻璃基板的例子，可以舉出鋇硼矽酸鹽玻璃基板、鋁硼矽酸鹽玻璃基板、鈉鈣玻璃基板等。作為撓性基板、貼合薄膜、基材薄膜等的一個例子，可以舉出如下。例如，可以舉出以聚對 苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)為代表的塑膠。或者，作為一個例子，可以舉出丙烯酸樹脂等合成樹脂等。作為一個例子，可以舉出聚丙烯、聚酯、聚氟化乙烯、聚氯乙烯等。作為一個例子，可以舉出聚酯、聚醯胺、聚醯亞胺、芳族聚醯胺、環氧樹脂、無機蒸鍍薄膜、紙等。尤其是，藉由使用半導體基板、單晶基板或SOI基板等製造電晶體，能夠製造特性、尺寸或形狀等的偏差小、電流能力高且尺寸小的電晶體。當利用上述電晶體構成電路時，能夠實現電路的低功耗化或高集成化。
另外，也可以作為基板11使用撓性基板並在撓性基板上直接形成電晶體10。或者，也可以在基板11與電晶體10之間設置剝離層。剝離層可以在如下情況下使用，即在剝離層上製造半導體裝置的一部分或全部，然後使其從基板11分離並轉置到其他基板上的情況。此時，可以將電晶體10轉置到耐熱性低的基板或撓性基板上。另外，作為上述剝離層，例如可以使用鎢膜與氧化矽膜的無機膜的層疊結構或在基板上形成有聚醯亞胺等有機樹脂膜的結構等。
作為轉置電晶體的基板的一個例子，除了上述的可以形成電晶體的基板之外，還可以使用紙基板、玻璃紙基板、芳族聚醯胺薄膜基板、聚醯亞胺薄膜基板、石材基板、木材基板、布基板(包括天然纖維(絲、棉、麻)、合成纖維(尼龍、聚氨酯、聚酯)或再生纖維(醋 酯纖維、銅氨纖維、人造纖維、再生聚酯)等)、皮革基板、橡皮基板等。藉由使用上述基板，能夠形成特性良好的電晶體或功耗低的電晶體，能夠提供耐久性高且耐熱性高的裝置，或能夠實現輕量化或薄型化。
此外，也可以在基板11與閘極電極13之間設置基底絕緣膜。作為基底絕緣膜，可以舉出氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁、氧氮化鋁等的膜。另外，藉由作為基底絕緣膜使用氮化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁等的膜，可以抑制鹼金屬、水、氫等雜質從基板11擴散到氧化物半導體膜17中。
閘極電極13可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎳、鐵、鈷、鎢中的金屬元素、以上述金屬元素為成分的合金或組合上述金屬元素的合金等形成。另外，也可以使用選自錳和鋯中的任一種或多種的金屬元素。此外，閘極電極13可以具有單層結構或者兩層以上的疊層結構。例如，有包含矽的鋁膜的單層結構、包含錳的銅膜的單層結構、在鋁膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構、在包含錳的銅膜上層疊銅膜的兩層結構、依次層疊鈦膜、鋁膜及鈦膜的三層結構、依次層疊包含錳的銅膜、銅膜及包含錳的銅膜的三層結構等。此外，也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹和鈧中的一種或多種而成的合金 膜或氮化膜。
另外，閘極電極13也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、包含氧化矽的銦錫氧化物等具有透光性的導電性材料。另外，也可以採用上述具有透光性的導電性材料和上述金屬元素的疊層結構。
當保護層21使用包含氮且缺陷量少的氧化物絕緣膜形成時，閘極絕緣膜15例如使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鎵或Ga-Zn類金屬氧化物等即可，並以疊層或單層設置。注意，為了提高閘極絕緣膜15與氧化物半導體膜17的介面特性，閘極絕緣膜15中的至少與氧化物半導體膜17接觸的區域較佳為使用氧化物絕緣膜形成。
另外，藉由作為閘極絕緣膜15設置具有阻擋氧、氫、水等的效果的絕緣膜，能夠防止氧從氧化物半導體膜17擴散到外部，並能夠防止氫、水等從外部侵入氧化物半導體膜17。作為具有阻擋氧、氫、水等的效果的絕緣膜，可以舉出氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等。
此外，藉由作為閘極絕緣膜15使用矽酸鉿(HfSiOx)、添加有氮的矽酸鉿(HfSixOyNz)、添加有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔等high-k材料， 能夠降低電晶體的閘極漏電流。
閘極絕緣膜15的厚度較佳為5nm以上且400nm以下，更佳為10nm以上且300nm以下，進一步較佳為50nm以上且250nm以下。
氧化物半導體膜17由至少包含In或Zn的金屬氧化物膜形成，典型的是，由In-Ga氧化物膜、In-Zn氧化物膜、In-M-Zn氧化物膜(M為Al、Ga、Y、Zr、La、Ce或Nd)等形成。
另外，在氧化物半導體膜17包含In-M-Zn氧化物的情況下，In和M之和為100atomic%時的In和M的原子百分比較佳為如下：In高於25atomic%，並且M低於75atomic%，更佳為如下：In高於34atomic%，並且M低於66atomic%。
氧化物半導體膜17的能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。如此，藉由使用能隙寬的氧化物半導體，能夠降低電晶體10的關態電流(off-state current)。
氧化物半導體膜17的厚度為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且50nm以下。
當氧化物半導體膜17為In-M-Zn氧化物膜(M為Al、Ga、Y、Zr、La、Ce或Nd)時，用來形成In-M-Zn氧化物膜的濺射靶材的金屬元素的原子個數比較佳為滿足In
Figure 103134270-A0202-12-0028-216
M及Zn
Figure 103134270-A0202-12-0028-215
M。這種濺射靶材的金屬元素的原子個數比較 佳為In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=3：1：2。另外，所形成的氧化物半導體膜17的原子個數比作為誤差包括上述濺射靶材的金屬元素的原子個數比的±40%的變動。
氧化物半導體膜所含有的氫與鍵合於金屬原子的氧起反應而生成水，且與此同時在發生氧脫離的晶格(或氧脫離的部分)中形成氧缺損。當氫進入該氧缺損時，有時會生成作為載子的電子。另外，當氫的一部分和鍵合於金屬原子的氧發生鍵合時，有時會生成作為載子的電子。因此，具有含有氫的氧化物半導體的電晶體容易具有常開啟特性。
由此，較佳為盡可能地減少氧化物半導體膜17中的氧缺損及氫。明確而言，在氧化物半導體膜17中，藉由將二次離子質譜法(SIMS)測量的氫濃度設定為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，更佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，進一步較佳為1×1016atoms/cm3以下。其結果，電晶體10具有臨界電壓成為正的電特性(也稱為常關閉特性)。
另外，當氧化物半導體膜17包含第14族元素之一的矽或碳時，氧化物半導體膜17中的氧缺損增加，使得氧化物半導體膜17n型化。因此，將氧化物半導體膜17中的矽或碳的濃度(藉由二次離子質譜分析法得到的濃度)設定為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以 下。其結果，電晶體10具有臨界電壓成為正的電特性(也稱為常關閉特性)。
另外，在氧化物半導體膜17中，將藉由二次離子質譜分析法得到的鹼金屬或鹼土金屬的濃度設定為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。鹼金屬及鹼土金屬在與氧化物半導體鍵合時有時會生成載子而使電晶體的關態電流增大。因此，較佳為降低氧化物半導體膜17的鹼金屬或鹼土金屬的濃度。其結果，電晶體10具有臨界電壓成為正的電特性(也稱為常關閉特性)。
另外，當在氧化物半導體膜17中含有氮時，生成作為載子的電子，並且載子密度增加，從而容易使氧化物半導體膜17n型化。其結果，使用含有氮的氧化物半導體的電晶體容易具有常開啟特性。因此，在該氧化物半導體膜中，較佳為盡可能地減少氮，例如，藉由二次離子質譜分析法得到的氮濃度較佳為5×1018atoms/cm3以下。
藉由減少氧化物半導體膜17中的雜質，能夠降低氧化物半導體膜的載子密度。因此，氧化物半導體膜17的載子密度為1×1017個/cm3以下，較佳為1×1015個/cm3以下，更佳為1×1013個/cm3以下，進一步較佳為1×1011個/cm3以下。
此外，藉由作為氧化物半導體膜17使用雜質濃度低且缺陷態密度低的氧化物半導體膜，能夠製造具有更優良的電特性的電晶體。在此，將雜質濃度較低且缺陷態密度較低(氧缺損少)的狀態稱為高純度本質或實質上 高純度本質。因為使用高純度本質或實質上高純度本質的氧化物半導體的電晶體的載子發生源較少，所以有時可以降低載子密度。由此，在該氧化物半導體膜中形成有通道區域的電晶體容易具有臨界電壓成為正的電特性(也稱為常關閉特性)。此外，使用高純度本質或實質上高純度本質的氧化物半導體膜的電晶體具有較低的缺陷態密度，因此有時具有較低的陷阱態密度。此外，高純度本質或實質上高純度本質的氧化物半導體膜的關態電流顯著小，在源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍內時，關態電流可以為半導體參數分析儀的測量極限以下，即1×10-13A以下。因此，有時在該氧化物半導體膜中形成有通道區域的電晶體的電特性變動小，從而該電晶體成為可靠性高的電晶體。
另外，氧化物半導體膜17例如也可以具有非單晶結構。非單晶結構例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶結構、下述微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高，而CAAC-OS的缺陷態密度最低。
此外，氧化物半導體膜17也可以為具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合膜。混合膜有時採用例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域 中的兩種以上的區域的單層結構。另外，混合膜有時例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的疊層結構。
作為一對電極19、20，使用由鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、鐵、鈷、銀、鉭或鎢構成的單質金屬、或者以上述金屬為主要成分的合金的單層或疊層形成。例如，有包含矽的鋁膜的單層結構、包含錳的銅膜的單層結構、在鈦膜上層疊鋁膜的兩層結構、在鎢膜上層疊鋁膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、在鈦膜上層疊銅膜的兩層結構、在鎢膜上層疊銅膜的兩層結構、在包含錳的銅膜上層疊銅膜的兩層結構、依次層疊鈦膜或氮化鈦膜、鋁膜或銅膜和鈦膜或氮化鈦膜的三層結構、依次層疊鉬膜或氮化鉬膜、鋁膜或銅膜和鉬膜或氮化鉬膜的三層結構、依次層疊包含錳的銅膜、銅膜和包含錳的銅膜的三層結構等。另外，也可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。
注意，雖然在本實施方式中，將一對電極19、20設置於氧化物半導體膜17與保護膜21之間，但也可以設置於閘極絕緣膜15與氧化物半導體膜17之間。
當閘極絕緣膜15使用包含氮且缺陷量少的氧化物絕緣膜形成時，保護膜21可以使用氧化矽、氧氮化矽或者Ga-Zn類金屬氧化物等形成。
另外，藉由作為保護膜21設置具有阻擋氧、 氫、水等的效果的絕緣膜，能夠防止氧從氧化物半導體膜17擴散到外部，並能夠防止氫、水等從外部侵入氧化物半導體膜17。作為具有阻擋氧、氫、水等的效果的絕緣膜，可以舉出氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜、氮化矽膜等。
保護膜21包括其厚度為50nm以上且1000nm以下，更佳為150nm以上且400nm以下的區域，即可。
〈2.電晶體的製造方法〉
接下來，參照圖3A至圖3D說明圖1A至圖1C所示的電晶體10的製造方法。另外，在圖3A至圖3D中，使用以圖1A的點劃線A-B表示的通道長度方向上的剖面圖以及以點劃線C-D表示的通道寬度方向上的剖面圖說明電晶體10的製造方法。
構成電晶體10的膜(絕緣膜、氧化物半導體膜、金屬氧化物膜、導電膜等)可以藉由濺射法、化學氣相沉積(CVD)法、真空蒸鍍法、脈衝雷射沉積(PLD)法形成。或者，可以藉由塗佈法或印刷法形成。作為成膜方法的典型，有濺射法、電漿化學氣相沉積(PECVD)法，但也可以使用熱CVD法。作為熱CVD法的例子，可以使用MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法或ALD(原子層沉積)法。
藉由熱CVD法進行的沉積可以按以如下方式 執行：藉由將處理室內的壓力設定為大氣壓或減壓，將源氣體及氧化劑同時供應到處理室內，並使其在基板附近或基板上相互反應而沉積在基板上。如此，由於熱CVD法不發生電漿來形成膜，因此具有不產生起因於電漿損傷的缺陷的優點。
另外，藉由ALD法進行的沉積可以按如下方式執行：將處理室內的壓力設定為大氣壓或減壓，將用於反應的源氣體依次引入處理室內，然後按該順序反復地引入氣體。例如，藉由切換各自的開關閥(也稱為高速閥)來將兩種以上的源氣體依次供應到處理室內。在該情況下，以防止多種源氣體混合的方式在將第一源氣體引入的同時或之後將惰性氣體(氬或氮等)等引入，然後將第二源氣體引入。注意，在將第一源氣體和惰性氣體同時引入的情況下，惰性氣體用作載子氣體，並且，惰性氣體也可以在將第二源氣體引入的同時引入。另外，也可以不引入惰性氣體而藉由真空抽氣將第一源氣體排出，然後引入第二源氣體。第一源氣體吸附於基板表面上，以形成第一單原子層；然後第二源氣體被引入以與第一單原子層起反應；其結果，第二單原子層層疊於第一單原子層上，從而形成薄膜。
藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，由此可以形成步階覆蓋性良好的薄膜。薄膜的厚度可以根據按該順序反復引入氣體的次數來調整，因此ALD法可以準確地調整厚度，因而適用於製造 微型電晶體。
如圖3A所示，在基板11上形成閘極電極13。
下面示出閘極電極13的形成方法。首先，藉由濺射法、真空蒸鍍法、脈衝雷射沉積(PLD)法、熱CVD法等形成導電膜，並藉由光微影製程在導電膜上形成遮罩。接著，使用該遮罩對導電膜的一部分進行蝕刻來形成閘極電極13。然後，去除遮罩。
另外，作為閘極電極13的形成方法，也可以利用電鍍法、印刷法、噴墨法等來代替上述形成方法。
另外，可以藉由使用利用ALD法的成膜裝置形成鎢膜作為導電膜。此時，依次反復引入WF6氣體和B2H6氣體形成初始鎢膜，然後同時引入WF6氣體和H2氣體形成鎢膜。注意，也可以使用SiH4氣體代替B2H6氣體。
在此，藉由濺射法形成厚度為100nm的鎢膜。接著，藉由光微影製程形成遮罩，使用該遮罩對鎢膜進行乾蝕刻，從而形成閘極電極13。
接著，在基板11及閘極電極13上形成閘極絕緣膜15，在閘極絕緣膜15之上且與閘極電極13重疊的區域中形成氧化物半導體膜17。
閘極絕緣膜15藉由濺射法、CVD法、真空蒸鍍法、脈衝雷射沉積(PLD)法、熱CVD法等形成。
當作為閘極絕緣膜15形成氧化矽膜或氧氮化矽膜時，作為源氣體，較佳為使用包含矽的沉積氣體及氧化性氣體。作為包含矽的沉積氣體的典型例子，有矽烷、 乙矽烷、丙矽烷、氟化矽烷等。作為氧化性氣體，有氧、臭氧、一氧化二氮、二氧化氮等。
此外，當作為閘極絕緣膜15形成氧化鎵膜時，可以藉由MOCVD法形成。
另外，在作為閘極絕緣膜15藉由MOCVD法或ALD法等熱CVD法形成氧化鉿膜時，使用兩種氣體，即用作氧化劑的臭氧(O3)和藉由使包含溶劑和鉿前體化合物的液體(鉿醇鹽溶液，典型為四二甲基醯胺鉿(TDMAH))氣化而獲得的源氣體。注意，四二甲基醯胺鉿的化學式為Hf[N(CH3)2]4。另外，作為其它材料液，有四(乙基甲基醯胺)鉿等。
例如，在作為閘極絕緣膜15藉由MOCVD法或ALD法等熱CVD法形成氧化鋁膜時，使用兩種氣體，即用作氧化劑的H2O和藉由使包含溶劑和鋁前體化合物的液體(三甲基鋁(TMA)等)氣化而獲得的源氣體。注意，三甲基鋁的化學式為Al(CH3)3。另外，作為其它材料液有三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2,2,6,6-四甲基-3,5-庚二酮)等。
例如，在作為閘極絕緣膜15藉由MOCVD法或ALD法等熱CVD法形成氧化矽膜時，使六氯乙矽烷(hexachlorodisilane)吸附於被成膜面上，去除吸附物所包含的氯，供應氧化性氣體(O2或一氧化二氮)的自由基使其與吸附物起反應。
在此，作為閘極絕緣膜15，藉由電漿CVD法 形成氧氮化矽膜。
下面說明氧化物半導體膜17的形成方法。在閘極絕緣膜15上藉由濺射法、塗佈法、脈衝雷射蒸鍍法、雷射燒蝕法、熱CVD法等形成氧化物半導體膜。接著，在氧化物半導體膜上藉由光微影製程形成遮罩，然後使用該遮罩對氧化物半導體膜的一部分進行蝕刻，從而如圖3B所示那樣，形成在閘極絕緣膜15上且以與閘極電極13的一部分重疊的方式進行元件隔離的氧化物半導體膜17。然後，去除遮罩。
另外，藉由印刷法形成氧化物半導體膜17，可以直接形成進行元件隔離的氧化物半導體膜17。
在藉由濺射法形成氧化物半導體膜的情況下，作為用來產生電漿的電源裝置，可以適當地使用RF電源裝置、AC電源裝置、DC電源裝置等。
作為濺射氣體，適當地使用稀有氣體(典型的是氬)、氧氣體、稀有氣體和氧氣體的混合氣體。此外，當採用稀有氣體和氧氣體的混合氣體時，較佳為增高相對於稀有氣體的氧氣體比例。
另外，靶材根據所形成的氧化物半導體膜的組成適當地選擇即可。
另外，在當形成氧化物半導體膜時例如使用濺射法的情況下，藉由將基板溫度設定為150℃以上且750℃以下，較佳為150℃以上且450℃以下，更佳為200℃以上且350℃以下來形成氧化物半導體膜，可以形成 CAAC-OS膜。
另外，為了形成CAAC-OS膜，較佳為應用如下條件。
藉由抑制成膜時的雜質的混入，可以抑制雜質所導致的結晶態的損壞。例如，可以降低存在於成膜室內的雜質濃度(氫、水、二氧化碳及氮等)。另外，可以降低成膜氣體中的雜質濃度。明確而言，使用露點為-80℃以下，較佳為-100℃以下的成膜氣體。
另外，較佳的是，藉由增高成膜氣體中的氧比例並對電力進行最佳化，來減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，較佳為100vol.%。
下面，作為濺射用靶材的一個例子示出In-Ga-Zn類金屬氧化物靶材。
另外，也可以藉由在形成氧化物半導體膜之後進行加熱處理來實現氧化物半導體膜的脫氫化或脫水化。作為該加熱處理的溫度，典型地為150℃以上且低於基板的應變點，較佳為250℃以上且450℃以下，更佳為300℃以上且450℃以下。
在包含氦、氖、氬、氙、氪等稀有氣體或包含氮的惰性氣體氛圍中進行加熱處理。或者，也可以在惰性氣體氛圍中進行加熱之後在氧氛圍中進行加熱。另外，上述惰性氣體氛圍及氧氛圍較佳為不包含氫、水等。處理時間是3分鐘以上且24小時以下。
該加熱處理可以使用電爐、RTA裝置等。藉由使用RTA裝置，可以限定於短時間內在基板的應變點以上的溫度下進行加熱處理。由此，可以縮短加熱處理時間。
邊對氧化物半導體膜進行加熱邊形成該氧化物半導體膜，或者在形成氧化物半導體膜之後進行加熱處理，由此，氧化物半導體膜中的氫濃度可以為5×1019atoms/cm3以下，較佳為1×1019atoms/cm3以下，更佳為5×1018atoms/cm3以下，進一步較佳為1×1018atoms/cm3以下，更進一步較佳為5×1017atoms/cm3以下，更進一步較佳為1×1016atoms/cm3以下。
例如，當使用利用ALD的沉積裝置來形成氧化物半導體膜如InGaZnOX(X>0)膜時，依次反復引入In(CH3)3氣體和O3氣體形成InO2層，同時引入Ga(CH3)3氣體和O3氣體形成GaO層，然後同時引入Zn(CH3)2氣體和O3氣體形成ZnO層。注意，這些層的順序不侷限於上述例子。此外，也可以混合這些氣體來形成混合化合物層如InGaO2層、InZnO2層、GaInO層、ZnInO層、GaZnO層等。注意，雖然也可以使用利用Ar等惰性氣體使其起泡的H2O氣體來代替O3氣體，但較佳為使用不含有H的O3氣體。還可以使用In(C2H5)3氣體代替In(CH3)3氣體。還可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體。另外，也可以使用Zn(CH3)2氣體。
在此，藉由濺射法形成厚度為35nm的氧化物 半導體膜，然後在該氧化物半導體膜上形成遮罩，對氧化物半導體膜的一部分選擇性地進行蝕刻。接著，在去除遮罩之後，藉由在包含氮和氧的混合氣體氛圍中進行加熱處理，形成氧化物半導體膜17。
另外，藉由在高於350℃且650℃以下，較佳為450℃以上且600℃以下的溫度下進行加熱處理，能夠獲得後述的CAAC化率為70%以上且低於100%，較佳為80%以上且低於100%，更佳為90%以上且低於100%，進一步較佳為95%以上且98%以下的氧化物半導體膜。此外，能夠獲得水、氫等的含量得到降低的氧化物半導體膜。即，能夠形成雜質濃度低且缺陷態密度低的氧化物半導體膜。
接著，如圖3C所示那樣形成一對電極19、20。
下面，示出一對電極19、20的形成方法。首先，藉由濺射法、真空蒸鍍法、脈衝雷射沉積(PLD)法、熱CVD法等形成導電膜。接著，在該導電膜上藉由光微影製程形成遮罩。接著，使用該遮罩對導電膜進行蝕刻來形成一對電極19、20。然後，去除遮罩。
在此，藉由濺射法依次層疊50nm厚的鎢膜、400nm厚的鋁膜及100nm厚的鈦膜。接著，在鈦膜上藉由光微影製程形成遮罩，使用該遮罩對鎢膜、鋁膜及鈦膜進行乾蝕刻，由此形成一對電極19、20。
此外，也可以在形成一對電極19、20之後進行加熱處理。作為該加熱處理，可以使用與形成氧化物半 導體膜17後進行的加熱處理相同的條件來進行。
另外，在形成一對電極19、20之後，為了去除蝕刻殘渣，較佳為進行洗滌處理。藉由進行該洗滌處理，能夠抑制一對電極19、20的短路。該洗滌處理可以藉由使用TMAH(Tetramethylammonium Hydroxide：四甲基氫氧化銨)溶液等鹼性溶液、氫氟酸、草酸、磷酸等酸性的溶液或者水進行。
接著，在氧化物半導體膜17及一對電極19、20上形成保護膜21。保護膜21可以藉由濺射法、CVD法、蒸鍍法等形成。
當作為保護膜21形成包含氮且缺陷量少的氧化物絕緣膜時，作為包含氮且缺陷量少的氧化物絕緣膜的一個例子，可以藉由CVD法形成氧氮化矽膜。此時，作為源氣體，較佳為使用含有矽的沉積氣體及氧化性氣體。作為包含矽的沉積氣體的典型例子，有矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化性氣體，有一氧化二氮、二氧化氮等。
另外，在如下條件下利用CVD法可以形成包含氮且缺陷量少的氧化物絕緣膜：在相對於沉積氣體的氧化性氣體比例為大於20倍且小於100倍，較佳為40倍以上且80倍以下；並且處理室內的壓力為低於100Pa，較佳為50Pa以下。
在此，在如下條件下利用電漿CVD法形成氧氮化矽膜：保持基板11的溫度為220℃；作為源氣體使用 流量為50sccm的矽烷及流量為2000sccm的一氧化二氮；處理室內的壓力為20Pa；並且供應到平行板電極的高頻功率為13.56MHz、100W(功率密度為1.6×10-2W/cm2)。
此外，當作為保護膜21形成包含氮且缺陷量少的氧化物絕緣膜時，作為源氣體，除了包含矽的沉積氣體及氧化性氣體之外，還可以使用氨。在此情況下，可以形成具有質荷比m/z=17的氣體(典型為氨)釋放量多的區域的膜。
例如，在如下條件下利用電漿CVD法來形成氧氮化矽膜：保持基板11的溫度為220℃；作為源氣體使用流量為30sccm的矽烷、流量為4000sccm的一氧化二氮以及流量為100sccm的氨；處理室內的壓力為40Pa；並且供應到平行板電極的高頻功率為13.56MHz、150W(功率密度為2.4×10-2W/cm2)。
接著，可以進行加熱處理。該加熱處理溫度典型地為150℃以上且低於基板的應變點，較佳為200℃以上且450℃以下，更佳為300℃以上且450℃以下。藉由進行該加熱處理，可以使包含於保護膜21中的水、氫等釋放。
在此，在包含氮和氧的混合氣體氛圍下以350℃進行1小時的加熱處理。
接著，可以進行其他加熱處理。該加熱處理溫度典型地為150℃以上且低於基板的應變點，較佳為200℃以上且450℃以下，更佳為300℃以上且450℃以下。
藉由上述步驟，能夠製造臨界電壓變動得到降低的電晶體。另外，能夠製造電特性變動得到降低的電晶體。
〈變形例子1〉
下面，參照圖4A和圖4B說明本實施方式所示的電晶體10的變形例子。在本變形例子所說明的電晶體中，閘極絕緣膜或保護膜具有疊層結構。
在使用氧化物半導膜的電晶體中，氧化物半導體膜所包含的氧缺損會引起電晶體的電特性劣化。例如，在使用包含氧缺損的氧化物半導體膜形成的電晶體中，臨界電壓容易向負方向變動，從而容易具有常開啟特性。這是因為起因於氧化物半導體所包含的氧缺損產生電荷而導致低電阻化。
另外，當氧化物半導體膜包含氧缺損時，有因隨時間變化或偏壓溫度應力測試(以下，也稱為BT(Bias-Temperature)應力測試)而導致電晶體的電特性(典型為臨界電壓的變動量)增大的問題。
因此，藉由作為保護膜的一部分設置氧含量超過化學計量組成的氧化物絕緣膜，能夠製造臨界電壓的負向漂移得到抑制的具有良好的電特性的電晶體。另外，能夠製造隨時間變化或光閘極BT壓力測試所導致的電特性變動少的可靠性高的電晶體。
在圖4A所示的電晶體10a中，保護膜21具有多 層結構。明確而言，保護膜21包括氧化物絕緣膜23、氧含量超過化學計量組成的氧化物絕緣膜25以及氮化物絕緣膜27，其中接觸於氧化物半導體膜17的氧化物絕緣膜23為可用於電晶體10的閘極絕緣膜15和保護膜21之中的至少一個的包含氮且缺陷量少的氧化物絕緣膜。
氧化物絕緣膜25藉由使用氧含量超過化學計量組成的氧化物絕緣膜形成。藉由加熱，氧的一部分從氧含量超過化學計量組成的氧化物絕緣膜脫離。氧含量超過化學計量組成的氧化物絕緣膜為當藉由TDS分析(熱脫附譜分析)進行分析時，換算為氧原子的氧的脫離量為1.0×1018atoms/cm3以上，較佳為3.0×1020atoms/cm3以上的氧化物絕緣膜。此外，作為進行上述TDS分析時的膜的表面溫度，較佳為100℃以上且700℃以下或100℃以上且500℃以下。
作為氧化物絕緣膜25，可以使用厚度為30nm以上且500nm以下，較佳為50nm以上且400nm以下的氧化矽膜、氧氮化矽膜等。
作為氧化物絕緣膜25，利用如下條件形成氧化矽膜或氧氮化矽膜：在180℃以上且280℃以下，較佳為200℃以上且240℃以下的溫度下保持設置在電漿CVD設備的抽成真空的處理室內的基板，將源氣體引入處理室內而將處理室內的壓力設定為100Pa以上且250Pa以下，較佳為100Pa以上且200Pa以下，並對設置在處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下，較佳為0.25W/cm2以上且 0.35W/cm2以下的高頻功率。
作為氧化物絕緣膜25的源氣體，較佳為使用含有矽的沉積氣體及氧化性氣體。作為包含矽的沉積氣體的典型例子，有矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化性氣體，有氧、臭氧、一氧化二氮、二氧化氮等。
作為氧化物絕緣膜25的形成條件，在上述壓力的處理室中供應具有上述功率密度的高頻功率，由此在電漿中源氣體的分解效率得到提高，氧自由基增加，且源氣體的氧化進展，所以氧化物絕緣膜25中的含氧量多於化學計量組成。同時，在上述基板溫度下形成的膜中，由於矽與氧的鍵合力較弱，因此，因後面製程的加熱處理而使膜中的氧的一部分脫離。其結果，可以形成包含多於化學計量組成的氧且因加熱而氧的一部分脫離的氧化物絕緣膜。此外，在氧化物半導體膜17上設置有氧化物絕緣膜23。由此，在氧化物絕緣膜25的形成製程中，氧化物絕緣膜23被用作氧化物半導體膜17的保護膜。其結果，能夠在減少對氧化物半導體膜17所造成的損傷的同時，使用功率密度高的高頻功率來形成氧化物絕緣膜25。另外，在後面的加熱處理製程中，可以將氧化物絕緣膜25中所含的氧的一部分移動到氧化物半導體膜17中，以進一步減少包含在氧化物半導體膜17中的氧缺損量。
作為氮化物絕緣膜27，使用至少具有阻擋氫及氧的效果的膜。再者，較佳為具有阻擋氧、氫、水、鹼金屬、鹼土金屬等的效果。藉由設置氮化物絕緣膜27，能 夠防止氧從氧化物半導體膜17擴散到外部並能夠抑制氫、水等從外部侵入氧化物半導體膜17中。
作為氮化物絕緣膜27，有厚度為50nm以上且300nm以下，較佳為100nm以上且200nm以下的氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等。
另外，也可以設置具有阻擋氧、氫、水等的效果的氧化物絕緣膜代替氮化物絕緣膜27。作為具有阻擋氧、氫、水等的效果的氧化物絕緣膜，有氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等。
氮化物絕緣膜27可以利用濺射法或CVD法等形成。
當作為氮化物絕緣膜27利用電漿CVD法形成氮化矽膜時，作為源氣體使用包含矽的沉積氣體、氮及氨。藉由作為源氣體使用少於氮量的氨，在電漿中氨離解而產生活性種。該活性種切斷包含在包含矽的沉積氣體中的矽與氫的鍵合及氮的三鍵。其結果，促進矽與氮的鍵合，可以形成矽與氫的鍵合少、缺陷少且緻密的氮化矽膜。另一方面，當在源氣體中相對於氮的氨的量多時，包含矽的沉積氣體及氮的分解不進展，殘留著矽與氫的鍵合，從而形成缺陷多且不緻密的氮化矽膜。由此，在源氣體中，較佳為將相對於氨的氮的流量比設定為5以上且50以下，較佳為10以上且50以下。
在圖4B所示的電晶體10b中，閘極絕緣膜15具 有氮化物絕緣膜29和包含氮的氧化物絕緣膜31的疊層結構，其中接觸於氧化物半導體膜17的氧化物絕緣膜31為包含氮且缺陷量少的氧化物絕緣膜。
作為氮化物絕緣膜29，較佳為使用具有阻擋水、氫等的效果的膜。另外，作為氮化物絕緣膜29，較佳為使用缺陷量少的膜。作為氮化物絕緣膜29的典型例子，有氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等。
另外，藉由將氮化矽膜用於氮化物絕緣膜29，能夠獲得如下效果。與氧化矽膜相比，氮化矽膜的相對介電常數較高且為了得到相等的靜電容量需要的厚度較大。由此，能夠增加閘極絕緣膜15的物理厚度。因此，能夠抑制電晶體10b的絕緣耐壓下降並進一步提高絕緣耐壓，從而能夠抑制半導體裝置的靜電破壞。
在使用氧化物半導體膜的電晶體中，當陷阱能階(也稱為介面態)包括在閘極絕緣膜15中時，該陷阱能階會引起電晶體的電特性的變動，典型的是臨界電壓的變動。其結果，有每個電晶體的電特性不均勻的問題。因此，藉由將缺陷量少的氮化矽膜用於氮化物絕緣膜29，能夠減少臨界電壓的變動及電晶體的電特性不均勻。
另外，氮化物絕緣膜29也可以具有疊層結構。例如，作為第一氮化矽膜形成缺陷量少的氮化矽膜，作為第二氮化矽膜在該第一氮化矽膜上設置氫分子釋放量及氨分子釋放量少的氮化矽膜，由此作為閘極絕緣膜15可以形成缺陷量少且氫分子及氨分子的釋放量少的閘極絕緣 膜。其結果，能夠抑制包含在閘極絕緣膜15中的氫及氮移動到氧化物半導體膜17。
這種氮化物絕緣膜29較佳為藉由兩個步驟的形成方法層疊氮化矽膜形成。首先，藉由作為源氣體使用矽烷、氮及氨的混合氣體的電漿CVD法形成缺陷量少的第一氮化矽膜。接著，藉由使用如上所述的氮化物絕緣膜27的源氣體的流量比，可以形成氫分子釋放量及氨分子釋放量少的氮化矽膜作為第二氮化矽膜。
〈變形例子2〉
下面，參照圖5A和圖5B說明本實施方式所示的電晶體10的變形例子。本實施方式所示的電晶體10是通道蝕刻型電晶體，而本變形例子所說明的電晶體10c是通道保護型電晶體。
圖5A所示的電晶體10c包括：設置於基板11上的閘極電極13；形成於基板11及閘極電極13上的閘極絕緣膜15；隔著閘極絕緣膜15與閘極電極13重疊的氧化物半導體膜17；形成於閘極絕緣膜15及氧化物半導體膜17上的絕緣膜33；以及在該絕緣膜33的開口部中接觸於氧化物半導體膜17的一對電極19、20。
另外，圖5B所示的電晶體10d包括形成於氧化物半導體膜17上的絕緣膜35；以及其端部形成於絕緣膜35上且與氧化物半導體膜17接觸的一對電極19、20。
在電晶體10c、10d中，在形成一對電極19、 20時氧化物半導體膜17的一部分，典型為背後通道區由絕緣膜33、35覆蓋，因此氧化物半導體膜17的背後通道區不會受形成一對電極19、20時的蝕刻損傷。並且，藉由使絕緣膜33、35為包含氮且缺陷量少的氧化物絕緣膜，能夠製造電特性變動得到抑制且可靠性得到提高的電晶體。
〈變形例子3〉
下面，參照圖6A至圖6C說明本實施方式所示的電晶體10的變形例子。本實施方式所示的電晶體10是包括一個閘極電極的電晶體，而本變形例子所說明的電晶體10e是包括夾持氧化物半導體膜的兩個閘極電極的電晶體。
圖6A至圖6C示出半導體裝置所具有的電晶體10e的俯視圖及剖面圖。圖6A是電晶體10e的俯視圖，圖6B是圖6A的點劃線A-B間的剖面圖，圖6C是圖6A的點劃線C-D間的剖面圖。另外，在圖6A中，為了明確起見，省略基板11、閘極絕緣膜15、保護膜21等。
圖6B和6C所示的電晶體10e是通道蝕刻型電晶體，包括：設置於基板11上的閘極電極13；形成於基板11及閘極電極13上的閘極絕緣膜15；隔著閘極絕緣膜15與閘極電極13重疊的氧化物半導體膜17；以及接觸於氧化物半導體膜17的一對電極19、20。此外，在閘極絕緣膜15、氧化物半導體膜17及一對電極19、20上包括由氧化物絕緣膜23、氧化物絕緣膜25及氮化物絕緣膜27構成的保護膜21以及形成於保護膜21上的閘極電極37。閘極電極37在設置於 閘極絕緣膜15及保護膜21中的開口部42、43與閘極電極13連接。另外，在此，閘極絕緣膜15為氮化物絕緣膜29和氧化物絕緣膜31的疊層。此外，保護膜21是氧化物絕緣膜23、氧化物絕緣膜25和氮化物絕緣膜27的疊層。
閘極絕緣膜15及保護膜21包括多個開口部。典型地，如圖6C所示，包括在通道寬度方向上夾持氧化物半導體膜17的開口部42、43。換言之，在氧化物半導體膜17的側面的外側包括開口部42、43。在開口部42、43中，閘極電極13與閘極電極37連接。即，在通道寬度方向上，閘極電極13及閘極電極37隔著閘極絕緣膜15以及保護膜21圍繞氧化物半導體17。另外，在通道寬度方向上，保護膜21位於開口部42、43中的閘極電極37與氧化物半導體膜17的側面之間。
此外，如圖6C所示，在通道寬度方向上，氧化物半導體膜17的側面與閘極電極37相對，並且，在通道寬度方向上，閘極電極13及閘極電極37隔著閘極絕緣膜15以及保護膜21圍繞氧化物半導體17。由此，在氧化物半導體膜17中，載子除了流過閘極絕緣膜15及保護膜21與氧化物半導體膜17的介面之外，還流過氧化物半導體膜17內部，因此電晶體10e中的載子的移動量增大。其結果，電晶體10的通態電流增大，並且場效移動率得到提高。另外，閘極電極37的電場影響到氧化物半導體膜17的側面或包括側面及其附近的端部，所以能夠抑制在氧化物半導體膜17的側面或端部中產生寄生通道。
〈變形例子4〉
下面，參照圖7A至圖8C說明本實施方式所示的電晶體10的變形例子。本實施方式所示的電晶體10包括單層氧化物半導體膜，而本變形例子所說明的電晶體10f、10g包括多層膜。
圖7A至圖7C示出半導體裝置所具有的電晶體10f的俯視圖及剖面圖。圖7A是電晶體10f的俯視圖，圖7B是圖7A的點劃線A-B間的剖面圖，圖7C是圖7A的點劃線C-D間的剖面圖。另外，在圖7A中，為了明確起見，省略基板11、閘極絕緣膜15、保護膜21等。
圖7A所示的電晶體10f包括隔著閘極絕緣膜15與閘極電極13重疊的多層膜45以及接觸於多層膜45的一對電極19、20。另外，在閘極絕緣膜15、多層膜45以及一對電極19、20上形成有保護膜21。
在本實施方式所示的電晶體10f中，多層膜45包括氧化物半導體膜17及氧化物半導體膜46。即，多層膜45為兩層結構。另外，將氧化物半導體膜17的一部分用作為通道區。此外，以接觸於多層膜45的方式形成保護膜21。
氧化物半導體膜46是由構成氧化物半導體膜17的元素中的一種以上形成的氧化物半導體膜。所以，氧化物半導體膜17與氧化物半導體膜46的介面處不容易產生介面散射。因此，由於在該介面處載子的移動不被阻礙， 因此電晶體的場效移動率得到提高。
氧化物半導體膜46由至少包括In或Zn的金屬氧化物形成，典型的是，由In-Ga氧化物膜、In-Zn氧化物膜、In-M-Zn氧化物膜(M為Al、Ga、Y、Zr、La、Ce或Nd)形成，並且與氧化物半導體膜17相比，氧化物半導體膜46的導帶底的能量較接近於真空能階，典型的是，氧化物半導體膜46的導帶底的能量與氧化物半導體膜17的導帶底的能量之差為0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上，且2eV以下、1eV以下、0.5eV以下或0.4eV以下。換言之，氧化物半導體膜46的電子親和力與氧化物半導體膜17的電子親和力之差為0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上，且2eV以下、1eV以下、0.5eV以下或0.4eV以下。
氧化物半導體膜46藉由包含In可提高載子移動率(電子移動率)，所以是較佳的。
藉由在氧化物半導體膜46中使Al、Ga、Y、Zr、La、Ce或Nd的原子個數比高於In，有時會得到如下效果：(1)擴大氧化物半導體膜46的能隙；(2)減小氧化物半導體膜46的電子親和力；(3)減少來自外部的雜質的擴散；(4)氧化物半導體膜46的絕緣性高於氧化物半導體膜17；以及(5)由於Al、Ga、Y、Zr、La、Ce或Nd是與氧的鍵合力較強的金屬元素，所以不容易產生氧缺損。
在氧化物半導體膜46為In-M-Zn氧化物的情況 下，當In和M之和為100atomic%時，In與M的原子百分比較佳為如下：In為低於50atomic%且M為高於50atomic%，更佳為如下：In為低於25atomic%且M為高於75atomic%。
此外，當氧化物半導體膜17及氧化物半導體膜46為In-M-Zn氧化物膜(M為Al、Ga、Y、Zr、La、Ce或Nd)時，氧化物半導體膜46所含的M(Al、Ga、Y、Zr、La、Ce或Nd)的原子個數比大於氧化物半導體膜17中的M的原子個數比，典型的是，氧化物半導體膜46所含的M的原子個數比為氧化物半導體膜17所含的M的原子個數比的1.5倍以上，較佳為2倍以上，更佳為3倍以上。
另外，當氧化物半導體膜17及氧化物半導體膜46為In-M-Zn氧化物膜(M為Al、Ga、Y、Zr、La、Ce或Nd)時，在將氧化物半導體膜46設定為In：M：Zn=x1：y1：z1[原子個數比]，且將氧化物半導體膜17設定為In：M：Zn=x2：y2：z2[原子個數比]的情況下，y1/x1大於y2/x2，較佳的是y1/x1為y2/x2的1.5倍以上。更佳的是，y1/x1為y2/x2的2倍以上，進一步較佳的是y1/x1為y2/x2的3倍以上。此時，在氧化物半導體膜中，在y2為x2以上的情況下，使用該氧化物半導體膜的電晶體具有穩定的電特性，因此是較佳的。
當氧化物半導體膜17是In-M-Zn氧化物膜(M是Al、Ga、Y、Zr、La、Ce或Nd)時，在用於形成氧化物半導體膜17的靶材的金屬元素的原子個數比為In：M：Zn=x1：y1：z1的情況下，x1/y1較佳為1/3以上且6以下， 更佳為1以上且6以下，z1/y1較佳為1/3以上且6以下，更佳為1以上且6以下。注意，藉由使z1/y1為1以上且6以下，容易形成用作氧化物半導體膜17的CAAC-OS膜。作為靶材的金屬元素的原子個數比的典型例子，可以舉出In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=3：1：2等。
當氧化物半導體膜46是In-M-Zn氧化物膜(M是Al、Ga、Y、Zr、La、Ce或Nd等)時，在用於形成氧化物半導體膜46的靶材中的金屬元素的原子個數比為In：M：Zn=x2：y2：z2的情況下，x2/y2<x1/y1，z2/y2較佳為1/3以上且6以下，更佳為1以上且6以下。另外，藉由將z2/y2設定為1以上且6以下，作為氧化物半導體膜46容易形成CAAC-OS膜。作為靶材的金屬元素的原子個數比的典型例子，有In：M：Zn=1：3：2、In：M：Zn=1：3：4、In：M：Zn=1：3：6、In：M：Zn=1：3：8、In：M：Zn=1：4：3、In：M：Zn=1：4：4、In：M：Zn=1：4：5、In：M：Zn=1：4：6、In：M：Zn=1：5：5、In：M：Zn=1：5：6等。
注意，氧化物半導體膜17及氧化物半導體膜46的原子個數比作為誤差包括上述原子個數比的±40%的變動。
氧化物半導體膜46的厚度為3nm以上且100nm以下，較佳為3nm以上且50nm以下。
另外，氧化物半導體膜46與氧化物半導體膜17同樣地例如可以具有非單晶結構。非單晶結構例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶結構、下述微晶結構或非晶結構。
氧化物半導體膜46例如也可以具有非晶結構。非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者，非晶結構的氧化物半導體膜例如具有完全的非晶結構，不具有結晶部。
此外，氧化物半導體膜17及氧化物半導體膜46也可以是具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合膜。混合膜有時採用例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的單層結構。另外，混合膜有時採用例如層疊有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的疊層結構。
在此，在氧化物半導體膜17與保護膜21之間設置有氧化物半導體膜46。因此，在氧化物半導體膜46與保護膜21之間即使因雜質及缺陷形成載子陷阱，也在形成有該載子陷阱的區域與氧化物半導體膜17之間有間隔。其結果，在氧化物半導體膜17中流過的電子不容易被載子陷阱俘獲，所以不僅能夠增大電晶體的通態電流，並且能夠提高場效移動率。此外，當電子被載子陷阱俘獲時，該電子成為固定負電荷。其結果，導致電晶體的臨界電壓發生變動。然而，當氧化物半導體膜17與形成有載子陷阱的區 域之間有間隔時，能夠抑制電子被載子陷阱俘獲，從而能夠抑制臨界電壓的變動。
此外，由於氧化物半導體膜46能夠遮蔽來自外部的雜質，所以可以減少從外部移動到氧化物半導體膜17中的雜質量。另外，在氧化物半導體膜46中不容易形成氧缺損。由此，能夠減少氧化物半導體膜17中的雜質濃度及氧缺損量。
此外，氧化物半導體膜17及氧化物半導體膜46不以僅層疊各膜的方式來形成，而是以形成連續接合(在此，尤其指在各膜之間導帶底的能量產生連續的變化的結構)的方式來形成。換言之，採用在各膜的介面不存在雜質的疊層結構，該雜質會形成俘獲中心或再結合中心等缺陷能階。若雜質混入層疊有的氧化物半導體膜17與氧化物半導體膜46之間，則能帶失去連續性，因此，載子在介面被俘獲或者因再結合而消失。
為了形成連續接合，需要使用具備負載鎖定室的多室成膜裝置(濺射裝置)以使各膜不暴露於大氣中的方式連續地進行層疊。在濺射裝置的各室中，較佳為使用低溫泵等吸附式真空泵進行高真空抽氣(抽空到5×10-7Pa至1×10-4Pa左右)以盡可能地去除對氧化物半導體膜來說是雜質的水等。或者，較佳為組合渦輪分子泵和冷阱來防止氣體，尤其是包含碳或氫的氣體從抽氣系統倒流到處理室內。
另外，如圖7D所示的電晶體10g那樣，也可以 包括多層膜48代替多層膜45。
在多層膜48中依次層疊有氧化物半導體膜47、氧化物半導體膜17及氧化物半導體膜46。即，多層膜48具有三層結構。此外，氧化物半導體膜17用作通道區域。
此外，閘極絕緣膜15與氧化物半導體膜47接觸。即，在閘極絕緣膜15與氧化物半導體膜17之間設置有氧化物半導體膜47。
另外，氧化物半導體膜46與保護膜21接觸。即，在氧化物半導體膜17與保護膜21之間設置有氧化物半導體膜46。
氧化物半導體膜47可以適當地使用與氧化物半導體膜46相同的材料及形成方法。
氧化物半導體膜47的厚度較佳為比氧化物半導體膜17薄。藉由將氧化物半導體膜47的厚度設定為1nm以上且5nm以下，較佳為1nm以上且3nm以下，能夠減少電晶體的臨界電壓的變動量。
本實施方式所示的電晶體在氧化物半導體膜17與保護膜21之間設置有氧化物半導體膜46。因此，在氧化物半導體膜46與保護膜21之間即使因雜質及缺陷形成載子陷阱，也在形成有該載子陷阱的區域與氧化物半導體膜17之間有間隔。其結果，在氧化物半導體膜17中流過的電子不容易被載子陷阱俘獲，所以不僅能夠增大電晶體的通態電流，並且能夠提高場效移動率。此外，當電子被載子 陷阱俘獲時，該電子成為固定負電荷。其結果，導致電晶體的臨界電壓發生變動。然而，當氧化物半導體膜17與形成有載子陷阱的區域之間有間隔時，能夠抑制電子被載子陷阱俘獲，從而能夠抑制臨界電壓的變動。
此外，由於氧化物半導體膜46能夠遮蔽來自外部的雜質，所以可以減少從外部移動到氧化物半導體膜17中的雜質量。此外，在氧化物半導體膜46中不容易形成氧缺損。由此，能夠減少氧化物半導體膜17中的雜質濃度及氧缺損量。
另外，由於在閘極絕緣膜15與氧化物半導體膜17之間設置有氧化物半導體膜47，並且在氧化物半導體膜17與保護膜21之間設置有氧化物半導體膜46，因此，能夠降低氧化物半導體膜47與氧化物半導體膜17的介面附近的矽或碳的濃度、氧化物半導體膜17中的矽或碳的濃度或者氧化物半導體膜46與氧化物半導體膜17的介面附近的矽或碳的濃度。
在具有這種結構的電晶體10g中，因為包括氧化物半導體膜17的多層膜48中的缺陷極少，因此，能夠提高電晶體的電特性，典型的是能夠實現通態電流的增大及場效移動率的提高。另外，當進行閘極BT應力測試的一個例子，即BT應力測試及光閘極BT應力測試時，臨界電壓的變動量少，由此可靠性較高。
另外，能夠製造在圖7B所示的電晶體10f中設置有閘極電極37的電晶體10h(參照圖7E)。或者，能夠 製造在圖7D所示的電晶體10g中設置有閘極電極37的電晶體10i(參照圖7F)。
〈電晶體的能帶結構〉
接下來，參照圖8A至8C說明設置於圖7A所示的電晶體10f中的多層膜45以及設置於圖7D所示的電晶體10g的多層膜48的能帶結構。
這裡，例如，作為氧化物半導體膜17使用能隙為3.15eV的In-Ga-Zn氧化物，作為氧化物半導體膜46使用能隙為3.5eV的In-Ga-Zn氧化物。可以利用光譜橢圓偏光計(HORIBA JOBIN YVON公司製造的UT-300)測定能隙。
氧化物半導體膜17及氧化物半導體膜46的真空能階與價帶頂端之間的能量差(也稱為游離電位)分別為8eV及8.2eV。另外，真空能階與價帶頂端之間的能量差可以利用紫外線光電子能譜(UPS：Ultraviolet Photoelectron Spectroscopy)裝置(ULVAC-PHI公司製造的VersaProbe)來測定。
因此，氧化物半導體膜17及氧化物半導體膜46的真空能階與導帶底之間的能量差(也稱為電子親和力)分別為4.85eV及4.7eV。
圖8A示意性地示出包括在電晶體10f中的多層膜45的能帶結構的一部分。這裡，說明閘極絕緣膜15及保護膜21為氧化矽膜且以與多層膜45接觸的方式設置氧化矽 膜的情況。圖8A所示的EcI1表示氧化矽膜的導帶底的能量，EcS1表示氧化物半導體膜17的導帶底的能量，EcS2表示氧化物半導體膜46的導帶底的能量，EcI2表示氧化矽膜的導帶底的能量。此外，EcI1相當於圖7B所示的閘極絕緣膜15，EcI2相當於圖7B所示的保護膜21。
如圖8A所示那樣，在氧化物半導體膜17與氧化物半導體膜46之間沒有能障，導帶底的能量平緩地變化。換言之，可以說導帶底的能量連續地變化。這是因為多層膜45含有與氧化物半導體膜17相同的元素，並且氧移動在氧化物半導體膜17與氧化物半導體膜46之間，從而混合層被形成。
從圖8A可知，多層膜45的氧化物半導體膜17成為井(well)，在使用多層膜45的電晶體中通道區域形成在氧化物半導體膜17中。另外，由於多層膜45的導帶底的能量連續地變化，所以也可以說氧化物半導體膜17與氧化物半導體膜46連續地接合。
另外，如圖8A所示那樣，雖然在氧化物半導體膜46與保護膜21的介面附近有可能形成起因於雜質或缺陷的陷阱能階，但藉由設置氧化物半導體膜46，可以使氧化物半導體膜17與該陷阱能階拉開距離。注意，當EcS1與EcS2之間的能量差小時，有時氧化物半導體膜17的電子越過該能量差到達陷阱能階。在電子被陷阱能階俘獲時，在氧化物絕緣膜表面產生固定負電荷，導致電晶體的臨界電壓漂移到正方向。因此，藉由將EcS1與EcS2之間的能量差 設定為0.1eV以上，較佳為0.15eV以上，電晶體的臨界電壓變動得到降低而使電晶體具有穩定的電特性，所以是較佳的。
此外，圖8B示意性地示出電晶體10f中的多層膜45的能帶結構的一部分，圖8B是圖8A所示的能帶結構的變形例子。這裡，說明閘極絕緣膜15及保護膜21為氧化矽膜且以與多層膜45接觸的方式設置氧化矽膜的情況。圖8B所示的EcI1表示氧化矽膜的導帶底的能量，EcS1表示氧化物半導體膜17的導帶底的能量，EcI2表示氧化矽膜的導帶底的能量。此外，EcI1相當於圖7B所示的閘極絕緣膜15，EcI2相當於圖7B所示的保護膜21。
在圖7B所示的電晶體中，當形成一對電極19、20時，有時多層膜45的上方，即氧化物半導體膜46被蝕刻。另一方面，在氧化物半導體膜17的頂面上，有時在形成氧化物半導體膜46時形成氧化物半導體膜17與氧化物半導體膜46的混合層。
例如，在如下情況下，氧化物半導體膜46中的Ga的含量多於氧化物半導體膜17。該情況是：氧化物半導體膜17是將原子個數比為In：Ga：Zn=1：1：1的In-Ga-Zn氧化物或者原子個數比為In：Ga：Zn=3：1：2的In-Ga-Zn氧化物用作濺射靶材形成的氧化物半導體膜；氧化物半導體膜46是將原子個數比為In：Ga：Zn=1：3：2的In-Ga-Zn氧化物、原子個數比為In：Ga：Zn=1：3：4的In-Ga-Zn氧化物或者原子個數比為In：Ga：Zn=1：3：6的In-Ga-Zn氧化物用作濺射靶材形 成的氧化物半導體膜。因此，在氧化物半導體膜17的頂面上有可能形成GaOx層或其Ga含量多於氧化物半導體膜17的混合層。
因此，即使氧化物半導體膜46被蝕刻，EcS1的位於EcI2一側的導帶底的能量也會變高，有時成為如圖8B所示的能帶結構。
在如圖8B所示那樣的能帶結構的情況下，在觀察通道區域的剖面時，有時外觀上被觀察到多層膜45只包括氧化物半導體膜17。然而，因為實質上在氧化物半導體膜17上形成有其Ga含量多於氧化物半導體膜17的混合層，所以可以認為該混合層是第1.5層。另外，例如在藉由EDX分析等對多層膜45所包含的元素進行測量時，可以對氧化物半導體膜17的上方的組成進行分析來確認該混合層。例如，當氧化物半導體膜17的上方的組成中的Ga含量多於氧化物半導體膜17的組成中的Ga含量時可以確認該混合層。
圖8C示意性地示出電晶體10g中的多層膜48的能帶結構的一部分。這裡，說明閘極絕緣膜15及保護膜21為氧化矽膜且以與多層膜48接觸的方式設置氧化矽膜的情況。圖8C所示的EcI1表示氧化矽膜的導帶底的能量，EcS1表示氧化物半導體膜17的導帶底的能量，EcS2表示氧化物半導體膜46的導帶底的能量，EcS3表示氧化物半導體膜47的導帶底的能量，EcI2表示氧化矽膜的導帶底的能量。此外，EcI1相當於圖7D所示的閘極絕緣膜15，EcI2相當於圖 7D所示的保護膜21。
如圖8C所示那樣，在氧化物半導體膜47、氧化物半導體膜17及氧化物半導體膜46之間沒有能障，導帶底的能量平緩地變化。換言之，可以說導帶底的能量連續地變化。這是因為多層膜48含有與氧化物半導體膜17相同的元素，並且氧移動在氧化物半導體膜17與氧化物半導體膜47之間以及在氧化物半導體膜17與氧化物半導體膜46之間，從而混合層被形成。
從圖8C可知，多層膜48的氧化物半導體膜17成為井(well)，在使用多層膜48的電晶體中通道區域形成在氧化物半導體膜17中。另外，由於多層膜48的導帶底的能量連續地變化，所以也可以說氧化物半導體膜47、氧化物半導體膜17與氧化物半導體膜46連續地接合。
另外，雖然在氧化物半導體膜17與保護膜21的介面附近、氧化物半導體膜17與閘極絕緣膜15的介面附近有可能形成起因於雜質或缺陷的陷阱能階，但是如圖8C所示，藉由設置氧化物半導體膜46、氧化物半導體膜47，可以使氧化物半導體膜17與形成有該陷阱能階的區域拉開距離。注意，當EcS1與EcS2之間的能量差及EcS1與EcS3之間的能量差小時，有時氧化物半導體膜17的電子越過能量差到達陷阱能階。在電子被陷阱能階俘獲時，在氧化物絕緣膜表面產生固定負電荷，導致電晶體的臨界電壓漂移到正方向。因此，藉由將EcS1與EcS2之間的能量差及EcS1與EcS3之間的能量差設定為0.1eV以上，較佳為 0.15eV以上，電晶體的臨界電壓變動得到降低而使電晶體具有穩定的電特性，所以是較佳的。
另外，可以使用由In-M氧化物(M為Al、Ga、Y、Zr、La、Ce或Nd)形成的金屬氧化物膜代替氧化物半導體膜46。注意，為了防止該金屬氧化物膜用作通道區的一部分，金屬氧化物膜使用導電率夠低的材料。或者，金屬氧化物膜使用其電子親和力(真空能階與導帶底的能量差)低於氧化物半導體膜17且其導帶底的能量與氧化物半導體膜17的導帶底的能量有差異(能帶偏移)的材料。此外，為了抑制起因於汲極電壓值的臨界電壓之間之差的產生，較佳為使用其導帶底的能量比氧化物半導體膜17的導帶底更接近於真空能階0.2V以上，較佳為0.5以上的金屬氧化物膜。
另外，藉由提高相對於In的元素M的原子個數比，能夠擴大金屬氧化物膜的能隙並減小其電子親和力。例如，在作為金屬氧化物膜使用由In-M氧化物(M為Al、Ga、Y、Zr、La、Ce或Nd)構成的材料時，為了在該金屬氧化物膜與氧化物半導體膜17之間形成導電帶能帶偏移並抑制在該金屬氧化物膜中形成通道，在金屬氧化物膜中的In和M的原子個數比為x：y時，y/(x+y)較佳為0.75以上且1以下，更佳為0.78以上且1以下，進一步較佳為0.80以上且1以下。注意，主要成分的銦、M以及氧以外的元素作為雜質可以混入金屬氧化物膜中。此時，雜質比率較佳為0.1%以下。
另外，在藉由濺射法形成金屬氧化物膜時，藉由提高相對於In的元素M的原子個數比，能夠降低成膜時的微粒數。為了降低微粒數，在原子個數比為In：M=x：y時，y/(x+y)可以為0.90以上，例如為0.93。注意，在藉由濺射法形成金屬氧化物膜時，若相對於In的元素M的原子個數比過高，則靶材的絕緣性會變高而難以進行使用DC(直流)放電的成膜，其結果需要使用RF(射頻)放電。因此，當使用能夠適用於大面積基板的情況的DC放電進行成膜時，將y/(x+y)設定為0.96以下，較佳為0.95以下，例如為0.93。藉由使用適用於大面積基板的情況的成膜方法，能夠提高半導體裝置的生產率。
另外，在金屬氧化物膜中較佳為不包含尖晶石型結晶結構。這是因為：在金屬氧化物膜中包含尖晶石型結晶結構時，一對電極19、20的構成元素有時會經過該尖晶石型結晶結構與其他區域之間的區域擴散到氧化物半導體膜17中。例如，藉由採用作為金屬氧化物膜使用In-M氧化物並作為M不包含二價金屬原子(例如，鋅等)的結構，能夠形成不具有尖晶石型結晶結構的金屬氧化物膜，所以是較佳的。
金屬氧化物膜的厚度為大於或等於能夠抑制一對電極19、20的構成元素擴散到氧化物半導體膜17的厚度且小於從保護膜21向氧化物半導體膜17的氧的供應被抑制的厚度。例如，當金屬氧化物膜的厚度為10nm以上時，能夠抑制一對電極19、20的構成元素擴散到氧化物半 導體膜17。另外，當金屬氧化物膜的厚度為100nm以下時，能夠高效地從保護膜21向氧化物半導體膜17供應氧。
〈變形例子5〉
下面，參照圖10A至圖10C說明本實施方式所示的電晶體的變形例子。本變形例子所示的電晶體10j的特徵在於包括使用多色調遮罩形成的氧化物半導體膜17a以及一對電極19a、20a。
藉由使用多色調遮罩，可以形成具有多種厚度的光阻遮罩，並且，在使用該光阻遮罩形成氧化物半導體膜17a之後，藉由將該光阻遮罩暴露於氧電漿等，去除光阻遮罩的一部分而成為用來形成一對電極的光阻遮罩。因此，能夠減少氧化物半導體膜17a以及一對電極19a、20a的製程中的光微影製程數量。
另外，藉由使用多色調遮罩，氧化物半導體膜17a的一部分在平面形狀中露出到一對電極19a、20a的外側。
注意，本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的結構、方法等適當地組合而實施。
〈變形例子6〉
下面，參照圖9說明本實施方式所示的電晶體的變形例子。在本變形例子所示的電晶體10k中，在保護膜21上 設置有有機絕緣膜38。
作為有機絕緣膜38，例如可以使用聚醯亞胺、丙烯酸樹脂、聚醯胺、環氧樹脂等有機樹脂膜。有機絕緣膜38的厚度較佳為500nm以上且10μm以下。
另外，有機絕緣膜38也可以設置於整個保護膜21上。或者，也可以以按每個電晶體分離且與每個電晶體的氧化物半導體膜17重疊的方式設置有機絕緣膜38。當與其他有機絕緣膜38分離地形成有機絕緣膜38時，來自外部的水不會經過有機絕緣膜38擴散到半導體裝置內，所以是較佳的。
由於有機絕緣膜38具有較厚的厚度為500nm以上，所以因對閘極電極13施加負電壓而產生的電場不會影響到有機絕緣膜38的表面，並不容易在有機絕緣膜38的表面帶正電荷。另外，即便包含在空氣中的正電荷粒子附著於有機絕緣膜38的表面，也由於有機絕緣膜38具有較厚的厚度為500nm以上，所以附著於有機絕緣膜38的表面的正電荷粒子的電場不會影響到氧化物半導體膜17與保護膜21的介面。其結果，氧化物半導體膜17與保護膜21的介面實質上不成為被施加正偏壓的狀態，由此電晶體的臨界電壓的變動少。
注意，本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的結構、方法等適當地組合而實施。
實施方式2
在本實施方式中，對電晶體所包括的氧化物半導體膜及與該氧化物半導體膜接觸的氧化物絕緣膜中的缺陷以及電晶體特性的劣化進行說明。
〈1.NOx〉
首先，對與氧化物半導體膜接觸的氧化物絕緣膜所包括的氮氧化物(下面，記載為NOx(x=0以上且2以下，較佳為1以上且2以下))進行說明。
〈1-1.氧化物絕緣膜中的NOx的遷移能階〉
首先，說明固體中的點缺陷的遷移能階。遷移能階是說明在能帶間隙中形成能階的雜質或缺陷(下面，記載為缺陷D)的帶電狀態的概念，其藉由缺陷的形成能量算出。也就是說，遷移能階與施體能階或受體能階是相似的概念。
對缺陷D的帶電狀態的形成能量與遷移能階的關係進行說明。缺陷D因帶電狀態而形成能量不同，也依賴於費米能量。將缺陷釋放一個電子的狀態表示為D+，俘獲一個電子的狀態表示為D-，電子不移動的狀態表示為D0。
圖11A示出缺陷D+、缺陷D0、缺陷D-的每一個的形成能量與遷移能階的關係。另外，圖11B示出在缺陷D在中性態下具有被一個電子佔有的軌域的情況下的缺陷 D+、缺陷D0、缺陷D-的電子配置。
在圖11A中，點線表示缺陷D+的形成能量，實線表示缺陷D0的形成能量，虛線表示缺陷D-的形成能量。遷移能階表示缺陷D的不同帶電狀態的形成能量變為相等的費米能階的位置。將缺陷D+與缺陷D0的形成能量變為相等的費米能階的位置(即點線與實線的交點的位置)表示為ε(+/0)，缺陷D0與缺陷D-的形成能量變為相等的費米能階的位置(即實線與虛線的交點的位置)表示為ε(0/-)。
接著，圖12示出使費米能階發生變化時的缺陷的在能量上穩定的帶電狀態的變化的示意圖。在圖12中，雙點劃線表示費米能階。另外，圖12的右圖示出圖12的左圖中的(1)、(2)、(3)為費米能階的情況的帶圖。
藉由得知固體的遷移能階，可以定性地理解在以費米能階為參數時，在每一個費米能階中缺陷在怎樣的帶電狀態下能量性地穩定。
接著，作為與氧化物半導體膜接觸的氧化物絕緣膜的典型例子使用氧氮化矽(SiON)，藉由計算對氧氮化矽中的缺陷能階以及起因於該缺陷能階的ESR信號進行了驗證。明確而言，藉由對向氧化矽(SiO2)中引入了NO2、N2O、NO及N原子的模型進行NO2、N2O、NO及N原子的遷移能階的調查，驗證了NO2、N2O、NO及N原子是否有可能成為電晶體的電子陷阱。
在計算中，作為模型使用低溫型石英(α-quartz)結晶結構的SiO2(c-SiO2)。圖13示出沒有缺陷的c-SiO2的結晶模型。
首先，對使c-SiO2的單位晶格在所有軸的方向上大了一倍的72原子模型進行了晶格常數以及各原子座標的結構最佳化計算。在計算中，使用第一原理計算軟體的VASP(The Vienna Ab initio simulation package)。另外，利用投影綴加波(PAW：Projector Augmented Wave)法計算內殼層電子的效果，作為泛函使用Heyd-Scuseria-Ernzerhof(HSE)DFT雜化泛函(HSE06)。下面示出計算條件。
Figure 103134270-A0202-12-0070-1
最佳化後的c-SiO2模型的能帶間隙為8.97eV，該值接近實驗值的9.0eV。
接著，對在上述c-SiO2模型中的結晶結構內的空間(晶格內的間隙位置)引入了NO2、N2O、NO或N原 子的每個模型進行結構的最佳化計算。在此，在如下三種情況下對各模型分別進行最佳化計算：模型整體為+1價的情況(電荷：+1)；模型整體為電中性(0價)的情況(電荷：中性)；以及模型整體為-1價的情況(電荷：-1)。但是，確認到施加在模型整體的電荷在電子的基態下分別局部存在於包含NO2、N2O、NO及N原子的缺陷。
首先，圖14示出對在c-SiO2模型的晶格內的間隙位置引入了NO2的模型進行最佳化計算之後的結構及NO2分子的結構參數。注意，在圖14中，作為參考例子，也示出氣相狀態下的NO2分子的結構參數。
一般而言，不是電中性的分子大多被稱為分子離子等，但在此論及的是被引入晶格內部的分子，與氣相狀態的情況不同，因此出於難以定量分子的化合價等理由，為了方便起見，將不是電中性的分子也稱為分子。
由圖14觀察到如下傾向：在引入NO2分子時，模型的電荷為+1時的NO2分子幾乎為直線狀，模型的電荷為中性、-1時的O-N-O鍵角按該順序逐漸變小。該NO2分子的結構變化幾乎與改變氣相中的孤立分子的電荷數時的鍵角的變化相等，由此可以推測假設的電荷幾乎都來源於NO2分子，並且SiO2中的NO2分子以接近孤立分子的狀態存在。
接著，圖15示出對在c-SiO2模型的晶格內的間隙位置引入了N2O的模型進行最佳化計算之後的結構及N2O分子的結構參數。注意，在圖15中，作為參考例子， 也示出氣相狀態下的N2O分子的結構參數。
由圖15可見，模型的電荷為+1時和為中性時的N2O分子的結構為幾乎相同的直線狀。另一方面，當模型的電荷為-1時，N2O分子為曲折的結構，並且N-O間距離比其他兩個2條件長。可以認為這是因為電子進入了N2O分子的π*軌域的LUMO能階。
接著，圖16示出對在c-SiO2模型的晶格內的間隙位置引入了NO的模型進行最佳化計算之後的結構及NO分子的結構參數。
由圖16可知，模型的電荷為+1時的N-O間距離短，相反地模型的電荷為-1時的N-O間距離長。可以推測這表示：當氣相狀態的NO分子的電荷為+1、0或-1時，N-O鍵合的鍵級分別為3.0、2.5或2.0，在電荷為+1時鍵級最大。由此，可以推測SiO2中的NO分子在接近孤立分子的狀態下穩定地存在。
最後，圖17示出在對c-SiO2模型的晶格內的間隙位置引入了N原子的模型進行最佳化計算之後的結構。
由圖17可知，在任一種帶電狀態下，與作為孤立原子存在於晶格內的間隙位置相比，N原子藉由與SiO2中的原子鍵合而更能夠在能量上穩定。
接著，對各模型進行了遷移能階的計算。
在此，在其結構中具有缺陷D的模型中，在電荷q的狀態與電荷q’的狀態之間遷移的遷移能階ε(q/q’)可以由以下公式3算出。
Figure 103134270-A0202-12-0073-2
在此，Etot(Dq)表示具有電荷q的缺陷D的模型的總能量，Etot(bulk)表示沒有缺陷的模型的總能量，ni表示有助於缺陷的原子i的個數，μi表示原子i的化學勢，εVBM表示沒有缺陷的模型中的價帶頂的能量，ΔVq表示關於靜電勢的修正項，Ef表示費米能量。
圖18是記載有由上述公式得到的遷移能階的帶圖。作為氧化物半導體膜，使用了利用原子個數比為In：Ga：Zn=1：1：1的金屬氧化物形成的氧化物半導體膜(以下，稱為IGZO(111))。另外，除了上述四個模型的帶圖，在圖18中還明確地示出IGZO(111)的帶圖。圖18中的數值單位為eV。
在圖18中，各遷移能階的值都以SiO2的價帶頂為基準(0.0eV)。在此雖然作為SiO2的電子親和力使用參考值，但在接合SiO2與IGZO(111)的情況下的每個能帶的位置關係實際上有時受SiO2的電子親和力的影響。
將在模型的電荷為+1的狀態與模型的電荷為0的狀態之間遷移的遷移能階記載為(+/0)，將在模型的電荷為0的狀態與模型的電荷為-1的狀態之間遷移的遷移能階記載為(0/-)。
由圖18可知，在SiO2內引入了NO2分子的模型中，在相當於IGZO(111)的能帶間隙內的位置存在(+/0)及(0/-)的兩個遷移能階，其有可能與電子的俘獲.解俘獲有關。在SiO2內引入了NO分子的模型以及SiO2內引入了N原子的模型中，都在相當於IGZO(111)的能帶間隙內的位置存在(+/0)的遷移能階。另一方面，可以推測：在SiO2內引入了N2O分子的模型的遷移能階都存在於IGZO(111)的能帶間隙的外側，並且無論費米能階的位置如何都作為中性分子穩定地存在。
由上述結果可知，與電晶體的臨界電壓向正方向漂移的主要原因的電子的俘獲．解俘獲有關的包含氮的晶格內的間隙位置的分子在IGZO(111)的能帶間隙內的導帶一側的位置具有遷移能階。在此，明顯地示出：在IGZO(111)的能帶間隙內的導帶一側的位置具有遷移能階的分子很有可能是NO2分子或NO分子，或者其兩者。
〈1-2.ESR信號的驗證〉
鑒於上述遷移能階的計算結果，下面藉由計算求出NO2分子的ESR信號。在此，對SiO2內的O原子被N原子取代的模型也進行了同樣的驗證。
在此，N原子具有七個電子，O原子具有八個電子，因此NO2分子的電子為開殼層結構。因此，由於中性的NO2分子具有孤立電子，所以能夠利用ESR進行測定。當SiO2中的O原子被N原子取代時，在N原子周圍只有 兩個Si，由於N具有懸空鍵，所以同樣能夠利用ESR進行測定。另外，由於14N具有一個核自旋，所以與14N有關的ESR信號的峰值分裂為三個。此時，ESR信號的分裂寬度為超精細耦合常數。
於是，藉由計算驗證了氧化物絕緣膜的ESR信號分裂為三個的原因是在於NO2分子還是在於SiO2內的取代O原子的N原子。由於在使用SiO2的結晶結構作為模型時計算量龐大，所以在此使用如圖19A和圖19B所示的兩種團簇結構(cluster structure)的模型，在對它們進行結構的最佳化之後，計算了g值和超精細耦合常數。圖19A示出中性狀態的NO2分子的模型，圖19B示出具有Si-N-Si鍵合的團簇模型。在圖19B所示的模型中，使用以H原子使Si原子的懸空鍵終止的團簇模型。
在模型的結構最佳化以及其結構被最佳化的模型的g值及超精細耦合常數的計算中使用ADF(Amsterdam Density Functional：阿姆斯特丹密度泛函)軟體。在模型的結構構造最佳化以及其結構被最佳化的模型的g值及超精細耦合常數的計算中，作為泛函使用“GGA：BP”，作為基函數使用“QZ4P”，作為Core Type使用“None”。另外，在計算g值及超精細耦合常數時，將“Spin-Orbit”認作為相對論效應，作為ESR/EPR的計算方法選擇“g & A-Tensor(full SO)”。下面示出計算條件。
Figure 103134270-A0202-12-0076-3
作為結構最佳化的結果，首先，圖19A所示的NO2分子的N-O鍵長為0.1205nm，O-N-O鍵角為134.1°。這些值接近於NO2分子的實驗值：鍵長0.1197nm、鍵角134.3°。另外，圖19B所示的Si-N-Si團簇模型的Si-N鍵長為0.172nm，Si-N-Si鍵角為138.3°。這些值接近於藉由第一原理計算使SiO2結晶中的O原子被N原子取代而進行結構最佳化計算之後的結構中的Si-N鍵長0.170nm、Si-N-Si鍵角139.0°的值。
下面示出計算出的g值及超精細耦合常數的值。
Figure 103134270-A0202-12-0076-4
如上所述，超精細耦合常數A對應於ESR信號的峰值的分裂寬度。由表3可知，NO2分子的超精細耦合常數A的平均值為5mT左右。另一方面，在Si-N-Si團簇模型的超精細耦合常數A中，只有A_x是正的值，該值為3mT左右。圖20A及圖20B分別示出由g值及超精細耦合常數A求出的NO2及Si-N-Si的ESR譜。
由該結果可知，在X能帶的ESR測定中，具有三個信號、大約為5mT的超精細結構常數及大約為2的g值的ESR譜很有可能起因於SiO2結晶中的NO2分子。在三個信號中，中間的信號的g值大約為2。
〈1-3.電晶體的劣化機制的考察〉
下面，根據上述結果，對在進行正閘極BT應力測試(+GBT)時電晶體的臨界電壓向正方向漂移的現象的機制進行考察。
參照圖21進行機制考察。圖21示出閘極(GE)、閘極絕緣膜(GI)、氧化物半導體膜(OS)及氧氮化矽膜(SiON)依次層疊的結構。在此，對氧化物半導體膜(OS)的背後通道一側的氧氮化矽膜SiON包含氮氧化物的情況進行說明。
首先，當對電晶體進行正閘極BT應力測試(+GBT)時，氧化物半導體膜OS的閘極絕緣膜GI一側及氧氮化矽膜SiON一側的電子密度變大。另外，氧化物半導體膜OS的氧氮化矽膜SiON一側的電子密度比閘極絕緣 膜GI一側小。當氧氮化矽膜SiON所包含的NO2分子或NO分子擴散到閘極絕緣膜GI與氧化物半導體膜OS的介面以及氧化物半導體膜OS與氧氮化矽膜SiON的介面時，被正閘極BT應力測試(+GBT)感應的閘極絕緣膜GI一側及背後通道一側的電子被俘獲。其結果，被俘獲的電子停留在閘極絕緣膜GI與氧化物半導體膜OS的介面以及氧化物半導體膜OS與氧氮化矽膜SiON的介面附近，因此電晶體的臨界電壓向正方向漂移。
也就是說，在與氧化物半導體膜接觸的氧氮化矽膜中，所含的氮氧化物的濃度越低，則越可以抑制電晶體的臨界電壓的變動。在此，作為與氧化物半導體膜接觸的氧氮化矽膜，有與背後通道一側接觸的保護膜及閘極絕緣膜等。藉由以與氧化物半導體膜接觸的方式設置氮氧化物的含量極低的氧氮化矽膜，可以實現可靠性極高的電晶體。
〈2.VoH〉
接著，對位於氧化物半導體膜所包含的缺陷之一的氧缺損Vo中的H原子(下面，記載為VoH)進行說明。
〈2-1.H的存在形態之間的能量和穩定性〉
首先，對存在於氧化物半導體膜的H的形態的能量差和穩定性的計算結果進行說明。在此，作為氧化物半導體膜使用InGaZnO4(下面，記載為IGZO(111))。
用於計算的結構基本為使IGZO(111)的六方晶的單位晶格在a軸方向及b軸方向上增加了一倍的84原子塊體模型。
作為塊體模型，準備了與3個In原子及1個Zn原子鍵合的1個O原子被H原子取代的模型(參照圖22A)。圖22B示出在圖22A中從c軸看InO層中的ab面時的圖。將去除了與3個In原子及1個Zn原子鍵合的1個O原子的區域表示為氧缺損Vo，並且在圖22A及圖22B中由虛線表示。另外，將位於氧缺損Vo中的H原子表示為VoH。
在塊體模型中，去除與三個In原子及一個Zn原子鍵合的一個O原子，形成氧缺損(Vo)。準備在該Vo附近在ab面上與一個Ga原子及兩個Zn原子鍵合的O原子鍵合於H原子的模型(參照圖22C)。另外，圖22D示出在圖22C中從c軸看InO層中的ab面的圖。在圖22C及圖22D中，由虛線表示氧缺損Vo。另外，將包括氧缺損Vo且包括在氧缺損Vo附近對於ab面與一個Ga原子及兩個Zn原子鍵合的O原子鍵合於H原子的模型表示為Vo+H。
在固定晶格常數的狀態下對上述兩個模型進行最佳化計算來算出總能量。可以說總能量值越小，其結構越穩定。
在計算中使用第一原理計算軟體VASP(The Vienna Ab initio simulation package)。表4示出計算條件。
Figure 103134270-A0202-12-0080-5
作為電子狀態準位能使用利用投影綴加波(PAW：Projector Augmented Wave)法生成的位勢，作為泛函使用GGA/PBE(Generalized-Gradient-Approximation：廣義梯度近似/Perdew-Burke-Ernzerhof)。
另外，表5示出所計算出的兩個模型的總能量。
Figure 103134270-A0202-12-0080-6
從表5可知VoH的總能量比Vo+H小0.78eV。因此，可以說VoH比Vo+H穩定。由此，當H原子靠近氧缺損(Vo)時，與鍵合於O原子相比，H原子更容易被引入到氧缺損(Vo)中。
〈2-2.VoH的熱力學狀態〉
接著，說明利用電子結構計算對關於H原子被引入氧 缺損(Vo)中的VoH的熱力學狀態進行評價的結果。
關於IGZO(111)包含的缺陷VoH，對(VoH)+、(VoH)-、(VoH)0的每一個的形成能量進行計算。注意，(VoH)+表示釋放一個電子的狀態，(VoH)-表示俘獲一個電子的狀態，(VoH)0表示電子不移動的狀態。
利用第一原理計算軟體VASP進行計算。表6示出計算條件。另外，圖23示出用於計算的模型的結構。形成能量的評價是設想公式4所示的反應而算出的。另外，作為電子狀態準位能計算使用利用PAW法生成的位勢，作為泛函使用Heyd-Scuscria-Ernzerhof(HSE)DFT雜化泛函(HSE06)。另外，在計算氧缺損的形成能量時假設氧缺損濃度的稀薄極限，校正電子及電洞過剩地擴展到導帶、價帶而算出能量。以完全的結晶的價帶頂為能量原點，起因於缺陷結構的價帶的偏差用平均靜電勢校正。
Figure 103134270-A0202-12-0081-7
Figure 103134270-A0202-12-0082-8
圖24A示出在本計算中得到的形成能量。
圖24A示出(VoH)+、(VoH)-、(VoH)0的每一個的形成能量。橫軸示出費米能階，縱軸示出形成能量。點線示出(VoH)+的形成能量，實線示出(VoH)0的形成能量，虛線示出(VoH)-的形成能量。另外，ε(+/-)表示VoH的電荷從(VoH)+經(VoH)0變為(VoH)-的遷移能階。
圖24B示出VoH的熱力學的遷移能階。由計算結果可知，InGaZnO4的能隙為2.739eV。另外，當價帶的能量為0eV時，遷移能階(ε(+/-))為2.62eV，並存在於導帶的正下方。由此，可以認為當費米能階存在於能隙內時，VoH的帶電狀態一直為+1，VoH成為施體。也就是說，可知藉由H原子被引入氧缺損(Vo)中，IGZO(111)成為n型。
接著，圖25示出對載子(電子)密度與缺陷(VoH)密度的關係進行評價的結果。
由圖25可知，藉由增加缺陷(VoH)密度，載子密度也增加。
由上述內容可知，IGZO(111)中的VoH會成為施體。另外，若VoH的密度變高，IGZO(111)則成為n 型。
〈3.說明氧化物半導體膜中的DOS與成為DOS的元素的關係的模型〉
若在氧化物半導體膜內部以及氧化物半導體膜與外部的介面附近存在態密度(DOS：Density of States)，則成為包括氧化物半導體膜的電晶體劣化的主要原因等。可以根據氧(O)、氧缺損(Vo)、氫(H)及氮氧化物(NOx)的位置或鍵合關係說明氧化物半導體膜內部以及其介面附近的DOS。下面，說明模型的概要。
為了使電晶體具有穩定的電特性，重要的是降低氧化物半導體膜內部及其介面附近的DOS(高純度本質化)。為了降低該DOS，需要降低氧缺損、氫及氮氧化物。下面，使用模型對氧化物半導體膜內部及其介面附近的DOS與氧缺損、氫、氮氧化物的關係進行說明。
圖26示出氧化物半導體膜內部及其介面附近的DOS的能帶結構。下面，對氧化物半導體膜為包含銦、鎵及鋅的氧化物半導體膜(IGZO(111))的情況進行說明。
首先，一般而言，DOS包括位於淺能階的DOS(shallow level DOS)和位於深能階的DOS(deep level DOS)。此外，在本說明書中，位於淺能階的DOS(shallow level DOS)是指導帶底的能量(Ec)與能帶間隙中心(mid gap)之間的DOS。因此，例如位於淺能階的 DOS(shallow level DOS)位於導帶底的能量附近。此外，在本說明書中，位於深能階的DOS(deep level DOS)是指價帶頂的能量(Ev)與能帶間隙中心之間的DOS。因此，例如位於深能階的DOS(deep level DOS)位於離價帶頂比離能帶間隙中心近的位置。
在氧化物半導體膜中，位於淺能階的DOS(shallow level DOS)有兩種。第一種位於淺能階的DOS(shallow level DOS)是氧化物半導體膜的表面附近(與絕緣膜(Insulator)之間的介面或其附近)的DOS(surface shallow DOS)。第二種位於淺能階的DOS(shallow level DOS)是氧化物半導體膜內部的DOS(bulk shallow DOS)。另一方面，作為位於深能階的DOS(deep level DOS)，有氧化物半導體膜內部的DOS(bulk deep DOS)。
這些DOS有可能起到如下作用。首先，因為氧化物半導體膜的表面附近的surface shallowDOS位於離導帶底淺的位置上。因此，surface shallow DOS容易俘獲電荷或導致電荷的消失。另一方面，因為與氧化物半導體膜的表面附近的surface shallow DOS相比，氧化物半導體膜內部的bulk shallow DOS位於離導帶底深的位置上。因此，在bulk shallow DOS中不容易發生電荷的消失。
以下，說明在氧化物半導體膜中形成DOS的原因元素。
例如，在氧化物半導體膜上形成氧化矽膜 時，有時氧化物半導體膜所包含的銦進入氧化矽膜中，該銦取代矽，由此形成位於淺能階的DOS(shallow level DOS)。
例如，在氧化物半導體膜與氧化矽膜的介面，氧化物半導體膜所包含的銦與氧的鍵合斷開，而該氧與矽鍵合。這起因於矽和氧的鍵合能量比銦和矽的鍵合能量高，並且矽(4價)的化合價比銦(3價)大。而且，由於氧化物半導體膜所包含的氧被矽奪取，而與銦鍵合了的氧的位點(site)成為氧缺損。除了在表面上以外，在矽進入氧化物半導體膜內部時也同樣地發生該現象。這些氧缺損形成位於深能階的DOS(deep level DOS)。
除了由於矽以外，有時由於其他原因而銦和氧的鍵合斷開。例如，在包含銦、鎵及鋅的氧化物半導體膜中，銦和氧的鍵合比鎵或鋅和氧的鍵合弱，所以容易斷開。因此，例如，由於電漿所造成的損傷或濺射粒子所造成的損傷等而銦和氧的鍵合斷開，而會產生氧缺損。該氧缺損形成位於深能階的DOS(deep level DOS)。
這些位於深能階的DOS(deep level DOS)可以俘獲電洞，由此成為電洞陷阱(電洞俘獲中心)。就是說，該氧缺損形成氧化物半導體膜內部的bulk deep DOS。因為氧缺損形成bulk deep DOS，所以成為氧化物半導體膜不穩定的主要原因。
如以下說明那樣，由這些氧缺損形成的深能階的DOS(deep level DOS)是為形成氧化物半導體膜內 部的bulk shallow DOS的主要原因之一。
此外，氧化物半導體膜中的氧缺損藉由俘獲氫而處於介穩狀態。也就是說，當作為位於深能階的DOS(deep level DOS)且可以俘獲電洞的氧缺損俘獲氫時，形成bulk shallow DOS且成為介穩狀態。如在本實施方式所示的〈VoH的熱力學狀態〉中所述的那樣，當氧缺損俘獲氫時，其帶中性或正電。也就是說，作為氧化物半導體膜內部的bulk shallow DOS之一的VoH釋放電子而帶中性或正電，因此影響電晶體的特性。
為了防止氧缺損給電晶體特性帶來不良影響，重要的是降低氧缺損的密度。於是，藉由對氧化物半導體膜供應過剩的氧，也就是說藉由以過剩的氧填補氧缺損，可以降低氧化物半導體膜的氧缺損的密度。也就是說，由於過剩氧的進入而氧缺損成為穩定狀態。例如，若使氧化物半導體膜的內部或氧化物半導體膜的介面附近的絕緣膜中存在過剩的氧，該過剩的氧能夠填補氧化物半導體膜的氧缺損，從而可以有效地消滅或減少氧化物半導體膜的氧缺損。
如此，氧缺損由於氫或氧而成為介穩狀態或穩定狀態。
另外，如在本實施方式所示的〈氧化物絕緣膜中的NOx的遷移能階〉中所述的那樣，作為NOx的NO或NO2俘獲氧化物半導體膜中的電子。作為NOx的NO或NO2是氧化物半導體膜表面附近的surface shallow DOS之一，因此 藉由在氧化物半導體膜的介面附近的絕緣膜中含有NOx，會影響電晶體的特性。
為了防止NOx給電晶體特性帶來不良影響，重要的是降低氧化物半導體膜的介面附近的絕緣膜中的NOx含量。
〈3-1.具有氧化物半導體膜的電晶體的暗態下的滯後劣化模型〉
接著，說明具有氧化物半導體膜的電晶體的劣化機制。在被照射光的情況和不被照射光的情況下，具有氧化物半導體膜的電晶體的特性的劣化方式不同。在被照射光時，劣化有可能極大地受氧化物半導體膜內部的位於深能階的DOS(bulk deep DOS)的影響。在不被照射光時，劣化有可能與氧化物半導體膜的表面附近(與絕緣膜(Insulator)的介面或其附近)的位於淺能階的DOS(surface shallow DOS)有關。
於是，首先說明具有氧化物半導體膜的電晶體不被照射光的情況(暗態)。在暗態下，根據由氧化物半導體膜的表面附近(與絕緣膜(Insulator)的介面或其附近)的位於淺能階的DOS(surface shallow DOS)的電荷俘獲與釋放的關係，可以說明電晶體的劣化機制。在此，作為氧化物半導體膜的介面附近的絕緣膜，使用閘極絕緣膜進行說明。
在圖27中，示出在暗態下對具有氧化物半導 體膜的電晶體反復進行閘極BT(bias temperature：偏壓-溫度)應力測試時的臨界電壓(Vth)的變化。從圖27可知，在進行正閘極BT應力測試(+GBT)時，臨界電壓向正方向漂移。接著，在進行負閘極BT應力測試(-GBT)時，臨界電壓向負方向漂移，而成為與初期值(Initial)相同程度的臨界電壓。如此，當交替反復進行正閘極BT應力測試和負閘極BT應力測試時，臨界電壓升降(產生滯後)。也就是說，可知：當在不照射光的狀態下反復進行負閘極BT應力測試和正閘極BT應力測試時，臨界電壓向正方向和負方向反復漂移，但是在總體上，該漂移保持在一定的範圍內。
根據氧化物半導體膜的表面附近的surface shallow DOS，可以說明這種暗態下的閘極BT應力測試中的電晶體的臨界電壓變化。圖28示出包括氧化物半導體膜的能帶結構以及對應於能帶結構的流程圖。
在施加閘極BT應力之前(閘極電壓(Vg)為0)，氧化物半導體膜的表面附近的surface shallow DOS具有高於費米能階(Ef)的能量並沒有俘獲電子，因此是電中性的(圖28中的步驟S101)。將在步驟S101中所測量的臨界電壓設定為施加閘極BT應力之前的初期值。
接著，進行正閘極BT應力測試(暗態)。藉由施加正閘極電壓使導帶彎曲，氧化物半導體膜的表面附近的surface shallow DOS變為低於費米能階的能量。其結果，在氧化物半導體膜的表面附近的surface shallow DOS 中電子被俘獲，氧化物半導體膜的表面附近的surface shallow DOS帶負電(圖28中的步驟S102)。
接著，停止應力，使閘極電壓為0。藉由使閘極電壓為0，氧化物半導體膜的表面附近的surface shallow DOS變為高於費米能階的能量。但是在氧化物半導體膜的表面附近的surface shallow DOS中被俘獲的電子的釋放需要長時間。因此，氧化物半導體膜的表面附近的surface shallow DOS維持帶負電的狀態(圖28中的步驟S103)。此時，電晶體的通道形成區域除了被施加閘極電壓以外還被施加負電壓。因此，為了使電晶體導通，需要施加高於初期值的閘極電壓，而臨界電壓向正方向漂移。也就是說，電晶體有可能容易成為常關閉。
接著，進行負閘極BT應力測試(暗態)，施加負閘極電壓。當施加負閘極電壓時，導帶彎曲且氧化物半導體膜的表面附近的surface shallow DOS的能量變得更高。由此，在氧化物半導體膜的表面附近的surface shallow DOS中被俘獲的電子被釋放，氧化物半導體膜的表面附近的surface shallow DOS成為電中性(圖28中的步驟S104)。
接著，停止應力，使閘極電壓為0。此時，氧化物半導體膜的表面附近的surface shallow DOS已釋放電子，因此是電中性的(步驟S101)。由此，臨界電壓向正方向漂移，其結果是恢復到進行閘極BT應力測試之前的初期值。就是說，當在暗態下反復進行負閘極BT應力測 試和正閘極BT應力測試時，臨界電壓向正方向和負方向反復漂移。但是，在氧化物半導體膜的表面附近的surface shallow DOS中，進行正閘極BT應力測試時俘獲電子並在進行負閘極BT應力測試時釋放該電子，由此可知，在總體上，臨界電壓只在一定的範圍內發生漂移。
如上所述，藉由理解氧化物半導體膜的表面附近的surface shallow DOS，可以說明暗態下的閘極BT應力測試所引起的電晶體的臨界電壓漂移。
〈3-2.具有氧化物半導體膜的電晶體的亮態下的劣化模型〉
接著，說明被照射光(亮態)的情況下的劣化機制。在亮態下，根據氧化物半導體膜內部的位於深能階的DOS(bulk deep DOS)的電荷俘獲與釋放的關係，可以說明電晶體的劣化機制。
在圖29中，示出在亮態下對具有氧化物半導體膜的電晶體反復進行閘極BT應力測試時的臨界電壓(Vth)漂移。從圖29可知臨界電壓(Vth)從初期值(Initial)向負方向漂移。
在圖29中，首先，作為臨界電壓的初期值，示出在不施加閘極BT應力且黑暗的狀態下測量的結果。接著，在不施加閘極BT應力且亮態下測量臨界電壓。其結果，可知與暗態下的臨界電壓相比，亮態下的臨界電壓向負方向漂移的幅度大。可以認為其主要原因之一是：藉由照射光，生成電子及電洞(hole)，所生成的電子被激 發到導帶。換言之，可以說，即使在不施加閘極BT應力的情況下，由於光照射，而具有氧化物半導體膜的電晶體的臨界電壓也向負方向漂移，容易常導通(normally on)化。此時，氧化物半導體膜的能隙越大或者能帶間隙中的DOS越少，被激發的電子個數越少。因此，在此情況下，只由光照射而導致的臨界電壓漂移較小。
接著，當在持續照射光的狀態下進行負閘極BT應力測試(-GBT)時，臨界電壓進一步向負方向漂移。
然後，當在持續照射光的狀態下進行正閘極BT應力測試(+GBT)時，臨界電壓向正方向漂移。
而且，當在繼續照射光的狀態下反復進行負閘極BT應力測試和正閘極BT應力測試時，臨界電壓反復向正方向和負方向漂移，由此可知，在總體上，臨界電壓逐漸向負方向漂移。
使用圖30及圖31所示的能帶結構，說明在上述亮態下的閘極BT應力測試(正閘極BT與負閘極BT的反復測試)中的電晶體的臨界電壓漂移的機制。在圖30和圖31中，使用氧化物半導體膜內部的bulk deep DOS以及閘極絕緣膜中的非橋氧電洞中心(NBOHC1及NBOHC2)進行說明。注意，非橋氧電洞中心(NBOHC1)是與非橋氧電洞中心(NBOHC2)相比位於接近與氧化物半導體膜的介面的位置(表面一側)的非橋氧電洞中心(NBOHC)。
在施加閘極BT應力和照射光之前(閘極電壓 (Vg)是0)，氧化物半導體膜內部的bulk deep DOS的能量低於費米能階(Ef)，並沒有俘獲電洞因此是電中性的(圖30中的步驟S111)。此時，將在暗態下測量的臨界電壓設定為暗態下的初期值。
接著，當不施加閘極BT應力並對氧化物半導體膜照射光時，電子和電洞生成(步驟S112)。所生成的電子激發到導帶，使臨界電壓向負方向漂移(在以後的製程中，不示出電子)。此外，由於電洞的生成，電洞的准費米能階(Efp)下降。由於電洞的准費米能階(Efp)下降，電洞在氧化物半導體膜內部的bulk deep DOS中被俘獲(圖30中的步驟S113)。因此，有可能當不施加閘極BT應力並照射光時，與暗態下相比，臨界電壓向負方向漂移，而電晶體容易常導通化。
接著，當在持續照射光的狀態下進行負閘極BT應力測試時，產生電場梯度，在氧化物半導體膜內部的bulk deep DOS中被俘獲的電洞被注入到閘極絕緣膜中的非橋氧電洞中心(NBOHC1)(圖30中的步驟S114)。並且，由於電場而電洞的一部分移動到閘極絕緣膜的更深的部分中的非橋氧電洞中心(NBOHC2)(圖31中的步驟S115)。在閘極絕緣膜中，施加電場的時間越長，從非橋氧電洞中心(NBOHC1)到非橋氧電洞中心(NBOHC2)的電洞移動越進展。閘極絕緣膜中的非橋氧電洞中心(NBOHC1及NBOHC2)的電洞像正固定電荷那樣動作，因此使臨界電壓向負方向變化，而電晶體容易常導通化。
注意，在此，為了容易理解，以不同的步驟分別示出光照射和負閘極BT應力測試，但是不侷限於此。例如，也可以認為步驟S112至步驟S115都是同時進行的步驟。
接著，在持續照射光的狀態下進行正閘極BT應力測試。由於正閘極電壓的施加，而被氧化物半導體膜內部的bulk deep DOS俘獲的電洞以及閘極絕緣膜中的非橋氧電洞中心(NBOHC1)中的電洞被釋放(圖31中的步驟S116)。其結果，臨界電壓向正方向漂移。注意，閘極絕緣膜中的非橋氧電洞中心(NBOHC2)位於閘極絕緣膜內部的深位置，因此即使在亮態下進行正閘極BT應力測試，也幾乎不會發生電洞直接被釋放的情況。為了釋放閘極絕緣膜中的非橋氧電洞中心(NBOHC2)中的電洞，需要將該電洞移動到表面一側的非橋氧電洞中心(NBOHC1)中。從閘極絕緣膜中的非橋氧電洞中心(NBOHC2)到非橋氧電洞中心(NBOHC1)的電洞移動按照施加電場的時間逐漸發生。因此，臨界電壓的向正方向的漂移量也小，而不能恢復到初期值。
此外，在閘極絕緣膜中的非橋氧電洞中心(NBOHC1)與氧化物半導體膜內部的bulk deep DOS之間也發生電洞的移動。但是，氧化物半導體膜內部的bulk deep DOS已俘獲有很多電洞，由此氧化物半導體膜及閘極絕緣膜整體的帶電量幾乎不減少。
接著，當再次在持續照射光的狀態下進行負 閘極BT應力測試時，產生電場梯度，在氧化物半導體膜內部的bulk deep DOS中被俘獲的電洞被注入到閘極絕緣膜中的非橋氧電洞中心(NBOHC1)中。此外，由於電場，而電洞的一部分也被注入閘極絕緣膜的更深的部分中的非橋氧電洞中心(NBOHC2)(圖31中的步驟S117)。注意，在閘極絕緣膜中的非橋氧電洞中心(NBOHC2)中，在步驟S115中進入的電洞不被釋放而殘留於其中。因此，因為閘極絕緣膜中的非橋氧電洞中心(NBOHC2)進一步被注入電洞，所以像固定電荷那樣動作的電洞個數進一步增多。於是，使臨界電壓向負方向進一步漂移，電晶體更容易常導通化。
接著，當在持續照射光的狀態下進行正閘極BT應力測試時，藉由施加正閘極電壓，在氧化物半導體膜內部的bulk deep DOS中被俘獲的電洞以及閘極絕緣膜中的非橋氧電洞中心(NBOHC1)中的電洞被釋放(圖31中的步驟S118)。其結果是，臨界電壓向正方向漂移。注意，閘極絕緣膜中的非橋氧電洞中心(NBOHC2)中的電洞幾乎不被釋放。因此，臨界電壓的向正方向的漂移量也小，而不能恢復到初期值。
如上所述，可以認為藉由在亮態下反復進行負閘極BT應力測試和正閘極BT應力測試，臨界電壓反復向正方向和負方向漂移，在總體上，逐漸向負方向漂移。
如上所述，藉由理解氧化物半導體膜內部的bulk deep DOS以及閘極絕緣膜中的非橋氧電洞中心 (NBOHC1以及NBOHC2)，可以說明亮態下的閘極BT應力測試所引起的電晶體的臨界電壓漂移。
〈3-3.氧化物半導體膜的脫水化、脫氫化以及加氧化的過程模型〉
為了使電晶體具有穩定的電特性，重要的是降低氧化物半導體膜中以及其介面附近的DOS(高純度本質化)。下面，對氧化物半導體膜的高純度本質化的過程模型進行說明。首先，對氧化物半導體膜的脫水化及脫氫化進行說明，然後對用氧填補氧缺損(Vo)的加氧化進行說明。
在對高純度本質化的製程模型進行說明之前，說明氧化物半導體膜的氧缺損容易在哪個位置產生。在包含銦、鎵及鋅的氧化物半導體膜中，與鎵和氧的鍵合、鋅和氧的鍵合相比，銦和氧的鍵合最容易斷開。因此，下面，對銦與氧的鍵合斷開而形成氧缺損的模型進行說明。
當銦與氧的鍵合斷開時，氧脫離而與銦鍵合的氧的位點成為氧缺損。氧缺損形成氧化物半導體膜的位於深能階的DOS(deep level DOS)。由於氧化物半導體膜的氧缺損不穩定，因此藉由俘獲氧或氫使其穩定。因此，當在氧缺損的附近存在氫時，氧缺損藉由俘獲氫而成為VoH。VoH形成氧化物半導體膜的位於淺能階的DOS(shallow level DOS)。
接著，當氧靠近氧化物半導體膜中的VoH時， 氧從VoH奪取氫，使氫脫離而形成羥基(OH)(參照圖32A和圖32B)。氧在經過加熱處理等時在氧化物半導體膜中移動而靠近VoH。
另外，當脫離了的羥基靠近氧化物半導體膜中的其他的VoH時，從VoH奪取氫，再次使氫脫離而形成水分子(H2O)(參照圖32C和圖32D)。如上所述，一個氧會使氧化物半導體膜中的兩個氫脫離。將這稱為氧化物半導體膜的脫水化和脫氫化。藉由脫水化和脫氫化，氧化物半導體膜的位於淺能階的DOS(shallow level DOS)得到降低，而形成位於深能階的DOS(deep level DOS)。
接著，當氧靠近氧化物半導體膜中的氧缺損時，氧被氧缺損俘獲，從而氧缺損消失(參照圖32E和圖32F)。將這稱為氧化物半導體膜的加氧化。藉由加氧化，可以降低氧化物半導體膜的位於深能階的DOS(deep level DOS)。
如上所述，藉由上述步驟，進行氧化物半導體膜的脫水化、脫氫化以及加氧化，可以降低氧化物半導體膜的位於淺能階的DOS(shallow level DOS)及位於深能階的DOS(deep level DOS)。將這稱為氧化物半導體的高純度本質化。
注意，本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的結構、方法等適當地組合而實施。
實施方式3
在本實施方式中，對電晶體所包括的氧化物半導體膜中的雜質和電晶體特性的劣化進行說明。在此，作為氧化物半導體膜使用IGZO(111)，作為雜質之一使用碳進行說明。
〈1.IGZO中的碳的影響〉
對在IGZO(111)中引入C原子的模型進行電子狀態的計算。
在計算中，使用圖33A所示的IGZO(111)結晶模型(原子個數：112個)。
在此，作為在IGZO(111)中混入C原子的模型，研討如下模型：在圖33A及表7所示的晶格內的間隙位置(1)至(6)分別配置C原子的模型；一個In原子被C原子取代的模型；一個Ga原子被C原子取代的模型；一個Zn原子被C原子取代的模型；以及一個O原子被C原子取代的模型。
Figure 103134270-A0202-12-0097-9
〈1-1.在晶格內的間隙位置配置有C原子的模型〉
藉由比較結構最佳化後的總能量，調查在(1)至(6)所示的晶格內的間隙位置配置有C原子的模型的穩定構型。表8示出計算條件。注意，由於作為交換相關泛函使用GGA，所以能帶間隙有被低估的傾向。
Figure 103134270-A0202-12-0098-10
表9示出在(1)至(6)所示的晶格內的間隙位置配置有C原子的模型的結構最佳化計算的結果。
Figure 103134270-A0202-12-0099-11
雖然作為C原子的初期位置選擇了晶格內的間隙位置，但在進行結構最佳化後，在(1)、(3)、(4)的晶格內的間隙位置配置有C原子的模型如圖33C所示的那樣，成為(CO)O缺陷結構。注意，“(CO)O”是指圖33B所示的結構的O原子如圖33C所示的那樣被CO取代。在(CO)O缺陷結構中，C原子與O原子鍵合。另外，C原子與原子M1及M2鍵合。O原子與M3及M4鍵合。此外，在(5)、(6)的晶格內的間隙位置配置有C原子的模型成為與IGZO(111)中的原子鍵合的結構。當對能量進行比較時，可知C原子在(CO)O缺陷結構或與IGZO(111)中的原子鍵合的結構中比在晶格內的間隙位置更加穩定。
接著，圖34A示出在該計算中能量最低且穩定的模型(將C原子配置在(6)的模型)的結構，圖34B示出其態密度。在圖34B中，在橫軸中，費米能階Ef為0eV，上半部分示出up-spin，下半部分示出down-spin的態密度。
在圖34A所示的結構中，C原子與一個In原子及兩個O原子鍵合。在將與C原子同族的Si原子配置在晶格內的間隙位置的模型中，Si原子只與O原子鍵合。由該結果可以推測，Si原子與C原子的鍵合狀態的不同是由離子半徑與電負性的不同引起的。另外，在圖34B中，當對從導帶底到費米能階Ef之間的態密度進行積分時，態密度相當於兩個電子。費米能階Ef位於從導帶底向真空能階一側靠近兩個電子的位置，因此可以認為藉由在晶格內的間隙位置配置C原子，從C原子釋放兩個電子而IGZO(111)n型化。
〈1-2.金屬元素被C原子取代的模型〉
接著，圖35A及圖35B示出一個In原子被C原子取代的模型的最適合的結構及態密度。在圖35B中，在橫軸中費米能階Ef為0eV。
在圖35A所示的結構中，C原子與三個O原子鍵合，並位於以O原子為頂點的三角形的平面內。另外，圖35B所示的態密度的大概形狀雖然與沒有缺陷時大致相同，但費米能階位於從導帶底向真空能階一側靠近一個電 子的位置，因此可以認為藉由使In原子被C原子取代，C原子釋放一個電子而IGZO(111)n型化。可以認為這是由於3價的In原子被4價的C原子取代了的緣故。
接著，圖36A及圖36B示出一個Ga原子被C原子取代的模型的最適合的結構及態密度。在圖36B中，在橫軸中費米能階Ef為0eV。
在圖36A所示的結構中，C原子與四個O原子鍵合，並大致位於以O原子為頂點的四面體的中心。另外，圖36B所示的態密度的大概形狀雖然與沒有缺陷時大致相同，但費米能階位於從導帶底向真空能階一側靠近一個電子的位置，因此可以認為藉由使Ga原子被C原子取代，從C原子釋放一個電子而IGZO(111)n型化。可以認為這是由於3價的Ga原子被4價的C原子取代了的緣故。
接著，圖37A及圖37B示出一個Zn原子被C原子取代的模型的最適合的結構及態密度。在圖37B中，在橫軸中費米能階Ef為0eV。
在圖37A所示的結構中，C原子與三個O原子鍵合，並位於以O原子為頂點的三角形的平面內。另外，圖37B所示的態密度的大概形狀雖然與沒有缺陷時大致相同，但費米能階Ef位於從導帶底向真空能階一側靠近兩個電子的位置，因此可以認為藉由使Zn原子被C原子取代，從C原子釋放兩個電子而IGZO(111)n型化。可以認為這是由於2價的Zn原子被4價的C原子取代了的緣故。
〈1-3.O原子被C原子取代的模型〉
接著，研討O原子是否能夠被C原子取代。在一個O原子被C原子取代的情況下，在考慮到鍵合的對方的金屬的組合時，有四個O原子位，因此製造每一個的取代模型而進行結構最佳化計算。其結果，使與兩個Ga原子及一個Zn原子鍵合的O原子被C原子取代的模型在能量上穩定。
在氧氛圍下形成的IGZO(111)包含充分的O。為了比較在包含很多氧的IGZO(111)中O原子被C原子取代時所需要的能量，對表10中的(1)及(2)的模型進行研討。在下面兩個模型中，在使原子個數一致後，計算出總能量。
Figure 103134270-A0202-12-0102-12
為了調查C原子的穩定構型，假設包含大量的氧的IGZO(111)，在原子個數一致的模型中計算出其總能量。表11示出計算結果。
Figure 103134270-A0202-12-0103-13
注意，表10中的(1)的模型是在IGZO(111)中C原子作為CO2存在的模型。另外，表10中的(2)的模型是IGZO(111)中的O原子被C原子取代的模型。
計算的結果，(1)的模型低出大約10.8eV且穩定，所以可以認為(1)的模型比(2)的模型容易產生。也就是說，可以認為O原子不容易被C原子取代，且O原子被C原子取代是不穩定的。
如表11所示，可以認為IGZO(111)中的C原子取代Ga原子時的能量更低，所以容易發生C原子與Ga原子的取代，而不容易發生C原子與O原子的取代。注意，在表11中，“IGZO：C原子”表示在InGaZnO4中，原子被C原子取代。
如上述結果可知，當C原子配置在晶格內的間隙位置或者C原子取代金屬原子(In、Ga、Zn)時，IGZO(111)成為n型。另外，可以認為IGZO(111)中的C原子尤其是在取代Ga原子時結構穩定。
注意，本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的結構、方法等適當地組合而實施。
實施方式4
在本實施方式中，參照圖式說明具有不同於實施方式1的結構的半導體裝置及其製造方法。本實施方式所示的電晶體50與實施方式1所示的電晶體10的不同之處是電晶體50為採用頂閘極結構的電晶體。
〈1.電晶體的結構〉
圖38A至圖38C示出電晶體50的俯視圖及剖面圖。圖38A是電晶體50的俯視圖，圖38B是圖38A的點劃線A-B間的剖面圖，圖38C是圖38A的點劃線C-D間的剖面圖。另外，在圖38A中，為了明確起見，省略基板51、保護膜53、閘極絕緣膜59、絕緣膜63等。
圖38A至圖38C所示的電晶體50包括：形成於保護膜53上的氧化物半導體膜55；接觸於氧化物半導體膜55的一對電極57、58；接觸於氧化物半導體膜55以及一對電極57、58的閘極絕緣膜59；以及隔著閘極絕緣膜59與氧 化物半導體膜55重疊的閘極電極61。另外，在保護膜53、一對電極57、58、閘極絕緣膜59以及閘極電極61上形成絕緣膜63。
在本實施方式中，與氧化物半導體膜55接觸的膜，典型的是保護膜53和閘極絕緣膜59之中的至少一個為包含氮的氧化物絕緣膜，該包含氮的氧化物絕緣膜具有缺陷量少的特徵。
作為包含氮且缺陷量少的氧化物絕緣膜的典型例子，有氧氮化矽膜、氧氮化鋁膜等。注意，氧氮化矽膜、氧氮化鋁膜是指在其組成中氧含量多於氮含量的膜，而氮氧化矽膜、氮氧化鋁膜是指在其組成中氮含量多於氧含量的膜。
包含氮且缺陷量少的氧化物絕緣膜具有藉由加熱處理釋放的質荷比m/z=17的氣體釋放量多於藉由加熱處理釋放的氮氧化物(NOx，x為0以上且2以下，較佳為1以上且2以下)釋放量的區域或部分。另外，作為氮氧化物的典型例子，有一氧化氮、二氧化氮等。或者，包含氮且缺陷量少的氧化物絕緣膜具有藉由加熱處理釋放的質荷比m/z=17的氣體釋放量多於藉由加熱處理釋放的質荷比m/z=30的氣體釋放量的區域或部分。或者，包含氮且缺陷量少的氧化物絕緣膜具有藉由加熱處理釋放的質荷比m/z=17的氣體釋放量多於藉由加熱處理釋放的質荷比m/z=46的氣體釋放量的區域或部分。或者，包含氮且缺陷量少的氧化物絕緣膜具有藉由加熱處理釋放的質荷比 m/z=17的氣體釋放量多於藉由加熱處理釋放的質荷比m/z=30的氣體和質荷比m/z=46的氣體的總釋放量的區域或部分。
另外，包含氮且缺陷量少的氧化物絕緣膜具有藉由加熱處理釋放的質荷比m/z=30的氣體釋放量為檢測下限以下，並且藉由加熱處理釋放的質荷比m/z=17的氣體釋放量為1×1018個/cm3以上且5×1019個/cm3以下的區域或部分。或者，包含氮且缺陷量少的氧化物絕緣膜具有藉由加熱處理釋放的質荷比m/z=46的氣體釋放量為檢測下限以下，並且藉由加熱處理釋放的質荷比m/z=17的氣體釋放量為1×1018個/cm3以上且5×1019個/cm3以下的區域或部分。或者，包含氮且缺陷量少的氧化物絕緣膜具有藉由加熱處理釋放的質荷比m/z=30的氣體釋放量為檢測下限以下，藉由加熱處理釋放的質荷比m/z=46的氣體釋放量為檢測下限以下，並且藉由加熱處理釋放的質荷比m/z=17的氣體的釋放量為1×1018個/cm3以上且5×1019個/cm3以下的區域或部分。
注意，作為質荷比m/z=30的氣體的典型例子，有一氧化氮。另外，作為質荷比m/z=17的氣體的典型例子，有氨。此外，作為質荷比m/z=46的氣體的典型例子，有二氧化氮。
在對包含氮且缺陷量少的氧化物絕緣膜進行加熱處理後，在對其利用100K以下的ESR進行測量而得到的質譜中，觀察到g值為2.037以上且2.039以下的第一信 號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號。另外，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總計為小於1×1018spins/cm3，典型為1×1017spins/cm3以上且小於1×1018spins/cm3。
另外，在100K以下的ESR譜中，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號相當於起因於氮氧化物(NOx，x為0以上且2以下，較佳為1以上且2以下)的信號。作為氮氧化物的典型例子，有一氧化氮、二氧化氮等。
當接觸於氧化物半導體膜55的保護膜53和閘極絕緣膜59之中的至少一個為如上所述的氮氧化物的含量少時，能夠減少保護膜53或閘極絕緣膜59與氧化物半導體膜55的介面的載子陷阱。其結果，能夠降低半導體裝置所包括的電晶體的臨界電壓變動，並能夠降低電晶體的電特性變動。
此外，保護膜53和閘極絕緣膜59中的至少一方的藉由SIMS測定的氮濃度較佳為6×1020atoms/cm3以下。其結果，在保護膜53和閘極絕緣膜59之中的至少一個中不容易生成氮氧化物，從而能夠減少保護膜53或閘極絕緣膜59與氧化物半導體膜55的介面的載子陷阱。此外，能夠降低半導體裝置所包括的電晶體的臨界電壓變動，並能 夠降低電晶體的電特性變動。
下面，說明電晶體50的其他結構的詳細內容。
基板51可以適當地使用在實施方式1中作為基板11列舉的基板。
當閘極絕緣膜59使用包含氮且缺陷量少的氧化物絕緣膜形成時，保護膜53可以使用氧含量超過化學計量組成的氧化物絕緣膜形成。氧含量超過化學計量組成的氧化物絕緣膜藉由加熱處理將氧擴散到氧化物半導體膜中。作為保護膜53的典型例子，可以舉出氧化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鎵膜、氧化鉿膜、氧化釔膜、氧化鋁膜、氧氮化鋁膜等。
保護膜53的厚度為50nm以上，較佳為200nm以上且3000nm以下，更佳為300nm以上且1000nm以下。藉由將保護膜53形成為厚，可以增加保護膜53的氧分子釋放量並降低保護膜53與在後面形成的氧化物半導體膜的介面處的介面態密度。
在此，“藉由加熱使氧的一部分釋放”是指當利用TDS分析時，換算為氧原子的氧的釋放量為1.0×1018atoms/cm3以上，較佳為3.0×1020atoms/cm3以上。此外，上述TDS分析時的膜的表面溫度較佳為100℃以上且700℃以下或100℃以上且500℃以下。
氧化物半導體膜55可以與實施方式1所示的氧化物半導體膜17同樣地形成。
一對電極57、58可以與實施方式1所示的一對電極19、20同樣地形成。
此外，在本實施方式中，將一對電極57、58設置於氧化物半導體膜55與閘極絕緣膜59之間，但也可以設置於保護膜53與氧化物半導體膜55之間。
當保護膜53使用包含氮且缺陷量少的氧化物絕緣膜形成時，閘極絕緣膜59例如使用氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化鎵或Ga-Zn類金屬氧化物膜等即可，並以疊層或單層設置。注意，為了提高閘極絕緣膜59與氧化物半導體膜55的介面特性，閘極絕緣膜59中的至少與氧化物半導體膜55接觸的區域較佳為使用氧化物絕緣膜形成。
另外，藉由作為閘極絕緣膜59設置具有阻擋氧、氫、水等的效果的絕緣膜，能夠防止氧從氧化物半導體膜55擴散到外部，並能夠防止氫、水等從外部侵入氧化物半導體膜55。作為具有阻擋氧、氫、水等的效果的絕緣膜，可以舉出氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等。
此外，藉由作為閘極絕緣膜59使用矽酸鉿(HfSiOx)、添加有氮的矽酸鉿(HfSixOyNz)、添加有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔等high-k材料，能夠降低電晶體的閘極漏電流。
閘極絕緣膜59的厚度例如為5nm以上且400nm 以下，較佳為10nm以上且300nm以下，更佳為15nm以上且100nm以下。
閘極電極61可以與實施方式1所示的閘極電極13同樣地形成。
絕緣膜63可以使用厚度為30nm以上且500nm以下，較佳為100nm以上且400nm以下的氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁、氮化鋁等的疊層或單層形成。
另外，作為絕緣膜63，也可以採用如保護膜53那樣的氧含量超過化學計量組成的氧氮化物絕緣膜和具有阻擋氧、氫、水等的特性的絕緣膜的疊層結構。作為具有阻擋氧、氫、水等的效果的絕緣膜，可以舉出氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜、氮化矽膜等。其結果，因為在加熱處理時經過閘極絕緣膜59或/及保護膜53向氧化物半導體膜55供應氧，所以能夠降低閘極絕緣膜59或/及保護膜53與氧化物半導體膜55的介面態密度。此外，能夠降低氧化物半導體膜中的氧缺損量。
〈2.電晶體的製造方法〉
接著，參照圖39A至39D說明圖38A至38C所示的電晶體的製造方法。在圖39A至39D中，使用以圖38A的點劃線A-B表示的通道長度方向上的剖面圖以及以點劃線C-D表示的通道寬度方向上的剖面圖說明電晶體50的製造方法。
如圖39A所示，在基板51上形成保護膜53。接著，在保護膜53上形成氧化物半導體膜55。
保護膜53藉由濺射法、CVD法等形成。
當作為保護膜53形成包含氮且缺陷量少的氧化物絕緣膜時，作為包含氮且缺陷量少的氧化物絕緣膜的一個例子，可以藉由CVD法形成氧氮化矽膜。此時，作為源氣體，較佳為使用含有矽的沉積氣體及氧化性氣體。作為包含矽的沉積氣體的典型例子，有矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化性氣體，有一氧化二氮、二氧化氮等。
另外，當作為保護膜53形成藉由加熱使氧的一部分釋放的氧化物絕緣膜時，較佳為藉由使用成膜氣體中的氧量為高的條件的濺射法形成該氧化物絕緣膜，此時，作為成膜氣體可以使用氧或者氧和稀有氣體的混合氣體等。典型地，成膜氣體中的氧濃度較佳為6%以上且100%以下。
另外，當作為保護膜53形成藉由加熱使氧的一部分釋放的氧化物絕緣膜時，在藉由CVD法形成該氧化物絕緣膜之後，將氧引入該氧化物絕緣膜，由此能夠增加藉由加熱釋放的氧的量。作為將氧引入氧化物絕緣膜的方法，有離子植入法、離子摻雜法、電漿處理等。在本實施方式中，由於在保護膜53下沒有設置氧化物半導體膜，所以即便將氧引入保護膜53也沒有對氧化物半導體膜的損傷。因此，能夠以不對氧化物半導體膜造成損傷的方式將 氧引入與氧化物半導體膜接觸的保護膜53。
另外，當作為保護膜53藉由CVD法形成氧化物絕緣膜時，來源於源氣體的氫或水有時混入氧化物絕緣膜中。因此，較佳為在藉由CVD法形成氧化物絕緣膜之後進行用於脫氫化或脫水化的加熱處理。
氧化物半導體膜55可以適當地使用與實施方式1所示的氧化物半導體膜17相同的形成方法形成。
另外，為了提高CAAC-OS膜所包含的結晶部的配向，較佳為提高用作氧化物半導體膜的基底絕緣膜的保護膜53的表面的平坦性。典型地，可以將保護膜53的平均表面粗糙度(Ra)設定為1nm以下、0.3nm以下或0.1nm以下。
作為用來提高保護膜53的表面的平坦性的平坦化處理，可以採用化學機械拋光(Chemical Mechanical Polishing：CMP)處理、乾蝕刻處理和電漿處理(所謂的反濺射)等中的一個或多個。在該電漿處理中，藉由將惰性氣體如氬氣體等引入真空處理室內，並施加電場以將被處理面用作陰極，來使表面的微細凹凸平坦化。
接著，如圖39B所示，形成一對電極57、58。一對電極57、58可以適當地使用與實施方式1所示的一對電極19、20同樣的形成方法形成。或者，也可以藉由印刷法或噴墨法形成一對電極57、58。
接著，如圖39C所示，形成閘極絕緣膜59以及閘極電極61。藉由濺射法、CVD法、蒸鍍法等形成絕緣 膜，並在該絕緣膜上藉由濺射法、CVD法、蒸鍍法等形成導電膜。接著，藉由光微影製程在該導電膜上形成遮罩。接著，使用該遮罩對絕緣膜以及導電膜的一部分進行蝕刻來形成閘極絕緣膜59以及閘極電極61。然後，去除遮罩。
用作閘極絕緣膜59的膜藉由濺射法、CVD法、蒸鍍法等形成。用作閘極電極61的膜藉由濺射法、CVD法、蒸鍍法等形成。
注意，當作為用作閘極絕緣膜59的膜形成包含氮且缺陷量少的氧化物絕緣膜時，可以適當地使用與保護膜53同樣的條件形成。
接著，如圖39D所示，在基板51、一對電極57、58、閘極絕緣膜59以及閘極電極61上形成絕緣膜63。絕緣膜63可以適當地使用濺射法、CVD法、印刷法、塗佈法等形成。
接著，與實施方式1同樣地，也可以進行加熱處理。該加熱處理的溫度典型地為150℃以上且低於基板的應變點，較佳為250℃以上且450℃以下，更佳為300℃以上且450℃以下。
藉由上述步驟，能夠製造臨界電壓變動得到降低的電晶體。另外，能夠製造電特性變動得到降低的電晶體。
注意，本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的結構、方法等適當地組合而實施。
〈變形例子1〉
下面，參照圖40A和圖40B說明實施方式4所示的電晶體50的變形例子。在本變形例子所說明的電晶體中，閘極絕緣膜或保護膜具有疊層結構。
在圖40A所示的電晶體50a中，保護膜53具有多層結構。明確而言，在保護膜53中層疊有氧化物絕緣膜65以及氧化物絕緣膜67，氧化物絕緣膜65為氧含量超過化學計量組成的氧化物絕緣膜，接觸於氧化物半導體膜55的氧化物絕緣膜67為可用於電晶體50的保護膜53和閘極絕緣膜59之中的至少一個的包含氮且缺陷量少的氧化物絕緣膜。
氧含量超過化學計量組成的氧化物絕緣膜65的厚度為50nm以上，較佳為200nm以上且3000nm以下，更佳為300nm以上且1000nm以下。藉由將使用氧含量超過化學計量組成的氧化物絕緣膜65形成為厚，可以增加氧含量超過化學計量組成的氧化物絕緣膜65的氧分子釋放量並降低氧化物絕緣膜67與氧化物半導體膜55的介面的介面態密度。
作為氧含量超過化學計量組成的氧化物絕緣膜65的形成方法，可以適當地使用可用作保護膜53的藉由加熱使一部分的氧釋放的氧化物絕緣膜。
另外，氧化物絕緣膜67可以使用可用作電晶體50中的保護膜53以及閘極絕緣膜59的包含氮且缺陷量少 的氧化物絕緣膜的形成方法來形成。
此外，在形成氧含量超過化學計量組成的氧化物絕緣膜65以及氧化物絕緣膜67並在該氧化物絕緣膜67上形成氧化物半導體膜55之後，也可以進行加熱處理。可以藉由該加熱處理使包括在氧含量超過化學計量組成的氧化物絕緣膜65中的氧的一部分擴散到氧化物絕緣膜67與氧化物半導體膜55的介面附近。其結果，能夠降低氧化物絕緣膜67與氧化物半導體膜55的介面附近的介面態密度，從而能夠減少臨界電壓的變動。
加熱處理的溫度典型地為150℃以上且低於基板的應變點，較佳為250℃以上且450℃以下，更佳為300℃以上且450℃以下。
在包含氦、氖、氬、氙、氪等稀有氣體或包含氮的惰性氣體氛圍中進行加熱處理。或者，也可以在惰性氣體氛圍中進行加熱之後在氧氛圍中進行加熱。另外，上述惰性氣體氛圍及氧氛圍較佳為不包含氫、水等。處理時間是3分鐘以上且24小時以下。
在圖40B所示的電晶體50b中，作為閘極絕緣膜59依次層疊氧化物絕緣膜69和氮化物絕緣膜71，其中接觸於氧化物半導體膜55的該氧化物絕緣膜69為包含氮且缺陷量少的氧化物絕緣膜。
作為氮化物絕緣膜71較佳為使用與實施方式1的變形例子1所示的氮化物絕緣膜29相同的膜。其結果，能夠增加閘極絕緣膜59的物理厚度。因此，藉由抑制電晶 體50b的絕緣耐壓下降並提高絕緣耐壓，從而能夠抑制半導體裝置的靜電破壞。
〈變形例子2〉
下面，參照圖41A至圖41C說明實施方式4所示的電晶體50的變形例子。在本變形例子所說明的電晶體中，一對電極與閘極絕緣膜之間設置有氧化物半導體膜。
圖41A至圖41C是本發明的一個方式的半導體裝置所具有的電晶體50c的俯視圖及剖面圖。圖41A是俯視圖，圖41B是圖41A中的點劃線A-B間的剖面示意圖，圖41C是圖41A中的點劃線C-D間的剖面圖示意圖。
圖41B及圖41C所示的電晶體50c包括：形成於保護膜53上的氧化物半導體膜73；形成於氧化物半導體膜73上的氧化物半導體膜55；接觸於氧化物半導體膜55以及氧化物半導體膜73的一對電極57、58；接觸於氧化物半導體膜55以及一對電極57、58的氧化物半導體膜75；形成於氧化物半導體膜75上的閘極絕緣膜59；以及隔著閘極絕緣膜59與氧化物半導體膜55重疊的閘極電極61。另外，也可以在保護膜53、一對電極57、58、氧化物半導體膜75、閘極絕緣膜59以及閘極電極61上形成絕緣膜63。
在電晶體50c中，保護膜53具有凸部，並在保護膜53的凸部上設置有層疊的氧化物半導體膜73以及氧化物半導體膜55。
如圖41B所示，氧化物半導體膜75接觸於氧化 物半導體膜55的頂面、一對電極57、58的頂面及側面。如圖41C所示，氧化物半導體膜75接觸於保護膜53的凸部側面、氧化物半導體膜73的側面、氧化物半導體膜55的側面及頂面。
如圖41C所示，在電晶體50c的通道寬度方向上，閘極電極61隔著氧化物半導體膜75以及閘極絕緣膜59面對氧化物半導體膜55的頂面及側面。
閘極電極61電性上包圍氧化物半導體膜55。藉由具有該結構，能夠增大電晶體50c的通態電流。將這種電晶體的結構稱為Surrounded Channel(s-channel)結構。在S-Channel結構中，電流流過整個氧化物半導體膜55(氧化物半導體膜55的塊內)。由於電流流過氧化物半導體膜55內部，因此不容易受介面散射的影響，從而能夠獲得很大的通態電流。另外，藉由增加氧化物半導體膜55的厚度，可以增大通態電流。
另外，在縮短電晶體的通道長度及通道寬度的情況下，在邊減少光阻遮罩的尺寸邊對一對電極或氧化物半導體膜等進行加工時，一對電極或氧化物半導體膜的端部有時帶弧形(具有曲面)。藉由採用這種結構，能夠提高形成於氧化物半導體膜55上的氧化物半導體膜75以及閘極絕緣膜59的覆蓋性。另外，能夠緩和在一對電極57、58的端部有可能產生的電場集中，所以能夠抑制電晶體的劣化。
另外，藉由進行電晶體的微型化，可以實現 集成度的提高及高密度化。例如，將電晶體的通道長度設定為100nm以下，較佳為40nm以下，更佳為30nm以下，進一步較佳為20nm以下，並將電晶體的通道寬度設定為100nm以下，較佳為40nm以下，更佳為30nm以下，進一步較佳為20nm以下。在根據本發明的一個方式的電晶體中，即便如上所述那樣通道寬度被縮短，也由於具有S-channel結構，所以能夠增大通態電流。
另外，氧化物半導體膜73可以適當地使用實施方式1的變形例子4所示的氧化物半導體膜46的材料形成。另外，在圖39A中，在形成用作氧化物半導體膜55的膜之前，形成用作氧化物半導體膜73的膜。接著，對用作氧化物半導體膜73的膜以及用作氧化物半導體膜55的膜進行加工，可以形成氧化物半導體膜73以及氧化物半導體膜55。
氧化物半導體膜75可以適當地使用實施方式1的變形例子4所示的氧化物半導體膜47的材料形成。另外，在圖39C中，在形成用作閘極絕緣膜59的膜之前，形成用作氧化物半導體膜75的膜。接著，在形成用作閘極絕緣膜59的膜以及用作閘極電極61的膜之後，同時對該兩者的膜進行加工，可以形成氧化物半導體膜75、閘極絕緣膜59以及閘極電極61。
氧化物半導體膜73的厚度只要能夠抑制氧化物半導體膜55的介面態的形成即可。例如，氧化物半導體膜55包括其厚度大於氧化物半導體膜，較佳為氧化物半導 體膜的2倍以上，更佳為4倍以上，進一步較佳為6倍以上的區域即可。注意，在無需增大電晶體的通態電流的情況下並不侷限於此，氧化物半導體膜73可以包括具有氧化物半導體膜55的厚度以上的厚度的區域。
另外，與氧化物半導體膜73同樣地，氧化物半導體膜75的厚度也只要能夠抑制氧化物半導體膜55的介面態的形成即可。例如，氧化物半導體膜75包括具有與氧化物半導體膜73的厚度相等或其以下的厚度的區域即可。若氧化物半導體膜75較厚，則由閘極電極61的電場有可能不容易到達氧化物半導體膜55，因此較佳為將氧化物半導體膜75形成為薄。例如，氧化物半導體膜75包括比氧化物半導體膜55薄的區域即可。注意，不侷限於此，氧化物半導體膜75的厚度在考慮到閘極絕緣膜59耐壓的情況下根據驅動電晶體的電壓適當地設定即可。
為了實現半導體裝置的高集成化，必須進行電晶體的微型化。然而，已知電晶體的微型化導致電晶體的電特性劣化，並且通道寬度的縮短導致通態電流的減少。
但是，在本發明的一個方式的電晶體中，如上所述，以覆蓋氧化物半導體膜55的通道形成區域的方式形成有氧化物半導體膜75，並且，通道形成區域不與閘極絕緣膜59接觸。因此，能夠抑制在氧化物半導體膜55與閘極絕緣膜59的介面產生的載子散射，從而能夠增大電晶體的通態電流。
另外，當使氧化物半導體膜本質或實質上本質時，由於氧化物半導體膜中的載子減少，所以有場效移動率下降的憂慮。然而，在本發明的一個方式的電晶體中，除了垂直方向上的閘極電場之外，側面方向上的閘極電場也被施加到氧化物半導體膜55。換言之，閘極電場被施加到整個氧化物半導體膜55，所以電流流過氧化物半導體膜的塊內。由此，在抑制因高純度本質化而產生的電特性變動的同時，能夠提高電晶體的場效移動率。
另外，在本發明的一個方式的電晶體中，藉由將氧化物半導體膜55形成於氧化物半導體膜73上，來使介面態不容易產生。再者，藉由將氧化物半導體膜55設置於氧化物半導體膜73與氧化物半導體膜75之間，來消除從上下方混入的雜質的影響。藉由具有氧化物半導體膜55由氧化物半導體膜73及氧化物半導體膜75包圍的結構(或者，由閘極電極61電性上包圍的結構)，如上所述那樣能夠增大電晶體的通態電流，並能夠實現臨界電壓的穩定化。因此，能夠降低閘極電極的電壓為0V時流過源極與汲極之間的電流，從而能夠降低功耗。另外，由於電晶體的臨界電壓變穩定，所以能夠提高半導體裝置的長期可靠性。
注意，本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的結構、方法等適當地組合而實施。
實施方式5
在本實施方式中，對能夠用於包含在上述實施方式所說明的半導體裝置中的電晶體的氧化物半導體膜的一個方式進行說明。
氧化物半導體膜也可以由單晶結構的氧化物半導體(以下，稱為單晶氧化物半導體)、多晶結構的氧化物半導體(以下，稱為多晶氧化物半導體)、微晶結構的氧化物半導體(以下，稱為微晶氧化物半導體)和非晶結構的氧化物半導體(以下，稱為非晶氧化物半導體)中的一種以上構成。氧化物半導體膜也可以由CAAC-OS膜構成。另外，氧化物半導體膜也可以由非晶氧化物半導體及具有晶粒的氧化物半導體構成。
氧化物半導體例如被分為非單晶氧化物半導體和單晶氧化物半導體。或者，氧化物半導體例如被分為結晶氧化物半導體和非晶氧化物半導體。
作為非單晶氧化物半導體可以舉出CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶氧化物半導體、微晶氧化物半導體和非晶氧化物半導體等。另外，作為結晶氧化物半導體可以舉出單晶氧化物半導體、CAAC-OS、多晶氧化物半導體和微晶氧化物半導體等。
下面，對CAAC-OS、微晶氧化物半導體和非晶氧化物半導體進行說明。
首先，對CAAC-OS進行說明。
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
在CAAC-OS的穿透式電子顯微鏡(TEM：Transmission Electron Microscope)影像中，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。
例如，圖73A示出從大致平行於樣本面的方向觀察所得到的CAAC-OS的剖面的高解析度TEM影像。在此，利用球面像差校正(Spherical Aberration Corrector)功能得到TEM影像。下面，將利用球面像差校正功能的高解析度TEM影像特別稱為Cs校正高解析度TEM影像。另外，例如可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等得到Cs校正高解析度TEM影像。
圖73B示出將圖73A中的區域(1)放大的Cs校正高解析度TEM影像。由圖73B可以確認到在結晶部中金屬原子排列為層狀。各金屬原子層具有反映了形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS的被形成面或頂面的方式排列。
在圖73B中，CAAC-OS具有特有的原子排列。圖73C是以輔助線示出特有的原子排列的圖。由圖73B和圖73C可知，一個顆粒的尺寸為1nm以上且3nm以下左右， 由顆粒與顆粒之間的傾斜產生的空隙的尺寸為0.8nm左右。因此，也可以將顆粒稱為奈米晶(nc：nanocrystal)。
在此，根據Cs校正高解析度TEM影像，將基板5120上的CAAC-OS的顆粒5100的配置示意性地表示為堆積磚塊或塊體的結構(參照圖73D)。在圖73C中觀察到的在顆粒與顆粒之間產生傾斜的部分相當於圖73D所示的區域5161。
例如，圖74A示出從大致垂直於樣本面的方向觀察所得到的CAAC-OS的平面的Cs校正高解析度TEM影像。圖74B、圖74C和圖74D分別示出將圖74A中的區域(1)、區域(2)和區域(3)放大的Cs校正高解析度TEM影像。由圖74B、圖74C和圖74D可知在結晶部中金屬原子排列為三角形狀、四角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。
圖70A是CAAC-OS的剖面的高解析度TEM影像。另外，圖70B是進一步放大圖70A的剖面的高解析度TEM影像，為便於理解而強調表示原子排列。
圖70C是圖70A中的A-O-A’之間的由圓圈圈起來的區域(直徑大約為4nm)的局部性的傅立葉變換影像。在圖70C所示的各區域中可以確認到c軸配向性。另外，A-O之間的c軸方向和O-A’之間的c軸方向不同，由此可知A-O之間和O-A’之間具有不同的晶粒。還可知：在A-O之間，c軸的角度為14.3°、16.6°、26.4°等而逐漸地連續變化。同樣地，可知：在O-A’之間，c軸的角度為-18.3°、 -17.6°、-15.9°等而逐漸地連續變化。
另外，在CAAC-OS的電子繞射圖案中，觀察到表示配向性的斑點(亮點)。
例如，在使用例如為1nm以上且30nm以下的電子束獲得的CAAC-OS的頂面的電子繞射圖案(也稱為奈米束電子繞射圖案)中，觀察到斑點(參照圖71A)。
由剖面的高解析度TEM影像及平面的高解析度TEM影像可知，CAAC-OS的結晶部具有配向性。
注意，CAAC-OS所包含的結晶部幾乎都是能夠容納於一個邊長短於100nm的立方體內的尺寸。因此，有時CAAC-OS所包含的結晶部為能夠容納於一邊短於10nm、短於5nm或短於3nm的立方體內的尺寸。但是，有時CAAC-OS所包含的多個結晶部聯結，從而形成一個大結晶區。例如，在高解析度TEM平面影像中有時會觀察到2500nm2以上、5μm2以上或1000μm2以上的結晶區。
例如，當使用X射線繞射(XRD：X-Ray Diffraction)裝置並利用out-of-plane法分析包含InGaZnO4結晶的CAAC-OS的結構時，如圖75A所示，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS中的結晶具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。
注意，當利用out-of-plane法分析包含InGaZnO4結晶的CAAC-OS的結構時，除了2θ為31°附近的 峰值以外，有時在2θ為36°附近時也出現峰值。2θ為36°附近的峰值表示CAAC-OS中的一部分包含不具有c軸配向性的結晶。較佳的是，在CAAC-OS中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構時，在2θ為56°附近時出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在CAAC-OS中，即使將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)，也如圖75B所示的那樣觀察不到明確的峰值。相比之下，在InGaZnO4的單晶氧化物半導體中，在將2θ固定為56°附近來進行Φ掃描時，如圖75C所示的那樣觀察到來源於相等於(110)面的結晶面的六個峰值。因此，由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著，圖76A示出對作為CAAC-OS的In-Ga-Zn氧化物從平行於樣本面的方向入射束徑為300nm的電子線時的繞射圖案(也稱為選區透過電子繞射圖案)。由圖76A例如觀察到起因於InGaZnO4結晶的(009)面的斑點。因此，由電子繞射也可知CAAC-OS所包含的顆粒具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，圖76B示出對相同的樣本從垂直於樣本面的方向入射束徑為300nm的電子線時的繞射圖案。由圖76B觀察到環狀的繞射圖案。因此，由電子繞射也可知 CAAC-OS所包含的顆粒的a軸和b軸不具有配向性。可以認為圖76B中的第一環起因於InGaZnO4結晶的(010)面和(100)面等。另外，可以認為圖76B中的第二環起因於(110)面等。
如此，由於每一個顆粒(奈米晶)的c軸都朝向大致垂直於被形成面或頂面的方向，所以也可以將CAAC-OS稱為包含CANC(C-Axis Aligned nanocrystals：c軸配向奈米晶)的氧化物半導體。
由上述結果可知，在具有c軸配向的CAAC-OS中，雖然a軸和b軸的方向在結晶部之間不同，但是c軸都朝向平行於被形成面或頂面的法線向量的方向。因此，在上述剖面的高解析度TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的ab面平行的面。
注意，結晶部在形成CAAC-OS或進行加熱處理等晶化處理時形成。如上所述，結晶的c軸朝向平行於CAAC-OS的被形成面或頂面的法線向量的方向。由此，例如，當CAAC-OS的形狀因蝕刻等而發生改變時，結晶的c軸不一定平行於CAAC-OS的被形成面或頂面的法線向量。
此外，CAAC-OS中的c軸配向的結晶部的分佈也可以不均勻。例如，當CAAC-OS的結晶部由CAAC-OS的頂面附近的結晶生長而形成時，有時頂面附近的c軸配向的結晶部的比例會高於被形成面附近。另外，在添加有雜質的CAAC-OS中，添加有雜質的區域變質而有時局部性地形成c軸配向的結晶部的比例不同的區域。
CAAC-OS是雜質濃度低的氧化物半導體。雜質是指氫、碳、矽和過渡金屬元素等氧化物半導體的主要成分以外的元素。尤其是，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以如果包含在氧化物半導體內，也會打亂氧化物半導體的原子排列，導致結晶性下降。此外，氧化物半導體所包含的雜質有時會成為載子陷阱或載子發生源。
CAAC-OS是缺陷態密度低的氧化物半導體。氧化物半導體中的氧缺損有時會因成為載子陷阱或因俘獲氫而成為載子發生源。
在使用CAAC-OS的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。
包括使用CAAC-OS的電晶體的半導體裝置即使被彎曲也不容易損壞。因此，較佳為將使用CAAC-OS的電晶體用於具有撓性的半導體裝置。
接著，對微晶氧化物半導體進行說明。
在微晶氧化物半導體的高解析度TEM影像中有能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。微晶氧化物半導體所包含的結晶部的尺寸大多為1nm以上且100nm以下或1nm以上且10nm以下。尤其是，將包含尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微 晶的奈米晶的氧化物半導體稱為nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)。例如，在nc-OS的高解析度TEM影像中，有時無法明確地觀察到晶界。注意，奈米晶的來源有可能與CAAC-OS中的顆粒相同。因此，下面有時將nc-OS的結晶部稱為顆粒。
在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的結晶部之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與非晶氧化物半導體沒有差別。例如，當利用使用其束徑比結晶部大的X射線的XRD裝置藉由out-of-plane法對nc-OS進行結構分析時，檢測不到表示結晶面的峰值。在使用其束徑比結晶部大(例如，50nm以上)的電子射線對nc-OS進行電子繞射(選區電子繞射)時，觀察到類似光暈圖案的繞射圖案。另一方面，在使用其束徑近於結晶部或者比結晶部小的電子射線對nc-OS進行奈米束電子繞射時，觀察到斑點。另外，在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點(參照圖71B)。
如此，由於每一個顆粒(奈米晶)的結晶定向都沒有規律性，所以也可以將nc-OS稱為包含NANC(Non-Aligned nanocrystals：無配向奈米晶)的氧化物半 導體。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷態密度比非晶氧化物半導體低。但是，在nc-OS中的不同的結晶部之間觀察不到晶體配向的規律性。所以，nc-OS的缺陷態密度比CAAC-OS高。
注意，氧化物半導體例如也可以是包含非晶氧化物半導體、微晶氧化物半導體和CAAC-OS中的兩種以上的疊層膜。
當氧化物半導體膜具有多種結構時，有時可以利用奈米束電子繞射來進行結構分析。
圖71C示出一種透過電子繞射測量裝置，包括：電子槍室310；電子槍室310下的光學系統312；光學系統312下的樣本室314；樣本室314下的光學系統316；光學系統316下的觀察室320；設置在觀察室320的拍攝裝置318；以及觀察室320下的膠片室322。以朝向觀察室320的內部的方式設置拍攝裝置318。另外，該透過電子繞射測量裝置也可以不包括膠片室322。
圖71D示出圖71C所示的透過電子繞射測量裝置的內部結構。在透過電子繞射測量裝置內部，從設置在電子槍室310的電子槍發射的電子藉由光學系統312照射到配置在樣本室314的物質328。穿過物質328的電子藉由光學系統316入射到設置在觀察室320內部的螢光板332中。在螢光板332中，藉由呈現對應於所入射的電子的強度的 圖案，可以測量透過電子繞射圖案。
由於拍攝裝置318朝向螢光板332，所以可以拍攝呈現於螢光板332的圖案。穿過拍攝裝置318的透鏡的中間部及螢光板332的中間部的直線和螢光板332的頂面所形成的角度例如為15°以上且80°以下，30°以上且75°以下或45°以上且70°以下。該角度越小，由拍攝裝置318拍攝的透過電子繞射圖案的歪曲越大。但是，如果預先知道該角度，則能夠校正所得到的透過電子繞射圖案的歪曲。另外，有時也可以將拍攝裝置318設置在膠片室322。例如，也可以以與電子324的入射方向相對的方式將拍攝裝置318設置在膠片室322。在此情況下，可以從螢光板332的背面拍攝歪曲少的透過電子繞射圖案。
樣本室314設置有用來固定樣本的物質328的支架。支架具有使穿過物質328的電子透過的結構。例如，支架也可以具有將物質328移動到X軸、Y軸、Z軸等的功能。支架的移動功能例如具有在1nm以上且10nm以下、5nm以上且50nm以下、10nm以上且100nm以下、50nm以上且500nm以下、100nm以上且1μm以下等的範圍內移動的精度即可。至於這些範圍，根據物質328的結構設定最適合的範圍即可。
接著，說明使用上述透過電子繞射測量裝置測量物質的透過電子繞射圖案的方法。
例如，如圖71D所示，藉由改變(掃描)物質中的奈米束的電子324的照射位置，可以觀察到物質的結 構逐漸產生變化的狀況。此時，如果物質328是CAAC-OS膜，則可以觀察到圖71A所示那樣的繞射圖案。或者，如果物質328是nc-OS膜，則可以觀察到圖71B所示那樣的繞射圖案。
即使物質328是CAAC-OS膜，有時也部分地觀察到與nc-OS膜等同樣的繞射圖案。因此，有時可以以在一定範圍內觀察到CAAC-OS膜的繞射圖案的區域的比例(也稱為CAAC化率)代表CAAC-OS膜的優劣。例如，優良的CAAC-OS膜的CAAC化率為50%以上，較佳為80%以上，更佳為90%以上，進一步較佳為95%以上。另外，將觀察到與CAAC-OS膜不同的繞射圖案的區域的比例記載為非CAAC化率。
作為一個例子，對具有剛進行成膜之後(表示為as-sputtered)的CAAC-OS膜或在包含氧的氛圍中以450℃進行加熱處理之後的CAAC-OS膜的各樣本的頂面一邊進行掃描一邊得到透過電子繞射圖案。在此，一邊以5nm/秒鐘的速度進行掃描60秒鐘一邊觀察繞射圖案，且每隔0.5秒鐘將觀察到的繞射圖案轉換為靜態影像，從而導出CAAC化率。注意，作為電子線使用束徑為1nm的奈米束電子線。另外，對六個樣本進行同樣的測量。而且，利用六個樣本的平均值算出CAAC化率。
圖72A示出各樣本的CAAC化率。剛進行成膜之後的CAAC-OS膜的CAAC化率為75.7%(非CAAC化率為24.3%)。此外，進行450℃的加熱處理之後的CAAC-OS 膜的CAAC化率為85.3%(非CAAC化率為14.7%)。由此可知，與剛進行成膜之後相比，450℃的加熱處理之後的CAAC化率較高。也就是說，可知高溫(例如400℃以上)下的加熱處理使非CAAC化率(提高CAAC化率)降低。此外，在進行低於500℃的加熱處理時也可以得到具有高CAAC化率的CAAC-OS膜。
在此，與CAAC-OS膜不同的繞射圖案的大部分是與nc-OS膜同樣的繞射圖案。此外，在測量區域中觀察不到非晶氧化物半導體膜。由此可知，藉由加熱處理，具有與nc-OS膜同樣的結構的區域受到鄰接的區域的結構的影響而重新排列，並CAAC化。
圖72B及圖72C分別是剛進行成膜之後的CAAC-OS膜的平面高解析度TEM影像及進行450℃的加熱處理之後的CAAC-OS膜的平面高解析度TEM影像。藉由對圖72B和圖72C進行比較，可知450℃的加熱處理之後的CAAC-OS膜的性質更均勻。也就是說，可知高溫的加熱處理提高CAAC-OS膜的性質。
藉由採用這種測量方法，有時可以對具有多種結構的氧化物半導體膜進行結構分析。
接著，對非晶氧化物半導體進行說明。
非晶氧化物半導體是膜中的原子排列沒有規律且不具有結晶部的氧化物半導體。其一個例子為具有如石英那樣的無定形態的氧化物半導體。
在非晶氧化物半導體的高解析度TEM影像中 無法發現結晶部。
在使用XRD裝置藉由out-of-plane法對非晶氧化物半導體進行結構分析時，檢測不到表示結晶面的峰值。在對非晶氧化物半導體進行電子繞射時，觀察到光暈圖案。在對非晶氧化物半導體進行奈米束電子繞射時，觀察不到斑點而觀察到光暈圖案。
關於非晶結構有各種見解。例如，有時將原子排列完全沒有規律性的結構稱為完全的非晶結構(completely amorphous structure)。也有時將到最接近原子間距或到第二接近原子間距具有規律性，並且不是長程有序的結構稱為非晶結構。因此，根據最嚴格的定義，即使是略微具有原子排列的規律性的氧化物半導體也不能被稱為非晶氧化物半導體。至少不能將長程有序的氧化物半導體稱為非晶氧化物半導體。因此，由於具有結晶部，例如不能將CAAC-OS和nc-OS稱為非晶氧化物半導體或完全的非晶氧化物半導體。
注意，氧化物半導體有時具有示出nc-OS與非晶氧化物半導體之間的物理性質的結構。將具有這樣的結構的氧化物半導體特別稱為amorphous-like氧化物半導體(a-like OS：amorphous-like Oxide Semiconductor)。
在a-like OS的高解析度TEM影像中有時觀察到空洞(void)。另外，在高解析度TEM影像中，有能夠明確地觀察到結晶部的區域和不能觀察到結晶部的區域。
下面，對氧化物半導體的結構所導致的電子 照射的影響的不同進行說明。
準備a-like OS、nc-OS和CAAC-OS。每個樣本都是In-Ga-Zn氧化物。
首先，取得各樣本的高解析度剖面TEM影像。由高解析度剖面TEM影像可知，每個樣本都具有結晶部。
然後，測量各樣本的結晶部的尺寸。圖77示出調查了各樣本的結晶部(22個部分至45個部分)的平均尺寸的變化的例子。樣本A具有a-like OS，樣本B具有nc-OS，樣本C具有CAAC-OS。由圖77可知，在a-like OS中，結晶部根據電子的累積照射量逐漸變大。明確而言，如圖77中的(1)所示，可知在利用TEM的觀察初期尺寸為1.2nm左右的結晶部在累積照射量為4.2×108e-/nm2時生長到2.6nm左右。另一方面，可知nc-OS和CAAC-OS在開始電子照射時到電子的累積照射量為4.2×108e-/nm2的範圍內，無論電子的累積照射量如何結晶部的尺寸都沒有變化。明確而言，如圖77中的(2)所示，可知無論利用TEM的觀察的經過如何，結晶部的尺寸都為1.4nm左右。另外，如圖77中的(3)所示，可知無論利用TEM的觀察的經過如何，結晶部的尺寸都為2.1nm左右。
如此，有時TEM觀察中的微量的電子照射引起a-like OS的結晶化，因此發生結晶部的成長。另一方面，可知若是優質的nc-OS和CAAC-OS，則幾乎沒有TEM觀察中的微量的電子照射所引起的結晶化。
注意，可以使用高解析度TEM影像測量a-like OS和nc-OS的結晶部的尺寸。例如，InGaZnO4結晶具有層狀結構，其中在In-O層之間具有兩個Ga-Zn-O層。InGaZnO4結晶的單位晶格具有包括三個In-O層和六個Ga-Zn-O層的9個層在c軸方向上以層狀層疊的結構。因此，這些彼此靠近的層的間隔與(009)面的晶格表面間隔(也稱為d值)是幾乎相等的，由結晶結構分析求出其值為0.29nm。由此，重點觀察高解析度TEM影像中的晶格條紋，在晶格條紋的間隔為0.28nm以上且0.30nm以下的部分中，每一個晶格條紋對應於InGaZnO4結晶的a-b面。
另外，有時氧化物半導體的密度因結構而不同。例如，當已知某個氧化物半導體的組成時，藉由以與該組成相同的組成中的單晶氧化物半導體的密度與其進行比較，可以估計該氧化物半導體的結構。例如，相對於單晶氧化物半導體的密度，a-like OS的密度為78.6%以上且小於92.3%。例如，相對於單晶氧化物半導體的密度，nc-OS的密度和CAAC-OS的密度都為92.3%以上且小於100%。注意，難以形成其密度相對於單晶氧化物半導體的密度小於78%的氧化物半導體。
使用具體例子對上述內容進行說明。例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，a-like OS的密度為5.0g/cm3以上且小於5.9g/cm3 。另外，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且小於6.3g/cm3。
注意，有時不存在相同組成的單晶氧化物半導體。此時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以算出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均計算所希望的組成的單晶氧化物半導體的密度即可。注意，較佳為盡可能減少所組合的單晶氧化物半導體的種類來計算密度。
注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、微晶氧化物半導體和CAAC-OS中的兩種以上的疊層膜。
雜質濃度低且缺陷態密度低(氧缺損少)的氧化物半導體可以具有低載子密度。因此，將這樣的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。CAAC-OS和nc-OS的雜質濃度和缺陷態密度比a-like OS和非晶氧化物半導體低。也就是說，CAAC-OS和nc-OS容易成為高純度本質或實質上高純度本質的氧化物半導體。因此，使用CAAC-OS或nc-OS的電晶體很少具有負臨界電壓的電特性(很少成為常開啟)。高純度本質或實質上高純度本質的氧化物半導體的載子陷阱少。因此，使用CAAC-OS或nc-OS的電晶體電特性變動小且可靠性高。被氧化物半導體的載子陷阱俘獲的電荷需要很長時間才能被 釋放，並且有時像固定電荷那樣動作。因此，使用雜質濃度高且缺陷態密度高的氧化物半導體的電晶體有時電特性不穩定。
〈成膜模型〉
下面對CAAC-OS和nc-OS的成膜模型的一個例子進行說明。
圖78A是示出利用濺射法形成CAAC-OS的狀況的成膜室內的示意圖。
靶材5130被黏合到底板上。在隔著底板與靶材5130相對的位置配置多個磁鐵。由該多個磁鐵產生磁場。關於磁鐵的配置或結構等可以參照上述成膜室的記載。利用磁鐵的磁場提高沈積速度的濺射法被稱為磁控濺射法。
靶材5130具有多晶結構，其中至少一個晶粒包括劈開面。
作為一個例子，對包含In-Ga-Zn氧化物的靶材5130的劈開面進行說明。圖79A示出靶材5130所包含的InGaZnO4結晶的結構。注意，圖79A示出使c軸朝上並從平行於b軸的方向觀察InGaZnO4結晶時的結構。
由圖79A可知，在靠近的兩個Ga-Zn-O層中，每個層中的氧原子彼此配置得很近。並且，藉由氧原子具有負電荷，靠近的兩個Ga-Zn-O層相互排斥。其結果，InGaZnO4結晶在靠近的兩個Ga-Zn-O層之間具有劈開面。
基板5120以與靶材5130相對的方式配置，其距離d(也稱為靶材與基板之間的距離(T-S間距離))為0.01m以上且1m以下，較佳為0.02m以上且0.5m以下。成膜室內幾乎被成膜氣體(例如，氧、氬或包含5vol%以上的氧的混合氣體)充滿，並且成膜室內的壓力被控制為0.01Pa以上且100Pa以下，較佳為0.1Pa以上且10Pa以下。在此，藉由對靶材5130施加一定程度以上的電壓，開始放電且確認到電漿。由磁場在靶材5130附近形成高密度電漿區域。在高密度電漿區域中，因成膜氣體的離子化而產生離子5101。離子5101例如是氧的陽離子(O+)或氬的陽離子(Ar+)等。
離子5101由電場向靶材5130一側被加速而碰撞到靶材5130。此時，平板狀或顆粒狀的濺射粒子的顆粒5100a和顆粒5100b從劈開面剝離而濺出。注意，顆粒5100a和顆粒5100b的結構有時會因離子5101碰撞的衝擊而產生畸變。
顆粒5100a是具有三角形(例如正三角形)的平面的平板狀或顆粒狀的濺射粒子。顆粒5100b是具有六角形(例如正六角形)的平面的平板狀或顆粒狀的濺射粒子。注意，將顆粒5100a和顆粒5100b等平板狀或顆粒狀的濺射粒子總稱為顆粒5100(參照圖73D)。顆粒5100的平面的形狀不侷限於三角形或六角形。例如，有時為組合多個三角形的形狀。例如，還有時為組合兩個三角形(例如正三角形)的四角形(例如菱形)。
根據成膜氣體的種類等決定顆粒5100的厚度。顆粒5100的厚度較佳為均勻的，其理由在後面說明。另外，與厚度大的骰子狀相比，濺射粒子較佳為厚度小的顆粒狀。例如，顆粒5100的厚度為0.4nm以上且1nm以下，較佳為0.6nm以上且0.8nm以下。另外，例如，顆粒5100的寬度為1nm以上且3nm以下，較佳為1.2nm以上且2.5nm以下。顆粒5100相當於在上述圖77中的(1)所說明的初始晶核。例如，在使離子5101碰撞包含In-Ga-Zn氧化物的靶材5130的情況下，如圖79B所示，包含Ga-Zn-O層、In-O層和Ga-Zn-O層的三個層的顆粒5100濺出來。注意，圖79C示出從平行於c軸的方向觀察顆粒5100時的結構。因此，可以將顆粒5100的結構稱為包含兩個Ga-Zn-O層(麵包片)和In-O層(餡)的奈米尺寸的三明治結構。
有時顆粒5100在穿過電漿時接收電荷，因此其側面帶負電或帶正電。顆粒5100在其側面具有氧原子，該氧原子有可能帶負電。如此，因側面帶相同極性的電荷而電荷相互排斥，從而可以維持平板形狀。當CAAC-OS是In-Ga-Zn氧化物時，與銦原子鍵合的氧原子有可能帶負電。或者，與銦原子、鎵原子或鋅原子鍵合的氧原子有可能帶負電。另外，有時顆粒5100在穿過電漿時與銦原子、鎵原子、鋅原子和氧原子等鍵合而生長。這對應於上述圖77中的(2)和(1)的尺寸的差異。在此，當基板5120的溫度為室溫左右時，顆粒5100不再繼續生長，因此成為nc-OS(參照圖78B)。由於能夠進行成膜的溫度為室溫左 右，即使基板5120的面積大也能夠形成nc-OS。注意，為了使顆粒5100在電漿中生長，提高濺射法中的成膜功率是有效的。藉由提高成膜功率，可以使顆粒5100的結構穩定。
如圖78A和圖78B所示，例如顆粒5100像風箏那樣在電漿中飛著，並輕飄飄地飛到基板5120上。由於顆粒5100帶有電荷，所以在它靠近其他顆粒5100已沉積的區域時產生斥力。在此，在基板5120的頂面產生平行於基板5120頂面的磁場(也稱為水平磁場)。另外，由於在基板5120與靶材5130之間有電位差，所以電流從基板5120向靶材5130流過。因此，顆粒5100在基板5120頂面受到由磁場和電流的作用引起的力量(勞侖茲力)。這可以由弗萊明左手定則得到解釋。
顆粒5100的質量比一個原子大。因此，為了在基板5120頂面移動，重要的是從外部施加某些力量。該力量之一有可能是由磁場和電流的作用產生的力量。為了增大施加到顆粒5100的力量，較佳為在基板5120頂面設置平行於基板5120頂面的磁場為10G以上，較佳為20G以上，更佳為30G以上，進一步較佳為50G以上的區域。或者，較佳為在基板5120頂面設置平行於基板5120頂面的磁場為垂直於基板5120頂面的磁場的1.5倍以上，較佳為2倍以上，更佳為3倍以上，進一步較佳為5倍以上的區域。
此時，藉由磁鐵或/及基板5120相對地移動或旋轉，基板5120頂面的水平磁場的方向不斷地變化。因 此，在基板5120頂面，顆粒5100受到各種方向的力量而可以向各種方向移動。
另外，如圖78A所示，當基板5120被加熱時，顆粒5100與基板5120之間的由摩擦等引起的電阻小。其結果，顆粒5100在基板5120頂面下滑。顆粒5100的移動發生在使其平板面朝向基板5120的狀態下。然後，當顆粒5100到達已沉積的其他顆粒5100的側面時，它們的側面彼此鍵合。此時，顆粒5100的側面的氧原子脫離。CAAC-OS中的氧缺損有時被所脫離的氧原子填補，因此形成缺陷態密度低的CAAC-OS。注意，基板5120的頂面溫度例如為100℃以上且小於500℃、150℃以上且小於450℃或170℃以上且小於400℃即可。也就是說，即使基板5120的面積大也能夠形成CAAC-OS。
另外，藉由在基板5120上加熱顆粒5100，原子重新排列，從而離子5101的碰撞所引起的結構畸變得到緩和。畸變得到緩和的顆粒5100幾乎成為單晶。由於顆粒5100幾乎成為單晶，即使顆粒5100在彼此鍵合之後被加熱也幾乎不會發生顆粒5100本身的伸縮。因此，不會發生顆粒5100之間的空隙擴大導致晶界等缺陷的形成而成為裂縫(crevasse)的情況。
CAAC-OS不是如一張平板的單晶氧化物半導體，而是具有如磚塊或塊體堆積起來那樣的顆粒5100(奈米晶)的集合體的排列的結構。另外，它們之間沒有晶界。因此，即使因成膜時的加熱、成膜後的加熱或彎曲等 而發生CAAC-OS的收縮等變形，也能夠緩和局部應力或解除畸變。因此，這是適合具有撓性的半導體裝置的結構。注意，nc-OS具有顆粒5100(奈米晶)無序地堆積起來那樣的排列。
當使離子碰撞靶材時，有時不僅是顆粒，氧化鋅等也濺出來。氧化鋅比顆粒輕，因此先到達基板5120的頂面。並且形成0.1nm以上且10nm以下、0.2nm以上且5nm以下或0.5nm以上且2nm以下的氧化鋅層5102。圖80A至圖80D示出剖面示意圖。
如圖80A所示，在氧化鋅層5102上沉積顆粒5105a和顆粒5105b。在此，顆粒5105a和顆粒5105b的側面彼此接觸。另外，顆粒5105c在沉積到顆粒5105b上後，在顆粒5105b上滑動。此外，在顆粒5105a的其他側面上，與氧化鋅一起從靶材濺出來的多個粒子5103因對基板5120的加熱而晶化，由此形成區域5105a1。注意，多個粒子5103有可能包含氧、鋅、銦和鎵等。
然後，如圖80B所示，區域5105a1與顆粒5105a變為一體而成為顆粒5105a2。另外，顆粒5105c的側面與顆粒5105b的其他側面接觸。
接著，如圖80C所示，顆粒5105d在沉積到顆粒5105a2上和顆粒5105b上後，在顆粒5105a2上和顆粒5105b上滑動。另外，顆粒5105e在氧化鋅層5102上向顆粒5105c的其他側面滑動。
然後，如圖80D所示，顆粒5105d的側面與顆 粒5105a2的側面接觸。另外，顆粒5105e的側面與顆粒5105c的其他側面接觸。此外，在顆粒5105d的其他側面上，與氧化鋅一起從靶材濺出來的多個粒子5103因基板5120的加熱而晶化，由此形成區域5105d1。
如上所述，藉由所沉積的顆粒彼此接觸，並且在顆粒的側面發生結晶生長，在基板5120上形成CAAC-OS。因此，CAAC-OS的顆粒的每一個都比nc-OS的顆粒大。這對應於上述圖77中的(3)和(2)的尺寸的差異。
當顆粒5100之間的空隙極小時，有時仿佛形成有一個大顆粒。大顆粒具有單晶結構。例如，從頂面看來大顆粒的尺寸有時為10nm以上且200nm以下、15nm以上且100nm以下或20nm以上且50nm以下。因此，當電晶體的通道形成區域比大顆粒小時，可以將具有單晶結構的區域用作通道形成區域。另外，當顆粒變大時，有時可以將具有單晶結構的區域用作電晶體的通道形成區域、源極區域和汲極區域。
如此，藉由電晶體的通道形成區域等形成在具有單晶結構的區域中，有時可以提高電晶體的頻率特性。
如上述模型那樣，可以認為顆粒5100沉積到基板5120上。因此，可知即使被形成面不具有結晶結構，也能夠形成CAAC-OS，這是與磊晶生長不同的。例如，即使基板5120的頂面(被形成面)結構為非晶結構(例如非晶氧化矽)，也能夠形成CAAC-OS。
另外，可知即使作為被形成面的基板5120頂面具有凹凸，在CAAC-OS中顆粒5100也根據基板5120頂面的形狀排列。例如，當基板5120的頂面在原子級別上平坦時，顆粒5100以使其平行於ab面的平板面朝下的方式排列。因此形成厚度平均、平坦且結晶性高的層。並且，藉由層疊n個(n是自然數)該層，可以得到CAAC-OS。
另一方面，在基板5120的頂面具有凹凸的情況下，CAAC-OS也具有顆粒5100沿凹凸排列的層層疊為n個(n是自然數)層的結構。由於基板5120具有凹凸，在CAAC-OS中有時容易在顆粒5100之間產生空隙。注意，由於在顆粒5100之間產生分子間力，所以即使有凹凸，顆粒也以盡可能地減小它們之間的空隙的方式排列。因此，即使有凹凸也可以得到結晶性高的CAAC-OS。
因此，CAAC-OS不需要雷射晶化，並且在大面積的玻璃基板等上也能夠均勻地進行成膜。
因為根據這樣的模型形成CAAC-OS，所以濺射粒子較佳為厚度小的顆粒狀。注意，當濺射粒子為厚度大的骰子狀時，朝向基板5120上的面不固定，所以有時不能使厚度或結晶的配向均勻。
根據上述成膜模型，即使在具有非晶結構的被形成面上也可以形成結晶性高的CAAC-OS。
注意，本實施方式所示的結構和方法等可以與其他的實施方式及實施例所示的結構和方法等適當地組合而實施。
實施方式6
在本實施方式中，說明本發明的一個方式的顯示面板的結構實例。
〈結構實例〉
圖42A是本發明的一個方式的顯示面板的俯視圖，圖42B是用來說明在將液晶元件用於本發明的一個方式的顯示面板的像素時可以使用的像素電路的電路圖。另外，圖42C是用來說明在將有機EL元件用於本發明的一個方式的顯示面板的像素時可以使用的像素電路的電路圖。
可以根據上述實施方式形成配置在像素部中的電晶體。此外，因為該電晶體容易形成為n通道型電晶體，所以將驅動電路中的可以由n通道型電晶體構成的驅動電路的一部分與像素部的電晶體形成在同一基板上。如上所述，藉由將上述實施方式所示的電晶體用於像素部或驅動電路，可以提供可靠性高的顯示裝置。
圖42A示出主動矩陣型顯示裝置的方塊圖的一個例子。在顯示裝置的基板900上包括：像素部901；第一掃描線驅動電路902；第二掃描線驅動電路903；以及信號線驅動電路904。在像素部901中配置有從信號線驅動電路904延伸的多個信號線以及從第一掃描線驅動電路902及第二掃描線驅動電路903延伸的多個掃描線。此外，在掃描線與信號線的交叉區中以矩陣狀設置有分別具有顯示元件 的像素。另外，顯示裝置的基板900藉由FPC(Flexible Printed Circuit：撓性印刷電路)等的連接部連接到時序控制電路(也稱為控制器、控制IC)。
在圖42A中，在與像素部901同一基板900上形成第一掃描線驅動電路902、第二掃描線驅動電路903、信號線驅動電路904。由此，設置在外部的驅動電路等的構件的數量減少，從而能夠實現成本的降低。另外，當在基板900的外部設置驅動電路時，需要使佈線延伸，且佈線之間的連接數量增加。當在同一基板900上設置驅動電路時，可以減少該佈線之間的連接數，從而可以謀求提高可靠性或良率。
〈液晶面板〉
另外，圖42B示出像素的電路結構的一個例子。在此，示出可以用於VA方式的液晶顯示面板的像素的像素電路。
可以將該像素電路應用於一個像素具有多個像素電極的結構。各像素電極分別與不同的電晶體連接，以藉由不同閘極信號驅動各電晶體。由此，在以多域設計的像素中，可以獨立地控制施加到各像素電極的信號。
電晶體916的閘極佈線912和電晶體917的閘極佈線913彼此分離，以便能夠被提供不同的閘極信號。另一方面，電晶體916和電晶體917共同使用用作資料線的源極電極或汲極電極914。作為電晶體916及電晶體917，可 以適當地利用上述實施方式所示的電晶體。由此可以提供可靠性高的液晶顯示面板。
以下說明與電晶體916電連接的第一像素電極及與電晶體917電連接的第二像素電極的形狀。第一像素電極和第二像素電極的形狀被狹縫彼此分離。第一像素電極呈擴展為V字型的形狀，第二像素電極以圍繞第一像素電極的外側的方式形成。
電晶體916的閘極電極連接到閘極佈線912，而電晶體917的閘極電極連接到閘極佈線913。藉由對閘極佈線912和閘極佈線913施加不同的閘極信號，可以使電晶體916及電晶體917的工作時序互不相同來控制液晶配向。
另外，也可以由電容佈線910、用作電介質的閘極絕緣膜以及與第一像素電極或第二像素電極電連接的電容電極形成儲存電容器。
多域結構在一個像素中設置有第一液晶元件918和第二液晶元件919。第一液晶元件918由第一像素電極、反電極以及它們之間的液晶層構成，而第二液晶元件919由第二像素電極、反電極以及它們之間的液晶層構成。
此外，圖42B所示的像素電路不侷限於此。例如，也可以在圖42B所示的像素中加上開關、電阻元件、電容元件、電晶體、感測器或邏輯電路等。
〈有機EL面板〉
圖42C示出像素的電路結構的其他例子。在此，示出使用有機EL元件的顯示面板的像素結構。
在有機EL元件中，藉由對發光元件施加電壓，電子和電洞從一對電極分別注入到包含發光有機化合物的層，而產生電流。然後，藉由使電子和電洞再結合，發光有機化合物到達激發態，並且當該激發態恢復到基態時，獲得發光。根據這種機制，該發光元件被稱為電流激發型發光元件。
圖42C是示出可以應用的像素電路的一個例子的圖。這裡示出在像素中使用n通道型電晶體的例子。另外，該像素電路可以採用數位時間灰階驅動。
以下說明可以應用的像素電路的結構及採用數位時間灰階驅動時的像素的工作。
像素920包括開關電晶體921、驅動電晶體922、發光元件924以及電容元件923。在開關電晶體921中，閘極電極與掃描線926連接，第一電極(源極電極和汲極電極中的一個)與信號線925連接，並且第二電極(源極電極和汲極電極中的另一個)與驅動電晶體922的閘極電極連接。在驅動電晶體922中，閘極電極藉由電容元件923與電源線927連接，第一電極與電源線927連接，第二電極與發光元件924的第一電極(像素電極)連接。發光元件924的第二電極相當於共同電極928。共同電極928與形成在同一基板上的共用電位線電連接。
作為開關電晶體921及驅動電晶體922，可以 適當地利用上述實施方式所示的電晶體。由此可以提供可靠性高的有機EL顯示面板。
將發光元件924的第二電極(共同電極928)的電位設定為低電源電位。注意，低電源電位是指低於供應到電源線927的高電源電位的電位，例如可以以GND、0V等為低電源電位。將高電源電位與低電源電位的電位差設定為發光元件924的正向臨界電壓以上，將該電位差施加到發光元件924上來使電流流過發光元件924，以使發光元件924發光。發光元件924的正向電壓是指獲得所希望的亮度時的電壓，至少包含正向臨界電壓。
另外，還可以使用驅動電晶體922的閘極電容代替電容元件923而省略電容元件923。至於驅動電晶體922的閘極電容，也可以在半導體膜和閘極電極之間形成電容。
接著，說明輸入到驅動電晶體922的信號。當採用電壓輸入電壓驅動方式時，對驅動電晶體922輸入使驅動電晶體922充分處於開啟狀態或關閉狀態的兩個狀態的視訊信號。為了使驅動電晶體922在線性區域中工作，將比電源線927的電壓高的電壓施加到驅動電晶體922的閘極電極。另外，對信號線925施加電源線電壓+驅動電晶體922的臨界電壓Vth的值以上的電壓。
當進行類比灰階驅動時，對驅動電晶體922的閘極電極施加發光元件924的正向電壓+驅動電晶體922的臨界電壓Vth的值以上的電壓。另外，藉由輸入使驅動電 晶體922在飽和區域中工作的視訊信號，使電流流過發光元件924。為了使驅動電晶體922在飽和區域中工作，使電源線927的電位高於驅動電晶體922的閘極電位。藉由採用類比方式的視訊信號，可以使與視訊信號對應的電流流過發光元件924中，而進行類比灰階驅動。
注意，像素電路的結構不侷限於圖42C所示的像素結構。例如，還可以在圖42C所示的像素電路中加上開關、電阻元件、電容元件、感測器、電晶體或邏輯電路等。
當將上述實施方式所例示的電晶體應用於圖42A至圖42C所例示的電路時，源極電極(第一電極)及汲極電極(第二電極)分別電連接到低電位一側及高電位一側。再者，可以由控制電路等控制第一閘極電極(及第三閘極電極)的電位，並且可以藉由未圖示的佈線將比供應到源極電極的電位低的電位輸入到第二閘極電極。
例如，在本說明書等中，顯示元件、作為包括顯示元件的裝置的顯示裝置、發光元件以及作為包括發光元件的裝置的發光裝置可以採用各種方式或者包括各種元件。作為顯示元件、顯示裝置、發光元件或發光裝置的一個例子，有對比度、亮度、反射率、透射率等因電磁作用而發生變化的顯示媒體，如EL(電致發光)元件(包含有機和無機材料的EL元件、有機EL元件或無機EL元件)、LED(白色LED、紅色LED、綠色LED、藍色LED等)、電晶體(根據電流而發光的電晶體)、電子發射元 件、液晶元件、電子墨水、電泳元件、柵光閥(GLV)、電漿顯示器(PDP)、使用微機電系統(MEMS)的顯示元件、數位微鏡裝置(DMD)、數位微快門(DMS)、MIRASOL(在日本註冊的商標)、IMOD(干涉測量調節)元件、快門方式的MEMS顯示元件、光干涉方式的MEMS顯示元件、電潤濕(electrowetting)元件、壓電陶瓷顯示器或碳奈米管等。作為使用EL元件的顯示裝置的一個例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的一個例子，有場發射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display：表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的一個例子，有液晶顯示器(透過型液晶顯示器、半透過型液晶顯示器、反射型液晶顯示器、直觀型液晶顯示器、投射型液晶顯示器)等。作為使用電子墨水或電泳元件的顯示裝置的一個例子，有電子紙等。
例如，圖43示出在圖1B所示的電晶體中設置液晶元件的情況的例子。液晶元件包括像素電路80、液晶層83、共用電極82。共用電極82設置於基板81上。作為其他例子，圖44示出在圖5A所示的電晶體中設置發光元件的情況的例子。在電極19、20上設置有絕緣膜84。在絕緣膜84上設置有像素電極80。在像素電極80上設置有絕緣膜85。發光元件包括像素電極80、發光層86、共用電極82。如此，可以在各種結構的電晶體中組合各種顯示元件來構成顯示裝置。
本實施方式可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式7
在本實施方式中，說明使用本發明的一個實施方式的半導體裝置的顯示模組。另外，說明使用本發明的一個實施方式的半導體裝置的的電子裝置的結構實例。
在圖45所示的顯示模組8000中，在上蓋8001與下蓋8002之間設置有連接於FPC8003的觸控面板8004、連接於FPC8005的顯示面板8006、背光單元8007、框架8009、印刷電路板8010和電池8011。注意，有時沒有設置背光單元8007、電池8011、觸控面板8004等。
本發明的一個方式的半導體裝置例如可以用於顯示面板8006。
上蓋8001和下蓋8002的形狀和尺寸能夠根據觸控面板8004和顯示面板8006的尺寸適當地改變。
觸控面板8004可以為電阻膜式觸控面板或靜電容量式觸控面板，並且能夠被形成為與顯示面板8006重疊。顯示面板8006的反基板(密封基板)能夠具有觸控面板功能。或者，光感測器可以被設置於顯示面板8006的每個像素內，以製成光學式觸控面板。或者，觸控面板用電極被設置於顯示面板8006的每個像素內，以製成電容型觸控面板。
背光單元8007包括光源8008。可以將光源 8008設置於背光單元8007的端部，並且可以使用光擴散板。
框架8009保護顯示面板8006，並且還用作阻擋由印刷電路板8010的操作所產生的電磁波的電磁屏蔽。框架8009可以用作散熱板。
印刷電路板8010包括電源電路以及用於輸出視訊信號和時脈信號的信號處理電路。作為用於給電源電路供電的電源，可以使用外部商用電源或者使用單獨提供的電池8011的電源。在使用商用電源時，可以省略電池8011。
顯示模組8000可以另外設置有諸如偏光板、相位差板、稜鏡片等的部件。
圖46A至圖46D是包括本發明的一個方式的半導體裝置的電子裝置的外觀圖。
作為電子裝置，例如可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的顯示器、數位相機、數位攝影機等影像拍攝裝置、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、彈珠機(pachinko machine)等大型遊戲機等。
圖46A示出可攜式資訊終端，包括主體1001、外殼1002、顯示部1003a和顯示部1003b等。顯示部1003b是觸控面板，藉由觸摸顯示在顯示部1003b上的鍵盤按鈕1004，可以操作螢幕且輸入文字。當然，也可以採用將顯 示部1003a用作觸控面板的結構。藉由將上述實施方式所示的電晶體用作切換元件製造液晶面板或有機發光面板，並將其用於顯示部1003a、顯示部1003b，可以實現可靠性高的可攜式資訊終端。
圖46A所示的可攜式資訊終端可以具有如下功能：顯示各種資訊(靜止影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯；利用各種軟體(程式)控制處理；等。另外，也可以採用在外殼的背面或側面具備外部連接端子(耳機端子、USB端子等)、儲存介質插入部等的結構。
另外，圖46A所示的可攜式資訊終端可以採用以無線方式發送且接收資訊的結構。還可以採用以無線方式從電子書伺服器購買所希望的書籍資料等並下載的結構。
圖46B示出可攜式音樂播放機，其中主體1021包括顯示部1023、用來戴在耳朵上的固定部1022、揚聲器、操作按鈕1024以及外部儲存槽1025等。藉由將上述實施方式所示的電晶體用作切換元件製造液晶面板或有機發光面板，並將其用於顯示部1023，可以實現可靠性高的可攜式音樂播放機。
另外，當對圖46B所示的可攜式音樂播放機添加天線、麥克風功能及無線功能且與行動電話一起使用時，可以在開車的同時進行無線免提通話。
圖46C示出行動電話，由外殼1030及外殼1031的兩個外殼構成。外殼1031具備顯示面板1032、揚聲器1033、麥克風1034、指向裝置1036、照相機用鏡頭1037、外部連接端子1038等。另外，外殼1030具備進行行動電話的充電的太陽能電池單元1040、外部儲存槽1041等。另外，天線內置於外殼1031內部。藉由將上述實施方式所示的電晶體用於顯示面板1032，可以實現可靠性高的行動電話。
另外，顯示面板1032具備觸控面板，在圖46C中，使用虛線示出作為影像被顯示出來的多個操作鍵1035。另外，還安裝有用來將由太陽能電池單元1040輸出的電壓升壓到各電路所需的電壓的升壓電路。
顯示面板1032根據使用模式適當地改變顯示的方向。另外，由於與顯示面板1032在同一面上設置有照相機用透鏡1037，所以可以實現視頻電話。揚聲器1033及麥克風1034不侷限於音訊通話，還可以進行視頻通話、錄音、再生等。再者，外殼1030和外殼1031可以滑動而從如圖46C那樣的展開狀態變成為重疊狀態，所以可以實現便於攜帶的小型化。
外部連接端子1038可以與AC轉接器及各種電纜如USB電纜等連接，由此可以進行充電及與個人電腦等的資料通訊。另外，藉由將儲存介質插入外部儲存槽1041，可以對應於更大量資料的保存及移動。
另外，除了上述功能之外，還可以具有紅外 線通信功能、電視接收功能等。
圖46D示出電視機的一個例子。在電視機1050中，外殼1051組裝有顯示部1053。可以用顯示部1053顯示影像。此外，將CPU內置於支撐外殼1051的支架1055。藉由將上述實施方式所示的電晶體用於顯示部1053及CPU，可以實現可靠性高的電視機1050。
可以藉由外殼1051所具備的操作開關或另行提供的遙控器進行電視機1050的操作。此外，也可以採用在遙控器中設置顯示從該遙控器輸出的資訊的顯示部的結構。
另外，電視機1050採用具備接收機、資料機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由資料機連接到有線或無線方式的通信網路，可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的資訊通訊。
另外，電視機1050具備外部連接端子1054、儲存介質再現錄影部1052、外部儲存槽。外部連接端子1054可以與各種電纜如USB電纜等連接，由此可以進行與個人電腦等的資料通訊。藉由將盤狀儲存介質插入儲存介質再現錄影部1052中，可以進行對儲存在儲存介質中的資料的讀出以及對儲存介質的寫入。另外，也可以將插入外部儲存槽中的外部記憶體1056所儲存的影像或影像等顯示在顯示部1053上。
在上述實施方式所示的電晶體的關態洩漏電 流極低的情況下，藉由將該電晶體應用於外部記憶體1056或CPU，可以提供功耗充分降低的可靠性高的電視機1050。
本實施方式可以與本說明書所記載的其他實施方式適當地組合而實施。
實施例1
在本實施例中，說明對可以適用於根據本發明的一個方式的半導體裝置所包括的電晶體的氧化物絕緣膜進行評價的結果。詳細而言，說明利用TDS對加熱時的一氧化氮、一氧化二氮、二氧化氮、氨、水及氮的釋放量進行評價的結果。
〈樣本的製造方法〉
在本實施例中，分別製造可以適用於根據本發明的一個方式的電晶體的氧化物絕緣膜的樣本A1、對比用的樣本A2及樣本A3。
〈樣本A1〉
藉由採用可以適用於實施方式1所示的閘極絕緣膜15和保護膜21之中的至少一個(參照圖1A至圖1C)的形成條件的電漿CVD法在矽晶圓上形成氧化物絕緣膜，由此製造樣本A1。
在如下條件下利用電漿CVD法形成氧化物絕 緣膜：保持矽晶圓的溫度為220℃；以流量為50sccm的矽烷及流量為2000sccm的一氧化二氮為源氣體；處理室內的壓力為20Pa；並且供應到平行板電極的高頻功率為13.56MHz、100W(功率密度為1.6×10-2W/cm2)。相對於矽烷的流量的一氧化二氮的流量比為40。另外，作為氧化物絕緣膜，形成厚度為400nm的氧氮化矽膜。
〈樣本A2〉
在如下條件下形成作為樣本A2的氧化物絕緣膜來代替樣本A1的氧化物絕緣膜。
在樣本A2中，藉由使用如下條件的電漿CVD法形成氧化物絕緣膜：保持矽晶圓的溫度為220℃；以流量為30sccm的矽烷及流量為4000sccm的一氧化二氮為源氣體；處理室內的壓力為40Pa；並且供應到平行板電極的高頻功率為13.56MHz、150W(功率密度為8.0×10-2W/cm2)。相對於矽烷的流量的一氧化二氮的流量比為133。另外，作為氧化物絕緣膜，形成厚度為400nm的氧氮化矽膜。
〈樣本A3〉
在如下條件下形成作為樣本A3的氧化物絕緣膜來代替樣本A1的氧化物絕緣膜。
在樣本A3中，藉由使用如下條件的濺射法形成氧化物絕緣膜：保持矽晶圓的溫度為100℃；使用矽靶 材和作為濺射氣體的流量為50sccm的氧；處理室內的壓力為0.5Pa；並且供應到電極的高頻功率為6kW。另外，作為氧化物絕緣膜，形成厚度為100nm的氧化矽膜。
〈TDS分析〉
對樣本A1至樣本A3進行TDS分析。以55℃以上且997℃以下的溫度對裝載各樣本的載物台進行加熱。圖47A至圖47C示出樣本A1至樣本A3的質荷比m/z=30的氣體(一氧化氮)的釋放量、質荷比m/z=44的氣體(一氧化二氮)的釋放量以及質荷比m/z=46的氣體(二氧化氮)的釋放量。另外，圖48A至圖48C示出樣本A1至樣本A3的質荷比m/z=17的氣體(氨)的釋放量、質荷比m/z=18的氣體(水)的釋放量以及質荷比m/z=28的氣體(氮分子)的釋放量。
在圖47A至圖48C中，橫軸示出樣本的溫度，在此為50℃以上且650℃以下。樣本溫度的650℃為在本實施例中使用的分析裝置的大概的升溫界限。另外，縱軸示出與氣體的釋放量成正比的強度。釋放到外部的分子的總量相當於其峰值的積分值。由此，可以由其峰值強度的大小來評價氧化物絕緣膜所包含的分子的總量。
在圖47A至圖48C中，粗實線示出樣本A1的測定結果，細實線示出樣本A2的測定結果，虛線示出樣本A3的測定結果。
由圖47A至圖47C可以在樣本A1中觀察到表示 質荷比m/z=30及質荷比m/z=44的峰值。然而，在圖47A中，可以推測在樣本A1的150℃以上且200℃以下的範圍中觀察到的峰值是一氧化氮以外的氣體的釋放。另外，在圖47B中，可以推測樣本A1的峰值是一氧化二氮以外的氣體的釋放。因此，在樣本A1中，確認不到一氧化氮、一氧化二氮及二氧化氮的釋放。在樣本A2中，觀察到質荷比m/z=30、質荷比m/z=44及質荷比m/z=46的峰值。因此，在樣本A2中，確認到一氧化氮、一氧化二氮及二氧化氮的釋放。在樣本A3中，觀察不到質荷比m/z=30、質荷比m/z=44及質荷比m/z=46的峰值。因此，在樣本A3中，確認不到一氧化氮、一氧化二氮及二氧化氮的釋放。
如圖48A所示，雖然在樣本A1中觀察到質荷比m/z=17的峰值，但是樣本A2的峰值強度比樣本A1小，在樣本A3中觀察不到其峰值。由此可知，樣本A1中的氧化物絕緣膜包含大量的氨。另外，如圖48B所示，在樣本A1及樣本A2中觀察到質荷比m/z=18的峰值。由此可知，樣本A1及樣本A2中的氧化物絕緣膜包含水。另外，如圖48C所示，在樣本A2中觀察到質荷比m/z=28的峰值。由此可知，樣本A2中的氧化物絕緣膜包含氮分子。
接著，圖49A示出樣本A1及樣本A2中的由圖47A至圖48C的曲線的峰值的積分值算出的質荷比m/z=30的氣體(一氧化氮)、質荷比m/z=44的氣體(一氧化二氮)、質荷比m/z=46的氣體(二氧化氮)及質荷比m/z=28的氣體(氮)的釋放量，圖49B示出質荷比m/z=17的氣體 的釋放量。注意，在樣本A2中，質荷比m/z=17的氣體的釋放量表示吸附在樣本表面的水的釋放量，氨沒有被釋放。
如圖49A所示，與樣本A2相比，樣本A1的一氧化氮、一氧化二氮、二氧化氮及氮的釋放量少，為檢測下限以下，也就是說沒有檢測出各氣體的釋放。在此，一氧化氮的檢測下限為4×1016個/cm3，一氧化二氮的檢測下限為4×1017個/cm3，二氧化氮的檢測下限為4×1016個/cm3，氮的檢測下限為9×1017個/cm3。另外，如圖49B所示，可知樣本A1的氨的釋放量比樣本A2多。
圖50示出樣本A1及樣本A2中的一氧化氮、二氧化氮、氮及氨的總釋放量。
表12示出樣本A1及樣本A2的氨、氮、一氧化氮、氧及二氧化氮的釋放量。
Figure 103134270-A0202-12-0161-14
由圖50可知，在樣本A1中，氨的釋放量比氮、一氧化氮和二氧化氮的總釋放量多。另外，在樣本A2中，氨的釋放量比氮、一氧化氮和二氧化氮的總釋放量少。
由上述內容可知，在源氣體中，藉由將相對於矽烷的一氧化二氮的流量比設定得小，可以形成一氧化氮、一氧化二氮、二氧化氮及氮的釋放量少的氧化物絕緣膜。另外，可知可以形成氨的釋放量比氮氧化物的釋放量多的氧化物絕緣膜。
實施例2
在本實施例中，關於在實施例1中製造的樣本A1及樣本A2，說明利用SIMS對氧化物絕緣膜中的氫、碳、氮及氟的含量進行評價的結果。
在本實施例中，作為樣本A1及樣本A2的基板使用矽晶圓。
〈SIMS分析〉
對樣本A1及樣本A2進行SIMS分析。在各樣本中，從氧化物絕緣膜(SiON)的表面向矽晶圓(Si)進行氫、碳、氮及氟的濃度測定。圖51A示出樣本A1的測定結果，圖51B示出樣本A2的測定結果。
在圖51A及圖51B中，橫軸示出深度方向的距 離，縱軸示出各元素的濃度。在圖51A及圖51B中，虛線示出氫濃度，細實線示出碳濃度，粗實線示出氮濃度，點劃線示出氟濃度。另外，將各樣本中的矽晶圓的區域示為Si，氧化物絕緣膜的區域示為SiON。
在樣本A1中，氧化物絕緣膜中的氫濃度為2×1021atoms/cm3以上且5×1021atoms/cm3以下，氮濃度為6×1020atoms/cm3以上且3×1021atoms/cm3以下，碳濃度從表面到矽晶圓逐漸降低，為4×1017atoms/cm3以上且5×1020atoms/cm3以下，氟濃度為6×1018atoms/cm3以上且9×1018atoms/cm3以下。
在樣本A2中，氧化物絕緣膜中的氫濃度為1×1021atoms/cm3以上且3×1021atoms/cm3以下，氮濃度為1×1020atoms/cm3以上且4×1020atoms/cm3以下，碳濃度從表面到矽晶圓逐漸降低，為檢測下限以上且6×1019atoms/cm3以下，氟濃度為7×1018atoms/cm3以上且2×1018atoms/cm3以下。
由圖51A及圖51B可以推測，樣本A1的氮濃度比樣本A2高的原因在於氧化物絕緣膜包含大量的不成為載子陷阱的NH、NH3。另外，由於氧化物絕緣膜包含NH、NH3等，氮氧化物與NH、NH3等藉由加熱處理而起反應，因此可以降低氧化物絕緣膜中的氮氧化物的含量。
確認到在氧化物絕緣膜中的氮濃度為6×1020atoms/cm3以上的情況下，自旋密度小於1×1018spins/cm3，而氧化物絕緣膜成為起因於NOx的缺陷 被減少的氧化物絕緣膜。
實施例3
在本實施例中，說明對可以適用於根據本發明的一個方式的電晶體的氧化物絕緣膜進行評價的結果。詳細而言，說明利用TDS對加熱時的氨、水、氮、氧及一氧化二氮的釋放量進行評價的結果。在本實施例中，對層疊實施方式1中的圖4A所示的氧化物絕緣膜23以及氧含量超過化學計量組成的氧化物絕緣膜25的膜進行TDS分析。這與實施例1不同。
〈樣本的製造方法〉
在本實施例中，分別製造本發明的一個方式的樣本A4及對比用的樣本A5。
〈樣本A4〉
首先，利用濺射法在石英基板上形成厚度為35nm的氧化物半導體膜。在如下條件下形成氧化物半導體膜：採用原子個數比為In：Ga：Zn=1：1：1的濺射靶材；作為濺射氣體對濺射裝置的處理室內供應流量為50%的氧；將處理室內的壓力控制為0.6Pa；並且供應2.5kW的直流電力。另外，形成氧化物半導體膜時的基板溫度為170℃。
接著，進行加熱處理。在此，在450℃的氮氛圍下進行1小時的加熱處理後，在450℃的氮和氧的混合氣 體氛圍下進行1小時的加熱處理。
接著，在實施方式1所示的氧化物絕緣膜23的成膜條件下在氧化物半導體膜上形成第一氧化物絕緣膜，在實施方式1所示的氧化物絕緣膜25的成膜條件下在第一氧化物絕緣膜上形成第二氧化物絕緣膜。
在如下條件下利用電漿CVD法形成第一氧化物絕緣膜：作為源氣體使用流量為50sccm的矽烷及流量為2000sccm的一氧化二氮；處理室內的壓力為20Pa；基板溫度為220℃；並且向平行板電極供應100W的高頻功率。第一氧化物絕緣膜的膜厚為50nm。
在如下條件下利用電漿CVD法形成第二氧化物絕緣膜：作為源氣體使用流量為160sccm的矽烷及流量為4000sccm的一氧化二氮；處理室內的壓力為200Pa；基板溫度為220℃；並且向平行板電極供應1500W的高頻功率。根據上述條件可以形成氧含量超過化學計量組成且因加熱而使氧的一部分脫離的氧氮化矽膜。第二氧化物絕緣膜的膜厚為400nm。
藉由上述製程製造本實施例中的樣本A4。
〈樣本A5〉
在樣本A4中的第一氧化物絕緣膜的成膜條件下，以如下條件形成第一氧化物絕緣膜，其他條件都與樣本A4相同，由此製造樣本A5。
在如下條件下利用電漿CVD法形成第一氧化 物絕緣膜：作為源氣體使用流量為30sccm的矽烷及流量為4000sccm的一氧化二氮；處理室內的壓力為40Pa；基板溫度為220℃；並且向平行板電極供應150W的高頻功率。第一氧化物絕緣膜的膜厚為50nm。
〈TDS分析〉
對樣本A4及樣本A5進行TDS分析(熱脫附譜分析)。圖52A至圖52C示出樣本A4及樣本A5的質荷比m/z=17(氨)的氣體的釋放量、質荷比m/z=18(水)的氣體的釋放量以及質荷比m/z=28(氮分子)的氣體的釋放量。另外，圖53A至圖53C示出樣本A4及樣本A5的質荷比m/z=30(一氧化氮)的氣體的釋放量、質荷比m/z=32(氧)的氣體的釋放量以及質荷比m/z=46(二氧化氮)的氣體的釋放量。
在圖52A至圖53C中，橫軸示出加熱溫度，在此為50℃以上且550℃以下。另外，縱軸示出與各分子量的氣體的釋放量成正比的強度。
在圖52A至圖53C中，粗實線示出樣本A4的測定結果，細實線示出樣本A5的測定結果。
由圖52A至圖52C可以在樣本A4及樣本A5中觀察到表示質荷比m/z=17、質荷比m/z=18及質荷比m/z=28的峰值，但是樣本A4中的質荷比m/z=17、質荷比m/z=18及質荷比m/z=28的強度比樣本A5大。也就是說，樣本A4的氨、水及氮分子的釋放量比樣本A5多。
樣本A4及樣本A5包含氧含量超過化學計量組成的第二氧化物絕緣膜，因此可以認為藉由加熱處理第一氧化物絕緣膜中的氮氧化物與氧起反應，並且水和氮被釋放。
由圖53A至圖53C可以在樣本A5中觀察到表示質荷比m/z=30、質荷比m/z=32及質荷比m/z=46的峰值，但是樣本A4中的質荷比m/z=30、質荷比m/z=32及質荷比m/z=46的強度比樣本A5小。也就是說，樣本A4的一氧化氮、氧及二氧化氮的釋放量比樣本A5少。並且，在300℃以上的樣本A4中，一氧化氮、氧及二氧化氮的釋放量少。
如圖52A至圖53C所示，與樣本A5相比，樣本A4的水及氮的釋放量多且一氧化氮、氧及二氧化氮的釋放量少，因此可以認為與樣本A5相比，第一氧化物絕緣膜中的氮氧化物與更多的氨起反應，而成為氮分子及水被釋放。也就是說，可以認為是發生了實施方式1所示的反應式(A-1)及反應式(A-2)所示的反應。
實施例4
在本實施例中，說明利用SIMS對氧化物絕緣膜中的氫、碳、氮及氟的含量進行評價的結果。
〈樣本的製造方法〉
在本實施例中，分別製造本發明的一個方式的樣本A6及對比用的樣本A7。
〈樣本A6〉
首先，在玻璃基板上形成厚度為400nm的氮化矽膜後，形成厚度為50nm的氧氮化矽膜。接著，利用濺射法在氧氮化矽膜上形成厚度為35nm的氧化物半導體膜(在圖54A至圖55B中示為IGZO)。在實施例3所示的樣本A4的氧化物半導體膜的成膜條件下形成氧化物半導體膜。
接著，進行加熱處理。在此，在450℃的氮氛圍下進行1小時的加熱處理後，在450℃的氮和氧的混合氣體氛圍下進行1小時的加熱處理。
接著，在實施方式1所示的氧化物絕緣膜23的成膜條件下在氧化物半導體膜上形成厚度為50nm的第一氧化物絕緣膜(在圖54A至圖55B中示為1st SiON)，在實施方式1所示的氧化物絕緣膜25的成膜條件下在第一氧化物絕緣膜上形成厚度為400nm的第二氧化物絕緣膜(在圖54A至圖55B中示為2nd SiON)。
在實施例3所示的樣本A4的第一氧化物絕緣膜的成膜條件下形成第一氧化物絕緣膜。
在實施例3所示的樣本A4的第二氧化物絕緣膜的成膜條件下形成第二氧化物絕緣膜。
接著，在氮及氧氛圍下以350℃進行1小時加熱處理，由此形成厚度為100nm的氮化矽膜。
藉由上述製程製造本實施例的樣本A6。
〈樣本A7〉
樣本A7的結構與樣本A6相同，並且只有第一氧化物絕緣膜的成膜條件與樣本A6不同。在此，作為第一氧化物絕緣膜的成膜條件採用實施例3所示的樣本A5的第一氧化物絕緣膜的成膜條件。
〈SIMS分析〉
對樣本A6至樣本A7進行SIMS分析。在各樣本中，從第二氧化物絕緣膜(2nd SiON)的表面向氧化物半導體膜(IGZO)進行氫、碳、氮及氟的濃度測定。圖54A示出樣本A6中的氫的濃度及矽的二次離子強度的測定結果，圖54B示出樣本A7中的同樣的元素的測定結果。另外，圖55A示出樣本A6中的碳、氮及氟的濃度的測定結果，圖55B示出樣本A7的同樣的元素的測定結果。
在圖54A至圖55B中，橫軸示出深度方向的距離，左縱軸示出各元素的濃度。在圖54A及圖54B中，右縱軸示出矽的二次離子強度。另外，在圖54A及圖54B中，虛線示出氫的濃度，雙點劃線示出矽的二次離子強度。在圖55A及圖55B中，細實線示出碳的濃度，粗實線示出氮的濃度，點劃線示出氟的濃度。
如圖54A所示，在樣本A6中，第一氧化物絕緣膜(1st SiON)中的氫濃度與第二氧化物絕緣膜(2nd SiON)幾乎相同，明確而言，為1×1021atoms/cm3以上且2×1021atoms/cm3以下。
另外，如圖55A所示，第一氧化物絕緣膜(1st SiON)中的氮濃度比第二氧化物絕緣膜(2nd SiON)高。明確而言，在第一氧化物絕緣膜(1st SiON)中，氮濃度為3×1021atoms/cm3以上且6×1021atoms/cm3以下，在第二氧化物絕緣膜(2nd SiON)中，氮濃度為9×1020atoms/cm3以上且1×1021atoms/cm3以下。
第一氧化物絕緣膜(1st SiON)中的碳濃度與第二氧化物絕緣膜(2nd SiON)幾乎相同，在第一氧化物絕緣膜(1st SiON)與氧化物半導體膜(IGZO)的介面碳濃度有少許上升。明確而言，第一氧化物絕緣膜(1st SiON)及第二氧化物絕緣膜(2nd SiON)中的碳濃度為1×1017atoms/cm3以上且7×1017atoms/cm3以下。
第一氧化物絕緣膜(1st SiON)中的氟濃度與第二氧化物絕緣膜(2nd SiON)幾乎相同，但在第二氧化物絕緣膜(2nd SiON)與第一氧化物絕緣膜(1st SiON)的介面以及第一氧化物絕緣膜(1st SiON)與氧化物半導體膜(IGZO)的介面氟濃度有少許上升，並具有峰值濃度。明確而言，第一氧化物絕緣膜(1st SiON)及第二氧化物絕緣膜(2nd SiON)中的氟濃度為1×1019atoms/cm3以上且1×1020atoms/cm3以下。
如圖54B所示，在樣本A7中，第一氧化物絕緣膜(1st SiON)及第二氧化物絕緣膜(2nd SiON)中的氫濃度與樣本A6具有同樣的傾向和幾乎相同的濃度，明確而言，為8×1020atoms/cm3以上且2×1021atoms/cm3以下。
如圖55B所示，第一氧化物絕緣膜(1st SiON)及第二氧化物絕緣膜(2nd SiON)中的氮濃度與樣本A6具有不同的傾向和幾乎相同的濃度，明確而言，為8×1019atoms/cm3以上且2×1020atoms/cm3以下。
第一氧化物絕緣膜(1st SiON)及第二氧化物絕緣膜(2nd SiON)中的碳濃度與樣本A6具有同樣的傾向和幾乎相同的濃度，在第一氧化物絕緣膜(1st SiON)與氧化物半導體膜(IGZO)的介面碳濃度有少許上升。明確而言，第一氧化物絕緣膜(1st SiON)及第二氧化物絕緣膜(2nd SiON)中的碳濃度為6×1016atoms/cm3以上且7×1017atoms/cm3以下。
第一氧化物絕緣膜(1st SiON)及第二氧化物絕緣膜(2nd SiON)中的氟濃度與樣本A6具有同樣的傾向和幾乎相同的濃度，在第二氧化物絕緣膜(2nd SiON)與第一氧化物絕緣膜(1st SiON)的介面以及第一氧化物絕緣膜(1st SiON)與氧化物半導體膜(IGZO)的介面氟濃度有少許上升，並且具有峰值濃度。明確而言，第一氧化物絕緣膜(1st SiON)及第二氧化物絕緣膜(2nd SiON)中的氟濃度為1×1019atoms/cm3以上且8×1019atoms/cm3以下。
在樣本A6及樣本A7中，在第二氧化物絕緣膜(2nd SiON)與第一氧化物絕緣膜(1st SiON)的介面以及第一氧化物絕緣膜(1st SiON)與氧化物半導體膜(IGZO)的介面具有峰值。在第一處理室形成氧化物半 導體膜(IGZO)後，將樣本移動到第二處理室。接著，調整引入的源氣體的流量及第二處理室內的壓力，然後啟動電漿CVD設備的電源，由此形成第一氧化物絕緣膜(1st SiON)。接著，先切斷電漿CVD設備的電源，再更改引入第二處理室的源氣體的流量以及處理室內的壓力，然後再次啟動電漿CVD設備的電源，由此形成第二氧化物絕緣膜(2nd SiON)。也就是說，在形成第一氧化物絕緣膜(1st SiON)及第二氧化物絕緣膜(2nd SiON)之前的期間，樣本的表面暴露於處理室內的氛圍中。
處理室內壁附著有對處理室內進行清洗時所使用的氟或NF3。因此，在形成第一氧化物絕緣膜(1st SiON)及第二氧化物絕緣膜(2nd SiON)前，從處理室內壁脫離的該氟或NF3附著在各樣本的膜的表面。因此，在第二氧化物絕緣膜(2nd SiON)與第一氧化物絕緣膜(1st SiON)的介面以及第一氧化物絕緣膜(1st SiON)與氧化物半導體膜(IGZO)的介面氟濃度變高，並且具有峰值濃度。
根據上述內容，藉由利用SIMS測定氧化物半導體膜上的氧化物絕緣膜的雜質濃度，可以調查氧化物絕緣膜的疊層的狀況。
由圖55A及圖55B可以推測，樣本A6的氮濃度比樣本A7高的原因在於氧化物絕緣膜包含大量的不成為載子陷阱的NH、NH3。另外，由於氧化物絕緣膜包含NH、NH3等，氮氧化物與NH、NH3等藉由加熱處理而起反應， 因此可以降低氧化物絕緣膜中的氮氧化物的含量。
實施例5
在本實施例中，參照ESR(電子自旋共振法)測定結果對氧化物絕緣膜中的缺陷量進行說明。
〈樣本的製造方法1〉
下面示出根據本實施例的樣本B1至樣本B3的製造方法。
〈樣本B1〉
首先，在與實施例3所示的樣本A4同樣的條件下形成第一氧化物絕緣膜及第二氧化物絕緣膜。
接著，進行加熱處理，在使水、氮、氫等從第一氧化物絕緣膜及第二氧化物絕緣膜脫離的同時，向氧化物半導體膜供應第二氧化物絕緣膜中的氧的一部分。在此，在氮及氧氛圍下，以350℃進行1小時的加熱處理。
藉由上述製程得到本實施例中的樣本B1。
〈樣本B2〉
作為對比例子，樣本B2的製造方法與樣本B1相比，只改變了樣本B1中的第一氧化物絕緣膜的成膜條件中的成膜壓力，其他條件都是與樣本B1同樣的。明確而言，作為樣本B2，製造在如下條件下形成第一氧化物絕緣膜的樣 本。
在樣本B2中，在如下條件下利用電漿CVD法形成第一氧化物絕緣膜：作為源氣體使用流量為50sccm的矽烷及流量為2000sccm的一氧化二氮；處理室內的壓力為100Pa；基板溫度為220℃；並且向平行板電極供應100W的高頻功率。
〈樣本B3〉
作為對比例子，樣本B3的製造方法與樣本B1相比，只改變了樣本B1中的第一氧化物絕緣膜的成膜條件中的成膜壓力，其他條件都是與樣本B1同樣的。明確而言，作為樣本B3，製造在如下條件下形成第一氧化物絕緣膜的樣本。
在樣本B3中，在如下條件下利用電漿CVD法形成第一氧化物絕緣膜：作為源氣體使用流量為50sccm的矽烷及流量為2000sccm的一氧化二氮；處理室內的壓力為200Pa；基板溫度為220℃；並且向平行板電極供應100W的高頻功率。
〈ESR測定〉
對樣本B1至樣本B3進行ESR測定。在此，在如下條件下進行ESR測定。測量溫度為-170℃，8.92GHz的高頻功率(微波功率)為1mW，磁場的方向平行於所製造的樣本的膜表面。另外，起因於NOx的信號的自旋密度的檢測下 限為4.7×1015spins/cm3。可以說自旋數越小膜中的缺陷越少。
在樣本B1至樣本B3中，圖56A至圖56C示出起因於NOx的信號的自旋密度。另外，在此示出將所測定的自旋數換算為每單位體積的自旋密度。
由圖56A至圖56C在樣本B1至樣本B3中觀察到g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號。可知該三個信號起因於NOx，並且具有N的核自旋所引起的超微細結構。另外，由於自旋種類具有各向異性，起因於NOx的信號為非對稱性的波浪形。
樣本B2及樣本B3的起因於NOx的信號的自旋密度比樣本B1大，可知是缺陷量多的氧化物絕緣膜。另外，如圖56A至圖56C所示，樣本B1中的起因於NOx的信號的自旋密度最小，在形成與氧化物半導體膜接觸的第一氧化物絕緣膜時，藉由將成膜壓力設定為高真空，可以形成缺陷量減少了的氧化物絕緣膜。
〈樣本的製造方法2〉
接著，將第一氧化物絕緣膜的成膜壓力固定在ESR測定中得到良好結果的樣本B1的條件，並且改變成膜氣體的流量比來製造樣本B4及樣本B5，並測定其缺陷量。下面示出樣本B4及樣本B5的製造方法。
〈樣本B4〉
作為對比例子，樣本B4的製造方法與樣本B1相比，只改變了樣本B1中的第一氧化物絕緣膜的成膜條件中的成膜氣體流量比，其他條件都是與樣本B1同樣的。明確而言，作為樣本B4，製造在如下條件下形成第一氧化物絕緣膜的樣本。
在樣本B4中，在如下條件下利用電漿CVD法形成第一氧化物絕緣膜：作為源氣體使用流量為20sccm的矽烷及流量為2000sccm的一氧化二氮；處理室內的壓力為100Pa；基板溫度為220℃；並且向平行板電極供應100W的高頻功率。也就是說，矽烷為1時的一氧化二氮的流量比為100。
〈樣本B5〉
作為對比例子，樣本B5的製造方法與樣本B1相比，只改變了樣本B1中的第一氧化物絕緣膜的成膜條件中的成膜氣體流量比，其他條件都是與樣本B1同樣的。明確而言，作為樣本B5，製造在如下條件下形成第一氧化物絕緣膜的樣本。
在樣本B5中，在如下條件下利用電漿CVD法形成第一氧化物絕緣膜：作為源氣體使用流量為100sccm的矽烷及流量為2000sccm的一氧化二氮；處理室內的壓力為200Pa；基板溫度為220℃；並且向平行板電極供應100W的高頻功率。也就是說，矽烷為1時的一氧化二氮的 流量比為20。
〈ESR測定〉
對樣本B1、樣本B4及樣本B5進行ESR測定。圖57A示出樣本B4的ESR測定結果，圖57B示出樣本B1的ESR測定結果，圖57C示出樣本B5的ESR測定結果。圖56A至圖56C的ESR測定條件相同。
如圖57A及圖57B所示，在作為對比例子的樣本B4中，起因於NOx的信號的自旋密度比樣本B1大，可知是缺陷量多的氧化物絕緣膜。另外，如圖57C所示，在作為對比例子的樣本B5中，雖然起因於NOx的信號的自旋密度為檢測下限以下，但是確認到在起因於VoH的g=1.93出現的信號。
實施例6
在本實施例中，製造電晶體，並說明對其Vg-Id特性及可靠性進行評價的結果。
〈樣本的製造方法1〉
作為根據本實施例的樣本C1至樣本C3，製造相當於實施方式1所述的圖4A中的電晶體10a的結構的電晶體。
〈樣本C1〉
首先，作為基板11使用玻璃基板，在基板11上形成閘 極電極13。
利用濺射法形成厚度為100nm的鎢膜，藉由光微影製程在該鎢膜上形成遮罩，使用該遮罩對該鎢膜的一部分進行蝕刻來形成閘極電極13。
接著，在閘極電極13上形成閘極絕緣膜15。
層疊厚度為400nm的氮化矽膜與厚度為50nm的氧氮化矽膜來形成閘極絕緣膜15。
此外，將氮化矽膜形成為第一氮化矽膜、第二氮化矽膜及第三氮化矽膜的三層疊層結構。
在如下條件下形成第一氮化矽膜：作為源氣體使用流量為200sccm的矽烷、流量為2000sccm的氮及流量為100sccm的氨氣體；向電漿CVD設備的處理室內供應該源氣體；將處理室內的壓力控制為100Pa；使用27.12MHz的高頻電源供應2000W的功率；並且將其厚度設定為50nm。
在如下條件下形成第二氮化矽膜：作為源氣體使用流量為200sccm的矽烷、流量為2000sccm的氮及流量為2000sccm的氨氣體；向電漿CVD設備的處理室內供應該源氣體；將處理室內的壓力控制為100Pa；使用27.12MHz的高頻電源供應2000W的功率；並且將其厚度設定為300nm。
在如下條件下形成第三氮化矽膜：作為源氣體使用流量為200sccm的矽烷及流量為5000sccm的氮；向電漿CVD設備的處理室內供應該源氣體；將處理室內的壓 力控制為100Pa；使用27.12MHz的高頻電源供應2000W的功率；並且將其厚度設定為50nm。另外，將形成第一氮化矽膜、第二氮化矽膜及第三氮化矽膜時的基板溫度設定為350℃。
在如下條件下形成氧氮化矽膜：作為源氣體使用流量為20sccm的矽烷以及流量為3000sccm的一氧化二氮；向電漿CVD設備的處理室內供應該源氣體；將處理室內的壓力控制為40Pa；並且使用27.12MHz的高頻電源供應100W的功率。另外，將形成氧氮化矽膜時的基板溫度設定為350℃。
接著，形成隔著閘極絕緣膜15與閘極電極13重疊的氧化物半導體膜17。
在此，藉由濺射法在閘極絕緣膜15上形成厚度為35nm的氧化物半導體膜，然後藉由光微影製程在該氧化物半導體膜上形成遮罩，使用該遮罩對該氧化物半導體膜的一部分進行蝕刻，由此形成氧化物半導體膜17(相當於圖58中的S2-IGZO)。
在如下條件下形成氧化物半導體膜17：作為濺射靶材使用原子個數比為In：Ga：Zn=1：1：1的In-Ga-Zn氧化物靶材；作為濺射氣體向濺射裝置的處理室內供應流量為50%的氧；將處理室內的壓力控制為0.6Pa；並且供應2.5kW的直流功率。另外，將形成氧化物半導體膜時的基板溫度設定為170℃。
接著，進行加熱處理。在此，在450℃的氮氛 圍下進行1小時的加熱處理後，在450℃的氮和氧的混合氣體氛圍下進行1小時的加熱處理。
接著，形成與氧化物半導體膜17接觸的一對電極19、20。
首先，在閘極絕緣膜及氧化物半導體膜上形成導電膜。作為該導電膜，在厚度為50nm的鎢膜上形成厚度為400nm的鋁膜，並在該鋁膜上形成厚度為100nm的鈦膜。接著，藉由光微影製程在該導電膜上形成遮罩，使用該遮罩對該導電膜的一部分進行蝕刻，由此形成一對電極19、20。
接著，將基板移動到被減壓後的處理室中，在以220℃加熱之後，使用27.12MHz的高頻電源向設置於處理室中的上部電極供應150W的高頻功率，並將氧化物半導體膜17暴露於一氧化二氮氛圍下產生的氧電漿中。
接著，在氧化物半導體膜17及一對電極19、20上形成保護膜21。
在此，作為保護膜，採用第一氧化物絕緣膜(相當於圖58中的P1-SiON)、第二氧化物絕緣膜(相當於圖58中的P2-SiON)及氮化物絕緣膜的三層結構。
在如下條件下利用電漿CVD法形成第一氧化物絕緣膜：作為源氣體使用流量為50sccm的矽烷及流量為2000sccm的一氧化二氮；將處理室的壓力設定為20Pa；將基板溫度設定為220℃；並且向平行板電極供應100W的高頻功率。第一氧化物絕緣膜的厚度為50nm。
另外，樣本C1的第一氧化物絕緣膜的成膜條件與在實施例3中說明的樣本A4的第一氧化物絕緣膜的成膜條件相同。
在如下條件下利用電漿CVD法形成第二氧化物絕緣膜：作為源氣體使用流量為160sccm的矽烷及流量為4000sccm的一氧化二氮；將處理室的壓力設定為200Pa；將基板溫度設定為220℃；並且向平行板電極供應1500W的高頻功率。利用上述條件可以形成包含超過化學計量組成的氧且在被加熱時氧的一部分脫離的氧氮化矽膜。第二氧化物絕緣膜的厚度為400nm。
接著，在進行加熱處理以從第一氧化物絕緣膜及第二氧化物絕緣膜中使水、氮、氫等脫離的同時，使第二氧化物絕緣膜中的氧的一部分供應給氧化物半導體膜。在此，在氮及氧的氛圍下以350℃進行1小時的加熱處理。
接著，在第二氧化物絕緣膜上形成厚度為100nm的氮化物絕緣膜。在如下條件下利用電漿CVD法形成氮化物絕緣膜：作為源氣體使用流量為50sccm的矽烷及流量為5000sccm的氮及流量為100sccm的氨氣體；將處理室的壓力設定為100Pa；將基板溫度設定為350℃；並且向平行板電極供應1000W的高頻功率。
接著，在保護膜21上形成平坦化膜(未圖示)。在此，在保護膜21上塗佈組成物後，進行曝光及顯影，由此形成具有使一對電極的一部分曝光的開口部的平 坦化膜。作為平坦化膜形成厚度為1.5μm的丙烯酸樹脂。接下來進行加熱處理。以250℃的溫度在包含氮的氛圍下進行1小時的該加熱處理。
接著，在保護膜21的一部分形成到達一對電極19、20之一的開口部。在保護膜21上形成遮罩，使用該遮罩對保護膜21的一部分進行蝕刻來形成該開口部。
接著，在平坦化膜上形成像素電極。像素電極藉由設置在保護膜21及平坦化膜的一部分的開口部與一對電極19、20之一電連接。
在此，作為像素電極，利用濺射法形成包含氧化矽的氧化銦-氧化錫化合物(ITO-SiO2)的導電膜。另外，用於該導電膜的靶材的成分比為In2O3：SnO2：SiO2=85：10：5[wt%]。然後，在氮氛圍下以250℃進行1小時的加熱處理。
藉由上述製程得到本實施例中的樣本C1。
〈樣本C2〉
樣本C2的製造方法與樣本C1相比，只改變了樣本C1中的第一氧化物絕緣膜的成膜條件中的成膜壓力，其他條件都是與樣本C1同樣的。明確而言，作為樣本C2，製造在如下條件下形成第一氧化物絕緣膜的樣本。
在樣本C2中，在如下條件下利用電漿CVD法形成第一氧化物絕緣膜：作為源氣體使用流量為50sccm的矽烷及流量為2000sccm的一氧化二氮；處理室內的壓力為 100Pa；基板溫度為220℃；並且向平行板電極供應100W的高頻功率。
樣本C2的第一氧化物絕緣膜的成膜條件與實施例5所說明的樣本B2的第一氧化物絕緣膜的成膜條件相同。
〈樣本C3〉
作為對比例子，樣本C3的製造方法與樣本C1相比，只改變了樣本C1中的第一氧化物絕緣膜的成膜條件中的成膜壓力，其他條件都是與樣本C1同樣的。明確而言，作為樣本C3，製造在如下條件下形成第一氧化物絕緣膜的樣本。
在樣本C3中，在如下條件下利用電漿CVD法形成第一氧化物絕緣膜：作為源氣體使用流量為50sccm的矽烷及流量為2000sccm的一氧化二氮；處理室內的壓力為200Pa；基板溫度為220℃；並且向平行板電極供應100W的高頻功率。
樣本C3的第一氧化物絕緣膜的成膜條件與實施例5所說明的樣本B3的第一氧化物絕緣膜的成膜條件相同。
〈Vg-Id特性〉
測定樣本C1至樣本C3中的電晶體的初期的Vg-Id特性。在此，在如下條件下測定流過源極與汲極之間的電流 (下面，也稱為汲極電流或Id)的變化特性，即Vg-Id特性：基板溫度為25℃；源極與汲極之間的電位差(下面，也稱為汲極電壓或Vd)為1V、10V；並且使源極與閘極之間的電位差(下面，也稱為閘極電壓或Vg)在-15V至15V的範圍內變化。
圖58示出樣本C1至樣本C3的Vg-Id特性。圖58是通道長度(L)為6μm、通道寬度(W)為50μm的電晶體的測定結果。另外，在圖58中，橫軸表示閘極電壓Vg，第一縱軸表示汲極電流Id，第二縱軸表示場效移動率。在此，場效移動率是為了示出飽和區域中的值而以Vd=10V計算出的場效移動率。
由圖58可知，樣本C1及樣本C2具有良好的初期Vg-Id特性。另一方面，在作為對比例子的第一氧化物絕緣膜的成膜壓力為200Pa的樣本C3中，確認到Vg-Id特性的不均勻。
〈閘極BT應力測試〉
接著，對樣本C1至樣本C3進行閘極BT應力測試(GBT)及光閘極BT應力測試(PGBT)。
首先，進行閘極BT應力測試及光閘極BT應力測試。
在此，說明閘極BT應力測試的測定方法。首先，將基板溫度固定保持為任意溫度(以下稱為應力溫度)，並測定電晶體的初期的Vg-Id特性。
接著，在將基板溫度保持在應力溫度的情況下，將用作電晶體的源極電極及汲極電極的一對電極設定為同一電位，並在一定時間(以下稱為應力時間)對閘極電極施加不同於該一對電極的電位。接著，在將基板溫度保持在應力溫度的狀態下，測量電晶體的Vg-Id特性。其結果，能夠獲得閘極BT應力測試前後之間的電特性的臨界電壓及漂移值的差異作為變動量。
注意，將對閘極電極施加負電壓的應力測試稱為負閘極BT應力測試(dark negative stress)，將對閘極電極施加正電壓的應力測試稱為正閘極BT應力測試(dark positive stress)。此外，將邊照射光邊對閘極電極施加負電壓的應力測試稱為光負閘極BT應力測試(negative photostress)，將對閘極電極施加正電壓的應力測試稱為光正閘極BT應力測試(positive photostress)。
在此，作為閘極BT應力條件，應力溫度為60℃，應力時間為3600秒，對閘極電極施加-30V或+30V，對用作源極電極及汲極電極的一對電極施加0V。此時，施加到閘極絕緣膜的電場強度為0.66MV/cm。
另外，在與上述閘極BT應力測試同樣的條件下，使用LED對電晶體照射100001x的白色光，由此進行光閘極BT應力測試。各種閘極BT應力測試後的電晶體的Vg-Id特性的測定溫度為60℃。
圖59示出在各閘極BT應力測試中，樣本C1至樣本C3所包括的電晶體的初期特性的臨界電壓與各閘極 BT應力測試後的臨界電壓的差(即，臨界電壓的變動量(ΔVth))以及漂移值的差(即，漂移值的變動量(ΔShift))。
在此，對本說明書中的臨界電壓及漂移值進行說明。將臨界電壓(Vth)定義為：在以閘極電壓(Vg[V])為橫軸且以汲極電流的平方根(Id1/2[A1/2])為縱軸而畫的Vg-Id曲線中，位於曲線上的斜度最大的點處的切線與Id1/2=0的直線(即Vg軸)的交點的閘極電壓。在此，以汲極電壓Vd為10V來計算出臨界電壓。
另外，將本說明書中的漂移值(Shift)定義為：在以閘極電壓(Vg[V])為橫軸且以汲極電流(Id[A])的對數為縱軸而畫的Vg-Id曲線中，位於曲線上的斜度最大的點處的切線與Id=1.0×10-12[A]的直線的交點的閘極電壓。在此，以汲極電壓Vd為10V來計算出漂移值。
由圖59可知，樣本C1及樣本C2的臨界電壓及漂移值的變動量比作為對比例子的樣本C3少。尤其是，在樣本C1中，光正閘極BT應力測試及光負閘極BT應力測試中的臨界電壓及漂移值的變動量少。
〈樣本的製造方法2〉
接著，將第一氧化物絕緣膜的成膜壓力固定為在上述Vg-Id特性及閘極BT應力測試中得到良好結果的樣本C1的條件，並且改變成膜氣體的流量比，由此製造樣本C4及樣 本C5，並對其進行Vg-Id特性及可靠性的評價。下面示出樣本C4及樣本C5的製造方法。
〈樣本C4〉
樣本C4的製造方法與樣本C1相比，只改變了樣本C1中的第一氧化物絕緣膜的成膜條件中的成膜氣體流量比，其他條件都是與樣本C1同樣的。明確而言，作為樣本C4，製造在如下條件下形成第一氧化物絕緣膜的樣本。
在樣本C4中，在如下條件下利用電漿CVD法形成第一氧化物絕緣膜：作為源氣體使用流量為20sccm的矽烷及流量為2000sccm的一氧化二氮；處理室內的壓力為100Pa；基板溫度為220℃；並且向平行板電極供應100W的高頻功率。也就是說，矽烷為1時的一氧化二氮的流量比為100。
樣本C4的第一氧化物絕緣膜的成膜條件與實施例5所說明的樣本B4的第一氧化物絕緣膜的成膜條件相同。
〈樣本C5〉
作為對比例子，樣本C5的製造方法與樣本C1相比，只改變了樣本C1中的第一氧化物絕緣膜的成膜條件中的成膜氣體流量比，其他條件都是與樣本C1同樣的。明確而言，作為樣本C5，製造在如下條件下形成第一氧化物絕緣膜的樣本。
在樣本C5中，在如下條件下利用電漿CVD法形成第一氧化物絕緣膜：作為源氣體使用流量為100sccm的矽烷及流量為2000sccm的一氧化二氮；處理室內的壓力為200Pa；基板溫度為220℃；並且向平行板電極供應100W的高頻功率。也就是說，矽烷為1時的一氧化二氮的流量比為20。
樣本C5的第一氧化物絕緣膜的成膜條件與實施例5所說明的樣本B5的第一氧化物絕緣膜的成膜條件相同。
〈Vg-Id特性〉
測定樣本C1、樣本C4及樣本C5中的電晶體的初期的Vg-Id特性。在此，在如下條件下測定汲極電流Id的變化特性，即Vg-Id特性：基板溫度為25℃；汲極電壓Vd為1V、10V；並且使閘極電壓Vg在-15V至15V的範圍內變化。
圖60示出樣本C1、樣本C4及樣本C5的Vg-Id特性。圖60是通道長度(L)為6μm、通道寬度(W)為50μm的電晶體的測定結果。另外，在圖60中，橫軸表示閘極電壓Vg，第一縱軸表示汲極電流Id，第二縱軸表示場效移動率。在此，場效移動率是為了示出飽和區域中的值，以Vd=10V計算出的場效移動率。
由圖60可知，樣本C1及樣本C4具有良好的初期Vg-Id特性。另一方面，在作為對比例子的樣本C5中， 沒有得到汲極電流的開關比，因此沒有得到電晶體特性。由實施例5所示的樣本B5的結果可以認為，其原因在於氧化物半導體膜中的氧缺損量多。
〈閘極BT應力測試〉
接著，進行樣本C1、樣本C4及樣本C5的閘極BT應力測試及光閘極BT應力測試。
圖61分別示出正閘極BT應力測試(dark positive stress)、負閘極BT應力測試(dark negative stress)、光正閘極BT應力測試(positive photostress)、光負閘極BT應力測試(negative photostress)中的樣本C1、樣本C4及樣本C5所包括的電晶體的初期特性的臨界電壓與閘極BT應力測試後的臨界電壓的差(即，臨界電壓的變動量(ΔVth))以及漂移值的差(即，漂移值的變動量(ΔShift))。
由圖61確認到，在第一氧化物絕緣膜成膜時相對於矽烷的一氧化二氮的流量比為100的作為對比例子的樣本C4中，臨界電壓及漂移值的變動量比根據本發明的一個方式的樣本C1(在第一氧化物絕緣膜成膜時相對於矽烷的一氧化二氮的流量比為40)多。
另外，由實施例5及本實施例可知，由於樣本C1中的與氧化物半導體膜接觸的氧化物絕緣膜中的自旋密度小，也就是說缺陷量少，所以電晶體的臨界電壓及漂移值的變動量少。
〈樣本的製造方法3〉
接著，改變成膜氣體的流量比、壓力和成膜溫度中的任一個以上來製造樣本C6及樣本C7，並對其Vg-Id特性及可靠性進行評價。下面示出樣本C6及樣本C7的製造方法。
〈樣本C6〉
樣本C6是對比例子，樣本C6的製造方法與樣本C1相比，只改變了樣本C1中的第一氧化物絕緣膜的成膜條件中的成膜氣體流量比，其他條件都是與樣本C1同樣的。明確而言，作為樣本C6，製造在如下條件下形成第一氧化物絕緣膜的樣本。
在樣本C6中，在如下條件下利用電漿CVD法形成第一氧化物絕緣膜：作為源氣體使用流量為30sccm的矽烷及流量為4000sccm的一氧化二氮；處理室內的壓力為40Pa；基板溫度為220℃；並且向平行板電極供應100W的高頻功率。也就是說，矽烷為1時的一氧化二氮的流量比為133。
〈樣本C7〉
樣本C7是對比例子，樣本C7的製造方法與樣本C1相比，只改變了樣本C1中的第一氧化物絕緣膜的成膜條件中的成膜氣體流量比，其他條件都是與樣本C1同樣的。明確 而言，作為樣本C7，製造在如下條件下形成第一氧化物絕緣膜的樣本。
在樣本C7中，在如下條件下利用電漿CVD法形成第一氧化物絕緣膜：作為源氣體使用流量為20sccm的矽烷及流量為3000sccm的一氧化二氮；處理室內的壓力為200Pa；基板溫度為350℃；並且向平行板電極供應100W的高頻功率。也就是說，矽烷為1時的一氧化二氮的流量比為150。
〈閘極BT應力測試〉
接著，進行樣本C6及樣本C7的閘極BT應力測試及光閘極BT應力測試。在此，省略測試結果的說明。
另外，在與樣本C6的氧化物半導體膜、第一氧化物絕緣膜及第二氧化物絕緣膜同樣的條件下製造如實施例5所示的結構的樣本。將該樣本設定為樣本B6。另外，在與樣本C7的氧化物半導體膜、第一氧化物絕緣膜及第二氧化物絕緣膜同樣的條件下製造如實施例5所示的結構的樣本。將該樣本設定為樣本B7。對樣本B6及樣本B7也同樣地進行ESR測定，由此得到起因於NOx的信號的自旋密度。在此，省略ESR測定結果的說明。
〈氧化物絕緣膜的自旋密度和臨界電壓的變動量〉
在此，圖62示出在實施例5中得到的樣本的自旋密度和在實施例6中得到的臨界電壓的變動量。在此，以樣本 B1、樣本B2、樣本B4、樣本B6及樣本B7的自旋密度為橫軸，並以樣本C1、樣本C2、樣本C4、樣本C6及樣本C7的負閘極BT應力測試(dark negative stress)中的臨界電壓的變動量為縱軸來畫圖。
由圖62確認到各樣本的自旋密度越小，臨界電壓的變動量則越小。在樣本B1至樣本C7中，由於氧化物半導體膜的成膜條件與第二氧化物絕緣膜相同，典型地，確認到在第一氧化物絕緣膜的起因於NOx的信號的自旋密度小於1×1018spins/cm3的範圍內，臨界電壓的變動量小。
實施例7
在本實施例中，製造電晶體，並說明對該電晶體的Vg-Id特性及可靠性進行評價的結果。
〈樣本的製造方法〉
作為根據本實施例的樣本G1，製造其結構相當於實施方式1所述的圖4A中的電晶體10a的電晶體。另外，作為根據本實施例的樣本G2及G6，製造其結構相當於實施方式1所述的圖6A至圖6C中的電晶體10e的電晶體。
作為對比例子，得到樣本G3至樣本G5。
〈樣本G1〉
圖63A示出樣本G1所包括的電晶體的通道長度方向上 的剖面圖。圖63A所示的電晶體是通道蝕刻結構的電晶體。另外，一對電極19與20的間隔為6μm。
對樣本G1的製造方法進行說明。樣本G1的製造方法與實施例6的樣本C1中的第一氧化物絕緣膜(相當於圖63A中的符號23)相比，只改變了成膜條件中的供應到平行板電極的高頻功率，其他條件都是與樣本C1同樣的。明確而言，作為樣本G1，製造在如下條件下形成第一氧化物絕緣膜的樣本。
在樣本G1中，在如下條件下利用電漿CVD法形成第一氧化物絕緣膜：作為源氣體使用流量為50sccm的矽烷及流量為2000sccm的一氧化二氮；處理室內的壓力為20Pa；基板溫度為220℃；並且向平行板電極供應150W的高頻功率。
由Vg-Id特性的測定可知，樣本G1所包括的電晶體是具有常關閉特性的電晶體。
〈樣本G2〉
圖63B示出樣本G2所包括的電晶體的通道長度方向上的剖面圖。圖63B所示的電晶體是通道蝕刻結構的電晶體。另外，一對電極19與20的間隔為6μm。
樣本G2與樣本G1的不同之處在於樣本G2在保護膜21上具有閘極電極37。另外，雖然未圖示，但是閘極電極37與閘極電極13連接。
對樣本G2的製造方法進行說明。樣本G2的製 造方法與樣本G1相比，除了在閘極絕緣膜15及保護膜21中形成開口部後在形成像素電極的同時形成閘極電極37以外，其他條件都是與樣本G1同樣的。
由Vg-Id特性的測定可知，樣本G2所包括的電晶體是具有常關閉特性的電晶體。
〈樣本G3〉
圖63C示出樣本G3所包括的電晶體的通道長度方向上的剖面圖。圖63C所示的電晶體是通道蝕刻結構的電晶體。另外，一對電極19與20的間隔為6μm。
樣本G3與樣本G1的不同之處在於樣本G3具有層疊有氧化物半導體膜17及氧化物半導體膜46的多層膜48以及在與第一氧化物絕緣膜(相當於圖63A中的符號23)不同的條件下形成的第一氧化物絕緣膜23a。
對樣本G3的製造方法進行說明。
在如下條件下形成氧化物半導體膜46：採用原子個數比為In：Ga：Zn=1：3：6的濺射靶材；作為濺射氣體對濺射裝置的處理室內供應流量為50%的氧；將處理室內的壓力控制為0.6Pa；並且供應2.5kW的直流電力。另外，形成氧化物半導體膜時的基板溫度為170℃。
在如下條件下利用電漿CVD法形成第一氧化物絕緣膜23a：作為源氣體使用流量為30sccm的矽烷及流量為4000sccm的一氧化二氮；處理室內的壓力為40Pa；基板溫度為220℃；並且向平行板電極供應150W的高頻功 率。
其他製造條件與樣本G1相同。
由Vg-Id特性的測定可知，樣本G1所包括的電晶體是常關閉型的電晶體。
〈樣本G4〉
圖63D示出樣本G4所包括的電晶體的通道長度方向上的剖面圖。圖63D所示的電晶體是通道蝕刻結構的電晶體。另外，一對電極219與220的間隔最短為9μm。
樣本G4中的電晶體包括：設置於基板211上的閘極電極213；形成於基板211及閘極電極213上的閘極絕緣膜215；隔著閘極絕緣膜215與閘極電極213重疊的氧化物半導體膜217；以及接觸於氧化物半導體膜217的一對電極219、220。另外，在閘極絕緣膜215、氧化物半導體膜217及一對電極219、220上形成有保護膜221。
作為基板211使用玻璃基板。作為閘極電極213，從基板211一側層疊有鈦膜及銅膜。作為閘極絕緣膜215，從基板211一側層疊有氮化矽膜及氧化矽膜。氧化物半導體膜217由In-Ga-Zn氧化物膜形成。另外，氧化物半導體膜217是奈米晶氧化物半導體膜。作為一對電極219、220，從基板211一側層疊有鈦膜及銅膜。保護膜221由氧化物矽膜形成。
由Vg-Id特性的測定可知，樣本G4所包括的電晶體是具有常關閉特性的電晶體。
〈樣本G5〉
圖63E示出樣本G5所包括的電晶體的通道長度方向上的剖面圖。圖63E所示的電晶體是通道保護結構的電晶體。另外，一對電極241、242的與氧化物半導體膜237接觸的區域的間隔為10.5μm。
樣本G5中的電晶體包括：設置於基板231上的閘極電極233；形成於基板231及閘極電極233上的閘極絕緣膜235；隔著閘極絕緣膜235與閘極電極233重疊的氧化物半導體膜237；形成於閘極絕緣膜235及氧化物半導體膜237上的絕緣膜239；以及在該絕緣膜239的開口部中接觸於氧化物半導體膜237的一對電極241、242。還包括形成於絕緣膜239及一對電極241、242上的閘極絕緣膜243以及隔著閘極絕緣膜243與氧化物半導體膜237重疊的閘極電極245。
作為基板231使用玻璃基板。作為閘極電極233，從基板231一側層疊有鉬-鈦合金膜及銅膜。作為閘極絕緣膜235，從基板231一側層疊有氮化矽膜及氧化矽膜。氧化物半導體膜237由In-Ga-Zn氧化物膜形成。另外，氧化物半導體膜237是奈米晶氧化物半導體膜。絕緣膜239由氧化矽膜形成。作為一對電極241、242，從基板231一側層疊有鉬-鈦合金膜及銅膜。閘極絕緣膜243由氧化物矽膜形成。作為閘極電極245，從基板231一側層疊鉬-鈦合金膜及氧化銦-氧化錫化合物(ITO-SiO2)膜。
由Vg-Id特性的測定可知，樣本G5所包括的電晶體是具有常開啟特性的電晶體。
〈樣本G6〉
圖63B示出樣本G6所包括的電晶體的通道長度方向上的剖面圖。圖63B所示的電晶體是通道蝕刻結構的電晶體。另外，一對電極19與20的間隔為6μm。
樣本G6與樣本G2的氧化物半導體膜的組成不同。
對樣本G6的製造方法進行說明。在樣本G6中，在樣本G2的氧化物半導體膜的成膜條件下，使用原子個數比為In：Ga：Zn=1：1：1.2的濺射靶材來形成氧化物半導體膜。其他製造條件都是與樣本G2同樣的。
由Vg-Id特性的測定可知，樣本G6所包括的電晶體是具有常關閉特性的電晶體。
〈BT應力測試〉
接著，對樣本G1至樣本G5所包括的電晶體進行BT應力測試。
在此，進行正閘極BT應力測試(Dark +GBT)。另外，作為閘極BT應力條件，應力溫度為60℃，對閘極電極施加+30V，對用作源極電極及汲極電極的一對電極施加0V。
另外，以最大應力時間為1小時來測定樣本 G1、樣本G3及樣本G4的臨界電壓的變動量。以最大應力時間為100小時來測定樣本G2的臨界電壓的變動量。以最大應力時間為24小時來測定樣本G5的臨界電壓的變動量。以最大應力時間為10小時來測定樣本G6的臨界電壓的變動量。
首先，圖64A至圖64D示出樣本G2至樣本G5的初始狀態下的Vg-Id特性以及應力時間為1小時的Vg-Id特性的測定結果。
圖64A是樣本G2的Vg-Id特性的測定結果，圖64B是樣本G3的Vg-Id特性的測定結果，圖64C是樣本G4的Vg-Id特性的測定結果，圖64D是樣本G5的Vg-Id特性的測定結果。在圖64A至圖64D中，實線表示初始狀態下的Vg-Id特性，虛線表示應力時間為1小時的Vg-Id特性。另外，在圖64A所示的樣本G2及圖64D所示的樣本G5中，由於在1小時的應力時間中應力測試前後的臨界電壓的變動量小，所以實線與虛線重疊。
接著，圖65示出各應力時間中的臨界電壓的變動量的絕對值的測定結果。明確而言，圖65示出樣本G1至樣本G6所包括的電晶體的臨界電壓的變動量的絕對值以及由各變動量的絕對值得到的近似曲線。另外，橫軸表示應力時間，縱軸表示臨界電壓的變動量的絕對值(｜ΔVth｜)。另外，在圖65中，黑色四角形表示樣本G1的測定資料，黑色圓形表示樣本G2的測定資料，白色四角形表示樣本G3的測定資料，白色菱形表示樣本G4的測定資料，白色 三角形表示樣本G5的測定資料，黑色三角形表示樣本G6的測定資料。另外，實線分別是由樣本G1及樣本G2的測定資料得到的乘冪近似線，虛線分別是由樣本G3至樣本G5的測定資料得到的乘冪近似線。
樣本G1的乘冪近似線的指數為0.29。樣本G2的乘冪近似線的指數為0.19。樣本G3的乘冪近似線的指數為0.32。樣本G4的乘冪近似線的指數為0.42。樣本G5的乘冪近似線的指數為0.56。
在樣本G1、樣本G2及樣本G5中，應力時間為0.1小時時的臨界電壓的變動量的絕對值為0.1V以下。另一方面，樣本G1及樣本G2的乘冪近似線的指數比樣本G5小。因此，應力時間越變長，樣本G5的臨界電壓的變動量的絕對值的增大越顯著，而樣本G1及樣本G2的臨界電壓的變動量的絕對值的增大越不明顯。
由上述結果可以確認，本發明的一個方式的電晶體是臨界電壓的隨時間的變化小且可靠性高的電晶體。
〈反復±閘極BT應力測試〉
接著，在暗態下反復進行樣本G2、樣本G4、樣本G5及樣本G6的閘極BT應力測試。
對反復±閘極BT應力測試進行說明。首先，將樣本的應力溫度設定為60℃來測定電晶體的Vg-Id特性。接著，進行+閘極BT應力測試。在此，保持對閘極電極施 加+30V的狀態1小時。接著，保持60℃來測定電晶體的Vg-Id特性。接著，進行-閘極BT應力測試。在此，將樣本保持為60℃，保持對閘極電極施加-30V的狀態1小時。接著，保持60℃來測定電晶體的Vg-Id特性。藉由反復進行+閘極BT應力測試及-閘極BT應力測試，可以觀察到臨界電壓的變動的狀況。
圖66示出反復±閘極BT應力測試的結果。橫軸表示應力測試，縱軸表示臨界電壓。另外，在圖66中，黑色圓形表示樣本G2的測定資料，白色菱形表示樣本G4的測定資料，白色三角形表示樣本G5的測定資料，黑色三角形表示樣本G6的測定資料。
由圖66可知，樣本G4的反復±閘極BT應力測試中的臨界電壓的變動大。樣本G5的反復±閘極BT應力測試中的臨界電壓的變動雖然小，但是由於臨界電壓為負值，可知是具有常開啟特性的電晶體。另一方面，樣本G2及樣本G6的臨界電壓的變動小且臨界電壓為正值，由此可知是具有常關閉特性的電晶體。
由上述結果可以確認，本發明的一個方式的電晶體是臨界電壓的隨時間的變化小且可靠性高的電晶體。還可知本發明的一個方式的電晶體是具有常關閉特性的電晶體。因此，使用本發明的一個方式的電晶體的半導體裝置的功耗小。
實施例8
在本實施例中，說明如實施方式1的變形例子1所示的與氧化物半導體膜接觸的膜為疊層結構的氧化物絕緣膜中的氧的擴散。在本實施例中，藉由使用SSDP-SIMS(從基板進行的SIMS測定)測定氧濃度來對氧的擴散進行說明。
〈樣本D1〉
首先，對樣本D1的製造方法進行說明。
首先，利用濺射法在玻璃基板(在圖67A及圖67B中示為Glass)上形成厚度為100nm的氧化物半導體膜。利用作為濺射靶材使用原子個數比為In：Ga：Zn=1：1：1的In-Ga-Zn氧化物靶材，並且使用氧及氬的濺射氣體的濺射法來形成氧化物半導體膜(在圖67A及圖67B中示為IGZO)。
接著，在氧化物半導體膜上形成第一氧化物絕緣膜(在圖67A及圖67B中示為SiON)及第二氧化物絕緣膜(在圖67A及圖67B中示為SP-SiOx)。作為第二氧化物絕緣膜，形成氧含量超過化學計量組成的氧化矽膜。
在此，作為第一氧化物絕緣膜形成厚度為30nm的氧氮化矽膜。在如下條件下利用電漿CVD法形成第一氧化物絕緣膜：作為源氣體使用流量為30sccm的矽烷及流量為4000sccm的一氧化二氮；處理室內的壓力為200Pa；基板溫度為220℃；並且向平行板電極供應150W的高頻功率。
作為第二氧化物絕緣膜形成厚度為100nm的包含18O的氧化矽膜。利用在濺射裝置的處理室內設置矽晶圓並且向處理室內供應源氣體的流量為300sccm的18O(16O的同位素)的濺射法形成第二氧化物絕緣膜。
藉由上述製程製造樣本D1。
〈樣本D2〉
對樣本D2的製造方法進行說明。
在包含氮及氧的混合氣體氛圍下，以350℃對樣本D1進行加熱1小時。
藉由上述製程製造樣本D2。
〈SIMS分析〉
接著，利用SIMS測定樣本D1及樣本D2的第一氧化物絕緣膜SiON及氧化物半導體膜IGZO所包含的18O的濃度分佈。在此，從玻璃基板一側向第二氧化物絕緣膜進行18O的濃度測定。
圖67A及圖67B是由SIMS測定得到的18O的濃度分佈。圖67A示出第一氧化物絕緣膜SiON的定量結果，圖67B示出氧化物半導體膜IGZO的定量結果。另外，在圖67A及圖67B中，細實線表示樣本D1的測定結果，粗實線表示樣本D2的測定結果。
由圖67A可知，在第一氧化物絕緣膜SiON中，樣本D2的18O的濃度上升。另外，由圖67B可知，在 樣本D2中，氧化物半導體膜IGZO的第一氧化物絕緣膜SiON一側的18O的濃度上升。
由上述內容可知，藉由加熱處理，氧隔著第一氧化物絕緣膜SiON從第二氧化物絕緣膜SP-SiOx擴散到氧化物半導體膜IGZO。
實施例9
在本實施例中，說明如實施方式1的變形例子1所示的接觸於氧化物半導體膜的膜具有疊層結構的氧化物絕緣膜的加熱處理以及氧缺損量。在本實施例中，使用ESR(電子自旋共振法)測量的結果說明氧化物半導體膜的氧缺損量。
〈樣本E1〉
首先，對樣本E1的製造方法進行說明。
首先，在石英基板上藉由濺射法形成厚度為35nm的氧化物半導體膜。藉由使用原子個數比為In：Ga：Zn=1：1：1的In-Ga-Zn氧化物濺射靶材並作為濺射氣體使用氧及氬的濺射法來形成氧化物半導體膜。
接著，在氮氛圍下以450℃進行1小時的加熱處理之後，在氮及氧的混合氣體氛圍下以450℃進行1小時的加熱處理。
接著，在氧化物半導體膜上形成第一氧化物絕緣膜及第二氧化物絕緣膜。注意，作為第二氧化物絕緣 膜，形成氧含量超過化學計量組成的氧氮化矽膜。
在此，作為第一氧化物絕緣膜，形成厚度為50nm的氧氮化矽膜。第一氧化物絕緣膜在如下條件下藉由利用電漿CVD法形成：作為源氣體使用流量為30sccm的矽烷及流量為4000sccm的一氧化二氮；處理室的壓力為40Pa；基板溫度為220℃；並且對平行板電極供應150W的高頻功率。
作為第二氧化物絕緣膜，形成厚度為400nm的氧氮化矽膜。第二氧化物絕緣膜在如下條件下藉由利用電漿CVD法形成：作為源氣體使用流量為160sccm的矽烷及流量為4000sccm的一氧化二氮；處理室的壓力為200Pa；基板溫度為220℃；並且對平行板電極供應1500W的高頻功率。
藉由上述製程製造樣本E1。
〈樣本E2〉
對樣本E2的製造方法進行說明。
在包含氮及氧的混合氣體氛圍下以350℃對樣本E1進行1小時的加熱處理。
藉由上述製程製造樣本E2。
〈ESR測量〉
接著，對樣本E1及樣本E2進行ESR測量。在指定的溫度下進行的ESR測量中，可以根據微波被吸收的磁場的值 (H0)用算式g=hν/βH0獲得參數g值。注意，ν是微波的頻率。h是普朗克常數，β是波耳磁元(Bohr magneton)，h和β都是常數。
在此，在如下條件下進行ESR測量。測量溫度為室溫(25℃)，8.9GHz的高頻功率(微波功率)為20mW，並且磁場的方向平行於每個樣本的表面。另外，起因於IGZO膜中的VoH的在1.89以上且1.96以下的g(g值)處出現的信號的自旋密度的檢測下限為1×1017spins/cm3。
圖68A及圖68B是藉由ESR測定得到的ESR譜。圖68A是樣本E1的氧化物半導體膜的ESR譜，圖68B是樣本E2的氧化物半導體膜的ESR譜。
如圖68A所示，在樣本E1中，檢測出起因於VoH的在1.93的g(g值)處出現的信號。另外，在1.93的g(g值)處被吸收的自旋數為5.14×1018spins/cm3。由此可知，氧化物半導體膜包含VoH。
另一方面，如圖68B所示，在樣本E2中，沒有檢測出起因於VoH的在1.93的g(g值)處出現的信號。
從圖68A及圖68B的在1.93的g(g值)處出現的信號變化確認到，藉由加熱處理使氧化物半導體膜中的VoH得到減少。另外，從實施例8的結果可知，藉由加熱處理使氧含量超過化學計量組成的氧化物絕緣膜所包含的氧擴散到氧化物半導體膜中。由此可知，藉由加熱處理使氧擴散到氧化物半導體膜中，從而可以減少氧化物半導體 膜所包含的VoH。
實施例10
在本實施例中，說明在將氧化物絕緣膜暴露於作為氧化性氣體使用一氧化二氮或氧而產生的電漿時產生的各電漿的氧化力。
首先，對樣本的製造方法進行說明。
在石英基板上，作為包含氮的氧化物絕緣膜形成厚度為100nm的氧氮化矽膜。接著，將氧氮化矽膜暴露於在氧化性氣體氛圍下產生的電漿。下面說明氧氮化矽膜的形成條件以及電漿處理的條件。
氧氮化矽膜藉由如下條件下形成：將石英基板設置於電漿CVD設備的處理室內，向處理室內供應作為源氣體的流量為1sccm的矽烷以及流量為800sccm的一氧化二氮，將處理室內的壓力控制為40Pa，並使用60MHz的高頻電源供應150W的功率。另外，將形成氧氮化矽膜時的石英基板溫度設定為400℃。注意，本實施例所使用的電漿CVD設備是電極面積為615cm2的平行板電漿CVD設備，並且換算為每單位面積的功率(功率密度)的所供應的功率為0.24W/cm2。
向處理室內供應流量為900sccm的一氧化二氮或氧，將處理室內的壓力控制為200Pa，並使用60MHz的高頻電源供應900W(1.46W/cm2)的功率，從而產生電漿。另外，將電漿產生時的石英基板溫度設定為200℃。 在此，將被暴露於在一氧化二氮氛圍下產生的電漿的樣本作為樣本F1。另外，將被暴露於在氧氛圍下產生的電漿的樣本作為樣本F2。
接著，對樣本F1及樣本F2進行TDS分析。
表示TDS分析結果的曲線中的峰值是由於所分析的樣本(在本實施例中，樣本F1及樣本F2)所包含的原子或分子釋放到外部而出現的峰值。注意，釋放到外部的原子或分子的總量相當於該峰值的積分值。因此，可以由該峰值強度的大小來評價氧氮化矽膜所包含的原子或分子的總量。
圖69A及圖69B分別示出樣本F1及樣本F2的TDS分析結果。圖69A及圖69B是示出相對於基板溫度的氧分子釋放量的圖表。
從圖69A及圖69B確認到，與被暴露於在氧氛圍下產生的電漿的氧氮化矽膜相比，被暴露於在一氧化二氮氛圍下產生的電漿的氧氮化矽膜具有更高的氧分子的TDS強度。如上所述，與在氧氛圍下產生的電漿相比，在一氧化二氮氛圍下產生的電漿的氧化力更強，並且能夠製造藉由加熱容易使氧脫離的氧過剩的膜。
因此，在氧化物半導體膜上藉由電漿CVD法形成氧化物絕緣膜的情況下，藉由使用含有矽的沉積氣體和一氧化二氮作為源氣體，能夠形成藉由加熱可以使氧脫離的氧過剩的膜。注意，當作為源氣體使用一氧化二氮時，在膜中包含氮，所以能夠得到含有氮且氧過剩的氧化 物絕緣膜。
10‧‧‧電晶體
11‧‧‧基板
13‧‧‧閘極電極
15‧‧‧閘極絕緣膜
17‧‧‧氧化物半導體膜
20‧‧‧電極
21‧‧‧保護膜

Claims (4)

  1. 一種半導體裝置，包括：電晶體，包括：彼此重疊的氧化物半導體層及閘極電極；該閘極電極與該氧化物半導體層之間的閘極絕緣層，該閘極絕緣層與該氧化物半導體層的第一表面接觸；與該氧化物半導體層的第二表面接觸的保護層，該第二表面在與該第一表面相反的一側；以及與該氧化物半導體層電接觸的一對電極，其中在示出相對於負載被施加到該電晶體的期間之時間的該電晶體的臨界電壓變動量的雙對數圖表中，該電晶體的該臨界電壓變動量的絕對值的乘冪近似線與表示電晶體的臨界電壓變動量的絕對值為0V的直線之間的角度為-3°以上且小於20°，當該負載被施加到該電晶體的期間之該時間為0.1小時時，該電晶體的該臨界電壓變動量的絕對值小於0.3V，並且其中在該雙對數圖表中，橫軸上的對數刻度的間隔與縱軸上的對數刻度的間隔相等。
  2. 一種半導體裝置，包括：電晶體，包括：彼此重疊的氧化物半導體層及閘極電極；該閘極電極與該氧化物半導體層之間的閘極絕緣層，該閘極絕緣層與該氧化物半導體層的第一表面接觸； 與該氧化物半導體層的第二表面接觸的保護層，該第二表面在與該第一表面相反的一側；以及與該氧化物半導體層電接觸的一對電極，其中相對於負載被施加到該電晶體的期間之時間的該電晶體的臨界電壓變動量的乘冪近似線的指數為-0.1以上且0.3以下，並且其中當該負載被施加到該電晶體的期間之該時間為0.1小時時，該電晶體的該臨界電壓變動量的絕對值小於0.3V。
  3. 根據申請專利範圍第1或2項之半導體裝置，其中該閘極電極在絕緣表面上，並且其中該保護層、該氧化物半導體層及該閘極絕緣層在該絕緣表面與該閘極電極之間。
  4. 根據申請專利範圍第1或2項之半導體裝置，其中該閘極電極在絕緣表面上，並且其中該閘極電極及該閘極絕緣層在該絕緣表面與該氧化物半導體層之間。
TW103134270A 2013-10-10 2014-10-01 半導體裝置 TWI688102B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2013213240 2013-10-10
JP2013-213240 2013-10-10
JP2013216220 2013-10-17
JP2013-216220 2013-10-17
JP2013-242253 2013-11-22
JP2013242253 2013-11-22
JP2013-250040 2013-12-03
JP2013250040 2013-12-03

Publications (2)

Publication Number Publication Date
TW201521205A TW201521205A (zh) 2015-06-01
TWI688102B true TWI688102B (zh) 2020-03-11

Family

ID=52808929

Family Applications (4)

Application Number Title Priority Date Filing Date
TW112103406A TW202339281A (zh) 2013-10-10 2014-10-01 液晶顯示裝置
TW103134270A TWI688102B (zh) 2013-10-10 2014-10-01 半導體裝置
TW110134975A TW202203465A (zh) 2013-10-10 2014-10-01 液晶顯示裝置
TW108117538A TWI741298B (zh) 2013-10-10 2014-10-01 半導體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW112103406A TW202339281A (zh) 2013-10-10 2014-10-01 液晶顯示裝置

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW110134975A TW202203465A (zh) 2013-10-10 2014-10-01 液晶顯示裝置
TW108117538A TWI741298B (zh) 2013-10-10 2014-10-01 半導體裝置

Country Status (5)

Country Link
US (4) US9647128B2 (zh)
JP (5) JP6411851B2 (zh)
KR (4) KR102618791B1 (zh)
TW (4) TW202339281A (zh)
WO (1) WO2015053378A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102283814B1 (ko) 2013-12-25 2021-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102337370B1 (ko) * 2014-10-22 2021-12-09 삼성디스플레이 주식회사 반도체 소자 및 반도체 소자의 제조 방법
US11024725B2 (en) * 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
JP2018032839A (ja) * 2015-12-11 2018-03-01 株式会社半導体エネルギー研究所 トランジスタ、回路、半導体装置、表示装置および電子機器
WO2017115222A1 (en) * 2015-12-29 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and semiconductor device
JP6665536B2 (ja) * 2016-01-12 2020-03-13 株式会社リコー 酸化物半導体
JP6584347B2 (ja) * 2016-03-02 2019-10-02 東京エレクトロン株式会社 成膜方法
WO2017212363A1 (en) 2016-06-06 2017-12-14 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
KR102608263B1 (ko) * 2016-08-10 2023-12-04 삼성디스플레이 주식회사 윈도우 기판 및 이를 포함하는 표시 장치
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6555304B2 (ja) * 2017-07-31 2019-08-07 セイコーエプソン株式会社 液晶表示装置および電子機器
CN107978560B (zh) * 2017-11-21 2019-12-03 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
CN111656430B (zh) * 2018-02-01 2022-07-26 株式会社半导体能源研究所 显示装置及电子设备
KR102053331B1 (ko) * 2018-06-19 2019-12-06 한국과학기술연구원 얇은 게이트 산화막을 통과하는 터널링에 대한 유효 게이트 산화막 두께 및 임계 게이트 산화막 두께 결정 방법
TWI820861B (zh) * 2018-08-01 2023-11-01 日本商出光興產股份有限公司 結晶構造化合物、氧化物燒結體、濺鍍靶材、結晶質氧化物薄膜、非晶質氧化物薄膜、薄膜電晶體、及電子機器
CN110827762B (zh) 2018-08-14 2021-07-09 云谷（固安）科技有限公司 显示面板、显示屏及其控制方法以及显示终端
KR102462893B1 (ko) 2020-10-21 2022-11-04 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 그 제조 방법
WO2023288030A1 (en) * 2021-07-14 2023-01-19 The Trustees Of Dartmouth College Liquid metal printed 2d ultrahigh mobility conducting oxide transistors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120063204A1 (en) * 2010-09-10 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (179)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0727900B2 (ja) * 1988-06-28 1995-03-29 松下電器産業株式会社 半導体装置の製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
TW354380B (en) 1995-03-17 1999-03-11 Hitachi Ltd A liquid crystal device with a wide visual angle
JPH08254712A (ja) * 1995-03-17 1996-10-01 Hitachi Ltd 液晶表示素子
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
CN100392867C (zh) * 1996-06-06 2008-06-04 精工爱普生株式会社 薄膜晶体管的制造方法、使用该方法的液晶显示装置和电子设备
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4641581B2 (ja) * 1998-11-10 2011-03-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US7141821B1 (en) 1998-11-10 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity gradient in the impurity regions and method of manufacture
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
EP2284605A3 (en) * 1999-02-23 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and fabrication method thereof
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4236895B2 (ja) * 2001-10-12 2009-03-11 株式会社半導体エネルギー研究所 アクティブ型表示装置の駆動方法
US6777885B2 (en) 2001-10-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Drive circuit, display device using the drive circuit and electronic apparatus using the display device
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004126106A (ja) * 2002-10-01 2004-04-22 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004361424A (ja) 2003-03-19 2004-12-24 Semiconductor Energy Lab Co Ltd 素子基板、発光装置及び発光装置の駆動方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
EP2455975B1 (en) 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US20060118869A1 (en) 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP5177962B2 (ja) * 2005-05-20 2013-04-10 株式会社半導体エネルギー研究所 半導体装置
US7579220B2 (en) 2005-05-20 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method
US20070263016A1 (en) 2005-05-25 2007-11-15 Naugler W E Jr Digital drive architecture for flat panel displays
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7382162B2 (en) 2005-07-14 2008-06-03 International Business Machines Corporation High-density logic techniques with reduced-stack multi-gate field effect transistors
JP2007053355A (ja) * 2005-07-22 2007-03-01 Semiconductor Energy Lab Co Ltd 半導体装置
WO2007011061A1 (en) 2005-07-22 2007-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5121183B2 (ja) * 2005-08-31 2013-01-16 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
EP1760776B1 (en) 2005-08-31 2019-12-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device with flexible substrate
JP4873528B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5088661B2 (ja) 2006-12-05 2012-12-05 セイコーエプソン株式会社 半導体装置および電気光学装置
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US7947981B2 (en) 2007-01-30 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
TWI453711B (zh) * 2007-03-21 2014-09-21 Semiconductor Energy Lab 顯示裝置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP4479755B2 (ja) * 2007-07-03 2010-06-09 ソニー株式会社 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置
TWI412125B (zh) * 2007-07-17 2013-10-11 Creator Technology Bv 電子元件及電子元件之製法
JP5045323B2 (ja) * 2007-09-14 2012-10-10 セイコーエプソン株式会社 電気光学装置、電気光学装置の制御方法および電子機器
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP5467728B2 (ja) 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP2009251205A (ja) 2008-04-04 2009-10-29 Sony Corp 表示装置と電子機器
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP2010062233A (ja) 2008-09-02 2010-03-18 Hitachi Displays Ltd 表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101483629B1 (ko) 2008-11-17 2015-01-19 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조방법
KR101547326B1 (ko) 2008-12-04 2015-08-26 삼성전자주식회사 트랜지스터 및 그 제조방법
TWI529942B (zh) 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
KR101690216B1 (ko) 2009-05-01 2016-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2010266490A (ja) 2009-05-12 2010-11-25 Sony Corp 表示装置
KR20180120804A (ko) 2009-06-30 2018-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
EP2455974A1 (en) 2009-09-01 2012-05-23 Sharp Kabushiki Kaisha Semiconductor device, active matrix substrate, and display device
KR101460869B1 (ko) 2009-09-04 2014-11-11 가부시끼가이샤 도시바 박막 트랜지스터 및 그 제조 방법
KR101922849B1 (ko) * 2009-11-20 2018-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR101720072B1 (ko) * 2009-12-11 2017-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US9059294B2 (en) * 2010-01-07 2015-06-16 Sharp Kabushiki Kaisha Semiconductor device, active matrix substrate, and display device
JP5743407B2 (ja) * 2010-01-15 2015-07-01 キヤノン株式会社 トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置
KR20150010776A (ko) 2010-02-05 2015-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
JP5619787B2 (ja) 2010-02-15 2014-11-05 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機
KR101906151B1 (ko) 2010-02-19 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 이를 이용한 표시 장치
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011145632A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
WO2011145467A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011155502A1 (en) 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20120064665A1 (en) 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Deposition apparatus, apparatus for successive deposition, and method for manufacturing semiconductor device
KR102110496B1 (ko) 2010-12-03 2020-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR102424181B1 (ko) 2010-12-17 2022-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
KR101275710B1 (ko) 2010-12-22 2013-06-14 경희대학교 산학협력단 듀얼 게이트 박막 트랜지스터의 디플리션 모드를 이용한 산화물 반도체 인버터
US8928010B2 (en) 2011-02-25 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2012185327A (ja) * 2011-03-04 2012-09-27 Sony Corp 書込回路、表示パネル、表示装置および電子機器
JP2013080769A (ja) 2011-10-03 2013-05-02 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
JP2013131608A (ja) * 2011-12-21 2013-07-04 Canon Inc 発光装置
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
JP6059566B2 (ja) 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6128906B2 (ja) 2012-04-13 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
JP6456283B2 (ja) * 2012-05-02 2019-01-23 ビーエーエスエフ ソシエタス・ヨーロピアＢａｓｆ Ｓｅ 有機材料の堆積方法
JP2014042004A (ja) 2012-07-26 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP5669227B2 (ja) * 2013-04-11 2015-02-12 豊丸産業株式会社 遊技機
US9312392B2 (en) 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9443987B2 (en) 2013-08-23 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9368490B2 (en) * 2014-10-29 2016-06-14 Eastman Kodak Company Enhancement-depletion mode inverter with two transistor architectures
DE112017000905T5 (de) 2016-02-18 2018-10-25 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren dafür, Anzeigevorrichtung und elektronisches Gerät

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120063204A1 (en) * 2010-09-10 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR20210056460A (ko) 2021-05-18
US11764074B2 (en) 2023-09-19
US9647128B2 (en) 2017-05-09
US20170236723A1 (en) 2017-08-17
JP2022078100A (ja) 2022-05-24
TW201521205A (zh) 2015-06-01
TW202339281A (zh) 2023-10-01
KR20240005180A (ko) 2024-01-11
JP6626947B2 (ja) 2019-12-25
WO2015053378A1 (en) 2015-04-16
TWI741298B (zh) 2021-10-01
JP2020038376A (ja) 2020-03-12
KR20160067166A (ko) 2016-06-13
TW202203465A (zh) 2022-01-16
JP6411851B2 (ja) 2018-10-24
TW201937740A (zh) 2019-09-16
US10741414B2 (en) 2020-08-11
KR102396649B1 (ko) 2022-05-10
US10770310B2 (en) 2020-09-08
JP2023179546A (ja) 2023-12-19
KR20220060563A (ko) 2022-05-11
JP2019004182A (ja) 2019-01-10
US20200402815A1 (en) 2020-12-24
JP2015130482A (ja) 2015-07-16
US20190355591A1 (en) 2019-11-21
KR102618791B1 (ko) 2023-12-27
KR102253489B1 (ko) 2021-05-18
US20150102341A1 (en) 2015-04-16

Similar Documents

Publication Publication Date Title
TWI688102B (zh) 半導體裝置
JP6868675B2 (ja) 半導体装置
TWI661542B (zh) 顯示裝置
JP6707115B2 (ja) 半導体装置の作製方法
JP2020031232A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees