JP2013131608A - 発光装置 - Google Patents

Abstract

【課題】 輝度信号の変調範囲を変えることなく発光装置の最大輝度を調整する。
【解決手段】 発光素子（ＥＬ）と、前記発光素子に電流を供給して発光させる駆動トランジスタ（Ｔｒ２）と、を含む発光装置であって、
前記駆動トランジスタ（Ｔｒ２）は、半導体基板（１０）に形成されたＭＯＳ電界効果トランジスタであって、ゲート−ソース間に印加される電圧によって変化するドレイン電流を前記発光素子（ＥＬ）に供給して前記発光素子（ＥＬ）の輝度を制御し、
前記発光素子（ＥＬ）の最大輝度が、前記ＭＯＳ電界効果トランジスタのバックゲート（ＢＧ）に印加される電圧（ＶＢＧ）によって調整されることを特徴とする発光装置。
【選択図】 図１

Description

本発明は、照明装置や自発光型の表示装置などの発光装置に関し、特に有機エレクトロルミネセンス（ＥＬ）素子を用いた発光装置に関する。

照明装置や表示装置に用いられる発光素子は、多くの場合、点灯と消灯だけでなく中間的な輝度でも発光する。照明装置は、一定の範囲で調光できるようになっていることが好ましい。表示装置においては、階調度に応じて各画素が段階的に輝度を変える。輝度は、発光素子に接続される駆動回路に輝度信号を与え、輝度信号に応じて駆動回路が電流の大きさを制御して調節される。

照明装置や表示装置の使用に際し、用いる発光素子の最大輝度を調整したい場合がある。表示装置の場合は、周囲が明るい環境では最大輝度を高くし、逆に周囲が暗い環境では最大輝度を低く抑える必要がある。照明装置においても、色合いを調節して照明効果を高めることが求められる。これらの発光装置では、階調信号によって発光素子の輝度を変えることのほかに、最大電流の大きさが切り替え可能になっていることが望まれる。

特許文献１には、マトリクス配列した画素の発光素子を走査線単位で点灯・消灯するスイッチを備え、スイッチの切り替えで垂直走査期間の点灯時間を変えることによって画面輝度を調整する表示装置が提案されている。

点灯時間を変えることにより最大輝度を調節する方法は、発光素子の劣化を速めることが最大の欠点である。発光素子の劣化すなわち輝度低下は、点灯時間よりも点灯中の輝度に大きく依存する。そのため、最大輝度を低く設定した場合でも、劣化の速さは最大輝度を高く設定した場合とあまり違いがない。また、発光素子を点灯・消灯するためのスイッチが必要となり、駆動回路が複雑になる。また、画素サイズを小さくして高精細な表示装置を得ようとする場合の妨げとなる。

特開２００１−０６００７６号公報

駆動回路を複雑にせず、劣化の進行を抑えるには、点灯時間でなく電流の大きさによって輝度を変調するほうが好ましい。駆動回路に与える輝度信号の変調範囲を広くすることにより、電流の最大値が大きくなり（最小値は常に０である）、最大輝度を調節することができる。最大輝度を低く設定して使用することで劣化の進行を抑えることができる。

しかし、最大輝度を低く設定したときは輝度信号の変調範囲が狭くなるので、輝度信号の１つ１つの間隔も狭くなる。それらが識別できるように輝度信号の精度を高くしておく必要があるが、精度の高い輝度信号を生成する回路は、複雑かつ高価なものになる。

本発明は、駆動回路に与える輝度信号の範囲を変えることなく最大輝度を切り替えることが可能な発光装置を提供することを目的とする。

本発明は、
発光素子と、前記発光素子に電流を供給して発光させる駆動トランジスタと、を含む発光装置であって、
前記駆動トランジスタは、半導体基板に形成されたＭＯＳ電界効果トランジスタであって、ゲート−ソース間に印加される電圧によって変化するドレイン電流を前記発光素子に供給して前記発光素子の輝度を制御し、
前記発光素子の最大輝度が、前記ＭＯＳ電界効果トランジスタのバックゲートに印加される電圧によって調整されることを特徴とする。

本発明によれば、輝度信号範囲は変えずにトランジスタのバックゲート電位を調整するので、駆動回路や輝度信号を生成する回路を複雑かつ高価にすることがない。

本発明の第１の実施形態の表示装置の概略図である。 有機ＥＬ素子とそれを駆動する駆動回路を示す図である。 （ａ）Ｎ型基板と（ｂ）Ｐ型基板に形成されたＰＭＯＳ−ＦＥＴの断面図である。 トランジスタ特性がバックゲート電圧によって変化する様子を示す図である。 バックゲート電圧が変動したときのトランジスタの動作を説明する図である。 本発明の第２の実施形態の表示装置の概略図である。 （ａ）列ごとに分離して形成されたウェルのパタンと、（ｂ）各ウェルにバックゲート電圧を与える配線のパタンを示す図である。 表示部と周辺回路のバックゲートを示す基板断面図である。 （ａ）ｐ型基板と（ｂ）ｎ型基板について、表示部と周辺回路で分離されたバックゲートを示す断面図である。

ＭＯＳ電界効果トランジスタにおいてソース電圧を一定にしてバックゲート電圧を変えると閾値電圧が変化することは、バックゲート効果または基板バイアス効果と呼ばれてよく知られている。本発明は、有機ＥＬ素子に電流を供給する駆動トランジスタのバックゲート電圧を調節することによって有機ＥＬ素子に流す電流を制御し、それによって有機ＥＬ素子の輝度を任意に設定するものである。

複数の有機ＥＬ素子を有する発光装置においては、個々の有機ＥＬ素子の輝度はそれに与える階調信号によって制御される。これに対して、バックゲート電圧による輝度調整は、複数の有機ＥＬ素子の全体を一様に輝度変化させる場合に適した調整方法である。

複数の有機ＥＬ素子の全体的な輝度調節は、表示装置を使用する際に外光の明るさによって画面全体の輝度を高くしたり低くしたりするときや、Ｒ，Ｇ，Ｂの各有機ＥＬ素子の輝度比を調節してホワイトバランスを最適にするときに必要となる。

以下、実施形態によって本発明を具体的に説明する。

（第１の実施形態）
図１は本発明の第１の実施形態である表示装置の概略図である。

表示部１には画素ＰＸＬがＮ行Ｍ列の行列をなして配置されている。画素ＰＸＬは、赤、緑、青の３色をそれぞれ発光する３つの副画素ＳＰＲ、ＳＰＧ、ＳＰＢで構成されている。副画素は，Ｎ本の走査線ＳＬ（１）、ＳＬ（２），・・・、ＳＬ（Ｎ）と、３Ｍ本のデータ線ＤＬＲ，ＤＬＧ，ＤＬＢの交差部にあり、交差する走査線ＳＬとデータ線ＤＬに接続されている。（以下、位置によらない一般の走査線の意味で用いるときは、行を示す添え字（ｉ）を省略する。また、色によらず一般の副画素を指すときはＲＧＢの添え字も省略する。）
表示部１の周囲には、データ信号を生成しデータ線ＤＬに供給するデータ信号生成回路２と、走査線ＳＬに走査信号を与える走査線制御回路３と、外部との接続端子４が配置されている。

データ信号生成回路２には画像信号が伝えられる。データ信号生成回路２は画像信号をデータ信号Ｖｄａｔａに変換してデータ線ＤＬに出力する。データ信号Ｖｄａｔａは有機ＥＬ素子の輝度を決定する輝度信号であって、後述の各副画素の駆動回路に伝えられる。

走査線制御回路３には、走査の開始と行順次の切り替えのタイミングを決める信号が伝えられる。走査線制御回路３は、それに従って各走査線ＳＬに走査信号を出力する。

接続端子４には、電源電圧や画像信号、その他表示装置を動作させる様々の電圧と信号が入力される。接続端子４に入ってきた電圧および信号は、配線９を通じてデータ信号生成回路２と走査線制御回路３に伝達される。

表示部１には、有機ＥＬ素子とその駆動回路が複数配列しており、駆動回路、データ信号生成回路２、走査線制御回路３は、シリコンウェーハからなる基板１０に形成されている。有機ＥＬ素子は、上記の回路が形成された基板１０の上に配列される。なお、基板１０はＧａＡｓなどシリコン以外の半導体基板であってもよい。

図２は副画素ＳＰの電気的構成を示す回路図である。副画素ＳＰには、流す電流に応じて発光量が変化する有機ＥＬ素子ＥＬと、それを駆動する駆動回路ＰＣＴが備わっている。駆動回路ＰＣＴは、シリコン基板を用いた周知の半導体加工プロセスによって形成される。有機ＥＬ素子ＥＬは、駆動回路が形成された基板１０の上に、アノード電極、発光材料を含む有機化合物膜、カソード電極などを積層して形成される。

駆動回路ＰＣＴは、トランジスタＴｒ１，トランジスタＴｒ２ならびに容量Ｃを含んでいる。トランジスタＴｒ１とトランジスタＴｒ２はともにＰチャネル型のＭＯＳ（メタル・オキサイド・セミコンダクタ）電界効果トランジスタである。

トランジスタＴｒ１は、ゲートが走査線ＳＬに接続され、ドレインとソースがデータ線ＤＬと容量Ｃの一端にそれぞれ接続されている。トランジスタＴｒ１は、走査線ＳＬの電圧により、データ線ＤＬとトランジスタＴｒ２のゲートの間を接続または遮断する。トランジスタＴｒ１はデータ線ＤＬのデータ電圧をサンプリングし、トランジスタＴｒ２のゲートに伝えるためのスイッチである。以下、トランジスタＴｒ１をサンプリングトランジスタともいう。走査線ＳＬにＬ（ｌｏｗ）レベルの選択信号があたえられるとＴｒ１がオンになり、そのときのデータ線ＤＬの電圧Ｖｄａｔａを容量Ｃに伝える。走査線がＨ（ｈｉｇｈ）レベルになると、サンプリングトランジスタＴｒ１は遮断されるが、データ線ＤＬの電圧は容量Ｃに保持される。なお、サンプリングトランジスタＴｒ１のソースとドレインは流れる電流の向きによっては役割が入れ替わるが、本明細書では便宜上データ線に接続された方をドレインと呼ぶことにする。

トランジスタＴｒ２は、ゲートが容量Ｃの一端およびトランジスタＴｒ１のソースに接続され、ソースが電源電位ＶＥＬに、ドレインが有機ＥＬ素子ＥＬのアノードに接続されている。トランジスタＴｒ２は有機ＥＬ素子ＥＬを決められた輝度で発光させる駆動トランジスタであり、容量Ｃの電圧をソース−ゲート間電圧として、その電圧に応じたドレイン電流を有機ＥＬ素子ＥＬに供給する。

容量Ｃは、一方の端子がサンプリングトランジスタＴｒ１のソースおよび駆動トランジスタＴｒ２のゲートに接続され、もう一方の端子には固定電圧ＶＣが与えられている。容量Ｃはデータ線ＤＬから駆動トランジスタＴｒ２のゲートに伝えられた輝度信号を保持する。

有機ＥＬ素子ＥＬのカソードは全有機ＥＬ素子に共通の電圧ＶＣＯＭに接続されている。

駆動回路ＰＣＴには、データ線ＤＬと走査線ＳＬ以外に、電源電圧ＶＥＬを供給する電源線と、容量Ｃの一端に固定電圧ＶＣを与える固定電圧線が配設されている。電源電圧ＶＥＬと固定電圧ＶＣは等しくてもよい。その場合、電源電圧ＶＥＬを供給する電源線と容量Ｃの一端に固定電圧ＶＣを与える固定電圧線は、共通の配線とすることができる。電源線と容量Ｃの固定電圧線は図１では省略されている。

サンプリングトランジスタＴｒ１と駆動トランジスタＴｒ２はバックゲートを有しており、走査線ＳＬと平行に設けられたバックゲート線ＢＧ（１），ＢＧ（２），・・・から共通のバックゲート電圧ＶＢＧが供給されている。バックゲート電圧ＶＢＧは外部の電源から接続端子４に入り、バックゲート電圧供給線ＢＢＧと各行のバックゲート線ＢＧを介して各画素に配給されている。

図３（ａ）は、Ｎ型のシリコン基板３１に形成されたＰチャネル型のＭＯＳ電界効果トランジスタ（ＰＭＯＳ−ＦＥＴ）の断面図である。

ＭＯＳ電界効果トランジスタ（ＭＯＳ−ＦＥＴ）は、ＭＯＳ構造、すなわち金属層（ゲート３２）とシリコン基板３１が絶縁層３３を挟んで対向して配置した構造を持っている。ゲート３２と半導体である基板３１の間に電圧を印加すると、半導体の表面近くにキャリア（この場合は正孔）の導通路（チャネル）ができる。チャネルの両側に同じキャリアを多数キャリアとするＰ型のソース３４とドレイン３５を設け、ソース−ドレイン間に電圧をかけてチャネルにキャリアを流す。キャリアの流れはゲート電圧によっても制御されるので、トランジスタとして動作する。ゲート３２、ソース３４、ドレイン３５は、層間絶縁層３７に開けた開口を通じて外部のゲート電極Ｇ、ソース電極Ｓ、ドレイン電極Ｄにそれぞれ接続されている。また、シリコン基板３１はＮ型の高濃度不純物領域３６を経てバックゲート線ＢＧに接続されている。

チャネルは導電体であり、チャネル内の電位はソース３４の電位とドレイン３５の電位の中間にある。しかし、チャネルの後方（ゲートから離れたほう）は空乏層を隔ててチャネルとは逆のキャリアを多数キャリアとする半導体領域となっており、この部分は通常は電流が流れないので均一な電位になる。このチャネル後方の半導体領域はバックゲートまたはボディと呼ばれる。図３（ａ）のＰＭＯＳ−ＦＥＴでは、Ｎ型のシリコン基板３１がバックゲートとなる。

図３（ｂ）はシリコン基板がＰ型のときのＰＭＯＳ−ＦＥＴの断面構造を示す。Ｐ型のシリコン基板３１‘にＮ型不純物を拡散した領域３８（ウェルという）を形成し、これに絶縁層３３を介してゲート３２を対向させる。また、Ｎ型のウェル３８にＰ型のソース３４とドレイン３５、Ｎ型の高濃度不純物領域３６を設け、Ｐ型のシリコン基板３１’にＰ型の高濃度不純物領域３９を設ける。ゲート３２、ソース３４、ドレイン３５、ウェル３８は、層間絶縁層３７に開けた開口を通じて外部のゲート電極Ｇ、ソース電極Ｓ、ドレイン電極Ｄ、バックゲート線ＢＧにそれぞれ接続されている。また、シリコン基板３１‘はＰ型の高濃度不純物領域３９を経て基板電極ＳＳに接続されている。図３（ｂ）のＰＭＯＳ−ＦＥＴにおけるバックゲートはＮ型ウェル３８である。

図４は、ＰＭＯＳ−ＦＥＴの特性図であり、ソース−ゲート間電圧ＶＧＳとドレイン電流Ｉとの関係がバックゲート電圧ＶＢＧによってどのように変化するかを示している。電圧の基準はソース電位であり、バックゲートがソース電位より高い電位にあるとき、バックゲート電圧の符号を正と定める。図４の実線、破線、一点鎖線は、それぞれ、バックゲート電圧ＶＢＧを、ＶＢＧ０＝ＶＥＬとしたとき、ＶＢＧ１＝ＶＥＬ＋Ｖ１（Ｖ１＞０）としたとき、ＶＢＧ２＝ＶＥＬ＋Ｖ２（０＜Ｖ１＜Ｖ２）としたときの特性である。

横軸上にＶｍｉｎとＶｍａｘで示す点は、データ信号生成回路２の出力する輝度信号が最小電圧Ｖｍｉｎのときと最大電圧Ｖｍａｘのときのゲート−ソース間電圧を示す。Ｖｍａｘにおける電流Ｉは、ＶＢＧ＝ＶＢＧ０のときＩ０、ＶＢＧ＝ＶＢＧ１のときＩ１、ＶＢＧ＝ＶＢＧ２のときＩ２となる。

ＰＭＯＳ−ＦＥＴである駆動トランジスタＴｒ２は、バックゲート電位ＶＢＧをソース電位より高くしていくことにより、ドレイン電流が減少し、有機ＥＬ素子ＥＬの輝度が減少することがわかる。

周囲が明るい環境にあり最大表示輝度を高くしたい場合には、バックゲートをソースと同電位（ＶＢＧ＝ＶＢＧ０）とし、逆に暗い環境にあり最大表示輝度を低くしたい場合には、バックゲートをソースより高電位（ＶＢＧ＞ＶＢＧ０）とすればよい。このとき、データ線を介してゲートに与えられる輝度信号を変える必要はない。バックゲート電圧を調節することによって最大輝度が変化し、輝度の変調範囲を広くしたり狭くしたりすることができる。

以上は駆動トランジスタＴｒ２がＰＭＯＳの場合である。ＮＭＯＳのときは、逆に、バックゲート電位ＶＢＧをソース電位より低くすると閾値電圧が上昇してドレイン電流が減少する。それにより輝度を調節することができる。

最大輝度を変更するために駆動トランジスタＴｒ２のバックゲート電圧を変えると、入力データに対するデータ電圧のガンマ特性も変わってしまう恐れがある。その場合は、入力データとデータ電圧の関係を示すルックアップテーブルをバックゲート電圧の切り替えに対応して複数用意し、バックゲート電圧の切り替えごとに変更すれば、ガンマ特性が変わらない表示が実現できる。

図２の駆動回路は、サンプリングトランジスタＴｒ１と駆動トランジスタＴｒ２に同じバックゲート電圧を印加するため、バックゲートを共有してもよい。しかし、駆動トランジスタＴｒ２のバックゲート調節によってサンプリングトランジスタＴｒ１の特性も変化する。駆動トランジスタＴｒ２は図４に示すようにゲートーソース間電圧がＶｍｉｎとＶｍａｘの間の中間的な電圧で動作する。一方、サンプリングトランジスタＴｒ１はオンとオフの切り替えスイッチとして動作する。サンプリングトランジスタＴｒ１のゲート電圧振幅を十分大きくとることによって、駆動トランジスタＴｒ２のバックゲート電圧が変動しても、サンプリングトランジスタＴｒ１のスイッチ動作を支障なく行うようにすることができる。

図５は、サンプリングトランジスタＴｒ１のソース−ドレイン間電圧ＶＤＳとドレイン電流Ｉｄの関係を示す。サンプリングトランジスタＴｒ１をスイッチとしてオンするための最大オン抵抗をＲｏｎとすると、Ｌｉｎの傾きは１／Ｒｏｎで示される。抵抗領域Ｒにおいて、バックゲート電位がＶＢＧｍｉｎとＶＢＧｍａｘの間で変化しても、その傾きが１／Ｒｏｎ以上であれば動作は保証される。データ線の寄生容量を２ｐＦ、一選択時間を２０ｕｓの場合、応答時間を５τに設定すると、Ｒｏｎとしては、２ＭΩ（＝２０ｕｓ÷５÷２ｐＦ）以下となるようトランジスタサイズと選択信号レベルを決定する。

バックゲート電圧ＶＢＧの電圧を変える手段としては、Ｄ／Ａコンバータ、およびアンプを用いた可変電圧出力回路、または可変電圧出力のレギュレータＩＣなどを用いることが可能であり、出力電圧を可変できる回路であればよい。

（第２の実施形態）
図６は本発明の第２の実施形態である表示装置の概略図である。図６の表示装置は、バックゲート電圧を与えるバックゲート線が有機ＥＬ素子の色別に設けられていることが、図１と異なる。その他の図１と同じ部分には同じ符号を付した。駆動回路は図２と同じである。

色別のバックゲート線ＢＧ_Ｒ、ＢＧ_Ｇ、ＢＧ_Ｂは列ごとに設けられ、表示部１の外で色別のバックゲート電圧供給線ＢＢＧ_Ｒ、ＢＢＧ_Ｇ、ＢＢＧ_Ｂに接続されている。３本のバックゲート電圧供給線ＢＢＧ_Ｒ、ＢＢＧ_Ｇ、ＢＢＧ_Ｂには接続端子４を通して色別のバックゲート電圧ＶＢＧ_Ｒ、ＶＢＧ_Ｇ、ＶＢＧ_Ｂが与えられる。バックゲート電圧を調節することによって、３色の輝度比すなわちホワイトバランスが任意に設定でき、所望の白色表示にすることができる。

ホワイトバランスを調整する場合は、赤、緑、青のうち最も電流を必要する色（青とする）の最大電流によって（青の）データ電圧信号Ｖｄａｔａの最大値Ｖｍａｘ（図２）を決定する。データ電圧信号Ｖｄａｔａの最小値Ｖｍｉｎは最小電流（通常はゼロ）の値に設定する。他の色（赤と緑）のデータ電圧信号の最大値と最小値もこれに一致させる。そして、最も電流を必要する色（青）のバックゲート電圧は０Ｖとし、他の色（赤と緑）のバックゲート電圧をホワイトバランスから決定する。図２において、最も電流を必要する色の最大電流がＩ０であり、その他の２色の最大電流がＩ１とＩ２であるとすると、これら２色のバックゲート電圧はＶ１とＶ２に設定される。Ｖ１とＶ２を調節することにより赤と緑の最大輝度が調節でき、青の最大輝度との比から白色の色合いが決まる。

輝度信号の範囲Ｖｍｉｎ〜ＶｍａｘはＲＧＢで同じでよい。あらかじめ各色のガンマ補正をしておけば、バックゲート電圧の調整だけでホワイトバランスをとることができる。

上の例は最も電流を必要する色のバックゲート電圧を固定としたが、３色のバックゲート電圧をすべて調節できるようにしてもよい。

図７（ａ）（ｂ）は、色別にバックゲート電圧を設定できるように、バックゲートを分離して形成した表示装置の平面図である。

図７（ａ）はＰ型の基板１０に形成したＮ型のウェル３８のパタンを示す。表示部１の副画素ＳＰＲ，ＳＰＧ，ＳＰＢの並びに合わせて、列方向に別々のウェルＷＲ，ＷＧ，ＷＢが形成されている。

図７（ｂ）は、各ウェルにバックゲート電圧を与えるためのバックゲート線ＢＧ_Ｒ、ＢＧ_Ｇ、ＢＧ_Ｂのパタンを示す。赤の有機ＥＬ素子が形成される部分のバックゲートになるウェルＷＲは、パタン５ｒのバックゲート線ＢＧ_Ｒによってバックゲート電圧ＶＢＧ_Ｒが供給される。ウェルＷＲとバックゲート線ＢＧ_Ｒとは、絶縁膜に開けたコンタクトホール８を通じて接触している。同様に、緑と青の有機ＥＬ素子が形成される部分のバックゲートになるウェルＷＧとＷＢは、それぞれ、パタン５ｇと５ｂのバックゲート線によってバックゲート電圧ＶＢＧ_ＧとＶＢＧ_Ｂが供給される。

（周辺回路）
第１と第２の実施形態の表示装置は、表示部１の駆動回路と、表示部１の周辺のデータ信号生成回路２や走査線制御回路３などの周辺回路が、同一の基板１０に形成される。駆動回路の２つのトランジスタＴｒ１とＴｒ２は極性が同じなのでバックゲートを共通にすることができるが、周囲の回路はＣＭＯＳで構成され、Ｎチャネル型の電界効果トランジスタ（ＮＭＯＳ−ＦＥＴ）とＰチャネル型の電界効果トランジスタ（ＰＭＯＳ−ＦＥＴ）が混在している。したがって、周辺回路のＮＭＯＳ−ＦＥＴとＰＭＯＳ−ＦＥＴの少なくとも一方は、表示部のトランジスタＴｒ１およびＴｒ２とはバックゲートを分離して形成しなければならない。以下、表示部と周辺回路のバックゲートの構成方法について説明する。

図８は、ｎ型の基板に形成した表示装置の断面図である。表示部１の領域Ａと周辺回路が配置されている領域Ｂのトランジスタの断面構造が示されている。図３に示したゲート絶縁層や層間絶縁層は省略されている。また、有機ＥＬ素子や封止構造も省略した。

領域Ａには表示部１が配置され、複数のＰＭＯＳ−ＦＥＴ６’が形成されている。これらの中にはサンプリングトランジスタＴｒ１と駆動トランジスタＴｒ２が混在しているが、図８では区別されていない。バックゲート電圧ＶＢＧはすべてのＰＭＯＳ−ＦＥＴ６’に共通で、ｎ＋領域を介してｎ型の基板に供給される。

領域Ｂには周辺回路が配置され、ＰＭＯＳ−ＦＥＴ６、ＮＭＯＳ−ＦＥＴ７が形成されている。ＰＭＯＳ−ＦＥＴ６のバックゲートはソースと短絡され、電源電圧ＶＤＤと同じ電圧がｎ＋領域を介してｎ型の基板にバックゲート電圧として供給されている。Ｐ型ウェルに形成されたＮＭＯＳ−ＦＥＴ７も、ソースとバックゲートが短絡され、電源ＶＳＳがｐ型高不純物領域を介してｐ型のウェルに供給されている。ｎ型基板の電圧ＶＤＤは最高電位に設定され、Ｐ型ウェルの電圧ＶＳＳは最低電位（一般的にグランドＧＮＤ）に設定されている。

領域ＡのＰＭＯＳ−ＦＥＴ６’のバックゲートと領域ＢのＰＭＯＳ−ＦＥＴ６のバックゲートはｎ型の基板を介して、接続されている。そのため、駆動回路のＰＭＯＳ−ＦＥＴ６’のバックゲート電位を変更して有機ＥＬ素子ＥＬに流れる電流を制御すると、周辺回路の電源電圧も変化する。バックゲート電圧ＶＤＤは、周辺回路の最小動作電源電圧以上（かつＭＯＳ−ＦＥＴの耐圧以下）に設定されている。最小動作電源電圧が３Ｖ、ＭＯＳ−ＦＥＴの耐圧が５Ｖの場合、駆動回路のバックゲート電圧ＶＢＧおよび周辺回路の電源ＶＤＤは３Ｖ〜５Ｖで変化する。

バックゲートは基板と一致しているので、図１のようなバックゲート線ＢＧをなくして、基板の背面に電極を設け、これにバックゲート電圧を与えてもよい。

図９（ａ）と（ｂ）は、表示部１と周辺回路領域でバックゲートを分離し、周辺回路の電源電位とバックゲート電位を変えずに、表示部１のバックゲート電圧だけを調節できるようにしたものである。

図９（ａ）はｐ型のシリコンウェーハ基板を使用した場合を示している。表示部１が配置されている領域Ａでは、ＰＭＯＳ−ＦＥＴ６’のバックゲートはｎ型のウェルであり、ｎ＋領域を介してバックゲート電圧ＶＢＧが供給されている。領域Ｂには、ｎ型のウェルにＰＭＯＳ−ＦＥＴ６が形成され、ｎ型ウェルからなるバックゲートがソースとともに電源ＶＤＤに接続されている。領域ＢのＮＭＯＳ−ＦＥＴ７は基板がバックゲートであり、電源ＶＳＳがｐ＋領域を介してｐ型の基板に接続されている。領域Ａのｎ型のウェルと領域Ｂのｎ型のウェルの間はｐ型領域によって分離されて形成されており、表示部１のＰＭＯＳ−ＦＥＴ６‘のバックゲート電圧ＶＢＧと、周辺回路のＰＭＯＳ−ＦＥＴ６のバックゲート電圧は別々に与えられる。領域ＡにおけるＰＭＯＳ−ＦＥＴ６’のバックゲート電圧ＶＢＧは、領域ＢにおけるＰＭＯＳ−ＦＥＴ６に影響を与えることなく、独立して制御される。

図９（ｂ）はｎ型のシリコンウェーハ基板を使用した場合である。

領域ＡのＰＭＯＳ−ＦＥＴ６’は、ｐ型のウェルの中に形成されたｎ型のウェルの中に形成されている。ＰＭＯＳ−ＦＥＴ６’のバックゲートはｎ型のウェルであり、ｎ＋領域を介してバックゲート電圧ＶＢＧが供給されている。

領域Ｂは、ＰＭＯＳ−ＦＥＴ６が基板をバックゲートとして形成されており、ソースとバックゲートが短絡されて電源ＶＤＤに接続されている。また、ｐ型のウェル内にＮＭＯＳ−ＦＥＴ７が形成され、ソースとバックゲートが短絡されて電源ＶＳＳに接続されている。

領域Ａにおいて深いｐ型のウェルを形成して、その中にｎ型のウェルを形成することで表示部１と周辺回路領域のバックゲートが分離されている。領域ＡにおけるＰＭＯＳ−ＦＥＴ６’のバックゲート電圧ＶＢＧは、領域ＢにおけるＰＭＯＳ−ＦＥＴ６のバックゲート電位と独立して制御できる。

以上の説明では有機ＥＬ素子を例にとったが、無機ＥＬ素子、ＬＥＤなど他の発光素子についても同様に本発明が適用できる。また、画素は赤，緑，青の３色の有機ＥＬ素子で構成されるとしたが、２色以上の異なる色を含む画素であればよく、他の色の組み合わせでもよい。

また、駆動回路として図２を例に挙げたが、この構成に限定されるものではない。ソース−ゲート間電圧を制御して有機ＥＬ素子ＥＬに供給する電流量を制御するトランジスタを備えており、かつ、そのトランジスタがバックゲートを有している構成であれば、同様に本発明が適用できる。また、複数の画素を持たず、Ｒ，Ｇ，Ｂの３つの有機ＥＬ素子から構成される照明装置においても、各有機ＥＬ素子に図２と同様の駆動回路を設け、第２の実施形態のようにバックゲート電圧を調節して、好みの色合いの照明を得ることも可能である。

１ 表示部
２ データ信号生成回路
３ 走査線制御回路
４ 接続端子
１０ 基板
ＤＬＲ，ＤＬＧ，ＤＬＢ データ線
ＳＬ（１） 走査線
ＢＧ（１） バックゲート線

Claims (6)

1. 発光素子と、前記発光素子に電流を供給して発光させる駆動トランジスタと、を含む発光装置であって、
   前記駆動トランジスタは、半導体基板に形成されたＭＯＳ電界効果トランジスタであって、ゲート−ソース間に印加される電圧によって変化するドレイン電流を前記発光素子に供給して前記発光素子の輝度を制御し、
   前記発光素子の最大輝度が、前記ＭＯＳ電界効果トランジスタのバックゲートに印加される電圧によって調整されることを特徴とする発光装置。
2. 前記発光素子と前記駆動トランジスタがそれぞれ複数配列しており、前記複数の駆動トランジスタがバックゲートを共有していることを特徴とする請求項１に記載の発光装置。
3. 前記発光素子と前記駆動トランジスタが異なる色の発光素子を含んで複数配列しており、同じ色の発光素子の前記駆動トランジスタはバックゲートを共有し、異なる色の発光素子の前記駆動トランジスタはバックゲートが分離されていることを特徴とする請求項１に記載の発光装置。
4. 前記発光素子と前記駆動トランジスタが異なる色の発光素子を含んで複数配列しており、同じ色の複数の発光素子の前記駆動トランジスタのバックゲートに同一の電圧が印加され、異なる色の発光素子の駆動トランジスタのバックゲートに異なる電圧が印加されることを特徴とする請求項１に記載の発光装置。
5. 前記複数の発光素子と複数の駆動トランジスタの周辺にＰチャネル型のＭＯＳ電界効果トランジスタとＮチャネル型のＭＯＳ電界効果トランジスタを含む回路が配置されており、前記Ｐチャネル型のＭＯＳ電界効果トランジスタとＮチャネル型のＭＯＳ電界効果トランジスタの少なくとも一方のバックゲートは、前記発光素子の前記駆動トランジスタのバックゲートと分離して形成されていることを特徴とする請求項２ないし４のいずれか１項に記載の発光装置。
6. 前記発光素子の輝度を与える輝度信号を前記駆動トランジスタのゲートに伝達するサンプリングトランジスタを含み、前記サンプリングトランジスタが、前記駆動トランジスタとバックゲートを共有するＭＯＳ電界効果トランジスタであることを特徴とする請求項１ないし５のいずれか１項に記載の発光装置。

Images