JPH0727900B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0727900B2 JPH0727900B2 JP63160101A JP16010188A JPH0727900B2 JP H0727900 B2 JPH0727900 B2 JP H0727900B2 JP 63160101 A JP63160101 A JP 63160101A JP 16010188 A JP16010188 A JP 16010188A JP H0727900 B2 JPH0727900 B2 JP H0727900B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sin
- semiconductor device
- manufacturing
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、パッシベーション膜や層間絶縁膜等に用いら
れるシリコン窒化膜を有する半導体装置の製造方法に関
するものである。
れるシリコン窒化膜を有する半導体装置の製造方法に関
するものである。
従来の技術 プラズマ化学気相堆積法（以後、プラズマCVD法と呼
ぶ）でシリコン窒化膜（以後、SiNｘ膜と呼ぶ）と非晶
質シリコン膜（以後、ａ−Si膜と呼ぶ）が各々、ゲート
絶縁膜及び半導体膜として連続的に形成された薄膜電界
効果トランジスタ（以後、ａ−Si TFTと呼ぶ）は優れた
オン抵抗，オフ抵抗を有することから、液晶画像表示装
置のスイッチング素子として実用化されている。
ぶ）でシリコン窒化膜（以後、SiNｘ膜と呼ぶ）と非晶
質シリコン膜（以後、ａ−Si膜と呼ぶ）が各々、ゲート
絶縁膜及び半導体膜として連続的に形成された薄膜電界
効果トランジスタ（以後、ａ−Si TFTと呼ぶ）は優れた
オン抵抗，オフ抵抗を有することから、液晶画像表示装
置のスイッチング素子として実用化されている。
発明が解決しようとする課題 しかし、それらの作製方法や作製条件により、特性劣化
に大きな差があり、劣悪なものでは、100分程度の寿命
しかないものがあった（参考文献日経エレクトロニクス
1982.12.20P146〜147「特集アモーファスシリコ
ン」）。
に大きな差があり、劣悪なものでは、100分程度の寿命
しかないものがあった（参考文献日経エレクトロニクス
1982.12.20P146〜147「特集アモーファスシリコ
ン」）。
そこで本発明は、SiNｘ膜の膜質を改善し、優れた信頼
性を有するａ−Si TFTの製造方法を提供することを目的
とするものである。
性を有するａ−Si TFTの製造方法を提供することを目的
とするものである。
課題を解決するための手段 上記目的を達成する為、本発明は、プラズマCVD法で作
製されるSiNｘ膜の電子スピン密度が2.4×1017cm-3以下
の小さな値を有するように作製したSiNｘ膜を用いるも
のである。
製されるSiNｘ膜の電子スピン密度が2.4×1017cm-3以下
の小さな値を有するように作製したSiNｘ膜を用いるも
のである。
作 用 本発明は、SiNｘ膜の膜質の改善により、従来の600倍以
上の長時間にわたり安定なａ−Si TFTを提供するもので
ある。更に、本発明によるSiNｘ膜は、特に界面付近の
膜質がすぐれており、トラップ準位が少ないことに起因
して、優れた特性のａ−Si TFTが提供出来る。従って、
本発明のSiNｘ膜を用いた他の応用の半導体装置も優れ
た特性のものが得られる。
上の長時間にわたり安定なａ−Si TFTを提供するもので
ある。更に、本発明によるSiNｘ膜は、特に界面付近の
膜質がすぐれており、トラップ準位が少ないことに起因
して、優れた特性のａ−Si TFTが提供出来る。従って、
本発明のSiNｘ膜を用いた他の応用の半導体装置も優れ
た特性のものが得られる。
実 施 例 第１図に、ａ−Si TFTの一実施例の要部構造断面図を示
す。ガラス基板１上にCr,MoSi2等の導電体をゲート電極
２として選択的に形成する。13.56MHzのグロー放電を用
いた平行平板型のプラズマCVD法でゲート絶縁膜３とし
て3600Å程度の膜厚のSiNｘ膜と、半導体膜４としてSiN
ｘ膜と同じプラズマCVD法で300Å程度のａ−Si膜を連続
的に堆積し、エッチング等でａ−Si膜を選択的に除去し
島状のａ−Si膜のパターン４を形成する。ａ−Si膜パタ
ーン４とAl,MoSi2等の導電体からなる選択的に被着形成
されたソース電極６とドレイン電極７との間に、リンを
不純物として含むn+型のａ−Si膜５を膜厚500Å程度選
択的に残してａ−Si TFTが製作される。ａ−Si TFTの特
性において、我々の研究によると、特にオン特性と信頼
性は、ゲート絶縁膜として用いるSiNｘ膜の膜質によっ
て大いに左右される。
す。ガラス基板１上にCr,MoSi2等の導電体をゲート電極
２として選択的に形成する。13.56MHzのグロー放電を用
いた平行平板型のプラズマCVD法でゲート絶縁膜３とし
て3600Å程度の膜厚のSiNｘ膜と、半導体膜４としてSiN
ｘ膜と同じプラズマCVD法で300Å程度のａ−Si膜を連続
的に堆積し、エッチング等でａ−Si膜を選択的に除去し
島状のａ−Si膜のパターン４を形成する。ａ−Si膜パタ
ーン４とAl,MoSi2等の導電体からなる選択的に被着形成
されたソース電極６とドレイン電極７との間に、リンを
不純物として含むn+型のａ−Si膜５を膜厚500Å程度選
択的に残してａ−Si TFTが製作される。ａ−Si TFTの特
性において、我々の研究によると、特にオン特性と信頼
性は、ゲート絶縁膜として用いるSiNｘ膜の膜質によっ
て大いに左右される。
更に、これらのSiNｘ膜の膜質の内で電子スピン密度が
最適なSiNｘ膜を示す大きなパラメータであることが解
った。
最適なSiNｘ膜を示す大きなパラメータであることが解
った。
本実施例におけるSiNｘ膜の電子スピン密度は、ａ−Si
TFTを作製するのと同じ条件で比抵抗が200〜240Ω・cm
の両面研摩された単結晶シリコン基板上にSiNｘ膜を堆
積させ、基板温度が25.0±3.0℃の状態で電子スピン共
鳴装置を用いてｇ値が2.005〜2.006のシリコンの電子ス
ピン数を測定し、シリコン基板だけの場合の電子スピン
数を減じて、SiNｘ膜の電子スピン数とし、SiNｘ膜の単
位体積当りに換算して求める。
TFTを作製するのと同じ条件で比抵抗が200〜240Ω・cm
の両面研摩された単結晶シリコン基板上にSiNｘ膜を堆
積させ、基板温度が25.0±3.0℃の状態で電子スピン共
鳴装置を用いてｇ値が2.005〜2.006のシリコンの電子ス
ピン数を測定し、シリコン基板だけの場合の電子スピン
数を減じて、SiNｘ膜の電子スピン数とし、SiNｘ膜の単
位体積当りに換算して求める。
SiNｘ膜の膜質によるａ−Si TFT特性に於ける劣化は、
特にゲートのしきい値電圧Ｖｔに表われ、印加したゲー
ト電圧の符号の正，負により同符号のＶｔのシフトが生
じる。
特にゲートのしきい値電圧Ｖｔに表われ、印加したゲー
ト電圧の符号の正，負により同符号のＶｔのシフトが生
じる。
本実施例におけるゲートのしきい値電圧Ｖｔは、第１図
に示すａ−Si TFTにおいて、チャンネル幅W,チャンネル
長ＬのW/L比が66.7のものを用い、基板温度25.0±3.0℃
で暗所の環境の中でソース接地，ドレイン電圧12Vを一
定に印加した時にドレイン電流が１×10-7Aになる時の
ゲート電圧とした。またＶｔシフト量はａ−Si TFTを長
時間動作させ終了した時のしきい値電圧Ｖｔからａ−Si
TFT作製直後のゲートしきい値電圧Ｖｔを減じたもので
ある。
に示すａ−Si TFTにおいて、チャンネル幅W,チャンネル
長ＬのW/L比が66.7のものを用い、基板温度25.0±3.0℃
で暗所の環境の中でソース接地，ドレイン電圧12Vを一
定に印加した時にドレイン電流が１×10-7Aになる時の
ゲート電圧とした。またＶｔシフト量はａ−Si TFTを長
時間動作させ終了した時のしきい値電圧Ｖｔからａ−Si
TFT作製直後のゲートしきい値電圧Ｖｔを減じたもので
ある。
第３図にSiNｘ膜の電子スピン密度が1.7×1018cm-3のａ
−Si TFTのＶｔシフトの模様を示す。ａ−Si TFT作製直
後の特性がＡ曲線でであり、Ｖｔ＝Ｖt15.9Vであっ
た。ａ−Si TFTを暗所の乾燥窒素ガス雰囲気中25.0±3.
0℃の環境でソース接地、ドレイン電圧12V、ゲート電圧
30V一定（直流動作条件）で30分動作させた後の特性が
Ｂ曲線であり、Ｖｔ＝Ｖt29.7Vと、Ｖｔが正のシフト
を示し、ゲート電圧が15Vの場合のドレイン電流は初期
ＩD1＝117μＡであったものが動作後ではＩD2＝８μＡ
と半減してしまっている。
−Si TFTのＶｔシフトの模様を示す。ａ−Si TFT作製直
後の特性がＡ曲線でであり、Ｖｔ＝Ｖt15.9Vであっ
た。ａ−Si TFTを暗所の乾燥窒素ガス雰囲気中25.0±3.
0℃の環境でソース接地、ドレイン電圧12V、ゲート電圧
30V一定（直流動作条件）で30分動作させた後の特性が
Ｂ曲線であり、Ｖｔ＝Ｖt29.7Vと、Ｖｔが正のシフト
を示し、ゲート電圧が15Vの場合のドレイン電流は初期
ＩD1＝117μＡであったものが動作後ではＩD2＝８μＡ
と半減してしまっている。
第２図はSiH4ガスとNH3ガスの流量比、放電パワー，真
空度等のプラズマCVDの条件を種々変えて作製したSiNｘ
膜について、暗所の乾燥窒素ガス雰囲気中25.0±3.0℃
の環境で、ソース接地，ドレイン電圧12V,ゲート電圧30
V一定（直流動作条件）で30分動作させた時のＶｔシフ
ト量を縦軸に、SiNｘ膜の電子スピン密度を横軸にプロ
ットした図である。
空度等のプラズマCVDの条件を種々変えて作製したSiNｘ
膜について、暗所の乾燥窒素ガス雰囲気中25.0±3.0℃
の環境で、ソース接地，ドレイン電圧12V,ゲート電圧30
V一定（直流動作条件）で30分動作させた時のＶｔシフ
ト量を縦軸に、SiNｘ膜の電子スピン密度を横軸にプロ
ットした図である。
第２図に於いて、プラズマCVDの条件の種々異なる膜で
あっても、電子スピン密度をパラメーターにすることに
より、ａ−Si TFTのＶｔシフト量が２つの直線上に並
ぶ。そして、電子スピン密度が約2.4×1017cm-3より大
きくなると、Ｖｔシフト量が電子スピン密度の増加とと
もに増大することが明らかになった。
あっても、電子スピン密度をパラメーターにすることに
より、ａ−Si TFTのＶｔシフト量が２つの直線上に並
ぶ。そして、電子スピン密度が約2.4×1017cm-3より大
きくなると、Ｖｔシフト量が電子スピン密度の増加とと
もに増大することが明らかになった。
第４図は、ａ−Si TFTを第１図のガラス基板に対し、ａ
−Si TFTが形成されていない側の表面で照度が8000ルッ
クスになるように蛍光灯で照明され、乾燥窒素ガス雰囲
気中60.0±３℃の環境でソース接地、ゲート電極にパル
ス幅60μsecで60Hzのピークとピーク間が21Vのパルス電
圧を印加し、ドレインに30Hzでピークとピーク間が4Vの
交流矩形波（交流動作条件）を印加し1000時間動作させ
た時のＶｔシフト量を縦軸にSiNｘ膜の電子スピン密度
を横軸にプロットした図である。先きの第２図と同様に
SiNｘ膜の電子スピン密度が2.4×1017cm-3より大きくな
ると、ａ−Si TFTのＶｔシフト量がSiNｘ膜の増加とと
もに増大することが解る。またSiNｘ膜の電子スピン密
度が2.4×1017cm-3以下に小さくなるとＶｔシフトが測
定限界以下になる事が明らかになった。
−Si TFTが形成されていない側の表面で照度が8000ルッ
クスになるように蛍光灯で照明され、乾燥窒素ガス雰囲
気中60.0±３℃の環境でソース接地、ゲート電極にパル
ス幅60μsecで60Hzのピークとピーク間が21Vのパルス電
圧を印加し、ドレインに30Hzでピークとピーク間が4Vの
交流矩形波（交流動作条件）を印加し1000時間動作させ
た時のＶｔシフト量を縦軸にSiNｘ膜の電子スピン密度
を横軸にプロットした図である。先きの第２図と同様に
SiNｘ膜の電子スピン密度が2.4×1017cm-3より大きくな
ると、ａ−Si TFTのＶｔシフト量がSiNｘ膜の増加とと
もに増大することが解る。またSiNｘ膜の電子スピン密
度が2.4×1017cm-3以下に小さくなるとＶｔシフトが測
定限界以下になる事が明らかになった。
以上のことから、信頼性にすぐれたａ−Si TFTを得るに
は、SiNｘ膜の電子スピン密度が2.4×1017cm-3以下に小
さいことが必要であることが解る。
は、SiNｘ膜の電子スピン密度が2.4×1017cm-3以下に小
さいことが必要であることが解る。
発明の効果 本発明による電子スピン密度が2.4×1017cm-3以下に小
さいプラズマCVD法で作製されたSiNｘ膜は、前述した様
に界面付近の準位密度が小さく、半導体装置の層間絶縁
膜やパッシベーション膜としてすぐれていると考えられ
る。更に、ａ−Si膜と組合せて、ゲート絶縁膜として本
発明のSiNｘ膜を用いたａ−Si TFTは、従来報告されて
いるものに比べ600倍以上の寿命を有する。
さいプラズマCVD法で作製されたSiNｘ膜は、前述した様
に界面付近の準位密度が小さく、半導体装置の層間絶縁
膜やパッシベーション膜としてすぐれていると考えられ
る。更に、ａ−Si膜と組合せて、ゲート絶縁膜として本
発明のSiNｘ膜を用いたａ−Si TFTは、従来報告されて
いるものに比べ600倍以上の寿命を有する。
第１図は本発明の一実施例におけるａ−Si TFTの要部構
造断面図、第２図はSiNｘ膜の電子スピン密度と直流動
作を30分行った場合のａ−Si TFTのゲートしきい値電圧
のＶｔシフト量との関係を示す特性図、第３図は縦軸に
ドレイン電流、横軸にゲート電圧をプロットし、Ｖｔシ
フトの様子を示した特性図、第４図はSiNｘ膜のスピン
密度と交流動作を1000時間行った時のａ−Si TFTのゲー
トしきい値電圧Ｖｔシフト量の関係を示す特性図であ
る。 １……ガラス基板、２……ゲート電極、３……SiN
ｘ膜、４……ａ−Si膜、５……n+型ａ−Si膜、６……ソ
ース電極、７……ドレイン電極。
造断面図、第２図はSiNｘ膜の電子スピン密度と直流動
作を30分行った場合のａ−Si TFTのゲートしきい値電圧
のＶｔシフト量との関係を示す特性図、第３図は縦軸に
ドレイン電流、横軸にゲート電圧をプロットし、Ｖｔシ
フトの様子を示した特性図、第４図はSiNｘ膜のスピン
密度と交流動作を1000時間行った時のａ−Si TFTのゲー
トしきい値電圧Ｖｔシフト量の関係を示す特性図であ
る。 １……ガラス基板、２……ゲート電極、３……SiN
ｘ膜、４……ａ−Si膜、５……n+型ａ−Si膜、６……ソ
ース電極、７……ドレイン電極。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−7669（ＪＰ，Ａ) 特開 昭62−15857（ＪＰ，Ａ) 特開 昭62−204575（ＪＰ，Ａ) 特開 昭63−76482（ＪＰ，Ａ)
Claims (5)
- 【請求項１】基板上の一主面上に互いに接する半導体層
とシリコン窒化膜の絶縁膜とを一部の構成体として形成
し半導体装置を作製する際、前記シリコン窒化膜が2.4
×1017cm-3以下の電子スピン密度を有するように作製し
た半導体装置の製造方法。 - 【請求項２】絶縁膜が、プラズマ化学気相堆積法によっ
て作製されたシリコン窒化膜であることを特徴とする請
求項１記載の半導体装置の製造方法。 - 【請求項３】絶縁膜が、電界効果型トランジスタのゲー
ト絶縁膜であることを特徴とする請求項１記載の半導体
装置の製造方法。 - 【請求項４】半導体層が、非晶質シリコン膜であること
を特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項５】半導体層が、プラズマ化学気相堆積法によ
って作製された非晶質シリコン膜であることを特徴とす
る請求項４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63160101A JPH0727900B2 (ja) | 1988-06-28 | 1988-06-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63160101A JPH0727900B2 (ja) | 1988-06-28 | 1988-06-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH029129A JPH029129A (ja) | 1990-01-12 |
| JPH0727900B2 true JPH0727900B2 (ja) | 1995-03-29 |
Family
ID=15707873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63160101A Expired - Lifetime JPH0727900B2 (ja) | 1988-06-28 | 1988-06-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727900B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE59003360D1 (de) * | 1990-03-27 | 1993-12-09 | Siemens Ag | Zweidraht-Vierdraht-Umsetzer. |
| DE59003361D1 (de) * | 1990-03-27 | 1993-12-09 | Siemens Ag | Zweidraht-Vierdraht-Umsetzer. |
| KR20110051247A (ko) * | 2008-10-08 | 2011-05-17 | 가부시키가이샤 아루박 | 진공 처리 장치 |
| KR102295737B1 (ko) * | 2012-05-10 | 2021-09-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 |
| KR20230104756A (ko) * | 2012-05-10 | 2023-07-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR20140026257A (ko) * | 2012-08-23 | 2014-03-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| US9443987B2 (en) * | 2013-08-23 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| TWI688102B (zh) | 2013-10-10 | 2020-03-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS617669A (ja) * | 1984-06-21 | 1986-01-14 | Matsushita Electric Ind Co Ltd | 光導電体の製造方法 |
| JPS6215857A (ja) * | 1985-07-12 | 1987-01-24 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタの製造方法 |
| JPS62204575A (ja) * | 1986-03-05 | 1987-09-09 | Matsushita Electric Ind Co Ltd | 薄膜半導体装置およびその製造方法 |
| JPS6376482A (ja) * | 1986-09-19 | 1988-04-06 | Hitachi Ltd | 非晶質シリコン薄膜トランジスタ |
| JP2728880B2 (ja) * | 1988-01-28 | 1998-03-18 | シャープ株式会社 | 薄膜半導体装置およびその製造方法 |
-
1988
- 1988-06-28 JP JP63160101A patent/JPH0727900B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH029129A (ja) | 1990-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0419160B1 (en) | Amorphous silicon semiconductor devices | |
| US5466617A (en) | Manufacturing electronic devices comprising TFTs and MIMs | |
| US4665428A (en) | Semiconductor device | |
| US4797108A (en) | Method of manufacturing amorphous silicon field effect transistors | |
| US6753550B2 (en) | Liquid crystal display device having a thin film transistor element including an amorphous film containing a low-defect density layer and a high-defect densisty layer | |
| JP2000183359A (ja) | 薄膜トランジスタとその製造方法および液晶表示装置ならびに薄膜成膜装置 | |
| JPH0727900B2 (ja) | 半導体装置の製造方法 | |
| JP3054862B2 (ja) | ダイヤモンド状炭素膜を含むゲート絶縁膜とこれを用いた薄膜トランジスタ及びゲート絶縁膜の形成方法並びにこれらの製造方法 | |
| JPH0348671B2 (ja) | ||
| US6750474B1 (en) | Semiconducting devices and method of making thereof | |
| US5397721A (en) | Method for fabricating vertical thin film transistor | |
| KR920006076B1 (ko) | 박막 트랜지스터 배열 및 이것을 사용한 액정 표시장치 | |
| JP3606991B2 (ja) | 被膜作製方法 | |
| JPH0671083B2 (ja) | 薄膜半導体装置 | |
| JPH0277159A (ja) | 薄膜半導体素子 | |
| JPH05129331A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2635950B2 (ja) | 半導体装置の製造方法 | |
| JPH02196470A (ja) | 薄膜トランジスタとその製造方法 | |
| KR960013506B1 (ko) | Difet에 의해 구동되는 박막 트랜지스터 | |
| JPS6215857A (ja) | 電界効果トランジスタの製造方法 | |
| JPH02150067A (ja) | 薄膜半導体装置 | |
| WO1989009494A1 (en) | Gate dielectric for a thin film field effect transistor | |
| JPH0442577A (ja) | 薄膜トランジスタ | |
| JPH06177382A (ja) | 薄膜トランジスタとそれを用いた液晶ディスプレイパネル | |
| JPH01106470A (ja) | 薄膜トランジタ |