JP5743407B2 - トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置 - Google Patents
トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置 Download PDFInfo
- Publication number
- JP5743407B2 JP5743407B2 JP2010006862A JP2010006862A JP5743407B2 JP 5743407 B2 JP5743407 B2 JP 5743407B2 JP 2010006862 A JP2010006862 A JP 2010006862A JP 2010006862 A JP2010006862 A JP 2010006862A JP 5743407 B2 JP5743407 B2 JP 5743407B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- voltage
- transistor
- insulating layer
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 31
- 239000010410 layer Substances 0.000 claims description 219
- 239000004065 semiconductor Substances 0.000 claims description 84
- 238000012546 transfer Methods 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000011241 protective layer Substances 0.000 claims description 9
- 230000000630 rising effect Effects 0.000 claims description 6
- 239000010409 thin film Substances 0.000 description 62
- 230000008859 change Effects 0.000 description 34
- 239000010408 film Substances 0.000 description 27
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000000969 carrier Substances 0.000 description 9
- 239000007789 gas Substances 0.000 description 9
- 238000005259 measurement Methods 0.000 description 8
- 230000002829 reductive effect Effects 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 238000001552 radio frequency sputter deposition Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- 229910007611 Zn—In—O Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical compound C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Description
本発明は、トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置に関する。本発明の駆動方法及び該方法で駆動されるトランジスタを含む表示装置は、特に発光素子と発光素子に電流を供給するための駆動回路で構成される画素をマトリックス状に備えた発光表示装置とその駆動方法に好適である。発光素子としては、例えば有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ、以下ＥＬという）素子が好適である。
近年、有機ＥＬ素子を発光素子として用いる有機ＥＬディスプレイの研究開発が進められている。この有機ＥＬディスプレイでは、有機ＥＬ素子の寿命を延ばすために、また高品質な画質を実現するために、各画素に駆動回路を備えたアクティブマトリックス（Ａｃｔｉｖｅ−Ｍａｔｒｉｘ、以下ＡＭという）型有機ＥＬディスプレイが一般的である。この駆動回路は、ガラス或いはプラスチック等の基板上に形成される薄膜トランジスタ（Ｔｈｉｎ−Ｆｉｌｍ−Ｔｒａｎｓｉｓｔｏｒ、以下ＴＦＴと略すこともある。）で構成される。
有機ＥＬディスプレイにおいて、主に基板と駆動回路部分をバックプレーンと呼ぶ。有機ＥＬディスプレイ用バックプレーンの薄膜トランジスタのチャネル材料としては、非晶質シリコン（ａｍｏｒｐｈｏｕｓ−Ｓｉ、以下ａ−Ｓｉと略す）や多結晶シリコン（ｐｏｌｙ−ｃｒｙｓｔａｌｌｉｎｅ−Ｓｉ、以下ｐ−Ｓｉと略す）等が検討されている。その他に、最近新たにアモルファス酸化物半導体（ａｍｏｒｐｈｏｕｓ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ、以下ＡＯＳと略す）が提案されている。ＡＯＳ材料としては、例えばインジウム（Ｉｎ）とガリウム（Ｇａ）と亜鉛（Ｚｎ）の酸化物（ａｍｏｒｐｈｏｕｓ−Ｉｎ−Ｇａ−Ｚｎ−Ｏ、以下ａ−ＩＧＺＯと略す）がある。また、亜鉛とインジウムの酸化物（ａｍｏｒｐｈｏｕｓ−Ｚｎ−Ｉｎ−Ｏ、以下ａ−ＺＩＯと略す）がある。ＡＯＳ−ＴＦＴは、ａ−Ｓｉ ＴＦＴの１０倍以上の移動度を備え、また非晶質性に起因する高い均一性を示すため、ディスプレイ用バックプレーンの薄膜トランジスタとして有望である。ＡＯＳをチャネル層とする薄膜トランジスタは、例えば非特許文献１、非特許文献２に記載されている。
Ｎｏｍｕｒａ ｅｔ．ａｌ．，Ｎａｔｕｒｅ，ｖｏｌ．４３２，ｐｐ．４８８−４９２，２００４
Ｙａｂｕｔａ ｅｔ．ａｌ．，ＡＰＬ，８９，１１２１２３，２００６
ＡＭ型有機ＥＬディスプレイで高品質な表示を実現するための課題として、（１）有機ＥＬ素子の電圧−輝度特性の経時変化、（２）駆動回路の構成要素である薄膜トランジスタの特性ばらつき、（３）電気的ストレスによる薄膜トランジスタの特性変化、等がある。
駆動回路にＡＯＳ−ＴＦＴを用いる場合、ＡＯＳ−ＴＦＴの均一性が高いこと、ＡＯＳ−ＴＦＴから有機ＥＬ素子に供給する電流を制御する駆動回路を採用すること、から上記２つの課題（１）、（２）は改善できる。
しかしながら、ＡＯＳ−ＴＦＴには、電気的ストレスによる特性変化、主に閾値電圧の変化が見られ、上記課題（３）が残されている。
そこで、本発明は、電気的ストレスによる閾値電圧の変化を抑える薄膜トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置を提供することを目的とする。
上記課題を解決するために、本発明は、
基板に、第一の導電層、第一の絶縁層、半導体層、第二の絶縁層、第二の導電層をこの順に積層してなり、
前記第一の絶縁層は、前記半導体層および前記第一の導電層と接し、
前記第二の絶縁層は、前記半導体層および前記第二の導電層と接し、
前記半導体層は、ソース電極及びドレイン電極に接続されており、
前記第一の導電層はゲート電極であるトランジスタの駆動方法であって、
前記第二の絶縁層が、前記半導体層側から順に、シリコン酸化膜とシリコン窒化膜とを含んでおり、前記シリコン酸化膜は、前記シリコン窒化膜並びに前記ソース電極およびドレイン電極の形成前に形成される、前記半導体層のチャネル領域を覆うチャネル保護層であり、
前記第二の導電層に、
ＶＢＧ≦ＶＯＮ１×Ｃ１／（Ｃ１＋Ｃ２）
Ｃ１：前記第一の絶縁層の単位面積当たりの容量
Ｃ２：前記第二の絶縁層の単位面積当たりの容量
ＶＯＮ１：ソース電圧を基準電圧とし、かつ前記第二の導電層にかかる電圧を０Ｖにしたときのトランジスタの伝達特性におけるドレイン電流の立ち上がり電圧
を満たす電圧ＶＢＧを印加することを特徴とするトランジスタの駆動方法を提供するものである。
基板に、第一の導電層、第一の絶縁層、半導体層、第二の絶縁層、第二の導電層をこの順に積層してなり、
前記第一の絶縁層は、前記半導体層および前記第一の導電層と接し、
前記第二の絶縁層は、前記半導体層および前記第二の導電層と接し、
前記半導体層は、ソース電極及びドレイン電極に接続されており、
前記第一の導電層はゲート電極であるトランジスタの駆動方法であって、
前記第二の絶縁層が、前記半導体層側から順に、シリコン酸化膜とシリコン窒化膜とを含んでおり、前記シリコン酸化膜は、前記シリコン窒化膜並びに前記ソース電極およびドレイン電極の形成前に形成される、前記半導体層のチャネル領域を覆うチャネル保護層であり、
前記第二の導電層に、
ＶＢＧ≦ＶＯＮ１×Ｃ１／（Ｃ１＋Ｃ２）
Ｃ１：前記第一の絶縁層の単位面積当たりの容量
Ｃ２：前記第二の絶縁層の単位面積当たりの容量
ＶＯＮ１：ソース電圧を基準電圧とし、かつ前記第二の導電層にかかる電圧を０Ｖにしたときのトランジスタの伝達特性におけるドレイン電流の立ち上がり電圧
を満たす電圧ＶＢＧを印加することを特徴とするトランジスタの駆動方法を提供するものである。
また、本発明は、
基板に、第一の導電層、第一の絶縁層、半導体層、第二の絶縁層、第二の導電層をこの順に積層してなり、
前記第一の絶縁層は、前記半導体層および前記第一の導電層と接し、
前記第二の絶縁層は、前記半導体層および前記第二の導電層と接し、
前記半導体層は、ソース電極及びドレイン電極に接続されており、
前記第一の導電層はゲート電極であるトランジスタの駆動方法であって、
前記第二の絶縁層が、前記半導体層側から順に、シリコン酸化膜とシリコン窒化膜とを含んでおり、前記シリコン酸化膜は、前記シリコン窒化膜並びに前記ソース電極およびドレイン電極の形成前に形成される、前記半導体層のチャネル領域を覆うチャネル保護層であり、
前記第二の導電層に、
ＶＢＧ≦ＶＴ１×Ｃ１／（Ｃ１＋Ｃ２）
Ｃ１：前記第一の絶縁層の単位面積当たりの容量
Ｃ２：前記第二の絶縁層の単位面積当たりの容量
ＶＴ１：トランジスタのフラットバンド電圧
を満たす電圧ＶＢＧを印加することを特徴とするトランジスタの駆動方法を提供するものである。
基板に、第一の導電層、第一の絶縁層、半導体層、第二の絶縁層、第二の導電層をこの順に積層してなり、
前記第一の絶縁層は、前記半導体層および前記第一の導電層と接し、
前記第二の絶縁層は、前記半導体層および前記第二の導電層と接し、
前記半導体層は、ソース電極及びドレイン電極に接続されており、
前記第一の導電層はゲート電極であるトランジスタの駆動方法であって、
前記第二の絶縁層が、前記半導体層側から順に、シリコン酸化膜とシリコン窒化膜とを含んでおり、前記シリコン酸化膜は、前記シリコン窒化膜並びに前記ソース電極およびドレイン電極の形成前に形成される、前記半導体層のチャネル領域を覆うチャネル保護層であり、
前記第二の導電層に、
ＶＢＧ≦ＶＴ１×Ｃ１／（Ｃ１＋Ｃ２）
Ｃ１：前記第一の絶縁層の単位面積当たりの容量
Ｃ２：前記第二の絶縁層の単位面積当たりの容量
ＶＴ１：トランジスタのフラットバンド電圧
を満たす電圧ＶＢＧを印加することを特徴とするトランジスタの駆動方法を提供するものである。
本発明によれば、電気的ストレスによる薄膜トランジスタの閾値電圧の変化を抑制することができる。また、電気的ストレスによる薄膜トランジスタの閾値電圧の変化が抑制されることにより、該薄膜トランジスタを含む装置の性能を長時間維持することが可能となる。さらに、薄膜トランジスタの閾値電圧の変化を補償する手段を省くことが可能となり、装置をより低コストで提供することが可能となる。
本発明者らは、ＡＯＳ−ＴＦＴの特性を詳細に評価することにより以下の知見を得た。
一般にＡＯＳ−ＴＦＴは通電中に電気特性が経時変化する、具体的には通電中の電気的ストレスにより閾値電圧が変化するという性質を有し、これがＡＯＳ−ＴＦＴを実用化する際の解決すべき大きな課題の一つになっている。
この課題に対し、ＡＯＳ−ＴＦＴにおいてソース、ドレイン及びゲート電極の三端子に加え、第４の端子としてバックゲート電極を追加し、該バックゲート電極に、ある範囲の電圧を印加することで電気的ストレスによる閾値電圧の変化を抑制できることを発見した。本発明では、ＡＯＳ−ＴＦＴはソース電極及びドレイン電極に接続された半導体層と、第一の絶縁層（以下、絶縁層１と言う）と、第二の絶縁層（以下、絶縁層２と言う）と、第一の導電層（以下、導電層１と言う）と、第二の導電層（以下、導電層２と言う）と、を有している。また、半導体層は絶縁層１と絶縁層２とに挟まれ、絶縁層１は、半導体層と接する面とは反対側の面で導電層１と接し、絶縁層２は、半導体層と接する面とは反対側の面で導電層２と接し、導電層１はゲート電極である。さらに、導電層２はバックゲート電極であり、導電層２に、後述する範囲の電圧を印加することで電気的ストレスによる閾値電圧の変化を抑制できる。なお、バックゲート電極とは、バックチャネルを制御するための電極であり、上述のように半導体層を介してゲート電極とは反対側に設ける。バックチャネルとは、半導体層中の、ゲート電極とは反対側の領域のことである。
〔閾値電圧の変化の要因〕
電気的ストレスによる薄膜トランジスタの閾値電圧の変化の要因は次のように考えられる。
電気的ストレスによる薄膜トランジスタの閾値電圧の変化の要因は次のように考えられる。
ａ−ＳｉやＡＯＳ等のアモルファス材料を半導体層（チャネル層）に用いる薄膜トランジスタの閾値電圧の変化は、一般にトラップ準位にキャリアが捕獲されたために生じる結果と考えられている。そして、トラップ準位の中でも、特に一度キャリアが捕獲されると脱離が困難な深い準位が、薄膜トランジスタの閾値電圧の変化を引き起こすと考えられる。
キャリアがトラップ準位へ捕獲されるためには、トラップ準位が存在し、その近傍にキャリアが存在する必要がある。従って、キャリアのトラップ準位への捕獲量はトラップ準位密度とキャリア密度の積と相関する。このことから、キャリアの捕獲量はトラップ準位密度の低減、又はキャリア密度の低減によって抑制することができると考えられる。
本発明者らは、半導体層のゲート電極側に比べ、バックゲート電極側のトラップ準位密度が高いことに着目し、半導体層のバックゲート電極側のキャリア密度を低減することで、薄膜トランジスタの閾値電圧の変化量を抑制することを発案した。
〔閾値電圧の変化の要因となるキャリア密度の低減〕
前記トラップ準位は薄膜トランジスタの製造工程で生じ、薄膜トランジスタの作製完了時に既に存在する場合と、薄膜トランジスタの駆動中に熱、電場や電流等により生じる場合とが考えられる。このため、トラップ準位密度は半導体層の構造、デバイス構造、製造工程等にも依存する。例えば、半導体層に不純物が多い場合には、薄膜トランジスタの作製完了時にトラップ準位密度が高くなる、或いは薄膜トランジスタの駆動中に新たなトラップができやすい、と考えられる。その他、半導体層上に別の層を成膜する際、或いはエッチング工程を施す際に半導体層へダメージを与える場合も同様に、作製完了時にトラップ準位密度が高くなる、或いは駆動中に新たなトラップができやすい、と考えられる。
前記トラップ準位は薄膜トランジスタの製造工程で生じ、薄膜トランジスタの作製完了時に既に存在する場合と、薄膜トランジスタの駆動中に熱、電場や電流等により生じる場合とが考えられる。このため、トラップ準位密度は半導体層の構造、デバイス構造、製造工程等にも依存する。例えば、半導体層に不純物が多い場合には、薄膜トランジスタの作製完了時にトラップ準位密度が高くなる、或いは薄膜トランジスタの駆動中に新たなトラップができやすい、と考えられる。その他、半導体層上に別の層を成膜する際、或いはエッチング工程を施す際に半導体層へダメージを与える場合も同様に、作製完了時にトラップ準位密度が高くなる、或いは駆動中に新たなトラップができやすい、と考えられる。
図３のように基板上に、下から順に導電層１、絶縁層１、半導体層、絶縁層２、導電層２と積層した場合、半導体層中では導電層１側の領域に比べ、導電層２側の領域の方が絶縁層２形成時のダメージによりトラップ準位密度が高いと考えられる。この場合、薄膜トランジスタの閾値電圧の変化を抑制するためには、トラップ準位密度が高い領域、即ち半導体層のバックゲート電極側（導電層１をゲート電極としたとき、バックゲート電極となる導電層２の側）の領域のキャリア密度を低減することが有効である。
〔フラットバンド電圧〕
半導体層のバックゲート電極側の領域のキャリア密度を低減するためには、バックゲート電極に印加する電圧（バックゲート電圧）でキャリア密度を制御することが有効な手段の一つである。有効なバックゲート電圧を検討するため、ここで薄膜トランジスタのフラットバンド電圧の概念を導入する。
半導体層のバックゲート電極側の領域のキャリア密度を低減するためには、バックゲート電極に印加する電圧（バックゲート電圧）でキャリア密度を制御することが有効な手段の一つである。有効なバックゲート電圧を検討するため、ここで薄膜トランジスタのフラットバンド電圧の概念を導入する。
図４において、トランジスタ１は導電層２が存在せず導電層１をゲート電極とする従来の三端子の薄膜トランジスタ、トランジスタ２は導電層１をゲート電極、導電層２をバックゲート電極とする四端子の薄膜トランジスタの構造図を示す。なお、ソース及びドレイン電極は省略してある。
トランジスタ１において、σを半導体層固有の電気伝導度、Ｗ、Ｌをそれぞれ薄膜トランジスタのチャネル幅、チャネル長、ｔｓを半導体層の厚さ、ＶＤをドレイン電圧としたとき、
ＩＦＢ＝ｔｓ×Ｗ×σ×ＶＤ／Ｌ ・・・・・・（１）
で表される電流をフラットバンド電流と定義すると、
フラットバンド電圧ＶＦＢ０は、
ＶＦＢ０＝（フラットバンド電流ＩＦＢを流すのに必要なゲート電圧） ・・・（２）
と定義できる。
ＩＦＢ＝ｔｓ×Ｗ×σ×ＶＤ／Ｌ ・・・・・・（１）
で表される電流をフラットバンド電流と定義すると、
フラットバンド電圧ＶＦＢ０は、
ＶＦＢ０＝（フラットバンド電流ＩＦＢを流すのに必要なゲート電圧） ・・・（２）
と定義できる。
トランジスタ１では、導電層１に印加された電圧と半導体層中の電圧との差によって半導体層中に誘起されるキャリアの密度が、半導体層のドレイン−ソース間に流れるドレイン電流を決定する。トランジスタ１のゲート電極である導電層１にフラットバンド電圧ＶＦＢ０を印加した場合、半導体層の単膜固有のキャリア以外に新たなキャリアが誘起されず、フラットバンド電流ＩＦＢと一致するドレイン電流が流れる。
一方、トランジスタ２では、導電層１及び２に印加された電圧と半導体層中の電圧との差によって半導体層中に誘起されるキャリアの密度が、半導体層のドレイン−ソース間に流れるドレイン電流を決定する。トランジスタ２のバックゲート電極である導電層２にフラットバンド電圧ＶＦＢ０を印加した場合、バックゲート電極による半導体層中へのキャリアの誘起はなく、半導体層の単膜固有のキャリア密度となっている。この時、ドレイン電流は導電層１に印加された電圧と半導体層中の電圧との差によって誘起されるキャリアの数により決まる。従って、トランジスタ２のバックゲート電極にフラットバンド電圧ＶＦＢ０を印加した場合の伝達特性（ＩＤＳ−ＶＧＳ特性）は、トランジスタ１の伝達特性と同じになる。なお、ＩＤＳはドレイン−ソース間電流、ＶＧＳはゲート−ソース間電圧である。また、この時、トランジスタ１とトランジスタ２の半導体層中のキャリア密度は一致するので、トランジスタ１及び２の電気的ストレスによる閾値電圧の変化量も等しくなると考えられる。
〔電気的ストレス〕
電気的ストレスの印加を考えるに際して、薄膜トランジスタのドレイン−ソース間に一定の電流を流し続ける「定電流ストレス」と、薄膜トランジスタの各電極端子に一定の電圧を印加し続ける「定電圧ストレス」を分けて説明する。
電気的ストレスの印加を考えるに際して、薄膜トランジスタのドレイン−ソース間に一定の電流を流し続ける「定電流ストレス」と、薄膜トランジスタの各電極端子に一定の電圧を印加し続ける「定電圧ストレス」を分けて説明する。
〔定電流ストレスを印加する場合〕
図５（ａ）は、図４のトランジスタ２において観測された、バックゲート電圧ＶＢＧと、電気的ストレスによる閾値電圧の変化に相当するドレイン−ソース間電圧の変化量ΔＶＤＳとの関係である。図５（ａ）中の「〇」は、バックゲート電極が存在しない図４のトランジスタ１についてのゲート電圧とドレイン−ソース間電圧の変化量ΔＶＤＳの関係である。ソース電圧を基準電圧として、ゲート電圧をＶＧ、ドレイン電圧をＶＤとする。図５（ａ）は電気的ストレスとして、ＶＧ＝ＶＤ＝０Ｖにおいてドレイン−ソース間電流ＩＤＳ＝４μＡの一定電流を３１６２秒流し続けることにより、定電流ストレスを印加したデータである。図５（ａ）によると、トランジスタ２のバックゲート電極に、上記式（２）で定義したフラットバンド電圧ＶＦＢ０より低い電圧を印加することで、トランジスタ２はトランジスタ１より閾値電圧の変化量を低減できることがわかる。これは、トランジスタ２のバックゲート電極にフラットバンド電圧ＶＦＢ０より低い電圧を印加すると、半導体層のバックゲート電極（絶縁層２）側の領域ではトランジスタ１における半導体層の絶縁層２側の領域よりもキャリア密度が低くなるためと考えられる。
図５（ａ）は、図４のトランジスタ２において観測された、バックゲート電圧ＶＢＧと、電気的ストレスによる閾値電圧の変化に相当するドレイン−ソース間電圧の変化量ΔＶＤＳとの関係である。図５（ａ）中の「〇」は、バックゲート電極が存在しない図４のトランジスタ１についてのゲート電圧とドレイン−ソース間電圧の変化量ΔＶＤＳの関係である。ソース電圧を基準電圧として、ゲート電圧をＶＧ、ドレイン電圧をＶＤとする。図５（ａ）は電気的ストレスとして、ＶＧ＝ＶＤ＝０Ｖにおいてドレイン−ソース間電流ＩＤＳ＝４μＡの一定電流を３１６２秒流し続けることにより、定電流ストレスを印加したデータである。図５（ａ）によると、トランジスタ２のバックゲート電極に、上記式（２）で定義したフラットバンド電圧ＶＦＢ０より低い電圧を印加することで、トランジスタ２はトランジスタ１より閾値電圧の変化量を低減できることがわかる。これは、トランジスタ２のバックゲート電極にフラットバンド電圧ＶＦＢ０より低い電圧を印加すると、半導体層のバックゲート電極（絶縁層２）側の領域ではトランジスタ１における半導体層の絶縁層２側の領域よりもキャリア密度が低くなるためと考えられる。
つまり、図５（ａ）の測定結果から、トランジスタ２において、
ＶＢＧ≦ＶＦＢ０ ・・・・・・（３）
なるバックゲート電圧ＶＢＧを印加して薄膜トランジスタを駆動すると、トランジスタ２はトランジスタ１より電気的ストレスによる閾値電圧の変化量を抑制することができる。
ＶＢＧ≦ＶＦＢ０ ・・・・・・（３）
なるバックゲート電圧ＶＢＧを印加して薄膜トランジスタを駆動すると、トランジスタ２はトランジスタ１より電気的ストレスによる閾値電圧の変化量を抑制することができる。
しかしながら、定電流ストレスでも、電流値が大きい場合にはさらに検討が必要である。電流が大きいと、今度は半導体層中のゲート電極側の領域におけるキャリア密度の影響が無視できなくなるからである。
電気的ストレスとして、ＶＧ＝ＶＤ＝０Ｖにおいてドレイン−ソース間電流を前記条件の１０倍のＩＤＳ＝４０μＡとした場合を考える。この電流を得るために必要なゲート電圧を、トランジスタ１の場合にＶＧ＿１、トランジスタ２の場合にＶＧ＿２とする。トランジスタ２では上記式（３）を満たすバックゲート電圧ＶＢＧが印加されるため、トランジスタ１と同じＩＤＳを流すのに必要なゲート電圧は増加し、
ＶＧ＿２＞ＶＧ＿１
となる。このため、半導体層中のゲート電極側の領域におけるキャリア密度を比較すると、トランジスタ２のキャリア密度はトランジスタ１より高くなり、電気的ストレスによる閾値電圧の変化は増加する。
ＶＧ＿２＞ＶＧ＿１
となる。このため、半導体層中のゲート電極側の領域におけるキャリア密度を比較すると、トランジスタ２のキャリア密度はトランジスタ１より高くなり、電気的ストレスによる閾値電圧の変化は増加する。
つまり、一定電流を印加する電気的ストレスの場合は、バックチャネルを制御するバックゲート電圧ＶＢＧを印加することにより、
半導体層中のバックゲート電極側の領域で閾値電圧の変化を低減する効果と、
半導体層中のゲート電極側の領域で閾値電圧の変化を増加する効果と、が相反し、ある電圧で逆転することになる。即ち、閾値電圧の変化量はあるバックゲート電圧ＶＢＧで極小値を持つ。
半導体層中のバックゲート電極側の領域で閾値電圧の変化を低減する効果と、
半導体層中のゲート電極側の領域で閾値電圧の変化を増加する効果と、が相反し、ある電圧で逆転することになる。即ち、閾値電圧の変化量はあるバックゲート電圧ＶＢＧで極小値を持つ。
図５（ｂ）は、ドレイン−ソース間に一定電流４０μＡを流す電気的ストレスを与えた場合の測定結果である。図５（ｂ）において、横軸はバックゲート電圧ＶＢＧ、縦軸は各バックゲート電圧ＶＢＧにおける閾値電圧の変化に相当するドレイン−ソース間電圧の変化量ΔＶＤＳを表す。図５（ｂ）より、バックゲート電圧ＶＢＧを減ずると、ある値まではΔＶＤＳが小さくなるが、さらにバックゲート電圧ＶＢＧを減ずると、逆に増加に転じることがわかる。つまり、大きな電流の定電流ストレスを印加する場合の閾値電圧の変化の抑制には、バックゲート電圧ＶＢＧに上記式（３）を満たす電圧で適切な範囲の電圧を選択することが好ましい。なお、前記適切な範囲の電圧は定電流ストレスの電流値に依存する。
以上述べたように、電気的ストレスによる閾値電圧の変化の抑制には、半導体層中のトラップ準位密度が高い領域の側を、バックゲート電極とし、バックゲート電極に、キャリア密度を低減するような電圧を印加することが有効である。
〔定電圧ストレスを印加する場合〕
ソース、ドレイン及びゲート電極に一定の電圧を印加する「定電圧ストレス」の場合には、ドレイン電圧が高いほど半導体層中のバックゲート電極側の領域ではバックゲート−ドレイン間で逆バイアスが印加されるため、キャリア密度を低減することができる。このため、閾値電圧の変化の抑制には、上記式（３）より広い範囲のバックゲート電圧ＶＢＧの値が有効である。
ソース、ドレイン及びゲート電極に一定の電圧を印加する「定電圧ストレス」の場合には、ドレイン電圧が高いほど半導体層中のバックゲート電極側の領域ではバックゲート−ドレイン間で逆バイアスが印加されるため、キャリア密度を低減することができる。このため、閾値電圧の変化の抑制には、上記式（３）より広い範囲のバックゲート電圧ＶＢＧの値が有効である。
図６は、ＶＤ＝ＶＧ＝２０Ｖを３１６２秒印加し続けた場合の、バックゲート電圧ＶＢＧと閾値電圧の変化量との関係である。図６によると、閾値電圧の変化の抑制に有効なバックゲート電圧ＶＢＧの値は、上記式（３）よりさらに広い範囲
ＶＢＧ＜ＶＦＢ０＋Ｖα ・・・・・・（４）
となる。
ＶＢＧ＜ＶＦＢ０＋Ｖα ・・・・・・（４）
となる。
ここで、上記式（４）のＶαは次のように定まる。
四端子の薄膜トランジスタにおいて解析した飽和領域における電圧分布は、チャネル長をＬ、閾値電圧をＶＴとすると、
Ｖ（ｘ）＝（ＶＧ−ＶＴ）［１−｛１−（ｘ／Ｌ）｝1/(γ+2)］と表される。ここで、γは０以上のパラメータであり、薄膜トランジスタの理想的な特性からのずれを示す。理想的な特性はγ＝０である。また、ｘは電流方向のチャネル内位置を示し、ソース端でｘ＝０、ドレイン端でｘ＝Ｌとなる。これをｘ＝０からｘ＝Ｌまで積分しＬで割ると、Ｖａｖｅ＝∫（Ｖ（ｘ）／Ｌ）ｄｘ＝（ＶＧ−ＶＴ）／（３＋γ）なる平均電圧が得られる。図６の実測例では、ＶＧ＝（ＶＤ＝）２０Ｖ、ＶＴ＝０であり、γを０と仮定すると、Ｖａｖｅ＝６Ｖである。ドレイン電圧の影響でフラットバンド電圧ＶＦＢ０が６Ｖシフトすると見なせば、図６の定電圧ストレスの結果と矛盾しない。即ち、ドレイン−ソース間の電圧分布Ｖ（ｘ）の平均値Ｖａｖｅが上記式（４）中のＶαに相当することになり、定電圧ストレスの場合、閾値電圧の変化の抑制に効果があるバックゲート電圧ＶＢＧの範囲は、
ＶＢＧ＜ＶＦＢ０＋Ｖａｖｅ
である。
Ｖ（ｘ）＝（ＶＧ−ＶＴ）［１−｛１−（ｘ／Ｌ）｝1/(γ+2)］と表される。ここで、γは０以上のパラメータであり、薄膜トランジスタの理想的な特性からのずれを示す。理想的な特性はγ＝０である。また、ｘは電流方向のチャネル内位置を示し、ソース端でｘ＝０、ドレイン端でｘ＝Ｌとなる。これをｘ＝０からｘ＝Ｌまで積分しＬで割ると、Ｖａｖｅ＝∫（Ｖ（ｘ）／Ｌ）ｄｘ＝（ＶＧ−ＶＴ）／（３＋γ）なる平均電圧が得られる。図６の実測例では、ＶＧ＝（ＶＤ＝）２０Ｖ、ＶＴ＝０であり、γを０と仮定すると、Ｖａｖｅ＝６Ｖである。ドレイン電圧の影響でフラットバンド電圧ＶＦＢ０が６Ｖシフトすると見なせば、図６の定電圧ストレスの結果と矛盾しない。即ち、ドレイン−ソース間の電圧分布Ｖ（ｘ）の平均値Ｖａｖｅが上記式（４）中のＶαに相当することになり、定電圧ストレスの場合、閾値電圧の変化の抑制に効果があるバックゲート電圧ＶＢＧの範囲は、
ＶＢＧ＜ＶＦＢ０＋Ｖａｖｅ
である。
次に、フラットバンド電圧ＶＦＢ０を具体的に導く方法について述べる。
〔三端子の薄膜トランジスタのフラットバンド電圧の求め方〕
四端子の薄膜トランジスタにおいて、そのうちのバックゲート電極がない三端子の薄膜トランジスタのフラットバンド電圧ＶＦＢ０に相当する電圧を導く方法について説明する。ここで、四端子の薄膜トランジスタのゲート電極とバックゲート電極に対するフラットバンド電圧ＶＦＢ０が一致する、と仮定する。この仮定は、固定電荷等の影響がほとんどない理想的な場合に成立する。この時、三端子の薄膜トランジスタにゲート電圧Ｖｇ’を印加した場合にドレイン−ソース間に流れるドレイン電流と等しい電流を、四端子の薄膜トランジスタのドレインーソース間に流すためのゲート電圧Ｖｇとバックゲート電圧ＶＢＧの関係は、
Ｖｇ＝ＶＦＢ０＋ψｓ−Ｑｓｃ／Ｃ１−（Ｃ２／Ｃ１）×（ＶＢＧ−ＶＦＢ０）
＝Ｖｇ’−（Ｃ２／Ｃ１）×（ＶＢＧ−ＶＦＢ０） ・・・・・・（５）
となる。なお、Ｑｓｃ：半導体層内部の単位面積当たりのキャリア密度、ψｓ：ゲート絶縁層−半導体層界面のポテンシャル、Ｃ１：絶縁層１の単位面積当たりの容量値、Ｃ２：絶縁層１の単位面積当たりの容量値である。
四端子の薄膜トランジスタにおいて、そのうちのバックゲート電極がない三端子の薄膜トランジスタのフラットバンド電圧ＶＦＢ０に相当する電圧を導く方法について説明する。ここで、四端子の薄膜トランジスタのゲート電極とバックゲート電極に対するフラットバンド電圧ＶＦＢ０が一致する、と仮定する。この仮定は、固定電荷等の影響がほとんどない理想的な場合に成立する。この時、三端子の薄膜トランジスタにゲート電圧Ｖｇ’を印加した場合にドレイン−ソース間に流れるドレイン電流と等しい電流を、四端子の薄膜トランジスタのドレインーソース間に流すためのゲート電圧Ｖｇとバックゲート電圧ＶＢＧの関係は、
Ｖｇ＝ＶＦＢ０＋ψｓ−Ｑｓｃ／Ｃ１−（Ｃ２／Ｃ１）×（ＶＢＧ−ＶＦＢ０）
＝Ｖｇ’−（Ｃ２／Ｃ１）×（ＶＢＧ−ＶＦＢ０） ・・・・・・（５）
となる。なお、Ｑｓｃ：半導体層内部の単位面積当たりのキャリア密度、ψｓ：ゲート絶縁層−半導体層界面のポテンシャル、Ｃ１：絶縁層１の単位面積当たりの容量値、Ｃ２：絶縁層１の単位面積当たりの容量値である。
ゲート電圧Ｖｇがバックゲート電圧ＶＢＧに対し、（Ｃ２／Ｃ１）×ＶＢＧという依存性を持つことは、実際に測定で確認されている。また、バックゲート電圧ＶＢＧに対し伝達特性が並行移動することから、フラットバンド電圧ＶＦＢ０も同様に上記の依存性を満たすと考えられる。フラットバンド電圧ＶＦＢ０では、Ｑｓｃ＝０、ψｓ＝０であるため、
Ｖｇ＝ＶＦＢ０−（Ｃ２／Ｃ１）×（ＶＢＧ−ＶＦＢ０） ・・・・・・（６）
となる。上記式（６）からフラットバンド電圧ＶＦＢ０を導くために、バックゲート電圧ＶＢＧ＝０Ｖの時のフラットバンド電圧をＶＴ１と定義する。但し、ＶＴ１については半導体層単膜の導電性が高い場合と低い場合を区別して考える必要がある。これは、半導体層単膜の導電性が低い場合、薄膜トランジスタの伝達特性において、測定からは上記式（１）で定義したフラットバンド電流ＩＦＢに相当する電流値が得られない場合があるためである。例えば、オフ電流が大きく、ドレイン電流の最小値がＩＦＢ以上になる場合や、ＩＦＢが測定器の測定精度よりも小さい場合等が相当する。このような場合には、伝達特性においてドレイン電流が急峻に立ち上がるゲート−ソース間電圧（立ち上がり電圧）、ＶＯＮ１がほぼフラットバンド電圧ＶＴ１に相当することを利用する。
Ｖｇ＝ＶＦＢ０−（Ｃ２／Ｃ１）×（ＶＢＧ−ＶＦＢ０） ・・・・・・（６）
となる。上記式（６）からフラットバンド電圧ＶＦＢ０を導くために、バックゲート電圧ＶＢＧ＝０Ｖの時のフラットバンド電圧をＶＴ１と定義する。但し、ＶＴ１については半導体層単膜の導電性が高い場合と低い場合を区別して考える必要がある。これは、半導体層単膜の導電性が低い場合、薄膜トランジスタの伝達特性において、測定からは上記式（１）で定義したフラットバンド電流ＩＦＢに相当する電流値が得られない場合があるためである。例えば、オフ電流が大きく、ドレイン電流の最小値がＩＦＢ以上になる場合や、ＩＦＢが測定器の測定精度よりも小さい場合等が相当する。このような場合には、伝達特性においてドレイン電流が急峻に立ち上がるゲート−ソース間電圧（立ち上がり電圧）、ＶＯＮ１がほぼフラットバンド電圧ＶＴ１に相当することを利用する。
つまり、上記式（６）から導かれるフラットバンド電圧ＶＦＢ０を
ａ−Ｓｉ：Ｈのように半導体層単膜の導電性が低い場合（ＩＦＢ＜１０-12Ａ、ＶＤ＝０．１Ｖ）には、ＶＢＧ＝０Ｖの時の伝達特性におけるドレイン電流の立ち上がり電圧ＶＯＮ１で表し、
ＡＯＳのように導電性が高い場合（ＩＦＢ＞１０-12Ａ、ＶＤ＝０．１Ｖ）には、ＶＢＧ＝０Ｖの時のフラットバンド電圧ＶＴ１で表せば良い。
ａ−Ｓｉ：Ｈのように半導体層単膜の導電性が低い場合（ＩＦＢ＜１０-12Ａ、ＶＤ＝０．１Ｖ）には、ＶＢＧ＝０Ｖの時の伝達特性におけるドレイン電流の立ち上がり電圧ＶＯＮ１で表し、
ＡＯＳのように導電性が高い場合（ＩＦＢ＞１０-12Ａ、ＶＤ＝０．１Ｖ）には、ＶＢＧ＝０Ｖの時のフラットバンド電圧ＶＴ１で表せば良い。
〔半導体層単膜の導電性が低い場合（ＩＦＢ＜１０-12Ａ、ＶＤ＝０．１Ｖ）〕
ＶＢＧ＝０Ｖの時の伝達特性におけるドレイン電流の立ち上がり電圧は、上記式（６）より、
ＶＯＮ１＝ＶＦＢ０−（Ｃ２／Ｃ１）×（０−ＶＦＢ０）
である。この式より、
ＶＦＢ０＝ＶＯＮ１×Ｃ１／（Ｃ１＋Ｃ２） ・・・・・・（７）
が導かれる。
ＶＢＧ＝０Ｖの時の伝達特性におけるドレイン電流の立ち上がり電圧は、上記式（６）より、
ＶＯＮ１＝ＶＦＢ０−（Ｃ２／Ｃ１）×（０−ＶＦＢ０）
である。この式より、
ＶＦＢ０＝ＶＯＮ１×Ｃ１／（Ｃ１＋Ｃ２） ・・・・・・（７）
が導かれる。
〔半導体層単膜の導電性が高い場合（ＩＦＢ＞１０-12Ａ、ＶＤ＝０．１Ｖ）〕
ＶＢＧ＝０Ｖの時のフラットバンド電圧ＶＴ１は、上記式（６）より、
ＶＴ１＝ＶＦＢ０−（Ｃ２／Ｃ１）×（０−ＶＦＢ０）
である。この式より、
ＶＦＢ０＝ＶＴ１×Ｃ１／（Ｃ１＋Ｃ２） ・・・・・・（８）
が導かれる。
ＶＢＧ＝０Ｖの時のフラットバンド電圧ＶＴ１は、上記式（６）より、
ＶＴ１＝ＶＦＢ０−（Ｃ２／Ｃ１）×（０−ＶＦＢ０）
である。この式より、
ＶＦＢ０＝ＶＴ１×Ｃ１／（Ｃ１＋Ｃ２） ・・・・・・（８）
が導かれる。
〔電気的ストレスによる閾値電圧の変化を抑制する駆動条件〕
以上の考察と測定結果より、電気的ストレスに対して、薄膜トランジスタの閾値電圧の変化量を低減するためには、四端子の薄膜トランジスタにおいて、バックゲート電極に、次のような範囲のバックゲート電圧ＶＢＧを印加すれば本発明の効果が得られる。
以上の考察と測定結果より、電気的ストレスに対して、薄膜トランジスタの閾値電圧の変化量を低減するためには、四端子の薄膜トランジスタにおいて、バックゲート電極に、次のような範囲のバックゲート電圧ＶＢＧを印加すれば本発明の効果が得られる。
半導体層単膜の導電性が低い（ＩＦＢ＜１０-12Ａ、ＶＤ＝０．１Ｖ）場合には、
上記式（３）、上記式（７）、及びＶＢＧ＝０Ｖの時の伝達特性におけるドレイン電流の立ち上がり電圧ＶＯＮ１より、
ＶＢＧ≦ＶＯＮ１×Ｃ１／（Ｃ１＋Ｃ２） ・・・・・・（９）
なる範囲のバックゲート電圧ＶＢＧを印加すれば良い。
上記式（３）、上記式（７）、及びＶＢＧ＝０Ｖの時の伝達特性におけるドレイン電流の立ち上がり電圧ＶＯＮ１より、
ＶＢＧ≦ＶＯＮ１×Ｃ１／（Ｃ１＋Ｃ２） ・・・・・・（９）
なる範囲のバックゲート電圧ＶＢＧを印加すれば良い。
半導体層単膜の導電性が高い（ＩＦＢ＞１０-12Ａ、ＶＤ＝０．１Ｖ）場合には、
上記式（３）、上記式（８）、及びＶＢＧ＝０Ｖの時のフラットバンド電圧ＶＴ１より、
ＶＢＧ≦ＶＴ１×Ｃ１／（Ｃ１＋Ｃ２） ・・・・・・（１０）
なる範囲のバックゲート電圧ＶＢＧを印加すれば良い。
上記式（３）、上記式（８）、及びＶＢＧ＝０Ｖの時のフラットバンド電圧ＶＴ１より、
ＶＢＧ≦ＶＴ１×Ｃ１／（Ｃ１＋Ｃ２） ・・・・・・（１０）
なる範囲のバックゲート電圧ＶＢＧを印加すれば良い。
次に、本発明の実施形態として、駆動回路がａ−ＩＧＺＯ（ＩｎとＧａとＺｎを含有する非晶質酸化物半導体）をチャネル層の材料に用いたＡＯＳ−ＴＦＴを含み、有機ＥＬ素子が発光素子である発光表示装置、即ち有機ＥＬディスプレイについて説明する。なお、本発明における非晶質とは、Ｘ線回折において明確な結晶回折ピークが見られないものをいう。
本発明の実施形態の有機ＥＬディスプレイは、有機ＥＬ素子と、有機ＥＬ素子を駆動する駆動回路とを有する画素を複数備える。駆動回路内には、少なくともデータ信号を供給するスイッチ用ａ−ＩＧＺＯ ＴＦＴと有機ＥＬ素子に供給する電流を制御する駆動用ａ−ＩＧＺＯ ＴＦＴがある。これらのａ−ＩＧＺＯ ＴＦＴのうち、少なくとも電流を制御する駆動トランジスタは、ゲート、ドレイン及びソース電極に加え、バックゲート電極を有する四端子の薄膜トランジスタであり、そのバックゲート電極に上記式（１０）を満たす電圧が印加されている。さらに、スイッチトランジスタ等の画素内の他のトランジスタも四端子構造を有し、バックチャネルを制御する電極に電圧が印加されていても良い。また、バックチャネルを制御する電極はトランジスタの遮光機能を兼ねる場合がある。
上記では、ａ−ＩＧＺＯ ＴＦＴを含む有機ＥＬディスプレイを例として挙げたが、本発明はａ−ＩＧＺＯ以外のＡＯＳを半導体とする発光表示装置や、有機ＥＬ素子以外の発光素子、例えば無機ＥＬ素子を用いた発光表示装置にも適用できる。さらに、液晶ディスプレイのような光の透過率或いは反射率を制御する表示装置にも適用することができる。
また、本発明は薄膜トランジスタを有する回路に広く用いることができる。即ち、表示装置以外のマトリックス駆動型デバイスとして、例えば感圧素子を用いた圧力センサ、感光素子を用いた光センサ、メモリアレイ等にも適用することができ、同様な効果が得られる。
本発明の実施例を以下に説明する。
（実施例１）
本実施例に使用する薄膜トランジスタ（ａ−ＩＧＺＯをチャネル層とする薄膜トランジスタ）の作製方法を、図２を用いて説明する。
本実施例に使用する薄膜トランジスタ（ａ−ＩＧＺＯをチャネル層とする薄膜トランジスタ）の作製方法を、図２を用いて説明する。
図２は、チャネル保護層１４が１層で形成されるボトムゲート型コプラナー構造の酸化物半導体ＴＦＴの作製例である。
まず、ガラス基板１０（コーニング社製１７３７）上に、ゲート電極１１（導電層１）を形成するための電極層をＲＦスパッタ法により成膜した。電極材料にはＭｏを用い、膜厚は１００ｎｍとした。その後、フォトリソグラフィー法を用いて電極をパターニングし、ゲート電極１１とした。
次に、プラズマＣＶＤ法を用いてゲート絶縁層１２（絶縁層１）として膜厚２００ｎｍのシリコン窒化膜を成膜した。該シリコン酸化膜はプラズマＣＶＤ装置を用いて基板温度は３４０℃で形成した。原料ガスとしてＳｉＨ4ガスとＮ2Ｏガスを用い、ガス流量比＝１：２５、投入ＲＦパワーは０．９Ｗとした。シリコン窒化膜成膜時の雰囲気は全圧１７３Ｐａとした。
続いて、酸化物半導体層１３として膜厚３０ｎｍのアモルファスＩＧＺＯを成膜した。該酸化物半導体層はＤＣスパッタ装置を用いて基板温度は室温（２５℃）で形成した。ターゲットは４インチ径のＩｎＧａＺｎＯ4組成を有する多結晶焼結体を用い、投入ＤＣパワーは１５０Ｗとした。成膜時の雰囲気は全圧０．５Ｐａとし、その際のガス流量はＡｒ：Ｏ2＝８０：２０とした。その後、フォトリソグラフィー法を用いて酸化物半導体層１３をパターニング形成した。
その上に、スパッタ法によりチャネル保護層１４として膜厚１００ｎｍのシリコン酸化膜を成膜した。該シリコン酸化膜はＲＦスパッタ装置を用いて基板温度は室温で形成した。ターゲットは３インチ径のＳｉＯ2を用い、投入ＲＦパワーは５００Ｗとした。シリコン酸化膜成膜時の雰囲気は全圧０．５Ｐａとし、その際のガス流量はＡｒ：Ｏ2＝９０：１０とした。
さらにプラズマＣＶＤ法により層間絶縁層１５として膜厚３００ｎｍのシリコン窒化膜を成膜した。このプラズマＣＶＤ法によるシリコン窒化膜の成膜時の基板温度は２５０℃とした。プロセスガスとしてはＳｉＨ4、ＮＨ3、Ｎ2を用いた。ガス流量比はＳｉＨ4：ＮＨ3：Ｎ2＝１：２．５：２５とした。投入ＲＦパワー密度と圧力はそれぞれ０．９Ｗ／ｃｍ2、１５０Ｐａとした。また、層間絶縁層１５の形成と同時にチャネル保護層１４の無い領域の酸化物半導体層１３がドレイン１３ａとソース１３ｂとなった。その後、フォトリソグラフィー法とエッチング法により層間絶縁層１５にコンタクトホールを形成した。本実施例では、チャネル保護層１４及び層間絶縁層１５が絶縁層２である。
次に、ドレイン配線１６、ソース配線１７及び遮光層１８（導電層２）の形成するための電極層をＲＦスパッタにより成膜した。電極材料にはＭｏを用い、膜厚は１００ｎｍとした。その後、フォトリソグラフィー法によりドレイン配線１６及びソース配線１７をパターニング形成した。
最後に、加熱炉で大気中２００℃、０．５時間のアニール処理を行い、ドライエッチング等によるダメージを除去した。
以上により、図２の断面図に示すようなａ−ＩＧＺＯ ＴＦＴを形成することができる。
なお、図２の薄膜トランジスタの作製と同時に、遮光層１８を形成していない従来の薄膜トランジスタを合わせて作製した。
次に、上述の作製方法にて得られるａ−ＩＧＺＯ ＴＦＴについて、電気的ストレス印加中の等価回路を図７に、電気的ストレス印加前後の伝達特性（ＩＤＳ−ＶＧＳ特性）を図８に示す。
図７（ａ）及び図８（ａ）は遮光層１８を形成していない従来の三端子の薄膜トランジスタ、図７（ｂ）及び図８（ｂ）は遮光層１８を形成した四端子の薄膜トランジスタについてである。
電気的ストレスを与える際は、ソース電圧を基準電圧として、ドレイン及びゲート電極の端子を短絡したノードに２０Ｖを印加し、さらに遮光層を有する薄膜トランジスタについては、バックゲート電極にあたる遮光層１８の電圧を１Ｖに固定した。上記式（８）にあてはめると上述したプロセスにおいては、Ｃ１＝Ｃ２なのでＶＦＢ０＝１／２・ＶＴ１となる。本実施例では遮光層１８に印加する電圧ＶＢＧとして、ＶＢＧ≦１／２・ＶＴ１を満たす電圧である１Ｖを採用した。
図８（ａ）及び（ｂ）を比較すると、
ΔＶｔｈ＿１＞ΔＶｔｈ＿２
であり、電気的ストレス印加前後の伝達特性におけるゲート−ソース間電圧の変化量は、遮光層１８に１Ｖ印加した場合の方が、従来の遮光層１８がない場合に比べ、低減されていることがわかる。
ΔＶｔｈ＿１＞ΔＶｔｈ＿２
であり、電気的ストレス印加前後の伝達特性におけるゲート−ソース間電圧の変化量は、遮光層１８に１Ｖ印加した場合の方が、従来の遮光層１８がない場合に比べ、低減されていることがわかる。
続いて、図１を用いて有機ＥＬ素子を発光素子とする表示装置を作製する。
まず、図２の酸化物半導体ＴＦＴ上に、プラズマＣＶＤ法によりシリコン窒化膜の絶縁層１２８を形成する。その後、絶縁層１２８にフォトリソグラフィー法を用いてコンタクトホールを形成する。そして、ソース配線１２７に絶縁層１２８を介して電極１３０を形成する。電極１３０にはスパッタ法により形成したＩＴＯを用いる。次に、電極１３０上に正孔輸送層１３１ａ、発光層１３１ｂを蒸着法により形成する。正孔輸送層１３１ａ、発光層１３１ｂにはそれぞれα−ＮＰＤ、Ａｌｑ3を用いる。さらに発光層１３１ｂ上に電極１３２を蒸着法により形成する。電極材料にはＭｇＡｇを用いる。このようにして、有機ＥＬ素子を発光素子とする表示装置（図１）を作製した。
作製した有機ＥＬデバイスの１画素あたりの等価回路の一例を図９に示す。
３つの薄膜トランジスタのバックゲート電極にあたる遮光層１８は、バックゲート電圧ＶＢＧに接続されている。バックゲート電圧ＶＢＧとしては、上記式（９）又は上記式（１０）を満たす電圧を与える。
以上の接続を行った画素回路を有する、本実施例の有機ＥＬディスプレイにおいて、ａ−ＩＧＺＯ ＴＦＴを、電気的ストレスによる薄膜トランジスタの閾値電圧の変化量が所定の値以下となる領域で動作させることが可能となる。この結果、電気的ストレスに起因する画質の低下を抑えることが可能となった。
（実施例２）
実施例２については、実施例１のａ−ＩＧＺＯ ＴＦＴの作製方法において、酸化物半導体層１３の成膜時のガス流量比をＡｒ：Ｏ2＝９８：２と変更したことを除いては、実施例１と同様である。また、遮光層１８のない薄膜トランジスタも同時に作製した。
実施例２については、実施例１のａ−ＩＧＺＯ ＴＦＴの作製方法において、酸化物半導体層１３の成膜時のガス流量比をＡｒ：Ｏ2＝９８：２と変更したことを除いては、実施例１と同様である。また、遮光層１８のない薄膜トランジスタも同時に作製した。
上述の作製方法にて得られるａ−ＩＧＺＯ ＴＦＴについて、電気的ストレス印加前後の伝達特性（ＩＤＳ−ＶＧＳ特性）を図１０に示す。
図１０（ａ）は遮光層１８を形成していない従来の三端子の薄膜トランジスタ、図１０（ｂ）は遮光層１８を形成した四端子の薄膜トランジスタについてである。
電気的ストレスを与える際は、ソース電圧を基準電圧として、ドレイン及びゲート電極の端子を短絡したノードに２０Ｖを印加し、さらに遮光層を有する薄膜トランジスタについては、バックゲート電極にあたる遮光層１８の電圧を０Ｖに固定した。
図１０（ａ）及び（ｂ）を比較すると、
ΔＶｔｈ＿３＞ΔＶｔｈ＿４
であり、電気的ストレス印加前後の伝達特性におけるゲート−ソース間電圧の変化量は、遮光層１８に０Ｖ印加した場合の方が、従来の遮光層がない場合に比べ、低減されていることがわかる。
ΔＶｔｈ＿３＞ΔＶｔｈ＿４
であり、電気的ストレス印加前後の伝達特性におけるゲート−ソース間電圧の変化量は、遮光層１８に０Ｖ印加した場合の方が、従来の遮光層がない場合に比べ、低減されていることがわかる。
さらに実施例１と同様に有機ＥＬディスプレイを作製した。
作製した有機ＥＬデバイスの１画素あたりの等価回路を図１１に示す。
３つの薄膜トランジスタのバックゲート電極にあたる遮光層１８は、０Ｖ（ＧＮＤ）に接続されている。このため、実施例１よりは配線数が減少し、開口率を向上できる。
以上の接続を行った画素回路を有する、本実施例の有機ＥＬディスプレイにおいて、ａ−ＩＧＺＯ ＴＦＴを、電気的ストレスによる薄膜トランジスタの閾値電圧の変化量が所定の値以下となる領域で動作させることが可能となる。この結果、実施例２においても、電気的ストレスに起因する画質の低下を抑えることが可能となった。
本発明は、発光素子の駆動回路がＡＯＳをチャネル層とするＡＯＳ−ＴＦＴを有する発光装置に適用される。また、発光表示装置以外のマトリックス駆動型デバイス、例えば感圧素子を用いた圧力センサアレイや、感光素子を用いた光センサアレイ、メモリアレイ等にも適用することができる。
１１：ゲート電極、１２：ゲート絶縁層、１３：酸化物半導体層、１４：チャネル保護層、１５：層間絶縁層、１６：ドレイン配線、１７：ソース配線、１８：遮光層
Claims (5)
- 基板に、第一の導電層、第一の絶縁層、半導体層、第二の絶縁層、第二の導電層をこの順に積層してなり、
前記第一の絶縁層は、前記半導体層および前記第一の導電層と接し、
前記第二の絶縁層は、前記半導体層および前記第二の導電層と接し、
前記半導体層は、ソース電極及びドレイン電極に接続されており、
前記第一の導電層はゲート電極であるトランジスタの駆動方法であって、
前記第二の絶縁層が、前記半導体層側から順に、シリコン酸化膜とシリコン窒化膜とを含んでおり、前記シリコン酸化膜は、前記シリコン窒化膜並びに前記ソース電極およびドレイン電極の形成前に形成される、前記半導体層のチャネル領域を覆うチャネル保護層であり、
前記第二の導電層に、
ＶＢＧ≦ＶＯＮ１×Ｃ１／（Ｃ１＋Ｃ２）
Ｃ１：前記第一の絶縁層の単位面積当たりの容量
Ｃ２：前記第二の絶縁層の単位面積当たりの容量
ＶＯＮ１：ソース電圧を基準電圧とし、かつ前記第二の導電層にかかる電圧を０Ｖにしたときのトランジスタの伝達特性におけるドレイン電流の立ち上がり電圧
を満たす電圧ＶＢＧを印加することを特徴とするトランジスタの駆動方法。 - 基板に、第一の導電層、第一の絶縁層、半導体層、第二の絶縁層、第二の導電層をこの順に積層してなり、
前記第一の絶縁層は、前記半導体層および前記第一の導電層と接し、
前記第二の絶縁層は、前記半導体層および前記第二の導電層と接し、
前記半導体層は、ソース電極及びドレイン電極に接続されており、
前記第一の導電層はゲート電極であるトランジスタの駆動方法であって、
前記第二の絶縁層が、前記半導体層側から順に、シリコン酸化膜とシリコン窒化膜とを含んでおり、前記シリコン酸化膜は、前記シリコン窒化膜並びに前記ソース電極およびドレイン電極の形成前に形成される、前記半導体層のチャネル領域を覆うチャネル保護層であり、
前記第二の導電層に、
ＶＢＧ≦ＶＴ１×Ｃ１／（Ｃ１＋Ｃ２）
Ｃ１：前記第一の絶縁層の単位面積当たりの容量
Ｃ２：前記第二の絶縁層の単位面積当たりの容量
ＶＴ１：トランジスタのフラットバンド電圧
を満たす電圧ＶＢＧを印加することを特徴とするトランジスタの駆動方法。 - 前記トランジスタは、チャネル層として非晶質酸化物半導体を用いていることを特徴とする請求項１又は２に記載のトランジスタの駆動方法。
- 前記第一の絶縁層が、シリコン窒化膜であることを特徴とする請求項１乃至３のいずれか１項に記載のトランジスタの駆動方法。
- 請求項１乃至４のいずれか１項に記載の駆動方法で駆動されるトランジスタを含むことを特徴とする表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010006862A JP5743407B2 (ja) | 2010-01-15 | 2010-01-15 | トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置 |
| US13/005,890 US9373724B2 (en) | 2010-01-15 | 2011-01-13 | Method of driving transistor and device including transistor driven by the method |
| CN201110007382.7A CN102184965B (zh) | 2010-01-15 | 2011-01-14 | 驱动晶体管的方法和包含由该方法驱动的晶体管的器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010006862A JP5743407B2 (ja) | 2010-01-15 | 2010-01-15 | トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2011146574A JP2011146574A (ja) | 2011-07-28 |
| JP2011146574A5 JP2011146574A5 (ja) | 2013-02-28 |
| JP5743407B2 true JP5743407B2 (ja) | 2015-07-01 |
Family
ID=44277197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010006862A Active JP5743407B2 (ja) | 2010-01-15 | 2010-01-15 | トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9373724B2 (ja) |
| JP (1) | JP5743407B2 (ja) |
| CN (1) | CN102184965B (ja) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298794B (zh) * | 2010-08-27 | 2019-07-30 | 株式会社半导体能源研究所 | 存储器件及半导体器件 |
| US8728860B2 (en) * | 2010-09-03 | 2014-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9087744B2 (en) * | 2010-11-05 | 2015-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving transistor |
| US9024317B2 (en) | 2010-12-24 | 2015-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device |
| JP6099336B2 (ja) * | 2011-09-14 | 2017-03-22 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP5832399B2 (ja) | 2011-09-16 | 2015-12-16 | 株式会社半導体エネルギー研究所 | 発光装置 |
| DE112012007294B3 (de) * | 2011-09-29 | 2019-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung |
| TWI515911B (zh) | 2012-06-07 | 2016-01-01 | 群創光電股份有限公司 | 薄膜電晶體基板及其製作方法以及顯示器 |
| CN103474430B (zh) * | 2012-06-07 | 2016-08-17 | 群康科技(深圳)有限公司 | 薄膜晶体管基板及其制作方法以及显示器 |
| WO2014002920A1 (en) | 2012-06-29 | 2014-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR20140032155A (ko) * | 2012-09-06 | 2014-03-14 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| JP6121149B2 (ja) * | 2012-11-28 | 2017-04-26 | 富士フイルム株式会社 | 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ |
| TW201426709A (zh) * | 2012-12-26 | 2014-07-01 | Sony Corp | 顯示裝置、顯示裝置之驅動方法及電子機器 |
| US20140268275A1 (en) * | 2013-03-15 | 2014-09-18 | Pixtronix, Inc. | Display apparatus incorporating an interconnect-supporting elevated aperture layer |
| JP5874670B2 (ja) * | 2013-03-28 | 2016-03-02 | ソニー株式会社 | 撮像装置および撮像表示システム |
| TWI742574B (zh) | 2013-05-16 | 2021-10-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| TWI624936B (zh) | 2013-06-05 | 2018-05-21 | 半導體能源研究所股份有限公司 | 顯示裝置 |
| CN103311312A (zh) * | 2013-06-07 | 2013-09-18 | 京东方科技集团股份有限公司 | 薄膜场效应晶体管及其驱动方法、阵列基板、显示装置 |
| TWI741298B (zh) * | 2013-10-10 | 2021-10-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| KR102159684B1 (ko) | 2014-02-17 | 2020-09-25 | 삼성디스플레이 주식회사 | 박막 트랜지스터 |
| KR102340936B1 (ko) * | 2014-04-29 | 2021-12-20 | 엘지디스플레이 주식회사 | 산화물 트랜지스터를 이용한 쉬프트 레지스터 및 그를 이용한 표시 장치 |
| US20170090229A1 (en) * | 2014-06-06 | 2017-03-30 | Sharp Kabushiki Kaisha | Semiconductor device, display device and method for manufacturing semiconductor device |
| JP6633330B2 (ja) * | 2014-09-26 | 2020-01-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI578544B (zh) * | 2014-12-02 | 2017-04-11 | 鴻海精密工業股份有限公司 | 薄膜電晶體及使用該薄膜電晶體之顯示陣列基板 |
| EP3089144B1 (en) | 2015-04-29 | 2018-04-11 | LG Display Co., Ltd. | Shift register using oxide transistor and display device using the same |
| JP6901831B2 (ja) | 2015-05-26 | 2021-07-14 | 株式会社半導体エネルギー研究所 | メモリシステム、及び情報処理システム |
| CN105161496A (zh) * | 2015-07-30 | 2015-12-16 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制造方法、显示装置 |
| WO2017068478A1 (en) * | 2015-10-22 | 2017-04-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device or memory device including the semiconductor device |
| CN114284364A (zh) | 2016-02-12 | 2022-04-05 | 株式会社半导体能源研究所 | 半导体装置以及包括该半导体装置的显示装置 |
| SG10201701689UA (en) | 2016-03-18 | 2017-10-30 | Semiconductor Energy Lab | Semiconductor device, semiconductor wafer, and electronic device |
| CN105742364A (zh) * | 2016-04-12 | 2016-07-06 | 中山大学 | 一种抑制有源沟道区光致漏电流产生的mos管及应用 |
| JP2016213508A (ja) * | 2016-09-07 | 2016-12-15 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ回路基板 |
| CN106920804B (zh) * | 2017-04-28 | 2020-03-24 | 厦门天马微电子有限公司 | 一种阵列基板、其驱动方法、显示面板及显示装置 |
| JP2019161182A (ja) * | 2018-03-16 | 2019-09-19 | 株式会社リコー | 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム |
| CN108630663B (zh) * | 2018-04-27 | 2019-11-05 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、应用和性能改善方法 |
| CN111613637B (zh) * | 2019-02-26 | 2022-10-28 | 京东方科技集团股份有限公司 | 一种显示基板及其不良调整方法和显示装置 |
| CN109767730A (zh) * | 2019-03-29 | 2019-05-17 | 上海天马微电子有限公司 | 一种像素驱动电路、显示面板及显示装置 |
| CN110707095A (zh) * | 2019-09-04 | 2020-01-17 | 深圳市华星光电半导体显示技术有限公司 | 显示面板 |
| CN111402799B (zh) * | 2020-04-09 | 2021-07-06 | 武汉天马微电子有限公司 | 一种发光驱动电路及驱动方法、有机发光显示面板及装置 |
| KR20220037659A (ko) * | 2020-09-18 | 2022-03-25 | 엘지디스플레이 주식회사 | 게이트 드라이버를 갖는 디스플레이 장치 |
| KR20220037660A (ko) * | 2020-09-18 | 2022-03-25 | 엘지디스플레이 주식회사 | 게이트 드라이버를 갖는 디스플레이 장치 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088433A (ja) * | 1994-06-16 | 1996-01-12 | Semiconductor Energy Lab Co Ltd | 非単結晶シリコン薄膜トランジスタの動作方法 |
| JPH0990405A (ja) | 1995-09-21 | 1997-04-04 | Sharp Corp | 薄膜トランジスタ |
| US6392277B1 (en) * | 1997-11-21 | 2002-05-21 | Hitachi, Ltd. | Semiconductor device |
| JP3699823B2 (ja) | 1998-05-19 | 2005-09-28 | 株式会社東芝 | 半導体装置 |
| JP2001284592A (ja) | 2000-03-29 | 2001-10-12 | Sony Corp | 薄膜半導体装置及びその駆動方法 |
| JP3439444B2 (ja) | 2000-09-07 | 2003-08-25 | 鹿児島日本電気株式会社 | 液晶表示装置 |
| CN1941399A (zh) | 2005-09-26 | 2007-04-04 | 三洋电机株式会社 | 有机电致发光显示装置 |
| JP2007157986A (ja) | 2005-12-05 | 2007-06-21 | Sharp Corp | トランジスタを備えた装置 |
| WO2007105778A1 (en) * | 2006-03-10 | 2007-09-20 | Canon Kabushiki Kaisha | Driving circuit of display element and image display apparatus |
| JP2007250982A (ja) * | 2006-03-17 | 2007-09-27 | Canon Inc | 酸化物半導体を用いた薄膜トランジスタ及び表示装置 |
| JP2008124215A (ja) * | 2006-11-10 | 2008-05-29 | Kochi Prefecture Sangyo Shinko Center | 薄膜半導体装置及びその製造方法 |
| JP5264197B2 (ja) * | 2008-01-23 | 2013-08-14 | キヤノン株式会社 | 薄膜トランジスタ |
| US8586979B2 (en) * | 2008-02-01 | 2013-11-19 | Samsung Electronics Co., Ltd. | Oxide semiconductor transistor and method of manufacturing the same |
| CN102197490B (zh) * | 2008-10-24 | 2013-11-06 | 株式会社半导体能源研究所 | 半导体器件和用于制造该半导体器件的方法 |
-
2010
- 2010-01-15 JP JP2010006862A patent/JP5743407B2/ja active Active
-
2011
- 2011-01-13 US US13/005,890 patent/US9373724B2/en active Active
- 2011-01-14 CN CN201110007382.7A patent/CN102184965B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102184965A (zh) | 2011-09-14 |
| US20110175674A1 (en) | 2011-07-21 |
| US9373724B2 (en) | 2016-06-21 |
| CN102184965B (zh) | 2014-12-10 |
| JP2011146574A (ja) | 2011-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5743407B2 (ja) | トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置 | |
| US11239332B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR101097322B1 (ko) | 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자 | |
| KR101035357B1 (ko) | 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자 | |
| US8541258B2 (en) | Thin film transistor, method of manufacturing the same and flat panel display device having the same | |
| KR101152575B1 (ko) | 평판 표시 장치의 화소 회로 및 그의 구동 방법 | |
| JP2011146574A5 (ja) | トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置 | |
| US20170317217A1 (en) | Semiconductor device and method for manufacturing same | |
| US20100276682A1 (en) | Oxide semiconductor thin-film transistor | |
| JP6684769B2 (ja) | アクティブマトリクス基板、液晶表示装置、有機ｅｌ表示装置およびアクティブマトリクス基板の製造方法 | |
| JP2010021555A (ja) | トランジスタ | |
| US9070775B2 (en) | Thin film transistor | |
| US20190123119A1 (en) | Organic el display apparatus and active matrix substrate | |
| Chen et al. | Abnormal hump effect induced by hydrogen diffusion during self-heating stress in top-gate amorphous InGaZnO TFTs | |
| KR102100927B1 (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| KR101829805B1 (ko) | 산화물 반도체 트랜지스터 및 이의 제조 방법 | |
| TW202240919A (zh) | 薄膜電晶體、顯示裝置、電子設備及薄膜電晶體的製造方法 | |
| KR101844601B1 (ko) | 산화물 박막 트랜지스터 어레이 기판 및 유기 ｅｌ 표시 장치의 제조 방법 | |
| JP5553868B2 (ja) | 酸化物半導体を用いた表示装置及びその製造方法 | |
| WO2013008360A1 (ja) | 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法 | |
| KR102010157B1 (ko) | 투명 활성층, 이를 포함하는 박막 트랜지스터, 및 그 제조 방법 | |
| Liao et al. | Investigating degradation behavior of hole-trapping effect under static and dynamic gate-bias stress in a dual gate a-InGaZnO thin film transistor with etch stop layer | |
| US20180166544A1 (en) | Oxide semiconductor thin-film transistor and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130110 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130110 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150428 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5743407 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |