JP2010021555A - トランジスタ - Google Patents
トランジスタ Download PDFInfo
- Publication number
- JP2010021555A JP2010021555A JP2009165841A JP2009165841A JP2010021555A JP 2010021555 A JP2010021555 A JP 2010021555A JP 2009165841 A JP2009165841 A JP 2009165841A JP 2009165841 A JP2009165841 A JP 2009165841A JP 2010021555 A JP2010021555 A JP 2010021555A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- transistor
- gate
- mobility
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005684 electric field Effects 0.000 claims abstract description 5
- 230000037230 mobility Effects 0.000 claims abstract 8
- 239000010409 thin film Substances 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 316
- 230000000052 comparative effect Effects 0.000 description 26
- 239000000758 substrate Substances 0.000 description 21
- 239000002356 single layer Substances 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 13
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 9
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 9
- 229910004444 SUB1 Inorganic materials 0.000 description 9
- 229910004438 SUB2 Inorganic materials 0.000 description 9
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 239000011241 protective layer Substances 0.000 description 9
- 101150018444 sub2 gene Proteins 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000011787 zinc oxide Substances 0.000 description 6
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910021480 group 4 element Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Abstract
【課題】移動度及びしきい値電圧が調節された酸化物をチャンネル層に有するトランジスタを提供する。
【解決手段】トランジスタであって、相異なる移動度を有し、相異なる酸化物で形成される下部層及び上部層を備えるチャンネル層と、前記チャンネル層の対向する両端部にそれぞれ接触するソース及びドレインと、前記チャンネル層に電界を印加するためのゲートとを有する。
【選択図】 図１
【解決手段】トランジスタであって、相異なる移動度を有し、相異なる酸化物で形成される下部層及び上部層を備えるチャンネル層と、前記チャンネル層の対向する両端部にそれぞれ接触するソース及びドレインと、前記チャンネル層に電界を印加するためのゲートとを有する。
【選択図】 図１
Description
本発明はトランジスタに関し、より詳細には移動度及びしきい値電圧が調節された酸化物によるチャンネル層を備えるトランジスタに関する。
トランジスタは、電子機器分野でスイッチング素子や駆動素子として広く使われている。特に、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；以下、ＴＦＴ）は、ガラス基板やプラスチック基板上に製造できるため、液晶表示装置又は有機発光表示装置などの平板表示装置分野で好適に使用されている。
トランジスタの動作特性を向上させるために、酸化物半導体層をチャンネル層として適用する方法が試みられている。この方法は、主に平板表示装置用ＴＦＴに適用されている。しかし、酸化物半導体層をチャンネル層として持つトランジスタ（例えば、従来の酸化物トランジスタ）の場合、しきい値電圧を制御することが難しいという問題がある。
さらに詳細に説明すれば、従来の酸化物トランジスタは、主にｎ型酸化物層をチャンネル層として使用するが、高いオン／オフ電流比、及び小さなサブしきい値勾配（Ｓｕｂｔｈｒｅｓｈｏｌｄ Ｓｌｏｐｅ：ＳＳ）を得るためには、ｎ型酸化物層のキャリア濃度は高くて結晶性は優秀でなければならない。
したがって、しきい値電圧の調節のために、ｎ型酸化物層のキャリア濃度を低めれば、移動度が低くなってオン／オフ電流比は減少し、サブしきい値勾配（ＳＳ）は増加するなど、トランジスタの動作特性が劣化するという問題が発生する。
またｎ型酸化物層のキャリア濃度が高い場合、しきい値電圧が負（−）の方向に非常に小さくなって増加型（ｅｎｈａｎｃｅｍｅｎｔ ｍｏｄｅ）トランジスタを具現することが難しいという問題がある。
したがって、しきい値電圧の調節のために、ｎ型酸化物層のキャリア濃度を低めれば、移動度が低くなってオン／オフ電流比は減少し、サブしきい値勾配（ＳＳ）は増加するなど、トランジスタの動作特性が劣化するという問題が発生する。
またｎ型酸化物層のキャリア濃度が高い場合、しきい値電圧が負（−）の方向に非常に小さくなって増加型（ｅｎｈａｎｃｅｍｅｎｔ ｍｏｄｅ）トランジスタを具現することが難しいという問題がある。
そこで、本発明は上記従来の酸化物トランジスタにおける問題点に鑑みてなされたものであって、本発明の目的は、移動度及びしきい値電圧が調節された酸化物をチャンネル層に有するトランジスタを提供することにある。
上記目的を達成するためになされた本発明によるトランジスタは、トランジスタであって、相異なる移動度を有し、相異なる酸化物で形成される下部層及び上部層を備えるチャンネル層と、前記チャンネル層の対向する両端部にそれぞれ接触するソース及びドレインと、前記チャンネル層に電界を印加するためのゲートとを有することを特徴とする。
前記下部層及び上部層のうち、前記ゲートに相対的に近い層は、前記ゲートから相対的に遠く配される層より高い移動度をを有することが好ましい。
前記下部層及び前記上部層のうち、前記ゲートに相対的に近い層は、前記トランジスタの移動度を決定する層であることが好ましい。
前記下部層及び前記上部層のうちの少なくとも一つによって前記トランジスタのしきい値電圧が決定されることが好ましい。
前記下部層及び上部層のうち、前記ゲートに相対的に近い層は、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＡＺＯ（Ａｌｕｍｉｎｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、及びＧＺＯ（Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）からなる群の内より選択される少なくとも一つの酸化物を含むことが好ましい。
前記下部層及び前記上部層のうち、前記ゲートに相対的に近い層は、前記トランジスタの移動度を決定する層であることが好ましい。
前記下部層及び前記上部層のうちの少なくとも一つによって前記トランジスタのしきい値電圧が決定されることが好ましい。
前記下部層及び上部層のうち、前記ゲートに相対的に近い層は、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＡＺＯ（Ａｌｕｍｉｎｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、及びＧＺＯ（Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）からなる群の内より選択される少なくとも一つの酸化物を含むことが好ましい。
前記下部層及び前記上部層のうち、前記ゲートから相対的に遠く配される層は、ＺｎＯ系の酸化物を含むことが好ましい。
前記下部層及び上部層のうち、前記ゲートに相対的に近い層の厚さは、１０〜５００Åであることが好ましい。
前記下部層及び上部層のうち前記ゲートに相対的に近い層の厚さは、３０〜２００Åであることが好ましい。
前記トランジスタは、トップゲート又はボトムゲート構造を有する薄膜トランジスタであることが好ましい。
前記下部層及び上部層のうち、前記ゲートに相対的に近い層の厚さは、１０〜５００Åであることが好ましい。
前記下部層及び上部層のうち前記ゲートに相対的に近い層の厚さは、３０〜２００Åであることが好ましい。
前記トランジスタは、トップゲート又はボトムゲート構造を有する薄膜トランジスタであることが好ましい。
また、上記目的を達成するためになされた本発明によるトランジスタは、トランジスタであって、相異なるキャリア密度を有し、相異なる酸化物で形成される下部層及び上部層を備えるチャンネル層と、前記チャンネル層の対向する両端部にそれぞれ接触するソース及びドレインと、前記チャンネル層に電界を印加するためのゲートとを有することを特徴とする。
前記下部層及び上部層のうち、前記ゲートに相対的に近い層は、前記ゲートから相対的に遠く配される層より高いキャリア密度を有することが好ましい。
前記下部層及び上部層は相異なる移動度を有することが好ましい。
前記下部層及び上部層のうち、前記ゲートに相対的に近い層は、前記ゲートから相対的に遠く配される層より高い移動度を有することが好ましい。
前記下部層及び前記上部層のうち、前記ゲートに相対的に近い層は、前記トランジスタの移動度を決定する層であることが好ましい。
前記下部層及び前記上部層のうちの少なくとも一つによって前記トランジスタのしきい値電圧が決定されることが好ましい。
前記下部層及び上部層は相異なる移動度を有することが好ましい。
前記下部層及び上部層のうち、前記ゲートに相対的に近い層は、前記ゲートから相対的に遠く配される層より高い移動度を有することが好ましい。
前記下部層及び前記上部層のうち、前記ゲートに相対的に近い層は、前記トランジスタの移動度を決定する層であることが好ましい。
前記下部層及び前記上部層のうちの少なくとも一つによって前記トランジスタのしきい値電圧が決定されることが好ましい。
前記下部層及び上部層のうち、前記ゲートに相対的に近い層は、ＩＺＯ、ＩＴＯ、ＡＺＯ、及びＧＺＯからなる群の内より選択される少なくとも一つの酸化物を含むことが好ましい。
前記下部層及び前記上部層のうち、前記ゲートから相対的に遠く配される層は、ＺｎＯ系の酸化物を含むことが好ましい。
前記下部層及び上部層のうち、前記ゲートに相対的に近い層の厚さは、１０〜５００Åであることが好ましい。
前記下部層及び上部層のうち前記ゲートに相対的に近い層の厚さは、３０〜２００Åであることが好ましい。
前記トランジスタは、トップゲート又はボトムゲート構造を有する薄膜トランジスタであることが好ましい。
前記下部層及び前記上部層のうち、前記ゲートから相対的に遠く配される層は、ＺｎＯ系の酸化物を含むことが好ましい。
前記下部層及び上部層のうち、前記ゲートに相対的に近い層の厚さは、１０〜５００Åであることが好ましい。
前記下部層及び上部層のうち前記ゲートに相対的に近い層の厚さは、３０〜２００Åであることが好ましい。
前記トランジスタは、トップゲート又はボトムゲート構造を有する薄膜トランジスタであることが好ましい。
本発明に係るトランジスタによれば、所望のしきい値電圧を持ちつつも移動度などの特性に優れたトランジスタを具現できるという効果がある。
次に、本発明に係るトランジスタを実施するための形態の具体例を図面を参照しながら説明する。
添付した図面に示した層や領域などの幅及び厚さは、明細書の明確性のために多少誇張して図示するものもある。詳細な説明の全体にわたって同じ参照番号は、同じ構成要素を表す。
図１は、本発明の第１の実施形態によるトランジスタＴ１を示す断面図である。
本実施形態のトランジスタＴ１は、ゲートＧ１がチャンネル層Ｃ１下に形成されるボトムゲート構造を持つ薄膜トランジスタである。
本実施形態のトランジスタＴ１は、ゲートＧ１がチャンネル層Ｃ１下に形成されるボトムゲート構造を持つ薄膜トランジスタである。
図１を参照すると、基板ＳＵＢ１上にゲートＧ１が形成される。基板ＳＵＢ１は、シリコン基板、ガラス基板及びプラスチック基板の内から選択される一つであって、透明又は不透明でありえる。基板ＳＵＢ１上にゲートＧ１を覆うゲート絶縁層ＧＩ１が形成される。ゲート絶縁層ＧＩ１は、シリコン酸化物層又はシリコン窒化物層であるが、その他の物質層であってもよい。
ゲートＧ１上側のゲート絶縁層ＧＩ１上にチャンネル層Ｃ１が形成される。チャンネル層Ｃ１のＸ軸方向幅は、ゲートＧ１のＸ軸方向幅より多少大きい。
チャンネル層Ｃ１は、移動度及び／またはキャリア密度の相異なる少なくとも二層の酸化物層を備える複数層構造を持つ。
チャンネル層Ｃ１は、移動度及び／またはキャリア密度の相異なる少なくとも二層の酸化物層を備える複数層構造を持つ。
例えば、チャンネル層Ｃ１は、第１酸化物層（以下、第１層）１０及び第１層１０上の第２酸化物層（以下、第２層）２０を備えた二重層構造を持つ。
第１層１０が第２層２０より相対的にゲートＧ１に近く配置される。この時、第１層１０の移動度は第２層２０の移動度より大きい。あるいは、第１層１０のキャリア密度は第２層２０のキャリア密度より大きい。
第１層１０が第２層２０より相対的にゲートＧ１に近く配置される。この時、第１層１０の移動度は第２層２０の移動度より大きい。あるいは、第１層１０のキャリア密度は第２層２０のキャリア密度より大きい。
物質の移動度及びキャリア密度についてさらに詳細に説明すれば、次の通りである。
物質の移動度とキャリア密度とは、独立した変数である。しかし、酸化物では一般的にキャリア密度と移動度とは比例する。すなわち、キャリア密度の高い酸化物であるほど大きい移動度を持つことができる。しかし、場合によってはそうでないこともある。すなわち、キャリア密度の高い酸化物であっても低い移動度を持つことがある。
物質の移動度とキャリア密度とは、独立した変数である。しかし、酸化物では一般的にキャリア密度と移動度とは比例する。すなわち、キャリア密度の高い酸化物であるほど大きい移動度を持つことができる。しかし、場合によってはそうでないこともある。すなわち、キャリア密度の高い酸化物であっても低い移動度を持つことがある。
一方、一般的にチャンネル層として使用する酸化物層のキャリア密度及び／または移動度が高いほど、それを含むトランジスタの移動度は高い。しかし、移動度の低い酸化物層であってもキャリア密度が高ければ、それをチャンネル層として採用したトランジスタの移動度は高い。チャンネル物質のキャリア密度及び／または移動度は、トランジスタの移動度だけではなく、しきい値電圧にも影響を及ぼす。例えば、チャンネル物質のキャリア密度が低いほど、トランジスタのしきい値電圧は正（＋）の方向に移動する。本実施形態のように、キャリア密度及び／または移動度の相異なる第１及び第２層１０、２０を積層してチャンネル層Ｃ１を構成すれば、これを備えるトランジスタの移動度及びしきい値電圧を容易に制御できる。
上記についてさらに具体的に説明すれば、次の通りである。
第１層１０は、第２層２０より相対的にゲートＧ１に近く配置されている層であって、トランジスタＴ１の移動度を高める役割を行う。すなわち、第１層１０がある場合、そうでない場合（すなわち、チャンネル層Ｃ１がいずれも第２層２０の物質からなる場合）よりトランジスタＴ１の移動度が高くなる。
第１層１０は、第２層２０よりキャリア密度及び／または移動度が高いため、これにより、トランジスタＴ１の移動度が増加する。第１層１０が低い移動度を持つとしてもそのキャリア密度が高ければ、第１層１０によりトランジスタＴ１の移動度は増加する。
第１層１０は、第２層２０より相対的にゲートＧ１に近く配置されている層であって、トランジスタＴ１の移動度を高める役割を行う。すなわち、第１層１０がある場合、そうでない場合（すなわち、チャンネル層Ｃ１がいずれも第２層２０の物質からなる場合）よりトランジスタＴ１の移動度が高くなる。
第１層１０は、第２層２０よりキャリア密度及び／または移動度が高いため、これにより、トランジスタＴ１の移動度が増加する。第１層１０が低い移動度を持つとしてもそのキャリア密度が高ければ、第１層１０によりトランジスタＴ１の移動度は増加する。
一方、トランジスタＴ１のしきい値電圧は、第１層１０の厚さが薄い場合、第１層１０より第２層２０により左右される。例えば、第１層１０が適切に薄い厚さを持つ場合、第２層２０の物質、組成及びキャリア密度などによってトランジスタＴ１のしきい値電圧が調節できる。第２層２０は、第１層１０より低いキャリア密度及び／または移動度を持つことができるので、第２層２０がある場合、そうでない場合（すなわち、チャンネル層Ｃ１がいずれも第１層１０の物質からなる場合）よりトランジスタＴ１のしきい値電圧は正（＋）の方向に移動できる。
したがって、本実施形態によるトランジスタＴ１は、高い移動度を持ちつつも正（＋）のしきい値電圧を持つ増加型（ｅｎｈａｎｃｅｍｅｎｔ ｍｏｄｅ）トランジスタにすることができる。しかし、第１層１０の厚さがある程度以上に厚くなれば、第１層１０がトランジスタＴ１のしきい値電圧に及ぼす影響が順次大きくなってしまう。この時、トランジスタＴ１のしきい値電圧は、第１層１０と第２層２０との影響を同時に受けることになる。第１層１０の影響が大きくなるほど、トランジスタＴ１のしきい値電圧は負（−）の方向に移動する。第１層１０の厚さが所定の厚さ以上に厚くなれば、トランジスタＴ１のしきい値電圧は第２層２０より第１層１０により左右される。
具体的な例として、第１層１０はＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＡＺＯ（Ａｌｕｍｉｎｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、及びＧＺＯ（Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）からなる群の内より選択される少なくとも一つの酸化物層でありうる。
そして第２層２０は、ＺｎＯ系の酸化物を含む層であり、この場合、第２層２０は、Ｇａ及びＩｎのような３族元素をさらに含むことができる。
そして第２層２０は、ＺｎＯ系の酸化物を含む層であり、この場合、第２層２０は、Ｇａ及びＩｎのような３族元素をさらに含むことができる。
例えば、第２層２０は、ＧＩＺＯ（Ｇａｌｌｉｕｍ Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）層でありうる。
第２層２０は、３族元素の代りにＳｎのような４族元素またはその他の元素がドーピングされたＺｎＯ系の酸化物層でもありうる。第１層１０の厚さは、広くは１０〜５００Å、好適には３０〜２００Åが好ましい。
第２層２０は、３族元素の代りにＳｎのような４族元素またはその他の元素がドーピングされたＺｎＯ系の酸化物層でもありうる。第１層１０の厚さは、広くは１０〜５００Å、好適には３０〜２００Åが好ましい。
もし、第１層１０が薄すぎれば、第１層１０によりトランジスタＴ１の移動度が増加する効果が低減する。また第１層１０が厚すぎれば、第２層２０にチャンネルが形成され難く、第２層２０によりしきい値電圧が増加する効果が落ちる。
すなわち、第１層１０が厚くなれば、トランジスタＴ１のしきい値電圧は第１及び第２層１０、２０の影響を同時に受け、第１層１０がさらに厚くなれば、トランジスタＴ１のしきい値電圧は第２層２０ではなく第１層１０により決定される。
すなわち、第１層１０が厚くなれば、トランジスタＴ１のしきい値電圧は第１及び第２層１０、２０の影響を同時に受け、第１層１０がさらに厚くなれば、トランジスタＴ１のしきい値電圧は第２層２０ではなく第１層１０により決定される。
したがって、目的に応じてトランジスタＴ１のしきい値電圧を適切に調節しやすい。もし、トランジスタＴ１のしきい値電圧を正（＋）の方向に移動させることを所望する場合、第１層１０を薄く形成して第２層２０によるしきい値電圧増加効果を高めることができる。
一方、トランジスタＴ１のしきい値電圧を負（−）の方向に移動させることを所望する場合、第１層１０を適切に厚く形成して第１層１０によりしきい値電圧が低くなるようにすることができる。第１層１０は、前述した１０〜５００Åの厚さに形成でき、第２層２０によるしきい値電圧増加効果を得るためには３０〜２００Åの厚さに形成する。第２層２０のしきい値電圧増加効果を得るのに適した第１層１０の厚さは、第１及び第２層１０、２０の物質によって変わりうる。また、これら厚さの範囲は、具現しようとするトランジスタの大きさ及び種類によって変わりうる。一方、第２層２０は１０〜２０００Å程度の厚さに形成できるが、第１層１０と同一か、またはそれより厚く形成できる。
ゲート絶縁層ＧＩ１上に、ソース電極Ｓ１及びドレイン電極Ｄ１がチャンネル層Ｃ１の対向する両端部にそれぞれ接触するように形成される。ソース電極Ｓ１及びドレイン電極Ｄ１は、単一金属層又は多重金属層でありうる。ソース電極Ｓ１及び及びドレイン電極Ｄ１はゲートＧ１と同じ金属層であるか、異なる金属層であってもよい。
ゲート絶縁層ＧＩ１上にチャンネル層Ｃ１、ソース電極Ｓ１及びドレイン電極Ｄ１を覆う保護層Ｐ１が形成される。保護層Ｐ１は、シリコン酸化物層又はシリコン窒化物層でありうる。一方、ゲートＧ１、ゲート絶縁層ＧＩ１、ソース電極Ｓ１及びドレイン電極Ｄ１の厚さは、それぞれ５０〜３００ｎｍ、５０〜３００ｎｍ、１０〜２００ｎｍ及び１０〜２００ｎｍ程度でありうる。
図２は、本発明の第２の実施形態によるトランジスタＴ２を示す断面図である。
本実施形態によるトランジスタＴ２は、ゲートＧ２がチャンネル層Ｃ２上に形成されるトップゲート構造の薄膜トランジスタである。
本実施形態によるトランジスタＴ２は、ゲートＧ２がチャンネル層Ｃ２上に形成されるトップゲート構造の薄膜トランジスタである。
図２を参照すると、基板ＳＵＢ２上にチャンネル層Ｃ２が備えられている。
チャンネル層Ｃ２は、図１のチャンネル層Ｃ１が上下に引っ繰り返る構造を有する。
すなわち、図２のチャンネル層Ｃ２は、基板ＳＵＢ２上に図１の第２層２０と等価の第２層２０’と図１の第１層１０と等価の第１層１０’とが順に備えられた構造を有する。
チャンネル層Ｃ２は、図１のチャンネル層Ｃ１が上下に引っ繰り返る構造を有する。
すなわち、図２のチャンネル層Ｃ２は、基板ＳＵＢ２上に図１の第２層２０と等価の第２層２０’と図１の第１層１０と等価の第１層１０’とが順に備えられた構造を有する。
基板ＳＵＢ２上に、チャンネル層Ｃ２の対向する両端部にそれぞれ接触するように、ソース電極Ｓ２及びドレイン電極Ｄ２が形成される。基板ＳＵＢ２上にチャンネル層Ｃ２、ソース電極Ｓ２及びドレイン電極Ｄ２を覆うゲート絶縁層ＧＩ２が形成される。ゲート絶縁層ＧＩ２上にゲートＧ２が形成される。ゲートＧ２はチャンネル層Ｃ２上に位置する。
したがって、第１層１０’が第２層２０’よりゲートＧ２に近く配置される。ゲート絶縁層ＧＩ２上にゲートＧ２を覆う保護層Ｐ２が形成される。
したがって、第１層１０’が第２層２０’よりゲートＧ２に近く配置される。ゲート絶縁層ＧＩ２上にゲートＧ２を覆う保護層Ｐ２が形成される。
図２の基板ＳＵＢ２、第１層１０’、第２層２０’、ソース電極Ｓ２、ドレイン電極Ｄ２、ゲート絶縁層ＧＩ２、ゲートＧ２、及び保護層Ｐ２それぞれの物質及び厚さは、図１の基板ＳＵＢ１、第１層１０、第２層２０、ソース電極Ｓ１、ドレイン電極Ｄ１、ゲート絶縁層ＧＩ１、ゲートＧ１、及び保護層Ｐ１それぞれと同一でありうる。また、図２で第１層１０’及び第２層２０’の役割は、図１の第１層１０及び第２層２０の役割と同一である。
図３は、本発明の第１の実施形態によるトランジスタと、第１比較例及び第２比較例によるトランジスタのゲート電圧Ｖｇ−ドレイン電流Ｉｄ特性を示すグラフである。
図３でＧ１グラフは、本発明の第１の実施形態によるトランジスタ（以下、本発明の第１トランジスタ）、さらに具体的には、図１のトランジスタと同様の構造を持つが、第１層１０及び第２層２０としてそれぞれＩＺＯ層及びＧＩＺＯ層を使用したトランジスタに対応する結果である。この時、ＩＺＯ層及びＧＩＺＯ層の厚さは、それぞれ５０Å及び６００Åである。
図３でＧ１グラフは、本発明の第１の実施形態によるトランジスタ（以下、本発明の第１トランジスタ）、さらに具体的には、図１のトランジスタと同様の構造を持つが、第１層１０及び第２層２０としてそれぞれＩＺＯ層及びＧＩＺＯ層を使用したトランジスタに対応する結果である。この時、ＩＺＯ層及びＧＩＺＯ層の厚さは、それぞれ５０Å及び６００Åである。
Ｇ２グラフは、チャンネル層としてＧＩＺＯ単一層（厚さ：６００Å）を使用した第１比較例によるトランジスタに対応する結果であり、Ｇ３グラフは、チャンネル層としてＩＺＯ単一層（厚さ：５００Å）を使用した第２比較例によるトランジスタに対応する結果である。この時、図３の結果を得るのに使用したドレイン電圧は１Ｖであった。これらのドレイン電圧は、図５及び図７の特性グラフを得るのにも同様に使用した。
図３のＧ１グラフとＧ２グラフを比較すれば、Ｇ１グラフのオン（ＯＮ）電流は１０−３Ａほどであって、Ｇ２グラフのオン（ＯＮ）電流（約３×１０−４Ａ）より３倍ほど高い。実際に本発明の第１トランジスタの移動度は、第１比較例によるトランジスタの移動度より３倍ほど高かった。本発明の第１トランジスタと第１比較例によるトランジスタとの移動度及びサブしきい値勾配（ＳＳ）を整理すれば、表１の通りである。
図４は、図３のＧ１グラフ〜Ｇ３グラフを線形スケールに変換したグラフである。
図４でＧ１’グラフ〜Ｇ３’グラフは、それぞれ図３のＧ１グラフ〜Ｇ３グラフに対応する。
Ｇ１’グラフ〜Ｇ３’グラフそれぞれの接線がＸ軸と出合う地点のゲート電圧が各グラフに対応するトランジスタのしきい値電圧である。
ここで、接線はゲート電圧の変化量（ΔＶｇ）対ドレイン電流の変化量（ΔＩｄ）が最大になるＶｇ地点での該当グラフの接線である。
図４でＧ１’グラフ〜Ｇ３’グラフは、それぞれ図３のＧ１グラフ〜Ｇ３グラフに対応する。
Ｇ１’グラフ〜Ｇ３’グラフそれぞれの接線がＸ軸と出合う地点のゲート電圧が各グラフに対応するトランジスタのしきい値電圧である。
ここで、接線はゲート電圧の変化量（ΔＶｇ）対ドレイン電流の変化量（ΔＩｄ）が最大になるＶｇ地点での該当グラフの接線である。
図４を参照すると、Ｇ１’グラフに対応するトランジスタのしきい値電圧は０．３１Ｖほどであり、Ｇ２’グラフに対応するトランジスタのしきい値電圧は−０．６０Ｖほどである。
すなわち、Ｇ１’グラフに対応する本発明の第１トランジスタのしきい値電圧は、Ｇ２’グラフに対応する第１比較例によるトランジスタのしきい値電圧と非常に近似している。
すなわち、Ｇ１’グラフに対応する本発明の第１トランジスタのしきい値電圧は、Ｇ２’グラフに対応する第１比較例によるトランジスタのしきい値電圧と非常に近似している。
一方、Ｇ３’グラフに対応するトランジスタの場合、すなわち、チャンネル層としてＩＺＯ単一層を使用した第２比較例によるトランジスタの場合、しきい値電圧が−８Ｖほどと非常に低い。これは、第２比較例によるトランジスタは増加型トランジスタではなく、空乏型トランジスタであることを表す。
上述したように、本発明の第１トランジスタのしきい値電圧は第１比較例によるトランジスタのしきい値電圧と近似していて、正（＋）の値を持つ一方、第２比較例によるトランジスタのしきい値電圧は、相対的に非常に小さな負（−）の値を持つ。本発明の第１トランジスタはＩＺＯ／ＧＩＺＯチャンネル層、第１比較例によるトランジスタはＧＩＺＯチャンネル層、第２比較例によるトランジスタはＩＺＯチャンネル層を使用することを考慮すれば、本発明の第１トランジスタのしきい値電圧は、ＩＺＯ層ではないＧＩＺＯ層により左右されることが分かる。
すなわち、第１比較例のようにＧＩＺＯ単一層をチャンネル層として適用した場合、高い移動度を得難く、第２比較例のようにＩＺＯ単一層をチャンネル層として適用した場合、しきい値電圧が小さくて増加型トランジスタを具現し難い。
しかし、本発明の第１実施形態によれば、移動度の高い増加型トランジスタを具現できる。但し、この時、本発明の第１トランジスタのチャンネル層ＩＺＯ／ＧＩＺＯでＩＺＯ層の厚さは５０Åほどと薄かった。もし、しきい値電圧の低いトランジスタを具現しようとすれば、チャンネル層ＩＺＯ／ＧＩＺＯでＩＺＯ層の厚さを増加させてしきい値電圧に及ぼすＩＺＯ層の影響を増加させることができる。
しかし、本発明の第１実施形態によれば、移動度の高い増加型トランジスタを具現できる。但し、この時、本発明の第１トランジスタのチャンネル層ＩＺＯ／ＧＩＺＯでＩＺＯ層の厚さは５０Åほどと薄かった。もし、しきい値電圧の低いトランジスタを具現しようとすれば、チャンネル層ＩＺＯ／ＧＩＺＯでＩＺＯ層の厚さを増加させてしきい値電圧に及ぼすＩＺＯ層の影響を増加させることができる。
図５は、本発明の第１の実施形態によるトランジスタで図１と同様の構造を持つが、第１層１０及び第２層２０としてそれぞれＩＺＯ層及びＧＩＺＯ層を使用したトランジスタのＩＺＯ層の厚さによるゲート電圧Ｖｇ−ドレイン電流Ｉｄ特性変化を示すグラフである。
図５で実線グラフは、ＩＺＯ層の厚さが０であるトランジスタ、すなわち、ＧＩＺＯ単一層をチャンネル層として使用したトランジスタに対応する結果である。
図５で実線グラフは、ＩＺＯ層の厚さが０であるトランジスタ、すなわち、ＧＩＺＯ単一層をチャンネル層として使用したトランジスタに対応する結果である。
図５から、ＩＺＯ層の厚さが３０Åほどと薄い場合のゲート電圧Ｖｇ−ドレイン電流Ｉｄ特性は、ＧＩＺＯ単一層をチャンネル層として適用した場合のゲート電圧Ｖｇ−ドレイン電流Ｉｄ特性と近似していることが分かる。
ＩＺＯ層の厚さが５０Åほどである場合、しきい値電圧はＧＩＺＯ単一層をチャンネル層として適用した場合と近似しているが、オン（ＯＮ）電流はかなり増加したことが分かる。オン（ＯＮ）電流の増加は、すなわち、トランジスタの移動度が増加したということを意味する。
ＩＺＯ層の厚さが５０Åほどである場合、しきい値電圧はＧＩＺＯ単一層をチャンネル層として適用した場合と近似しているが、オン（ＯＮ）電流はかなり増加したことが分かる。オン（ＯＮ）電流の増加は、すなわち、トランジスタの移動度が増加したということを意味する。
また、ＩＺＯ層の厚さが１００Åほどと厚い場合、グラフが全体的に負（−）の方向に移動することが分かる。この時、トランジスタの移動度は、ＩＺＯ層の厚さが５０Åである場合よりさらに増加した。ＩＺＯ層の厚さが過度に薄いトランジスタの特性は、ＧＩＺＯ単一層をチャンネル層として適用したトランジスタと近似しており、ＩＺＯ層の厚さが過度に厚いトランジスタの特性は、図３の第２比較例によるトランジスタ、すなわち、ＩＺＯ単一層をチャンネル層として適用したトランジスタと近似している。以上から、使用目的に合わせてＩＺＯ層の厚さを適切に決定できる。
図６は、図５から得た結果であって、本発明の第１の実施形態によるトランジスタのＩＺＯ層の厚さによるトランジスタのしきい値電圧及び移動度の変化を示すグラフである。
図６を参照すると、測定範囲内でＩＺＯ層の厚さが増加するほど移動度は増加し、しきい値電圧は減少することが分かる。特に、移動度の場合、３０〜５０ÅのＩＺＯ厚さ範囲で変化量が大きく、しきい値電圧の変化量は、ＩＺＯ層の厚さが増加するにつれて順次増加する傾向を示すのが分かる。
図６を参照すると、測定範囲内でＩＺＯ層の厚さが増加するほど移動度は増加し、しきい値電圧は減少することが分かる。特に、移動度の場合、３０〜５０ÅのＩＺＯ厚さ範囲で変化量が大きく、しきい値電圧の変化量は、ＩＺＯ層の厚さが増加するにつれて順次増加する傾向を示すのが分かる。
図７は、本発明の第２の実施形態によるトランジスタと第３比較例及び第４比較例によるトランジスタのゲート電圧Ｖｇ−ドレイン電流Ｉｄ特性を示すグラフである。
図７でＧＧ１グラフは、本発明の第２の実施形態によるトランジスタ（以下、本発明の第２トランジスタ）で、より具体的には、図１の本発明の第１の実施形態によるトランジスタと同様の構造を持つが、第１層１０及び第２層２０としてそれぞれＩＴＯ層及びＧＩＺＯ層を使用したトランジスタに対応する結果である。この時、ＩＴＯ層及びＧＩＺＯ層の厚さはそれぞれ５０Å及び６００Åである。
図７でＧＧ１グラフは、本発明の第２の実施形態によるトランジスタ（以下、本発明の第２トランジスタ）で、より具体的には、図１の本発明の第１の実施形態によるトランジスタと同様の構造を持つが、第１層１０及び第２層２０としてそれぞれＩＴＯ層及びＧＩＺＯ層を使用したトランジスタに対応する結果である。この時、ＩＴＯ層及びＧＩＺＯ層の厚さはそれぞれ５０Å及び６００Åである。
ＧＧ２グラフは、第３比較例によるトランジスタ、すなわち、チャンネル層としてＧＩＺＯ単一層（厚さ：６００Å）を使用したトランジスタに対応する結果であり、ＧＧ３グラフは、第４比較例によるトランジスタ、すなわち、チャンネル層としてＩＴＯ単一層（厚さ：５０Å）を使用したトランジスタに対応する結果である。付加的には、第３比較例によるトランジスタは、図３を参照して説明した第１比較例によるトランジスタと構造的にほぼ同一であるが、形成条件において二つのトランジスタは多少差がある。
図７のＧＧ１グラフとＧＧ２グラフを比較すると、ＧＧ１グラフのオン（ＯＮ）電流は５×１０−５Ａほどであって、ＧＧ２グラフのオン（ＯＮ）電流（約５×１０−６Ａ）より１０倍ほど高い。実際にＧＧ１グラフに対応する本発明の第２トランジスタの移動度は、ＧＧ２グラフに対応する第３比較例によるトランジスタの移動度より１０倍ほど高かった。
またターンオン地点で、ＧＧ１グラフの勾配はＧＧ２グラフの勾配より多少大きいことが分かる。すなわち、本発明の第２トランジスタのサブしきい値勾配（ＳＳ）は、第３比較例によるトランジスタのサブしきい値勾配（ＳＳ）より小さい。これは、本発明の第２トランジスタのように、二重層構造のチャンネル層を使用する場合、第３比較例のように、単一層構造のチャンネル層を使用した場合よりトランジスタのターンオン速度が速いということである。本発明の第２トランジスタと第３比較例によるトランジスタの移動度、サブしきい値勾配及びしきい値電圧を整理すれば、表２の通りである。
従来のように単一酸化物層をチャンネル層として使用する場合、しきい値電圧を正（＋）の方向に移動させるためには、チャンネル層のキャリア濃度を低減させねばならないので、トランジスタの移動度が減少するという問題があった。しかし、本発明の実施形態によるトランジスタでは、二重層構造の酸化物層をチャンネル層として使用することによって、所望のしきい値電圧を持ちつつも移動度及びサブしきい値勾配などの特性に優れたトランジスタを具現できる。
図８は、図１の本発明の第１の実施形態によるトランジスタと同様の構造を持つが、第１層１０及び第２層２０としてそれぞれＩＴＯ層及びＧＩＺＯ層を使用したトランジスタのＩＴＯ層の厚さによるゲート電圧Ｖｇ−ドレイン電流Ｉｄ特性変化を示すグラフである。
図８で実線グラフは、ＩＴＯ層の厚さが０であるトランジスタ、すなわち、ＧＩＺＯ単一層をチャンネル層として使用したトランジスタに対応する結果である。
図８で実線グラフは、ＩＴＯ層の厚さが０であるトランジスタ、すなわち、ＧＩＺＯ単一層をチャンネル層として使用したトランジスタに対応する結果である。
図８の結果は、図５と近似している。すなわち、図８でＩＴＯ層の厚さが３０Åと薄い場合のゲート電圧Ｖｇ−ドレイン電流Ｉｄ特性は、ＧＩＺＯ単一層をチャンネル層として適用した場合と近似しているが、オン（ＯＮ）電流は多少増加した。
ＩＴＯ層の厚さが５０Åである場合、しきい値電圧はＧＩＺＯ単一層をチャンネル層として適用した場合と近似しているが、オン（ＯＮ）電流はかなり増加したことが分かる。オン（ＯＮ）電流の増加は、すなわち、トランジスタの移動度増加を意味する。
また、ＩＴＯ層の厚さが８０Åである場合、グラフが全体的に負（−）の方向に移動することが分かる。この時、トランジスタの移動度は、ＩＴＯ層の厚さが５０Åである場合より多少増加した。
ＩＴＯ層の厚さが５０Åである場合、しきい値電圧はＧＩＺＯ単一層をチャンネル層として適用した場合と近似しているが、オン（ＯＮ）電流はかなり増加したことが分かる。オン（ＯＮ）電流の増加は、すなわち、トランジスタの移動度増加を意味する。
また、ＩＴＯ層の厚さが８０Åである場合、グラフが全体的に負（−）の方向に移動することが分かる。この時、トランジスタの移動度は、ＩＴＯ層の厚さが５０Åである場合より多少増加した。
図９は、図８から得た結果であって、本発明の第２の実施形態によるトランジスタのＩＴＯ層の厚さによるトランジスタのしきい値電圧及び移動度の変化を示すグラフである。
図９を参照すると、測定範囲内でＩＴＯ層の厚さが増加するほど移動度は増加し、しきい値電圧は減少することが分かる。特に、移動度の場合、３０〜５０ÅのＩＴＯ厚さ範囲で変化量が大きく、しきい値電圧の変化量は、ＩＴＯ層の厚さが５０Å以上に増加するにつれて増加する傾向を示すのが分かる。
図９を参照すると、測定範囲内でＩＴＯ層の厚さが増加するほど移動度は増加し、しきい値電圧は減少することが分かる。特に、移動度の場合、３０〜５０ÅのＩＴＯ厚さ範囲で変化量が大きく、しきい値電圧の変化量は、ＩＴＯ層の厚さが５０Å以上に増加するにつれて増加する傾向を示すのが分かる。
以下では、本発明の実施形態によるトランジスタの製造方法を説明する。
図１０〜図１３は、本発明の第１の実施形態によるトランジスタの製造方法を示す。本実施形態は、ボトムゲート構造の薄膜トランジスタの製造方法である。図１と図１０〜図１３で同じ参照番号は同じ構成要素を表す。
図１０〜図１３は、本発明の第１の実施形態によるトランジスタの製造方法を示す。本実施形態は、ボトムゲート構造の薄膜トランジスタの製造方法である。図１と図１０〜図１３で同じ参照番号は同じ構成要素を表す。
図１０を参照すると、基板ＳＵＢ１上にゲートＧ１を形成し、基板ＳＵＢ１上にゲートＧ１を覆うゲート絶縁層ＧＩ１を形成する。ゲート絶縁層ＧＩ２は、シリコン酸化物又はシリコン窒化物で形成するか、その他の物質で形成してもよい。
図１１を参照すると、ゲート絶縁層ＧＩ１上に順次積層された第１層１０及び第２層２０を持つチャンネル層Ｃ１を形成する。この時、チャンネル層Ｃ１はゲートＧ１上に位置する。第１層１０及び第２層２０は、スパッタリング法または蒸発法のような物理気相蒸着（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；以下、ＰＶＤ）方法で蒸着され、同じマスク層を利用してパターニングされる。
図１１を参照すると、ゲート絶縁層ＧＩ１上に順次積層された第１層１０及び第２層２０を持つチャンネル層Ｃ１を形成する。この時、チャンネル層Ｃ１はゲートＧ１上に位置する。第１層１０及び第２層２０は、スパッタリング法または蒸発法のような物理気相蒸着（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；以下、ＰＶＤ）方法で蒸着され、同じマスク層を利用してパターニングされる。
図１２を参照すると、ゲート絶縁層ＧＩ１上にチャンネル層Ｃ１の対向する両端部にそれぞれ接触し、チャンネル層Ｃ１の上部面の一部を露出させるソース電極Ｓ１及びドレイン電極Ｄ１を形成する。ソース電極Ｓ１及びドレイン電極Ｄ１は、単一金属層又は多重金属層で形成できる。
図１３を参照すると、基板ＳＵＢ１上に、チャンネル層Ｃ１の露出した部分とソース電極Ｓ１及びドレイン電極Ｄ１とを覆う保護層Ｐ１を形成する。このような方法で形成されたトランジスタは、所定の温度でアニーリングされうる。
図１３を参照すると、基板ＳＵＢ１上に、チャンネル層Ｃ１の露出した部分とソース電極Ｓ１及びドレイン電極Ｄ１とを覆う保護層Ｐ１を形成する。このような方法で形成されたトランジスタは、所定の温度でアニーリングされうる。
図１４〜図１７は、本発明の第２の実施形態によるトランジスタの製造方法を示す。本実施形態は、トップゲート構造の薄膜トランジスタの製造方法である。図２と図１４〜図１７で同じ参照番号は、同じ構成要素を表す。
図１４を参照すると、基板ＳＵＢ２上にチャンネル層Ｃ２を形成する。チャンネル層Ｃ２は、基板ＳＵＢ２上に順次積層された第２層２０’及び第１層１０’を備える二重層構造で形成する。図１４の第１層１０’及び第２層２０’の形成方法は、図１１で説明した第１層１０及び第２層２０の形成方法と同様である。
図１５を参照すると、基板ＳＵＢ２上にチャンネル層Ｃ２の対向する両端部に、それぞれ接触したソース電極Ｓ２及びドレイン電極Ｄ２を形成する。
図１５を参照すると、基板ＳＵＢ２上にチャンネル層Ｃ２の対向する両端部に、それぞれ接触したソース電極Ｓ２及びドレイン電極Ｄ２を形成する。
図１６を参照すると、基板ＳＵＢ１上に、チャンネル層Ｃ２の露出した部分とソース電極Ｓ２及びドレイン電極Ｄ２とを覆うゲート絶縁層ＧＩ２を形成する。次いで、ゲート絶縁層ＧＩ２上にゲートＧ２を形成する。ゲートＧ２は、チャンネル層Ｃ２上に位置するように形成する。ゲートＧ２は、ソース電極Ｓ２及びドレイン電極Ｄ２と同じ金属又は異なる金属で形成できる。
図１７を参照すると、ゲート絶縁層ＧＩ２上にゲートＧ２を覆うように保護層Ｐ２を形成する。保護層Ｐ２は、シリコン酸化物又はシリコン窒化物で形成できる。これらの方法で形成されたトランジスタは、所定の温度でアニーリングされうる。
図１７を参照すると、ゲート絶縁層ＧＩ２上にゲートＧ２を覆うように保護層Ｐ２を形成する。保護層Ｐ２は、シリコン酸化物又はシリコン窒化物で形成できる。これらの方法で形成されたトランジスタは、所定の温度でアニーリングされうる。
上述の説明で多くの事項が具体的に記載されているが、これらは発明の範囲を限定するものというより、望ましい実施形態の例示として解釈されねばならない。例えば、当業者ならば、本発明の思想は薄膜トランジスタではなくその他のトランジスタにも適用できるということを理解できるであろう。また図１及び図２のトランジスタの構成要素及び構造は、それぞれ多様化及び変形でき、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
本発明によるトランジスタは、増加型ではない空乏型でもよく、液晶表示装置や有機発光表示装置分野だけではなくメモリー素子及び論理素子分野にも好適に用いられる。
１０、１０’ 第１層（第１酸化物層）
２０、２０’ 第２層（第２酸化物層）
ＳＵＢ１、ＳＵＢ２ 基板
Ｇ１、Ｇ２ ゲート
Ｃ１、Ｃ２ チャンネル層
Ｄ１、Ｄ２ ドレイン電極
Ｓ１、Ｓ２ ソース電極
ＧＩ１、ＧＩ２ ゲート絶縁層
Ｐ１、Ｐ２ 保護層
Ｔ１、Ｔ２ トランジスタ
２０、２０’ 第２層（第２酸化物層）
ＳＵＢ１、ＳＵＢ２ 基板
Ｇ１、Ｇ２ ゲート
Ｃ１、Ｃ２ チャンネル層
Ｄ１、Ｄ２ ドレイン電極
Ｓ１、Ｓ２ ソース電極
ＧＩ１、ＧＩ２ ゲート絶縁層
Ｐ１、Ｐ２ 保護層
Ｔ１、Ｔ２ トランジスタ
Claims (20)
- トランジスタであって、
相異なる移動度を有し、相異なる酸化物で形成される下部層及び上部層を備えるチャンネル層と、
前記チャンネル層の対向する両端部にそれぞれ接触するソース及びドレインと、
前記チャンネル層に電界を印加するためのゲートとを有することを特徴とするトランジスタ。 - 前記下部層及び上部層のうち、前記ゲートに相対的に近い層は、前記ゲートから相対的に遠く配される層より高い移動度を有することを特徴とする請求項１に記載のトランジスタ。
- 前記下部層及び前記上部層のうち、前記ゲートに相対的に近い層は、前記トランジスタの移動度を決定する層であることを特徴とする請求項１に記載のトランジスタ。
- 前記下部層及び前記上部層のうちの少なくとも一つによって前記トランジスタのしきい値電圧が決定されることを特徴とする請求項１に記載のトランジスタ。
- 前記下部層及び上部層のうち、前記ゲートに相対的に近い層は、ＩＺＯ、ＩＴＯ、ＡＺＯ、及びＧＺＯからなる群の内より選択される少なくとも一つの酸化物を含むことを特徴とする請求項１に記載のトランジスタ。
- 前記下部層及び前記上部層のうち、前記ゲートから相対的に遠く配される層は、ＺｎＯ系の酸化物を含むことを特徴とする請求項１に記載のトランジスタ。
- 前記下部層及び上部層のうち、前記ゲートに相対的に近い層の厚さは、１０〜５００Åであることを特徴とする請求項１に記載のトランジスタ。
- 前記下部層及び上部層のうち、前記ゲートに相対的に近い層の厚さは、３０〜２００Åであることを特徴とする請求項７に記載のトランジスタ。
- 前記トランジスタは、トップゲート又はボトムゲート構造を有する薄膜トランジスタであることを特徴とする請求項１に記載のトランジスタ。
- トランジスタであって、
相異なるキャリア密度を有し、相異なる酸化物で形成される下部層及び上部層を備えるチャンネル層と、
前記チャンネル層の対向する両端部にそれぞれ接触するソース及びドレインと、
前記チャンネル層に電界を印加するためのゲートとを有することを特徴とするトランジスタ。 - 前記下部層及び上部層のうち、前記ゲートに相対的に近い層は、前記ゲートから相対的に遠く配される層より高いキャリア密度を有することを特徴とする請求項１０に記載のトランジスタ。
- 前記下部層及び上部層は、相異なる移動度を有することを特徴とする請求項１０に記載のトランジスタ。
- 前記下部層及び上部層のうち、前記ゲートに相対的に近い層は、前記ゲートから相対的に遠く配される層より高い移動度を有することを特徴とする請求項１２に記載のトランジスタ。
- 前記下部層及び前記上部層のうち、前記ゲートに相対的に近い層は、前記トランジスタの移動度を決定する層であることを特徴とする請求項１０に記載のトランジスタ。
- 前記下部層及び前記上部層のうちの少なくとも一つによって前記トランジスタのしきい値電圧が決定されることを特徴とする請求項１０に記載のトランジスタ。
- 前記下部層及び上部層のうち、前記ゲートに相対的に近い層は、ＩＺＯ、ＩＴＯ、ＡＺＯ、及びＧＺＯからなる群の内より選択される少なくとも一つの酸化物を含むことを特徴とする請求項１０に記載のトランジスタ。
- 前記下部層及び前記上部層のうち、前記ゲートから相対的に遠く配される層は、ＺｎＯ系の酸化物を含むことを特徴とする請求項１０に記載のトランジスタ。
- 前記下部層及び上部層のうち、前記ゲートに相対的に近い層の厚さは、１０〜５００Åであることを特徴とする請求項１０に記載のトランジスタ。
- 前記下部層及び上部層のうち、前記ゲートに相対的に近い層の厚さは、３０〜２００Åであることを特徴とする請求項１８に記載のトランジスタ。
- 前記トランジスタは、トップゲート又はボトムゲート構造を有する薄膜トランジスタであることを特徴とする請求項１０に記載のトランジスタ。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2008-0068344 | 2008-07-14 | ||
| KR20080068344 | 2008-07-14 | ||
| KR1020090033846A KR101603775B1 (ko) | 2008-07-14 | 2009-04-17 | 채널층 및 그를 포함하는 트랜지스터 |
| KR10-2009-0033846 | 2009-04-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010021555A true JP2010021555A (ja) | 2010-01-28 |
| JP5562587B2 JP5562587B2 (ja) | 2014-07-30 |
Family
ID=41090380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009165841A Active JP5562587B2 (ja) | 2008-07-14 | 2009-07-14 | トランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8232551B2 (ja) |
| EP (1) | EP2146379B1 (ja) |
| JP (1) | JP5562587B2 (ja) |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012134467A (ja) * | 2010-11-30 | 2012-07-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| WO2012144556A1 (ja) * | 2011-04-22 | 2012-10-26 | 株式会社神戸製鋼所 | 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置 |
| JP2013038400A (ja) * | 2011-07-08 | 2013-02-21 | Semiconductor Energy Lab Co Ltd | 半導体装置、及び半導体装置の作製方法 |
| WO2013161570A1 (ja) * | 2012-04-26 | 2013-10-31 | 富士フイルム株式会社 | 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ |
| JP2014057056A (ja) * | 2012-08-10 | 2014-03-27 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2014209596A (ja) * | 2013-03-26 | 2014-11-06 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| WO2015079756A1 (ja) * | 2013-11-26 | 2015-06-04 | シャープ株式会社 | 半導体装置 |
| JP2015181187A (ja) * | 2010-09-03 | 2015-10-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9178076B2 (en) | 2011-08-11 | 2015-11-03 | Idemitsu Kosan Co., Ltd. | Thin-film transistor |
| KR101611418B1 (ko) * | 2010-05-06 | 2016-04-12 | 삼성전자주식회사 | 광터치 패널 및 그 제조 방법 |
| WO2016056204A1 (ja) * | 2014-10-10 | 2016-04-14 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、及び、表示パネル |
| US9324880B2 (en) | 2011-08-12 | 2016-04-26 | Fujifilm Corporation | Thin film transistor and method of producing the same, display device, image sensor, X-ray sensor, and X-ray digital imaging device |
| US9337345B2 (en) | 2011-01-14 | 2016-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including multilayer wiring layer |
| JPWO2014103323A1 (ja) * | 2012-12-28 | 2017-01-12 | 出光興産株式会社 | 薄膜電界効果型トランジスタ |
| JP2017050553A (ja) * | 2010-12-03 | 2017-03-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017085168A (ja) * | 2011-07-08 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9673048B2 (en) | 2012-06-20 | 2017-06-06 | Fujifilm Corporation | Method of producing thin film transistor, thin film transistor, display device, image sensor, and X-ray sensor |
| JP2018166220A (ja) * | 2013-01-21 | 2018-10-25 | 株式会社半導体エネルギー研究所 | トランジスタ |
| KR101922115B1 (ko) * | 2012-12-27 | 2018-11-26 | 삼성전자주식회사 | 이중 전이금속 다이칼코지나이드 채널을 가진 전계효과 트랜지스터 |
| US10304859B2 (en) | 2013-04-12 | 2019-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an oxide film on an oxide semiconductor film |
| JP2019096889A (ja) * | 2012-05-31 | 2019-06-20 | 株式会社半導体エネルギー研究所 | トランジスタ |
| KR20210043004A (ko) * | 2011-06-17 | 2021-04-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 디스플레이 장치 |
| US11043599B2 (en) | 2017-03-14 | 2021-06-22 | Sharp Kabushiki Kaisha | Semiconductor device and method for producing same |
| JP2022126691A (ja) * | 2012-08-23 | 2022-08-30 | 株式会社半導体エネルギー研究所 | 表示装置 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100054453A (ko) * | 2008-11-14 | 2010-05-25 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
| JP5663231B2 (ja) * | 2009-08-07 | 2015-02-04 | 株式会社半導体エネルギー研究所 | 発光装置 |
| TWI596741B (zh) * | 2009-08-07 | 2017-08-21 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
| US8115883B2 (en) | 2009-08-27 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
| US8471255B2 (en) * | 2009-08-27 | 2013-06-25 | Sharp Kabushiki Kaisha | Bottom-gate thin-film transistor having a multilayered channel and method for manufacturing same |
| WO2011027702A1 (en) * | 2009-09-04 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
| KR20110139394A (ko) * | 2010-06-23 | 2011-12-29 | 주성엔지니어링(주) | 박막 트랜지스터 및 그 제조 방법 |
| TWI535032B (zh) | 2011-01-12 | 2016-05-21 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| KR20130007426A (ko) | 2011-06-17 | 2013-01-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| US9166055B2 (en) * | 2011-06-17 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR101806405B1 (ko) * | 2011-06-29 | 2017-12-08 | 삼성디스플레이 주식회사 | 평판 표시 장치용 백 플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법 |
| KR101878744B1 (ko) * | 2012-01-03 | 2018-07-16 | 삼성전자주식회사 | 고 전압 산화물 트랜지스터 및 그 제조방법 |
| KR101942980B1 (ko) | 2012-01-17 | 2019-01-29 | 삼성디스플레이 주식회사 | 반도체 디바이스 및 그 형성 방법 |
| TWI604609B (zh) | 2012-02-02 | 2017-11-01 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| KR20230004930A (ko) | 2012-04-13 | 2023-01-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US9379247B2 (en) * | 2012-06-28 | 2016-06-28 | Cbrite Inc. | High mobility stabile metal oxide TFT |
| WO2014084152A1 (en) * | 2012-11-30 | 2014-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR102044971B1 (ko) * | 2013-02-12 | 2019-11-15 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| US9356156B2 (en) * | 2013-05-24 | 2016-05-31 | Cbrite Inc. | Stable high mobility MOTFT and fabrication at low temperature |
| TWI567995B (zh) | 2013-06-27 | 2017-01-21 | 友達光電股份有限公司 | 薄膜電晶體及其製造方法 |
| WO2015189731A1 (en) | 2014-06-13 | 2015-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device including the semiconductor device |
| JPWO2017085591A1 (ja) * | 2015-11-20 | 2018-09-06 | 株式会社半導体エネルギー研究所 | 半導体装置、該半導体装置を有する表示装置、及び該半導体装置を有する電子機器 |
| CN105702586B (zh) | 2016-04-28 | 2019-06-07 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板、其制作方法及显示装置 |
| KR102640164B1 (ko) | 2016-05-09 | 2024-02-23 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
| CN106128963B (zh) * | 2016-09-23 | 2019-07-23 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板 |
| WO2018063343A1 (en) * | 2016-09-30 | 2018-04-05 | Intel Corporation | Systems, methods, and apparatuses for implementing bi-layer semiconducting oxides in source and drain for low access and contact resistance of thin film transistors |
| CN106298958A (zh) * | 2016-10-13 | 2017-01-04 | 中山大学 | 氧化物薄膜晶体管及制备方法、显示装置及照相装置 |
| KR102065718B1 (ko) * | 2017-10-17 | 2020-02-11 | 주식회사 엘지화학 | 액정 배향막 및 이를 이용한 액정표시소자 |
| JP6706638B2 (ja) * | 2018-03-07 | 2020-06-10 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US11217698B2 (en) | 2020-05-26 | 2022-01-04 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Method of manufacturing a thin film transistor |
| CN113745340A (zh) * | 2020-05-29 | 2021-12-03 | 深圳市柔宇科技有限公司 | 薄膜晶体管、显示面板及电子设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003298062A (ja) * | 2002-03-29 | 2003-10-17 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
| JP2006165529A (ja) * | 2004-11-10 | 2006-06-22 | Canon Inc | 非晶質酸化物、及び電界効果型トランジスタ |
| JP2007519256A (ja) * | 2004-01-23 | 2007-07-12 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | ドープされた部分を有する堆積チャネル領域を含むトランジスタ |
| JP2007281409A (ja) * | 2005-09-16 | 2007-10-25 | Canon Inc | 電界効果型トランジスタ |
| JP2008218495A (ja) * | 2007-02-28 | 2008-09-18 | Canon Inc | 薄膜トランジスタおよびその製造方法 |
| JP2009231613A (ja) * | 2008-03-24 | 2009-10-08 | Fujifilm Corp | 薄膜電界効果型トランジスタおよび表示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150635A (ja) | 2003-11-19 | 2005-06-09 | Sanyo Electric Co Ltd | 薄膜トランジスタ |
| JP4850457B2 (ja) * | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| JP4907942B2 (ja) | 2005-09-29 | 2012-04-04 | シャープ株式会社 | トランジスタおよび電子デバイス |
| JP5099740B2 (ja) | 2005-12-19 | 2012-12-19 | 財団法人高知県産業振興センター | 薄膜トランジスタ |
| US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| JP5015473B2 (ja) | 2006-02-15 | 2012-08-29 | 財団法人高知県産業振興センター | 薄膜トランジスタアレイ及びその製法 |
| JP5489445B2 (ja) | 2007-11-15 | 2014-05-14 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
-
2009
- 2009-07-09 EP EP09165080.4A patent/EP2146379B1/en active Active
- 2009-07-14 JP JP2009165841A patent/JP5562587B2/ja active Active
- 2009-07-14 US US12/458,491 patent/US8232551B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003298062A (ja) * | 2002-03-29 | 2003-10-17 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
| JP2007519256A (ja) * | 2004-01-23 | 2007-07-12 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | ドープされた部分を有する堆積チャネル領域を含むトランジスタ |
| JP2006165529A (ja) * | 2004-11-10 | 2006-06-22 | Canon Inc | 非晶質酸化物、及び電界効果型トランジスタ |
| JP2007281409A (ja) * | 2005-09-16 | 2007-10-25 | Canon Inc | 電界効果型トランジスタ |
| JP2008218495A (ja) * | 2007-02-28 | 2008-09-18 | Canon Inc | 薄膜トランジスタおよびその製造方法 |
| JP2009231613A (ja) * | 2008-03-24 | 2009-10-08 | Fujifilm Corp | 薄膜電界効果型トランジスタおよび表示装置 |
Non-Patent Citations (1)
| Title |
|---|
| JAE KYEONG JEONG ET AL.: "High performance thin film transistors with cosputtered amorphous indium gallium zinc oxide channel", APPLIED PHYSICS LETTERS, vol. Vol.91, p.113505, JPN7014001396, 2007, ISSN: 0002807207 * |
Cited By (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101611418B1 (ko) * | 2010-05-06 | 2016-04-12 | 삼성전자주식회사 | 광터치 패널 및 그 제조 방법 |
| JP2015181187A (ja) * | 2010-09-03 | 2015-10-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9634082B2 (en) | 2010-11-30 | 2017-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP2012134467A (ja) * | 2010-11-30 | 2012-07-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US9281358B2 (en) | 2010-11-30 | 2016-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP2017050553A (ja) * | 2010-12-03 | 2017-03-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10103277B2 (en) | 2010-12-03 | 2018-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing oxide semiconductor film |
| US10916663B2 (en) | 2010-12-03 | 2021-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor film and semiconductor device |
| US10763261B2 (en) | 2011-01-14 | 2020-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device comprising memory cell over driver |
| US10249626B2 (en) | 2011-01-14 | 2019-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device including multilayer wiring layer |
| US11139301B2 (en) | 2011-01-14 | 2021-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including side surface conductor contact |
| US11805637B2 (en) | 2011-01-14 | 2023-10-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising first and second conductors |
| US9337345B2 (en) | 2011-01-14 | 2016-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including multilayer wiring layer |
| US9786668B2 (en) | 2011-01-14 | 2017-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including multilayer wiring layer |
| JP2012235105A (ja) * | 2011-04-22 | 2012-11-29 | Kobe Steel Ltd | 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置 |
| US9379248B2 (en) | 2011-04-22 | 2016-06-28 | Kobe Steel, Ltd. | Thin-film transistor structure, as well as thin-film transistor and display device each having said structure |
| WO2012144556A1 (ja) * | 2011-04-22 | 2012-10-26 | 株式会社神戸製鋼所 | 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置 |
| KR20210043004A (ko) * | 2011-06-17 | 2021-04-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 디스플레이 장치 |
| KR102377750B1 (ko) * | 2011-06-17 | 2022-03-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 디스플레이 장치 |
| US10043918B2 (en) | 2011-07-08 | 2018-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2013038400A (ja) * | 2011-07-08 | 2013-02-21 | Semiconductor Energy Lab Co Ltd | 半導体装置、及び半導体装置の作製方法 |
| US11588058B2 (en) | 2011-07-08 | 2023-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9698275B2 (en) | 2011-07-08 | 2017-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP2017085168A (ja) * | 2011-07-08 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017157856A (ja) * | 2011-07-08 | 2017-09-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11011652B2 (en) | 2011-07-08 | 2021-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10658522B2 (en) | 2011-07-08 | 2020-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2019087759A (ja) * | 2011-07-08 | 2019-06-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9178076B2 (en) | 2011-08-11 | 2015-11-03 | Idemitsu Kosan Co., Ltd. | Thin-film transistor |
| US9324880B2 (en) | 2011-08-12 | 2016-04-26 | Fujifilm Corporation | Thin film transistor and method of producing the same, display device, image sensor, X-ray sensor, and X-ray digital imaging device |
| JP2013229495A (ja) * | 2012-04-26 | 2013-11-07 | Fujifilm Corp | 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ |
| WO2013161570A1 (ja) * | 2012-04-26 | 2013-10-31 | 富士フイルム株式会社 | 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ |
| JP2019096889A (ja) * | 2012-05-31 | 2019-06-20 | 株式会社半導体エネルギー研究所 | トランジスタ |
| US9673048B2 (en) | 2012-06-20 | 2017-06-06 | Fujifilm Corporation | Method of producing thin film transistor, thin film transistor, display device, image sensor, and X-ray sensor |
| JP2014057056A (ja) * | 2012-08-10 | 2014-03-27 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US9660104B2 (en) | 2012-08-10 | 2017-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2022126691A (ja) * | 2012-08-23 | 2022-08-30 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP7268227B2 (ja) | 2012-08-23 | 2023-05-02 | 株式会社半導体エネルギー研究所 | 表示装置 |
| KR101922115B1 (ko) * | 2012-12-27 | 2018-11-26 | 삼성전자주식회사 | 이중 전이금속 다이칼코지나이드 채널을 가진 전계효과 트랜지스터 |
| JPWO2014103323A1 (ja) * | 2012-12-28 | 2017-01-12 | 出光興産株式会社 | 薄膜電界効果型トランジスタ |
| US11888071B2 (en) | 2013-01-21 | 2024-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US11380802B2 (en) | 2013-01-21 | 2022-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2018166220A (ja) * | 2013-01-21 | 2018-10-25 | 株式会社半導体エネルギー研究所 | トランジスタ |
| US10964821B2 (en) | 2013-01-21 | 2021-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US10056475B2 (en) | 2013-03-26 | 2018-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2014209596A (ja) * | 2013-03-26 | 2014-11-06 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US11063066B2 (en) | 2013-04-12 | 2021-07-13 | Semiconductor Energy Laboratory Co., Ltd. | C-axis alignment of an oxide film over an oxide semiconductor film |
| US10304859B2 (en) | 2013-04-12 | 2019-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an oxide film on an oxide semiconductor film |
| US11843004B2 (en) | 2013-04-12 | 2023-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having specified relative material concentration between In—Ga—Zn—O films |
| WO2015079756A1 (ja) * | 2013-11-26 | 2015-06-04 | シャープ株式会社 | 半導体装置 |
| US10269831B2 (en) | 2013-11-26 | 2019-04-23 | Sharp Kabushiki Kaisha | Semiconductor device including a plurality of thin-film transistors with one thin-film transistor including two gate electrodes |
| JPWO2016056204A1 (ja) * | 2014-10-10 | 2017-07-13 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、及び、表示パネル |
| US10665614B2 (en) | 2014-10-10 | 2020-05-26 | Joled Inc. | Display panel and method for manufacturing thin film transistor substrate |
| US10269832B2 (en) | 2014-10-10 | 2019-04-23 | Joled Inc. | Thin film transistor substrate, method for manufacturing thin film transistor substrate, and display panel |
| WO2016056204A1 (ja) * | 2014-10-10 | 2016-04-14 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、及び、表示パネル |
| US11043599B2 (en) | 2017-03-14 | 2021-06-22 | Sharp Kabushiki Kaisha | Semiconductor device and method for producing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5562587B2 (ja) | 2014-07-30 |
| EP2146379A1 (en) | 2010-01-20 |
| EP2146379B1 (en) | 2015-01-28 |
| US8232551B2 (en) | 2012-07-31 |
| US20100006834A1 (en) | 2010-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5562587B2 (ja) | トランジスタ | |
| KR101603775B1 (ko) | 채널층 및 그를 포함하는 트랜지스터 | |
| EP2634812B1 (en) | Transistor, Method Of Manufacturing The Same And Electronic Device Including Transistor | |
| JP5164357B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US8669551B2 (en) | Transistor including insertion layer and channel layer with different work functions and method of manufacturing the same | |
| US7453087B2 (en) | Thin-film transistor and thin-film diode having amorphous-oxide semiconductor layer | |
| JP5213458B2 (ja) | アモルファス酸化物及び電界効果型トランジスタ | |
| KR101097322B1 (ko) | 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자 | |
| US8912536B2 (en) | Transistors, methods of manufacturing the same and electronic devices including transistors | |
| US8053836B2 (en) | Oxide semiconductor thin-film transistor | |
| KR102418493B1 (ko) | 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치 | |
| US8324628B2 (en) | Channel layer for a thin film transistor, thin film transistor including the same, and methods of manufacturing the same | |
| US9123817B2 (en) | Transistors and electronic devices including the same | |
| US20110108835A1 (en) | Transistors, methods of manufacturing a transistor and electronic devices including a transistor | |
| US20120025187A1 (en) | Transistors, methods of manufacturing transistors, and electronic devices including transistors | |
| KR101638977B1 (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| JP2007081362A (ja) | 透明薄膜トランジスタ及びその製造方法 | |
| JP2007281409A (ja) | 電界効果型トランジスタ | |
| US20100321279A1 (en) | Transistor, electronic device including a transistor and methods of manufacturing the same | |
| US8853691B2 (en) | Transistor and manufacturing method thereof | |
| US11107927B2 (en) | Oxide semiconductor transistor having dual gate structure and method of fabricating the same | |
| KR101694876B1 (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| KR20130085721A (ko) | 산화물 반도체 박막 트랜지스터 제조방법 및 이를 이용한 능동구동 디스플레이 장치, 능동구동 센서장치 | |
| Pearton et al. | Oxide thin film transistors on novel flexible substrates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131008 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131010 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140513 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140611 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5562587 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |