CN106298958A - 氧化物薄膜晶体管及制备方法、显示装置及照相装置 - Google Patents

氧化物薄膜晶体管及制备方法、显示装置及照相装置 Download PDF

Info

Publication number
CN106298958A
CN106298958A CN201610894740.3A CN201610894740A CN106298958A CN 106298958 A CN106298958 A CN 106298958A CN 201610894740 A CN201610894740 A CN 201610894740A CN 106298958 A CN106298958 A CN 106298958A
Authority
CN
China
Prior art keywords
channel layer
thin film
sull
layer
oxide thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610894740.3A
Other languages
English (en)
Inventor
刘川
李恭檀
杨柏儒
陈昌东
陶紫滢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Yat Sen University
Original Assignee
Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Yat Sen University filed Critical Sun Yat Sen University
Priority to CN201610894740.3A priority Critical patent/CN106298958A/zh
Publication of CN106298958A publication Critical patent/CN106298958A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种氧化物薄膜晶体管及制备方法、显示装置及照相装置,所述氧化物薄膜晶体管包括沟道层,其中所述沟道层包括至少两层氧化物薄膜沟道层;而且,所述氧化物薄膜沟道层均掺杂有N、P和As元素中的一种或多种。通过设置至少两层掺杂有N、P和As元素中的一种或多种的氧化物薄膜沟道层,由于上述元素掺杂能够有效的减弱氧气的吸附,从而防止氧化物薄膜晶体管的阈值电压漂移,有效提升氧化物薄膜晶体管的可靠性;而且,该结构的沟道层设计,还能够进一步提高氧化物薄膜晶体管的迁移率。

Description

氧化物薄膜晶体管及制备方法、显示装置及照相装置
技术领域
本发明涉及电子器件技术领域,具体涉及一种氧化物薄膜晶体管及制备方法、显示装置及照相装置。
背景技术
薄膜晶体管作为像素开关元件应用于平板显示技术领域;具体地,薄膜晶体管主要用于驱动液晶显示器和有机发光二极管显示器等显示装置的发光器件,或者直接作为曝光发光器件应用在电子照相装置中。其中,氧化物薄膜晶体管因为其具有制作工艺简单、制造成本低、优异的大面积均匀性和场效应迁移率高等特点,受到了广泛的关注和研究。
然而,发明人通过研究发现,氧化物薄膜晶体管在长时间使用过程中,例如氧化物薄膜晶体管应用在液晶显示器和有机发光二极管显示的驱动背板时,空气中的氧气很容易吸附在氧化物薄膜晶体管主动层的背界面,从而出现阈值电压漂移的现象。这样,对于液晶显示器而言,阈值电压漂移容易造成薄膜晶体管开关状态的变化,影响像素的开关。例如液晶显示器中所使用的薄膜晶体管关态电压为-5V;当薄膜晶体出现较严重的阈值电压负向漂移时,本来应该处于关态的薄膜晶体管可能变成开态。而对于有机二极管显示器来说,有机二极管的亮度直接与电流输出薄膜晶体管的电流相关,当薄膜晶体管出现0.1V的阈值电压漂移时,有机二极管的亮度会变化16%,从而影响有机二极管显示器的图像质量。因此,如何防止氧化物薄膜晶体管的阈值电压漂移,提高晶体管可靠性,是本领域技术人员亟需解决的技术问题。
发明内容
本申请提供一种氧化物薄膜晶体管及制备方法、显示装置及照相装置,以解决现有技术中氧化物薄膜晶体管的可靠性低的问题。
根据第一方面,一种实施例中提供一种氧化物薄膜晶体管,包括沟道层,其中:
所述沟道层包括至少两层氧化物薄膜沟道层;
所述氧化物薄膜沟道层均掺杂有N、P和As元素中的一种或多种。
可选地,所述氧化物薄膜沟道层均由相同种类的氧化物半导体材料组成,且所述氧化物薄膜沟道层均为非晶氧化物薄膜。
可选地,靠近栅电极的氧化物薄膜沟道层的载流子迁移率,大于远离栅电极的氧化物薄膜沟道层的载流子迁移率。
可选地,靠近栅电极的氧化物薄膜晶体管的厚度小于或等于10纳米。
可选地,远离栅电极的氧化物薄膜沟道层的含氧量,大于靠近栅电极的氧化物薄膜沟道层的含氧量。
可选地,所述氧化物薄膜晶体管还包括:衬底基板、栅电极、栅绝缘层、源电极和漏电极,其中:
所述衬底基板上设置所述栅电极,且所述栅电极覆盖所述衬底基板表面的一部分;
所述栅绝缘层设置在所述栅电极和衬底基板上、且覆盖整个栅电极;
所述栅绝缘层上与栅极相对应位置设置所述沟道层;
所述沟道层的两端分别设置源电极和漏电极。
可选地,所述氧化物薄膜晶体管还包括:衬底基板、栅电极、栅绝缘层、源电极和漏电极,其中:
在所述衬底基板上设置所述沟道层,且所述沟道层覆盖所述衬底基板的一部分;
在所述沟道层的两端分别设置源电极和漏电极;
所述栅绝缘层覆盖于所述漏电极、源电极、所述沟道层未被所述漏电极和源电极所覆盖的部分以及所述衬底基板上未被所述漏电极、源电极和所述沟道层覆盖的部分;
所述栅电极设置在所述栅绝缘层上、与所述沟道层相对应的位置。
根据第二方面,一种实施例中提供上述氧化物薄膜晶体管的制备方法,该方法包括以下步骤:
在衬底基板上沉积栅电极;
在栅电极上沉积栅绝缘层;
在栅绝缘层表面生长至少两层氧化物薄膜沟道层,且所述氧化物薄膜沟道层均掺杂有N、P和As中的一种或多种;
在氧化物薄膜沟道层的两端分别形成源电极和漏电极。
可选地,所述在栅绝缘层表面生长至少两层氧化物薄膜沟道层,包括:
在栅绝缘层表面以第一氧气和氩气比值,射频磁控溅射生长第一氧化物薄膜沟道层;
在第一氧化物薄膜沟道层的表面,以第二氧气和氩气比值,射频磁控溅射生长第二氧化物薄膜沟道层;
其中,第一氧气和氩气比值小于第二氧气和氩气比值。
可选地,所述第一氧气和氩气比值为1:3,第二氧气和氩气比值为3:1。
根据第三方面,一种实施例中提供上述氧化物薄膜晶体管的制备方法,该方法包括以下步骤:
在衬底基板上生长至少两层氧化物薄膜沟道层,且所述氧化物薄膜沟道层均掺杂有N、P和As中的一种或多种;
在氧化物薄膜沟道层上沉积源电极和漏电极;
在源电极、漏电极、氧化物薄膜沟道层上未被源电极和漏电极覆盖的部分以及衬底基板上未被源电极、漏电极和氧化物薄膜沟道层覆盖的部分,沉积栅绝缘层;
在栅绝缘层上沉积栅电极。
可选地,在衬底基板上生长至少两层氧化物薄膜沟道层,包括:
在衬底基板表面以第三氧气和氩气比值,射频磁控溅射生长第三氧化物薄膜沟道层;
在第三氧化物薄膜沟道层的表面,以第四氧气和氩气比值,射频磁控溅射生长第四氧化物薄膜沟道层;
其中,第三氧气和氩气比值大于第四氧气和氩气比值。
可选地,所述第三氧气和氩气比值为3:1,第四氧气和氩气比值为1:3。
根据第四方面,一种实施例中提供一种显示装置,该装置包括发光器件和上述氧化物薄膜晶体管,所述氧化物薄膜晶体管驱动所述发光器件。
根据第五方面,一种实施例中提供一种照相装置,该装置包括上述氧化物薄膜晶体管。
依据上述实施例的氧化物薄膜晶体管及制备方法、显示装置及照相装置,所述氧化物薄膜晶体管包括沟道层,其中所述沟道层包括至少两层氧化物薄膜沟道层;而且,所述氧化物薄膜沟道层均掺杂有N、P和As元素中的一种或多种。通过设置至少两层掺杂有N、P和As元素中的一种或多种的氧化物薄膜沟道层,由于上述元素掺杂能够有效的减弱氧气的吸附,从而防止氧化物薄膜晶体管的阈值电压漂移,有效提升氧化物薄膜晶体管的可靠性;而且,该结构的沟道层设计,还能够进一步提高氧化物薄膜晶体管的迁移率。
附图说明
图1为本发明实施例一提供的一种氧化物薄膜晶体管的结构示意图;
图2为本发明实施例二提供的一种氧化物薄膜晶体管的结构示意图;
图3为本发明实施例三提供的一种氧化物薄膜晶体管的制备方法;
图4为本发明实施例提供的一种沉积栅电极后晶体管的结构示意图;
图5为本发明实施例提供的一种沉积栅绝缘层后晶体管的结构示意图;
图6为本发明实施例提供的一种沉积第一氧化物薄膜沟道层后晶体管的结构示意图;
图7为本发明实施例提供的一种沉积第二氧化物薄膜沟道层后晶体管的结构示意图;
图8为本发明实施例提供的一种沉积源漏极后晶体管的结构示意图;
图9为本发明实施例四提供的一种氧化物薄膜晶体管的制备方法;
图10为本发明实施例提供的一种沉积第三氧化物薄膜沟道层后晶体管的结构示意图;
图11为本发明实施例提供的一种沉积第四氧化物薄膜沟道层后晶体管的结构示意图;
图12为本发明实施例提供的一种沉积源漏极后晶体管的结构示意图;
图13为本发明实施例提供的一种沉积栅绝缘层后晶体管的结构示意图;
图14为本发明实施例提供的一种沉积栅电极后晶体管的结构示意图。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。
本发明实施提供的一种氧化物薄膜晶体管,包括沟道层,其中,所述沟道层包括至少两层氧化物薄膜沟道层;所述氧化物薄膜沟道层均掺杂有N、P和As元素中的一种或多种。基于上述沟道层,本发明实施例示出了底栅结构晶体管和顶栅结构晶体管。
参见图1,为本发明实施例一提供的一种氧化物薄膜晶体管的结构示意图,如图1所示,所述氧化物薄膜晶体管为底栅结构晶体管,包括衬底基板11、栅电极12、栅绝缘层13、沟道层14、源电极15和漏电极16;其中,所述沟道层14包括两层氧化物薄膜沟道层,即第一氧化物薄膜沟道层141和第二氧化物薄膜沟道层142。当然,需要说明的是,在本发明实施例中只设置了两层氧化物薄膜沟道层,本实施例仅是一示例性实施例,所述氧化物薄膜沟道层的层数可以为任意数值,例如为3层、4层等,在本发明中不做限定。
所述衬底基板11为绝缘衬底基板,在具体实施时,所述衬底基板11可以使用玻璃衬底,或者塑料衬底;其中,所述塑料衬底的材料包括聚甲基丙烯酸甲酷、聚丙烯酸酷、聚碳酸酷、聚苯乙烯、聚乙烯硫化物、聚醚矾、聚烯烃、聚对苯二甲酸乙二醇酷、聚乙烯蔡甲醛、环烯聚合物、聚醚矾、三乙酞纤维素等。本发明实施例中的衬底基板11可以使用上述任意一种基板或者上述多种基板叠加成的复合基板。
所述栅电极12设置在所述衬底基板11上,且所述栅电极12覆盖所述衬底基板11表面的一部分。所述栅电极12可以选用Au、Ag、Cu、Cr、Al、Mg和Mo等低阻抗金属材料中的一种或多种构成的合金,而且,所述栅电极12也可以选用氧化物,例如氧化铟(In2O3)、氧化铟锡(In-Zn-O)等。
所述栅绝缘层13设置在所述栅电极12和衬底基板11上、且覆盖整个栅电极12。所述栅绝缘层13是覆盖在栅电极上的一层薄膜,可以为SiOx、Al2O3、HfO2和SiNx中的一种或多种构成的复合薄膜结构。
第一氧化物薄膜沟道层141设置在所述栅绝缘层13上、且与所述栅电极12相对应的位置,所述第二氧化物薄膜沟道层142设置在所述第一氧化物薄膜沟道层141上、且与所述栅电极12相对应的位置,以使所述栅电极12能够对所述第一氧化物薄膜沟道层141进行调制。
而且,所述第一氧化物薄膜沟道层141和所述第二氧化物薄膜沟道层142均掺杂有N、P和As元素中的一种或多种。通过掺杂上述元素,能够有效减少氧气在沟道层上的吸附。所述第一氧化物薄膜沟道层141和第二氧化物薄膜沟道层142均为非晶氧化物薄膜;在第一种实施方式中,所述第一氧化物薄膜沟道层141和第二氧化物薄膜沟道层142选用不同种类的氧化物半导体材料,例如第一氧化物薄膜沟道层141选用IGZO材料,第二氧化物薄膜沟道层142选用ITO材料;在第二种实施方式中,所述第一氧化物薄膜沟道层141和所述第二氧化物薄膜沟道层142选用相同种类的氧化物半导体材料,例如第一氧化物薄膜沟道层141和第二氧化物薄膜沟道层142均选用IGZO材料。
为了提高氧化物薄膜晶体管的可靠性,根据与栅电极12的靠近程度,对不同层的氧化物薄膜沟道层进行了区别处理。靠近栅电极的氧化物薄膜沟道层的载流子迁移率,大于远离栅电极的氧化物薄膜沟道层的载流子迁移率;靠近栅电极的氧化物薄膜晶体管的厚度小于或等于10纳米;远离栅电极的氧化物薄膜沟道层的含氧量,大于靠近栅电极的氧化物薄膜沟道层的含氧量。
具体到本发明实施例,第一氧化物薄膜沟道层141相对于第二氧化物薄膜沟道层142更靠近栅电极12,因此,第一氧化物薄膜沟道层141的载流子迁移率大于第二氧化物薄膜沟道层142的载流子迁移率;第一氧化物薄膜沟道层141的厚度小于或等于10纳米,优选地,第一氧化物薄膜沟道层141的厚度等于10纳米;第二氧化物薄膜沟道层142的含氧量大于第一氧化物薄膜沟道层141的含氧量。
所述源电极15设置在沟道层14的一端,所述漏电极16设置在沟道层14的另一端;所述源电极15覆盖第二氧化物薄膜沟道层142一部分、以及栅绝缘层13未被第一氧化物薄膜沟道层141和第二氧化物薄膜沟道层142的部分;所述漏电极16覆盖第二氧化物薄膜沟道层142一部分、以及栅绝缘层13未被第一氧化物薄膜沟道层141和第二氧化物薄膜沟道层142的部分。与栅电极12类似,所述源电极15和漏电极16可以选用用Au、Ag、Cu、Cr、Al、Mg和Mo等低阻抗金属材料中的一种或多种构成的合金,而且,所述源电极15和漏电极16也可以选用氧化物,例如氧化铟(In2O3)、氧化铟锡(In-Zn-O)等。
由上述实施例可见,本发明实施例提供的氧化物薄膜晶体管,基于底栅晶体管结构,沟道层包括至少两层氧化物薄膜沟道层;而且,所述氧化物薄膜沟道层均掺杂有N、P和As元素中的一种或多种。通过设置至少两层掺杂有N、P和As元素中的一种或多种的氧化物薄膜沟道层,由于上述元素掺杂能够有效的减弱氧气的吸附,从而防止氧化物薄膜晶体管的阈值电压漂移,有效提升氧化物薄膜晶体管的可靠性;而且,该结构的沟道层设计,还能够进一步提高氧化物薄膜晶体管的迁移率。
参见图2,为本发明实施例二提供的一种氧化物薄膜晶体管的结构示意图,如图2所示,所述氧化物薄膜晶体管为顶栅结构晶体管,包括衬底基板21、沟道层22、源电极23、漏电极24、栅绝缘层25和栅电极26;其中,所述沟道层22包括两层氧化物薄膜沟道层,即第三氧化物薄膜沟道层221和第四氧化物薄膜沟道层222。当然,需要说明的是,在本发明实施例中只设置了两层氧化物薄膜沟道层,本实施例仅是一示例性实施例,所述氧化物薄膜沟道层的层数可以为任意数值,例如为3层、4层等,在本发明中不做限定。
所述第三氧化物薄膜沟道层221设置在衬底基板21上,且第三氧化物薄膜沟道层221覆盖所述衬底基板21的一部分;所述第四氧化物薄膜沟道层222设置在所述第三氧化物薄膜沟道层221上。
所述源电极23设置在沟道层22的一端,所述漏电极24设置在沟道层22的另一端;所述源电极23覆盖第四氧化物薄膜沟道层222一部分、以及衬底基板21未被第三氧化物薄膜沟道层221和第四氧化物薄膜沟道层222的部分;所述漏电极24覆盖第四氧化物薄膜沟道层222一部分、以及衬底基板21未被第三氧化物薄膜沟道层221和第四氧化物薄膜沟道层222的部分。
所述栅绝缘层25覆盖于所述源电极23、漏电极24、所述第四氧化物薄膜沟道层222未被所述漏电极24和源电极23所覆盖的部分、以及所述衬底基板21上未被所述漏电极24、源电极23和所述第三氧化物薄膜沟道层221覆盖的部分。
所述栅电极26设置在所述栅绝缘层25上、与所述沟道层22相对应的位置,以使所述栅电极26能够对第三氧化物薄膜沟道层221和第四氧化物薄膜沟道层222进行控制。
在本发明实施例中,由于第四氧化物薄膜沟道层222相对于第三氧化物薄膜沟道层221更靠近栅电极26,因此,第四氧化物薄膜沟道层222的载流子迁移率大于第三氧化物薄膜沟道层221的载流子迁移率;第四氧化物薄膜沟道层222的厚度小于或等于10纳米,优选地,第四氧化物薄膜沟道层222的厚度等于10纳米;第三氧化物薄膜沟道层221的含氧量大于第四氧化物薄膜沟道层222的含氧量。
本发明实施例与实施例一相同部分可参见实施例一,在此不再赘述。
由上述实施例可见,本发明实施例提供的氧化物薄膜晶体管,基于顶栅晶体管结构,沟道层包括至少两层氧化物薄膜沟道层;而且,所述氧化物薄膜沟道层均掺杂有N、P和As元素中的一种或多种。通过设置至少两层掺杂有N、P和As元素中的一种或多种的氧化物薄膜沟道层,由于上述元素掺杂能够有效的减弱氧气的吸附,从而防止氧化物薄膜晶体管的阈值电压漂移,有效提升氧化物薄膜晶体管的可靠性;而且,该结构的沟道层设计,还能够进一步提高氧化物薄膜晶体管的迁移率
为了制备本发明实施例一所述的氧化物薄膜晶体管,参见图3,为本发明实施例三提供的一种氧化物薄膜晶体管的制备方法,如图3所示,该方法包括以下步骤:
步骤S101:在衬底基板上沉积栅电极。
参见图4,为本发明实施例提供的一种沉积栅电极后晶体管的结构示意图,在本发明实施例中,在衬底基板11上直流磁控溅射沉积栅电极12。
步骤S102:在栅电极上沉积栅绝缘层。
参见图5,为本发明实施例提供的一种沉积栅绝缘层后晶体管的结构示意图,在本发明实施例中,使用化学气相沉积生长一层栅极绝缘层13,优选地,所述栅绝缘层13的厚度为100纳米。当然,在具体实施时,所述栅绝缘层13的厚度可以根据实际晶体管设计需求,选择其他任意数值。
步骤S103:在栅绝缘层表面生长至少两层氧化物薄膜沟道层,且所述氧化物薄膜沟道层均掺杂有N、P和As中的一种或多种。
参见图6,为本发明实施例提供的一种沉积第一氧化物薄膜沟道层后晶体管的结构示意图,以及,参见图7,为本发明实施例提供的一种沉积第二氧化物薄膜沟道层后晶体管的结构示意图。在本发明实施例中,在栅绝缘层13表面以第一氧气和氩气比值,室温射频磁控溅射生长第一氧化物薄膜沟道层141;在第一氧化物薄膜沟道层141的表面,以第二氧气和氩气比值,室温射频磁控溅射生长第二氧化物薄膜沟道层142;其中,第一氧气和氩气比值小于第二氧气和氩气比值。优选地,所述第一氧气和氩气比值为1:3,第二氧气和氩气比值为3:1。
步骤S104:在氧化物薄膜沟道层的两端分别形成源电极和漏电极。
参见图8,为本发明实施例提供的一种沉积源漏极后晶体管的结构示意图,在第二氧化物薄膜沟道层142的表面直流磁控溅射形成源电极15和漏电极16,同时形成栅电极12的接触孔。
由上述实施例可见,本发明实施例提供的氧化物薄膜晶体管的制备方法,用于制备底栅晶体管结构的晶体管,沟道层包括至少两层氧化物薄膜沟道层;而且,所述氧化物薄膜沟道层均掺杂有N、P和As元素中的一种或多种。通过设置至少两层掺杂有N、P和As元素中的一种或多种的氧化物薄膜沟道层,由于上述元素掺杂能够有效的减弱氧气的吸附,从而防止氧化物薄膜晶体管的阈值电压漂移,有效提升氧化物薄膜晶体管的可靠性;而且,该结构的沟道层设计,还能够进一步提高氧化物薄膜晶体管的迁移率。
为了制备本发明实施例二所述的氧化物薄膜晶体管,参见图9,为本发明实施例四提供的一种氧化物薄膜晶体管的制备方法,如图9所示,该方法包括以下步骤:
步骤S201:在衬底基板上生长至少两层氧化物薄膜沟道层,且所述氧化物薄膜沟道层均掺杂有N、P和As中的一种或多种。
参见图10,为本发明实施例提供的一种沉积第三氧化物薄膜沟道层后晶体管的结构示意图,以及,参见图11,为本发明实施例提供的一种沉积第四氧化物薄膜沟道层后晶体管的结构示意图。在衬底基板21的表面射频磁控溅射生长第三氧化物薄膜沟道层221,通入氧气和氩气比为3:1,在室温下溅射;在第三氧化物薄膜沟道层221表面射频磁控溅射生长第四氧化物薄膜沟道层222,通入氧气和氩气比为1:3,在室温下溅射。
步骤S202:在氧化物薄膜沟道层上沉积源电极和漏电极。
参见图12,为本发明实施例提供的一种沉积源漏极后晶体管的结构示意图,在第四氧化物薄膜沟道层222的表面直流磁控溅射形成源电极23和漏电极24。
步骤S203:在源电极、漏电极、氧化物薄膜沟道层上未被源电极和漏电极覆盖的部分以及衬底基板上未被源电极、漏电极和氧化物薄膜沟道层覆盖的部分,沉积栅绝缘层。
参见图13,为本发明实施例提供的一种沉积栅绝缘层后晶体管的结构示意图,使用化学气相源电极23、漏电极24、第四氧化物薄膜沟道层222上未被源电极23和漏电极24覆盖的部分以及衬底基板21上未被源电极23、漏电极24和第三氧化物薄膜沟道层221覆盖的部分沉积生长一层栅极绝缘层25,优选地,所述栅绝缘层25的厚度为100纳米。
步骤S204:在栅绝缘层上沉积栅电极。
参见图14,为本发明实施例提供的一种沉积栅电极后晶体管的结构示意图,在本发明实施例中,在栅绝缘层25上直流磁控溅射沉积栅电极26。
本发明实施例与实施例三相同部分可参见实施例三,在此不再赘述。
由上述实施例可见,本发明实施例提供的氧化物薄膜晶体管的制备方法,用于制备顶栅晶体管结构的晶体管,沟道层包括至少两层氧化物薄膜沟道层;而且,所述氧化物薄膜沟道层均掺杂有N、P和As元素中的一种或多种。通过设置至少两层掺杂有N、P和As元素中的一种或多种的氧化物薄膜沟道层,由于上述元素掺杂能够有效的减弱氧气的吸附,从而防止氧化物薄膜晶体管的阈值电压漂移,有效提升氧化物薄膜晶体管的可靠性;而且,该结构的沟道层设计,还能够进一步提高氧化物薄膜晶体管的迁移率。
本发明实施例五还提供一种显示装置,该显示装置包括发光器件和上述实施例二和实施例三的氧化物薄膜晶体管,所述氧化物薄膜晶体管驱动所述发光器件。
本发明实施例六还提供一种照相装置,该照相装置包括述实施例二和实施例三的氧化物薄膜晶体管,所述氧化物薄膜晶体管作为照相装置曝光源的发光器件使用。
需要说明的是,本发明实施例一和实施例二仅是示例性实施例,该氧化物薄膜晶体管还可以采用其他结构,例如顶栅底接触或底栅底接触等,但是凡是使用上述实施例的双层或多层氧化物薄膜材料作为沟道层的晶体管,均应落入本发明的保护范围。
以上应用了具体个例对本发明进行阐述,只是用于帮助理解本发明,并不用以限制本发明。对于本发明所属技术领域的技术人员,依据本发明的思想,还可以做出若干简单推演、变形或替换。

Claims (15)

1.一种氧化物薄膜晶体管,其特征在于,包括沟道层,其中:
所述沟道层包括至少两层氧化物薄膜沟道层;
所述氧化物薄膜沟道层均掺杂有N、P和As元素中的一种或多种。
2.如权利要求1所述的氧化物薄膜晶体管,其特征在于,所述氧化物薄膜沟道层均由相同种类的氧化物半导体材料组成,且所述氧化物薄膜沟道层均为非晶氧化物薄膜。
3.如权利要求1所述的氧化物薄膜晶体管,其特征在于,靠近栅电极的氧化物薄膜沟道层的载流子迁移率,大于远离栅电极的氧化物薄膜沟道层的载流子迁移率。
4.如权利要求1所述的氧化物薄膜晶体管,其特征在于,靠近栅电极的氧化物薄膜晶体管的厚度小于或等于10纳米。
5.如权利要求1所述的氧化物薄膜晶体管,其特征在于,远离栅电极的氧化物薄膜沟道层的含氧量,大于靠近栅电极的氧化物薄膜沟道层的含氧量。
6.如权利要求1至5任一所述的氧化物薄膜晶体管,其特征在于,所述氧化物薄膜晶体管还包括:衬底基板、栅电极、栅绝缘层、源电极和漏电极,其中:
所述衬底基板上设置所述栅电极,且所述栅电极覆盖所述衬底基板表面的一部分;
所述栅绝缘层设置在所述栅电极和衬底基板上、且覆盖整个栅电极;
所述栅绝缘层上与栅极相对应位置设置所述沟道层;
所述沟道层的两端分别设置源电极和漏电极。
7.如权利要求1至5任一所述的氧化物薄膜晶体管,其特征在于,所述氧化物薄膜晶体管还包括:衬底基板、栅电极、栅绝缘层、源电极和漏电极,其中:
在所述衬底基板上设置所述沟道层,且所述沟道层覆盖所述衬底基板的一部分;
在所述沟道层的两端分别设置源电极和漏电极;
所述栅绝缘层覆盖于所述漏电极、源电极、所述沟道层未被所述漏电极和源电极所覆盖的部分以及所述衬底基板上未被所述漏电极、源电极和所述沟道层覆盖的部分;
所述栅电极设置在所述栅绝缘层上、与所述沟道层相对应的位置。
8.一种氧化物薄膜晶体管的制备方法,用于制备如权利要求6所述的氧化物薄膜晶体管,其特征在于,包括以下步骤:
在衬底基板上沉积栅电极;
在栅电极上沉积栅绝缘层;
在栅绝缘层表面生长至少两层氧化物薄膜沟道层,且所述氧化物薄膜沟道层均掺杂有N、P和As中的一种或多种;
在氧化物薄膜沟道层的两端分别形成源电极和漏电极。
9.如权利要求8所述的氧化物薄膜晶体管的制备方法,其特征在于,所述在栅绝缘层表面生长至少两层氧化物薄膜沟道层,包括:
在栅绝缘层表面以第一氧气和氩气比值,射频磁控溅射生长第一氧化物薄膜沟道层;
在第一氧化物薄膜沟道层的表面,以第二氧气和氩气比值,射频磁控溅射生长第二氧化物薄膜沟道层;
其中,第一氧气和氩气比值小于第二氧气和氩气比值。
10.如权利要求9所述的氧化物薄膜晶体管的制备方法,其特征在于,所述第一氧气和氩气比值为1:3,第二氧气和氩气比值为3:1。
11.一种氧化物薄膜晶体管的制备方法,用于制备如权利要求7所述的氧化物薄膜晶体管,其特征在于,包括以下步骤:
在衬底基板上生长至少两层氧化物薄膜沟道层,且所述氧化物薄膜沟道层均掺杂有N、P和As中的一种或多种;
在氧化物薄膜沟道层上沉积源电极和漏电极;
在源电极、漏电极、氧化物薄膜沟道层上未被源电极和漏电极覆盖的部分以及衬底基板上未被源电极、漏电极和氧化物薄膜沟道层覆盖的部分,沉积栅绝缘层;
在栅绝缘层上沉积栅电极。
12.如权利要求11所述的氧化物薄膜晶体管的制备方法,其特征在于,在衬底基板上生长至少两层氧化物薄膜沟道层,包括:
在衬底基板表面以第三氧气和氩气比值,射频磁控溅射生长第三氧化物薄膜沟道层;
在第三氧化物薄膜沟道层的表面,以第四氧气和氩气比值,射频磁控溅射生长第四氧化物薄膜沟道层;
其中,第三氧气和氩气比值大于第四氧气和氩气比值。
13.如权利要求12所述的氧化物薄膜晶体管的制备方法,其特征在于,所述第三氧气和氩气比值为3:1,第四氧气和氩气比值为1:3。
14.一种显示装置,其特征在于,包括发光器件和如权利要求1至7任一所述的氧化物薄膜晶体管,所述氧化物薄膜晶体管驱动所述发光器件。
15.一种照相装置,其特征在于,包括如权利要求1至7任一所述的氧化物薄膜晶体管。
CN201610894740.3A 2016-10-13 2016-10-13 氧化物薄膜晶体管及制备方法、显示装置及照相装置 Pending CN106298958A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610894740.3A CN106298958A (zh) 2016-10-13 2016-10-13 氧化物薄膜晶体管及制备方法、显示装置及照相装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610894740.3A CN106298958A (zh) 2016-10-13 2016-10-13 氧化物薄膜晶体管及制备方法、显示装置及照相装置

Publications (1)

Publication Number Publication Date
CN106298958A true CN106298958A (zh) 2017-01-04

Family

ID=57718027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610894740.3A Pending CN106298958A (zh) 2016-10-13 2016-10-13 氧化物薄膜晶体管及制备方法、显示装置及照相装置

Country Status (1)

Country Link
CN (1) CN106298958A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611085A (zh) * 2017-10-24 2018-01-19 深圳市华星光电半导体显示技术有限公司 Oled背板的制作方法
CN117457753A (zh) * 2023-11-20 2024-01-26 漳州市合琦靶材科技有限公司 一种双有源层铽掺杂氧化物薄膜晶体管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100006834A1 (en) * 2008-07-14 2010-01-14 Sun-Il Kim Channel layers and semiconductor devices including the same
CN103500764A (zh) * 2013-10-21 2014-01-08 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器
KR20140044598A (ko) * 2012-10-05 2014-04-15 한국전자통신연구원 박막 트랜지스터 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100006834A1 (en) * 2008-07-14 2010-01-14 Sun-Il Kim Channel layers and semiconductor devices including the same
KR20140044598A (ko) * 2012-10-05 2014-04-15 한국전자통신연구원 박막 트랜지스터 및 그 제조 방법
CN103500764A (zh) * 2013-10-21 2014-01-08 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PO-TSUN LIU ET AL: "Nitrogenated amorphous InGaZnO thin film transistor", 《APPL. PHYS. LETT .98》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611085A (zh) * 2017-10-24 2018-01-19 深圳市华星光电半导体显示技术有限公司 Oled背板的制作方法
WO2019080252A1 (zh) * 2017-10-24 2019-05-02 深圳市华星光电半导体显示技术有限公司 Oled背板的制作方法
US10658446B2 (en) 2017-10-24 2020-05-19 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method for manufacturing OLED backplane comprising active layer formed of first, second, and third oxide semiconductor layers
CN117457753A (zh) * 2023-11-20 2024-01-26 漳州市合琦靶材科技有限公司 一种双有源层铽掺杂氧化物薄膜晶体管及其制备方法

Similar Documents

Publication Publication Date Title
US8586979B2 (en) Oxide semiconductor transistor and method of manufacturing the same
CN105390551B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
CN104900654B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN107004721B (zh) 薄膜晶体管阵列基板
JP5339792B2 (ja) 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
JP5258475B2 (ja) 薄膜電界効果型トランジスタ
CN104681629B (zh) 薄膜晶体管、阵列基板及其各自的制备方法、显示装置
Hong et al. Reduction of negative bias and light instability of a-IGZO TFTs by dual-gate driving
JP2009224479A (ja) 薄膜電界効果型トランジスタおよびその製造方法
CN102244005A (zh) 氧化物薄膜晶体管及其制造方法
JP2010021555A (ja) トランジスタ
KR101901251B1 (ko) 산화물 반도체 박막트랜지스터 및 그의 제조 방법
JP2010103451A (ja) 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
CN106537567A (zh) 晶体管、显示装置和电子设备
CN106169480A (zh) 具有高可靠性金属氧化物半导体材料的薄膜晶体管基板
CN106971944A (zh) 金属氧化物薄膜晶体管的制备方法及其结构
Cao et al. Tin oxide-based thin-film transistors and their circuits
CN102420289A (zh) 一种掺钽氧化物半导体材料及其制备方法和应用
CN106057825A (zh) Oled显示装置的阵列基板及其制造方法
CN106298958A (zh) 氧化物薄膜晶体管及制备方法、显示装置及照相装置
CN103268918B (zh) 双极性薄膜晶体管及其制造方法
KR101405257B1 (ko) 산화물 반도체 스퍼터링용 타겟, 및 이를 이용한 박막 트랜지스터 제조방법
CN101562196A (zh) 多源共漏薄膜晶体管及其制备方法
Wang et al. P‐2: High Mobility Zinc Oxynitride TFT for AMOLED
KR101600051B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170104