CN106169480A - 具有高可靠性金属氧化物半导体材料的薄膜晶体管基板 - Google Patents

具有高可靠性金属氧化物半导体材料的薄膜晶体管基板 Download PDF

Info

Publication number
CN106169480A
CN106169480A CN201610334301.7A CN201610334301A CN106169480A CN 106169480 A CN106169480 A CN 106169480A CN 201610334301 A CN201610334301 A CN 201610334301A CN 106169480 A CN106169480 A CN 106169480A
Authority
CN
China
Prior art keywords
thin film
film transistor
oxide semiconductor
base plate
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610334301.7A
Other languages
English (en)
Other versions
CN106169480B (zh
Inventor
权章渊
裵鐘旭
白朱爀
朴坰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IND ACADEMIC COOP
LG Display Co Ltd
Original Assignee
IND ACADEMIC COOP
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IND ACADEMIC COOP, LG Display Co Ltd filed Critical IND ACADEMIC COOP
Publication of CN106169480A publication Critical patent/CN106169480A/zh
Application granted granted Critical
Publication of CN106169480B publication Critical patent/CN106169480B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02584—Delta-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开内容涉及一种具有包括金属氧化物半导体材料的高可靠性氧化物半导体材料的薄膜晶体管基板。一种薄膜晶体管基板，包括：基板；设置在基板上的栅极电极；包括氧化物半导体材料的半导体层，所述氧化物半导体材料结合有铟、镓和锌中的一或多个、氧和掺杂材料。所述掺杂材料可以是15族或16族气体元素。所述半导体层具有经由栅极绝缘层与栅极电极重叠的沟道区域、从沟道区域的一侧延伸的源极区域、从沟道区域的另一侧延伸的漏极区域、连接至源极区域的源极电极、以及连接至漏极区域的漏极电极。

Description

具有高可靠性金属氧化物半导体材料的薄膜晶体管基板
技术领域
本公开内容涉及一种具有包括金属氧化物半导体材料的高可靠性氧化物半导体材料的薄膜晶体管(或“TFT”)基板。尤其是，本公开内容涉及一种具有掺杂诸如氮的气体杂质元素的金属氧化物半导体材料，例如氧化铟镓锌材料的TFT基板。
背景技术
如今，随着许多便携式应用设备，诸如移动电话、个人数字助理和笔记本电脑被广泛使用，开发了各种平板显示装置来克服阴极射线管的一些缺陷，诸如重量重和体积大。平板显示装置包括液晶显示装置(或LCD)、场发射显示器(或FED)、等离子显示面板(或PDP)和有机发光二极管显示器(或OLED)。由于适合大规模生产技术、驱动部件的简易性、高质量&高分辨率显示和/或低功耗，包括液晶显示器和/或有机发光二极管显示器的平板显示器采用具有以矩阵方式排列的多个薄膜晶体管的基板，所以其称为“有源矩阵型薄膜晶体管基板”。
主要使用的有源矩阵型薄膜晶体管基板使用非晶硅薄膜晶体管作为用于驱动像素的开关元件。因为非晶硅薄膜晶体管具有低的制造价格以及比其他薄膜晶体管相对低的温度工艺的一些优点，所以它们被广泛应用于平板显示器的薄膜晶体管基板的开关元件。
然而，因为非晶硅材料具有比其他材料低的迁移率和差的静电特性(或“恒流特性”)，所以使用它们作为开关元件的大面积显示器很难确保优良质量。为克服非晶硅元件的这些缺点，具有多晶硅材料的薄膜晶体管应用于平板显示器。包括多晶硅材料的薄膜晶体管基板还具有诸如昂贵的制造价格、难以在基板的整个表面上确保半导体材料的均匀特性、以及非常高的温度制造工艺之类的缺点。此外，多晶硅材料的静电特性不比非晶硅材料的静电特性好，而是处于相似的水平。
为克服这些问题，近来，提出了包括氧化物半导体材料的氧化物薄膜晶体管来应用于平板显示器。由于氧化物薄膜晶体管可在低温工艺中制造并且静电特性比非晶硅材料和多晶硅材料好得多，所以得到具有较好性质和特性且价格较低的用于平板显示器的薄膜晶体管成为可能。
对于氧化物半导体中目前关注的材料来说，存在基于氧化锌的一些材料，诸如氧化铟锌(或“IZO”)、氧化铟镓锌(或“InGaZO”)、和/或氧化铟锡锌(或“ITZO”)。特别是，非晶的氧化铟镓锌(或“a-InGaZO4：a-IGZO”)是最好的材料之一。由于可使用与用于具有较好质量的非晶硅薄膜晶体管基板相同的工艺和设备来制造a-IGZO薄膜晶体管基板，所以不需要针对制造和/或制备设备的投资。就是说，可照样使用常规使用的设备。针对a-IGZO的沉积方法，在各种方法之中溅射方法对于商业化是最好的。
对于具有氧化物半导体材料的薄膜晶体管来说，可应用顶部栅极结构和底部栅极结构。当底部栅极结构应用于氧化物薄膜晶体管时，可考虑背沟道蚀刻型和蚀刻阻止部型。尤其是，蚀刻阻止部型对于获得高质量是较好的。
尽管IGZO半导体材料具有一些优点，但它们也具有一些缺点。例如，当被使用较长时间，氧化物半导体薄膜晶体管的特性和/或可靠性劣化。注意到，该劣化是由于氧化物半导体材料的层中缺陷引起的。
存在一些常规方法来确保包括金属氧化物半导体材料的薄膜晶体管的可靠性。例如，将氧化物半导体材料与外部材料隔离或者对氧化物半导体材料执行等离子处理。然而，这些方法不是根本的方案。此外，这些方法需要额外的工艺和/或昂贵的设备。
例如，提出了一种在沉积IGZO薄膜之后执行等离子处理的方法。该方法需要额外的等离子处理设备，使得需要额外的制造价格并且制造时间更长。此外，IGZO膜可能被等离子处理工艺损害。在等离子处理之后可能需要恢复工艺，这会增加制造时间和成本。
对于另一个方法，通过在IGZO表面上沉积氧化铝(Al2O3)层，可改善IGZO的可靠性。在此情形中，由于在形成IGZO半导体层之后增加用于沉积氧化铝层的工艺，所以用于制造装置的成本和时间增加。尽管氧化铝层可保护IGZO免于引起可靠性劣化的外来氧，但不能解决IGZO薄膜自身的缺陷引起的可靠性劣化。
对于再一个方法，在高氧气压力下的热处理。该方法用于通过减少作为IGZO薄膜自身缺陷的原因之一的氧空位(oxygen vacancy)改善可靠性。由于该方法需要专门的氧热处理设备，所以需要用于该热处理的成本和时间。此外，由于氧粒子被植入IGZO半导体材料中，所以IGZO半导体材料的性能可能变化。在氧占据IGZO材料中的空位的情形中，电子迁移率可能显著劣化。
因而，为了制造具有氧化物半导体材料的薄膜晶体管和/或薄膜晶体管基板，需要一种用于解决由于氧化物半导体材料的特性而导致的缺陷的方法。此外，该方法应当改善氧化物半导体材料的可靠性而不需要用于制造具有氧化物半导体材料的装置的任何额外成本和工艺步骤。
发明内容
为了克服上述缺陷，本公开内容的一个目的是提出一种具有高可靠性的金属氧化物半导体材料的薄膜晶体管基板。本公开内容的另一个目的是提出一种薄膜晶体管基板，该薄膜晶体管基板通过改善金属氧化物半导体材料的深能级缺陷条件，确保恒流应力条件下的高可靠性。
为了实现上述目的，本公开内容提出了一种薄膜晶体管基板，包括：基板；设置在所述基板上的栅极电极；包括氧化物半导体材料的半导体层，所述氧化物半导体材料结合有铟、镓和锌中的任意一个、氧和掺杂材料，其中所述半导体层具有经由栅极绝缘层与所述栅极电极重叠的沟道区域、从所述沟道区域的一侧延伸的源极区域、以及从所述沟道区域的另一侧延伸的漏极区域；连接至所述源极区域的源极电极；连接至所述漏极区域的漏极电极；覆盖所述源极电极和所述漏极电极的钝化层；和设置在所述钝化层上并且连接至所述漏极电极的像素电极。
在一个实施方式中，铟、镓和锌中的所述任意一个的含量以及氧的含量之和为所述氧化物半导体材料的95到99原子％，并且所述掺杂材料的含量为所述氧化物半导体材料的1到5原子％。
在一个实施方式中，所述掺杂材料是15族元素和16族元素中的任意一个。
在一个实施方式中，所述掺杂材料包括氮(N)、磷(P)、氟(F)、硒(Se)和碲(Te)中的任意一个。
在一个实施方式中，所述掺杂材料被包括为键合至铟、镓和锌中的任意一个。
实施方式还涉及一种薄膜晶体管基板，包括基板、设置在所述基板上的栅极电极、和半导体层。所述半导体层包括沟道区域，所述沟道区域的至少一部分与所述栅极电极重叠且包括第一氧化物半导体材料，所述第一氧化物半导体材料是氧、掺杂材料、以及铟、镓和锌中的一或多个的组合。所述薄膜晶体管基板还包括从所述沟道区域的一侧延伸的源极区域、以及从所述沟道区域的另一侧延伸的漏极区域。栅极绝缘层位于所述栅极电极和所述半导体层之间的。源极电极连接至所述源极区域的至少一部分，漏极电极连接至所述漏极区域的至少一部分。
在一个实施方式中，所述氧以及铟、镓和锌中的所述一或多个的总和在所述第一氧化物半导体材料中为95到99原子％，所述掺杂材料在所述第一氧化物半导体材料中为1到5原子％。
在一个实施方式中，所述掺杂材料是15族元素或16族元素中的任一种。
在一个实施方式中，所述掺杂材料包括选自由氮(N)、磷(P)、氟(F)、硒(Se)和碲(Te)组成的组的任一个。
在一个实施方式中，所述掺杂材料键合至铟、镓和锌中的所述一或多个。
在一个实施方式中，所述源极区域和所述漏极区域包括所述第一氧化物半导体材料。
在一个实施方式中，所述源极区域和所述漏极区域包括第二氧化物半导体材料，所述第二氧化物半导体材料是氧以及铟、镓和锌中的一或多个的组合，而没有所述第一氧化物半导体材料中的所述掺杂材料。
在一个实施方式中，所述源极区域的至少一部分和所述漏极区域的至少一部分被导电化。
实施方式还涉及一种薄膜晶体管基板的形成方法。在基板上形成栅极电极。形成半导体层。所述半导体层包括沟道区域、从所述沟道区域的一侧延伸的源极区域、以及从所述沟道区域的另一侧延伸的漏极区域。所述沟道区域的至少一部分与所述栅极电极重叠且包括第一氧化物半导体材料，所述第一氧化物半导体材料是氧、掺杂材料、以及铟、镓和锌中的一或多个的组合。在所述栅极电极和所述半导体层之间形成栅极绝缘层。形成源极电极以连接至所述源极区域的至少一部分，形成漏极电极以连接至所述漏极区域的至少一部分。
在一个实施方式中，随着在腔室中暴露至氧气和所述掺杂材料的气体，在所述基板上沉积铟、镓和锌中的所述一或多个。
在一个实施方式中，通过溅射来自铟靶材、镓靶材和锌靶材中的一或多个，沉积铟、镓和锌中的所述一或多个。
在一个实施方式中，所述掺杂材料的气体量是所述腔室中的总气体量的50％到70％。
在一个实施方式中，所述氧以及铟、镓和锌中的所述一或多个的总和在所述第一氧化物半导体材料中为95到99原子％，所述掺杂材料在所述第一氧化物半导体材料中为1到5原子％。
在一个实施方式中，所述掺杂材料是15族元素或16族元素中的任一种。
在一个实施方式中，所述掺杂材料包括选自由氮(N)、磷(P)、氟(F)、硒(Se)和碲(Te)组成的组的任一个。
在一个实施方式中，所述掺杂材料键合至铟、镓和锌中的所述一或多个。
在一个实施方式中，对所述源极区域和所述漏极区域的至少一部分施加等离子处理以将所述源极区域和所述漏极区域的所述部分导电化。
在一个实施方式中，在所述基板上沉积所述第一氧化物半导体材料的层。将所述第一氧化物半导体材料的所述层构图以形成所述半导体层的所述沟道区域、所述源极区域和所述漏极区域。
在一个实施方式中，形成所述沟道区域。沉积第二氧化物半导体材料的层，所述第二氧化物半导体材料是氧以及铟、镓和锌中的一或多个的组合，而没有所述掺杂材料。将所述第二氧化物半导体材料的所述层构图以形成所述半导体层的所述源极区域和所述漏极区域。
本公开内容提出了一种具有氧化物半导体材料的薄膜晶体管基板，在所述氧化物半导体材料中，15(或5A)族元素或16(或6A)族元素中的任意一种材料，诸如氮气被掺杂到金属氧化物半导体材料中，以改善氧空位导致的缺陷。包括被掺杂的金属氧化物半导体材料的薄膜晶体管和/或薄膜晶体管基板具有在恒流应力条件下特性不变的高可靠性。此外，在制造金属氧化物半导体层的方法中，由于使用目前安装的设备掺杂诸如氮之类的材料，所以可获得高可靠性的金属氧化物半导体元件，而不增加制造成本和/或制造工艺的复杂性。
附图说明
给本发明提供进一步理解并且并入本说明书组成本说明书一部分的附图图解了本发明的实施方式，并与说明书一起用于描述本公开内容的原理。
在附图中：
图1是图解氧化铟镓锌(IGZO)半导体材料的能级的示意图。
图2A是图解根据现有技术的氧化铟镓锌(IGZO)半导体材料的结构的示意图。
图2B是图解根据本公开内容的掺杂氮的氧化铟镓锌(IGZO)半导体材料的结构的示意图。
图3A和3B是图解根据本公开内容的掺杂氮的氧化铟镓锌(IGZO)半导体材料的可靠性的图表。
图4是图解在恒流应力条件下，根据本公开内容的掺杂氮的IGZO与根据现有技术的IGZO的特性之间的比较图表。
图5是图解根据本公开内容第一实施方式的薄膜晶体管基板的结构的平面图。
图6是图解沿图5中的线I-I’的薄膜晶体管基板的结构的剖面图。
图7是图解根据本公开内容第二实施方式的薄膜晶体管基板的结构的平面图。
图8是图解沿图7中的线II-II’的薄膜晶体管基板的结构的剖面图。
图9是图解根据本公开内容的薄膜晶体管基板的制造方法的流程图。
具体实施方式
将参照附图解释本公开内容的优选实施方式。在整个详细描述中相似的参考标记表示相似的元件。然而，本公开内容不受这些实施方式限制，而是在不改变技术精神的情况下可应用各种变化或修改。在下面的实施方式中，考虑到便于解释而选择了元件的名称，从而它们可能不同于实际的名称。
参照图1，将解释作为金属氧化物半导体材料之一的氧化铟镓锌(IGZO)劣化的原因。图1是图解氧化铟镓锌(IGZO)半导体材料的能级(或“能带隙”)的示意图。IGZO是其中铟(In)、镓(Ga)和/或锌(Zn)与氧键合的半导体材料之一。价带与导带之间的带隙能ΔEVC为大约3.4eV，如图1中所示。
为了形成IGZO薄膜，优选的工艺是溅射方法。因此，IGZO薄膜具有其中氧化铟、氧化镓和氧化锌彼此链接的复杂结构。由于铟、镓和锌的氧键合倾向(或“键合能”)彼此不同，所以存在其中铟、镓和锌中的一些未与氧键合的一些氧空位。该氧空位在能级中可表现为形成在价带附近的“深能级”。深能级与导带之间的能量差ΔEDC为大约2.4eV。IGZO的深能级具有比价带稍高的能级。因此，价带能级处的电子能够很容易跃迁至深能级。然后，通过较低的能量，电子能够跃迁至导带。结果，IGZO的载流子迁移率非常高。
然而，当用于沟道元件的包括IGZO的薄膜晶体管被长时间使用或者暴露于非常强的光时，IGZO的迁移率特性可能劣化。注意到主要原因之一是，引起“深能级”的氧空位(或缺陷状态)将增加，然后从价带跃迁至“深能级”的电子可能被俘获到“深能级”中，因而这些被俘获的电子可能妨碍到导带的跃迁。换句话说，如果形成“深能级”的缺陷数量太大，所以使得从价带跃迁的电子并未跃迁至导带，而是仍保留在“深能级”中。这称为“深能级陷阱”。
为了解决深能级陷阱，一个方法是有效控制氧空位的量的氧植入法。然而，在该情形中，“深能级”可能消失，使得IGZO的载流子迁移率劣化。
在本公开内容中，代替填充氧空位的氧植入法，与氧相似的15(或5A)族气体元素或16(或6A)族气体元素被掺杂到IGZO中，用来将“深能级”保持在最佳条件。例如，氮(N)、磷(P)、氟(F)、硒(Se)或碲(Te)被掺杂到IGZO中，使得薄膜晶体管由掺杂杂质的金属氧化物半导体材料制成。
尤其是，本公开内容提出了一种在使用溅射工艺形成IGZO层的过程中将杂质掺杂到IGZO层中的方法。例如，随着氮气被提供至沉积室，可在基板上形成掺杂氮的IGZO层。下文中，将使用氮作为代表性的掺杂材料。对于普通技术人员来说，很显然可代替氮气而使用任何15(或5A)族元素和/或16(或6A)族元素。
本公开内容不是提出一种具有新材料，诸如氮与IGZO结合的IGZON的薄膜晶体管或用于制造薄膜晶体管的方法。在本公开内容中，形成具有掺杂氮的IGZO(或“掺杂N的IGZO”)的薄膜，其中具有“深能级”的缺陷量被控制在适当数量。
对于使用溅射工艺形成IGZO薄膜的情形来说，基板安装在真空室中并且铟、镓和锌安装在靶位置处。随着氩(Ar)气和氧(O)气提供到真空室中的同时，对靶执行溅射工艺。在本公开内容中，氮(N)气被进一步提供到真空室中。因此，随着在腔室中暴露至氧气和掺杂材料的气体，在基板上沉积选自铟、镓和锌的一或多个。结果，将在基板上沉积掺杂N的IGZO薄膜。
图2A是图解根据现有技术的氧化铟镓锌(IGZO)半导体材料的结构的示意图。图2B是图解根据本公开内容的掺杂氮的氧化铟镓锌(IGZO)半导体材料的结构的示意图。参照图2A，由于铟、镓和锌彼此键合或者与氧键合，所以形成氧化铟镓锌(IGZO)。然而，可能存在其中用于与氧键合的一些位置未被氧占据的一些氧空位。在此，图2A中所示的键合关系仅仅是为了便于解释。
参照图2B，当铟、镓和锌彼此键合或者键合至氧以形成氧化铟镓锌材料时，通过添加氮，氮占据在一些氧空位中。氮粒子不是占据所有氧空位，而是优选氮粒子占据氧空位的60％到80％。
在本公开内容中，通过将氮掺杂到IGZO中，氮键合至一些氧空位。在此，如果所有的氧空位被氮填充，则电子迁移率将显著劣化。因此，优选的是应当保留最佳量的氧空位。例如，氧空位的80％将被恢复(填充)，并且氧空位的20％可保留在空位条件。为此，在改变氮气量与整个气体量的比率来形成每一掺杂N的IGZO薄膜之后，测量多个掺杂N的IGZO薄膜的特性。
通过改变腔室中氮气量(腔室中氮原子的原子成分)与整个气体量的比率，诸如0％、25％、50％、60％和70％，形成具有100nm厚度的掺杂N的IGZO薄膜。根据氮气量测量掺杂N的IGZO薄膜的特性、组成比率，测量结果如表1所示。
[表1]
掺杂气体比率 0％ 25％ 50％ 60％ 70％
铟含量(原子％) 22.0 21.3 23.0 21.7 24.2
镓含量(原子％) 12.8 16.1 13.7 11.5 12.0
锌含量(原子％) 6.4 7.3 5.8 6.3 6.3
氧含量(原子％) 58.8 54.5 56.3 55.5 56.5
氮的掺杂含量(原子％) 0.0 0.8 1.2 5.0 1.0
对于根据上面各个条件形成的每一掺杂N的IGZO来说，测量了在恒流应力(或“静电应力”)条件下的可靠性变化。得到如图3A和3B中所示的结果。图3A是图解在没有入射光的情况下在正偏压应力条件下的特性变化的图表集。图3B是在有入射光的情况下在正偏压应力条件下的特性变化的图表集。
参照图3A和3B，显示出掺杂N的IGZO具有显著改善的可靠性。图3A和3B是图解掺杂N的IGZO的可靠性的图表。根据图3A，在没有入射光的情况下，可靠性得到改善。根据图3B，在有入射光的情况下，可靠性也得到改善。特别是，对于50％到70％的氮气比率来说，可靠性显著改善。因而，当氮在IGZO中的掺杂含量(或“量”)为1原子％到5原子％时，可靠性被优化。考虑到制造工艺，优选的是，氮在IGZO中的掺杂含量为1原子％到2原子％。在此，“原子％”是用于元素含量的单位，也可选择性使用“％”。
根据掺杂N的IGZO的可靠性特性，得到图4中所示的图表。图4是图解在恒流应力条件下，根据本公开内容的掺杂氮的IGZO与根据现有技术的常规IGZO的特性之间的比较图表。参照图4，在没有入射光的情况下，可靠性改善了大约77％，而在有入射光的情况下可靠性改善了大约83％。
下文中，将解释具有掺杂N的IGZO的薄膜晶体管基板的一些例子。根据本公开内容的具有掺杂N的IGZO的薄膜晶体管基板可应用于液晶显示器或有机发光二极管显示器。尤其是，由于IGZO的高迁移率特性，其非常适合于需要高速驱动特性的显示器。由于IGZO是非晶状态，所以利用IGZO半导体特性的一致性品质，可在整个大面积基板上方形成IGZO薄膜。此外，由于在非晶状态中沉积IGZO薄膜，所以在同样也是非晶状态的玻璃基板或塑料基板上沉积IGZO薄膜之后，IGZO薄膜的特性不会改变或偏移。因此，更适合获得用于具有高迁移率特性的平板显示器的薄膜晶体管基板。
下文中，将解释包括掺杂N的IGZO(掺杂N的氧化铟镓锌)的薄膜晶体管基板的一些优选实施方式。在此，将关注液晶显示器。然而，这些实施方式不仅仅限于液晶显示器，而是可适用于使用掺杂N的IGZO薄膜晶体管基板的任何类型的显示器。
<第一实施方式>
下文中，将解释其中掺杂N的IGZO被用于半导体层的薄膜晶体管基板的第一实施方式。图5是图解根据本公开内容第一实施方式的薄膜晶体管基板的结构的平面图。图6是图解沿图5中的线I-I’的薄膜晶体管基板的结构的剖面图。
根据图5和6，根据本公开内容第一实施方式的薄膜晶体管基板包括：在下基板SUB上彼此交叉并且之间具有栅极绝缘层GI的栅极线GL和数据线DL、以及设置在栅极线GL和数据线DL的每个交叉区域处的薄膜晶体管T。通过栅极线GL和数据线DL的交叉结构限定出像素区域。在像素区域中，像素电极PXL和公共电极COM形成为彼此重叠并且在它们之间具有钝化层PAS，从而在像素电极PXL和公共电极COM之间形成边缘电场。像素电极PXL可具有与像素区域的形状对应的矩形形状。公共电极COM可形成为彼此平行设置的多个分段的条带。亦或，像素电极PXL和公共电极COM的形状可以彼此互换。
公共电极COM连接或链接至设置为与栅极线GL平行的公共线CL。公共电极COM被提供用于形成驱动液晶层的电场的基准电压(或“公共电压”)。
响应于被提供至栅极线GL的栅极信号，薄膜晶体管T可将来自数据线DL的像素信号充电至像素电极PXL并且保持像素电极PXL上的像素信号。薄膜晶体管T包括从栅极线GL分支的栅极电极G、从数据线DL分支的源极电极S、与源极电极S面对并且连接至像素电极PXL的漏极电极D、以及半导体层A。半导体层A具有沟道区域，沟道区域限定在源极电极S与漏极电极D之间且与栅极绝缘层GI上的栅极电极G重叠。此外，可在半导体层A与源极电极S之间以及半导体层A与漏极电极D之间形成欧姆层，用来确保它们之间的欧姆接触。
特别是，半导体层A包括根据本公开内容的掺杂N的IGZO(或“掺杂N的氧化铟镓锌”)。由于掺杂N的IGZO的高载流子迁移率特性，需要大量充电电容来驱动液晶的大面积薄膜晶体管基板可形成为具有出色的特性和性能。为了确保氧化物半导体材料的稳定性，可进一步包括蚀刻阻止部ES，蚀刻阻止部ES覆盖氧化物半导体层A的上表面，用来保护氧化物半导体层A免于蚀刻剂。详细地说，当形成源极电极S和漏极电极D时，蚀刻剂可能侵蚀暴露在源极电极S与漏极电极D之间的氧化物半导体层A。为了保护半导体层A免于该蚀刻剂，优选的是在沉积源极-漏极金属材料之前在半导体层上形成蚀刻阻止部ES。
在栅极线GL的一端处形成用于从外部装置接收栅极信号的栅极焊盘GP。栅极焊盘GP可通过贯穿栅极绝缘层GI和钝化层PAS的栅极焊盘接触孔GPH与栅极焊盘端子GPT接触。此外，在数据线DL的一端处形成用于从外部装置接收像素信号的数据焊盘DP。数据焊盘DP可通过贯穿钝化层PAS的数据焊盘接触孔DPH与数据焊盘端子DPT接触。
像素电极PXL形成在栅极绝缘层GI上并且连接至漏极电极D。公共电极COM形成在覆盖像素电极PXL的钝化层PAS上，使得公共电极COM与像素电极PXL重叠。在像素电极PXL与公共电极COM之间形成边缘电场，使得设置在薄膜晶体管基板与滤色器基板之间的液晶层的液晶分子由于液晶分子的介电各向异性而旋转。根据液晶分子的旋转量，像素区域的光透射率不同，然后可呈现出视频图像。
<第二实施方式>
下文将解释其中掺杂N的IGZO被用于半导体层的薄膜晶体管基板的第二实施方式。图7是图解根据本公开内容第二实施方式的薄膜晶体管基板的结构的平面图。图8是图解沿图7中的线II-II’的薄膜晶体管基板的结构的剖面图。
根据图7和8，根据本公开内容第二实施方式的薄膜晶体管基板包括：在下基板SUB上彼此交叉并且之间具有栅极绝缘层GI的栅极线GL和数据线DL、以及设置在栅极线GL和数据线DL的每个交叉区域处的薄膜晶体管T。通过栅极线GL和数据线DL的交叉结构限定出像素区域。在像素区域中，像素电极PXL和公共电极COM形成为彼此重叠并且在它们之间具有钝化层PAS，从而在像素电极PXL和公共电极COM之间形成边缘电场。像素电极PXL可具有与像素区域的形状对应的矩形形状。公共电极COM可形成为彼此平行设置的多个分段的条带。亦或，像素电极PXL和公共电极COM的形状可以彼此互换。
公共电极COM连接或链接至设置为与栅极线GL平行的公共线CL。公共电极COM被提供用于形成驱动液晶层的电场的基准电压(或“公共电压”)。
响应于被提供至栅极线GL的栅极信号，薄膜晶体管T可将来自数据线DL的像素信号充电至像素电极PXL并且保持像素电极PXL上的像素信号。薄膜晶体管T包括从数据线DL分支的源极电极S、与源极电极S面对并且连接至像素电极PXL的漏极电极D、设置在源极电极S与漏极电极D之间的半导体沟道层或沟道区域CA、以及位于覆盖半导体沟道层CA的栅极绝缘层GI上并与半导体沟道层CA重叠的栅极电极G。栅极电极G从栅极线GL分支或者连接至栅极线GL。
在第二实施方式中，半导体层包括两部分：一部分是半导体沟道层或沟道区域CA，另一部分是源极-漏极区域SA和DA。特别是，半导体沟道层CA包括根据本公开内容的掺杂N的IGZO(或“掺杂N的氧化铟镓锌”)。半导体沟道层CA的大部分与栅极电极G重叠，用来限定出沟道区域。通过对氧化物半导体材料的等离子处理，在两个端部处连接至半导体沟道区域CA的半导体层的第二部分被导电化并被定义为源极区域SA和漏极区域DA。源极区域SA通过源极接触孔SH连接至源极电极S。漏极区域DA通过漏极接触孔DH连接至漏极电极D。
第二实施方式的氧化物半导体层被划分为连接至源极电极S的源极区域SA、连接至漏极电极D的漏极区域DA、以及位于源极区域SA与漏极区域DA之间并与栅极电极G重叠的半导体沟道层CA。详细地说，作为一个例子，在基板SUB上形成包括掺杂N的IGZO的氧化物半导体层，然后在氧化物半导体层的两个端部处执行等离子处理。结果，两个端部被定义为源极区域SA和漏极区域DA，而氧化物半导体层的中部被定义为半导体沟道层或沟道区域CA。在另一个例子中，如图8中所示，沉积诸如IGZO(不是“掺杂N的IGZO”)之类的氧化物半导体材料，然后该氧化物半导体材料通过等离子处理被导电化。通过将导电化的半导体材料构图，形成源极区域SA和漏极区域DA。在具有源极-漏极区域SA-DA的基板SUB上，使用掺杂N的IGZO形成半导体沟道层CA。或者，可在形成源极区域SA和漏极区域DA之前形成半导体沟道层CA。
在第二实施方式中，通过重叠在栅极绝缘层GI上的栅极电极G的形状限定出半导体沟道层CA。沟道层CA的两个端部，源极区域SA和漏极区域DA分别连接至源极电极S和漏极电极D，但它们不与栅极电极G重叠。源极电极S和漏极电极D设置为与栅极电极G分离，使得源极-漏极电极S和D不与栅极电极G重叠。由于在栅极电极G与源极-漏极电极S和D之间不存在寄生电容，所以可获得高质量的薄膜晶体管基板。
在栅极线GL的一端处形成用于从外部装置接收栅极信号的栅极焊盘GP。栅极焊盘GP可通过贯穿第二绝缘层IN2和第一绝缘层IN1的栅极焊盘接触孔GPH与栅极焊盘端子GPT接触。此外，在数据线DL的一端处形成用于从外部装置接收像素信号的数据焊盘DP。数据焊盘DP可通过贯穿第二绝缘层IN2和第一绝缘层IN1的数据焊盘接触孔DPH与数据焊盘端子DPT接触。
在包括掺杂N的IGZO的薄膜晶体管T上方，沉积第一绝缘层IN1。在第一绝缘层IN1上形成通过贯穿第一绝缘层IN1的像素接触孔PH连接至漏极电极D的像素电极PXL。在像素电极PXL上方沉积第二绝缘层IN2。在第二绝缘层IN2上形成与像素电极PXL重叠的公共电极COM。在像素电极PXL与公共电极COM之间形成边缘电场，使得设置在薄膜晶体管基板与滤色器基板之间的液晶层的液晶分子由于液晶分子的介电各向异性而旋转。根据液晶分子的旋转量，像素区域的光透射率不同，然后可呈现出视频图像。
在上面的实施方式中，解释了将包括掺杂N的IGZO的薄膜晶体管基板应用于液晶显示器。注意，根据本公开内容实施方式的薄膜晶体管基板能够应用于包括场发射显示器、等离子显示面板和有机发光二极管显示器的任何类型的平板显示器。
图9是图解根据本公开内容的薄膜晶体管基板的制造方法的流程图。
902，在基板上形成栅极电极。904，在栅极电极上或下形成半导体层。半导体层可具有沟道区域、源极区域和漏极区域。至少半导体层的沟道区域可包括氧化物半导体材料，该氧化物半导体材料是氧、掺杂材料、以及铟、镓和锌的一或多个的组合。半导体层可由包含掺杂材料的氧化物半导体材料形成。或者，沟道区域可由包含掺杂材料的氧化物半导体材料形成，且源极区域和漏极区域可由不包含掺杂材料的氧化物半导体材料形成。
906，在栅极电极和半导体层之间形成栅极绝缘层。908，形成源极电极和漏极电极以分别连接至源极区域的至少一部分和漏极区域的至少一部分。
尽管参照附图详细描述了本发明的实施方式，但本领域技术人员将理解，在不改变本发明的技术精神或实质特征的情况下，本发明能够以其他特定形式实现。因此，应当注意，前述实施方式在所有方面都仅仅是示例性的，不解释为限制本发明。本发明的范围由所附权利要求限定，而不是由本发明的详细说明书限定。在权利要求的含义和范围内进行的所有变化或修改或它们的等同物应当解释为落在本发明的范围内。

Claims (8)

1.一种薄膜晶体管基板，包括：
基板；
设置在所述基板上的栅极电极；
半导体层，所述半导体层包括：
沟道区域，所述沟道区域的至少一部分与所述栅极电极重叠且包括第一氧化物半导体材料，所述第一氧化物半导体材料是氧、掺杂材料、以及铟、镓和锌中的一或多个的组合；
从所述沟道区域的一侧延伸的源极区域；以及
从所述沟道区域的另一侧延伸的漏极区域；
位于所述栅极电极和所述半导体层之间的栅极绝缘层；
连接至所述源极区域的至少一部分的源极电极；以及
连接至所述漏极区域的至少一部分的漏极电极。
2.根据权利要求1所述的薄膜晶体管基板，其中所述氧以及铟、镓和锌中的所述一或多个的总和在所述第一氧化物半导体材料中为95到99原子％，
其中所述掺杂材料在所述第一氧化物半导体材料中为1到5原子％。
3.根据权利要求1所述的薄膜晶体管基板，其中所述掺杂材料是15族元素或16族元素中的任一种。
4.根据权利要求3所述的薄膜晶体管基板，其中所述掺杂材料包括选自由氮(N)、磷(P)、氟(F)、硒(Se)和碲(Te)组成的组的任一个。
5.根据权利要求3所述的薄膜晶体管基板，其中所述掺杂材料键合至铟、镓和锌中的所述一或多个。
6.根据权利要求1所述的薄膜晶体管基板，其中所述源极区域和所述漏极区域包括所述第一氧化物半导体材料。
7.根据权利要求1所述的薄膜晶体管基板，其中所述源极区域和所述漏极区域包括第二氧化物半导体材料，所述第二氧化物半导体材料是氧以及铟、镓和锌中的一或多个的组合，而没有所述第一氧化物半导体材料中的所述掺杂材料。
8.根据权利要求1所述的薄膜晶体管基板，其中所述源极区域的至少一部分和所述漏极区域的至少一部分被导电化。
CN201610334301.7A 2015-05-22 2016-05-19 具有高可靠性金属氧化物半导体材料的薄膜晶体管基板 Active CN106169480B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150071966A KR20160137843A (ko) 2015-05-22 2015-05-22 고신뢰성 금속 산화물 반도체 물질을 포함하는 박막 트랜지스터 기판
KR10-2015-0071966 2015-05-22

Publications (2)

Publication Number Publication Date
CN106169480A true CN106169480A (zh) 2016-11-30
CN106169480B CN106169480B (zh) 2019-10-18

Family

ID=56026671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610334301.7A Active CN106169480B (zh) 2015-05-22 2016-05-19 具有高可靠性金属氧化物半导体材料的薄膜晶体管基板

Country Status (4)

Country Link
US (1) US9735286B2 (zh)
EP (1) EP3096358B1 (zh)
KR (1) KR20160137843A (zh)
CN (1) CN106169480B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106971944A (zh) * 2017-05-22 2017-07-21 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管的制备方法及其结构
CN111769161A (zh) * 2019-04-01 2020-10-13 山东大学 一种氮掺非晶氧化物薄膜晶体管及其制备方法
CN112002706A (zh) * 2020-08-10 2020-11-27 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN115954273A (zh) * 2023-03-13 2023-04-11 山东科技大学 一种气相碘掺杂的金属氧化物薄膜晶体管及制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538457A (zh) * 2015-01-15 2015-04-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
US10134878B2 (en) * 2016-01-14 2018-11-20 Applied Materials, Inc. Oxygen vacancy of IGZO passivation by fluorine treatment
JP2022038209A (ja) * 2020-08-26 2022-03-10 キオクシア株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076356A (ja) * 2000-09-01 2002-03-15 Japan Science & Technology Corp 半導体デバイス
CN102856390A (zh) * 2004-03-12 2013-01-02 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
CN103022146A (zh) * 2012-12-05 2013-04-03 华南理工大学 一种氧化物半导体材料及薄膜晶体管
US20140253533A1 (en) * 2013-03-08 2014-09-11 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2455975B1 (en) * 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7875559B2 (en) 2007-01-09 2011-01-25 Electronics And Telecommunications Research Institute Method of manufacturing P-type ZnO semiconductor layer using atomic layer deposition and thin film transistor including the P-type ZnO semiconductor layer
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
JP5718052B2 (ja) 2007-08-02 2015-05-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 薄膜半導体材料を用いる薄膜トランジスタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076356A (ja) * 2000-09-01 2002-03-15 Japan Science & Technology Corp 半導体デバイス
CN102856390A (zh) * 2004-03-12 2013-01-02 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
CN103022146A (zh) * 2012-12-05 2013-04-03 华南理工大学 一种氧化物半导体材料及薄膜晶体管
US20140253533A1 (en) * 2013-03-08 2014-09-11 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106971944A (zh) * 2017-05-22 2017-07-21 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管的制备方法及其结构
CN111769161A (zh) * 2019-04-01 2020-10-13 山东大学 一种氮掺非晶氧化物薄膜晶体管及其制备方法
CN112002706A (zh) * 2020-08-10 2020-11-27 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN112002706B (zh) * 2020-08-10 2022-09-09 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN115954273A (zh) * 2023-03-13 2023-04-11 山东科技大学 一种气相碘掺杂的金属氧化物薄膜晶体管及制备方法

Also Published As

Publication number Publication date
US9735286B2 (en) 2017-08-15
CN106169480B (zh) 2019-10-18
US20160343878A1 (en) 2016-11-24
EP3096358B1 (en) 2019-10-30
EP3096358A1 (en) 2016-11-23
KR20160137843A (ko) 2016-12-01

Similar Documents

Publication Publication Date Title
CN106169480A (zh) 具有高可靠性金属氧化物半导体材料的薄膜晶体管基板
US10446693B2 (en) Semiconductor device and method for manufacturing the same
US10290742B2 (en) Semiconductor device including oxide semiconductor layer
CN102097487B (zh) 氧化物半导体薄膜晶体管及其制造方法
US10468535B2 (en) Oxide for semiconductor layer of thin film transistor, sputtering target, and thin film transistor
US8759917B2 (en) Thin-film transistor having etch stop multi-layer and method of manufacturing the same
CN101783368B (zh) 半导体器件及其制造方法、以及具有该半导体器件的电子设备
CN102593051B (zh) 半导体装置的制造方法
CN104332411B (zh) 半导体装置及其制造方法
CN101794818B (zh) 半导体器件及其制造方法
CN105390551B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
KR102518392B1 (ko) 박막트랜지스터 어레이 기판
WO2014034874A1 (ja) 薄膜トランジスタおよび表示装置
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN103681751A (zh) 薄膜晶体管阵列基板及其制造方法
US20120025187A1 (en) Transistors, methods of manufacturing transistors, and electronic devices including transistors
CN104465783A (zh) 薄膜晶体管及其制造方法
US8987074B2 (en) Oxide semiconductor thin film transistor, manufacturing method, and display device thereof
JP7080842B2 (ja) 薄膜トランジスタ
KR20110080118A (ko) 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법
CN106298958A (zh) 氧化物薄膜晶体管及制备方法、显示装置及照相装置
JP2013207100A (ja) 薄膜トランジスタ
KR20160018260A (ko) 박막 트랜지스터 및 그 제조방법
JP6756875B1 (ja) ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びスパッタリングターゲット
CN104576759A (zh) 一种金属氧化物半导体薄膜晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant