JP2022038209A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022038209A
JP2022038209A JP2020142583A JP2020142583A JP2022038209A JP 2022038209 A JP2022038209 A JP 2022038209A JP 2020142583 A JP2020142583 A JP 2020142583A JP 2020142583 A JP2020142583 A JP 2020142583A JP 2022038209 A JP2022038209 A JP 2022038209A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
electrode
oxide
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020142583A
Other languages
English (en)
Inventor
宏樹 河合
Hiroki Kawai
淳司 片岡
Junji Kataoka
圭司 池田
Keiji Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020142583A priority Critical patent/JP2022038209A/ja
Priority to TW110100279A priority patent/TWI758052B/zh
Priority to CN202110108855.6A priority patent/CN114122140A/zh
Priority to US17/193,941 priority patent/US11569241B2/en
Publication of JP2022038209A publication Critical patent/JP2022038209A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/036—Making the capacitor or connections thereto the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Abstract

【課題】酸化物半導体の耐熱性を向上させることによって、特性及びその安定性や再現性を高めることを可能にした半導体装置を提供する。【解決手段】実施形態の半導体装置１は、酸化物半導体層５を具備する。酸化物半導体層５は、インジウム及び錫からなる群より選ばれる少なくとも１つの第１の金属元素と、亜鉛、ガリウム、アルミニウム、タングステン、及びケイ素からなる群より選ばれる少なくとも１つの第２の金属元素とを含む金属酸化物を備える。酸化物半導体層５は、金属酸化物に対して、フッ素及び塩素からなる群より選ばれる少なくとも１つのアニオン元素が１原子％以上８原子％未満の範囲で含有された第１領域を備える。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
チャネル領域に酸化物半導体を用いた酸化物半導体トランジスタは、チャネルリーク電流が小さいという特性を有する。このような酸化物半導体トランジスタには、例えばインジウム（Ｉｎ）、錫（Ｓｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）等の金属元素の１種又は２種以上を含む金属酸化物が用いられている。このような例えばアモルファス構造を有する金属酸化物は、バンドギャップが大きく、移動度が高いといった特徴を有する反面、半導体としての特性が損なわれる場合がある。
米国特許出願公開第２０１５／０２７９９１３号明細書 特許第６４９９２４６号公報
本発明が解決しようとする課題は、酸化物半導体の特性を高めることを可能にした半導体装置を提供することにある。
実施形態の半導体装置は、酸化物半導体層を具備する半導体装置であって、前記酸化物半導体層は、インジウム及び錫からなる群より選ばれる少なくとも１つの第１の金属元素と、亜鉛、ガリウム、アルミニウム、タングステン、及びケイ素からなる群より選ばれる少なくとも１つの第２の金属元素とを含む金属酸化物を備え、前記酸化物半導体層は、前記金属酸化物に対して、フッ素及び塩素からなる群より選ばれる少なくとも１つのアニオン元素が１原子％以上８原子％未満の範囲で含有された第１領域を備える。
第１の実施形態の半導体装置を示す断面図である。 実施形態の半導体装置の酸化物半導体層における金属元素の代表例のハロゲン化物及び酸化物の生成エンタルピーを示す図である。 実施形態の半導体装置の酸化物半導体層が含有するアニオン元素及び酸素の標準電極電位を示す表である。 第１の実施形態の半導体装置の熱処理後のゲート電圧（Ｖｇ）とドレイン電流（Ｉｄ）との関係を示す図である。 比較例の半導体装置の熱処理後のゲート電圧（Ｖｇ）とドレイン電流（Ｉｄ）との関係を示す図である。 第１の実施形態の半導体装置の変形例を示す断面図である。 第２の実施形態の半導体装置を示す断面図である。 第２の実施形態の半導体装置の変形例を示す断面図である。 第２の実施形態の半導体装置の第１の製造工程を示す断面図である。 第２の実施形態の半導体装置の第２の製造工程を示す断面図である。 第２の実施形態の半導体装置の第３の製造工程を示す断面図である。 第２の実施形態の半導体装置の第４の製造工程を示す断面図である。 第３の実施形態の半導体記憶装置の回路図である。 第３の実施形態の半導体記憶装置のメモリセルを示す斜視模式図である。 第３の実施形態の半導体記憶装置のメモリセルを示す断面模式図である。
以下、実施形態の半導体装置について、図面を参照して説明する。各実施形態において、実質的に同一の構成部位には同一の符号を付し、その説明を一部省略する場合がある。図面は模式的なものであり、厚さと平面寸法との関係、各部の厚さの比率等は現実のものとは異なる場合がある。
（第１の実施形態）
図１は第１の実施形態の半導体装置としての薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）１を示している。薄膜トランジスタ１は、チャネルの形成領域となるチャネル層として酸化物半導体層を有するボトムゲート型の酸化物半導体トランジスタである。図１に示すトランジスタ１は、基板２、第１電極としてのゲート電極３、ゲート絶縁膜４、チャネル層としての酸化物半導体層５、第２電極としてのソース電極６、及び第３電極としてのドレイン電極７を備えている。なお、実施形態の半導体装置は、チャネル層として酸化物半導体層を有するトランジスタに限られるものではなく、各種機能を有する酸化物半導体層を備える半導体装置に適用することができる。
図１に示す半導体装置１において、ゲート電極３は半導体基板等の基板２上に基板２の面方向である第１方向に延伸して設けられている。ゲート絶縁膜４は、ゲート電極３を覆うように基板２上に設けられている。ゲート電極３上には、ゲート絶縁膜４を介してチャネル層としての酸化物半導体層５が第１方向に延伸して設けられている。酸化物半導体層５の一部は、ゲート絶縁膜４を介してゲート電極３と対向する（例えば積層される）ように配置されている。酸化物半導体層５の第１方向の一端（第１端部）側には、ソース電極６が電気的に接続されるように設けられており、第１方向の他端（第２端部）側にはドレイン電極７が電気的に接続されるように設けられている。
ゲート電極３は、金属、金属化合物、導電性酸化物、半導体等を含む。ゲート電極３は、例えばタングステン（Ｗ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）等から選ばれる少なくとも１つの元素を含むことができる。ゲート電極３は、アルミニウムを主成分とするアルミニウム合金を含んでいてもよい。ゲート電極３は、窒化チタン（ＴｉＮ）や窒化タンタル（ＴａＮ）等を含んでいてもよい。ゲート絶縁膜４は、シリコン酸化物（ＳｉＯ）やシリコン窒化物（ＳｉＮ）等を含んでいる。ソース電極６及びドレイン電極７には、ゲート電極３と同様な材料が用いられる。
酸化物半導体層５は、インジウム（Ｉｎ）及び錫（Ｓｎ）からなる群より選ばれる少なくとも１つの第１の金属元素（以下、Ｍ１元素と呼ぶこともある。）と、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、及びケイ素（Ｓｉ）からなる群より選ばれる少なくとも１つの第２の金属元素（以下、Ｍ２元素と呼ぶこともある。）とを含む金属酸化物を備える。酸化物半導体層５を構成する金属酸化物としては、Ｉｎ酸化物、Ｓｎ酸化物、及びＩｎＳｎ酸化物からなる群より選ばれる１つの酸化物に、Ｚｎ、Ｇａ、Ａｌ、Ｗ、及びＳｉからなる群より選ばれる少なくとも１つの第２の金属元素（Ｍ２元素）を含有させた金属酸化物（Ｍ１－Ｍ２－Ｏ）が挙げられる。
Ｍ２元素を含むＩｎ酸化物の具体例としては、ＩｎＺｎＧａＡｌＷＳｉＯ、ＩｎＺｎＧａＡｌＷＳｉＯ、ＩｎＧａＡｌＷＳｉＯ、ＩｎＺｎＡｌＷＳｉＯ、ＩｎＺｎＧａＷＳｉＯ、ＩｎＺｎＧａＡｌＷＯ、ＩｎＺｎＧａＡｌＳｉＯ、ＩｎＡｌＷＳｉＯ、ＩｎＧａＷＳｉＯ、ＩｎＧａＡｌＷＯ、ＩｎＧａＡｌＳｉＯ、ＩｎＺｎＷＳｉＯ、ＩｎＺｎＡｌＷＯ、ＩｎＺｎＡｌＳｉＯ、ＩｎＺｎＧａＷＯ、ＩｎＺｎＧａＳｉＯ、ＩｎＺｎＧａＡｌＯ、ＩｎＷＳｉＯ、ＩｎＡｌＷＯ、ＩｎＡｌＳｉＯ、ＩｎＧａＷＯ、ＩｎＧａＳｉＯ、ＩｎＧａＡｌＯ、ＩｎＺｎＷＯ、ＩｎＺｎＳｉＯ、ＩｎＺｎＡｌＯ、ＩｎＺｎＧａＯ、ＩｎＺｎＯ、ＩｎＧａＯ、ＩｎＡｌＯ、ＩｎＳｉＯ、ＩｎＷＯが挙げられる。
Ｍ２元素を含むＳｎ酸化物の具体例としては、ＳｎＺｎＧａＡｌＷＳｉＯ、ＳｎＺｎＧａＡｌＷＳｉＯ、ＳｎＧａＡｌＷＳｉＯ、ＳｎＺｎＡｌＷＳｉＯ、ＳｎＺｎＧａＷＳｉＯ、ＳｎＺｎＧａＡｌＷＯ、ＳｎＺｎＧａＡｌＳｉＯ、ＳｎＡｌＷＳｉＯ、ＳｎＧａＷＳｉＯ、ＳｎＧａＡｌＷＯ、ＳｎＧａＡｌＳｉＯ、ＳｎＺｎＷＳｉＯ、ＳｎＺｎＡｌＷＯ、ＳｎＺｎＡｌＳｉＯ、ＳｎＺｎＧａＷＯ、ＳｎＺｎＧａＳｉＯ、ＳｎＺｎＧａＡｌＯ、ＳｎＷＳｉＯ、ＳｎＡｌＷＯ、ＳｎＡｌＳｉＯ、ＳｎＧａＷＯ、ＳｎＧａＳｉＯ、ＳｎＧａＡｌＯ、ＳｎＺｎＷＯ、ＳｎＺｎＳｉＯ、ＳｎＺｎＡｌＯ、ＳｎＺｎＧａＯ、ＳｎＺｎＯ、ＳｎＧａＯ、ＳｎＡｌＯ、ＳｎＳｉＯ、ＳｎＷＯが挙げられる。
Ｍ２元素を含むＩｎＳｎ酸化物の具体例としては、ＩｎＳｎＺｎＧａＡｌＷＳｉＯ、ＩｎＳｎＺｎＧａＡｌＷＳｉＯ、ＩｎＳｎＧａＡｌＷＳｉＯ、ＩｎＳｎＺｎＡｌＷＳｉＯ、ＩｎＳｎＺｎＧａＷＳｉＯ、ＩｎＳｎＺｎＧａＡｌＷＯ、ＩｎＳｎＺｎＧａＡｌＳｉＯ、ＩｎＳｎＡｌＷＳｉＯ、ＩｎＳｎＧａＷＳｉＯ、ＩｎＳｎＧａＡｌＷＯ、ＩｎＳｎＧａＡｌＳｉＯ、ＩｎＳｎＺｎＷＳｉＯ、ＩｎＳｎＺｎＡｌＷＯ、ＩｎＳｎＺｎＡｌＳｉＯ、ＩｎＳｎＺｎＧａＷＯ、ＩｎＳｎＺｎＧａＳｉＯ、ＩｎＳｎＺｎＧａＡｌＯ、ＩｎＳｎＷＳｉＯ、ＩｎＳｎＡｌＷＯ、ＩｎＳｎＡｌＳｉＯ、ＩｎＳｎＧａＷＯ、ＩｎＳｎＧａＳｉＯ、ＩｎＳｎＧａＡｌＯ、ＩｎＳｎＺｎＷＯ、ＩｎＳｎＺｎＳｉＯ、ＩｎＳｎＺｎＡｌＯ、ＩｎＳｎＺｎＧａＯ、ＩｎＳｎＺｎＯ、ＩｎＳｎＧａＯ、ＩｎＳｎＡｌＯ、ＩｎＳｎＳｉＯ、ＩｎＳｎＷＯが挙げられる。
Ｉｎ酸化物、Ｓｎ酸化物、及びＩｎＳｎ酸化物からなる群より選ばれる１つの金属酸化物（Ｍ１酸化物）は、移動度の高い酸化物半導体として知られている。これらの金属酸化物は、アモルファス構造を有することが好ましい。酸化物半導体層５を構成する金属酸化物がアモルファス構造を有することによって、酸化物半導体層５の特性のばらつきを抑制することができる。実施形態の半導体装置１においては、上記した金属酸化物（Ｍ１酸化物）の特性を高めるために、Ｍ１酸化物にＺｎ、Ｇａ、Ａｌ、Ｗ、及びＳｉからなる群より選ばれる少なくとも１つのＭ２元素を含有させている。実施形態の半導体装置１では、このような金属酸化物（Ｍ１－Ｍ２－Ｏ）を酸化物半導体層５に適用している。
上記したＭ２元素のうち、Ｚｎはアモルファスとしての安定性を促進する効果を有する。また、Ｇａ、Ａｌ、Ｗ、Ｓｉ等は酸素との結合力が強いことから、Ｍ１酸化物の耐熱性の向上に寄与する。Ｍ１酸化物の耐熱性に関しては、半導体装置１の製造工程における熱処理等によりＭ１酸化物が還元して金属化することを抑制することが求められている。Ｍ１－Ｍ２－ＯにおけるＭ１元素及びＭ２の含有比率は、酸化物半導体層５に求められる特性に応じて適宜に選択することができる。例えば、Ｍ１－Ｍ２－ＯにおけるＭ１元素の含有量は１０原子％以上４０原子％以下とすることができ、またＭ２元素の含有量は１原子％以上３０原子％以下とすることができる。
ただし、Ｇａ、Ａｌ、Ｗ、及びＳｉをＭ１酸化物に添加しただけでは、Ｍ１酸化物の耐熱性を十分に高めることができない。この点は、Ｍ１酸化物にＺｎを添加した酸化物においても同様である。そこで、実施形態の半導体装置１においては、第１の金属元素（Ｍ１元素）と第２の金属元素（Ｍ２元素）とを含む金属酸化物（Ｍ１－Ｍ２－Ｏ）に、フッ素（Ｆ）及び塩素（Ｃｌ）からなる群より選ばれる少なくとも１つのアニオン元素（以下、Ａ元素と呼ぶこともある。）を含有させている。アニオン元素（Ａ元素）は、Ｍ１－Ｍ２－Ｏを含む酸化物半導体層５全体に含有させてもよいし、後述するように、酸化物半導体層５の一部の領域のみに含有させてもよい。酸化物半導体層５は、Ｍ１－Ｍ２－ＯにＡ元素を含有させた領域を有していればよい。
フッ素（Ｆ）や塩素（Ｃｌ）は、カチオンであるＭ１元素やＭ２元素との結合力が酸素（Ｏ）より強い。すなわち、ＦやＣｌのアニオンはＭ１やＭ２のカチオンと強く結合するため、Ｍ１－Ｍ２－Ｏの耐熱性を高めることができる。図２に、ハロゲン元素であるＦ及びＣｌとカチオンとの結合力の指標として、Ｍ１元素及びＭ２元素の代表例としてのＧａ、Ｉｎ、及びＺｎのフッ化物（Ｆ化物）及び塩化物（Ｃｌ化物）の生成エンタルピー（ΔｆＨ）を、Ｇａ、Ｉｎ、及びＺｎの酸化物の生成エンタルピー（ΔｆＨ）と対比して示す。図２には参考元素としてハロゲン元素である臭素（Ｂｒ）及びヨウ素（Ｉ）について、Ｇａ、Ｉｎ、及びＺｎの臭化物（Ｂｒ化物）及びヨウ化物（Ｉ化物）の生成エンタルピー（ΔｆＨ）を合わせて示している。
図２に示すように、Ｇａ、Ｉｎ、及びＺｎのフッ化物（Ｆ化物）や塩化物（Ｃｌ化物）の生成エンタルピーは、Ｇａ、Ｉｎ、及びＺｎの酸化物のそれより絶対値が大きい。このことから、Ｇａ、Ｉｎ、及びＺｎ等のフッ化物は、Ｇａ、Ｉｎ、及びＺｎ等の酸化物より安定であることが分かる。従って、酸化物半導体層５を構成するＭ１－Ｍ２－Ｏに、適量のＡ元素（Ｆ、Ｃｌ）を含有させることによって、酸化物半導体層５の耐熱性を向上させ、熱処理時の還元による金属化を抑制することができる。この点に関して、Ｇａ、Ｉｎ、及びＺｎの臭化物（Ｂｒ化物）やヨウ化物（Ｉ化物）の生成エンタルピーは、Ｇａ、Ｉｎ、及びＺｎの酸化物のそれより絶対値が小さい。従って、ハロゲン元素としてＢｒやＩを含有させても、酸化物半導体層５の耐熱性を向上させることができない。
上記したＦ、Ｃｌ、Ｂｒ、Ｉのハロゲン元素について、酸化力の指標となる標準電極電位の観点から、ＦやＣｌは金属化合物が安定であるのに対し、ＢｒやＩは金属化合物が不安定であると予想される。図３にＦ、Ｃｌ、Ｏ、Ｂｒ、Ｉの半反応式とそれらに基づく標準電極電位（Ｖ ｖｓ ＳＨＥ）を示す。図３に示すように、Ｆ及びＣｌの標準電極電位はＯのそれより大きいのに対し、Ｂｒ及びＩの標準電極電位はＯのそれより小さい。標準電極電位はＦ＞Ｃｌ＞Ｏ＞Ｂｒ＞Ｉの順になり、Ｆ及びＣｌは酸化力が強く、Ｂｒ及びＩは酸化力が弱い。従って、Ｆ及びＣｌは金属化合物が安定であり、酸化物半導体層５の耐熱性を向上させることができることが分かる。一方、Ｂｒ及びＩは金属化合物が不安定であり、酸化物半導体層５の耐熱性の向上に寄与しないことが分かる。
上述したＭ１－Ｍ２－Ｏに対するＦ及びＣｌの含有量は、適量の範囲とすることが好ましい。すなわち、Ｍ１－Ｍ２－Ｏに対するＦ及びＣｌの含有量が少なすぎると、Ｆ及びＣｌによる耐熱性の向上効果を十分に得ることができない。一方、Ｍ１－Ｍ２－Ｏに対するＦ及びＣｌの含有量が多すぎると、電子トラップとなる金属－金属結合が形成されやすくなり、キャリア電子が失活しやすくなる。このため、酸化物半導体の移動度が低下し、オン電流が低下しやすくなる。すなわち、酸化物半導体の特性が低下する。これらの点を考慮して、Ｍ１－Ｍ２－Ｏに対するＦ及びＣｌの少なくとも１つのＡ元素の含有量は、１原子％以上８原子％未満の範囲とすることが好ましく、７原子％未満の範囲とするとさらに好ましい。このような範囲のＡ元素を含有させることによって、酸化物半導体の高い移動度を維持しつつ耐熱性を高めることができる。
以上の点を踏まえて、図１に示すボトムゲート型の酸化物半導体トランジスタ（ＴＦＴ）のゲート電圧（Ｖｇ）に対するドレイン電流（Ｉｄ）の関係（Ｖｇ－Ｉｄ特性）を調べた結果を図４及び図５に示す。図４はベースとなる酸化物としてＩｎＧａＺｎＯを適用し、これにＦを２．５原子％含有させたアモルファス酸化物（Ａ）とＦを５原子％含有させたアモルファス酸化物（Ｂ）を酸化物半導体層５として用いたＴＦＴ１について、それぞれ３８０℃でフォーミングガス中にてアニールした際のＶｇ－Ｉｄ特性と４００℃でフォーミングガス中にてアニールした際のＶｇ－Ｉｄ特性を示す。図５はベースとなる酸化物としてＩｎＧａＺｎＯを適用し、これにＦを添加していないアモルファス酸化物（Ａ）、Ｆを０．５原子％含有させたアモルファス酸化物（Ｂ）、及びＦを１０原子％含有させたアモルファス酸化物（Ｃ）を酸化物半導体層５として用いたＴＦＴ１について、それぞれ３８０℃でフォーミングガス中にてアニールした際のＶｇ－Ｉｄ特性と４００℃でフォーミングガス中にてアニールした際のＶｇ－Ｉｄ特性を示す。
図４に示すように、Ｆを２．５原子％含有させたアモルファス酸化物（図４（Ａ））とＦを５原子％含有させたアモルファス酸化物（図４（Ｂ）を酸化物半導体層５として用いたＴＦＴ１は、いずれも４００℃でアニールした際においても、３８０℃でアニールした際と同様なＶｇ－Ｉｄ特性が得られている。すなわち、４００℃でアニールした場合においても、ＴＦＴ１のオン電流が維持されている。従って、Ｆ濃度が２．５原子％や５原子％であれば、酸化物半導体層５の高移動度を維持しつつ、耐熱性を向上させることができる。図５（Ｃ）に示すように、Ｆ濃度が１０原子％以上になると、ＴＦＴ１のオン電流が低下し、酸化物半導体層５の移動度が低下することが確認されている。Ｏを置換したＦ及びＣｌはドナー不純物として働き、１原子の置換につき１つのキャリア電子が生成される。金属―金属結合はキャリア電子濃度が４．７×１０２１ｃｍ－３以上で容易に生成し、このときＦ及びＣｌの原子濃度は約７原子％と予想される。このため、Ｆ濃度が８原子％未満の範囲であれば、Ｆ濃度が５原子％の場合と同等の効果が期待される。
一方、図５に示すように、Ｆを０．５原子％含有させたアモルファス酸化物（Ｂ）を酸化物半導体層５として用いたＴＦＴ１は、３８０℃でアニールした際には良好なＶｇ－Ｉｄ特性が得られているのに対し、４００℃でアニールした際にはＯＮ－ＯＦＦ特性が得られていない。これは酸化物半導体層５が熱処理により還元して金属化し、半導体特性が失われたためと考えられる。このような点に対して、Ｆ濃度が１原子％の酸化物半導体層５を用いれば、Ｆ濃度が２．５原子％の酸化物半導体層５と同等の効果が期待できる。これらのことは、上記したＦとＣｌの特性の類似性から、Ｆに代えてＣｌをＭ１－Ｍ２－Ｏに含有させた場合にも同様に得ることができる。従って、酸化物半導体層５を構成するＭ１－Ｍ２－Ｏに対するＡ元素の含有量は、１原子％以上８原子％未満とすることが好ましい。なお、Ａ元素としてＦ及びＣｌの２元素を使用する場合には、これらの合計量が１原子％以上８原子％未満の範囲になるように組成を調整することが好ましい。
Ｍ１元素とＭ２元素とを含む金属酸化物（Ｍ１－Ｍ２－Ｏ）のＯの一部をＡ元素で置換した金属酸化物は、下記に示す組成を満足させることが好ましい。すなわち、Ｏの一部をＡ元素で置換したＭ１－Ｍ２－Ｏを、
組成式：Ｍ２ ｉＭ３ ｊＭ４ ｋＭ６ ｌ（Ｏ，Ｆ，Ｃｌ）ｎ）…（１）
（式中、Ｍ２はＺｎ、Ｍ３はＩｎ、Ｇａ、及びＡｌ、Ｍ４はＳｎ及びＳｉ、Ｍ６はＷを表し、ｉはＭ２の原子比、ｊはＭ３の原子比、ｋはＭ４の原子比、ｌはＭ６の原子比、ｎは（Ｏ，Ｆ，Ｃｌ）の原子比を表す。）
としたとき、Ｏの一部をＡ元素で置換したＭ１－Ｍ２－Ｏは、
（２ｉ＋３ｊ＋４ｋ＋６ｌ）／２×０．９５＜ｎ＜（２ｉ＋３ｊ＋４ｋ＋６ｌ）／２×１．０５…（２）
の関係を満足する組成を有することが好ましい。これによって、酸化物半導体としての特性を安定に得ることができる。ここで、Ｏ、Ｆ、及びＣｌはアニオンであり、Ｏは－２価、Ｆ及びＣｌは－１価であるものの、Ｏの一部をＦ及びＣｌで置換することを想定し、Ｆ及びＣｌは－２価として計算している。
上述したように、Ａ元素を含有させたＭ１－Ｍ２－Ｏ、特にＡ元素を１原子％以上８原子％未満の範囲で含有させたＭ１－Ｍ２－Ｏを酸化物半導体層５に適用したＴＦＴ１によれば、Ｍ１－Ｍ２－Ｏが本来有する移動度の高さ、及びそれに基づく高いオン電流や低いリーク電流を維持した上で、製造工程で実施される熱処理に対する耐熱性、例えば通常の半導体装置の製造工程で実施される４００℃の熱処理に対する耐熱性を高めることができる。従って、高移動度に基づくオン電流を維持すると共に、低いリーク電流を得た上で、耐熱性を高めることができる。これらによって、特性及びその安定性や再現性を高めた酸化物半導体トランジスタ１等の半導体装置を提供することが可能になる。
第１の実施形態の酸化物半導体トランジスタ１おいて、酸化物半導体層５に求められる耐熱性及びそれによる金属化の抑制効果は、酸化物半導体層５の部位により異なる場合がある。例えば、図６に示すように、酸化物半導体層５におけるゲート電極３の直上に位置する第１領域Ｒ１は、チャネル領域としての機能が直接的に期待される領域であるため、熱処理による金属化を阻止して高移動度の半導体として機能することが求められる。一方、酸化物半導体層５におけるソース電極６と接する第２領域Ｒ２及びドレイン電極７と接する第３領域Ｒ３は、ソース電極６やドレイン電極７とのコンタクト抵抗（ショットキー抵抗）を低下させて、ソース電極６やドレイン電極７との電気的な接続特性を高めることが求められる場合がある。
上記したように、酸化物半導体層５の領域（例えば、領域Ｒ１、領域Ｒ２、及び領域Ｒ３）により求められる特性が異なる場合がある。このような点に対して、酸化物半導体層５におけるゲート電極３の直上に位置する第１領域Ｒ１は、Ａ元素を含有させたＭ１－Ｍ２－Ｏ、特にＡ元素を１原子％以上８原子％未満の範囲で含有させたＭ１－Ｍ２－Ｏにより構成することが好ましい。一方、酸化物半導体層５におけるソース電極６と接する第２領域Ｒ２やドレイン電極７と接する第３領域Ｒ３では、ソース電極６やドレイン電極７とのコンタクト抵抗を低下させるために、熱処理による金属化を促進することが好ましい。そこで、第２領域Ｒ２及び第３領域Ｒ３はＡ元素を含有させていないＭ１－Ｍ２－Ｏ、例えばＡ元素の含有量を１原子％未満としたＭ１－Ｍ２－Ｏにより構成することが好ましい。これによって、酸化物半導体層５の第２領域Ｒ２及び第３領域Ｒ３では、熱処理による金属化が促進されるため、ソース電極６やドレイン電極７とのコンタクト抵抗を低下させることができる。これらによって、特性をより一層高めた酸化物半導体トランジスタ１等の半導体装置を提供することが可能になる。
（第２の実施形態）
図７は第２の実施形態の半導体装置としてのトランジスタ１１を示している。トランジスタ１１は、縦型トランジスタであって、ゲート電極がチャネル層を囲んで設けられている、いわゆるＳｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ（ＳＧＴ）である。図７に示すトランジスタ１１は、基板１２、第１電極としてのゲート電極１３、ゲート絶縁膜１４、チャネル層としての酸化物半導体層１５、第２電極としてのソース電極１６、及び第３電極としてのドレイン電極１７を備えている。
図７に示すトランジスタ１１において、半導体基板等の基板１２上にはソース電極１６が設けられている。ソース電極１６上には、基板１２の表面と交差する第１方向に延伸する酸化物半導体層１５が設けられている。酸化物半導体層１５は、底部を有する円筒形状を有し、酸化物半導体層１５を形成する円筒の底部がソース電極１６と接している。酸化物半導体層１５における円筒の底部がソース電極１６との電気的な接触部分となっている。絶縁膜１４は、円筒形状の酸化物半導体層１５の外周面に沿って設けられている。ゲート電極１３は、円筒形状の酸化物半導体層１５の外周面に沿って絶縁膜１４を介して設けられている。ドレイン電極１７は、円筒形状の酸化物半導体層１５の底部とは反対側の端部と電気的に接続するように設けられている。
ゲート電極１３、ソース電極１６、ドレイン電極１７、及び絶縁膜１４は、第１の実施形態と同様な材料を含んでいる。円筒形状の酸化物半導体層１５の内部には、酸化シリコン等の絶縁膜１８が充填されている。なお、円筒形状の酸化物半導体層１５に代えて、内部まで酸化物半導体で構成された円柱形状の酸化物半導体層１５を適用してもよい。この構造では、酸化シリコン等の絶縁膜１８は充填されていない。酸化物半導体層１５は、ソース電極１６とドレイン電極１７との間に第１方向、すなわちトランジスタ１１の上下方向（各部の製造時における厚さ方向）に延伸するように設けられていればよく、これにより縦型トランジスタが構成される。
第２の実施形態のトランジスタ１１における酸化物半導体層１５は、第１の実施形態と同様に、Ｉｎ及びＳｎからなる群より選ばれる少なくとも１つの第１の金属元素（Ｍ１元素）と、Ｚｎ、Ｇａ、Ａｌ、Ｗ、及びＳｉからなる群より選ばれる少なくとも１つの第２の金属元素（Ｍ２元素）とを含む金属酸化物（Ｍ１－Ｍ２－Ｏ）を備えており、さらに金属酸化物に対してＦ及びＣｌからなる群より選ばれる少なくとも１つのアニオン元素（Ａ元素）が含有された領域（第１領域）を有している。Ａ元素を含有する第１領域は、酸化物半導体層１５の全体に形成されていてもよいし、後に詳述するように、酸化物半導体層１５の一部分のみに形成されていてもよい。
第１の実施形態と同様に、Ａ元素を含有するＭ１－Ｍ２－Ｏからなる第１領域を備える酸化物半導体層１５を適用したトランジスタ１１によれば、Ｍ１－Ｍ２－Ｏが本来有する移動度の高さ、及びそれに基づく高いオン電流や低いリーク電流を維持した上で、製造工程で実施される熱処理等に対する耐熱性、例えば通常の半導体装置の製造工程で実施される４００℃の熱処理に対する耐熱性を高めることができる。従って、高移動度に基づくオン電流を維持すると共に、低いリーク電流を得た上で、耐熱性を高めることができる。これらによって、特性及びその安定性や再現性を高めた酸化物半導体トランジスタ１１等の半導体装置を提供することが可能になる。
第２の実施形態の酸化物半導体層１５における第１領域は、第１の実施形態と同様に、Ａ元素を１原子％以上８原子％未満の範囲で含有することが好ましい。第１領域以外の第２領域及び第３領域は、第１の実施形態と同様に、Ａ元素の含有量が１原子％未満であることが好ましい。また、Ａ元素を含有するＭ１－Ｍ２－Ｏからなる金属酸化物半導体は、第１の実施形態と同様に、その組成を式（１）で表したとき、式（２）を満足する組成を有することが好ましい。酸化物半導体層１５の他の構成についても、第１の実施形態と同様である。第２の実施形態は、第１の実施形態とトランジスタと構造が異なることを除いて、各部の構成材料等は同一であり、第１の実施形態と同様な効果を示すものである。
第２の実施形態のトランジスタ１１は、図８に示すように、第１領域Ｒ１、第２領域Ｒ２、及び第３領域Ｒ３を有する酸化物半導体層１５を備えることができる。例えば、酸化物半導体層１５におけるゲート電極１３と対向する第１領域Ｒ１は、チャネル領域としての機能が期待される領域であるため、熱処理による金属化を阻止して高移動度の半導体として機能することが求められる。このため、酸化物半導体層５における第１領域Ｒ１は、Ａ元素を含有させたＭ１－Ｍ２－Ｏ、特にＡ元素を１原子％以上８原子％未満の範囲で含有させたＭ１－Ｍ２－Ｏにより構成することが好ましい。
一方、酸化物半導体層１５におけるソース電極１６と接する第２領域Ｒ２やドレイン電極１７と接する第３領域Ｒ３は、ソース電極１６やドレイン電極１７とのコンタクト抵抗（ショットキー抵抗）を低下させて電気的な接続特性を高めることが求められる。このため、酸化物半導体層１５における第２及び第３領域Ｒ２、Ｒ３は、ソース電極１６やドレイン電極１７とのコンタクト抵抗を低下させるために、熱処理による金属化を促進するように、Ａ元素の含有量を１原子％未満としたＭ１－Ｍ２－Ｏにより構成することが好ましい。これによって、酸化物半導体層１５の第２及び第３領域Ｒ２、Ｒ３は、熱処理による金属化が促進されるため、ソース電極１６やドレイン電極１７とのコンタクト抵抗を低下させることができる。これらによって、特性をより一層高めた酸化物半導体トランジスタ１１等の半導体装置を提供することが可能になる。
図８に示すトランジスタ１１は、例えば図９に示す第１の製造工程、図１０に示す第２の製造工程、図１１に示す第３の製造工程、図１２に示す第４の製造工程を適用することにより得ることができる。なお、下記の製造工程の例に示すように、酸化物半導体層１５の第２領域Ｒ２及び第３領域Ｒ３はそれぞれ、ソース電極１６と接する領域Ｒ２及びドレイン電極１７と接する領域Ｒ３に設定されていてもよいし、第２領域Ｒ２及び第３領域Ｒ３のいずれか一方のみが設定されていてもよい。また、図８に示されるトランジスタ１１の変形例として、前述したように円筒形状の酸化物半導体層１５に代えて、内部まで酸化物半導体で構成された円柱形状の酸化物半導体層１５を適用してもよい。この構造では、酸化シリコン等の絶縁膜１８は充填されていない。
図８に示すトランジスタ１１の第１の製造工程について、図９を参照して説明する。図９に示す第１の製造工程は、ソース電極１６と接する領域Ｒ２及びドレイン電極１７と接する領域Ｒ３の両方にＡ元素の含有量を１原子％未満とした領域を設定した製造方法である。まず、図９（Ａ）に示すように、従来の縦型トランジタと同様な工程を適用して、基板１２上にソース電極１６、ゲート電極１３、及びゲート絶縁膜１４を形成する。次に、ゲート絶縁膜１４の内側に設けられる中空部Ｈに沿って、酸化物半導体層１５の一部となるＭ１－Ｍ２－Ｏからなる第１の酸化物半導体層１５Ａを形成する。第１の酸化物半導体層１５ＡはＡ元素を含んでおらず、第２領域Ｒ２及び第３領域Ｒ３の形成に寄与する。
次に、図９（Ｂ）に示すように、第１の酸化物半導体層１５Ａ上にＡ元素を含むＭ１－Ｍ２－Ｏからなる第２の酸化物半導体層１５Ｂを形成する。第２の酸化物半導体層１５Ｂは、前述したようにＡ元素を所定の範囲で含んでいる。このような第１の酸化物半導体層１５Ａと第２の酸化物半導体層１５Ｂとを積層して酸化物半導体層１５を構成することによって、Ａ元素の含有量が例えば傾斜的に変化した酸化物半導体層１５を得ることができる。例えば、ゲート電極１３と対向する第１領域Ｒ１では、第２の酸化物半導体層１５Ｂが主として機能するため、前述した酸化物半導体層１５の本来の特性を発揮させることができる。一方、ソース電極１６と接する領域Ｒ２及びドレイン電極１７と接する領域３には、少なくとも第１の酸化物半導体層１５Ａの一部が存在するため、ソース電極１６やドレイン電極１７とのコンタクト抵抗を低下させることができる。
この後、図９（Ｃ）に示すように、第２の酸化物半導体層１５Ｂの内側に残存する中空部Ｈに絶縁膜１８を充填した後、ドレイン電極１７を形成することによって、トランジスタ１１が得られる。ここで、第２の酸化物半導体層１５Ｂの内側に残存する中空部Ｈに充填する絶縁膜１８について、一般的にはシリコン酸化膜等が用いられる。中空部Ｈに充填する絶縁膜１８に、例えばＦ及びＣｌから選ばれる少なくとも１つのＡ元素を含むシリコン酸化膜を適用してもよい。絶縁膜１８にＦやＣｌを含むシリコン酸化膜を適用することによって、絶縁膜１８に含まれるＦやＣｌを第２の酸化物半導体層１５Ｂに拡散させるようにしてもよい。第２の製造工程においても同様である。
図８に示すトランジスタ１１の第２の製造工程について、図１０を参照して説明する。図１０に示す第２の製造工程は、ソース電極１６と接する第２領域Ｒ２にＡ元素の含有量を１原子％未満とした領域を設定した製造方法である。まず、図１０（Ａ）に示すように、図９に示す第２の製造工程と同様に、基板１２上にソース電極１６、ゲート電極１３、及びゲート絶縁膜１４を形成する。次いで、ゲート絶縁膜１４の内側に設けられる中空部Ｈ内に、酸化物半導体層１５の一部となるＭ１－Ｍ２－Ｏからなる第１の酸化物半導体層１５Ａを充填する。第１の酸化物半導体層１５ＡはＡ元素を含んでおらず、第２領域Ｒ２の形成に寄与する。次いで、図１０（Ｂ）に示すように、第１の酸化物半導体層１５Ａをエッチバックする。第１の酸化物半導体層１５Ａの残存部の厚さは、ソース電極１６と接する第２領域Ｒ２の形成に十分な範囲であればよく、特に限定されるものではない。
次に、図１０（Ｃ）に示すように、第１の酸化物半導体層１５Ａ上を含む中空部Ｈ内に、Ａ元素を含むＭ１－Ｍ２－Ｏからなる第２の酸化物半導体層１５Ｂを形成する。第２の酸化物半導体層１５Ｂは、前述したようにＡ元素を所定の範囲で含んでいる。このような第１の酸化物半導体層１５Ａと第２の酸化物半導体層１５Ｂとを積層して酸化物半導体層１５を構成することによって、ゲート電極１３と対向する第１領域Ｒ１を第２の酸化物半導体層１５Ｂで形成すると共に、ソース電極１６と接する第２領域Ｒ２を第１の酸化物半導体層１５Ａで形成することができる。従って、第１領域Ｒ１に酸化物半導体層１５の特性を発揮させた上で、ソース電極１６とのコンタクト抵抗を低下させることができる。
この後、図１０（Ｄ）に示すように、第２の酸化物半導体層１５Ｂの内側に残存する中空部Ｈに絶縁膜１８を充填した後、ドレイン電極１７を形成することによって、トランジスタ１１が得られる。第２の酸化物半導体層１５Ｂの内側に残存する中空部Ｈに充填する絶縁膜１８については、第１の製造工程で示したように、Ｆ及びＣｌから選ばれる少なくとも１つのＡ元素を含むシリコン酸化膜を適用してもよい。絶縁膜１８にＦやＣｌを含むシリコン酸化膜を適用することによって、絶縁膜１８に含まれるＦやＣｌを第２の酸化物半導体層１５Ｂに拡散させるようにしてもよい。
図８に示すトランジスタ１１の第３の製造工程について、図１１を参照して説明する。図１１に示す第３の製造工程は、ドレイン電極１７と接する第３領域Ｒ３にＡ元素の含有量を１原子％未満とした領域を設定した製造方法である。まず、図１１（Ａ）に示すように、図９に示す第２の製造工程と同様に、基板１２上にソース電極１６、ゲート電極１３、及びゲート絶縁膜１４を形成する。次いで、ゲート絶縁膜１４の内側に設けられる中空部Ｈ内に、Ａ元素を含むＭ１－Ｍ２－Ｏからなる第２の酸化物半導体層１５Ｂを充填する。次いで、図１１（Ｂ）に示すように、第２の酸化物半導体層１５Ｂをエッチバックする。第２の酸化物半導体層１５Ｂのエッチバックの深さは、ドレイン電極１７と接する第３領域Ｒ３の形成に十分な範囲であればよく、特に限定されるものではない。
次に、図１１（Ｃ）に示すように、第２の酸化物半導体層１５Ｂをエッチバックして形成した中空部Ｈ内に、Ａ元素を含まないＭ１－Ｍ２－Ｏからなる第１の酸化物半導体層１５Ｂを形成する。このような第１の酸化物半導体層１５Ａと第２の酸化物半導体層１５Ｂとを積層して酸化物半導体層１５を構成することによって、ゲート電極１３と隣接する第１領域Ｒ１を第２の酸化物半導体層１５Ｂで形成すると共に、ドレイン電極１７と接する第３領域Ｒ３を第１の酸化物半導体層１５Ａで形成することができる。従って、第１領域Ｒ１に酸化物半導体層１５の特性を発揮させた上で、ドレイン電極１７とのコンタクト抵抗を低下させることができる。この後、図１１（Ｄ）に示すように、酸化物半導体層１５上にドレイン電極１７を形成することによって、トランジスタ１１が得られる。
図８に示すトランジスタ１１の第４の製造工程について、図１２を参照して説明する。図１２に示す第４の製造工程は、第２の製造工程と第３の製造工程とを組み合わせたものである。まず、図１０（Ｂ）に示した工程と同様にして、中空部Ｈ内に充填された第１の酸化物半導体層１５Ａをエッチバックする（図１２（Ａ））。次いで、図１２（Ｂ）に示すように、第１の酸化物半導体層１５Ａ上を含む中空部Ｈ内に、Ａ元素を含むＭ１－Ｍ２－Ｏからなる第２の酸化物半導体層１５Ｂを充填する。
次に、図１２（Ｃ）に示すように、第２の酸化物半導体層１５Ｂをエッチバックし、エッチバックにより形成された中空部Ｈ内に、Ａ元素を含まないＭ１－Ｍ２－Ｏからなる第３の酸化物半導体層１５Ｃを形成する。このような第１の酸化物半導体層１５Ａと第２の酸化物半導体層１５Ｂと第３の酸化物半導体層１５Ｃとを積層して酸化物半導体層１５を構成することによって、ゲート電極１３と隣接する第１領域Ｒ１を第２の酸化物半導体層１５Ｂで形成すると共に、ソース電極１６と接する第２領域Ｒ２とドレイン電極１７と接する第３領域Ｒ３をそれぞれ第１及び第３の酸化物半導体層１５Ａ、１５Ｃで形成することができる。従って、第１領域Ｒ１に酸化物半導体層１５の特性を発揮させた上で、ソース電極１６及びドレイン電極１７とのコンタクト抵抗を低下させることができる。この後、図１２（Ｄ）に示すように、酸化物半導体層１５上にドレイン電極１７を形成することによって、トランジスタ１１が得られる。
なお、図１１（Ｄ）及び図１２（Ｄ）では、酸化物半導体層１５を円柱状に形成した状態を示しているが、第３及び第４の製造工程では図８に示したような酸化物半導体層１５を適用することもできる。酸化物半導体層１５を中空部Ｈの内面に沿って形成することによって、図８に示したような形状を有する酸化物半導体層１５を得ることができる。この場合、酸化物半導体層１５の内側に形成される中空部に絶縁膜１８を充填すればよい。
（第３の実施形態）
図１３、図１４、及び図１５は、第３の実施形態の半導体記憶装置を示している。これらの図に示す半導体記憶装置は、複数のメモリセルアレイを有する。図１３は、メモリセルアレイの回路構成例を説明するための回路図である。図１３は、複数のメモリセルＭＣと、複数のワード線ＷＬ（ワード線ＷＬｎ、ワード線ＷＬｎ＋１、ワード線ＷＬｎ＋２、ｎは整数）と、複数のビット線ＢＬ（ビット線ＢＬｍ、ビット線ＢＬｍ＋１、ビット線ＢＬｍ＋２、ｍは整数）と、を図示する。
複数のメモリセルＭＣは、行列方向に配列され、メモリセルアレイを構成する。それぞれのメモリセルＭＣは、電界効果トランジスタ（ＦＥＴ）であるメモリトランジスタＭＴＲと、メモリキャパシタＭＣＰとを備える。メモリトランジスタＭＴＲのゲートは対応するワード線ＷＬに接続され、ソース又はドレインの一方は対応するビット線ＢＬに接続される。メモリキャパシタＭＣＰの一方の電極はメモリトランジスタＭＴＲのソース又はドレインの他方に接続され、他方の電極は図示しないが特定の電位を供給する電源線に接続される。メモリセルＭＣは、ワード線ＷＬによるメモリトランジスタＭＴＲのスイッチングによりビット線ＢＬからメモリキャパシタＭＣＰに電荷を蓄積してデータを保持できる。複数のメモリセルＭＣの数は、図１３に示す数に限定されない。
メモリセルＭＣにおける電界効果トランジスタＭＴＲとメモリキャパシタＭＣＰの構造例について、図１４及び図１５を参照して説明する。図１４及び図１５において、符号３０はメモリキャパシタＭＣＰであり、符号５１は電界効果トランジスタ（メモリトランジスタ）ＭＴＲである。図１４はメモリセルＭＣの斜視模式図、図１５はメモリセルＭＣの断面模式図である。キャパシタ３０は、半導体基板の上方及び電界効果トランジスタ５１の下方に設けられ、メモリセルＭＣのメモリキャパシタＭＣＰを構成する。
キャパシタ３０は、いわゆるピラー型キャパシタ、シリンダー型キャパシタ等の３次元キャパシタであって、図１４及び図１５に示すように、セル電極３１と、絶縁膜３２と、プレート電極３３と、プレート電極３４とを有する。セル電極３１は、メモリキャパシタＭＣＰの第１の電極として機能する。絶縁膜３２は、メモリキャパシタＭＣＰの誘電体層として機能し、セル電極３１とプレート電極３３との間に設けられる。プレート電極３３は、メモリキャパシタＭＣＰの第２の電極として機能し、セル電極３１に対向して設けられる。プレート電極３４は、プレート電極３３に接続される。上記３次元キャパシタ３０によりメモリセルＭＣの面積を小さくできる。
酸化物導電層４１は、図１４及び図１５に示すように、セル電極３１に接して設けられる。酸化物導電層４１は、例えばインジウム－錫－酸化物（ＩＴＯ）等の金属酸化物を含む。電界効果トランジスタ５１は、半導体基板の上方及びキャパシタ３０の上方に設けられ、メモリセルＭＣのメモリトランジスタＭＴＲを構成する。
電界効果トランジスタ５１は、図１４及び図１５に示すように、金属酸化物等の酸化物半導体を含むチャネル層５０１と、チャネル層５０１を囲むゲート絶縁膜５０２とを有する。チャネル層５０１のＺ軸方向の一端は、酸化物導電層４２を介して配線７１に接続され、電界効果トランジスタ５１のソース又はドレインの一方として機能し、他方が酸化物導電層４１に接続され、電界効果トランジスタ５１のソース又はドレインの他方として機能する。このとき、酸化物導電層４１は、キャパシタ３０のセル電極３１と電界効果トランジスタ５１のチャネル層５０１との間に設けられ、電界効果トランジスタ５１のソース電極又はドレイン電極の他方として機能する。酸化物導電層４１は、電界効果トランジスタ５１のチャネル層５０１と同様に金属酸化物を含むため、電界効果トランジスタ５１と酸化物導電層４１との接続抵抗を低減できる。
チャネル層５０１は、前述した第１及び第２の実施形態における酸化物半導体層（５、１５）と同様な構成を有する。ゲート絶縁膜５０２は、例えば酸化物又は酸窒化物（一例として、酸化シリコン）を含む。配線６１は、図１４及び図１５に示すように、ゲート絶縁膜５０２を挟んでチャネル層５０１に対向して設けられ、電界効果トランジスタ５１のゲート電極として機能する。電界効果トランジスタ５１は、図１４に示すように、ゲート電極がチャネル層５０１を囲んで配置される、いわゆるＳｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ（ＳＧＴ）である。ＳＧＴにより半導体記憶装置の面積を小さくできる。
酸化物半導体を含むチャネル層を有する電界効果トランジスタは、半導体基板に設けられた電界効果トランジスタよりもオフリーク電流が低い。よって、例えばメモリセルＭＣに保持されたデータを長く保持できるため、リフレッシュ動作の回数を減らすことができる。また、酸化物半導体を含むチャネル層を有する電界効果トランジスタは、低温プロセスで形成可能であるため、キャパシタ３０に熱ストレスを与えることを抑制できる。
配線６１は、例えば金属、金属化合物、又は、半導体を含む。配線６１は、例えばタングステン（Ｗ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、及びルテニウム（Ｒｕ）からなる群より選ばれる少なくとも一つの材料を含む。
酸化物導電層４２は、図１４及び図１５に示すように、電界効果トランジスタ５１のチャネル層５０１に接して設けられ、電界効果トランジスタ５１のソース電極又はドレイン電極の一方として機能する。酸化物導電層４２は、例えばインジウム－錫－酸化物（ＩＴＯ）等の金属酸化物を含む。酸化物導電層４２は、電界効果トランジスタ５１のチャネル層５０１と同様に金属酸化物を含むため、電界効果トランジスタ５１と酸化物導電層４２との接続抵抗を低減できる。
配線７１は、図１４及び図１５に示すように、電界効果トランジスタ５１の上方において酸化物導電層４２に接して設けられ、酸化物導電層４２を介して電界効果トランジスタ５１のチャネル層５０１に接続される。酸化物導電層４２は、電界効果トランジスタ５１のソース電極又はドレイン電極の一方として機能する。
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…トランジスタ、２，１２…基板、３，１３…第１電極、４，１４…絶縁膜、５，１５…酸化物半導体層、６，１６…第２電極、７，１７…第３電極、１１…縦型トランジスタ、１８…絶縁膜

Claims (9)

  1. 酸化物半導体層を具備する半導体装置であって、
    前記酸化物半導体層は、インジウム及び錫からなる群より選ばれる少なくとも１つの第１の金属元素と、亜鉛、ガリウム、アルミニウム、タングステン、及びケイ素からなる群より選ばれる少なくとも１つの第２の金属元素とを含む金属酸化物を備え、
    前記酸化物半導体層は、前記金属酸化物に対して、フッ素及び塩素からなる群より選ばれる少なくとも１つのアニオン元素が１原子％以上８原子％未満の範囲で含有された第１領域を備える、半導体装置。
  2. 前記酸化物半導体層はアモルファス構造を有する、請求項１に記載の半導体装置。
  3. 前記酸化物半導体層は、前記金属酸化物に対して、前記アニオン元素の含有量が１原子％未満の第２領域を備える、請求項１又は２に記載の半導体装置。
  4. 前記第１領域の組成を、
    組成式：Ｍ２ ｉＭ３ ｊＭ４ ｋＭ６ ｌ（Ｏ，Ｆ，Ｃｌ）ｎ
    （式中、Ｍ２はＺｎ、Ｍ３はＩｎ、Ｇａ、及びＡｌ、Ｍ４はＳｎ及びＳｉ、Ｍ６はＷを表し、ｉはＭ２の原子比、ｊはＭ３の原子比、ｋはＭ４の原子比、ｌはＭ６の原子比、ｎはＯ、Ｆ、及びＣｌの合計原子比を表す。）
    で表したとき、前記第１領域は、
    （２ｉ＋３ｊ＋４ｋ＋６ｌ）／２×０．９５＜ｎ＜（２ｉ＋３ｊ＋４ｋ＋６ｌ）／２×１．０５
    の関係を満足する組成を有する、請求項１乃至請求項３のいずれかに記載の半導体装置。
  5. さらに、前記酸化物半導体層の少なくとも一部と絶縁膜を介して対向するように配置された第１電極と、前記酸化物半導体層と電気的に接続するように設けられた第２電極及び第３電極とを具備する、請求項１に記載の半導体装置。
  6. 前記第１領域は、前記第１電極と対向するように設けられ、
    かつ、前記酸化物半導体層は、前記第２電極と電気的に接続する、前記金属酸化物に対して前記アニオン元素の含有量が１原子％未満の第２領域、及び前記第３電極と電気的に接続する、前記金属酸化物に対して前記アニオン元素の含有量が１原子％未満の第３領域の少なくとも一方を備える、請求項５に記載の半導体装置。
  7. 前記酸化物半導体層は、前記第１電極上に前記絶縁膜を介して第１方向に延伸するように積層されており、
    前記第２電極は、前記酸化物半導体層の前記第１方向の一端側と電気的に接続して設けられていると共に、前記第３電極は前記酸化物半導体層の前記第１方向の他端側に電気的に接続して設けられている、請求項５又は請求項６に記載の半導体装置。
  8. 前記酸化物半導体層は、第１方向に延伸し、第１端部とこの第１端部とは反対側の第２端部とを備え、
    前記第１電極は、前記酸化物半導体層の外周面に沿って、前記絶縁膜を介して設けられ、
    前記第２電極は、前記酸化物半導体層の前記第１端部と電気的に接続するように設けられ、
    前記第３電極は、前記酸化物半導体層の前記第２端部と電気的に接続するように設けられている、請求項５又は請求項６に記載の半導体装置。
  9. 前記第２電極又は前記第３電極に電気的に接続して設けられたキャパシタをさらに備える、請求項５乃至請求項８のいずれかに記載の半導体装置。
JP2020142583A 2020-08-26 2020-08-26 半導体装置 Pending JP2022038209A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020142583A JP2022038209A (ja) 2020-08-26 2020-08-26 半導体装置
TW110100279A TWI758052B (zh) 2020-08-26 2021-01-05 半導體裝置
CN202110108855.6A CN114122140A (zh) 2020-08-26 2021-01-27 半导体装置
US17/193,941 US11569241B2 (en) 2020-08-26 2021-03-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020142583A JP2022038209A (ja) 2020-08-26 2020-08-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2022038209A true JP2022038209A (ja) 2022-03-10

Family

ID=80357371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020142583A Pending JP2022038209A (ja) 2020-08-26 2020-08-26 半導体装置

Country Status (4)

Country Link
US (1) US11569241B2 (ja)
JP (1) JP2022038209A (ja)
CN (1) CN114122140A (ja)
TW (1) TWI758052B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200101964A (ko) 2018-01-05 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US11374057B2 (en) * 2020-06-23 2022-06-28 Taiwan Semiconductor Manufacturing Company Limited Vertical metal oxide semiconductor channel selector transistor and methods of forming the same
JP2022143580A (ja) * 2021-03-17 2022-10-03 キオクシア株式会社 半導体装置及び半導体記憶装置
CN117320439A (zh) * 2022-06-21 2023-12-29 长鑫存储技术有限公司 半导体结构及其制作方法、存储器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
WO2011043176A1 (en) * 2009-10-08 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor layer and semiconductor device
KR20170024130A (ko) 2009-10-21 2017-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102114012B1 (ko) 2010-03-05 2020-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP6220526B2 (ja) 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
SG10201700805WA (en) * 2012-08-03 2017-02-27 Semiconductor Energy Lab Co Ltd Oxide semiconductor stacked film and semiconductor device
US10651252B2 (en) 2014-03-26 2020-05-12 International Business Machines Corporation Vertically integrated active matrix backplane
KR20160137843A (ko) * 2015-05-22 2016-12-01 엘지디스플레이 주식회사 고신뢰성 금속 산화물 반도체 물질을 포함하는 박막 트랜지스터 기판

Also Published As

Publication number Publication date
TWI758052B (zh) 2022-03-11
US11569241B2 (en) 2023-01-31
CN114122140A (zh) 2022-03-01
US20220068925A1 (en) 2022-03-03
TW202209686A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
TWI758052B (zh) 半導體裝置
US20210159404A1 (en) Thermal dispersion layer in programmable metallization cell
JP2019169490A (ja) 半導体装置及びその製造方法
CN109216328B (zh) 半导体器件
JP7109928B2 (ja) トランジスタ及び半導体記憶装置並びにトランジスタの製造方法
US20240113223A1 (en) Semiconductor devices comprising transistors having increased threshold voltage and related methods and systems
JP2020198343A (ja) 半導体装置及び半導体記憶装置
KR20150087060A (ko) 접착층을 포함하는 전극 연결 구조체 및 이를 포함하는 전자 소자
JP2022049604A (ja) 半導体装置及び半導体記憶装置
US11527538B2 (en) Method for fabricating a semiconductor device with array region and peripheral region
JP7387475B2 (ja) 半導体装置及び半導体記憶装置
TWI830322B (zh) 半導體裝置及半導體記憶裝置
US20240015950A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20230088864A1 (en) Semiconductor memory device
US20240098962A1 (en) Semiconductor device and semiconductor memory device
US20230035006A1 (en) Semiconductor memory device
US20230422482A1 (en) Semiconductor device and semiconductor memory device
US20230238460A1 (en) Transistor
JP2024000621A (ja) 半導体装置及び半導体記憶装置
TW202401757A (zh) 半導體裝置及半導體記憶裝置
JP2024000648A (ja) 半導体装置及び半導体記憶装置
JP2022143580A (ja) 半導体装置及び半導体記憶装置
CN113851465A (zh) 半导体器件