JP7109928B2 - トランジスタ及び半導体記憶装置並びにトランジスタの製造方法 - Google Patents

トランジスタ及び半導体記憶装置並びにトランジスタの製造方法 Download PDF

Info

Publication number
JP7109928B2
JP7109928B2 JP2018015473A JP2018015473A JP7109928B2 JP 7109928 B2 JP7109928 B2 JP 7109928B2 JP 2018015473 A JP2018015473 A JP 2018015473A JP 2018015473 A JP2018015473 A JP 2018015473A JP 7109928 B2 JP7109928 B2 JP 7109928B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
conductor
transistor
forming
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018015473A
Other languages
English (en)
Other versions
JP2019134077A (ja
Inventor
信美 斉藤
知正 上田
健太郎 三浦
圭司 池田
勉 手塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2018015473A priority Critical patent/JP7109928B2/ja
Priority to US16/122,834 priority patent/US10714629B2/en
Publication of JP2019134077A publication Critical patent/JP2019134077A/ja
Application granted granted Critical
Publication of JP7109928B2 publication Critical patent/JP7109928B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6339—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE or pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Description

実施形態は、トランジスタ及び半導体記憶装置並びにトランジスタの製造方法に関する。
ＦＥＴ（Field Effect Transistor）等のトランジスタは、オフ時のリーク電力が無い又は小さいことが好ましい。オフ時のリーク特性に優れたトランジスタの１つとしては、酸化物半導体をチャネルとするトランジスタが近年注目を集めている。
しかしながら、酸化物半導体をチャネルとするトランジスタは、酸化物半導体と金属電極との間に高抵抗の金属酸化物層が形成され、金属電極のコンタクト抵抗が増大してしまうことがある。
特開２０１３－２５１５３３号公報
酸化物半導体をチャネルとするトランジスタのコンタクト抵抗を低減すること。
実施形態のトランジスタは、第１乃至第３導電体と、第１及び第２酸化物半導体と、ゲート絶縁膜と、を含む。第１導電体及び第２導電体は、基板の上方において、絶縁体を介して順に積層される。第１酸化物半導体は、第１導電体上に設けられる。第２酸化物半導体は、第１酸化物半導体上に、基板の表面と交差した第１方向に沿って第２導電体を通過した柱状に設けられ、且つ第１酸化物半導体と異なる。ゲート絶縁膜は、第２導電体と第２酸化物半導体との間に設けられる。第３導電体は、第２酸化物半導体上に設けられる。第１酸化物半導体と第２酸化物半導体とのそれぞれは、少なくとも亜鉛を含む。第１酸化物半導体におけるガリウムの組成比は、第２酸化物半導体におけるガリウムの組成比よりも低い。
第１実施形態に係るトランジスタの構成例を示す斜視図。 第１実施形態に係るトランジスタの断面構造の一例を示す断面図。 第１実施形態に係るトランジスタの製造方法の一例を示すフローチャート。 第１実施形態に係るトランジスタの製造工程の一例を示すトランジスタの断面図。 第１実施形態に係るトランジスタの製造工程の一例を示すトランジスタの断面図。 第１実施形態に係るトランジスタの製造工程の一例を示すトランジスタの断面図。 第１実施形態に係るトランジスタの製造工程の一例を示すトランジスタの断面図。 第１実施形態に係るトランジスタの製造工程の一例を示すトランジスタの断面図。 第１実施形態に係るトランジスタの製造工程の一例を示すトランジスタの断面図。 第１実施形態に係るトランジスタの製造工程の一例を示すトランジスタの断面図。 異なるコンタクト構造を有するトランジスタにおける寄生抵抗の測定結果の一例を示すグラフ。 実施形態におけるコンタクト構造と比較例におけるコンタクト構造とのそれぞれの抵抗率の測定結果の一例を示すグラフ。 第１実施形態の変形例に係るトランジスタの断面構造の一例を示す断面図。 第２実施形態に係るトランジスタの断面構造の一例を示す断面図。 第２実施形態に係るトランジスタの製造方法の一例を示すフローチャート。 第２実施形態に係るトランジスタの製造工程の一例を示すトランジスタの断面図。 第２実施形態に係るトランジスタの製造工程の一例を示すトランジスタの断面図。 第２実施形態に係るトランジスタの製造工程の一例を示すトランジスタの断面図。 第２実施形態に係るトランジスタの製造工程の一例を示すトランジスタの断面図。 第２実施形態に係るトランジスタの製造工程の一例を示すトランジスタの断面図。 第２実施形態の第１変形例に係るトランジスタの断面構造の一例を示す断面図。 第３実施形態に係る半導体記憶装置の回路構成の一例を示す回路図。 第３実施形態に係る半導体記憶装置の構成例を示す斜視図。 第３実施形態に係る半導体記憶装置の断面構造の一例を示す断面図。 第３実施形態に係る半導体記憶装置の断面構造の一例を示す断面図。 第４実施形態に係る半導体記憶装置の構成例を示す斜視図。 第４実施形態に係る半導体記憶装置の断面構造の一例を示す断面図。 第４実施形態に係る半導体記憶装置の断面構造の一例を示す断面図。 コンタクト構造が異なる２つのトランジスタにおけるソース－ドレイン間の寄生抵抗とゲートオーバードライブ電圧との依存性の一例を示すグラフ。 コンタクト構造が異なる複数のトランジスタにおけるソース－ドレイン間の寄生抵抗とコンタクト界面のショットキー障壁高さとの関係の一例を示すグラフ。 コンタクト界面のショットキー障壁高さとガリウム組成比との関係の一例を示すグラフ。
以下に、実施形態について図面を参照して説明する。図面は模式的又は概念的なものであり、各図面の寸法及び比率等は必ずしも現実のものと同一とは限らない。各実施形態は、本発明の技術思想を具体化するための装置及び方法を例示している。以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付す。
［１］第１実施形態
以下に、第１実施形態に係るトランジスタ１０について説明する。
［１－１］トランジスタ１０の構成
図１は、第１実施形態に係るトランジスタ１０の構成例を示す斜視図である。尚、本明細書で参照される図面において、Ｘ軸及びＹ軸によって形成される平面は、基板ＳＵの表面と平行な面に対応し、Ｚ軸は、基板ＳＵの表面と交差する方向に対応している。また、以下の図面では、層間絶縁膜及び基板ＳＵのそれぞれの図示が適宜省略されている。
トランジスタ１０は、図１に示すように、下部電極ＢＥ、上部電極ＴＥ、ゲート電極ＧＥ、及び柱状部ＰＩを備えている。下部電極ＢＥは、例えば基板ＳＵの上方に設けられている。上部電極ＴＥは、下部電極ＢＥの上方に設けられている。ゲート電極ＧＥは、下部電極ＢＥと上部電極ＴＥとの間に設けられている。柱状部ＰＩは、例えばＺ方向に延伸した柱状に設けられ、ゲート電極ＧＥを通過（貫通）している。柱状部ＰＩの下端は下部電極ＢＥに電気的に接続され、柱状部ＰＩの上端は上部電極ＴＥに電気的に接続される。
下部電極ＢＥ及び上部電極ＴＥのそれぞれは、トランジスタ１０のソース電極又はドレイン電極として機能する。ゲート電極ＧＥは、トランジスタ１０のゲート電極として機能する。柱状部ＰＩは、トランジスタ１０の電流経路（チャネル）として機能する。このように、トランジスタ１０は、下部電極ＢＥと上部電極ＴＥとの間において、Ｚ方向に延伸した柱状部ＰＩを介した電流が流れることから、例えば縦型トランジスタと称される。
次に、図２を用いてトランジスタ１０のより詳細な構成について説明する。図２は、第１実施形態に係るトランジスタの断面構造の一例を示している。トランジスタ１０は、図２に示すように、導電体１１、１４及び１８、酸化物半導体１２、絶縁体１３及び１５、並びに柱状部ＰＩを含んでいる。
導電体１１上には、酸化物半導体１２が設けられている。酸化物半導体１２上には、絶縁体１３が設けられている。絶縁体１３上には、導電体１４が設けられている。導電体１４上には、絶縁体１５が設けられている。絶縁体１５上には、導電体１８が設けられている。酸化物半導体１２と導電体１８との間には、柱状部ＰＩが設けられている。柱状部ＰＩは、ゲート絶縁膜１６及び酸化物半導体１７を含んでいる。
ゲート絶縁膜１６は、柱状部ＰＩにおいて円筒状に設けられ、導電体１４に接している。酸化物半導体１７は、ゲート絶縁膜１６の内壁に設けられている。言い換えると、酸化物半導体１７は、例えば円筒状に設けられたゲート絶縁膜１６の内側に埋め込まれている。酸化物半導体１７の下端は、酸化物半導体１２に接触している。酸化物半導体１７の上端は、導電体１８に接触している。
言い換えると、ＸＹ平面に平行な断面において、柱状部ＰＩの中心部に酸化物半導体１７が設けられ、酸化物半導体１７の周囲を覆うようにゲート絶縁膜１６が設けられている。つまり、酸化物半導体１７とゲート電極として機能する導電体１４との間は、ゲート絶縁膜１６によって絶縁されている。
以上の構成において、導電体１１は下部電極ＢＥとして機能し、導電体１４はゲート電極ＧＥとして機能し、導電体１８は上部電極ＴＥとして機能する。トランジスタ１０のチャネルは、酸化物半導体１７内に形成される。
導電体１１、１４及び１８のそれぞれは、例えば銅（Cu）及びタングステン（W）のうちの１つを含む。酸化物半導体１２及び１７のそれぞれは、例えば酸化インジウム、酸化ガリウム、及び酸化亜鉛を含む。このように、酸化インジウム、酸化ガリウム、及び酸化亜鉛を含む酸化物半導体は、例えばＩＧＺＯ（In-Ga-Zn oxide）と称される。また、酸化物半導体１７としては、インジウム、亜鉛、スズのうち少なくとも１つを含む酸化物（例えば、ＩｎＯ、ＩｎＺｎＯ、ＩｎＳｎＯ、ＳｎＯ、ＺｎＯ、ＺｎＳｎＯ）が使用されても良い。
酸化物半導体１２のキャリア密度は、酸化物半導体１７のキャリア密度よりも高い。具体的には、第１実施形態において、例えば、酸化物半導体１２のキャリア密度ｎは１０１８（cm-3）よりも高く設計され、酸化物半導体１７のキャリア密度ｎは１０１７（cm-3）よりも低く設計される。
［１－２］トランジスタ１０の製造方法
図３は、第１実施形態に係るトランジスタ１０の製造工程の一例を示すフローチャートを示し、図４～図１０は、トランジスタ１０の各製造工程における断面構造の一例を示している。以下に、第１実施形態に係るトランジスタ１０の製造方法の一例を、図３と図４～図１０のうちいずれか１つの図面とを参照して、下部電極ＢＥの形成から上部電極ＴＥの形成までについて説明する。
まず、ステップＳ１０において、図４に示すように、基板（図示せず）の上方において、下部電極ＢＥに対応する導電体１１が形成される。導電体１１の形成には、例えばスパッタリングが使用される。
次に、ステップＳ１１において、図５に示すように、導電体１１上に酸化物半導体１２が形成される。具体的には、酸化物半導体１２は、例えばチャンバー内の雰囲気を例えばアルゴン（Ar）等の不活性ガスのみとしたスパッタリングによって形成される。言い換えると、酸化物半導体１２を成膜するスパッタリング処理は、チャンバー内の雰囲気が例えばアルゴンで満たされた状態で実行される。これに限定されず、酸化物半導体１２は、例えばスパッタリング装置のチャンバー内の酸素濃度が低減された状態で成膜されることが好ましい。当該スパッタリングのターゲットとしては、例えばＩＧＺＯ（ＩｎＧａＺｎＯ）が使用される。
次に、ステップＳ１２において、図６に示すように、ゲート電極ＧＥに対応する導電体１４が形成される。具体的には、酸化物半導体１２上に、絶縁体１３、導電体１４、及び絶縁体１５が順に形成される。導電体１４の形成には、例えばスパッタリングが使用される。
次に、ステップＳ１３において、図７に示すように、柱状部ＰＩに対応するホールＨＬが形成される。具体的には、ホールＨＬは、例えばフォトリソグラフィと異方性エッチングとによって、絶縁体１５の上面から酸化物半導体１２の上面に達するように形成される。異方性エッチングとしては、例えばＲＩＥ（Reactive ion etching）が利用される。
次に、ステップＳ１４において、図８に示すように、ホールＨＬの内壁にゲート絶縁膜１６が形成される。具体的には、先ずゲート絶縁膜１６は、例えばＣＶＤ（Chemical Vapor Deposition）等によって、絶縁体１５の上面と、ホールＨＬの内壁と、ホールＨＬの底面とのそれぞれに成膜される。そして、例えばＲＩＥ等の異方性エッチングによって、例えば絶縁体１５上に形成されたゲート絶縁膜１６と、ホールＨＬの底面とにそれぞれ形成されたゲート絶縁膜１６が除去される。尚、当該異方性エッチングでは、少なくともホールＨＬの底面に形成されたゲート絶縁膜１６が除去されていれば良い。
次に、ステップＳ１５において、図９に示すように、酸化物半導体１７が形成される。具体的には、酸化物半導体１７は、例えばＡＬＤ（Atomic Layer Deposition）等によってホールＨＬの内部全体に埋め込まれ、ホールＨＬの底面において酸化物半導体１２と接触するように形成される。本工程では、ホールＨＬの内部に酸化物半導体１７を形成することに伴い、絶縁体１５上にも酸化物半導体１７が形成される。
次に、ステップＳ１６において、図１０に示すように、酸化物半導体１７がエッチバックされる。当該エッチバック処理では、例えば絶縁体１５が形成された層よりも上層に形成された酸化物半導体１７が除去される。尚、当該エッチバック処理の後に、ＣＭＰ（Chemical Mechanical Polishing）によって、絶縁体１５、ゲート絶縁膜１６、及び酸化物半導体１７のそれぞれの上面が平坦化されても良い。
そして、ステップＳ１７において、例えばスパッタリングによって、上部電極ＴＥに対応する導電体１８が形成される。これにより、図２を用いて説明した第１実施形態に係るトランジスタ１０の構造が形成される。
尚、第１実施形態に係るトランジスタ１０の製造工程において、酸化物半導体１２及び１７のそれぞれがスパッタリングによって成膜される場合、酸化物半導体１２を成膜する際のスパッタリング装置のチャンバー内の酸素濃度は、酸化物半導体１７を成膜する際のスパッタリング装置のチャンバー内の酸素濃度よりも低く設定される。
［１－３］第１実施形態の効果
以上で説明した第１実施形態に係るトランジスタ１０に依れば、トランジスタのコンタクト抵抗の増大を抑制することが出来る。以下に、第１実施形態に係るトランジスタ１０の詳細な効果について説明する。
酸化物半導体をチャネルとするトランジスタは、オフ時のリーク電流が小さい、すなわちオフリーク特性に優れている。そして、このようなトランジスタは、使用される半導体装置の要求に応じて、例えばチャネルが形成される酸化物半導体が柱状に形成された構造を有する縦型トランジスタとして設計される場合がある。
このような場合、柱状に形成された酸化物半導体の上部に接続された電極と、上面に接続された電極とで、コンタクト抵抗に違いが生じ得る。以下に、基板に平行な面に酸化物半導体を有するトランジスタが形成され、上部から電極のコンタクトを形成した場合（トップコンタクト構造）と、下部から電極のコンタクトを形成した場合（ボトムコンタクト構造）とにおける抵抗率の違いについて、図１１を用いて説明する。
図１１に示されたトップコンタクト構造では、ゲート電極が酸化物半導体（Channel-OS）よりも下層に設けられ、酸化物半導体に対してソース電極及びドレイン電極がそれぞれ上側から接続されている。ボトムコンタクト構造では、ゲート電極が酸化物半導体よりも上層に設けられ、酸化物半導体に対してソース電極及びドレイン電極がそれぞれ下側（基板側）から接続されている。その他の構成は、トップコンタクト構造とボトムコンタクト構造とで同様である。
また、図１１に示されたグラフの横軸はＮ２アニーリング温度（℃）に対応し、縦軸は各構造においてゲート電圧を一定にした場合におけるソース電極及びドレイン電極間の寄生抵抗の抵抗率（Ω・μｍ）に対応している。
トップコンタクト構造における抵抗率は、図１１に示すように、いずれのＮ２アニーリング温度においても、ボトムコンタクト構造における抵抗率よりも低くなっている。つまり、ボトムコンタクト構造における寄生抵抗が、酸化物半導体及びソース電極間のコンタクト抵抗と、酸化物半導体及びドレイン電極間のコンタクト抵抗とによって、トップコンタクト構造における寄生抵抗よりも高くなっていることが分かる。
このように、トップコンタクト構造とボトムコンタクト構造との間で寄生抵抗が異なる理由の一つとしては、例えば、チャネル成膜工程における下地金属電極への高抵抗界面層の形成が考えられる。
そこで、第１実施形態に係るトランジスタ１０は、チャネルが形成される酸化物半導体１７の底面と、当該酸化物半導体１７の底面に接続される電極との間に、酸化物半導体１７と異なる酸化物半導体１２を設けている。
酸化物半導体１２は、例えばチャンバー内の雰囲気を例えばアルゴン（Ar）等の不活性ガスのみとしたスパッタリングによって成膜される。このように、チャンバー内の酸素濃度が低減されたスパッタリングによって成膜された酸化物半導体１２は、例えば酸素有り雰囲気によるスパッタリングによって成膜された酸化物半導体や、ＡＬＤ等によって成膜された酸化物半導体よりも酸素含有量が少なくなり、これらの酸化物半導体よりもキャリア密度が高くなる。
以下に、チャネルの酸化物半導体と下部電極との間にキャリア密度の高い酸化物半導体を設ける場合（実施形態）と、設けない場合（比較例）との抵抗率の違いについて、図１２を用いて説明する。
図１２に示された比較例に係る構造では、下部電極及び上部電極としてタングステン（W）が設けられ、下部電極及び上部電極間に酸化物半導体としてｉ－ＩＧＺＯが設けられている。実施形態に係る構造では、比較例に係る構造に対して、下部電極とｉ－ＩＧＺＯとの間にｎ＋－ＩＧＺＯが設けられている。ｎ＋－ＩＧＺＯは、キャリア密度が酸化物半導体１２と同様になるように設計され、ｉ－ＩＧＺＯは、キャリア密度が酸化物半導体１７と同様になるように設計されている。つまり、ｎ＋－ＩＧＺＯのキャリア密度は、ｉ－ＩＧＺＯのキャリア密度よりも高い。また、図１２に示されたグラフの横軸はＮ２アニーリング温度（℃）に対応し、縦軸は各構造における上部電極及び下部電極間の抵抗率（Ω・cm2）に対応している。
実施形態に係る構造における抵抗率は、図１２に示すように、いずれのＮ２アニーリング温度においても、比較例に係る構造における抵抗率よりも低くなっている。つまり、実施形態に係る構造において挿入されたｎ＋－ＩＧＺＯが、ｉ－ＩＧＺＯと下部電極との間の抵抗率の低下に寄与していることが分かる。
この結果から、ｎ＋－ＩＧＺＯのキャリア密度が高い、すなわちｉ－ＩＧＺＯよりも酸素含有量が少ないことから、下部電極と酸化物半導体との界面における金属酸化物の形成が抑制されていると考えられる。
以上で説明したように、第１実施形態に係るトランジスタ１０では、下部電極ＢＥに対応する導電体１１と、チャネルが形成される酸化物半導体１７との間のコンタクト抵抗を、導電体１１と酸化物半導体１７との間に挿入された酸化物半導体１２によって小さくすることが出来る。
これにより、第１実施形態に係るトランジスタ１０は、底面でコンタクトさせる電極のコンタクト抵抗の増大を抑制することが出来、チャネルの寄生抵抗を低くすることが出来る。従って、第１実施形態に係るトランジスタ１０は、酸化物半導体をチャネルとして用いた場合においても、トランジスタ１０の駆動能力を向上することが出来る。
尚、チャネルが形成される酸化物半導体１７と上部電極ＴＥに対応する導電体１８との間には、酸化物半導体１２と同様の酸化物半導体が設けられても良い。図１３は、第１実施形態の変形例に係るトランジスタ１０の断面構造の一例を示している。
第１実施形態の変形例に係るトランジスタ１０は、図１３に示すように、図２を用いて説明した第１実施形態に係るトランジスタ１０に対して、酸化物半導体１９が追加された構成を有している。酸化物半導体１９は、酸化物半導体１７よりもキャリア密度が高く、酸化物半導体１７と導電体１８との間に形成される。
このような場合、トランジスタ１０では、酸化物半導体１７と導電体１８との間における高抵抗の金属酸化物の形成が抑制され得る。つまり、酸化物半導体１９によって、酸化物半導体１７と導電体１８との間のコンタクト抵抗が抑制され得る。従って、第１実施形態の変形例に係るトランジスタ１０は、第１実施形態に係るトランジスタ１０よりも、さらにチャネルの寄生抵抗を抑制することが出来る。尚、酸化物半導体１９のキャリア密度は、酸化物半導体１２のキャリア密度と同程度であっても良い。
［２］第２実施形態
第２実施形態に係るトランジスタ１０は、第１実施形態に係るトランジスタ１０の製造工程において、酸化物半導体１２を形成するタイミングを変更したものである。以下に、第２実施形態に係るトランジスタ１０について、第１実施形態と異なる点を説明する。
［２－１］トランジスタ１０の構成
図１４は、第２実施形態に係るトランジスタ１０の断面構造の一例を示している。図１４に示すように、第２実施形態に係るトランジスタ１０は、第１実施形態に係るトランジスタと同様に、導電体１１、１４及び１８、酸化物半導体１２、絶縁体１３及び１５、並びに柱状部ＰＩを含んでいる。
導電体１１上には、絶縁体１３が設けられている。絶縁体１３上には、導電体１４が設けられている。導電体１４上には、絶縁体１５が設けられている。絶縁体１５上には、導電体１８が設けられている。酸化物半導体１２と導電体１８との間には、柱状部ＰＩが設けられている。
柱状部ＰＩは、ゲート絶縁膜１６と、酸化物半導体１２及び１７と、導電体１８の一部とを含んでいる。ゲート絶縁膜１６は、柱状部ＰＩにおいて円筒状に設けられ、導電体１４に接している。
ゲート絶縁膜１６に囲まれた領域且つ導電体１１上には、酸化物半導体１２が設けられている。具体的には、酸化物半導体１２は、絶縁体１３が形成された層の下端から、導電体１４が形成された層の下部に亘って設けられている。酸化物半導体１２の下端は導電体１１に接触し、酸化物半導体１２の上端は導電体１４が形成された層の下部に含まれている。
ゲート絶縁膜１６に囲まれた領域且つ酸化物半導体１２上には、酸化物半導体１７が設けられている。具体的には、酸化物半導体１２は、酸化物半導体１２の上端から、導電体１４が形成された層の上部に亘って設けられている。酸化物半導体１７の下端は酸化物半導体１２に接触している。
ゲート絶縁膜１６に囲まれた領域且つ酸化物半導体１７上には、導電体１８の一部が設けられている。絶縁体１５上に設けられた導電体１８と、柱状部ＰＩに設けられた導電体１８とは例えば一体で形成される。柱状部ＰＩに含まれた導電体１８の下端は、酸化物半導体１７の上端に接触し、且つ導電体１４が形成された層の上部に含まれている。
以上のように、第２実施形態に係るトランジスタ１０では、チャネルが形成される酸化物半導体１７が、導電体１４が形成された層に含まれている。さらに言い換えると、酸化物半導体１７が、導電体１４の下部に設けられた絶縁体１３が形成された層と、導電体１４の上部に設けられた絶縁体１５が形成された層とのそれぞれに含まれない。
第２実施形態に係るトランジスタ１０のその他の構成は、第１実施形態に係るトランジスタ１０の構成と同様であるため、説明を省略する。
［２－２］トランジスタ１０の製造方法
図１５は、第２実施形態に係るトランジスタ１０の製造工程の一例を示すフローチャートを示し、図１６～図２０は、トランジスタ１０の各製造工程における断面構造の一例を示している。以下に、第２実施形態に係るトランジスタ１０の製造方法の一例を、図１５と図１６～図２０のうちいずれか１つの図面とを参照して、下部電極ＢＥの形成から上部電極ＴＥの形成までにについて説明する。
図１５に示すように、第２実施形態に係るトランジスタ１０の製造工程は、図３を用いて説明した第１実施形態に係るトランジスタ１０の製造工程に対して、ステップＳ１１の処理が実行されるタイミングが異なっている。
まず、ステップＳ１０の処理とステップＳ１２の処理とが続けて実行される。具体的には、図１６に示すように、基板（図示せず）の上方において、下部電極ＢＥに対応する導電体１１と、絶縁体１３と、ゲート電極ＧＥに対応する導電体１４と、絶縁体１５とが下層から順に形成される。
次に、ステップＳ１３の処理とステップＳ１４の処理とが続けて実行される。具体的には、図１７に示すように、柱状部ＰＩに対応するホールＨＬが形成され、ホールＨＬの内壁にゲート絶縁膜１６が形成される。
次に、ステップＳ１１の処理が実行される。具体的には、図１８に示すように、絶縁体１５と、ゲート絶縁膜１６と、ホールＨＬの底面とのそれぞれの上面に、酸化物半導体１２が形成される。この酸化物半導体１２は、第１実施形態と同様に、例えばチャンバー内の雰囲気をアルゴン（Ar）等の不活性ガスのみとしたスパッタリングによって形成され、当該スパッタリングのターゲットとしては、例えばＩＧＺＯ（ＩｎＧａＺｎＯ）が使用される。
次に、ステップＳ１５の処理が実行される。具体的には、図１９に示すように、酸化物半導体１７が、例えばＡＬＤ（Atomic Layer Deposition）等によってホールＨＬの内部全体に埋め込まれ、ホールＨＬの底部に形成された酸化物半導体１２と接触するように形成される。本工程では、ホールＨＬの内部に酸化物半導体１７を形成することに伴い、絶縁体１５上に形成された酸化物半導体１２上にも酸化物半導体１７が形成される。
次に、ステップＳ１６の処理が実行される。具体的には、図２０に示すように、酸化物半導体１７がエッチバックされる。当該エッチバック処理では、例えば絶縁体１５が形成された層よりも上層に形成された酸化物半導体１２及び１７と、ホールＨＬ内に形成された酸化物半導体１７のうち、絶縁体１５が形成された層の上端から導電体１４が形成された層の上部までに形成された酸化物半導体１７が除去される。
そして、ステップＳ１７の処理が実行され、上部電極ＴＥに対応する導電体１８が形成される。これにより、図１４を用いて説明した第２実施形態に係るトランジスタ１０の構造が形成される。
［２－３］第２実施形態の効果
以上で説明した第２実施形態に係るトランジスタ１０に依れば、第１実施形態に係るトランジスタ１０と同様に、コンタクト抵抗の増大を抑制することが出来る。
また、第２実施形態に係るトランジスタ１０では、柱状に形成された酸化物半導体１２の一部がゲート電極ＧＥに対応する導電体１４とオーバーラップしている。また、上部電極ＴＥに対応する導電体１８が柱状部を含み、当該柱状部の一部が導電体１４とオーバーラップしている。
その結果、第２実施形態に係るトランジスタ１０は、第１実施形態に係るトランジスタ１０と比べて、チャネルとゲート電極とが離れた領域により生じるオフセット抵抗も抑制することが出来る。従って、第２実施形態に係るトランジスタ１０は、第１実施形態よりもチャネルの寄生抵抗を低くすることが出来、トランジスタ１０の駆動能力を向上することが出来る。
尚、チャネルが形成される酸化物半導体１７と上部電極ＴＥに対応する導電体１８との間には、酸化物半導体１２と同様の酸化物半導体が設けられても良い。図２１は、第２実施形態の第１変形例に係るトランジスタ１０の断面構造の一例を示している。
第２実施形態の第２変形例に係るトランジスタ１０は、図２１に示すように、図１４を用いて説明した第１実施形態に係るトランジスタ１０に対して、酸化物半導体１９が追加された構成を有している。
酸化物半導体１９は、酸化物半導体１７よりもキャリア密度が高く、ゲート絶縁膜１６に囲まれた領域且つ酸化物半導体１７と導電体１８との間に形成される。尚、第２実施形態の第１変形例に係るトランジスタ１０において、導電体１８は、柱状部ＰＩに含まれていても良いし、含まれていなくても良い。
このような場合、トランジスタ１０では、酸化物半導体１７と導電体１８との間における高抵抗の金属酸化物の形成が抑制され得る。つまり、酸化物半導体１９によって、酸化物半導体１７と導電体１８との間のコンタクト抵抗が抑制され得る。従って、第２実施形態の第２変形例に係るトランジスタ１０は、第３実施形態に係るトランジスタ１０よりも、さらにチャネルの寄生抵抗を抑制することが出来る。尚、酸化物半導体１９のキャリア密度は、酸化物半導体１２のキャリア密度と同程度であっても良い。
［３］第３実施形態
第３実施形態に係る半導体記憶装置２０は、第１実施形態又は第２実施形態に係るトランジスタ１０を用いて構成された記憶装置の一例である。以下に、第３実施形態に係る半導体記憶装置２０について説明する。
［３－１］半導体記憶装置２０の構成
第１実施形態又は第２実施形態に係るトランジスタ１０は、例えばＤＲＡＭ（Dynamic Random Access Memory）のメモリセルに使用される。図２２は、第３実施形態に係る半導体記憶装置２０の回路構成の一例を示している。第３実施形態に係る半導体記憶装置２０は、図２２に示すように、例えばセルトランジスタＴＲ、セルキャパシタＣＡ、ワード線ＷＬ、及びビット線ＢＬを備えている。
セルトランジスタＴＲの一端は、セルキャパシタＣＡの一端に接続される。セルトランジスタＴＲの他端は、ビット線ＢＬに接続される。セルトランジスタＴＲのゲートは、ワード線ＷＬに接続される。セルキャパシタＣＡの他端は、接地される。
以上で説明されたセルトランジスタＴＲ及びセルキャパシタＣＡの組が、１つのメモリセルＭＣに対応している。メモリセルＭＣは、セルキャパシタＣＡが保持する電荷に基づいて、データを記憶することが出来る。
そして、半導体記憶装置２０は、ワード線ＷＬを制御することによって、メモリセルＭＣに記憶されたデータをビット線ＢＬに読み出すことが出来、ビット線ＢＬに転送されたデータをメモリセルＭＣに書き込むことが出来る。
図２３は、第３実施形態に係る半導体記憶装置２０の構成例を示す斜視図である。半導体記憶装置２０は、図２３に示すように、トランジスタ１０、及びセルキャパシタＣＡを備えている。第３実施形態においてトランジスタ１０は、例えば基板ＳＵとセルキャパシタＣＡとの間に設けられている。
トランジスタ１０は、メモリセルＭＣに含まれたセルトランジスタＴＲとして機能する。具体的には、例えば、トランジスタ１０の下部電極ＢＥがビット線ＢＬとして機能し、トランジスタ１０のゲート電極ＧＥがワード線ＷＬとして機能し、トランジスタ１０の上部電極ＴＥがセルキャパシタＣＡの電極として機能する。
図２４は、セルトランジスタＴＲとして第１実施形態に係るトランジスタ１０が適用された場合における、第３実施形態に係る半導体記憶装置２０の断面構造の一例を示している。トランジスタ１０の構成は、図２を用いて説明した第１実施形態に係るトランジスタ１０の構成と同様である。セルキャパシタＣＡは、図２４に示すように、導電体１８及び２０、並びに絶縁膜２２を含んでいる。
導電体２１は、例えばＺ方向に延伸した柱状に形成されている。導電体２１の側面と、導電体２１の底面とのそれぞれには、絶縁膜２２が覆うように形成されている。絶縁膜２２の側面と、絶縁膜２２の底面とのそれぞれには、トランジスタ１０の上部電極ＴＥとしても機能する導電体１８が覆うように形成されている。つまり、導電体２１と導電体１８との間は、絶縁膜２２によって絶縁されている。
このような半導体記憶装置２０の構造により、第１実施形態に係るトランジスタ１０とセルキャパシタＣＡとの組が、ＤＲＡＭのメモリセルＭＣとして機能する。尚、図２４に示された半導体記憶装置２０では、図１３に示された第１実施形態の変形例に係るトランジスタ１０の構造と同様に、酸化物半導体１７と導電体１８との間に酸化物半導体１２が設けられても良い。
図２５は、セルトランジスタＴＲとして第２実施形態に係るトランジスタ１０が適用された場合における、第３実施形態に係る半導体記憶装置２０の断面構造の一例を示している。図２５に示すように、第２実施形態に係るトランジスタ１０が適用された場合における半導体記憶装置２０の構造は、図２４を用いて説明した半導体記憶装置２０の構造に対して、トランジスタ１０の構造が第２実施形態に係るトランジスタ１０の構造に置き換えられたものと同様である。つまり、図２５に示す半導体記憶装置２０の構造では、導電体１８が柱状部ＰＩの内部まで形成されている。
このような半導体記憶装置２０の構造においても、第２実施形態に係るトランジスタ１０とセルキャパシタＣＡとの組が、ＤＲＡＭのメモリセルＭＣとして機能する。尚、図２５に示された半導体記憶装置２０では、図２１に示された第２実施形態の第１変形例に係るトランジスタ１０の構造と同様に、柱状部ＰＩの内部に設けられた導電体１８の替わりに酸化物半導体１９が設けられても良い。
［３－２］第３実施形態の効果
以上で説明したように、第３実施形態に係る半導体記憶装置２０では、第１実施形態に係るトランジスタ１０と、第２実施形態に係るトランジスタ１０とを、ＤＲＡＭのメモリセルＭＣに使用されるセルトランジスタとして利用することが出来る。
第１実施形態及び第２実施形態で説明したように、トランジスタ１０はオフリーク特性に優れており、駆動能力の低下が抑制された構成となっている。つまり、トランジスタ１０をセルトランジスタＴＲとして用いたメモリセルＭＣでは、トランジスタ１０を介したセルキャパシタＣＡへの充電及び放電の動作が早くなる。
これにより、第３実施形態に係る半導体記憶装置２０は、セルキャパシタＣＡへの書き込み／読み出し時間がセルトランジスタＴＲの駆動能力起因で増大することを抑制することが出来るため、書き込み／読み出し動作を高速化することが出来る。
［４］第４実施形態
第４実施形態に係る半導体記憶装置２０は、第３実施形態に係る半導体記憶装置２０と同様の回路構成であり、トランジスタ１０の接続方向が異なる。以下に、第４実施形態に係る半導体記憶装置２０について、第３実施形態と異なる点を説明する。
［４－１］半導体記憶装置２０の構成
図２６は、第４実施形態に係る半導体記憶装置２０の構成例を示す斜視図である。第４実施形態に係る半導体記憶装置２０は、図２６に示すように、トランジスタ１０、及びセルキャパシタＣＡを備えている。第４実施形態においてセルキャパシタＣＡは、例えば基板ＳＵとトランジスタ１０との間に設けられている。
トランジスタ１０は、メモリセルＭＣに含まれたセルトランジスタＴＲとして機能する。そして、トランジスタ１０の上部電極ＴＥがビット線ＢＬとして機能し、トランジスタ１０のゲート電極ＧＥがワード線ＷＬとして機能し、トランジスタ１０の下部電極ＢＥがセルキャパシタＣＡの電極として機能する。
図２７は、セルトランジスタＴＲとして第１実施形態に係るトランジスタ１０が適用された場合における、第４実施形態に係る半導体記憶装置２０の断面構造の一例を示している。トランジスタ１０の構成は、図２を用いて説明した第１実施形態に係るトランジスタ１０の構成と同様である。セルキャパシタＣＡは、図２７に示すように、導電体１８及び２０、並びに絶縁膜２２を含んでいる。
導電体２１は、例えばＺ方向に延伸した柱状に形成されている。導電体２１の側面と、導電体２１の上面とのそれぞれには、絶縁膜２２が覆うように形成されている。絶縁膜２２の側面と、絶縁膜２２の上面とのそれぞれには、トランジスタ１０の下部電極ＢＥとして機能する導電体１１が覆うように形成されている。つまり、導電体２１と導電体１１との間は、絶縁膜２２によって絶縁されている。
このような半導体記憶装置２０の構造により、第２実施形態に係るトランジスタ１０とセルキャパシタＣＡとの組は、ＤＲＡＭのメモリセルＭＣとして機能する。尚、図２７に示された半導体記憶装置２０では、図１３に示された第１実施形態の変形例に係るトランジスタ１０の構造と同様に、酸化物半導体１７と導電体１８との間に酸化物半導体１２が設けられても良い。
図２８は、セルトランジスタＴＲとして第２実施形態に係るトランジスタ１０が適用された場合における、第４実施形態に係る半導体記憶装置２０の断面構造の一例を示している。図２８に示すように、第２実施形態に係るトランジスタ１０が適用された場合における半導体記憶装置２０の構造は、図２７を用いて説明した半導体記憶装置２０の構造に対して、トランジスタ１０の構造が第２実施形態に係るトランジスタ１０の構造に置き換えられたものと同様である。つまり、図２８に示す半導体記憶装置２０の構造では、導電体１８が柱状部ＰＩの内部まで形成されている。
このような半導体記憶装置２０の構造においても、第２実施形態に係るトランジスタ１０とセルキャパシタＣＡとの組が、ＤＲＡＭのメモリセルＭＣとして機能する。尚、図２８に示された半導体記憶装置２０では、図２１に示された第２実施形態の第１変形例に係るトランジスタ１０の構造と同様に、柱状部ＰＩの内部に設けられた導電体１８の替わりに酸化物半導体１９が設けられても良い。
［４－２］第４実施形態の効果
以上で説明したように、第４実施形態に係る半導体記憶装置２０では、第３実施形態に係る半導体記憶装置２０と異なる構造で、第１実施形態に係るトランジスタ１０と、第２実施形態に係るトランジスタ１０とを、ＤＲＡＭのメモリセルＭＣに使用されるセルトランジスタとして利用することが出来る。これにより、第４実施形態に係る半導体記憶装置２０は、第３実施形態に係る半導体記憶装置２０と同様の効果を得ることが出来る。
［５］変形例等
実施形態のトランジスタ＜図２、１０＞は、第１乃至第３導電体と、第１及び第２酸化物半導体と、ゲート絶縁膜と、を含む。第１導電体＜図２、１１＞及び第２導電体＜図２、１４＞は、基板＜図１、ＳＵ＞の上方において、絶縁体を介して順に積層される。第１酸化物半導体＜図２、１２＞は、第１導電体上に設けられる。第２酸化物半導体＜図２、１７＞は、第１酸化物半導体上に、基板の表面と交差した第１方向＜図２、Ｚ方向＞に沿って第２導電体を通過した柱状に設けられ、且つ第１酸化物半導体と異なる。ゲート絶縁膜＜図２、１６＞は、第２導電体と第２酸化物半導体との間に設けられる。第３導電体＜図２、１８＞は、第２酸化物半導体上に設けられる。これにより、実施形態のトランジスタは、トランジスタのコンタクト抵抗の増大を抑制することが出来る。
尚、上記実施形態では、酸化物半導体１２として、ＩＧＺＯ（ＩｎＧａＺｎＯ）を使用した場合を例に説明したが、これに限定されない。酸化物半導体１２としては、その他の電子親和力が大きい酸化物が選択されても良い。
図２９は、コンタクト構造が異なる２つのトランジスタにおけるソース－ドレイン間の寄生抵抗とゲートオーバードライブ電圧との依存性の一例を示している。ゲートオーバードライブ電圧とは、ゲート電圧（Vg）からトランジスタの閾値電圧（Vth）を減算した電圧に対応している。
図２９に示されたトランジスタの第１の構造は、チャネルとして機能するＩＧＺＯ（InGaZnO）の層に対して、タングステン（W）で形成されたソース電極及びドレイン電極のそれぞれがチャネルの上面から接続された構造を有している。トランジスタの第２の構造は、トランジスタの第１の構造に対して、チャネル（InGaZnO）とソース電極（W）との間と、チャネル（InGaZnO）とドレイン電極（W）との間に、それぞれＩｎＺｎＯの層が挿入された構造を有している。言い換えると、トランジスタの第２の構造では、ソース電極及びドレイン電極のそれぞれのコンタクト界面にＩｎＺｎＯが挿入されている。
図２９に示すように、トランジスタの第２の構造における寄生抵抗（Ｒpara）は、いずれのゲートオーバードライブ電圧（Vg-Vth)においても、トランジスタの第１の構造の寄生抵抗（Ｒpara）よりも約１桁低い値となっている。つまり、チャネルと各電極との間に挿入されたＩｎＺｎＯの層が、トランジスタの寄生抵抗の低減に寄与していることが分かる。
図３０は、ソース電極及びドレイン電極をタングステンとして、チャネルの組成を変更した複数のトランジスタにおけるソース－ドレイン間の寄生抵抗とコンタクト界面のショットキー障壁高さとの関係の一例を示している。図３０に示された複数の測定結果は、図２９に示されたトランジスタの第２の構造において、ＩｎＺｎＯに対応する層の材料がそれぞれ異なる条件で取得された結果に対応している。
図３０に示すように、コンタクト界面にＩＧＺＯ（InGaZnO）が挿入された場合、当該コンタクト界面におけるショットキー障壁高さ（φB）が低くなるほど、トランジスタの寄生抵抗（Ｒpara）が小さくなっている。コンタクト界面にＩｎＺｎＯが挿入された場合、当該コンタクト界面におけるショットキー障壁高さ（φB）は、コンタクト界面にＩＧＺＯが挿入された場合におけるショットキー障壁高さ（φB）よりも低くなっている。また、コンタクト界面にＩｎＺｎＯが挿入された場合の寄生抵抗（Ｒpara）は、コンタクト界面にＩＧＺＯが挿入された場合の寄生抵抗（Ｒpara）よりも小さくなっている。
つまり、電子親和力が大きい酸化物材料ほどタングステン電極とのショットキー障壁が低くなっているため、チャネルに電子親和力が大きい酸化物材料を利用したトランジスタのソースードレイン間の寄生抵抗が低減されたと考えられる。
図３１は、コンタクト界面のショットキー障壁高さとガリウム組成比との関係の一例を示している。図３１に示すように、ＩＧＺＯ（InGaZnO）は、ガリウム組成比が小さくなるほどコンタクト界面のショットキー障壁高（φB）さが低い。また、ＩＧＺＯからガリウムが除かれたＩｎＺｎＯは、いずれのＩＧＺＯよりもコンタクト界面のショットキー障壁高さ（φB）が低い。つまり、ＩＧＺＯは、ガリウムの組成比が低くなる程、電子親和力が大きくなると考えられる。
以上のように、コンタクト界面のショットキー障壁高さが低くなる材料、すなわち電子親和力の大きい材料は、上記実施形態におけるトランジスタ１０の酸化物半導体１２として利用することが可能である。この場合、酸化物半導体１２におけるガリウムの組成比は、酸化物半導体１７におけるガリウムの組成比よりも小さくなる。そして、このような材料を酸化物半導体１２として利用したトランジスタ１０は、図２９に示された測定結果と同様に、ソース－ドレイン間の寄生抵抗を抑制することが出来る。
従って、電子親和力の大きい材料を酸化物半導体１２として利用したトランジスタ１０は、上記実施形態と同様に、トランジスタ１０の駆動能力を向上することが出来る。
尚、第１実施形態において図３を用いて説明したトランジスタ１０の製造工程と、及び第２実施形態において図１４を用いて説明したトランジスタ１０の製造工程とはあくまで一例である。例えば、第１実施形態又は第２実施形態で説明した各ステップの処理の間に、その他の処理を挿入しても良い。例えば、以上で説明した製造工程には、導電体１１、１４及び１８、並びに酸化物半導体１２のそれぞれを所望の形状に加工するための、フォトグラフィ及び異方性エッチングの工程が挿入されても良い。
また、第１実施形態において図３を用いて説明したステップＳ１１の処理において、スパッタリングによって酸化物半導体１２を形成する場合を例に説明したが、これに限定されない。例えば、第１実施形態におけるステップＳ１１では、ＡＬＤ等、その他の成膜方法を利用して酸化物半導体１２を形成しても良い。
また、第３実施形態において、セルトランジスタＴＲの上部電極ＴＥと、セルキャパシタＣＡの電極とが一体で形成されている場合を例に説明したが、これに限定されない。セルトランジスタＴＲの上部電極ＴＥと、セルキャパシタＣＡの電極との間は、異なる導電体を介して電気的に接続されていても良い。
同様に、第４実施形態において、セルトランジスタＴＲの下部電極ＢＥと、セルキャパシタＣＡの電極とが一体で形成されている場合を例に説明したが、これに限定されない。セルトランジスタＴＲの上部電極ＴＥと、セルキャパシタＣＡの電極との間は、異なる導電体を介して電気的に接続されていても良い。
尚、上記実施形態では、セルトランジスタＴＲが縦型トランジスタである場合を例に説明したが、これに限定されない。例えば、平面に設けられたトランジスタにおいて、ソース電極及びチャネル間と、ドレイン電極及びチャネル間との少なくとも一方に対して、酸化物半導体１２を設けても良い。このような場合においても、上記実施形態と同様に、電極及びチャネル間のコンタクト抵抗の増大を抑制することが出来る。
第３実施形態及び第４実施形態では、第１実施形態又は第２実施形態に係るトランジスタ１０の利用方法の一例として、ＤＲＡＭ（Dynamic Random Access Memory）のメモリセルＭＣ内のセルトランジスタＴＲに利用する場合を例に説明したが、これに限定されない。第１及び第２実施形態に係るトランジスタ１０のそれぞれは、ＤＲＡＭを含む様々な半導体装置において、あらゆる用途で使用することが可能である。
上記実施形態で説明された、下部電極ＢＥ及び酸化物半導体１７間の構成と、上部電極ＴＥ及び酸化物半導体１７間の構成とのそれぞれは、第１実施形態と第２実施形態との組み合わせであっても良い。
例えば、トランジスタ１０は、下部電極ＢＥ及び酸化物半導体１７間の構成に第１実施形態が適用され、上部電極ＴＥ及び酸化物半導体１７間の構成に第２実施形態が適用された構成であっても良い。同様に、トランジスタ１０は、下部電極ＢＥ及び酸化物半導体１７間の構成に第２実施形態が適用され、上部電極ＴＥ及び酸化物半導体１７間の構成に第１実施形態が適用された構成であっても良い。このような場合においても、トランジスタ１０は、上記実施形態で説明した効果と同様の効果を得ることが出来る。
本明細書において「柱状」とは、トランジスタ１０の製造工程において形成されたホール内に設けられた構造体のことを示している。上記実施形態で説明に使用した図面では、柱状部ＰＩの形状が積層位置に依らず一定である場合が図示されていたが、当該柱状部ＰＩはテーパー形状を有していても良いし、中間部分が膨らんだ形状を有していても良い。
また、柱状部ＰＩは、基板ＳＵの表面に平行な断面の形状が、楕円形状であっても良いし、線状であっても良い。つまり、柱状部ＰＩの形状は円柱に限定されず、板状に形成されていても良い。このような場合においても、トランジスタ１０は、上記実施形態で説明した効果と同様の効果を得ることが出来る。
上記実施形態では、酸化物半導体１２を成膜する際にスパッタリング装置のチャンバー内に充填される不活性ガスとしてアルゴンを利用する場合を例に説明したが、当該スパッタリングにはその他の不活性ガスを利用しても良い。その他の不活性ガスとしては、例えばヘリウム、ネオン、クリプトン、キセノン、ラドンが挙げられ、酸化物半導体１２を成膜するスパッタリング処理では、例えばこれらの不活性ガスのうちいずれか１種類のガスが利用される。
また、上記実施形態において、スパッタリング装置のチャンバー内が不活性ガス（例えばアルゴン）のみである状態とは、不活性ガス以外に意図しない不純物が含まれている状態も含んでいる。つまり、上記実施形態では、少なくとも酸化物半導体１２を成膜する際にスパッタリング装置のチャンバー内に何らかの不活性ガスが充填されていれば良く、チャンバー内に不活性ガスを充填しない場合よりも酸素濃度が抑制されていれば良い。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…トランジスタ、１１，１４，１８，２１…導電体、１２，１７，１９…酸化物半導体、１３，１５…絶縁体、１６…ゲート絶縁膜、２０…半導体記憶装置、２２…絶縁膜、ＢＥ…下部電極、ＴＥ…上部電極、ＧＥ…ゲート電極、ＰＩ…柱状部、ＴＲ…セルトランジスタ、ＣＡ…セルキャパシタ

Claims (15)

  1. 基板の上方において、絶縁体を介して積層された第１導電体及び第２導電体と、
    前記第１導電体上の第１酸化物半導体と、
    前記第１酸化物半導体上に、前記基板の表面と交差した第１方向に沿って前記第２導電体を通過した柱状に設けられ、且つ前記第１酸化物半導体と異なる第２酸化物半導体と、
    前記第２導電体と前記第２酸化物半導体との間のゲート絶縁膜と、
    前記第２酸化物半導体上の第３導電体と、
    を備え、
    前記第１酸化物半導体と前記第２酸化物半導体とのそれぞれは、少なくとも亜鉛を含み、前記第１酸化物半導体におけるガリウムの組成比は、前記第２酸化物半導体におけるガリウムの組成比よりも低い、
    トランジスタ。
  2. 前記第１酸化物半導体のキャリア密度は、前記第２酸化物半導体のキャリア密度よりも高い、
    請求項１に記載のトランジスタ。
  3. 前記第１酸化物半導体の電子親和力は、前記第２酸化物半導体の電子親和力よりも大きい、
    請求項１に記載のトランジスタ。
  4. 前記第２酸化物半導体は、インジウム、亜鉛、スズのうち少なくとも１つを含む、
    請求項１乃至請求項３のいずれか１項に記載のトランジスタ。
  5. 前記第１酸化物半導体は、前記第１方向に延伸した柱状に設けられ、
    前記第１酸化物半導体で前記第１方向において前記基板から最も離れている部分を含み且つ前記基板の表面と平行な断面は、前記第２導電体に含まれ、
    前記第１酸化物半導体と前記第２導電体との間には、前記ゲート絶縁膜が設けられている、
    請求項１乃至請求項４のいずれか１項に記載のトランジスタ。
  6. 前記第３導電体は、前記第１方向に延伸し且つ底面が前記第２酸化物半導体に接触した柱状部を含み、
    前記柱状部で前記第１方向において前記基板に最も近い部分を含み且つ前記基板の表面と平行な断面は、前記第２導電体を含み、
    前記柱状部と前記第２導電体との間には前記ゲート絶縁膜が設けられている、
    請求項１乃至請求項５のいずれか１項に記載のトランジスタ。
  7. 前記第２酸化物半導体と前記第３導電体との間に設けられ、且つ前記第１酸化物半導体と異なる第３酸化物半導体をさらに備える、
    請求項５に記載のトランジスタ。
  8. 前記第３酸化物半導体は、前記第１方向に延伸した柱状に設けられ、
    前記第３酸化物半導体で前記第１方向において前記基板に最も近い部分を含み且つ前記基板の表面と平行な断面は、前記第２導電体を含み、
    前記第３酸化物半導体と前記第２導電体との間には、前記ゲート絶縁膜が設けられている、
    請求項７に記載のトランジスタ。
  9. 前記第１酸化物半導体と前記第２酸化物半導体とのそれぞれは、ガリウムを含む、
    請求項１乃至請求項８のいずれか１項に記載のトランジスタ。
  10. 前記第１酸化物半導体と前記第２酸化物半導体とのそれぞれは、インジウムを含む、
    請求項１乃至請求項９のいずれか１項に記載のトランジスタ。
  11. 請求項１乃至請求項１０のいずれか１項に記載のトランジスタと、
    前記トランジスタに含まれた前記第１導電体又は前記第３導電体に接続され、柱状に形成されたキャパシタと、
    を備える半導体記憶装置。
  12. 第１導電体を形成することと、
    前記第１導電体上に第１酸化物半導体を形成することと、
    前記第１酸化物半導体上に第１絶縁体を介して第２導電体を形成することと、
    前記第２導電体の上面から前記第１酸化物半導体まで達するホールを形成することと、
    前記ホールの側壁に絶縁膜を形成することと、
    前記ホールにおいて前記絶縁膜より内側に前記第１酸化物半導体と異なる第２酸化物半導体を形成することと、
    前記第２酸化物半導体上に第３導電体を形成することと、
    を備え、
    前記第１酸化物半導体と前記第２酸化物半導体とのそれぞれは、少なくとも亜鉛を含み、前記第１酸化物半導体におけるガリウムの組成比は、前記第２酸化物半導体におけるガリウムの組成比よりも低い、
    トランジスタの製造方法。
  13. 第１導電体を形成することと、
    前記第１導電体上に第１絶縁体を介して第２導電体を形成することと、
    前記第２導電体の上面から前記第１導電体まで達するホールを形成することと、
    前記ホールの側壁に絶縁膜を形成することと、
    前記ホールにおいて前記絶縁膜より内側且つ前記第１導電体上に第１酸化物半導体を形成することと、
    前記第１酸化物半導体上に、前記第１酸化物半導体と異なる第２酸化物半導体を形成することと、
    前記第２酸化物半導体上に第３導電体を形成することと、
    を備え、
    前記第１酸化物半導体と前記第２酸化物半導体とのそれぞれは、少なくとも亜鉛を含み、前記第１酸化物半導体におけるガリウムの組成比は、前記第２酸化物半導体におけるガリウムの組成比よりも低い、
    トランジスタの製造方法。
  14. 前記第１酸化物半導体は、チャンバー内の雰囲気がアルゴンで満たされた状態で処理されたスパッタリングによって形成される、
    請求項１２又は請求項１３に記載のトランジスタの製造方法。
  15. 前記第２酸化物半導体は、ＡＬＤ（Atomic Layer Deposition）で形成される
    請求項１４に記載のトランジスタの製造方法。
JP2018015473A 2018-01-31 2018-01-31 トランジスタ及び半導体記憶装置並びにトランジスタの製造方法 Active JP7109928B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018015473A JP7109928B2 (ja) 2018-01-31 2018-01-31 トランジスタ及び半導体記憶装置並びにトランジスタの製造方法
US16/122,834 US10714629B2 (en) 2018-01-31 2018-09-05 Transistor, semiconductor memory device, and method of manufacturing transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018015473A JP7109928B2 (ja) 2018-01-31 2018-01-31 トランジスタ及び半導体記憶装置並びにトランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2019134077A JP2019134077A (ja) 2019-08-08
JP7109928B2 true JP7109928B2 (ja) 2022-08-01

Family

ID=67392914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018015473A Active JP7109928B2 (ja) 2018-01-31 2018-01-31 トランジスタ及び半導体記憶装置並びにトランジスタの製造方法

Country Status (2)

Country Link
US (1) US10714629B2 (ja)
JP (1) JP7109928B2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12453130B2 (en) 2019-06-21 2025-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2021108331A (ja) * 2019-12-27 2021-07-29 キオクシア株式会社 半導体記憶装置
KR102737044B1 (ko) 2020-07-22 2024-12-02 삼성전자주식회사 메모리 소자
JP2022049605A (ja) 2020-09-16 2022-03-29 キオクシア株式会社 半導体装置及び半導体記憶装置
JP2022143580A (ja) 2021-03-17 2022-10-03 キオクシア株式会社 半導体装置及び半導体記憶装置
JP7612472B2 (ja) 2021-03-22 2025-01-14 キオクシア株式会社 半導体装置及び半導体記憶装置
CN116097917A (zh) 2021-08-31 2023-05-09 长江存储科技有限责任公司 具有垂直晶体管的存储器器件及其形成方法
CN116075928A (zh) 2021-08-31 2023-05-05 长江存储科技有限责任公司 具有垂直晶体管的存储器器件及其形成方法
WO2023028847A1 (en) 2021-08-31 2023-03-09 Yangtze Memory Technologies Co., Ltd. Memory devices having vertical transistors and methods for forming the same
CN117941078A (zh) * 2021-09-17 2024-04-26 株式会社半导体能源研究所 半导体装置、存储装置
JP2023045215A (ja) 2021-09-21 2023-04-03 キオクシア株式会社 半導体装置及び半導体記憶装置
JP2023045036A (ja) * 2021-09-21 2023-04-03 キオクシア株式会社 トランジスタ、半導体記憶装置、及びトランジスタの製造方法
JP2023090214A (ja) * 2021-12-17 2023-06-29 キオクシア株式会社 半導体装置、半導体記憶装置、及び半導体装置の製造方法
JP2023091135A (ja) * 2021-12-20 2023-06-30 キオクシア株式会社 半導体装置及び半導体記憶装置
WO2023148799A1 (ja) * 2022-02-01 2023-08-10 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体素子を用いたメモリ装置
CN116799057B (zh) * 2022-03-14 2025-12-16 华为技术有限公司 一种垂直沟道晶体管结构及制造方法
WO2023211021A1 (ko) * 2022-04-26 2023-11-02 주성엔지니어링(주) 트랜지스터의 제조 방법
US12426232B2 (en) 2022-06-08 2025-09-23 Changxin Memory Technologies, Inc. Semiconductor structure with semiconductor pillars and method for manufacturing same
US12520473B2 (en) 2022-06-08 2026-01-06 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing semiconductor structure
US12408322B2 (en) 2022-06-08 2025-09-02 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing the same
US12507396B2 (en) 2022-06-08 2025-12-23 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing same
CN117255556A (zh) * 2022-06-08 2023-12-19 长鑫存储技术有限公司 一种半导体结构及其制造方法
US12349334B2 (en) 2022-06-08 2025-07-01 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing same
CN117253910A (zh) 2022-06-08 2023-12-19 长鑫存储技术有限公司 一种半导体结构及其制造方法
JP2024000621A (ja) * 2022-06-21 2024-01-09 キオクシア株式会社 半導体装置及び半導体記憶装置
CN115116931A (zh) 2022-06-23 2022-09-27 长鑫存储技术有限公司 半导体结构及其制备方法
CN116230737B (zh) * 2022-06-30 2024-03-29 北京超弦存储器研究院 半导体器件及其制造方法、电子设备
WO2024084366A1 (ja) * 2022-10-21 2024-04-25 株式会社半導体エネルギー研究所 半導体装置、及び、記憶装置
WO2024236396A1 (ja) * 2023-05-12 2024-11-21 株式会社半導体エネルギー研究所 半導体装置、記憶装置、半導体装置の作製方法
TW202515297A (zh) * 2023-06-09 2025-04-01 日商半導體能源研究所股份有限公司 半導體裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109357A (ja) 2008-10-03 2010-05-13 Semiconductor Energy Lab Co Ltd 表示装置
JP2015109424A (ja) 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、及び該半導体装置に用いるエッチング溶液
JP2015109426A (ja) 2013-10-21 2015-06-11 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2017168623A (ja) 2016-03-16 2017-09-21 株式会社東芝 トランジスタ及び半導体記憶装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP6100071B2 (ja) 2012-04-30 2017-03-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9449853B2 (en) * 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
US9105468B2 (en) 2013-09-06 2015-08-11 Sandisk 3D Llc Vertical bit line wide band gap TFT decoder

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109357A (ja) 2008-10-03 2010-05-13 Semiconductor Energy Lab Co Ltd 表示装置
JP2015109426A (ja) 2013-10-21 2015-06-11 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2015109424A (ja) 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、及び該半導体装置に用いるエッチング溶液
JP2017168623A (ja) 2016-03-16 2017-09-21 株式会社東芝 トランジスタ及び半導体記憶装置

Also Published As

Publication number Publication date
US20190237581A1 (en) 2019-08-01
US10714629B2 (en) 2020-07-14
JP2019134077A (ja) 2019-08-08

Similar Documents

Publication Publication Date Title
JP7109928B2 (ja) トランジスタ及び半導体記憶装置並びにトランジスタの製造方法
US12219783B2 (en) Semiconductor devices and hybrid transistors
CN106796957B (zh) 晶体管及形成晶体管的方法
US20240113223A1 (en) Semiconductor devices comprising transistors having increased threshold voltage and related methods and systems
US8513773B2 (en) Capacitor and semiconductor device including dielectric and N-type semiconductor
KR102598755B1 (ko) 3d 디바이스에서의 산화물 반도체 트랜지스터 구조체 및 그 형성 방법
US12520479B2 (en) Memory device including pillar-shaped semiconductor element and method for manufacturing the same
US9419078B2 (en) Floating body memory with asymmetric channel
US12513888B2 (en) Memory device and manufacturing method thereof
TWI830322B (zh) 半導體裝置及半導體記憶裝置
CN115835623B (zh) 半导体存储装置
TW201742234A (zh) 半導體元件
US12432907B2 (en) Semiconductor device and semiconductor memory device
US20230269925A1 (en) Method for manufacturing memory device including pillar-shaped semiconductor element
WO2022118809A1 (ja) 不揮発性記憶装置
US20260082647A1 (en) Semiconductor device and manufacturing method thereof
US20260089916A1 (en) Semiconductor device and semiconductor memory device
US20260040527A1 (en) Hydrogen-blocking columns in a memory array
WO2023231077A1 (zh) 晶体管及其制作方法、存储器
JP2024127268A (ja) 半導体装置およびその製造方法
JP2024000621A (ja) 半導体装置及び半導体記憶装置
CN121127919A (zh) 半导体结构和存储器阵列
JP2023044251A (ja) 半導体装置および半導体記憶装置
CN116154001A (zh) 半导体结构及其制备方法、存储器

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180831

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220720

R151 Written notification of patent or utility model registration

Ref document number: 7109928

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151