JP2023091135A - 半導体装置及び半導体記憶装置 - Google Patents

半導体装置及び半導体記憶装置 Download PDF

Info

Publication number
JP2023091135A
JP2023091135A JP2021205699A JP2021205699A JP2023091135A JP 2023091135 A JP2023091135 A JP 2023091135A JP 2021205699 A JP2021205699 A JP 2021205699A JP 2021205699 A JP2021205699 A JP 2021205699A JP 2023091135 A JP2023091135 A JP 2023091135A
Authority
JP
Japan
Prior art keywords
electrode
layer
oxide semiconductor
insulating layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021205699A
Other languages
English (en)
Inventor
聡文 側瀬
Akifumi Kawase
ハ ホアン
Ha Hoang
敦子 坂田
Atsuko Sakata
優太 神谷
Yuta Kamiya
和展 松尾
Kazunori Matsuo
敬一 澤
Keiichi Sawa
恒太 高橋
Kota Takahashi
健一郎 虎谷
Kenichiro Toraya
益民 劉
Yimin Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2021205699A priority Critical patent/JP2023091135A/ja
Priority to US17/841,129 priority patent/US20230200050A1/en
Priority to TW111128883A priority patent/TW202339202A/zh
Priority to CN202211006451.7A priority patent/CN116314293A/zh
Publication of JP2023091135A publication Critical patent/JP2023091135A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】オン抵抗の低減が可能な半導体装置を提供する。【解決手段】実施形態の半導体装置は、第１の電極と、第２の電極と、第１の電極と第２の電極との間に設けられた酸化物半導体層と、酸化物半導体層を囲むゲート電極と、ゲート電極と酸化物半導体層との間に設けられたゲート絶縁層と、第１の電極とゲート電極との間に設けられた第１の絶縁層と、第２の電極とゲート電極との間に設けられた第２の絶縁層と、を備え、第１の電極から第２の電極に向かう第１の方向に平行な断面において、第１の電極と第１の絶縁層との界面の第１の端部と、第２の電極と第２の絶縁層との界面の第２の端部と、を結ぶ方向を第２の方向と定義し、断面において、酸化物半導体層の第１の部分が、第２の方向においてゲート絶縁層と第１の電極との間に設けられ、断面において、酸化物半導体層の第２の部分が、第２の方向においてゲート絶縁層と第２の電極との間に設けられる。【選択図】図１

Description

本発明の実施形態は、半導体装置及び半導体記憶装置に関する。
酸化物半導体層にチャネルを形成する酸化物半導体トランジスタは、オフ動作時のチャネルリーク電流、すなわちオフリーク電流が極めて小さいという優れた特性を備える。酸化物半導体トランジスタをメモリデバイスのトランジスタに適用するためには、オン抵抗の低減が望まれる。
米国特許出願公開第２０２０／０４０２９９４号明細書
本発明が解決しようとする課題は、オン抵抗の低減が可能な半導体装置を提供することにある。
実施形態の半導体装置は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に設けられた酸化物半導体層と、前記酸化物半導体層の少なくとも一部を囲むゲート電極と、前記ゲート電極と前記酸化物半導体層との間に少なくとも一部が設けられたゲート絶縁層と、前記第１の電極と前記ゲート電極との間に設けられた第１の絶縁層と、前記第２の電極と前記ゲート電極との間に設けられた第２の絶縁層と、を備え、前記第１の電極から前記第２の電極に向かう第１の方向に平行で、前記酸化物半導体層を含む断面において、前記第１の電極と前記第１の絶縁層との界面の、前記酸化物半導体層の側の第１の端部と、前記第２の電極と前記第２の絶縁層との界面の、前記酸化物半導体層の側の第２の端部と、を結ぶ方向を第２の方向と定義し、前記断面において、前記酸化物半導体層の第１の部分が、前記第２の方向において前記ゲート絶縁層と前記第１の電極との間に設けられ、前記断面において、前記酸化物半導体層の第２の部分が、前記第２の方向において前記ゲート絶縁層と前記第２の電極との間に設けられる。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 比較例の半導体装置の模式断面図。 第１の実施形態の第１の変形例の半導体装置の模式断面図。 第１の実施形態の第２の変形例の半導体装置の模式断面図。 第１の実施形態の第３の変形例の半導体装置の模式断面図。 第１の実施形態の第４の変形例の半導体装置の模式断面図。 第１の実施形態の第５の変形例の半導体装置の模式断面図。 第２の実施形態の半導体装置の模式断面図。 第２の実施形態の半導体装置の模式断面図。 第２の実施形態の変形例の半導体装置の模式断面図。 第３の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式断面図。 第４の実施形態の変形例の半導体装置の模式断面図。 第５の実施形態の半導体装置の模式断面図。 第５の実施形態の変形例の半導体装置の模式断面図。 第６の実施形態の半導体記憶装置のブロック図。 第６の実施形態の半導体記憶装置のメモリセルアレイの模式断面図。 第６の実施形態の半導体記憶装置のメモリセルアレイの模式断面図。 第６の実施形態の半導体記憶装置の第１のメモリセルの模式断面図。 第６の実施形態の半導体記憶装置の第２のメモリセルの模式断面図。 第７の実施形態の半導体装置の模式断面図。 第７の実施形態の半導体装置の模式断面図。 第７の実施形態の半導体装置の模式断面図。 第７の実施形態の半導体装置の模式断面図。 比較例の半導体装置の模式断面図。 第７の実施形態の第１の変形例の半導体装置の模式断面図。 第７の実施形態の第２の変形例の半導体装置の模式断面図。 第７の実施形態の第３の変形例の半導体装置の模式断面図。 第７の実施形態の第４の変形例の半導体装置の模式断面図。 第７の実施形態の第５の変形例の半導体装置の模式断面図。 第８の実施形態の半導体装置の模式断面図。 第８の実施形態の半導体装置の模式断面図。 第８の実施形態の半導体装置の模式断面図。 第８の実施形態の第１の変形例の半導体装置の模式断面図。 第８の実施形態の第２の変形例の半導体装置の模式断面図。 第８の実施形態の第３の変形例の半導体装置の模式断面図。 第８の実施形態の第４の変形例の半導体装置の模式断面図。 第８の実施形態の第５の変形例の半導体装置の模式断面図。 第９の実施形態の半導体記憶装置の第１のメモリセルの模式断面図。 第９の実施形態の半導体記憶装置の第２のメモリセルの模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
また、本明細書中、便宜上「上」、又は、「下」という用語を用いる場合がある。「上」、又は、「下」とはあくまで図面内での相対的位置関係を示す用語であり、重力に対する位置関係を規定する用語ではない。
本明細書中の半導体装置及び半導体記憶装置を構成する部材の化学組成の定性分析及び定量分析は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＳＩＭＳ）、エネルギー分散型Ｘ線分光法（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）、ラザフォード後方散乱分析法（Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋ－Ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＲＢＳ）により行うことが可能である。また、半導体装置及び半導体記憶装置を構成する部材の厚さ、部材間の距離等の測定は、例えば、透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）により行うことが可能である。
（第１の実施形態）
第１の実施形態の半導体装置は、第１の電極と、第２の電極と、第１の電極と第２の電極との間に設けられた酸化物半導体層と、酸化物半導体層の少なくとも一部を囲むゲート電極と、ゲート電極と酸化物半導体層との間に少なくとも一部が設けられたゲート絶縁層と、第１の電極とゲート電極との間に設けられた第１の絶縁層と、第２の電極とゲート電極との間に設けられた第２の絶縁層と、を備え、第１の電極から第２の電極に向かう第１の方向に平行で、酸化物半導体層を含む断面において、第１の電極と第１の絶縁層との界面の、酸化物半導体層の側の第１の端部と、第２の電極と第２の絶縁層との界面の、酸化物半導体層の側の第２の端部と、を結ぶ方向を第２の方向と定義し、上記断面において、酸化物半導体層の第１の部分が、第２の方向においてゲート絶縁層と第１の電極との間に設けられ、上記断面において、酸化物半導体層の第２の部分が、第２の方向においてゲート絶縁層と第２の電極との間に設けられる。
図１、図２、図３、図４、及び図５は、第１の実施形態の半導体装置の模式断面図である。図２は、第１の方向及び第２の方向の説明図である。図３は、図１のＡＡ’断面図である。図４は、図１のＢＢ’断面図である。図５は、図１のＣＣ’断面図である。
第１の実施形態の半導体装置は、トランジスタ１００である。トランジスタ１００は、酸化物半導体にチャネルが形成される酸化物半導体トランジスタである。トランジスタ１００のゲート電極は、チャネルが形成される酸化物半導体を囲んで設けられる。トランジスタ１００は、いわゆるＳｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ（ＳＧＴ）である。トランジスタ１００は、いわゆる縦型トランジスタである。
トランジスタ１００は、下部電極１０、上部電極１２、酸化物半導体層１４、ゲート電極１６、ゲート絶縁層１８、第１の層間絶縁層２０、及び第２の層間絶縁層２２を備える。酸化物半導体層１４は、第１の部分１４ａ及び第２の部分１４ｂを含む。
下部電極１０は第１の電極の一例である。上部電極１２は第２の電極の一例である。第１の層間絶縁層２０は、第１の絶縁層の一例である。第２の層間絶縁層２２は、第２の絶縁層の一例である。
図２に示すように、下部電極１０から上部電極１２に向かう方向を、第１の方向と定義する。また、第１の方向に平行で、酸化物半導体層１４を含む断面において、下部電極１０と第１の層間絶縁層２０との界面の、酸化物半導体層１４の側の第１の端部（図２中のＥ１）と、上部電極１２と第２の層間絶縁層２２との界面の、酸化物半導体層１４の側の第２の端部（図２中のＥ２）と、を結ぶ方向を第２の方向と定義する。また、第１の方向に平行で、酸化物半導体層１４を含む断面において、第１の方向に垂直な方向を、第３の方向と定義する。
図２において、第２の方向は第１の方向と同一方向である。
下部電極１０は、トランジスタ１００のソース電極又はドレイン電極として機能する。
下部電極１０は、導電体である。下部電極１０は、例えば、酸化物導電体又は金属を含む。下部電極１０は、例えば、金属、金属窒化物、又は、金属酸化物である。
下部電極１０は、例えば、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、及びチタン（Ｔｉ）からなる群から選ばれる少なくとも一つの元素と、酸素（Ｏ）とを含む酸化物導電体である。下部電極１０は、例えば、インジウム（Ｉｎ）、スズ（Ｓｎ）、及び酸素（Ｏ）を含む酸化物導電体である。下部電極１０は、例えば、酸化インジウムスズである。下部電極１０は、例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、又はタンタル（Ｔａ）を含む金属である。
下部電極１０は、例えば、複数の導電体の積層構造を有していても構わない。
上部電極１２は、トランジスタ１００のソース電極又はドレイン電極として機能する。
上部電極１２は、導電体である。上部電極１２は、例えば、酸化物導電体又は金属を含む。上部電極１２は、例えば、金属、金属窒化物、又は、金属酸化物である。
上部電極１２は、例えば、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、及びチタン（Ｔｉ）からなる群から選ばれる少なくとも一つの元素と、酸素（Ｏ）とを含む酸化物導電体である。上部電極１２は、例えば、インジウム（Ｉｎ）、スズ（Ｓｎ）、及び酸素（Ｏ）を含む酸化物導電体である。上部電極１２は、例えば、酸化インジウムスズである。上部電極１２は、例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、又はタンタル（Ｔａ）を含む金属である。
上部電極１２は、例えば、複数の導電体の積層構造を有していても構わない。
例えば、下部電極１０と上部電極１２は、同一の材料で形成される。例えば、下部電極１０及び上部電極１２は、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、及びチタン（Ｔｉ）からなる群から選ばれる少なくとも一つの元素と、酸素（Ｏ）とを含む酸化物導電体である。例えば、下部電極１０及び上部電極１２は、インジウム（Ｉｎ）、スズ（Ｓｎ）、及び酸素（Ｏ）を含む酸化物導電体である。
酸化物半導体層１４は、下部電極１０と上部電極１２との間に設けられる。酸化物半導体層１４は、例えば、下部電極１０に接する。酸化物半導体層１４は、例えば、上部電極１２に接する。
酸化物半導体層１４には、トランジスタ１００のオン動作時に、電流経路となるチャネルが形成される。
酸化物半導体層１４は、酸化物半導体である。酸化物半導体層１４は、例えば、アモルファスである。
酸化物半導体層１４は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及びアルミニウム（Ａｌ）からなる群から選ばれる少なくとも一つの元素と、亜鉛（Ｚｎ）と、を含む。
酸化物半導体層１４は、例えば、酸素空孔を含む。酸化物半導体層１４の中の酸素空孔は、ドナーとして機能する。
酸化物半導体層１４の第１の方向の長さは、例えば、８０ｎｍ以上２００ｎｍ以下である。酸化物半導体層１４の第３の方向の幅は、例えば、２０ｎｍ以上１００ｎｍ以下である。
図３に示すように、ゲート電極１６は、酸化物半導体層１４を囲んで設けられる。ゲート電極１６は、酸化物半導体層１４の周囲に設けられる。
ゲート電極１６は、例えば、金属、金属化合物、又は、半導体である。ゲート電極１６は、例えば、タングステン（Ｗ）である。ゲート電極１６の第２の方向の長さは、例えば、２０ｎｍ以上１００ｎｍ以下である。ゲート電極１６の第２の方向の長さは、トランジスタ１００のゲート長である。
ゲート電極１６は、例えば、金属、金属化合物、又は、半導体である。ゲート電極１６は、例えば、タングステン（Ｗ）である。
ゲート絶縁層１８は、ゲート電極１６と酸化物半導体層１４との間に設けられる。ゲート絶縁層１８は、酸化物半導体層１４を囲んで設けられる。
ゲート絶縁層１８は、第１の層間絶縁層２０と酸化物半導体層１４との間には設けられない。ゲート絶縁層１８は、第２の層間絶縁層２２と酸化物半導体層１４との間には設けられない。
ゲート絶縁層１８は、第１の方向に平行で、酸化物半導体層１４を含む断面において、例えば、平凸（ｐｌａｎｏ ｃｏｎｖｅｘ）形状である。ゲート絶縁層１８は、例えば、ゲート電極１６の側では平面を有し、酸化物半導体層１４の側では凸面を有する。
ゲート絶縁層１８は、例えば、酸化物、窒化物、又は酸窒化物を含む。ゲート絶縁層１８は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、又は酸化アルミニウムを含む。ゲート絶縁層１８は、例えば、酸化シリコン層、窒化シリコン層、酸窒化シリコン層、又は酸化アルミニウム層である。ゲート絶縁層１８の第２の方向に垂直な方向の厚さ（図１中のｔ１）は、例えば、３ｎｍ以上１０ｎｍ以下である。
ゲート絶縁層１８と第１の層間絶縁層２０との界面の第２の方向の長さ（図１中のｄ１）は、例えば、ゲート絶縁層１８の第２の方向に垂直な方向の厚さ（図１中のｔ１）よりも小さい。また、ゲート絶縁層１８と第２の層間絶縁層２２との界面の第２の方向の長さ（図１中のｄ２）は、例えば、ゲート絶縁層１８の第２の方向に垂直な方向の厚さ（図１中のｔ１）よりも小さい。ここで、ゲート絶縁層１８の第２の方向に垂直な方向の厚さ（図１中のｔ１）は、例えば第２の方向に垂直な方向の最大厚さである。
酸化物半導体層１４の第１の部分１４ａは、第２の方向においてゲート絶縁層１８と下部電極１０との間に設けられる。第１の部分１４ａは、例えば、第１の層間絶縁層２０に接する。
酸化物半導体層１４の第２の部分１４ｂは、第２の方向においてゲート絶縁層１８と上部電極１２との間に設けられる。第２の部分１４ｂは、例えば、第２の層間絶縁層２２に接する。
第１の層間絶縁層２０は、下部電極１０とゲート電極１６との間に設けられる。第１の層間絶縁層２０は、酸化物半導体層１４の周囲に設けられる。
第１の層間絶縁層２０は、例えば、酸化物、窒化物、又は、酸窒化物である。第１の層間絶縁層２０は、例えば、酸化シリコンである。
第２の層間絶縁層２２は、上部電極１２とゲート電極１６との間に設けられる。第２の層間絶縁層２２は、酸化物半導体層１４の周囲に設けられる。
第２の層間絶縁層２２は、例えば、酸化物、窒化物、又は、酸窒化物である。第２の層間絶縁層２２は、例えば、酸化シリコンである。
次に、第１の実施形態の半導体装置の製造方法の一例について、説明する。
図６、図７、図８、図９、図１０、及び図１１は、第１の実施形態の半導体装置の製造方法を示す模式断面図である。図６、図７、図８、図９、図１０、及び図１１は、図１に対応する断面である。
最初に、第１の酸化インジウムスズ膜３０、第１の酸化シリコン膜３１、タングステン膜３２、及び第２の酸化シリコン膜３３を、この順に形成する（図６）。第１の酸化インジウムスズ膜３０、第１の酸化シリコン膜３１、タングステン膜３２、及び第２の酸化シリコン膜３３は、例えば、Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法（ＣＶＤ法）により形成する。
次に、第２の酸化シリコン膜３３の表面から、第１の酸化インジウムスズ膜３０に達する開口部３４を形成する（図７）。開口部３４は、例えば、リソグラフィ法、及び、Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ法（ＲＩＥ法）を用いて形成する。
次に、開口部３４の内面に露出した、タングステン膜３２の表面に、窒化シリコン膜３５を選択的に形成する（図８）。
次に、開口部３４を酸化物半導体膜３６で埋め込む（図９）。酸化物半導体膜３６は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び、亜鉛（Ｚｎ）を含む。酸化物半導体膜３６は、例えば、ＣＶＤ法で形成する。
次に、酸化物半導体膜３６の上部を除去し、第２の酸化シリコン膜３３の表面を露出させる（図１０）。酸化物半導体膜３６は、例えば、ＲＩＥ法を用いてエッチングし、除去する。
次に、第２の酸化インジウムスズ膜３７を形成する（図１１）。第２の酸化インジウムスズ膜３７は、例えば、ＣＶＤ法により形成する。
以上の製造方法により、図１に示すトランジスタ１００が形成される。
次に、第１の実施形態の半導体装置の作用及び効果について説明する。
図１２は、比較例の半導体装置の模式断面図である。比較例の半導体装置は、トランジスタ９００である。トランジスタ９００は、酸化物半導体にチャネルが形成される酸化物半導体トランジスタである。トランジスタ９００のゲート電極は、チャネルが形成される酸化物半導体を囲んで設けられる。トランジスタ９００は、いわゆるＳＧＴである。トランジスタ９００は、いわゆる縦型トランジスタである。
トランジスタ９００は、第２の方向においてゲート絶縁層１８と下部電極１０との間に酸化物半導体層１４の一部が設けられない点で、第１の実施形態のトランジスタ１００と異なる。また、トランジスタ９００は、第２の方向においてゲート絶縁層１８と上部電極１２との間に酸化物半導体層１４の一部が設けられない点で、トランジスタ１００と異なる。
トランジスタ１００は、ゲート絶縁層１８と下部電極１０との間に酸化物半導体層１４の第１の部分１４ａを有する。このため、トランジスタ１００の酸化物半導体層１４と下部電極１０との接触面積が、トランジスタ９００の酸化物半導体層１４と下部電極１０との接触面積と比べて大きくなる。したがって、トランジスタ１００の酸化物半導体層１４と下部電極１０との間のコンタクト抵抗は、トランジスタ９００の酸化物半導体層１４と下部電極１０との間のコンタクト抵抗と比べて小さくなる。
同様に、トランジスタ１００は、ゲート絶縁層１８と上部電極１２との間に酸化物半導体層１４の第２の部分１４ｂを有する。このため、トランジスタ１００の酸化物半導体層１４と上部電極１２との接触面積が、トランジスタ９００の酸化物半導体層１４と上部電極１２との接触面積と比べて大きくなる。したがって、トランジスタ１００の酸化物半導体層１４と上部電極１２との間のコンタクト抵抗は、トランジスタ９００の酸化物半導体層１４と上部電極１２との間のコンタクト抵抗と比べて小さくなる。
酸化物半導体層１４と下部電極１０との間のコンタクト抵抗、及び、酸化物半導体層１４と上部電極１２との間のコンタクト抵抗が小さくなることにより、トランジスタ１００の寄生抵抗が低減し、オン抵抗が低減する。
例えば、トランジスタ９００において、ゲート絶縁層１８の厚さを薄くすることで、酸化物半導体層１４と下部電極１０との接触面積、及び、酸化物半導体層１４と上部電極１２との接触面積を大きくし、酸化物半導体層１４と下部電極１０との間のコンタクト抵抗、及び、酸化物半導体層１４と上部電極１２との間のコンタクト抵抗を小さくすることが考えられる。
この場合、ゲート絶縁層１８が薄くなることにより、酸化物半導体層１４からゲート絶縁層１８を通ってゲート電極１６へ酸素が拡散することが促進される。酸素が拡散し、酸化物半導体層１４の酸素空孔が増加すると、例えば、トランジスタの閾値電圧が低下するため問題となる。
第１の実施形態のトランジスタ１００は、比較例のトランジスタ９００と比べ、ゲート電極１６と酸化物半導体層１４との間のゲート絶縁層１８の厚さが厚い。したがって、酸化物半導体層１４の酸素空孔の増加に伴うトランジスタの閾値電圧の低下は生じない。
また、第１の実施形態のトランジスタ１００は、第１の部分１４ａを有することにより、ゲート電極１６の側面と、第１の層間絶縁層２０と対向する酸化物半導体層１４との間の距離が、トランジスタ９００と比較して近くなる。したがって、ゲート電極１６のフリンジ電界により、第１の層間絶縁層２０と対向する酸化物半導体層１４の電子の蓄積又は反転が、トランジスタ９００と比較して促進される。よって、第１の層間絶縁層２０と対向する酸化物半導体層１４の抵抗が、トランジスタ９００と比較して低くなる。
同様に、第１の実施形態のトランジスタ１００は、第２の部分１４ｂを有することにより、ゲート電極１６の側面と、第２の層間絶縁層２２と対向する酸化物半導体層１４との間の距離が、トランジスタ９００と比較して近くなる。したがって、ゲート電極１６のフリンジ電界により、第２の層間絶縁層２２と対向する酸化物半導体層１４の電子の蓄積又は反転が、トランジスタ９００と比較して促進される。よって、第２の層間絶縁層２２と対向する酸化物半導体層１４の抵抗が、トランジスタ９００と比較して低くなる。
第１の層間絶縁層２０と対向する酸化物半導体層１４の抵抗、及び、第２の層間絶縁層２２と対向する酸化物半導体層１４の抵抗が小さくなることにより、トランジスタ１００の寄生抵抗が低減し、オン抵抗が低減する。
以上、第１の実施形態のトランジスタ１００は、寄生抵抗が低減し、オン抵抗が低減する。
ゲート絶縁層１８は、第１の方向に平行で、酸化物半導体層１４を含む断面において、平凸（ｐｌａｎｏ ｃｏｎｖｅｘ）形状であることが好ましい。酸化物半導体層１４とゲート絶縁層１８との界面が、角部を備えない曲線形状となることで、トランジスタ１００のオン動作時に、酸化物半導体層１４に形成されるチャネル領域の抵抗の均一性が高くなる。したがって、例えば、トランジスタ１００のオン抵抗のばらつきが低減される。
（第１の変形例）
図１３は、第１の実施形態の第１の変形例の半導体装置の模式断面図である。図１３は、第１の実施形態の図１に対応する図である。
第１の実施形態の第１の変形例のトランジスタは、第１の方向に平行で、酸化物半導体層１４を含む断面において、ゲート絶縁層１８と酸化物半導体層１４との界面の中央部が、直線形状である点で、第１の実施形態のトランジスタ１００と異なる。
第１の変形例のトランジスタによれば、ゲート絶縁層１８の厚さが一定の領域が多くなることで、例えば、トランジスタの閾値電圧のばらつきが小さくなる。
（第２の変形例）
図１４は、第１の実施形態の第２の変形例の半導体装置の模式断面図である。図１４は、第１の実施形態の図１に対応する図である。
第１の実施形態の第２の変形例のトランジスタは、ゲート絶縁層１８と第１の層間絶縁層２０との界面の第２の方向の長さ（図１４中のｄ１）が、ゲート絶縁層１８の第２の方向に垂直な方向の厚さ（図１４中のｔ１）よりも大きい点で、第１の実施形態のトランジスタ１００と異なる。また、ゲート絶縁層１８と第２の層間絶縁層２２との界面の第２の方向の長さ（図１４中のｄ２）が、ゲート絶縁層１８の第２の方向に垂直な方向の厚さ（図１４中のｔ１）より大きい点で、第１の実施形態のトランジスタ１００と異なる。ここで、ゲート絶縁層１８の第２の方向に垂直な方向の厚さ（図１４中のｔ１）は、例えば第２の方向に垂直な方向の最大厚さである。
第２の変形例のトランジスタによれば、例えば、実効的なゲート長が長くなり、トランジスタのショートチャネル効果が抑制できる。
（第３の変形例）
図１５は、第１の実施形態の第３の変形例の半導体装置の模式断面図である。図１５は、第１の実施形態の図１に対応する図である。
第１の実施形態の第３の変形例のトランジスタは、第１の方向に平行で、酸化物半導体層１４を含む断面において、ゲート絶縁層１８が長方形である点で、第１の実施形態のトランジスタ１００と異なる。
第３の変形例のトランジスタによれば、ゲート絶縁層１８の厚さが一定の領域が多くなることで、例えば、トランジスタの閾値電圧のばらつきが小さくなる。
（第４の変形例）
図１６は、第１の実施形態の第４の変形例の半導体装置の模式断面図である。図１６は、第１の実施形態の図１に対応する図である。
第１の実施形態の第４の変形例のトランジスタは、第１の方向に平行で、酸化物半導体層１４を含む断面において、ゲート電極１６がアンダーカット形状である点で、第１の実施形態のトランジスタ１００と異なる。ゲート電極１６の第１の方向の長さは、例えば、ゲート絶縁層１８との界面において最も短い。ゲート電極１６の第１の方向の長さは、例えば、ゲート絶縁層１８に近づくにつれて短くなる。
第４の変形例のトランジスタによれば、ゲート電極１６がアンダーカット形状となることで、ゲート電極１６の端部での電界集中が緩和される。したがって、例えば、ゲート絶縁層１８のリーク電流が抑制される。
（第５の変形例）
図１７は、第１の実施形態の第５の変形例の半導体装置の模式断面図である。図１７は、第１の実施形態の図１に対応する図である。
第１の実施形態の第５の変形例のトランジスタは、第１の方向に平行で、酸化物半導体層１４を含む断面において、ゲート電極１６が裾引き形状である点で、第１の実施形態のトランジスタ１００と異なる。ゲート電極１６の第１の方向の長さは、例えば、ゲート絶縁層１８との界面において最も長い。ゲート電極１６の第１の方向の長さは、例えば、ゲート絶縁層１８に近づくにつれて長くなる。
第５の変形例のトランジスタによれば、ゲート電極１６が裾引き形状となることで、ゲート電極１６のフリンジ電界による、第１の層間絶縁層２０と対向する酸化物半導体層１４の電子の蓄積又は反転が促進される。また、ゲート電極１６のフリンジ電界による、第２の層間絶縁層２２と対向する酸化物半導体層１４の電子の蓄積又は反転が促進される。したがって、例えば、トランジスタのオン抵抗が更に低減される。
以上、第１の実施形態及びその変形例によれば、オン抵抗の低減が可能なトランジスタを実現できる。
（第２の実施形態）
第２の実施形態の半導体装置は、第２の方向は、第１の方向と交差する点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。
図１８及び図１９は、第２の実施形態の半導体装置の模式断面図である。図１９は、第１の方向及び第２の方向の説明図である。図１８は、第１の実施形態の図１に対応する図である。図１９は、第１の実施形態の図２に対応する図である。
図１９に示すように、下部電極１０から上部電極１２に向かう方向を、第１の方向と定義する。また、第１の方向に平行で、酸化物半導体層１４を含む断面において、下部電極１０と第１の層間絶縁層２０との界面の、酸化物半導体層１４の側の第１の端部（図１９中のＥ１）と、上部電極１２と第２の層間絶縁層２２との界面の、酸化物半導体層１４の側の第２の端部（図１９中のＥ２）と、を結ぶ方向を第２の方向と定義する。また、第１の方向に平行で、酸化物半導体層１４を含む断面において、第１の方向に垂直な方向を、第３の方向と定義する。
図１９において、第２の方向は第１の方向と交差する。
第１の方向に平行で、酸化物半導体層１４を含む断面において、酸化物半導体層１４は、順テーパ形状を有する。第１の方向に平行で、酸化物半導体層１４を含む断面において、下部電極１０と酸化物半導体層１４との界面の長さは、上部電極１２と酸化物半導体層１４との界面の長さよりも小さい。
（変形例）
図２０は、第２の実施形態の変形例の半導体装置の模式断面図である。図２０は、第２の実施形態の図１９に対応する図である。
第２の実施形態の変形例のトランジスタは、第１の方向に平行で、酸化物半導体層１４を含む断面において、酸化物半導体層１４は、逆テーパ形状を有する点で、第２の実施形態のトランジスタと異なる。第１の方向に平行で、酸化物半導体層１４を含む断面において、下部電極１０と酸化物半導体層１４との界面の長さは、上部電極１２と酸化物半導体層１４との界面の長さよりも大きい。
以上、第２の実施形態及びその変形例によれば、第１の実施形態と同様、オン抵抗の低減が可能なトランジスタを実現できる。
（第３の実施形態）
第３の実施形態の半導体装置は、第１の絶縁層と第１の部分との間にゲート絶縁層の第１の領域が設けられ、第２の絶縁層と第２の部分との間にゲート絶縁層の第２の領域が設けられた点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。
図２１は、第３の実施形態の半導体装置の模式断面図である。図２１は、第１の実施形態の図１に対応する図である。
第３の実施形態のトランジスタは、下部電極１０、上部電極１２、酸化物半導体層１４、ゲート電極１６、ゲート絶縁層１８、第１の層間絶縁層２０、及び第２の層間絶縁層２２を備える。酸化物半導体層１４は、第１の部分１４ａ及び第２の部分１４ｂを含む。ゲート絶縁層１８は、第１の領域１８ａ及び第２の領域１８ｂを含む。
下部電極１０は第１の電極の一例である。上部電極１２は第２の電極の一例である。第１の層間絶縁層２０は、第１の絶縁層の一例である。第２の層間絶縁層２２は、第２の絶縁層の一例である。
ゲート絶縁層１８の第１の領域１８ａは、第１の層間絶縁層２０と酸化物半導体層１４の第１の部分１４ａとの間に設けられる。第１の層間絶縁層２０から第１の部分１４ａに向かう方向のゲート絶縁層１８の第１の領域１８ａの厚さ（図２１中のｔ２）は、ゲート電極１６から酸化物半導体層１４に向かう方向のゲート電極１６と酸化物半導体層１４との間のゲート絶縁層１８の厚さ（図２１中のｔ１）よりも薄い。例えば、第１の層間絶縁層２０から第１の部分１４ａに向かう方向のゲート絶縁層１８の第１の領域１８ａの厚さ（図２１中のｔ２）は、ゲート電極１６から酸化物半導体層１４に向かう方向のゲート電極１６と酸化物半導体層１４との間のゲート絶縁層１８の厚さ（図２１中のｔ１）の２分の１以下である。ここで、ゲート電極１６から酸化物半導体層１４に向かう方向のゲート電極１６と酸化物半導体層１４との間のゲート絶縁層１８の厚さ（図２１中のｔ１）は、例えばゲート電極１６から酸化物半導体層１４に向かう方向の最大厚さである。
ゲート絶縁層１８の第２の領域１８ｂは、第２の層間絶縁層２２と酸化物半導体層１４の第２の部分１４ｂとの間に設けられる。第２の層間絶縁層２２から第２の部分１４ｂに向かう方向のゲート絶縁層１８の第２の領域１８ｂの厚さ（図２１中のｔ３）は、ゲート電極１６から酸化物半導体層１４に向かう方向のゲート電極１６と酸化物半導体層１４との間のゲート絶縁層１８の厚さ（図２１中のｔ１）よりも薄い。例えば、第２の層間絶縁層２２から第２の部分１４ｂに向かう方向のゲート絶縁層１８の第２の領域１８ｂの厚さ（図２１中のｔ３）は、ゲート電極１６から酸化物半導体層１４に向かう方向のゲート電極１６と酸化物半導体層１４との間のゲート絶縁層１８の厚さ（図２１中のｔ１）の２分の１以下である。ここで、ゲート電極１６から酸化物半導体層１４に向かう方向のゲート電極１６と酸化物半導体層１４との間のゲート絶縁層１８の厚さ（図２１中のｔ１）は、例えばゲート電極１６から酸化物半導体層１４に向かう方向の最大厚さである。
以上、第３の実施形態によれば、第１の実施形態と同様、オン抵抗の低減が可能なトランジスタを実現できる。
（第４の実施形態）
第４の実施形態の半導体装置は、ゲート絶縁層は、第１の層と、第１の層と酸化物半導体層との間に設けられ第１の層と異なる化学組成の第２の層を含む点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。
図２２は、第４の実施形態の半導体装置の模式断面図である。図２２は、第１の実施形態の図１に対応する図である。
第４の実施形態のトランジスタは、下部電極１０、上部電極１２、酸化物半導体層１４、ゲート電極１６、ゲート絶縁層１８、第１の層間絶縁層２０、及び第２の層間絶縁層２２を備える。酸化物半導体層１４は、第１の部分１４ａ及び第２の部分１４ｂを含む。ゲート絶縁層１８は、第１の層１８ｘ及び第２の層１８ｙを含む。
下部電極１０は第１の電極の一例である。上部電極１２は第２の電極の一例である。第１の層間絶縁層２０は、第１の絶縁層の一例である。第２の層間絶縁層２２は、第２の絶縁層の一例である。
ゲート絶縁層１８は、ゲート電極１６と酸化物半導体層１４との間に設けられる。ゲート絶縁層１８は、第１の層間絶縁層２０と酸化物半導体層１４との間には設けられない。ゲート絶縁層１８は、第２の層間絶縁層２２と酸化物半導体層１４との間には設けられない。
ゲート絶縁層１８の第２の層１８ｙは、第１の層１８ｘと酸化物半導体層との間に設けられる。第２の層１８ｙは、第１の層１８ｘと化学組成が異なる。
例えば、第１の層１８ｘはシリコン（Ｓｉ）及び窒素（Ｎ）を含み、第２の層１８ｙはシリコン（Ｓｉ）及び酸素（Ｏ）を含む。例えば、第１の層１８ｘは窒化シリコンを含み、第２の層１８ｙは酸化シリコンを含む。例えば、第１の層１８ｘは窒化シリコン層であり、第２の層１８ｙは酸化シリコン層である。
第４の実施形態のトランジスタは、ゲート絶縁層１８が第１の層１８ｘ及び第２の層１８ｙを含むことにより、例えば、製造の容易性と高いトランジスタ特性を両立することが可能となる。
（変形例）
図２３は、第４の実施形態の変形例の半導体装置の模式断面図である。図２３は、第４の実施形態の図２２に対応する図である。
第４の実施形態の変形例のトランジスタは、第２の層と酸化物半導体層との間に設けられ第２の層と異なる化学組成の第３の層を含む点で、第４の実施形態のトランジスタと異なる。第３の層の化学組成は、例えば、第１の層の化学組成と異なる。
例えば、第１の層１８ｘはシリコン（Ｓｉ）及び窒素（Ｎ）を含み、第２の層１８ｙはシリコン（Ｓｉ）及び酸素（Ｏ）を含み、第３の層１８ｚはアルミニウム（Ａｌ）及び酸素（Ｏ）を含む。例えば、第１の層１８ｘは窒化シリコンを含み、第２の層１８ｙは酸化シリコンを含み、第３の層１８ｚは酸化アルミニウムを含む。例えば、第１の層１８ｘは窒化シリコン層であり、第２の層１８ｙは酸化シリコン層であり、第３の層１８ｚは酸化アルミニウム層である。
第４の実施形態の変形例のトランジスタは、ゲート絶縁層１８が第１の層１８ｘ、第２の層１８ｙ、及び第３の層１８ｚを含むことにより、例えば、製造の容易性と高いトランジスタ特性を両立することが可能となる。
以上、第４の実施形態によれば、第１の実施形態と同様、オン抵抗の低減が可能なトランジスタを実現できる。
（第５の実施形態）
第５の実施形態の半導体装置は、第１の層はゲート電極と酸化物半導体層との間に設けられ、第２の層は、第１の絶縁層と第１の部分との間及び第２の絶縁層と第２の部分との間に設けられた点で、第４の実施形態の半導体装置と異なる。以下、第４の実施形態と重複する内容については、一部記述を省略する場合がある。
図２４は、第５の実施形態の半導体装置の模式断面図である。図２４は、第１の実施形態の図１に対応する図である。
第５の実施形態のトランジスタは、下部電極１０、上部電極１２、酸化物半導体層１４、ゲート電極１６、ゲート絶縁層１８、第１の層間絶縁層２０、及び第２の層間絶縁層２２を備える。酸化物半導体層１４は、第１の部分１４ａ及び第２の部分１４ｂを含む。ゲート絶縁層１８は、第１の層１８ｘ及び第２の層１８ｙを含む。
下部電極１０は第１の電極の一例である。上部電極１２は第２の電極の一例である。第１の層間絶縁層２０は、第１の絶縁層の一例である。第２の層間絶縁層２２は、第２の絶縁層の一例である。
ゲート絶縁層１８の第１の層１８ｘは、ゲート電極１６と酸化物半導体層１４との間に設けられる。
ゲート絶縁層１８の第２の層１８ｙは、ゲート電極１６と酸化物半導体層１４との間に設けられる。ゲート絶縁層１８の第２の層１８ｙは、第１の層１８ｘと酸化物半導体層との間に設けられる。また、第２の層１８ｙは、第１の層間絶縁層２０と酸化物半導体層１４の第１の部分１４ａとの間に設けられる。また、第２の層１８ｙは、第２の層間絶縁層２２と酸化物半導体層１４の第２の部分１４ｂとの間に設けられる。第２の層１８ｙは、第１の層１８ｘと化学組成が異なる。
例えば、第１の層１８ｘは、シリコン（Ｓｉ）及び窒素（Ｎ）を含み、第２の層１８ｙはシリコン（Ｓｉ）及び酸素（Ｏ）を含む。例えば、第１の層１８ｘは窒化シリコンを含み、第２の層１８ｙは酸化シリコンを含む。例えば、第１の層１８ｘは窒化シリコン層であり、第２の層１８ｙは酸化シリコン層である。
第５の実施形態のトランジスタは、ゲート絶縁層１８が第１の層１８ｘ及び第２の層１８ｙを含むことにより、例えば、製造の容易性と高いトランジスタ特性を両立することが可能となる。
（変形例）
図２５は、第５の実施形態の変形例の半導体装置の模式断面図である。図２５は、第５の実施形態の図２４に対応する図である。
第５の実施形態の変形例のトランジスタは、第２の層と酸化物半導体層との間に設けられ第２の層と異なる化学組成の第３の層を含む点で、第５の実施形態のトランジスタと異なる。第３の層の化学組成は、例えば、第１の層の化学組成と異なる。
例えば、第１の層１８ｘはシリコン（Ｓｉ）及び窒素（Ｎ）を含み、第２の層１８ｙはシリコン（Ｓｉ）及び酸素（Ｏ）を含み、第３の層１８ｚはアルミニウム（Ａｌ）及び酸素（Ｏ）を含む。例えば、第１の層１８ｘは窒化シリコンを含み、第２の層１８ｙは酸化シリコンを含み、第３の層１８ｚは酸化アルミニウムを含む。例えば、第１の層１８ｘは窒化シリコン層であり、第２の層１８ｙは酸化シリコン層であり、第３の層１８ｚは、酸化アルミニウム層である。
第５の実施形態の変形例のトランジスタは、ゲート絶縁層１８が第１の層１８ｘ、第２の層１８ｙ、及び第３の層１８ｚを含むことにより、例えば、製造の容易性と高いトランジスタ特性を両立することが可能となる。
以上、第５の実施形態によれば、第１の実施形態と同様、オン抵抗の低減が可能なトランジスタを実現できる。
（第６の実施形態）
第６の実施形態の半導体記憶装置は、第１の実施形態の半導体装置の第１の電極又は第２の電極に電気的に接続されたキャパシタを備える。以下、第１の実施形態と重複する内容については一部記述を省略する場合がある。
第６の実施形態の半導体記憶装置は、半導体メモリ２００である。第６の実施形態の半導体記憶装置は、Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（ＤＲＡＭ）である。半導体メモリ２００は、第１の実施形態のトランジスタ１００を、ＤＲＡＭのメモリセルのスイッチングトランジスタとして使用する。
図２６は、第６の実施形態の半導体記憶装置のブロック図である。
図２６に示すように、半導体メモリ２００は、メモリセルアレイ２１０、ワード線ドライバ回路２１２、ローデコーダ回路２１４、センスアンプ回路２１５、カラムデコーダ回路２１７、及び、制御回路２２１を備える。
図２７、図２８は、第６の実施形態の半導体記憶装置のメモリセルアレイの模式断面図である。図２７は第１の方向と第３の方向を含む面の断面図、図２８は第２の方向と第３の方向を含む面の断面図である。第１の方向と第２の方向は交差する。第１の方向と第２の方向は、例えば垂直である。第３の方向は、第１の方向及び第２の方向に対して垂直な方向である。第３の方向は、例えば基板に対して垂直な方向である。
第６の実施形態のメモリセルアレイ２１０は、メモリセルが立体的に配置された三次元構造を備える。図２７、図２８において破線で囲まれた領域がそれぞれ１個のメモリセルを表している。
メモリセルアレイ２１０は、シリコン基板２５０を備える。
メモリセルアレイ２１０は、シリコン基板２５０の上に、例えば、複数のビット線ＢＬと複数のワード線ＷＬを備える。ビット線ＢＬは第１の方向に伸長する。ワード線ＷＬは第２の方向に伸長する。
ビット線ＢＬとワード線ＷＬとは、例えば、垂直に交差する。ビット線ＢＬとワード線ＷＬとの交差する領域に、メモリセルが配置される。メモリセルには、第１のメモリセルＭＣ１及び第２のメモリセルＭＣ２が含まれる。
第１のメモリセルＭＣ１及び第２のメモリセルＭＣ２に接続されるビット線ＢＬがビット線ＢＬｘである。第１のメモリセルＭＣ１に接続されるワード線ＷＬがワード線ＷＬｘである。
第２のメモリセルＭＣ２に接続されるワード線ＷＬがワード線ＷＬｙである。ワード線ＷＬｘは、ビット線ＢＬｘの一方の側に設けられる。ワード線ＷＬｙは、ビット線ＢＬｘの他方の側に設けられる。
メモリセルアレイ２１０は、複数のプレート電極線ＰＬを有する。プレート電極線ＰＬは各メモリセルのプレート電極７２に接続される。
メモリセルアレイ２１０は、各配線及び各電極の電気的分離のために層間絶縁層２６０を備える。
複数のワード線ＷＬは、ローデコーダ回路２１４に電気的に接続される。複数のビット線ＢＬは、センスアンプ回路２１５に電気的に接続される。
ローデコーダ回路２１４は、入力されたローアドレス信号に従ってワード線ＷＬを選択する機能を備える。ワード線ドライバ回路２１２は、ローデコーダ回路２１４によって選択されたワード線ＷＬに所定の電圧を印加する機能を備える。
カラムデコーダ回路２１７は、入力されたカラムアドレス信号に従ってビット線ＢＬを選択する機能を備える。センスアンプ回路２１５は、カラムデコーダ回路２１７によって選択されたビット線ＢＬに所定の電圧を印加する機能を備える。また、ビット線ＢＬの電位を検知して増幅する機能を備える。
制御回路２２１は、ワード線ドライバ回路２１２、ローデコーダ回路２１４、センスアンプ回路２１５、カラムデコーダ回路２１７、及び、図示しないその他の回路を制御する機能を備える。
ワード線ドライバ回路２１２、ローデコーダ回路２１４、センスアンプ回路２１５、カラムデコーダ回路２１７、制御回路２２１などの回路は、例えば、図示しないトランジスタや配線層によって構成される。トランジスタは、例えば、シリコン基板２５０を用いて形成される。
ビット線ＢＬ及びワード線ＷＬは、例えば金属である。ビット線ＢＬ及びワード線ＷＬは、例えば、窒化チタン、タングステン、又は、窒化チタンとタングステンの積層構造である。
図２９は、第６の実施形態の半導体記憶装置の第１のメモリセルの模式断面図である。図３０は、第６の実施形態の半導体記憶装置の第２のメモリセルの模式断面図である。
第１のメモリセルＭＣ１は、シリコン基板２５０とビット線ＢＬｘとの間に設けられる。シリコン基板２５０と第２のメモリセルＭＣ２との間に、ビット線ＢＬｘが設けられる。
第１のメモリセルＭＣ１は、ビット線ＢＬｘの下側に設けられる。第２のメモリセルＭＣ２は、ビット線ＢＬｘの上側に設けられる。
第１のメモリセルＭＣ１は、ビット線ＢＬｘの一方の側に設けられる。第２のメモリセルＭＣ２は、ビット線ＢＬｘの他方の側に設けられる。
第２のメモリセルＭＣ２は、第１のメモリセルＭＣ１を上下反転させた構造を有する。第１のメモリセルＭＣ１及び第２のメモリセルＭＣ２は、それぞれトランジスタ１００及びキャパシタ２０１を備える。
トランジスタ１００は、下部電極１０、上部電極１２、酸化物半導体層１４、ゲート電極１６、ゲート絶縁層１８、第１の層間絶縁層２０、及び第２の層間絶縁層２２を備える。第１の層間絶縁層２０、及び第２の層間絶縁層２２は、層間絶縁層２６０の一部である。
下部電極１０は第１の電極の一例である。上部電極１２は第２の電極の一例である。第１の層間絶縁層２０は、第１の絶縁層の一例である。第２の層間絶縁層２２は、第２の絶縁層の一例である。
トランジスタ１００は、第１の実施形態のトランジスタ１００と同様の構成を備える。
キャパシタ２０１は、セル電極７１、プレート電極７２、キャパシタ絶縁膜７３を備える。セル電極７１及びプレート電極７２は、例えば、窒化チタンである。また、キャパシタ絶縁膜７３は、例えば、酸化ジルコニウム、酸化アルミニウム、酸化ジルコニウムの積層構造を有する。
キャパシタ２０１のセル電極７１は、例えば、下部電極１０に接続される。プレート電極７２はプレート電極線ＰＬに接続される。
上部電極１２はビット線ＢＬに接続される。ゲート電極１６はワード線ＷＬに接続される。
なお、図２７、図２８、図２９、及び図３０では、ビット線ＢＬと上部電極１２、及び、ワード線ＷＬとゲート電極１６は、同一の材料で同時形成される場合を例に示している。ビット線ＢＬと上部電極１２、及び、ワード線ＷＬとゲート電極１６は、それぞれ異なる材料で別々に形成されるものであっても構わない。
第１のメモリセルＭＣ１のゲート電極１６にワード線ＷＬｘが電気的に接続される。また、第２のメモリセルＭＣ２のゲート電極１６にワード線ＷＬｙが電気的に接続される。
第６の実施形態によれば、第１の実施形態のトランジスタ１００をＤＲＡＭのスイッチングトランジスタとして用いることにより、メモリ特性の向上した半導体メモリが実現される。
（第７の実施形態）
第７の実施形態の半導体装置は、第１の電極と、第２の電極と、第１の電極と第２の電極との間に設けられた酸化物半導体層と、酸化物半導体層の少なくとも一部を囲むゲート電極と、ゲート電極と酸化物半導体層との間に少なくとも一部が設けられたゲート絶縁層と、を備え、第１の電極から第２の電極に向かう第１の方向に垂直な断面において、第１の電極が酸化物半導体層を囲み、第２の電極が酸化物半導体層を囲む。
図３１、図３２、図３３、及び図３４は、第７の実施形態の半導体装置の模式断面図である。図３２は、図３１のＤＤ’断面図である。図３３は、図３１のＥＥ’断面図である。図３４は、図３１のＦＦ’断面図である。
第７の実施形態の半導体装置は、トランジスタ３００である。トランジスタ３００は、酸化物半導体にチャネルが形成される酸化物半導体トランジスタである。トランジスタ３００のゲート電極は、チャネルが形成される酸化物半導体を囲んで設けられる。トランジスタ３００は、いわゆるＳＧＴである。トランジスタ３００は、いわゆる縦型トランジスタである。
トランジスタ３００は、下部電極１０、上部電極１２、酸化物半導体層１４、ゲート電極１６、ゲート絶縁層１８、第１の層間絶縁層２０、及び第２の層間絶縁層２２を備える。下部電極１０は第１の電極の一例である。上部電極１２は第２の電極の一例である。
図３１に示すように、下部電極１０から上部電極１２に向かう方向を、第１の方向と定義する。
下部電極１０は、トランジスタ３００のソース電極又はドレイン電極として機能する。
下部電極１０は、導電体である。下部電極１０は、例えば、酸化物導電体又は金属を含む。下部電極１０は、例えば、金属、金属窒化物、又は、金属酸化物である。
下部電極１０は、例えば、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、及びチタン（Ｔｉ）からなる群から選ばれる少なくとも一つの元素と、酸素（Ｏ）とを含む酸化物導電体である。下部電極１０は、例えば、インジウム（Ｉｎ）、スズ（Ｓｎ）、及び酸素（Ｏ）を含む酸化物導電体である。下部電極１０は、例えば、酸化インジウムスズである。下部電極１０は、例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、又はタンタル（Ｔａ）を含む金属である。
下部電極１０は、例えば、複数の導電体の積層構造を有していても構わない。
上部電極１２は、トランジスタ３００のソース電極又はドレイン電極として機能する。
上部電極１２は、導電体である。上部電極１２は、例えば、酸化物導電体又は金属を含む。上部電極１２は、例えば、金属、金属窒化物、又は、金属酸化物である。
上部電極１２は、例えば、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、及びチタン（Ｔｉ）からなる群から選ばれる少なくとも一つの元素と、酸素（Ｏ）とを含む酸化物導電体である。上部電極１２は、例えば、インジウム（Ｉｎ）、スズ（Ｓｎ）、及び酸素（Ｏ）を含む酸化物導電体である。上部電極１２は、例えば、酸化インジウムスズである。上部電極１２は、例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、又はタンタル（Ｔａ）を含む金属である。
上部電極１２は、例えば、複数の導電体の積層構造を有していても構わない。
例えば、下部電極１０と上部電極１２は、同一の材料で形成される。例えば、下部電極１０及び上部電極１２は、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、及びチタン（Ｔｉ）からなる群から選ばれる少なくとも一つの元素と、酸素（Ｏ）とを含む酸化物導電体である。例えば、下部電極１０及び上部電極１２は、インジウム（Ｉｎ）、スズ（Ｓｎ）、及び酸素（Ｏ）を含む酸化物導電体である。
酸化物半導体層１４は、下部電極１０と上部電極１２との間に設けられる。酸化物半導体層１４は、例えば、下部電極１０に接する。酸化物半導体層１４は、例えば、上部電極１２に接する。
酸化物半導体層１４には、トランジスタ３００のオン動作時に、電流経路となるチャネルが形成される。
酸化物半導体層１４は、酸化物半導体である。酸化物半導体層１４は、例えば、アモルファスである。
酸化物半導体層１４は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及びアルミニウム（Ａｌ）からなる群から選ばれる少なくとも一つの元素と、亜鉛（Ｚｎ）と、を含む。
酸化物半導体層１４は、例えば、酸素空孔を含む。酸化物半導体層１４の中の酸素空孔は、ドナーとして機能する。
酸化物半導体層１４の第１の方向の長さは、例えば、８０ｎｍ以上２００ｎｍ以下である。酸化物半導体層１４の第１の方向に垂直な方向の幅は、例えば、２０ｎｍ以上１００ｎｍ以下である。
図３２に示すように、ゲート電極１６は、酸化物半導体層１４を囲んで設けられる。ゲート電極１６は、酸化物半導体層１４の周囲に設けられる。
ゲート電極１６は、例えば、金属、金属化合物、又は、半導体である。ゲート電極１６は、例えば、タングステン（Ｗ）である。ゲート電極１６の第１の方向の長さは、例えば、２０ｎｍ以上１００ｎｍ以下である。ゲート電極１６の第１の方向の長さは、トランジスタ３００のゲート長である。
ゲート電極１６は、例えば、金属、金属化合物、又は、半導体である。ゲート電極１６は、例えば、タングステン（Ｗ）である。
ゲート絶縁層１８は、ゲート電極１６と酸化物半導体層１４との間に設けられる。ゲート絶縁層１８は、酸化物半導体層１４を囲んで設けられる。
ゲート絶縁層１８は、例えば、酸化物、窒化物、又は酸窒化物を含む。ゲート絶縁層１８は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、又は酸化アルミニウムを含む。ゲート絶縁層１８は、例えば、酸化シリコン層、窒化シリコン層、酸窒化シリコン層、又は酸化アルミニウム層である。ゲート絶縁層１８の厚さは、例えば、３ｎｍ以上１０ｎｍ以下である。
第１の層間絶縁層２０は、下部電極１０とゲート電極１６との間に設けられる。第１の層間絶縁層２０は、酸化物半導体層１４の周囲に設けられる。
第１の層間絶縁層２０は、例えば、酸化物、窒化物、又は、酸窒化物である。第１の層間絶縁層２０は、例えば、酸化シリコンである。
第２の層間絶縁層２２は、上部電極１２とゲート電極１６との間に設けられる。第２の層間絶縁層２２は、酸化物半導体層１４の周囲に設けられる。
第２の層間絶縁層２２は、例えば、酸化物、窒化物、又は、酸窒化物である。第２の層間絶縁層２２は、例えば、酸化シリコンである。
図３３に示すように、下部電極１０から上部電極１２に向かう第１の方向に垂直な断面において、下部電極１０が酸化物半導体層１４を囲む。また、図３４に示すように、第１の方向に垂直な断面において、上部電極１２が酸化物半導体層１４を囲む。
次に、第７の実施形態の半導体装置の作用及び効果について説明する。
図３５は、比較例の半導体装置の模式断面図である。比較例の半導体装置は、トランジスタ９００である。トランジスタ９００は、酸化物半導体にチャネルが形成される酸化物半導体トランジスタである。トランジスタ９００のゲート電極は、チャネルが形成される酸化物半導体を囲んで設けられる。トランジスタ９００は、いわゆるＳＧＴである。トランジスタ９００は、いわゆる縦型トランジスタである。
トランジスタ９００は、下部電極１０から上部電極１２に向かう第１の方向に垂直な断面において、下部電極１０は酸化物半導体層１４を囲まず、上部電極１２は酸化物半導体層１４を囲まない点で、第７の実施形態のトランジスタ３００と異なる。
トランジスタ３００は、下部電極１０が酸化物半導体層１４を囲む。このため、トランジスタ３００の酸化物半導体層１４と下部電極１０との接触面積が、トランジスタ９００の酸化物半導体層１４と下部電極１０との接触面積と比べて大きくなる。したがって、トランジスタ３００の酸化物半導体層１４と下部電極１０との間のコンタクト抵抗は、トランジスタ９００の酸化物半導体層１４と下部電極１０との間のコンタクト抵抗と比べて小さくなる。
同様に、トランジスタ３００は、上部電極１２が酸化物半導体層１４を囲む。このため、トランジスタ３００の酸化物半導体層１４と上部電極１２との接触面積が、トランジスタ９００の酸化物半導体層１４と上部電極１２との接触面積と比べて大きくなる。したがって、トランジスタ３００の酸化物半導体層１４と上部電極１２との間のコンタクト抵抗は、トランジスタ９００の酸化物半導体層１４と上部電極１２との間のコンタクト抵抗と比べて小さくなる。
酸化物半導体層１４と下部電極１０との間のコンタクト抵抗、及び、酸化物半導体層１４と上部電極１２との間のコンタクト抵抗が小さくなることにより、トランジスタ３００の寄生抵抗が低減し、オン抵抗が低減する。
以上、第７の実施形態のトランジスタ３００は、寄生抵抗が低減し、オン抵抗が低減する。
トランジスタ特性の対称性を向上させる観点から、下部電極１０と上部電極１２は、同一の材料で形成されることが好ましい。
（第１の変形例）
図３６は、第７の実施形態の第１の変形例の半導体装置の模式断面図である。図３６は、第７の実施形態の図３１に対応する図である。
第７の実施形態の第１の変形例のトランジスタは、下部電極１０から上部電極１２に向かう第１の方向に垂直な断面において、上部電極１２は酸化物半導体層１４を囲まない点で、第７の実施形態のトランジスタ３００と異なる。
（第２の変形例）
図３７は、第７の実施形態の第２の変形例の半導体装置の模式断面図である。図３７は、第７の実施形態の図３１に対応する図である。
第７の実施形態の第２の変形例のトランジスタは、下部電極１０から上部電極１２に向かう第１の方向に垂直な断面において、下部電極１０は酸化物半導体層１４を囲まない点で、第７の実施形態のトランジスタ３００と異なる。
（第３の変形例）
図３８は、第７の実施形態の第３の変形例の半導体装置の模式断面図である。図３８は、第７の実施形態の図３１に対応する図である。
第７の実施形態の第３の変形例のトランジスタは、下部電極１０と酸化物半導体層１４との界面及び上部電極１２と酸化物半導体層１４との界面が曲面である点で、第７の実施形態のトランジスタ３００と異なる。
（第４の変形例）
図３９は、第７の実施形態の第４の変形例の半導体装置の模式断面図である。図３９は、第７の実施形態の図３１に対応する図である。
第７の実施形態の第４の変形例のトランジスタは、下部電極１０から上部電極１２に向かう第１の方向に垂直な断面において、上部電極１２は酸化物半導体層１４を囲まない点で、第７の実施形態の第３の変形例のトランジスタと異なる。
（第５の変形例）
図４０は、第７の実施形態の第５の変形例の半導体装置の模式断面図である。図４０は、第７の実施形態の図３１に対応する図である。
第７の実施形態の第５の変形例のトランジスタは、下部電極１０から上部電極１２に向かう第１の方向に垂直な断面において、下部電極１０は酸化物半導体層１４を囲まない点で、第７の実施形態の第３の変形例のトランジスタと異なる。
以上、第７の実施形態及びその変形例によれば、オン抵抗の低減が可能なトランジスタを実現できる。
（第８の実施形態）
第８の実施形態の半導体装置は、第１の電極を酸化物半導体層が囲み、第２の電極を酸化物半導体層が囲む点で、第７の実施形態の半導体装置と異なる。以下、第７の実施形態と重複する内容については、一部記述を省略する場合がある。
図４１、図４２、及び図４３は、第８の実施形態の半導体装置の模式断面図である。図４２は、図４１のＧＧ’断面図である。図４３は、図４１のＨＨ’断面図である。
第８の実施形態の半導体装置は、トランジスタ４００である。トランジスタ４００は、酸化物半導体にチャネルが形成される酸化物半導体トランジスタである。トランジスタ４００のゲート電極は、チャネルが形成される酸化物半導体を囲んで設けられる。トランジスタ４００は、いわゆるＳＧＴである。トランジスタ４００は、いわゆる縦型トランジスタである。
トランジスタ４００は、下部電極１０、上部電極１２、酸化物半導体層１４、ゲート電極１６、ゲート絶縁層１８、第１の層間絶縁層２０、及び第２の層間絶縁層２２を備える。下部電極１０は第１の電極の一例である。上部電極１２は第２の電極の一例である。
図４１に示すように、下部電極１０から上部電極１２に向かう方向を、第１の方向と定義する。
図４２に示すように、下部電極１０から上部電極１２に向かう第１の方向に垂直な断面において、下部電極１０を酸化物半導体層１４が囲む。また、図４３に示すように、第１の方向に垂直な断面において、上部電極１２を酸化物半導体層１４が囲む。
次に、第８の実施形態の半導体装置の作用及び効果について説明する。
第７の実施形態の図３５に示すトランジスタ９００を比較例とする。
トランジスタ９００は、下部電極１０から上部電極１２に向かう第１の方向に垂直な断面において、下部電極１０を酸化物半導体層１４が囲まず、上部電極１２を酸化物半導体層１４が囲まない点で、第８の実施形態のトランジスタ４００と異なる。
トランジスタ４００は、下部電極１０を酸化物半導体層１４が囲む。このため、トランジスタ４００の酸化物半導体層１４と下部電極１０との接触面積が、トランジスタ９００の酸化物半導体層１４と下部電極１０との接触面積と比べて大きくなる。したがって、トランジスタ４００の酸化物半導体層１４と下部電極１０との間のコンタクト抵抗は、トランジスタ９００の酸化物半導体層１４と下部電極１０との間のコンタクト抵抗と比べて小さくなる。
同様に、トランジスタ４００は、上部電極１２を酸化物半導体層１４が囲む。このため、トランジスタ４００の酸化物半導体層１４と上部電極１２との接触面積が、トランジスタ９００の酸化物半導体層１４と上部電極１２との接触面積と比べて大きくなる。したがって、トランジスタ４００の酸化物半導体層１４と上部電極１２との間のコンタクト抵抗は、トランジスタ９００の酸化物半導体層１４と上部電極１２との間のコンタクト抵抗と比べて小さくなる。
酸化物半導体層１４と下部電極１０との間のコンタクト抵抗、及び、酸化物半導体層１４と上部電極１２との間のコンタクト抵抗が小さくなることにより、トランジスタ４００の寄生抵抗が低減し、オン抵抗が低減する。
以上、第８の実施形態のトランジスタ４００は、寄生抵抗が低減し、オン抵抗が低減する。
トランジスタ特性の対称性を向上させる観点から、下部電極１０と上部電極１２は、同一の材料で形成されることが好ましい。
（第１の変形例）
図４４は、第８の実施形態の第１の変形例の半導体装置の模式断面図である。図４４は、第８の実施形態の図４１に対応する図である。
第８の実施形態の第１の変形例のトランジスタは、下部電極１０から上部電極１２に向かう第１の方向に垂直な断面において、上部電極１２を酸化物半導体層１４が囲まない点で、第８の実施形態のトランジスタ４００と異なる。
（第２の変形例）
図４５は、第８の実施形態の第２の変形例の半導体装置の模式断面図である。図４５は、第８の実施形態の図４１に対応する図である。
第８の実施形態の第２の変形例のトランジスタは、下部電極１０から上部電極１２に向かう第１の方向に垂直な断面において、下部電極１０を酸化物半導体層１４が囲まない点で、第８の実施形態のトランジスタ４００と異なる。
（第３の変形例）
図４６は、第８の実施形態の第３の変形例の半導体装置の模式断面図である。図４６は、第８の実施形態の図４１に対応する図である。
第８の実施形態の第３の変形例のトランジスタは、下部電極１０と酸化物半導体層１４との界面及び上部電極１２と酸化物半導体層１４との界面が曲面である点で、第８の実施形態のトランジスタ４００と異なる。
（第４の変形例）
図４７は、第８の実施形態の第４の変形例の半導体装置の模式断面図である。図４７は、第８の実施形態の図４１に対応する図である。
第８の実施形態の第４の変形例のトランジスタは、下部電極１０から上部電極１２に向かう第１の方向に垂直な断面において、上部電極１２を酸化物半導体層１４が囲まない点で、第８の実施形態の第３の変形例のトランジスタと異なる。
（第５の変形例）
図４８は、第８の実施形態の第５の変形例の半導体装置の模式断面図である。図４８は、第８の実施形態の図４１に対応する図である。
第８の実施形態の第５の変形例のトランジスタは、下部電極１０から上部電極１２に向かう第１の方向に垂直な断面において、下部電極１０を酸化物半導体層１４が囲まない点で、第８の実施形態の第３の変形例のトランジスタと異なる。
以上、第８の実施形態及びその変形例によれば、オン抵抗の低減が可能なトランジスタを実現できる。
（第９の実施形態）
第９の実施形態の半導体記憶装置は、第７の実施形態の半導体装置の第１の電極又は第２の電極に電気的に接続されたキャパシタを備える点で、第６の実施形態の半導体記憶装置と異なる。以下、第６の実施形態及び第７の実施形態と重複する内容については一部記述を省略する場合がある。
図４９は、第９の実施形態の半導体記憶装置の第１のメモリセルの模式断面図である。図５０は、第９の実施形態の半導体記憶装置の第２のメモリセルの模式断面図である。
第２のメモリセルＭＣ２は、第１のメモリセルＭＣ１を上下反転させた構造を有する。第１のメモリセルＭＣ１及び第２のメモリセルＭＣ２は、それぞれトランジスタ３００及びキャパシタ２０１を備える。
トランジスタ３００は、下部電極１０、上部電極１２、酸化物半導体層１４、ゲート電極１６、ゲート絶縁層１８、第１の層間絶縁層２０、及び第２の層間絶縁層２２を備える。
下部電極１０は第１の電極の一例である。上部電極１２は第２の電極の一例である。第１の層間絶縁層２０は、第１の絶縁層の一例である。第２の層間絶縁層２２は、第２の絶縁層の一例である。
トランジスタ３００は、第７の実施形態のトランジスタ３００と同様の構成を備える。
キャパシタ２０１は、セル電極７１、プレート電極７２、キャパシタ絶縁膜７３を備える。
キャパシタ２０１のセル電極７１は、例えば、下部電極１０に接続される。プレート電極７２はプレート電極線ＰＬに接続される。
上部電極１２はビット線ＢＬに接続される。ゲート電極１６はワード線ＷＬに接続される。
第９の実施形態によれば、第７の実施形態のトランジスタ３００をＤＲＡＭのスイッチングトランジスタとして用いることにより、メモリ特性の向上した半導体メモリが実現される。
第６の実施形態の半導体記憶装置では、第１の実施形態のトランジスタ１００をＤＲＡＭのスイッチングトランジスタとして用いる場合を例に説明したが、第１の実施形態のトランジスタ１００に代えて、第１の実施形態の変形例のトランジスタ、第２の実施形態又は変形例のトランジスタ、第３の実施形態のトランジスタ、第４の実施形態又は変形例のトランジスタ、又は第５の実施形態又は変形例のトランジスタを用いることも可能である。
第７の実施形態の半導体装置又は第８の実施形態の半導体装置において、酸化物半導体層１４が順テーパ形状又は逆テーパ形状を有する構造とすることも可能である。
第９の実施形態の半導体記憶装置では、第７の実施形態のトランジスタ３００をＤＲＡＭのスイッチングトランジスタとして用いる場合を例に説明したが、第７の実施形態のトランジスタ３００に代えて、第７の実施形態の変形例のトランジスタ、第８の実施形態又は変形例のトランジスタを用いることも可能である。
第１ないし第５、第７、又は第８の実施形態の半導体装置において、酸化物半導体層１４に囲まれるコア絶縁層を有する構成とすることも可能である。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 下部電極（第１の電極）
１２ 上部電極（第２の電極）
１４ 酸化物半導体層
１４ａ 第１の部分
１４ｂ 第２の部分
１６ ゲート電極
１８ ゲート絶縁層
１８ａ 第１の領域
１８ｂ 第２の領域
１８ｘ 第１の層
１８ｙ 第２の層
１８ｚ 第３の層
２０ 第１の層間絶縁層（第１の絶縁層）
２２ 第２の層間絶縁層（第２の絶縁層）
２０ ゲート電極
２２ ゲート絶縁層
１００ トランジスタ（半導体装置）
２００ 半導体メモリ（半導体記憶装置）
２０１ キャパシタ
３００ トランジスタ（半導体装置）
４００ トランジスタ（半導体装置）
Ｅ１ 第１の端部
Ｅ２ 第２の端部

Claims (18)

  1. 第１の電極と、
    第２の電極と、
    前記第１の電極と前記第２の電極との間に設けられた酸化物半導体層と、
    前記酸化物半導体層の少なくとも一部を囲むゲート電極と、
    前記ゲート電極と前記酸化物半導体層との間に少なくとも一部が設けられたゲート絶縁層と、
    前記第１の電極と前記ゲート電極との間に設けられた第１の絶縁層と、
    前記第２の電極と前記ゲート電極との間に設けられた第２の絶縁層と、
    を備え、
    前記第１の電極から前記第２の電極に向かう第１の方向に平行で、前記酸化物半導体層を含む断面において、前記第１の電極と前記第１の絶縁層との界面の、前記酸化物半導体層の側の第１の端部と、前記第２の電極と前記第２の絶縁層との界面の、前記酸化物半導体層の側の第２の端部と、を結ぶ方向を第２の方向と定義し、
    前記断面において、前記酸化物半導体層の第１の部分が、前記第２の方向において前記ゲート絶縁層と前記第１の電極との間に設けられ、
    前記断面において、前記酸化物半導体層の第２の部分が、前記第２の方向において前記ゲート絶縁層と前記第２の電極との間に設けられた、半導体装置。
  2. 前記断面において、前記ゲート絶縁層は、平凸（ｐｌａｎｏ ｃｏｎｖｅｘ）形状である請求項１記載の半導体装置。
  3. 前記第１の部分は前記第１の絶縁層と接し、前記第２の部分は前記第２の絶縁層と接する請求項１記載の半導体装置。
  4. 前記第１の絶縁層と前記第１の部分との間に前記ゲート絶縁層の第１の領域が設けられ、前記第２の絶縁層と前記第２の部分との間に前記ゲート絶縁層の第２の領域が設けられた請求項１記載の半導体装置。
  5. 前記第１の絶縁層から前記第１の部分に向かう方向の前記ゲート絶縁層の前記第１の領域の厚さは、前記ゲート電極から前記酸化物半導体層に向かう方向の前記ゲート電極と前記酸化物半導体層との間の前記ゲート絶縁層の厚さの２分の１以下であり、
    前記第２の絶縁層から前記第２の部分に向かう方向の前記ゲート絶縁層の前記第２の領域の厚さは、前記ゲート電極から前記酸化物半導体層に向かう方向の前記ゲート電極と前記酸化物半導体層との間の前記ゲート絶縁層の厚さの２分の１以下である請求項４記載の半導体装置。
  6. 前記ゲート絶縁層は、第１の層と、前記第１の層と前記酸化物半導体層との間に設けられ前記第１の層と異なる化学組成の第２の層を含む請求項１記載の半導体装置。
  7. 前記第１の層は前記ゲート電極と前記酸化物半導体層との間に設けられ、
    前記第２の層は、前記ゲート電極と前記酸化物半導体層との間、前記第１の絶縁層と前記第１の部分との間及び前記第２の絶縁層と前記第２の部分との間に設けられた請求項６記載の半導体装置。
  8. 前記第１の層はシリコン（Ｓｉ）及び窒素（Ｎ）を含み、前記第２の層はシリコン（Ｓｉ）及び酸素（Ｏ）を含む請求項６記載の半導体装置。
  9. 前記第２の方向は、前記第１の方向と交差する請求項１記載の半導体装置。
  10. 前記酸化物半導体層は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及びアルミニウム（Ａｌ）からなる群から選ばれる少なくとも一つの元素と、亜鉛（Ｚｎ）と、を含む請求項１記載の半導体装置。
  11. 請求項１記載の半導体装置と、
    前記第１の電極又は前記第２の電極に電気的に接続されたキャパシタと、
    を備える半導体記憶装置。
  12. 第１の電極と、
    第２の電極と、
    前記第１の電極と前記第２の電極との間に設けられた酸化物半導体層と、
    前記酸化物半導体層の少なくとも一部を囲むゲート電極と、
    前記ゲート電極と前記酸化物半導体層との間に少なくとも一部が設けられたゲート絶縁層と、
    を備え、
    前記第１の電極から前記第２の電極に向かう第１の方向に垂直な断面において、
    前記第１の電極及び前記第２の電極の少なくともいずれか一方が前記酸化物半導体層を囲むか、又は、前記第１の電極及び前記第２の電極の少なくともいずれか一方を前記酸化物半導体層が囲む半導体装置。
  13. 前記第１の電極が前記酸化物半導体層を囲み、前記第２の電極が前記酸化物半導体層を囲む請求項１２記載の半導体装置。
  14. 前記第１の電極を前記酸化物半導体層が囲み、前記第２の電極を前記酸化物半導体層が囲む請求項１２記載の半導体装置。
  15. 前記第１の電極と前記第２の電極は同一の材料で形成された請求項１２記載の半導体装置。
  16. 前記第１の電極及び前記第２の電極は、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、及びチタン（Ｔｉ）からなる群から選ばれる少なくとも一つの元素と、酸素（Ｏ）とを含む請求項１５記載の半導体装置。
  17. 前記酸化物半導体層は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及びアルミニウム（Ａｌ）からなる群から選ばれる少なくとも一つの元素と、亜鉛（Ｚｎ）と、を含む請求項１２記載の半導体装置。
  18. 請求項１２記載の半導体装置と、
    前記第１の電極又は前記第２の電極に電気的に接続されたキャパシタと、
    を備える半導体記憶装置。
JP2021205699A 2021-12-20 2021-12-20 半導体装置及び半導体記憶装置 Pending JP2023091135A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021205699A JP2023091135A (ja) 2021-12-20 2021-12-20 半導体装置及び半導体記憶装置
US17/841,129 US20230200050A1 (en) 2021-12-20 2022-06-15 Semiconductor device and semiconductor memory device
TW111128883A TW202339202A (zh) 2021-12-20 2022-08-02 半導體裝置以及半導體記憶裝置
CN202211006451.7A CN116314293A (zh) 2021-12-20 2022-08-22 半导体装置及半导体存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021205699A JP2023091135A (ja) 2021-12-20 2021-12-20 半導体装置及び半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2023091135A true JP2023091135A (ja) 2023-06-30

Family

ID=86769510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021205699A Pending JP2023091135A (ja) 2021-12-20 2021-12-20 半導体装置及び半導体記憶装置

Country Status (4)

Country Link
US (1) US20230200050A1 (ja)
JP (1) JP2023091135A (ja)
CN (1) CN116314293A (ja)
TW (1) TW202339202A (ja)

Also Published As

Publication number Publication date
US20230200050A1 (en) 2023-06-22
TW202339202A (zh) 2023-10-01
CN116314293A (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
US11430886B2 (en) Semiconductor device and semiconductor memory device
JP2019169490A (ja) 半導体装置及びその製造方法
US11349033B2 (en) Semiconductor device and semiconductor memory device
TWI737085B (zh) 半導體裝置及半導體記憶裝置
JP2022049604A (ja) 半導体装置及び半導体記憶装置
JP7387475B2 (ja) 半導体装置及び半導体記憶装置
JP2023091135A (ja) 半導体装置及び半導体記憶装置
JP2022146576A (ja) 半導体装置及び半導体記憶装置
JP2022143580A (ja) 半導体装置及び半導体記憶装置
TWI811922B (zh) 半導體記憶裝置
US20230090044A1 (en) Semiconductor device, semiconductor memory device, and method for manufacturing semiconductor device
US20230422482A1 (en) Semiconductor device and semiconductor memory device
JP2023137244A (ja) 半導体装置及び半導体記憶装置
JP2023090214A (ja) 半導体装置、半導体記憶装置、及び半導体装置の製造方法
JP2023045215A (ja) 半導体装置及び半導体記憶装置
JP2023136275A (ja) 半導体装置及び半導体記憶装置
JP2022146577A (ja) 半導体装置及び半導体記憶装置
JP2023175508A (ja) 半導体装置及び半導体記憶装置