TWI811922B - 半導體記憶裝置 - Google Patents

半導體記憶裝置 Download PDF

Info

Publication number
TWI811922B
TWI811922B TW110148917A TW110148917A TWI811922B TW I811922 B TWI811922 B TW I811922B TW 110148917 A TW110148917 A TW 110148917A TW 110148917 A TW110148917 A TW 110148917A TW I811922 B TWI811922 B TW I811922B
Authority
TW
Taiwan
Prior art keywords
electrode
region
titanium
insulating film
conductive layer
Prior art date
Application number
TW110148917A
Other languages
English (en)
Other versions
TW202314979A (zh
Inventor
神谷優太
松尾和展
高橋恒太
戸田将也
石丸友紀
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202314979A publication Critical patent/TW202314979A/zh
Application granted granted Critical
Publication of TWI811922B publication Critical patent/TWI811922B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

實施方式提供具備漏電流小的電容器絕緣膜的半導體記憶裝置。 實施方式的半導體記憶裝置具備：第1導電層與第2導電層之間的第1氧化物半導體層；第1閘極電極，其包圍第1氧化物半導體層；第1電極，其電連接於第2導電層，並含有Ti；第2電極，其包圍第1電極，並含有Ti；第1電極與第2電極之間的第1電容器絕緣膜，其含有第1區域及第1區域與第2電極之間的第2區域，且第2區域的Ti的原子濃度比第1區域高；第3導電層，其電連接於第1導電層；第3導電層與第4導電層之間的第2氧化物半導體層；第2閘極電極，其包圍第2氧化物半導體層；第3電極，其電連接於第4導電層，並含有鈦(Ti)；第4電極，其包圍第3電極，並含有Ti；以及第3電極與第4電極之間的第2電容器絕緣膜，其含有第3區域及第3區域與第4電極之間的第4區域，且第4區域的Ti的原子濃度比第3區域高。

Description

半導體記憶裝置
本發明的實施方式涉及半導體記憶裝置。 [關聯案] 本案主張以日本特願2021-151984號(申請日：2021年9月17日)為基礎申請案的優先權。本案參照此基礎案從而包含基礎案的全部的內容。
在氧化物半導體層形成通道的氧化物半導體電晶體具備關斷動作時的通道漏電流亦即關斷漏電流極小如此之優異的特性。為此，例如正在檢討將氧化物半導體電晶體應用於動態隨機存取記憶體(DRAM)的記憶體單元(memory cell)的切換電晶體。將氧化物半導體電晶體應用於DRAM的切換電晶體從而可期待記憶體單元的電荷保持特性的提升。 將氧化物半導體電晶體應用於記憶體單元的切換電晶體的情況下，優選上使記憶體單元的電容器的電容器絕緣膜的漏電流為小。使電容器絕緣膜的漏電流為小，使得記憶體單元的電荷保持特性會提升。
本發明的實施方式提供具備漏電流小的電容器絕緣膜的半導體記憶裝置。 實施方式的半導體記憶裝置具備：第1導電層；第2導電層；第1氧化物半導體層，其設於前述第1導電層與前述第2導電層之間；第1閘極電極，其包圍前述第1氧化物半導體層；第1閘極絕緣膜，其設於前述第1氧化物半導體層與前述第1閘極電極之間；第1電極，其相對於前述第2導電層設於從前述第1導電層朝向前述第2導電層的第1方向，電連接於前述第2導電層，並含有鈦(Ti)；第2電極，其包圍前述第1電極，並含有鈦(Ti)；第1電容器絕緣膜，其設於前述第1電極與前述第2電極之間，並含有第1區域及前述第1區域與前述第2電極之間的第2區域，前述第2區域的鈦(Ti)的原子濃度比前述第1區域的鈦(Ti)的原子濃度高；第3導電層，其電連接於前述第1導電層；第4導電層，其相對於前述第3導電層設於前述第1方向；第2氧化物半導體層，其設於前述第3導電層與前述第4導電層之間；第2閘極電極，其包圍前述第2氧化物半導體層；第2閘極絕緣膜，其設於前述第2氧化物半導體層與前述第2閘極電極之間；第3電極，其相對於前述第4導電層設於前述第1方向，電連接於前述第4導電層，並含有鈦(Ti)；第4電極，其包圍前述第3電極，並含有鈦(Ti)；以及第2電容器絕緣膜，其設於前述第3電極與前述第4電極之間，並含有第3區域及前述第3區域與前述第4電極之間的第4區域，前述第4區域的鈦(Ti)的原子濃度比前述第3區域的鈦(Ti)的原子濃度高。
以下，一面參照圖式一面說明本發明的實施方式。另外，在以下的說明，對相同或類似的構件等標注相同的符號，就曾說明的構件等酌情省略其說明。 此外，本說明書中，方便上有時使用「上」或「下」如此之用語。「上」或「下」僅為就圖式內的相對位置關係進行表示的用語，並非界定相對於重力之位置關係的用語。 本說明書中的構成半導體記憶裝置的構件的化學成分的定性分析及定量分析例如可透過二次離子質譜法(Secondary Ion Mass Spectrometry：SIMS)、能量分散型X射線光譜術(Energy Dispersive X-ray Spectroscopy：EDX)或拉塞福背向散射分析法(Rutherford Back-Scattering Spectroscopy：RBS)進行。此外，構成半導體記憶裝置的構件的厚度、構件間的距離等的測定例如可透過透射型電子顯微鏡(Transmission Electron Microscope：TEM)進行。 (第1實施方式) 第1實施方式的半導體記憶裝置具備：第1導電層；第2導電層；第1氧化物半導體層，其設於第1導電層與第2導電層之間；第1閘極電極，其包圍第1氧化物半導體層；第1閘極絕緣膜，其設於第1氧化物半導體層與第1閘極電極之間；第1電極，其相對於第2導電層設於從第1導電層朝向第2導電層的第1方向，電連接於第2導電層，並含有鈦(Ti)；第2電極，其包圍第1電極，並含有鈦(Ti)；第1電容器絕緣膜，其設於第1電極與第2電極之間，並含有第1區域及第1區域與第2電極之間的第2區域，第2區域的鈦(Ti)的原子濃度比前述第1區域的鈦(Ti)的原子濃度高；第3導電層，其電連接於第1導電層；第4導電層，其相對於第3導電層設於第1方向；第2氧化物半導體層，其設於第3導電層與第4導電層之間；第2閘極電極，其包圍第2氧化物半導體層；第2閘極絕緣膜，其設於第2氧化物半導體層與第2閘極電極之間；第3電極，其相對於第4導電層設於第1方向，電連接於第4導電層，並含有鈦(Ti)；第4電極，其包圍第3電極，並含有鈦(Ti)；以及第2電容器絕緣膜，其設於第3電極與第4電極之間，並含有第3區域及第3區域與第4電極之間的第4區域，第4區域的鈦(Ti)的原子濃度比前述第3區域的鈦(Ti)的原子濃度高。 第1實施方式的半導體記憶裝置為半導體記憶體100。第1實施方式的半導體記憶裝置為DRAM。半導體記憶體100將氧化物半導體電晶體應用於記憶體單元的切換電晶體。 圖1為第1實施方式的半導體記憶裝置的區塊圖。 如示於圖1，半導體記憶體100具備記憶體單元陣列110、字線驅動器電路111、列解碼器電路112、感測放大器電路113、行解碼器電路114及控制電路115。 圖2及圖3為第1實施方式的半導體記憶裝置的記憶體單元陣列的示意截面圖。圖2為包含第1方向與第2方向的面的截面圖，圖3為包含第1方向與第3方向的面的截面圖。第1方向例如在圖2及圖3中為上下方向。第2方向與第1方向交叉。第2方向例如在圖2及圖3中為左右方向。第1方向與第2方向例如為垂直。第3方向與第1方向及第2方向交叉。第3方向與第1方向及第2方向例如為垂直。 第1實施方式的記憶體單元陣列110具備記憶體單元被立體地配置的三維構造。於記憶體單元陣列110，包括第1記憶體單元MC1及第2記憶體單元MC2。 圖4、圖5及圖6為第1實施方式的半導體記憶裝置的記憶體單元陣列的放大示意截面圖。圖4為包括第1記憶體單元MC1及第2記憶體單元MC2的截面圖。 圖5為第1記憶體單元MC1的截面圖。圖5(a)為圖4的AA’截面。圖5(b)為圖4的BB’截面。 圖6為第2記憶體單元MC2的截面圖。圖6(a)為圖4的CC’截面。圖6(b)為圖4的DD’截面。 第1記憶體單元MC1包含第1源極電極11、第1汲極電極12、第1氧化物半導體層13、第1閘極電極14、第1閘極絕緣膜15、第1儲存節點電極16、第1板狀電極17及第1電容器絕緣膜18。第1電容器絕緣膜18包含第1低濃度區域18a及第1高濃度區域18b。 第1源極電極11為第1導電層的一例。第1汲極電極12為第2導電層的一例。第1儲存節點電極16為第1電極的一例。第1板狀電極17為第2電極的一例。第1低濃度區域18a為第1區域的一例。第1高濃度區域18b為第2區域的一例。 第2記憶體單元MC2包含第2源極電極21、第2汲極電極22、第2氧化物半導體層23、第2閘極電極24、第2閘極絕緣膜25、第2儲存節點電極26、第2板狀電極27、第2電容器絕緣膜28及絕緣層29。第2電容器絕緣膜28包含第2低濃度區域28a及第2高濃度區域28b。 第2源極電極21為第3導電層的一例。第2汲極電極22為第4導電層的一例。第2儲存節點電極26為第3電極的一例。第2板狀電極27為第4電極的一例。第2低濃度區域28a為第3區域的一例。第2高濃度區域28b為第4區域的一例。 記憶體單元陣列110包含矽基板30、佈線層32、層間絕緣層34。矽基板30為基板的一例。 記憶體單元陣列110在矽基板30之上具備複數個佈線層32、複數個第1閘極電極14及複數個第2閘極電極24。佈線層32延伸於第2方向。第1閘極電極14及第2閘極電極24延伸於第3方向。 複數個佈線層32作用為半導體記憶體100的位元線。複數個第1閘極電極14及複數個第2閘極電極24作用為半導體記憶體100的字線。 複數個第1閘極電極14及複數個第2閘極電極24電連接於列解碼器電路112。複數個佈線層32電連接於感測放大器電路113。 列解碼器電路112具備依經輸入的列位址訊號而選擇第1閘極電極14或第2閘極電極24的功能。字線驅動器電路111具備對透過列解碼器電路112選擇的第1閘極電極14或第2閘極電極24施加既定的電壓的功能。 行解碼器電路114具備依經輸入的行位址訊號而選擇佈線層32的功能。感測放大器電路113具備對透過行解碼器電路114選擇的佈線層32施加既定的電壓的功能。此外，具備就經選擇的佈線層32的電位進行檢測而放大的功能。 控制電路115具備就字線驅動器電路111、列解碼器電路112、感測放大器電路113、行解碼器電路114及未圖示的其他電路進行控制的功能。 字線驅動器電路111、列解碼器電路112、感測放大器電路113、行解碼器電路114及控制電路115等的電路例如由未圖示的電晶體、佈線而構成。電晶體例如被使用矽基板30而形成。 第1記憶體單元MC1設於矽基板30之上。第1記憶體單元MC1設於矽基板30與第2記憶體單元MC2之間。 第1記憶體單元MC1包含第1源極電極11、第1汲極電極12、第1氧化物半導體層13、第1閘極電極14、第1閘極絕緣膜15、第1儲存節點電極16、第1板狀電極17及第1電容器絕緣膜18。第1電容器絕緣膜18包含第1低濃度區域18a及第1高濃度區域18b。 第1源極電極11、第1汲極電極12、第1氧化物半導體層13、第1閘極電極14及第1閘極絕緣膜15構成第1記憶體單元MC1的切換電晶體。 從第1源極電極11朝向第1汲極電極12的方向為第1方向。 第1源極電極11為導電層。第1源極電極11例如為金屬或金屬化合物。第1源極電極11例如含有銦(In)、錫(Sn)及氧(O)。第1源極電極11例如含有氧化銦錫。 第1汲極電極12為導電層。第1汲極電極12例如為金屬或金屬化合物。第1汲極電極12例如含有銦(In)、錫(Sn)及氧(O)。第1汲極電極12例如含有氧化銦錫。 第1氧化物半導體層13設於第1源極電極11與第1汲極電極12之間。 於第1氧化物半導體層13，在切換電晶體的導通動作時，形成成為電流路徑的通道。第1氧化物半導體層13延伸於第1方向。於切換電晶體的導通動作時，在第1氧化物半導體層13之中，電流流於第1方向。 第1氧化物半導體層13為氧化物半導體。第1氧化物半導體層13例如含有銦(In)及鋅(Zn)。第1氧化物半導體層13例如含有銦(In)、鎵(Ga)、鋅(Zn)及氧(O)。 第1氧化物半導體層13例如為圓柱形狀。 第1閘極電極14被相向於第1氧化物半導體層13而設。第1閘極電極14包圍第1氧化物半導體層13。第1閘極電極14設於第1氧化物半導體層13的周圍。 第1閘極電極14例如為金屬、金屬化合物或半導體。第1閘極電極14例如含有鎢(W)。 第1閘極電極14的第1方向上的長度例如為20nm以上100nm以下。 第1閘極絕緣膜15設於第1氧化物半導體層13與第1閘極電極14之間。第1閘極絕緣膜15包圍第1氧化物半導體層13。 第1閘極絕緣膜15例如為氧化物或氧氮化物。第1閘極絕緣膜15例如含有氧化矽或氧化鋁。第1閘極絕緣膜15的厚度例如為2nm以上10nm以下。 第1儲存節點電極16、第1板狀電極17及第1電容器絕緣膜18構成第1記憶體單元MC1的電容器。 第1儲存節點電極16相對於第1汲極電極12設於第1方向上。第1儲存節點電極16設於第1汲極電極12與矽基板30之間。第1儲存節點電極16電連接於第1汲極電極12。 第1儲存節點電極16為導電體。第1儲存節點電極16例如為金屬或金屬化合物。 第1儲存節點電極16含有鈦(Ti)。第1儲存節點電極16例如含有鈦(Ti)及氮(N)。第1儲存節點電極16例如以鈦(Ti)及氮(N)為主成分。第1儲存節點電極16以鈦(Ti)及氮(N)為主成分表示第1儲存節點電極16之中不存在原子濃度比鈦(Ti)或氮(N)高的元素。第1儲存節點電極16例如含有氮化鈦。第1儲存節點電極16例如為氮化鈦。 第1儲存節點電極16例如為柱狀。第1儲存節點電極16例如為圓柱狀。 第1板狀電極17設於第1儲存節點電極16的第1方向上。第1板狀電極17設於第1儲存節點電極16與矽基板30之間。第1板狀電極17包圍第1儲存節點電極16。第1儲存節點電極16設於第1板狀電極17的內側。 第1板狀電極17為導電體。第1板狀電極17例如為金屬或金屬化合物。 第1板狀電極17含有鈦(Ti)。第1板狀電極17例如含有鈦(Ti)及氮(N)。第1板狀電極17例如以鈦(Ti)及氮(N)為主成分。第1板狀電極17以鈦(Ti)及氮(N)為主成分表示第1板狀電極17之中不存在原子濃度比鈦(Ti)或氮(N)高的元素。第1板狀電極17例如含有氮化鈦。第1板狀電極17例如為氮化鈦。 第1板狀電極17例如為圓筒狀。 第1電容器絕緣膜18設於第1儲存節點電極16與第1板狀電極17之間。第1電容器絕緣膜18包含第1低濃度區域18a及第1高濃度區域18b。第1高濃度區域18b設於第1低濃度區域18a與第1板狀電極17之間。 第1高濃度區域18b的鈦(Ti)的原子濃度比第1低濃度區域18a的鈦(Ti)的原子濃度高。第1高濃度區域18b的鈦(Ti)的原子濃度例如為第1低濃度區域18a的鈦(Ti)的原子濃度的10倍以上。第1高濃度區域18b的鈦(Ti)的原子濃度例如為1×10 17cm -3以上1×10 20cm -3以下。 第1電容器絕緣膜18例如為金屬氧化物。第1電容器絕緣膜18例如含有從由鋯(Zr)、鉿(Hf)、鋁(Al)、釔(Y)、鑭(La)及鉭(Ta)所成的群組中選擇的至少一個金屬元素與氧(O)。 第1電容器絕緣膜18例如含有氧化鋯、氧化鉿、矽酸鉿、氧化鋁、氧化釔、氧化鑭或氧化鉭。第1電容器絕緣膜18例如為氧化鋯、氧化鉿、矽酸鉿、氧化鋁、氧化釔、氧化鑭或氧化鉭。第1電容器絕緣膜18例如為氧化鋯、氧化鋁及氧化鋯被此順序而積層的積層膜。 第1電容器絕緣膜18的厚度例如為1nm以上20nm以下。第1電容器絕緣膜18的第2方向上的厚度例如為1nm以上20nm以下。第1電容器絕緣膜18的第1方向上的厚度例如為1nm以上20nm以下。 第2記憶體單元MC2設於矽基板30之上。第2記憶體單元MC2設於第1記憶體單元MC1之上。第2記憶體單元MC2在矽基板30之間夾著第1記憶體單元MC1。 第2記憶體單元MC2包含第2源極電極21、第2汲極電極22、第2氧化物半導體層23、第2閘極電極24、第2閘極絕緣膜25、第2儲存節點電極26、第2板狀電極27、第2電容器絕緣膜28及絕緣層29。第2電容器絕緣膜28包含第2低濃度區域28a及第2高濃度區域28b。 第2源極電極21、第2汲極電極22、第2氧化物半導體層23、第2閘極電極24及第2閘極絕緣膜25構成第2記憶體單元MC2的切換電晶體。 從第2源極電極21朝向第2汲極電極22的方向為第1方向。 第2源極電極21為導電層。第2源極電極21例如為金屬或金屬化合物。第2源極電極21例如含有銦(In)、錫(Sn)及氧(O)。第2源極電極21例如含有氧化銦錫。 第2汲極電極22為導電層。第2汲極電極22例如為金屬或金屬化合物。第2汲極電極22例如含有銦(In)、錫(Sn)及氧(O)。第2汲極電極22例如含有氧化銦錫。 第2氧化物半導體層23設於第2源極電極21與第2汲極電極22之間。 於第2氧化物半導體層23，在切換電晶體的導通動作時，形成成為電流路徑的通道。第2氧化物半導體層23延伸於第1方向。於切換電晶體的導通動作時，在第2氧化物半導體層23之中，電流流於第1方向。 第2氧化物半導體層23為氧化物半導體。第2氧化物半導體層23例如含有銦(In)及鋅(Zn)。第2氧化物半導體層23例如含有銦(In)、鎵(Ga)、鋅(Zn)及氧(O)。 第2氧化物半導體層23例如為圓柱狀。 第2閘極電極24被相向於第2氧化物半導體層23而設。第2閘極電極24包圍第2氧化物半導體層23。第2閘極電極24設於第2氧化物半導體層23的周圍。 第2閘極電極24例如為金屬、金屬化合物或半導體。第2閘極電極24例如含有鎢(W)。 第2閘極電極24的第1方向上的長度例如為20nm以上100nm以下。 第2閘極絕緣膜25設於第2氧化物半導體層23與第2閘極電極24之間。第2閘極絕緣膜25包圍第2氧化物半導體層23。 第2閘極絕緣膜25例如為氧化物或氧氮化物。第2閘極絕緣膜25例如含有氧化矽或氧化鋁。第2閘極絕緣膜25的厚度例如為2nm以上10nm以下。 第2儲存節點電極26、第2板狀電極27及第2電容器絕緣膜28構成第2記憶體單元MC2的電容器。 第2儲存節點電極26相對於第2汲極電極22設於第1方向上。第2儲存節點電極26電連接於第2汲極電極22。 第2儲存節點電極26為導電體。第2儲存節點電極26例如為金屬或金屬化合物。 第2儲存節點電極26含有鈦(Ti)。第2儲存節點電極26例如含有鈦(Ti)及氮(N)。第2儲存節點電極26例如以鈦(Ti)及氮(N)為主成分。第2儲存節點電極26以鈦(Ti)及氮(N)為主成分表示第2儲存節點電極26之中不存在原子濃度比鈦(Ti)或氮(N)高的元素。第2儲存節點電極26例如含有氮化鈦。第2儲存節點電極26例如為氮化鈦。 第2儲存節點電極26例如為柱狀。第2儲存節點電極26例如為圓柱狀。 第2板狀電極27設於第2儲存節點電極26的第1方向上。第2板狀電極27在矽基板30之間夾著第2儲存節點電極26。第2板狀電極27包圍第2儲存節點電極26。第2儲存節點電極26設於第2板狀電極27的內側。 第2板狀電極27為導電體。第2板狀電極27例如為金屬或金屬化合物。 第2板狀電極27含有鈦(Ti)。第2板狀電極27例如含有鈦(Ti)及氮(N)。第2板狀電極27例如以鈦(Ti)及氮(N)為主成分。第2板狀電極27以鈦(Ti)及氮(N)為主成分表示第2板狀電極27之中不存在原子濃度比鈦(Ti)或氮(N)高的元素。第2板狀電極27例如含有氮化鈦。第1板狀電極17例如為氮化鈦。 第2板狀電極27例如為圓筒狀。 第2電容器絕緣膜28設於第2儲存節點電極26與第2板狀電極27之間。在矽基板30與第2電容器絕緣膜28之間設有第1電容器絕緣膜18。 第2電容器絕緣膜28包含第2低濃度區域28a及第2高濃度區域28b。第2高濃度區域28b設於第2低濃度區域28a與第2板狀電極27之間。 第2高濃度區域28b的鈦(Ti)的原子濃度比第2低濃度區域28a的鈦(Ti)的原子濃度高。第2高濃度區域28b的鈦(Ti)的原子濃度例如為第2低濃度區域28a的鈦(Ti)的原子濃度的10倍以上。第2高濃度區域28b的鈦(Ti)的原子濃度例如為1×10 17cm -3以上1×10 20cm -3以下。 第2電容器絕緣膜28例如為金屬氧化物。第2電容器絕緣膜28例如含有從由鋯(Zr)、鉿(Hf)、鋁(Al)、釔(Y)、鑭(La)及鉭(Ta)所成的群組中選擇的至少一個金屬元素與氧(O)。 第2電容器絕緣膜28例如含有氧化鋯、氧化鉿、矽酸鉿、氧化鋁、氧化釔、氧化鑭或氧化鉭。第2電容器絕緣膜28例如為氧化鋯、氧化鉿、矽酸鉿、氧化鋁、氧化釔、氧化鑭或氧化鉭。第2電容器絕緣膜28例如為氧化鋯、氧化鋁及氧化鋯被此順序而積層的積層膜。 第2電容器絕緣膜28的厚度例如為1nm以上20nm以下。第2電容器絕緣膜28的第2方向上的厚度例如為1nm以上20nm以下。 絕緣層29於第1方向上設於第2儲存節點電極26與第2板狀電極27之間。絕緣層29與第2儲存節點電極26及第2板狀電極27相接。絕緣層29將第2儲存節點電極26與第2板狀電極27電氣分離。絕緣層29的第1方向上的厚度例如比第2電容器絕緣膜28的第2方向上的厚度厚。 絕緣層29的材料與第2電容器絕緣膜28的材料不同。絕緣層29的化學成分與第2電容器絕緣膜28的化學成分不同。絕緣層29例如含有氧化矽、氮化矽或氧氮化矽。絕緣層29為氧化矽、氮化矽或氧氮化矽。 層間絕緣層34具有將構成記憶體單元陣列110的構件與構件之間電氣分離的功能。層間絕緣層34例如為氧化矽。 接著，就第1實施方式的記憶體單元陣列110的製造方法的一例進行說明。 圖7~圖23為就第1實施方式的記憶體單元陣列之製造方法進行繪示的示意截面圖。圖7~圖23為對應於圖4的截面。 最初，在矽基板30之上，形成第1氧化矽膜42、第1氮化鈦膜44及第2氧化矽膜46。第1氧化矽膜42、第1氮化鈦膜44及第2氧化矽膜46例如透過化學氣相沉積法(CVD法)而形成。 接著，在第2氧化矽膜46形成到達於第1氮化鈦膜44的開口部48(圖7)。開口部48例如使用光刻法及反應離子蝕刻法(RIE法)而形成。 接著，在包含開口部48的內部的區域，形成第2氮化鈦膜50(圖8)。第2氮化鈦膜50例如透過CVD法而形成。 接著，在第2氮化鈦膜50之上形成第1氧化鋯膜52(圖9)。第1氧化鋯膜52例如透過CVD法而形成。在第1氧化鋯膜52的形成中，第2氮化鈦膜50之中的鈦(Ti)被引入第1氧化鋯膜52中，形成鈦濃度高的第1高濃度區域52x。 接著，在第1氧化鋯膜52之上，形成第3氮化鈦膜54(圖10)。將開口部48以第3氮化鈦膜54嵌入。第3氮化鈦膜54例如透過CVD法而形成。 接著，除去第2氧化矽膜46之上的第3氮化鈦膜54、氧化鋯膜52及第2氮化鈦膜50(圖11)。第3氮化鈦膜54、第1氧化鋯膜52及第2氮化鈦膜50例如以RIE法或化學機械研磨法(CMP法)而除去。 接著，利用周知的程序技術，形成第1源極電極11、第1汲極電極12、第1氧化物半導體層13、第1閘極電極14、第1閘極絕緣膜15、第2源極電極21、第2汲極電極22、第2氧化物半導體層23、第2閘極電極24、第2閘極絕緣膜25、佈線層32及第3氧化矽膜56(圖12)。 接著，在第3氧化矽膜56形成到達於第2汲極電極22的開口部58(圖13)。開口部58例如使用光刻法及RIE法而形成。 接著，在包含開口部58的內部的區域，形成第4氮化鈦膜60(圖14)。第4氮化鈦膜60例如透過CVD法而形成。 接著，除去第3氧化矽膜56之上及開口部58的底的第4氮化鈦膜60(圖15)。第4氮化鈦膜60例如以RIE法進行除去。 接著，在第4氮化鈦膜60之上形成第2氧化鋯膜62(圖16)。第2氧化鋯膜62例如透過CVD法而形成。在第2氧化鋯膜62的形成中，第4氮化鈦膜60之中的鈦(Ti)被引入第2氧化鋯膜62中，形成鈦濃度高的第2高濃度區域62x。 接著，除去第3氧化矽膜56之上及開口部58的底的第2氧化鋯膜62(圖17)。第2氧化鋯膜62例如以RIE法進行除去。 接著，在第2氧化鋯膜62之上，形成第5氮化鈦膜64(圖18)。將開口部58以第5氮化鈦膜64嵌入。第5氮化鈦膜64例如透過CVD法而形成。 接著，除去第3氧化矽膜56之上的第5氮化鈦膜64(圖19)。第5氮化鈦膜64例如以CMP法進行除去。 接著，除去第5氮化鈦膜64的一部分(圖20)。第5氮化鈦膜64例如以使用光刻法而形成的光阻遮罩66作為遮罩材而以RIE法進行除去。 接著，在第5氮化鈦膜64之上形成第4氧化矽膜68(圖21)。第4氧化矽膜68例如以CVD法而形成。 接著，除去第4氧化矽膜68的一部分(圖22)。第4氧化矽膜68例如以RIE法進行除去。 接著，在第4氧化矽膜68及第3氧化矽膜56之上形成第6氮化鈦膜70及第5氧化矽膜72(圖23)。第6氮化鈦膜70及第5氧化矽膜72例如透過CVD法而形成。 透過以上的製造方法，從而形成示於圖4的記憶體單元陣列110。 接著，就第1實施方式的半導體記憶裝置的作用及功效進行說明。 在氧化物半導體層形成通道的氧化物半導體電晶體具備關斷動作時的通道漏電流亦即關斷漏電流極小如此之優異的特性。將氧化物半導體電晶體適用於DRAM的切換電晶體，從而減低來自記憶體單元的電荷的洩漏，可期待記憶體單元的電荷保持特性的提升。提升記憶體單元的電荷保持特性，使得例如可增加DRAM的刷新時間，可減低DRAM的消耗電力。 切換電晶體的關斷漏電流減低時，存在電容器絕緣膜的漏電流代替切換電晶體的關斷漏電流而成為來自記憶體單元的電荷的洩漏的主要因素之虞。因此，期望減低電容器絕緣膜的漏電流。 圖24為比較例的半導體記憶裝置的記憶體單元陣列的放大示意截面圖。圖24為對應於第1實施方式的圖4的圖。 於比較例的記憶體單元陣列910，包含第1記憶體單元MC1及第2記憶體單元MC2。 比較例的記憶體單元陣列910在第1記憶體單元MC1的第1儲存節點電極16包圍第1板狀電極17方面與第1實施方式的記憶體單元陣列110不同。換言之，在第1板狀電極17設於第1儲存節點電極16的內側方面與第1實施方式的記憶體單元陣列110不同。 比較例的記憶體單元陣列910的第1電容器絕緣膜18包含第1低濃度區域18x與第1高濃度區域18y。第1高濃度區域18y設於第1低濃度區域18x與第1板狀電極17之間。 比較例的記憶體單元陣列910在第2記憶體單元MC2的第2儲存節點電極26包圍第2板狀電極27方面與第1實施方式的記憶體單元陣列110不同。換言之，在第2板狀電極27設於第2儲存節點電極26的內側方面與第1實施方式的記憶體單元陣列110不同。 比較例的記憶體單元陣列910的第2電容器絕緣膜28包含第2低濃度區域28x與第2高濃度區域28y。第2高濃度區域28y設於第2低濃度區域28x與第2儲存節點電極26之間。在第2電容器絕緣膜28之中鈦(Ti)的原子濃度高的區域設於第2儲存節點電極26側而非第2板狀電極27側方面，比較例的第2記憶體單元MC2與第1實施方式的第2記憶體單元MC2不同。 圖25為第1實施方式的半導體記憶裝置的作用及功效的說明圖。圖25為就電容器絕緣膜的漏電流的評價結果進行繪示的圖。圖25(a)為就評價樣品的構造進行繪示的圖。圖25(b)為就圖25(a)的評價樣品的電壓電流特性進行繪示的圖。 如示於圖25(a)，評價樣品方面，在下部氮化鈦膜之上形成氧化鋯膜並在其上形成上部氮化鈦膜而製作。在下部氮化鈦膜之上形成氧化鋯膜之際，下部氮化鈦膜的鈦被引入氧化鋯膜。因此，在氧化鋯膜的下部氮化鈦膜側形成鈦的原子濃度高的鈦高濃度區域。 如示於圖25(a)，使上部氮化鈦膜與下部氮化鈦膜為電極，對上部氮化鈦膜之側施加閘極電壓Vg而測定了氧化鋯膜的漏電流。圖25(b)為評價結果。 如示於圖25(b)，於氧化鋯膜的電壓電流特性，存在閘極電壓Vg的施加方向的依存性。閘極電壓Vg為正電壓的情況下的漏電流比閘極電壓Vg為負電壓的情況下的漏電流大。 漏電流的大小的閘極電壓Vg的施加方向的依存性應為鈦高濃度區域的存在所致。對鈦高濃度區域側的電極施加正電壓的情況下，比起對鈦低濃度區域側的電極施加了正電壓的情況，漏電流降低。 探討於比較例的記憶體單元陣列910對第1板狀電極17及第2板狀電極27施加正電壓而使記憶體單元動作的情況。在第1記憶體單元MC1，在第1電容器絕緣膜18的第1板狀電極17側，設置鈦的原子濃度高的第1高濃度區域18y。因此，在第1記憶體單元MC1，可抑制對第1板狀電極17施加了正電壓的情況下的第1電容器絕緣膜18的漏電流。據此，第1記憶體單元MC1的電荷保持特性提升。 另一方面，在比較例的記憶體單元陣列910的第2記憶體單元MC2，在第2電容器絕緣膜28的第2儲存節點電極26側，設置鈦的原子濃度高的第2高濃度區域28y。因此，在第2記憶體單元MC2，對第2板狀電極27施加了正電壓的情況下的第2電容器絕緣膜28的漏電流比第1記憶體單元MC1增加。據此，存在第2記憶體單元MC2的電荷保持特性劣化之虞。 在比較例的記憶體單元陣列910的第2記憶體單元MC2，電容器的構造上，在第2儲存節點電極26之上形成第2電容器絕緣膜28而製造電容器。因此，不可避免地在第2電容器絕緣膜28的第2儲存節點電極26側形成鈦的原子濃度高的第2高濃度區域28y。 探討於第1實施方式的記憶體單元陣列110對第1板狀電極17及第2板狀電極27施加正電壓而使記憶體單元動作的情況。在第1記憶體單元MC1，在第1電容器絕緣膜18的第1板狀電極17側，設置鈦的原子濃度高的第1高濃度區域18b。因此，在第1記憶體單元MC1，可抑制對第1板狀電極17施加了正電壓的情況下的第1電容器絕緣膜18的漏電流。據此，第1記憶體單元MC1的電荷保持特性提升。 在第1實施方式的記憶體單元陣列110的第2記憶體單元MC2，在第2電容器絕緣膜28的第2板狀電極27側，設置鈦的原子濃度高的第2高濃度區域28b。因此，在第2記憶體單元MC2，對第2板狀電極27施加了正電壓的情況下的第2電容器絕緣膜28的漏電流受到抑制。據此，第2記憶體單元MC2亦如同第1記憶體單元MC1般電荷保持特性提升。 在第1實施方式的記憶體單元陣列110，第1記憶體單元MC1及第2記憶體單元MC2皆在電容器絕緣膜的板狀電極側設置鈦的原子濃度高的區域。因此，對板狀電極施加正電壓而使記憶體單元動作的情況下，第1記憶體單元MC1及第2記憶體單元MC2雙方的電荷保持特性提升。 此外，電容器絕緣膜方面使用金屬氧化物的情況下，作為添加元素而予以含有鈦(Ti)時，電容器絕緣膜的等效氧化膜厚度(Equivalent Oxide Thickness：EOT)變薄。因此，在第1實施方式的記憶體單元陣列110，電容器電容增加，記憶體單元的電荷保持量變大，使得電荷保持特性提升。 從使第1電容器絕緣膜18的等效氧化膜厚度變薄的觀點而言，第1高濃度區域18b的鈦(Ti)的原子濃度優選上為1×10 17cm -3以上，較優選上為5×10 17cm -3以上。此外，從使第2電容器絕緣膜28的等效氧化膜厚度變薄的觀點而言，第2高濃度區域28b的鈦(Ti)的原子濃度優選上為1×10 17cm -3以上，較優選上為5×10 17cm -3以上。 從使第1電容器絕緣膜18的等效氧化膜厚度變薄的觀點而言，第1高濃度區域18b的鈦(Ti)的原子濃度優選上為第1低濃度區域18a的鈦(Ti)的原子濃度的10倍以上，較優選上為100倍 3以上。此外，從使第2電容器絕緣膜28的等效氧化膜厚度變薄的觀點而言，第2高濃度區域28b的鈦(Ti)的原子濃度優選上為第2低濃度區域28a的鈦(Ti)的原子濃度的10倍以上，較優選上為100倍 3以上。 從抑制第1電容器絕緣膜18的漏電流的觀點而言，第1電容器絕緣膜18的第1高濃度區域18b的鈦(Ti)的原子濃度優選上為1×10 20cm -3以下，較優選上為1×10 19cm -3以下。此外，從抑制第2電容器絕緣膜28的漏電流的觀點而言，第2電容器絕緣膜28的第2高濃度區域28b的鈦(Ti)的原子濃度優選上為1×10 20cm -3以下，較優選上為1×10 19cm -3以下。 以上，依第1實施方式時，可實現具備漏電流小的電容器絕緣膜的半導體記憶裝置。 (第2實施方式) 第2實施方式的半導體記憶裝置在不具備第1源極電極11、第1汲極電極12、第2源極電極21及第2汲極電極22方面與第1實施方式的半導體記憶裝置不同。以下，就與第1實施方式重複的內容，省略一部分記述。 圖26為第2實施方式的半導體記憶裝置的記憶體單元陣列的放大示意截面圖。圖26為對應於第1實施方式的圖4的圖。 於第2實施方式的記憶體單元陣列210，包含第1記憶體單元MC1及第2記憶體單元MC2。 第1記憶體單元MC1包含第1氧化物半導體層13、第1閘極電極14、第1閘極絕緣膜15、第1儲存節點電極16、第1板狀電極17及第1電容器絕緣膜18。第1電容器絕緣膜18包含第1低濃度區域18a及第1高濃度區域18b。 第1儲存節點電極16為第1電極的一例。第1板狀電極17為第2電極的一例。第1低濃度區域18a為第1區域的一例。第1高濃度區域18b為第2區域的一例。 第2記憶體單元MC2包含第2氧化物半導體層23、第2閘極電極24、第2閘極絕緣膜25、第2儲存節點電極26、第2板狀電極27、第2電容器絕緣膜28及絕緣層29。第2電容器絕緣膜28包含第2低濃度區域28a及第2高濃度區域28b。 第2儲存節點電極26為第3電極的一例。第2板狀電極27為第4電極的一例。第2低濃度區域28a為第3區域的一例。第2高濃度區域28b為第4區域的一例。 記憶體單元陣列110包含矽基板30、佈線層32、層間絕緣層34。矽基板30為基板的一例。 佈線層32的一部分為第1導電層的一例。第1儲存節點電極16的一部分為第2導電層的一例。 佈線層32的一部分為第3導電層的一例。第2儲存節點電極26的一部分為第4導電層的一例。 以上，依第2實施方式時，如同第1實施方式，可實現具備漏電流小的電容器絕緣膜的半導體記憶裝置。 於第1及第2實施方式，雖以閘極電極包圍氧化物半導體層之構造為例進行了說明，惟閘極電極亦可作成為不包圍氧化物半導體層的構造。 以上，雖說明了本發明之數個實施方式，惟此等實施方式為作為例示而提示者，並未意圖限定發明之範圍。此等新穎的實施方式能以其他各種的方式實施，在不脫離發明的要旨的範圍下，可進行各種的省略、置換、變更。例如，亦可將一實施方式的構成要素置換或變更為其他實施方式的構成要素。此等實施方式、其變形落入發明的範圍、要旨，同時落入記載於申請專利範圍的發明與其均等的範圍。
11:第1源極電極(第1導電層) 12:第1汲極電極(第2導電層) 13:第1氧化物半導體層 14:第1閘極電極 15:第1閘極絕緣膜 16:第1儲存節點電極(第1電極) 17:第1板狀電極(第2電極) 18:第1電容器絕緣膜 18a:第1低濃度區域(第1區域) 18b:第1高濃度區域(第2區域) 21:第2源極電極(第3導電層) 22:第2汲極電極(第4導電層) 23:第2氧化物半導體層 24:第2閘極電極 25:第2閘極絕緣膜 26:第2儲存節點電極(第3電極) 27:第2板狀電極(第4電極) 28:第2電容器絕緣膜 28a:第2低濃度區域(第3區域) 28b:第2高濃度區域(第4區域) 29:絕緣層 30:矽基板(基板) 32:佈線層 100:半導體記憶體(半導體記憶裝置)
[圖1]第1實施方式的半導體記憶裝置的區塊圖。 [圖2]第1實施方式的半導體記憶裝置的記憶體單元陣列的示意截面圖。 [圖3]第1實施方式的半導體記憶裝置的記憶體單元陣列的示意截面圖。 [圖4]第1實施方式的半導體記憶裝置的記憶體單元陣列的放大示意截面圖。 [圖5(a)、(b)]第1實施方式的半導體記憶裝置的記憶體單元陣列的放大示意截面圖。 [圖6(a)、(b)]第1實施方式的半導體記憶裝置的記憶體單元陣列的放大示意截面圖。 [圖7~圖23]就第1實施方式的記憶體單元陣列的製造方法進行繪示的示意截面圖。 [圖24]比較例的半導體記憶裝置的記憶體單元陣列的放大示意截面圖。 [圖25(a)、(b)]第1實施方式的半導體記憶裝置的作用及功效的說明圖。 [圖26]第2實施方式的半導體記憶裝置的記憶體單元陣列的放大示意截面圖。
11:第1源極電極(第1導電層) 12:第1汲極電極(第2導電層) 13:第1氧化物半導體層 14:第1閘極電極 15:第1閘極絕緣膜 16:第1儲存節點電極(第1電極) 17:第1板狀電極(第2電極) 18:第1電容器絕緣膜 18a:第1低濃度區域(第1區域) 18b:第1高濃度區域(第2區域) 21:第2源極電極(第3導電層) 22:第2汲極電極(第4導電層) 23:第2氧化物半導體層 24:第2閘極電極 25:第2閘極絕緣膜 26:第2儲存節點電極(第3電極) 27:第2板狀電極(第4電極) 28:第2電容器絕緣膜 28a:第2低濃度區域(第3區域) 28b:第2高濃度區域(第4區域) 29:絕緣層 30:矽基板(基板) 32:佈線層 34:層間絕緣層 110:記憶體單元陣列 MC1:第1記憶體單元 MC2:第2記憶體單元

Claims (10)

  1. 一種半導體記憶裝置，其具備： 第1導電層； 第2導電層； 第1氧化物半導體層，其設於前述第1導電層與前述第2導電層之間； 第1閘極電極，其包圍前述第1氧化物半導體層； 第1閘極絕緣膜，其設於前述第1氧化物半導體層與前述第1閘極電極之間； 第1電極，其相對於前述第2導電層設於從前述第1導電層朝向前述第2導電層的第1方向，電連接於前述第2導電層，並含有鈦(Ti)； 第2電極，其包圍前述第1電極，並含有鈦(Ti)； 第1電容器絕緣膜，其設於前述第1電極與前述第2電極之間，並含有第1區域及前述第1區域與前述第2電極之間的第2區域，前述第2區域的鈦(Ti)的原子濃度比前述第1區域的鈦(Ti)的原子濃度高； 第3導電層，其電連接於前述第1導電層； 第4導電層，其相對於前述第3導電層設於前述第1方向； 第2氧化物半導體層，其設於前述第3導電層與前述第4導電層之間； 第2閘極電極，其包圍前述第2氧化物半導體層； 第2閘極絕緣膜，其設於前述第2氧化物半導體層與前述第2閘極電極之間； 第3電極，其相對於前述第4導電層設於前述第1方向，電連接於前述第4導電層，並含有鈦(Ti)； 第4電極，其包圍前述第3電極，並含有鈦(Ti)；以及 第2電容器絕緣膜，其設於前述第3電極與前述第4電極之間，並含有第3區域及前述第3區域與前述第4電極之間的第4區域，前述第4區域的鈦(Ti)的原子濃度比前述第3區域的鈦(Ti)的原子濃度高。
  2. 如請求項1的半導體記憶裝置，其中， 前述第2區域的鈦(Ti)的原子濃度為前述第1區域的鈦(Ti)的原子濃度的10倍以上， 前述第4區域的鈦(Ti)的原子濃度為前述第3區域的鈦(Ti)的原子濃度的10倍以上。
  3. 如請求項1的半導體記憶裝置，其中， 前述第2區域的鈦(Ti)的原子濃度為1×10 17cm -3以上， 前述第4區域的鈦(Ti)的原子濃度為1×10 17cm -3以上。
  4. 如請求項1的半導體記憶裝置，其進一步具備與前述第2電容器絕緣膜不同材料的絕緣層，其於前述第1方向設於前述第3電極與前述第4電極之間，並與前述第3電極及前述第4電極相接。
  5. 如請求項1的半導體記憶裝置，其進一步具備基板， 在前述基板與前述第2電容器絕緣膜之間，設置前述第1電容器絕緣膜。
  6. 如請求項1的半導體記憶裝置，其中，前述第1電極、前述第2電極、前述第3電極及前述第4電極含有氮(N)。
  7. 如請求項1的半導體記憶裝置，其中，前述第1電容器絕緣膜及前述第2電容器絕緣膜含有氧(O)。
  8. 如請求項1的半導體記憶裝置，其中，前述第1電容器絕緣膜及前述第2電容器絕緣膜含有從由鋯(Zr)、鉿(Hf)、鋁(Al)、釔(Y)、鑭(La)及鉭(Ta)所成的群組中選擇的至少一個金屬元素。
  9. 如請求項1的半導體記憶裝置，其進一步具備延伸於與前述第1方向交叉的第2方向並電連接於前述第1導電層及前述第3導電層的佈線層， 前述第1閘極電極及前述第2閘極電極延伸於與前述第1方向及前述第2方向交叉的第3方向。
  10. 如請求項1的半導體記憶裝置，其中，前述第1氧化物半導體層及前述第2氧化物半導體層含有銦(In)及鋅(Zn)。
TW110148917A 2021-09-17 2021-12-27 半導體記憶裝置 TWI811922B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021151984A JP2023044118A (ja) 2021-09-17 2021-09-17 半導体記憶装置
JP2021-151984 2021-09-17

Publications (2)

Publication Number Publication Date
TW202314979A TW202314979A (zh) 2023-04-01
TWI811922B true TWI811922B (zh) 2023-08-11

Family

ID=85522375

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110148917A TWI811922B (zh) 2021-09-17 2021-12-27 半導體記憶裝置

Country Status (4)

Country Link
US (1) US20230088864A1 (zh)
JP (1) JP2023044118A (zh)
CN (1) CN115835623A (zh)
TW (1) TWI811922B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003226972A (ja) * 2002-02-06 2003-08-15 Tokyo Electron Ltd 成膜方法および成膜装置、導体膜、半導体装置の製造方法
JP2021044526A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003226972A (ja) * 2002-02-06 2003-08-15 Tokyo Electron Ltd 成膜方法および成膜装置、導体膜、半導体装置の製造方法
JP4074461B2 (ja) * 2002-02-06 2008-04-09 東京エレクトロン株式会社 成膜方法および成膜装置、半導体装置の製造方法
JP2021044526A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体記憶装置

Also Published As

Publication number Publication date
CN115835623A (zh) 2023-03-21
JP2023044118A (ja) 2023-03-30
TW202314979A (zh) 2023-04-01
US20230088864A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
US10790396B2 (en) Semiconductor device and method for manufacturing the same
TWI777215B (zh) 半導體裝置及半導體記憶裝置
TWI737085B (zh) 半導體裝置及半導體記憶裝置
US11978807B2 (en) Semiconductor device and semiconductor memory device
JP2021125615A (ja) 半導体装置及び半導体記憶装置
TWI811922B (zh) 半導體記憶裝置
TWI797917B (zh) 半導體裝置、半導體記憶裝置及半導體裝置之製造方法
TWI852037B (zh) 半導體裝置、半導體記憶裝置、及半導體裝置之製造方法
US20230422482A1 (en) Semiconductor device and semiconductor memory device
TWI830322B (zh) 半導體裝置及半導體記憶裝置
TW202339202A (zh) 半導體裝置以及半導體記憶裝置
TW202327039A (zh) 半導體裝置、半導體記憶裝置、及半導體裝置之製造方法
TW202401757A (zh) 半導體裝置及半導體記憶裝置
JP2023175508A (ja) 半導体装置及び半導体記憶装置