JP2021125615A - 半導体装置及び半導体記憶装置 - Google Patents

半導体装置及び半導体記憶装置 Download PDF

Info

Publication number
JP2021125615A
JP2021125615A JP2020019361A JP2020019361A JP2021125615A JP 2021125615 A JP2021125615 A JP 2021125615A JP 2020019361 A JP2020019361 A JP 2020019361A JP 2020019361 A JP2020019361 A JP 2020019361A JP 2021125615 A JP2021125615 A JP 2021125615A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
indium
region
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020019361A
Other languages
English (en)
Other versions
JP7387475B2 (ja
Inventor
繁樹 服部
Shigeki Hattori
繁樹 服部
知正 上田
Tomomasa Ueda
知正 上田
圭司 池田
Keiji Ikeda
圭司 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020019361A priority Critical patent/JP7387475B2/ja
Priority to TW109123549A priority patent/TWI765295B/zh
Priority to CN202010699668.5A priority patent/CN113257923A/zh
Priority to US17/001,208 priority patent/US11374130B2/en
Publication of JP2021125615A publication Critical patent/JP2021125615A/ja
Application granted granted Critical
Publication of JP7387475B2 publication Critical patent/JP7387475B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Abstract

【課題】耐熱性の高い半導体装置を提供する。
【解決手段】実施形態の半導体装置は、第１の領域と、第２の領域と、第１の領域と第２の領域との間の第３の領域と、を有する第１の酸化物半導体層と、ゲート電極と、第３の領域とゲート電極との間に設けられたゲート絶縁層と、第１の領域に電気的に接続された第１の電極と、第２の領域に電気的に接続された第２の電極と、第１の領域と第１の電極との間、及び、第２の領域と第２の電極との間の少なくとも一方に設けられ、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び、亜鉛（Ｚｎ）を含み、インジウム、アルミニウム、及び、亜鉛の総和に対するアルミニウムの原子比が８％以上２３％以下であり、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比が４５％以下である第２の酸化物半導体層と、を備える。
【選択図】図１

Description

本発明の実施形態は、半導体装置及び半導体記憶装置に関する。
酸化物半導体層にチャネルを形成する酸化物半導体トランジスタは、オフ動作時のチャネルリーク電流が極めて小さいという優れた特性を備える。このため、例えば、酸化物半導体トランジスタを、Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（ＤＲＡＭ）のメモリセルのスイッチングトランジスタに適用することが検討されている。
例えば、酸化物半導体トランジスタをメモリセルのスイッチングトランジスタに適用する場合、酸化物半導体トランジスタは、メモリセルや配線の形成に伴う熱処理を経ることになる。したがって、熱処理を経ても特性の変動が少ない、耐熱性の高い酸化物半導体トランジスタの実現が期待されている。
米国特許第９７８０１７０号明細書
本発明が解決しようとする課題は、耐熱性の高い半導体装置を提供することにある。
実施形態の半導体装置は、第１の領域と、第２の領域と、前記第１の領域と前記第２の領域との間の第３の領域と、を有する第１の酸化物半導体層と、ゲート電極と、前記第３の領域と前記ゲート電極との間に設けられたゲート絶縁層と、前記第１の領域に電気的に接続された第１の電極と、前記第２の領域に電気的に接続された第２の電極と、前記第１の領域と前記第１の電極との間、及び、前記第２の領域と前記第２の電極との間の少なくとも一方に設けられ、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び、亜鉛（Ｚｎ）を含み、インジウム、アルミニウム、及び、亜鉛の総和に対するアルミニウムの原子比が８％以上２３％以下であり、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比が４５％以下である第２の酸化物半導体層と、を備える。
図１は、第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の第２の酸化物半導体層及び第３の酸化物半導体層の化学組成範囲を示す図。 比較例の半導体装置の模式断面図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第２の実施形態の半導体装置の第１の酸化物半導体層の化学組成範囲を示す図。 第３の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式断面図。 比較例の半導体装置の模式断面図。 第５の実施形態の半導体記憶装置のブロック図。 第５の実施形態の半導体記憶装置のメモリセルアレイの模式断面図。 第５の実施形態の半導体記憶装置のメモリセルアレイの模式断面図。 第５の実施形態の半導体記憶装置の第１のメモリセルの模式断面図。 第５の実施形態の半導体記憶装置の第２のメモリセルの模式断面図。 第６の実施形態の半導体装置の模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
また、本明細書中、便宜上「上」、又は、「下」という用語を用いる場合がある。「上」、又は、「下」とはあくまで図面内での相対的位置関係を示す用語であり、重力に対する位置関係を規定する用語ではない。
本明細書中の半導体装置及び半導体記憶装置を構成する部材の化学組成の定性分析及び定量分析は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＳＩＭＳ）、エネルギー分散型Ｘ線分光法（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）、ラザフォード後方散乱分析法（Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋ−Ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＲＢＳ）により行うことが可能である。また、半導体装置を構成する部材の厚さ、部材間の距離等の測定には、例えば、透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）を用いることが可能である。
（第１の実施形態）
第１の実施形態の半導体装置は、第１の領域と、第２の領域と、第１の領域と第２の領域との間の第３の領域と、を有する第１の酸化物半導体層と、ゲート電極と、第３の領域とゲート電極との間に設けられたゲート絶縁層と、第１の領域に電気的に接続された第１の電極と、第２の領域に電気的に接続された第２の電極と、第１の領域と第１の電極との間、及び、第２の領域と第２の電極との間の少なくとも一方に設けられ、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び、亜鉛（Ｚｎ）を含み、インジウム、アルミニウム、及び、亜鉛の総和に対するアルミニウムの原子比が８％以上２３％以下であり、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比が４５％以下である第２の酸化物半導体層と、を備える。
図１は、第１の実施形態の半導体装置の模式断面図である。
第１の実施形態の半導体装置は、トランジスタ１００である。トランジスタ１００は、酸化物半導体層にチャネルが形成される酸化物半導体トランジスタである。トランジスタ１００は、チャネルが形成される酸化物半導体層の下側にゲート電極、上側にソース電極及びドレイン電極が設けられた、いわゆるボトムゲート型のトランジスタである。
トランジスタ１００は、第１の酸化物半導体層１０、ゲート電極１２、ゲート絶縁層１４、ソース電極１６、ドレイン電極１８、第２の酸化物半導体層２０、第３の酸化物半導体層２２、第１の絶縁層２４、第２の絶縁層２６を備える。ソース電極１６は第１の電極の一例である。ドレイン電極１８は第２の電極の一例である。
第１の酸化物半導体層１０は、第１の領域１０ａ、第２の領域１０ｂ、及び、第３の領域１０ｃを有する。
第１の酸化物半導体層１０には、トランジスタ１００のオン動作時に、電流経路となるチャネルが形成される。チャネルの中で電子が流れる方向を、チャネル長方向と称する。図１中にチャネル長方向を両矢印で示す。
第１の酸化物半導体層１０は、酸化物半導体である。第１の酸化物半導体層１０は、金属酸化物である。第１の酸化物半導体層１０は、例えば、アモルファスである。
第１の酸化物半導体層１０は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び、亜鉛（Ｚｎ）を含む。第１の酸化物半導体層１０の中に含まれる金属元素の中の、インジウム、ガリウム、及び、亜鉛の総和の原子比は、例えば、９０％以上である。また、第１の酸化物半導体層１０の中に含まれる酸素以外の元素の中の、インジウム、ガリウム、及び、亜鉛の総和の原子比は、例えば、９０％以上である。例えば、第１の酸化物半導体層１０の中には、酸素以外の元素で、インジウム、ガリウム、及び、亜鉛のいずれか一つよりも大きな原子比を有する元素は存在しない。
第１の酸化物半導体層１０は、第１の領域１０ａ、第２の領域１０ｂ、及び、第３の領域１０ｃを有する。第３の領域１０ｃの少なくとも一部が、第１の領域１０ａと第２の領域１０ｂとの間に設けられる。
第１の領域１０ａはトランジスタ１００のソース領域、第２の領域１０ｂはトランジスタ１００のドレイン領域として機能する。また、第３の領域１０ｃにトランジスタ１００のオン動作時にチャネルが形成される。
第１の領域１０ａと第２の領域１０ｂは、例えば、ｎ型半導体である。第１の領域１０ａの酸素欠損濃度、及び、第２の領域１０ｂの酸素欠損濃度は、例えば、第３の領域１０ｃの酸素欠損濃度よりも高い。第１の酸化物半導体層１０の中の酸素欠損は、ドナーとして機能する。
第１の領域１０ａのｎ型キャリア濃度、及び、第２の領域１０ｂのｎ型キャリア濃度は、例えば、第３の領域１０ｃのｎ型キャリア濃度よりも高い。第１の領域１０ａの電気抵抗、及び、第２の領域１０ｂの電気抵抗は、例えば、第３の領域１０ｃの電気抵抗よりも低い。
第１の酸化物半導体層１０の厚さは、例えば、１０ｎｍ以上１００ｎｍ以下である。
第１の酸化物半導体層１０は、例えば、原子層堆積法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ法：ＡＬＤ法）により形成される。
ゲート電極１２は、第１の酸化物半導体層１０の下側に設けられる。ゲート電極１２は、例えば、金属、金属化合物、又は、半導体である。ゲート電極１２は、例えば、タングステン（Ｗ）である。ゲート電極１２のゲート長は、例えば、２０ｎｍ以上１００ｎｍ以下である。
ゲート絶縁層１４は、第１の酸化物半導体層１０とゲート電極１２との間に設けられる。ゲート絶縁層１４は、第３の領域１０ｃとゲート電極１２との間に設けられる。
ゲート絶縁層１４は、例えば、酸化物、又は、酸窒化物である。ゲート絶縁層１４は、例えば、酸化シリコン、又は、酸化アルミニウムである。ゲート絶縁層１４の厚さは、例えば、２ｎｍ以上１０ｎｍ以下である。
なお、第１の酸化物半導体層１０とゲート絶縁層１４との間に、ゲート絶縁層１４と異なる材料の図示しない酸化物層を設けることも可能である。
ソース電極１６は、第１の酸化物半導体層１０の上側に設けられる。第１の酸化物半導体層１０は、ゲート電極１２とソース電極１６との間に挟まれる。
ソース電極１６は、第１の領域１０ａの上側に設けられる。ソース電極１６は、第１の領域１０ａに電気的に接続される。
ソース電極１６は、例えば、金属、又は、金属化合物である。ソース電極１６は、例えば、タングステン（Ｗ）である。
ドレイン電極１８は、第１の酸化物半導体層１０の上側に設けられる。第１の酸化物半導体層１０は、ゲート電極１２とドレイン電極１８との間に挟まれる。
ドレイン電極１８は、第２の領域１０ｂの上側に設けられる。ドレイン電極１８は、第２の領域１０ｂに電気的に接続される。
ドレイン電極１８は、例えば、金属、又は、金属化合物である。ソース電極１６は、例えば、タングステン（Ｗ）である。
第２の酸化物半導体層２０は、第１の酸化物半導体層１０とソース電極１６との間に設けられる。第２の酸化物半導体層２０は、第１の領域１０ａとソース電極１６との間に設けられる。第２の酸化物半導体層２０は、第１の酸化物半導体層１０に接する。
第２の酸化物半導体層２０は、酸化物半導体である。第２の酸化物半導体層２０は、金属酸化物である。第２の酸化物半導体層２０は、例えば、アモルファスである。
第２の酸化物半導体層２０は、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び、亜鉛（Ｚｎ）を含む。第２の酸化物半導体層２０は、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び、亜鉛（Ｚｎ）を含む酸化物である。
第２の酸化物半導体層２０の、インジウム、アルミニウム、及び、亜鉛の総和に対するアルミニウムの原子比は８％以上２３％以下である。すなわち、第２の酸化物半導体層２０のＡｌ／（Ｉｎ＋Ａｌ＋Ｚｎ）で表記される原子比が、８％以上２３％以下である。
第２の酸化物半導体層２０の、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比は４５％以下である。すなわち、第２の酸化物半導体層２０のＩｎ／（Ｉｎ＋Ａｌ＋Ｚｎ）で表記される原子比が４５％以下である。
第２の酸化物半導体層２０の、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比は、例えば、１％以上である。すなわち、第２の酸化物半導体層２０のＩｎ／（Ｉｎ＋Ａｌ＋Ｚｎ）で表記される原子比が、１％以上である。
第２の酸化物半導体層２０の中に含まれる金属元素の中の、インジウム、アルミニウム、及び、亜鉛の総和の原子比は、例えば、９０％以上である。また、第２の酸化物半導体層２０の中に含まれる酸素以外の元素の中の、インジウム、アルミニウム、及び、亜鉛の総和の原子比は、例えば、９０％以上である。例えば、第２の酸化物半導体層２０の中には、酸素以外の元素で、インジウム、アルミニウム、及び、亜鉛のいずれか一つよりも大きな原子比を有する元素は存在しない。
また、第２の酸化物半導体層２０の中に含まれる金属元素の中のガリウム（Ｇａ）、スズ（Ｓｎ）、及び、チタン（Ｔｉ）の原子比が、例えば、それぞれ１０％未満である。
第３の酸化物半導体層２２は、第１の酸化物半導体層１０とドレイン電極１８との間に設けられる。第３の酸化物半導体層２２は、第２の領域１０ｂとドレイン電極１８との間に設けられる。第３の酸化物半導体層２２は、第１の酸化物半導体層１０に接する。
第３の酸化物半導体層２２は、酸化物半導体である。第３の酸化物半導体層２２は、金属酸化物である。第３の酸化物半導体層２２は、例えば、アモルファスである。
第３の酸化物半導体層２２は、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び、亜鉛（Ｚｎ）を含む。第３の酸化物半導体層２２は、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び、亜鉛（Ｚｎ）を含む酸化物である。
第３の酸化物半導体層２２の、インジウム、アルミニウム、及び、亜鉛の総和に対するアルミニウムの原子比は８％以上２３％以下である。すなわち、Ａｌ／（Ｉｎ＋Ａｌ＋Ｚｎ）で表記される原子比が、８％以上２３％以下である。
第３の酸化物半導体層２２の、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比は４５％以下である。すなわち、第３の酸化物半導体層２２の、Ｉｎ／（Ｉｎ＋Ａｌ＋Ｚｎ）で表記される原子比が４５％以下である。
第３の酸化物半導体層２２の、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比は、例えば、１％以上である。すなわち、第３の酸化物半導体層２２の、Ｉｎ／（Ｉｎ＋Ａｌ＋Ｚｎ）で表記される原子比が、１％以上である。
第３の酸化物半導体層２２の中に含まれる金属元素の中の、インジウム、アルミニウム、及び、亜鉛の総和の原子比は、例えば、９０％以上である。また、第３の酸化物半導体層２２の中に含まれる酸素以外の元素の中の、インジウム、アルミニウム、及び、亜鉛の総和の原子比は、例えば、９０％以上である。例えば、第３の酸化物半導体層２２の中には、酸素以外の元素で、インジウム、アルミニウム、及び、亜鉛のいずれか一つよりも大きな原子比を有する元素は存在しない。
また、第３の酸化物半導体層２２の中に含まれる金属元素の中のガリウム（Ｇａ）、スズ（Ｓｎ）、及び、チタン（Ｔｉ）の原子比が、例えば、それぞれ１０％未満である。
図２は、第１の実施形態の半導体装置の第２の酸化物半導体層及び第３の酸化物半導体層の化学組成範囲を示す図である。図２は、三角ダイアグラムである。図２のハッチングされた領域が、第２の酸化物半導体層２０及び第３の酸化物半導体層２２の化学組成範囲である。
図２のハッチングされた領域は、インジウム、アルミニウム、及び、亜鉛の総和に対するアルミニウムの原子比は８％以上２３％以下である。すなわち、Ａｌ／（Ｉｎ＋Ａｌ＋Ｚｎ）で表記される原子比が、８％以上２３％以下である。また、図２のハッチングされた領域は、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比は、４５％以下である。すなわち、Ｉｎ／（Ｉｎ＋Ａｌ＋Ｚｎ）で表記される原子比が、４５％以下である。
ゲート電極１２とソース電極１６との間のチャネル長方向の距離（図１中のｄ１）、及び、ゲート電極１２とドレイン電極１８との間のチャネル長方向の距離（図１中のｄ２）をゲートオフセット距離と称する。ゲートオフセット距離ｄ１は、例えば、３０ｎｍ以上である。ゲートオフセット距離ｄ２は、例えば、３０ｎｍ以上である。
第１の絶縁層２４は、第１の酸化物半導体層１０の下側に設けられる。第１の絶縁層２４は、例えば、酸化物、窒化物、又は、酸窒化物である。第１の絶縁層２４は、例えば、酸化シリコン、窒化シリコン、又は、酸窒化シリコンである。
第２の絶縁層２６は、第１の酸化物半導体層１０の上側に設けられる。第２の絶縁層２６は、ソース電極１６とドレイン電極１８の間に設けられる。
第２の絶縁層２６は、ソース電極１６とドレイン電極１８とを電気的に分離する。第２の絶縁層２６は、第２の絶縁層２６は、例えば、酸化物、窒化物、又は、酸窒化物である。第２の絶縁層２６は、例えば、酸化シリコン、窒化シリコン、又は、酸窒化シリコンである。
以下、第１の実施形態の半導体装置の作用及び効果について説明する。
図３は、比較例の半導体装置の模式断面図である。比較例の半導体装置は、トランジスタ８００である。トランジスタ８００は、酸化物半導体にチャネルが形成される酸化物半導体トランジスタである。トランジスタ８００は、チャネルが形成される酸化物半導体層の下側にゲート電極、上側にソース電極及びドレイン電極が設けられたボトムゲート型のトランジスタである。
トランジスタ８００は、第１の酸化物半導体層１０、ゲート電極１２、ゲート絶縁層１４、ソース電極１６、ドレイン電極１８、第１の絶縁層２４、第２の絶縁層２６、金属酸化物層３０を備える。ソース電極１６は第１の電極の一例である。ドレイン電極１８は第２の電極の一例である。
第１の酸化物半導体層１０は、第１の領域１０ａ、第２の領域１０ｂ、及び、第３の領域１０ｃを有する。
トランジスタ８００は、第２の酸化物半導体層２０及び第３の酸化物半導体層２２を備えない点で第１の実施形態のトランジスタ１００と異なる。また。トランジスタ８００は、金属酸化物層３０を備える点で第１の実施形態のトランジスタ１００と異なる。
金属酸化物層３０は、第１の酸化物半導体層１０の上に、ソース電極１６及びドレイン電極１８を形成した後に加わる熱処理により形成される。すなわち、第１の酸化物半導体層１０に含まれる酸素がソース電極１６及びドレイン電極１８に吸収され、ソース電極１６及びドレイン電極１８を構成する金属が酸化されることで形成される。
金属酸化物層３０が形成されることで、第１の酸化物半導体層１０とソース電極１６との間のコンタクト抵抗、及び、第１の酸化物半導体層１０とドレイン電極１８との間のコンタクト抵抗が増加する。したがって、トランジスタ８００の寄生抵抗が増加し、トランジスタ８００のオン電流が減少する問題が生じる。
また、第１の酸化物半導体層１０の第１の領域１０ａ及び第２の領域１０ｂは、ソース電極１６及びドレイン電極１８を形成した後に加わる熱処理により、ソース電極１６及びドレイン電極１８に酸素が吸収されることで形成される。すなわち、第１の酸化物半導体層１０に含まれる酸素がソース電極１６及びドレイン電極１８に吸収されることで、第１の酸化物半導体層１０に酸素欠損が生じる。酸素欠損が生じることで、ｎ型キャリア濃度の高い低抵抗な第１の領域１０ａ及び第２の領域１０ｂが形成される。
第１の領域１０ａは、熱処理により、ソース電極１６からゲート電極１８の方に向かって横方向に伸びる。また、第２の領域１０ｂは、熱処理により、ドレイン電極１８からゲート電極１８の方に向かって横方向に伸びる。
トランジスタ８００では、第１の領域１０ａと第２の領域１０ｂとの間の距離が、チャネル長となる。第１の領域１０ａと第２の領域１０ｂとの間の距離が短くなると、トランジスタ８００のチャネル長が短くなる。トランジスタ８００のチャネル長が短くなりすぎると、トランジスタ８００の閾値電圧の低下やオフリーク電流の増加が生じ好ましくない。
したがって、ゲート電極１２とソース電極１６との間には所定のゲートオフセット距離ｄ１が設けられることが好ましい。また、ゲート電極１２とドレイン電極１８との間には所定のゲートオフセット距離ｄ２が設けられることが好ましい。
ソース電極１６及びドレイン電極１８に吸収される酸素が少ない場合、第１の領域１０ａ及び第２の領域１０ｂのチャネル長方向の伸び量が減少する。このため、ゲート電極１２と第１の領域１０ａとの間の離間距離（図３中のｄ３）が増加する。また、ゲート電極１２と第２の領域１０ｂとの間の離間距離（図３中のｄ４）が増加する。
離間距離ｄ３及び離間距離ｄ４が大きくなることで、トランジスタ８００の寄生抵抗が増加する。したがって、トランジスタ８００のオン電流が減少するという問題が生じる。
第１の実施形態のトランジスタ１００は、第１の酸化物半導体層１０とソース電極１６との間に第２の酸化物半導体層２０、第１の酸化物半導体層１０とドレイン電極１８との間に第３の酸化物半導体層２２を備える。第２の酸化物半導体層２０と第３の酸化物半導体層２２を備えることにより、ソース電極１６及びドレイン電極１８の酸化が抑制される。
したがって、第２の酸化物半導体層２０と第３の酸化物半導体層２２を備えることにより、第１の酸化物半導体層１０とソース電極１６との間のコンタクト抵抗、及び、第１の酸化物半導体層１０とドレイン電極１８との間のコンタクト抵抗の増加が抑制される。よって、トランジスタ１００のオン電流の減少が抑制される。
図４は、第１の実施形態の半導体装置の作用及び効果の説明図である。図４は、トランジスタ形成後の窒素アニール温度とコンタクト抵抗の関係を示す図である。図中、丸印は第１の実施形態の場合、三角印は比較例の場合を示す。
第１の実施形態の場合の第２の酸化物半導体層２０及び第３の酸化物半導体層２２の化学組成は、図２中の点Ｘの化学組成を用いている。
図４に示すように、比較例の場合は、４００℃以上の窒素アニールによりコンタクト抵抗が上昇する。一方、第１の実施形態の場合は、４００℃以上の窒素アニールを行っても、コンタクト抵抗に変化が見られない。したがって、第１の実施形態のトランジスタ１００は、熱処理を加えてもコンタクト抵抗が増加せず、高い耐熱性を備える。
第１の実施形態のトランジスタ１００は、第１の酸化物半導体層１０とソース電極１６との間に第２の酸化物半導体層２０、第１の酸化物半導体層１０とドレイン電極１８との間に第３の酸化物半導体層２２を備える。第２の酸化物半導体層２０と第３の酸化物半導体層２２を備えることにより、第１の領域１０ａ及び第２の領域１０ｂのチャネル長方向の伸び量が増加する。このため、ゲート電極１２と第１の領域１０ａとの間の離間距離が減少する。また、ゲート電極１２と第２の領域１０ｂとの間の離間距離が減少する。
離間距離が小さくなることで、トランジスタ１００の寄生抵抗が減少する。したがって、第１の実施形態のトランジスタ１００のオン電流の減少が抑制される。
図５は、第１の実施形態の半導体装置の作用及び効果の説明図である。図５は、トランジスタのゲートオフセット距離を変化させた場合の、トランジスタのオン電流を示す図である。図中、丸印は第１の実施形態の場合、三角印は比較例の場合を示す。
第１の実施形態の場合の第２の酸化物半導体層２０及び第３の酸化物半導体層２２の化学組成は、図２中の点Ｘの化学組成を用いている。
トランジスタのオン電流は、トランジスタ形成後に３２０℃の窒素アニールを行った後に測定している。ゲートオフセット距離がマイナスの場合が、ゲート電極１２とソース電極１６、又は、ゲート電極１２とドレイン電極１８とがチャネル長方向に重ならずに離れている場合を示す。
図５から明らかなように、同一のゲートオフセット距離で比較した場合、第１の実施形態の場合は比較例の場合に比べ、オン電流が低減することがわかる。これは、第１の実施形態の場合の方が、第１の領域１０ａ及び第２の領域１０ｂのチャネル長方向の伸び量が大きく、トランジスタの寄生抵抗が低減するためと考えられる。
第２の酸化物半導体層２０及び第３の酸化物半導体層２２の、インジウム、アルミニウム、及び、亜鉛の総和に対するアルミニウムの原子比は８％以上２３％以下である。また、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比は、４５％以下である。
上記化学組成範囲の金属酸化物は、酸素の透過性が低い。上記化学組成範囲の金属酸化物は、酸素の透過性が低いため、第１の酸化物半導体層１０とソース電極１６との間、及び、第１の酸化物半導体層１０とドレイン電極１８との間に挟むことにより、ソース電極１６及びドレイン電極１８の酸化を抑制することが可能となる。
特に、第２の酸化物半導体層２０及び第３の酸化物半導体層２２のインジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比を４５％以下とすることにより、第２の酸化物半導体層２０及び第３の酸化物半導体層２２を構成する金属酸化物が結晶化することが抑制される。金属酸化物の結晶化が抑制されることにより、酸素の透過性が低くなる。
また、上記化学組成範囲の金属酸化物は、酸素の吸収能力が高い。上記化学組成範囲の金属酸化物は、酸素の吸収能力が高いため、第１の酸化物半導体層１０から多くの酸素を吸収する。したがって、第１の領域１０ａ及び第２の領域１０ｂのチャネル長方向の伸び量が増加する。
酸素の透過性を低くし、酸素の吸収能力を高くする観点から、第２の酸化物半導体層２０及び第３の酸化物半導体層２２は、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比が、１％以上であることが好ましく、３５％以上であることがより好ましい。
トランジスタ１００の製造を容易にする観点から、ゲート電極１２とソース電極１６との間の距離、及び、ゲート電極１２とドレイン電極１８との間の距離は３０ｎｍ以上であることが好ましい。
以上、第１の実施形態によれば、熱処理後のコンタクト抵抗の増加が抑制され高い耐熱性を備えた酸化物半導体トランジスタが実現される。また、第１の実施形態によれば、低い寄生抵抗を備えた酸化物半導体トランジスタが実現される。
（第２の実施形態）
第２の実施形態の半導体装置は、第１の酸化物半導体層はインジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び、亜鉛（Ｚｎ）を含み、インジウム、アルミニウム、及び、亜鉛の総和に対するアルミニウムの原子比が８％以上２３％以下であり、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比が７０％以下である点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図６は、第２の実施形態の半導体装置の第１の酸化物半導体層の化学組成範囲を示す図である。図６は、三角ダイアグラムである。図６のハッチングされた領域が、第１の酸化物半導体層１０の化学組成範囲である。
第２の実施形態のトランジスタの第１の酸化物半導体層１０はインジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び、亜鉛（Ｚｎ）を含み、インジウム、アルミニウム、及び、亜鉛の総和に対するアルミニウムの原子比が８％以上２３％以下である。すなわち、Ａｌ／（Ｉｎ＋Ａｌ＋Ｚｎ）で表記される原子比が、８％以上２３％以下である。また、図６のハッチングされた領域は、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比は、７０％以下である。すなわち、Ｉｎ／（Ｉｎ＋Ａｌ＋Ｚｎ）で表記される原子比が、７０％以下である。
第１の酸化物半導体層１０の化学組成は、第２の酸化物半導体層２０及び第３の酸化物半導体層２２の化学組成と異なる。
第１の酸化物半導体層１０の中に含まれる金属元素の中の、インジウム、アルミニウム、及び、亜鉛の総和の原子比は、例えば、９０％以上である。また、第１の酸化物半導体層１０の中に含まれる酸素以外の元素の中の、インジウム、アルミニウム、及び、亜鉛の総和の原子比は、例えば、９０％以上である。例えば、第１の酸化物半導体層１０の中には、酸素以外の元素で、インジウム、アルミニウム、及び、亜鉛のいずれか一つよりも大きな原子比を有する元素は存在しない。
また、第１の酸化物半導体層１０の中に含まれる金属元素の中のガリウム（Ｇａ）、スズ（Ｓｎ）、及び、チタン（Ｔｉ）の原子比が、例えば、それぞれ１０％未満である。
酸化物半導体トランジスタの形成後に熱処理を加えることで、例えば、閾値電圧の変動が生じるおそれがある。閾値電圧の変動は、チャネルが形成される酸化物半導体層を構成する金属酸化物中の酸素が、金属元素と解離することにより生じることが考えられる。言い換えれば、チャネルが形成される酸化物半導体層を構成する金属酸化物中に酸素欠損が形成されることにより、閾値電圧の変動が生じると考えられる。熱処理を経ても閾値電圧の変動が少ない、耐熱性の高い酸化物半導体トランジスタの実現が期待される。
図６に示す化学組成範囲の金属酸化物を第１の酸化物半導体層１０に適用した場合、熱処理を経ても閾値電圧の変動が少ない、耐熱性の高い酸化物半導体トランジスタが実現できる。また、移動度の高い酸化物半導体トランジスタが実現できる。
トランジスタの耐熱性を向上させる観点から、第１の酸化物半導体層１０の、インジウム、アルミニウム、及び、亜鉛の総和に対するアルミニウムの原子比が１０％以上２０％以下であることが好ましく、１１％以上１５％以下であることがより好ましい。
トランジスタの移動度を向上させる観点から、第１の酸化物半導体層１０に含まれるインジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比が３９％以上であることが好ましい。トランジスタの移動度を向上させる観点から、第１の酸化物半導体層１０に含まれるインジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比は、第２の酸化物半導体層２０及び第３の酸化物半導体層２２に含まれるインジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比よりも大きいことが好ましい。
第１の酸化物半導体層１０の結晶化を抑制し、トランジスタの特性を安定させる観点から、第１の酸化物半導体層１０に含まれるインジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比は４５％以下であることが好ましく、４１％以下であることがより好ましい。
第２の実施形態によれば、第１の実施形態と同様、熱処理後のコンタクト抵抗の増加が抑制され高い耐熱性を備えた酸化物半導体トランジスタが実現される。また、第１の実施形態と同様、低い寄生抵抗を備えた酸化物半導体トランジスタが実現される。また、熱処理後の閾値電圧の変動が抑制され高い耐熱性を備えた酸化物半導体トランジスタが実現される。また、移動度の高い酸化物半導体トランジスタが実現される。
（第３の実施形態）
第３の実施形態の半導体装置は、ゲート電極が第１の酸化物半導体層の上側に位置する点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図７は、第３の実施形態の半導体装置の模式断面図である。
第３の実施形態の半導体装置は、トランジスタ２００である。トランジスタ２００は、酸化物半導体層にチャネルが形成される酸化物半導体トランジスタである。トランジスタ２００は、チャネルが形成される酸化物半導体層の上側にゲート電極、ソース電極、及びドレイン電極が設けられた、いわゆるトップゲート型のトランジスタである。
トランジスタ２００は、第１の酸化物半導体層１０、ゲート電極１２、ゲート絶縁層１４、ソース電極１６、ドレイン電極１８、第２の酸化物半導体層２０、第３の酸化物半導体層２２、第１の絶縁層２４を備える。ソース電極１６は第１の電極の一例である。ドレイン電極１８は第２の電極の一例である。
第１の酸化物半導体層１０は、第１の領域１０ａ、第２の領域１０ｂ、及び、第３の領域１０ｃを有する。
第３の実施形態によれば、第１の実施形態と同様、熱処理後のコンタクト抵抗の増加が抑制され高い耐熱性を備えた酸化物半導体トランジスタが実現される。また、第１の実施形態と同様、低い寄生抵抗を備えた酸化物半導体トランジスタが実現される。
（第４の実施形態）
第４の実施形態の半導体装置は、ゲート電極が、第１の酸化物半導体層を囲む点で、第１の実施形態の半導体装置と異なっている。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図８、図９は、第４の実施形態の半導体装置の模式断面図である。図９は、図８のＡＡ’断面図である。図８において、水平方向を第１の方向、奥行方向を第２の方向、上下方向を第３の方向と称する。
第４の実施形態の半導体装置は、トランジスタ３００である。トランジスタ３００は、酸化物半導体にチャネルが形成される酸化物半導体トランジスタである。トランジスタ３００は、ゲート電極が、チャネルが形成される酸化物半導体層を囲んで設けられる、いわゆるＳｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ（ＳＧＴ）である。トランジスタ３００は、いわゆる縦型トランジスタである。
トランジスタ３００は、第１の酸化物半導体層１０、ゲート電極１２、ゲート絶縁層１４、ソース電極１６、ドレイン電極１８、第２の酸化物半導体層２０、第３の酸化物半導体層２２、層間絶縁層３２を備える。ソース電極１６は第１の電極の一例である。ドレイン電極１８は第２の電極の一例である。
第１の酸化物半導体層１０は、第１の領域１０ａ、第２の領域１０ｂ、及び、第３の領域１０ｃを有する。
第１の酸化物半導体層１０は、ソース電極１６とドレイン電極１８との間に設けられる。第１の酸化物半導体層１０には、トランジスタ３００のオン動作時に、電流経路となるチャネルが形成される。第１の酸化物半導体層１０は、第３の方向に延びる。第１の酸化物半導体層１０は、第３の方向に延びる柱状である。第１の酸化物半導体層１０は、例えば、円柱状である。
チャネルの中で電子が流れる方向を、チャネル長方向と称する。第３の方向が、トランジスタ３００のチャネル長方向である。
第１の酸化物半導体層１０は、酸化物半導体である。第１の酸化物半導体層１０は、金属酸化物である。第１の酸化物半導体層１０は、例えば、アモルファスである。
第１の酸化物半導体層１０は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び、亜鉛（Ｚｎ）を含む。第１の酸化物半導体層１０の中に含まれる金属元素の中の、インジウム、ガリウム、及び、亜鉛の総和の原子比は、例えば、９０％以上である。また、第１の酸化物半導体層１０の中に含まれる酸素以外の元素の中の、インジウム、ガリウム、及び、亜鉛の総和の原子比は、例えば、９０％以上である。例えば、第１の酸化物半導体層１０の中には、酸素以外の元素で、インジウム、ガリウム、及び、亜鉛のいずれか一つよりも大きな原子比を有する元素は存在しない。
第１の酸化物半導体層１０は、第１の領域１０ａ、第２の領域１０ｂ、及び、第３の領域１０ｃを有する。第３の領域１０ｃは、第１の領域１０ａと第２の領域１０ｂとの間に設けられる。
第１の領域１０ａはトランジスタ３００のソース領域、第２の領域１０ｂはトランジスタ３００のドレイン領域として機能する。また、第３の領域１０ｃにトランジスタ３００のオン動作時にチャネルが形成される。
第１の領域１０ａと第２の領域１０ｂは、例えば、ｎ型半導体である。第１の領域１０ａの酸素欠損濃度、及び、第２の領域１０ｂの酸素欠損濃度は、例えば、第３の領域１０ｃの酸素欠損濃度よりも高い。第１の酸化物半導体層１０の中の酸素欠損は、ドナーとして機能する。
第１の領域１０ａのｎ型キャリア濃度、及び、第２の領域１０ｂのｎ型キャリア濃度は、例えば、第３の領域１０ｃのｎ型キャリア濃度よりも高い。第１の領域１０ａの電気抵抗、及び、第２の領域１０ｂの電気抵抗は、例えば、第３の領域１０ｃの電気抵抗よりも低い。
第１の酸化物半導体層１０の第１の方向の幅は、例えば、２０ｎｍ以上１００ｎｍ以下である。 第１の酸化物半導体層１０の第３の方向の長さは、例えば、８０ｎｍ以上２００ｎｍ以下である。
第１の酸化物半導体層１０は、例えば、原子層堆積法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ法：ＡＬＤ法）により形成される。
ゲート電極１２は、第１の酸化物半導体層１０を囲んで設けられる。ゲート電極１２は、第１の酸化物半導体層１０の周囲に設けられる。
ゲート電極１２は、例えば、金属、金属化合物、又は、半導体である。ゲート電極１２は、例えば、タングステン（Ｗ）である。ゲート電極１２のゲート長は、例えば、２０ｎｍ以上１００ｎｍ以下である。ゲート電極１２のゲート長は、ゲート電極１２の第３の方向の長さである。
ゲート絶縁層１４は、第１の酸化物半導体層１０とゲート電極１２との間に設けられる。ゲート絶縁層１４は、第１の酸化物半導体層１０を囲んで設けられる。ゲート絶縁層１４は、少なくとも第３の領域１０ｃとゲート電極１２との間に設けられる。
ゲート絶縁層１４は、例えば、酸化物、又は、酸窒化物である。ゲート絶縁層１４は、例えば、酸化シリコン、又は、酸化アルミニウムである。ゲート絶縁層１４の厚さは、例えば、２ｎｍ以上１０ｎｍ以下である。
なお、第１の酸化物半導体層１０とゲート絶縁層１４との間に、ゲート絶縁層１４と異なる材料の図示しない酸化物層を設けることも可能である。
ソース電極１６は、第１の酸化物半導体層１０の下側に設けられる。ソース電極１６は、第１の領域１０ａの下側に設けられる。ソース電極１６は、第１の領域１０ａに電気的に接続される。
ソース電極１６は、例えば、金属、又は、金属化合物である。ソース電極１６は、例えば、タングステン（Ｗ）である。
ドレイン電極１８は、第１の酸化物半導体層１０の上側に設けられる。ドレイン電極１８は、第２の領域１０ｂの上側に設けられる。ドレイン電極１８は、第２の領域１０ｂに電気的に接続される。
ドレイン電極１８は、例えば、金属、又は、金属化合物である。ソース電極１６は、例えば、タングステン（Ｗ）である。
第２の酸化物半導体層２０は、第１の酸化物半導体層１０とソース電極１６との間に設けられる。第２の酸化物半導体層２０は、第１の領域１０ａとソース電極１６との間に設けられる。第２の酸化物半導体層２０は、第１の酸化物半導体層１０に接する。
第２の酸化物半導体層２０は、酸化物半導体である。第２の酸化物半導体層２０は、金属酸化物である。第２の酸化物半導体層２０は、例えば、アモルファスである。
第２の酸化物半導体層２０は、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び、亜鉛（Ｚｎ）を含む。第２の酸化物半導体層２０は、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び、亜鉛（Ｚｎ）を含む酸化物である。
第２の酸化物半導体層２０の、インジウム、アルミニウム、及び、亜鉛の総和に対するアルミニウムの原子比は８％以上２３％以下である。すなわち、第２の酸化物半導体層２０のＡｌ／（Ｉｎ＋Ａｌ＋Ｚｎ）で表記される原子比が、８％以上２３％以下である。
第２の酸化物半導体層２０の、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比は４５％以下である。すなわち、第２の酸化物半導体層２０のＩｎ／（Ｉｎ＋Ａｌ＋Ｚｎ）で表記される原子比が４５％以下である。
第２の酸化物半導体層２０の、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比は、例えば、１％以上である。すなわち、第２の酸化物半導体層２０のＩｎ／（Ｉｎ＋Ａｌ＋Ｚｎ）で表記される原子比が、１％以上である。
第２の酸化物半導体層２０の中に含まれる金属元素の中の、インジウム、アルミニウム、及び、亜鉛の総和の原子比は、例えば、９０％以上である。また、第２の酸化物半導体層２０の中に含まれる酸素以外の元素の中の、インジウム、アルミニウム、及び、亜鉛の総和の原子比は、例えば、９０％以上である。例えば、第２の酸化物半導体層２０の中には、酸素以外の元素で、インジウム、アルミニウム、及び、亜鉛のいずれか一つよりも大きな原子比を有する元素は存在しない。
また、第２の酸化物半導体層２０の中に含まれる金属元素の中のガリウム（Ｇａ）、スズ（Ｓｎ）、及び、チタン（Ｔｉ）の原子比が、例えば、それぞれ１０％未満である。
第３の酸化物半導体層２２は、第１の酸化物半導体層１０とドレイン電極１８との間に設けられる。第３の酸化物半導体層２２は、第２の領域１０ｂとドレイン電極１８との間に設けられる。第３の酸化物半導体層２２は、第１の酸化物半導体層１０に接する。
第３の酸化物半導体層２２は、酸化物半導体である。第３の酸化物半導体層２２は、金属酸化物である。第３の酸化物半導体層２２は、例えば、アモルファスである。
第３の酸化物半導体層２２は、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び、亜鉛（Ｚｎ）を含む。第３の酸化物半導体層２２は、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び、亜鉛（Ｚｎ）を含む酸化物である。
第３の酸化物半導体層２２の、インジウム、アルミニウム、及び、亜鉛の総和に対するアルミニウムの原子比は８％以上２３％以下である。すなわち、Ａｌ／（Ｉｎ＋Ａｌ＋Ｚｎ）で表記される原子比が、８％以上２３％以下である。
第３の酸化物半導体層２２の、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比は４５％以下である。すなわち、第３の酸化物半導体層２２の、Ｉｎ／（Ｉｎ＋Ａｌ＋Ｚｎ）で表記される原子比が４５％以下である。
第３の酸化物半導体層２２の、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比は、例えば、１％以上である。すなわち、第３の酸化物半導体層２２の、Ｉｎ／（Ｉｎ＋Ａｌ＋Ｚｎ）で表記される原子比が、１％以上である。
第３の酸化物半導体層２２の中に含まれる金属元素の中の、インジウム、アルミニウム、及び、亜鉛の総和の原子比は、例えば、９０％以上である。また、第３の酸化物半導体層２２の中に含まれる酸素以外の元素の中の、インジウム、アルミニウム、及び、亜鉛の総和の原子比は、例えば、９０％以上である。例えば、第３の酸化物半導体層２２の中には、酸素以外の元素で、インジウム、アルミニウム、及び、亜鉛のいずれか一つよりも大きな原子比を有する元素は存在しない。
また、第３の酸化物半導体層２２の中に含まれる金属元素の中のガリウム（Ｇａ）、スズ（Ｓｎ）、及び、チタン（Ｔｉ）の原子比が、例えば、それぞれ１０％未満である。
ゲート電極１２とソース電極１６との間のチャネル長方向の距離（図８中のｄ５）、及び、ゲート電極１２とドレイン電極１８との間のチャネル長方向の距離（図８中のｄ６）をゲートオフセット距離と称する。ゲートオフセット距離ｄ５は、例えば、３０ｎｍ以上である。ゲートオフセット距離ｄ６は、例えば、３０ｎｍ以上である。
層間絶縁層３２は、ゲート電極１２、ソース電極１６、及び、ドレイン電極１８の周囲に設けられる。層間絶縁層３２は、例えば、酸化物、窒化物、又は、酸窒化物である。層間絶縁層３２は、例えば、酸化シリコン、窒化シリコン、又は、酸窒化シリコンである。
図１０は、比較例の半導体装置の模式断面図である。比較例の半導体装置は、トランジスタ９００である。トランジスタ９００は、酸化物半導体にチャネルが形成される酸化物半導体トランジスタである。トランジスタ９００は、ゲート電極が、チャネルが形成される酸化物半導体層を囲んで設けられる、いわゆるＳＧＴである。トランジスタ９００は、いわゆる縦型トランジスタである。
トランジスタ９００は、第２の酸化物半導体層２０及び第３の酸化物半導体層２２を備えない点で第４の実施形態のトランジスタ３００と異なる。また。トランジスタ９００は、金属酸化物層３０を備える点で第４の実施形態のトランジスタ３００と異なる。
金属酸化物層３０は、ソース電極１６及びドレイン電極１８を形成した後に加わる熱処理により形成される。すなわち、第１の酸化物半導体層１０に含まれる酸素がソース電極１６及びドレイン電極１８に吸収され、ソース電極１６及びドレイン電極１８を構成する金属が酸化されることで形成される。
金属酸化物層３０が形成されることで、第１の酸化物半導体層１０とソース電極１６との間のコンタクト抵抗、及び、第１の酸化物半導体層１０とドレイン電極１８との間のコンタクト抵抗が増加する。したがって、トランジスタ９００の寄生抵抗が増加し、トランジスタ９００のオン電流が減少する問題が生じる。
また、第１の酸化物半導体層１０の第１の領域１０ａ及び第２の領域１０ｂは、ソース電極１６及びドレイン電極１８を形成した後に加わる熱処理により、ソース電極１６及びドレイン電極１８に酸素が吸収されることで形成される。すなわち、第１の酸化物半導体層１０に含まれる酸素がソース電極１６及びドレイン電極１８に吸われることで、第１の酸化物半導体層１０に酸素欠損が生じる。酸素欠損が生じることで、ｎ型キャリア濃度の高い低抵抗な第１の領域１０ａ及び第２の領域１０ｂが形成される。
ソース電極１６及びドレイン電極１８に吸収される酸素が少ない場合、第１の領域１０ａ及び第２の領域１０ｂのチャネル長方向の伸び量が減少する。このため、ゲート電極１２と第１の領域１０ａとの間の離間距離（図１０中のｄ７）が増加する。また、ゲート電極１２と第２の領域１０ｂとの間の離間距離（図１０中のｄ８）が増加する。
離間距離ｄ７及び離間距離ｄ８が大きくなることで、トランジスタ９００の寄生抵抗が増加する。したがって、トランジスタ９００のオン電流が減少するという問題が生じる。
第４の実施形態のトランジスタ３００は、第１の酸化物半導体層１０とソース電極１６との間に第２の酸化物半導体層２０、第１の酸化物半導体層１０とドレイン電極１８との間に第３の酸化物半導体層２２を備える。第２の酸化物半導体層２０と第３の酸化物半導体層２２は、酸素の透過性が低い。第２の酸化物半導体層２０と第３の酸化物半導体層２２を備えることにより、ソース電極１６及びドレイン電極１８の酸化が抑制される。
したがって、第１の酸化物半導体層１０とソース電極１６との間のコンタクト抵抗、及び、第１の酸化物半導体層１０とドレイン電極１８との間のコンタクト抵抗の増加が抑制される。よって、トランジスタ３００のオン電流の減少が抑制される。
第４の実施形態のトランジスタ３００は、第１の酸化物半導体層１０とソース電極１６との間に第２の酸化物半導体層２０、第１の酸化物半導体層１０とドレイン電極１８との間に第３の酸化物半導体層２２を備える。第２の酸化物半導体層２０と第３の酸化物半導体層２２は、酸素の吸収能力が高い。第２の酸化物半導体層２０と第３の酸化物半導体層２２を備えることにより、第１の領域１０ａ及び第２の領域１０ｂのチャネル長方向（第３の方向）の伸び量が増加する。このため、ゲート電極１２と第１の領域１０ａとの間の離間距離が減少する。また、ゲート電極１２と第２の領域１０ｂとの間の離間距離が減少する。
離間距離が小さくなることで、トランジスタ３００の寄生抵抗が減少する。したがって、第４の実施形態のトランジスタ３００のオン電流の減少が抑制される。
以上、第４の実施形態によれば、第１の実施形態と同様、熱処理後のコンタクト抵抗の増加が抑制され高い耐熱性を備えた酸化物半導体トランジスタが実現される。また、第１の実施形態と同様、低い寄生抵抗を備えた酸化物半導体トランジスタが実現される。また、第４の実施形態によれば、ＳＧＴであることにより、単位面積あたりに高い密度でトランジスタを配置することが可能となる。
（第５の実施形態）
第５の実施形態の半導体記憶装置は、第１の方向に延びる第１の配線と、第１の方向と交差する第２の方向に延びる第２の配線と、メモリセルと、を備え、メモリセルは、第１の配線に電気的に接続された第１の領域と、第２の領域と、第１の領域と第２の領域との間の第３の領域と、を有する第１の酸化物半導体層と、第１の酸化物半導体層を囲み、第２の配線に電気的に接続されたゲート電極と、第１の酸化物半導体層とゲート電極との間に設けられたゲート絶縁層と、第２の領域に電気的に接続されたキャパシタと、第１の領域と第１の配線との間、及び、第２の領域とキャパシタとの間の少なくとも一方に設けられ、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び、亜鉛（Ｚｎ）を含み、インジウム、アルミニウム、及び、亜鉛の総和に対するアルミニウムの原子比が８％以上２３％以下であり、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比が４５％以下である第２の酸化物半導体層と、を有する。メモリセルが、第４の実施形態の半導体装置の第２の領域に電気的に接続されたキャパシタを備える。以下、第１ないし第４の実施形態と重複する内容については一部記述を省略する。
第５の実施形態の半導体記憶装置は、半導体メモリ４００である。第５の実施形態の半導体記憶装置は、Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（ＤＲＡＭ）である。半導体メモリ４００は、第４の実施形態のトランジスタ３００を、ＤＲＡＭのメモリセルのスイッチングトランジスタとして使用する。
図１１は、第５の実施形態の半導体記憶装置のブロック図である。
図１１に示すように、半導体メモリ４００は、メモリセルアレイ２１０、ワード線ドライバ回路２１２、ローデコーダ回路２１４、センスアンプ回路２１５、カラムデコーダ回路２１７、及び、制御回路２２１を備える。
図１２、図１３は、第５の実施形態の半導体記憶装置のメモリセルアレイの模式断面図である。図１２は、第１の方向と第３の方向を含む面の断面図、図１３は、第２の方向と第３の方向を含む面の断面図である。第１の方向と第２の方向は交差する。第１の方向と第２の方向は、例えば垂直である。第３の方向は、第１の方向及び第２の方向に対して垂直な方向である。第３の方向は、例えば基板に対して垂直な方向である。
第５の実施形態のメモリセルアレイ２１０は、メモリセルが立体的に配置された三次元構造を備える。図１２、図１３において破線で囲まれた領域がそれぞれ１個のメモリセルを表している。
メモリセルアレイ２１０は、シリコン基板２５０を備える。
メモリセルアレイ２１０は、シリコン基板２５０の上に、例えば、複数のビット線ＢＬと複数のワード線ＷＬを備える。ビット線ＢＬは第１の方向に伸長する。ワード線ＷＬは第２の方向に伸長する。
ビット線ＢＬとワード線ＷＬとは、例えば、垂直に交差する。ビット線ＢＬとワード線ＷＬとの交差する領域に、メモリセルが配置される。メモリセルには、第１のメモリセルＭＣ１及び第２のメモリセルＭＣ２が含まれる。第１のメモリセルＭＣ１及び第２のメモリセルＭＣ２は、メモリセルの一例である。
第１のメモリセルＭＣ１及び第２のメモリセルＭＣ２に接続されるビット線ＢＬがビット線ＢＬｘである。ビット線ＢＬｘは、第１の配線の一例である。第１のメモリセルＭＣ１に接続されるワード線ＷＬがワード線ＷＬｘである。ワード線ＷＬｘは、第２の配線の一例である。
第２のメモリセルＭＣ２に接続されるワード線ＷＬがワード線ＷＬｙである。ワード線ＷＬｘは、ビット線ＢＬｘの一方の側に設けられる。ワード線ＷＬｙは、ビット線ＢＬｘの他方の側に設けられる。
メモリセルアレイ２１０は、複数のプレート電極線ＰＬを有する。プレート電極線ＰＬは各メモリセルのプレート電極７２に接続される。
メモリセルアレイ２１０は、各配線及び各電極の電気的分離のために層間絶縁層２６０を備える。
複数のワード線ＷＬは、ローデコーダ回路２１４に電気的に接続される。複数のビット線ＢＬは、センスアンプ回路２１５に電気的に接続される。
ローデコーダ回路２１４は、入力されたローアドレス信号に従ってワード線ＷＬを選択する機能を備える。ワード線ドライバ回路２１２は、ローデコーダ回路２１４によって選択されたワード線ＷＬに所定の電圧を印加する機能を備える。
カラムデコーダ回路２１７は、入力されたカラムアドレス信号に従ってビット線ＢＬを選択する機能を備える。センスアンプ回路２１５は、カラムデコーダ回路２１７によって選択されたビット線ＢＬに所定の電圧を印加する機能を備える。また、ビット線ＢＬの電位を検知して増幅する機能を備える。
制御回路２２１は、ワード線ドライバ回路２１２、ローデコーダ回路２１４、センスアンプ回路２１５、カラムデコーダ回路２１７、及び、図示しないその他の回路を制御する機能を備える。
ワード線ドライバ回路２１２、ローデコーダ回路２１４、センスアンプ回路２１５、カラムデコーダ回路２１７、制御回路２２１などの回路は、例えば、図示しないトランジスタや配線層によって構成される。トランジスタは、例えば、シリコン基板２５０を用いて形成される。
ビット線ＢＬ及びワード線ＷＬは、例えば金属である。ビット線ＢＬ及びワード線ＷＬは、例えば、窒化チタン、タングステン、又は、窒化チタンとタングステンの積層構造である。
図１４は、第５の実施形態の半導体記憶装置の第１のメモリセルの模式断面図である。図１５は、第５の実施形態の半導体記憶装置の第２のメモリセルの模式断面図である。
第１のメモリセルＭＣ１は、シリコン基板２５０とビット線ＢＬｘとの間に設けられる。シリコン基板２５０と第２のメモリセルＭＣ２との間に、ビット線ＢＬｘが設けられる。
第１のメモリセルＭＣ１は、ビット線ＢＬｘの下側に設けられる。第２のメモリセルＭＣ２は、ビット線ＢＬｘの上側に設けられる。
第１のメモリセルＭＣ１は、ビット線ＢＬｘの一方の側に設けられる。第２のメモリセルＭＣ２は、ビット線ＢＬｘの他方の側に設けられる。
第２のメモリセルＭＣ２は、第１のメモリセルＭＣ１を上下反転させた構造を有する。第１のメモリセルＭＣ１及び第２のメモリセルＭＣ２は、それぞれトランジスタ３００及びキャパシタ２０１を備える。
トランジスタ３００は、第１の酸化物半導体層１０、ゲート電極１２、ゲート絶縁層１４、ソース電極１６、ドレイン電極１８、第２の酸化物半導体層２０、第３の酸化物半導体層２２を備える。ソース電極１６は第１の電極の一例である。ドレイン電極１８は第２の電極の一例である。トランジスタ３００は、第４の実施形態のトランジスタ３００と同様の構成を備える。
第１の酸化物半導体層１０は、第１の領域１０ａ、第２の領域１０ｂ、及び、第３の領域１０ｃを有する。
キャパシタ２０１は、セル電極７１、プレート電極７２、キャパシタ絶縁膜７３を備える。セル電極７１及びプレート電極７２は、例えば、窒化チタンである。また、キャパシタ絶縁膜７３は、例えば、酸化ジルコニウム、酸化アルミニウム、酸化ジルコニウムの積層構造を有する。
キャパシタ２０１は、第１のメモリセルＭＣ１及び第２のメモリセルＭＣ２の第１の酸化物半導体層１０の一端に電気的に接続される。キャパシタ２０１のセル電極７１は、ドレイン電極１８に接続される。プレート電極７２はプレート電極線ＰＬに接続される。
ソース電極１６はビット線ＢＬに接続される。ゲート電極１２はワード線ＷＬに接続される。
なお、図１２、図１３、図１４、図１５では、ビット線ＢＬとソース電極１６、及び、ワード線ＷＬとゲート電極１２は、同一の材料で同時形成される場合を例に示している。ビット線ＢＬとソース電極１６、及び、ワード線ＷＬとゲート電極１２は、それぞれ異なる材料で別々に形成されるものであっても構わない。
第１のメモリセルＭＣ１の第１の酸化物半導体層１０のキャパシタ２０１が接続される端部と反対側の端部（他端）に、ビット線ＢＬｘが電気的に接続される。第２のメモリセルＭＣ２の第１の酸化物半導体層１０のキャパシタ２０１が接続される端部と反対側の端部（他端）にビット線ＢＬｘが電気的に接続される。
第１のメモリセルＭＣ１のゲート電極１２にワード線ＷＬｘが電気的に接続される。また、第２のメモリセルＭＣ２のゲート電極１２にワード線ＷＬｙが電気的に接続される。
ワード線ＷＬとビット線ＢＬ間のカップリングによる半導体メモリ４００の誤動作を抑制するために、ワード線ＷＬとビット線ＢＬ間の距離（図１４中のｄａ）が長いことが好ましい。ワード線ＷＬとビット線ＢＬ間の距離ｄａは、３０ｎｍ以上であることが好ましい。
また、ワード線ＷＬとキャパシタ２０１間のカップリングによる半導体メモリ４００の誤動作を抑制するために、ワード線ＷＬとキャパシタ２０１間の距離が長いことが好ましい。したがって、ワード線ＷＬとドレイン電極１８間の距離（図１４中のｄｂ）が長いことが好ましい。ワード線ＷＬとドレイン電極１８の距離ｄｂは、３０ｎｍ以上であることが好ましい。
トランジスタ３００は、第１の酸化物半導体層１０とソース電極１６との間に第２の酸化物半導体層２０、第１の酸化物半導体層１０とドレイン電極１８との間に第３の酸化物半導体層２２を備える。第２の酸化物半導体層２０と第３の酸化物半導体層２２を備えることにより、第１の領域１０ａ及び第２の領域１０ｂのチャネル長方向（第３の方向）の伸び量が増加する。
このため、ワード線ＷＬとビット線ＢＬ間の距離ｄａを長くしても、トランジスタ３００の寄生抵抗を低くすることが可能である。また、ワード線ＷＬとドレイン電極１８の距離ｄｂを長くしても、トランジスタ３００の寄生抵抗を低くすることが可能である。
酸化物半導体トランジスタをＤＲＡＭのメモリセルのスイッチングトランジスタとして使用する場合、トランジスタ形成後に高温かつ長時間の熱処理が加えられる。熱処理は、例えば、キャパシタ形成のための熱処理である。このため、チャネルが形成される酸化物半導体層に接する金属電極の酸化が進行しやすい。金属電極の酸化が進行し金属酸化物層が形成されるとコンタクト抵抗が増加し問題となる。
トランジスタ３００は、第１の酸化物半導体層１０とソース電極１６との間に第２の酸化物半導体層２０、第１の酸化物半導体層１０とドレイン電極１８との間に第３の酸化物半導体層２２を備える。第２の酸化物半導体層２０と第３の酸化物半導体層２２を備えることにより、ソース電極１６及びドレイン電極１８の酸化が抑制される。
したがって、トランジスタ形成後に高温かつ長時間の熱処理が加えられても、第１の酸化物半導体層１０とソース電極１６との間のコンタクト抵抗、及び、第１の酸化物半導体層１０とドレイン電極１８との間のコンタクト抵抗の増加が抑制される。よって、トランジスタ３００のオン電流の減少が抑制される。
第５の実施形態によれば、第４の実施形態のトランジスタ３００をＤＲＡＭのスイッチングトランジスタとして用いることにより、メモリ特性の向上した半導体メモリが実現される。
（第６の実施形態）
第６の実施形態の半導体装置は、第１の酸化物半導体層と、導電層と、第１の酸化物半導体層と導電層との間に設けられ、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び、亜鉛（Ｚｎ）を含み、インジウム、アルミニウム、及び、亜鉛の総和に対するアルミニウムの原子比が８％以上２３％以下であり、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比が４５％以下である第２の酸化物半導体層と、を備える。第６の実施形態の半導体装置は、第１の酸化物半導体層と導電層との間に第２の酸化物半導体層を設ける点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図１６は、第６の実施形態の半導体装置の模式断面図である。
第６の実施形態の半導体装置は、コンタクト構造５００を含む。コンタクト構造５００は、第１の酸化物半導体層１０、第２の酸化物半導体層２０、配線層４０、コンタクトプラグ４２、層間絶縁層４４を備える。コンタクトプラグ４２は、導電層の一例である。
第１の酸化物半導体層１０は、酸化物半導体である。第１の酸化物半導体層１０は、金属酸化物である。第１の酸化物半導体層１０は、例えば、アモルファスである。
第１の酸化物半導体層１０は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び、亜鉛（Ｚｎ）を含む。第１の酸化物半導体層１０の中に含まれる金属元素の中の、インジウム、ガリウム、及び、亜鉛の総和の原子比は、例えば、９０％以上である。また、第１の酸化物半導体層１０の中に含まれる酸素以外の元素の中の、インジウム、ガリウム、及び、亜鉛の総和の原子比は、例えば、９０％以上である。例えば、第１の酸化物半導体層１０の中には、酸素以外の元素で、インジウム、ガリウム、及び、亜鉛のいずれか一つよりも大きな原子比を有する元素は存在しない。
配線層４０は、例えば、金属、又は、金属化合物である。
コンタクトプラグ４２は、第１の酸化物半導体層１０と配線層４０との間に設けられる。コンタクトプラグ４２は、金属を含む。コンタクトプラグ４２は、例えば、金属、又は、金属化合物である。コンタクトプラグ４２は、例えば、タングステン（Ｗ）である。
第２の酸化物半導体層２０は、第１の酸化物半導体層１０とコンタクトプラグ４２との間に設けられる。第２の酸化物半導体層２０は、酸化物半導体である。第２の酸化物半導体層２０は、金属酸化物である。第２の酸化物半導体層２０は、例えば、アモルファスである。
第２の酸化物半導体層２０は、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び、亜鉛（Ｚｎ）を含む。第２の酸化物半導体層２０は、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び、亜鉛（Ｚｎ）を含む酸化物である。
第２の酸化物半導体層２０の、インジウム、アルミニウム、及び、亜鉛の総和に対するアルミニウムの原子比は８％以上２３％以下である。すなわち、第２の酸化物半導体層２０のＡｌ／（Ｉｎ＋Ａｌ＋Ｚｎ）で表記される原子比が、８％以上２３％以下である。
第２の酸化物半導体層２０の、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比は４５％以下である。すなわち、第２の酸化物半導体層２０のＩｎ／（Ｉｎ＋Ａｌ＋Ｚｎ）で表記される原子比が４５％以下である。
第２の酸化物半導体層２０の、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比は、例えば、１％以上である。すなわち、第２の酸化物半導体層２０のＩｎ／（Ｉｎ＋Ａｌ＋Ｚｎ）で表記される原子比が、１％以上である。
第２の酸化物半導体層２０の中に含まれる金属元素の中の、インジウム、アルミニウム、及び、亜鉛の総和の原子比は、例えば、９０％以上である。また、第２の酸化物半導体層２０の中に含まれる酸素以外の元素の中の、インジウム、アルミニウム、及び、亜鉛の総和の原子比は、例えば、９０％以上である。例えば、第２の酸化物半導体層２０の中には、酸素以外の元素で、インジウム、アルミニウム、及び、亜鉛のいずれか一つよりも大きな原子比を有する元素は存在しない。
また、第２の酸化物半導体層２０の中に含まれる金属元素の中のガリウム（Ｇａ）、スズ（Ｓｎ）、及び、チタン（Ｔｉ）の原子比が、例えば、それぞれ１０％未満である。
層間絶縁層４４は、第１の酸化物半導体層１０と配線層４０との間に設けられる。層間絶縁層４４は、例えば、酸化シリコン、窒化シリコン、又は、酸窒化シリコンである。
コンタクト構造５００が、第２の酸化物半導体層２０を備えない場合、コンタクト構造５００の形成した後に加わる熱処理によりコンタクトプラグ４２が酸化される。すなわち、第１の酸化物半導体層１０に含まれる酸素がンタクトプラグ４２に吸収され、コンタクトプラグ４２を構成する金属が酸化される金属酸化物層が形成される。
第１の酸化物半導体層１０とコンタクトプラグ４２との間に金属酸化物層が形成されることで、第１の酸化物半導体層１０とコンタクトプラグ４２との間のコンタクト抵抗が増加する。
コンタクト構造５００は、第１の酸化物半導体層１０とコンタクトプラグ４２との間に第２の酸化物半導体層２０を備える。第２の酸化物半導体層２０を備えることにより、コンタクトプラグ４２の酸化が抑制される。したがって、第１の酸化物半導体層１０とコンタクトプラグ４２との間のコンタクト抵抗の増加が抑制される。
以上、第６の実施形態によれば、熱処理後のコンタクト抵抗の増加が抑制され高い耐熱性を備えた半導体装置が実現される。
第１ないし第５の実施形態では、第２の酸化物半導体層２０及び第３の酸化物半導体層２２の両方が設けられるトランジスタを例に説明したが、第２の酸化物半導体層２０及び第３の酸化物半導体層２２のいずれか一方のみを設けるトランジスタとすることも可能である。
第１ないし第５の実施形態では、第１の酸化物半導体層１０が、インジウム及びガリウムを含む金属酸化物である場合を例に説明したが、第１の酸化物半導体層１０にその他の金属酸化物を適用することも可能である。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 第１の酸化物半導体層
１０ａ 第１の領域
１０ｂ 第２の領域
１０ｃ 第３の領域
１２ ゲート電極
１４ ゲート絶縁層
１６ ソース電極（第１の電極）
１８ ドレイン電極（第２の電極）
２０ 第２の酸化物半導体層
２２ 第３の酸化物半導体層
４２ コンタクトプラグ（導電層）
１００ トランジスタ（半導体装置）
２００ トランジスタ（半導体装置）
２０１ キャパシタ
３００ トランジスタ（半導体装置）
４００ 半導体メモリ（半導体記憶装置）
ＢＬｘ ビット線（第１の配線）
ＭＣ１ 第１のメモリセル（メモリセル）
ＷＬｘ ワード線（第２の配線）

Claims (19)

  1. 第１の領域と、第２の領域と、前記第１の領域と前記第２の領域との間の第３の領域と、を有する第１の酸化物半導体層と、
    ゲート電極と、
    前記第３の領域と前記ゲート電極との間に設けられたゲート絶縁層と、
    前記第１の領域に電気的に接続された第１の電極と、
    前記第２の領域に電気的に接続された第２の電極と、
    前記第１の領域と前記第１の電極との間、及び、前記第２の領域と前記第２の電極との間の少なくとも一方に設けられ、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び、亜鉛（Ｚｎ）を含み、インジウム、アルミニウム、及び、亜鉛の総和に対するアルミニウムの原子比が８％以上２３％以下であり、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比が４５％以下である第２の酸化物半導体層と、
    を備える半導体装置。
  2. 前記第１の領域と前記第１の電極との間、及び、前記第２の領域と前記第２の電極との間の他方に設けられ、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び、亜鉛（Ｚｎ）を含み、インジウム、アルミニウム、及び、亜鉛の総和に対するアルミニウムの原子比が８％以上２３％以下であり、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比が４５％以下である第３の酸化物半導体層を、更に備える請求項１記載の半導体装置。
  3. 前記第１の酸化物半導体層は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び、亜鉛（Ｚｎ）を含む請求項１又は請求項２記載の半導体装置。
  4. 前記第１の酸化物半導体層はインジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び、亜鉛（Ｚｎ）を含み、インジウム、アルミニウム、及び、亜鉛の総和に対するアルミニウムの原子比が８％以上２３％以下であり、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比が７０％以下である請求項１又は請求項２記載の半導体装置。
  5. 前記ゲート電極は、前記第１の酸化物半導体層を囲む請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記第２の酸化物半導体層のインジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比が３５％以上である請求項１ないし請求項５いずれか一項記載の半導体装置。
  7. 前記第１の領域、及び、前記第２の領域はｎ型半導体である請求項１ないし請求項６いずれか一項記載の半導体装置。
  8. 前記第２の酸化物半導体層が前記第１の領域と前記第１の電極との間に設けられた場合、前記ゲート電極と前記第１の電極との間の距離が３０ｎｍ以上であり、
    前記第２の酸化物半導体層が前記第２の領域と前記第２の電極との間に設けられた場合、前記ゲート電極と前記第２の電極との間の距離が３０ｎｍ以上である請求項１ないし請求項７いずれか一項記載の半導体装置。
  9. 第１の方向に延びる第１の配線と、
    前記第１の方向と交差する第２の方向に延びる第２の配線と、
    メモリセルと、を備え、
    前記メモリセルは、
    前記第１の配線に電気的に接続された第１の領域と、第２の領域と、前記第１の領域と前記第２の領域との間の第３の領域と、を有する第１の酸化物半導体層と、
    前記第１の酸化物半導体層を囲み、前記第２の配線に電気的に接続されたゲート電極と、
    前記第１の酸化物半導体層と前記ゲート電極との間に設けられたゲート絶縁層と、
    前記第２の領域に電気的に接続されたキャパシタと、
    前記第１の領域と前記第１の配線との間、及び、前記第２の領域と前記キャパシタとの間の少なくとも一方に設けられ、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び、亜鉛（Ｚｎ）を含み、インジウム、アルミニウム、及び、亜鉛の総和に対するアルミニウムの原子比が８％以上２３％以下であり、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比が４５％以下である第２の酸化物半導体層と、を有する半導体記憶装置。
  10. 前記第１の領域と前記第１の配線との間、及び、前記第２の領域と前記キャパシタとの間の他方に設けられ、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び、亜鉛（Ｚｎ）を含み、インジウム、アルミニウム、及び、亜鉛の総和に対するアルミニウムの原子比が８％以上２３％以下であり、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比が４５％以下である第３の酸化物半導体層を、更に備える請求項９記載の半導体記憶装置。
  11. 前記第１の酸化物半導体層は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び、亜鉛（Ｚｎ）を含む請求項９又は請求項１０記載の半導体記憶装置。
  12. 前記第１の酸化物半導体層はインジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び、亜鉛（Ｚｎ）を含み、インジウム、アルミニウム、及び、亜鉛の総和に対するアルミニウムの原子比が８％以上２３％以下であり、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比が７０％以下である請求項９又は請求項１０記載の半導体記憶装置。
  13. 前記第２の酸化物半導体層のインジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比が３５％以上である請求項９ないし請求項１２いずれか一項記載の半導体記憶装置。
  14. 前記第１の領域、及び、前記第２の領域はｎ型半導体である請求項９ないし請求項１３いずれか一項記載の半導体記憶装置。
  15. 前記第２の酸化物半導体層が前記第１の領域と前記第１の配線との間に設けられた場合、前記ゲート電極と前記第１の配線との間の距離が３０ｎｍ以上である請求項９ないし請求項１４いずれか一項記載の半導体記憶装置。
  16. 第１の酸化物半導体層と、
    導電層と、
    前記第１の酸化物半導体層と前記導電層との間に設けられ、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び、亜鉛（Ｚｎ）を含み、インジウム、アルミニウム、及び、亜鉛の総和に対するアルミニウムの原子比が８％以上２３％以下であり、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比が４５％以下である第２の酸化物半導体層と、
    を備える半導体装置。
  17. 前記第１の酸化物半導体層は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び、亜鉛（Ｚｎ）を含む請求項１６記載の半導体記憶装置。
  18. 前記第１の酸化物半導体層はインジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び、亜鉛（Ｚｎ）を含み、インジウム、アルミニウム、及び、亜鉛の総和に対するアルミニウムの原子比が８％以上２３％以下であり、インジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比が７０％以下である請求項１６記載の半導体記憶装置。
  19. 前記第２の酸化物半導体層のインジウム、アルミニウム、及び、亜鉛の総和に対するインジウムの原子比が３５％以上である請求項１６ないし請求項１８いずれか一項記載の半導体記憶装置。
JP2020019361A 2020-02-07 2020-02-07 半導体装置及び半導体記憶装置 Active JP7387475B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020019361A JP7387475B2 (ja) 2020-02-07 2020-02-07 半導体装置及び半導体記憶装置
TW109123549A TWI765295B (zh) 2020-02-07 2020-07-13 半導體裝置及半導體記憶裝置
CN202010699668.5A CN113257923A (zh) 2020-02-07 2020-07-20 半导体装置及半导体存储装置
US17/001,208 US11374130B2 (en) 2020-02-07 2020-08-24 Semiconductor device and semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020019361A JP7387475B2 (ja) 2020-02-07 2020-02-07 半導体装置及び半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2021125615A true JP2021125615A (ja) 2021-08-30
JP7387475B2 JP7387475B2 (ja) 2023-11-28

Family

ID=77176941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020019361A Active JP7387475B2 (ja) 2020-02-07 2020-02-07 半導体装置及び半導体記憶装置

Country Status (4)

Country Link
US (1) US11374130B2 (ja)
JP (1) JP7387475B2 (ja)
CN (1) CN113257923A (ja)
TW (1) TWI765295B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023136275A (ja) * 2022-03-16 2023-09-29 キオクシア株式会社 半導体装置及び半導体記憶装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100295042A1 (en) 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP5258475B2 (ja) 2008-09-22 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011030582A1 (ja) 2009-09-11 2011-03-17 シャープ株式会社 酸化物半導体、薄膜トランジスタ及び表示装置
KR101799265B1 (ko) * 2009-11-13 2017-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011062057A1 (en) 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5929911B2 (ja) 2011-06-15 2016-06-08 住友電気工業株式会社 導電性酸化物およびその製造方法ならびに酸化物半導体膜
TWI595565B (zh) 2011-06-17 2017-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN103765596B (zh) 2011-08-11 2018-07-13 出光兴产株式会社 薄膜晶体管
TW201901972A (zh) * 2012-01-26 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP6006055B2 (ja) * 2012-09-07 2016-10-12 出光興産株式会社 スパッタリングターゲット
TWI591197B (zh) 2012-11-08 2017-07-11 Idemitsu Kosan Co Sputtering target
KR102248765B1 (ko) * 2012-11-30 2021-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102210298B1 (ko) * 2013-05-09 2021-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6444135B2 (ja) 2013-11-01 2018-12-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TWI665778B (zh) * 2014-02-05 2019-07-11 日商半導體能源研究所股份有限公司 半導體裝置、模組及電子裝置
KR20230141954A (ko) 2015-02-12 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP6400536B2 (ja) 2015-08-04 2018-10-03 東芝メモリ株式会社 半導体記憶装置
DE112015007226T5 (de) * 2015-12-23 2018-09-13 Intel Corporation Fertigung von nicht-planaren IGZO-Vorrichtungen für eine verbesserte Elektrostatik
JP6538598B2 (ja) 2016-03-16 2019-07-03 株式会社東芝 トランジスタ及び半導体記憶装置
TWI720097B (zh) 2016-07-11 2021-03-01 日商半導體能源硏究所股份有限公司 濺射靶材及濺射靶材的製造方法
TWI811761B (zh) 2016-07-11 2023-08-11 日商半導體能源研究所股份有限公司 金屬氧化物及半導體裝置
JP2020198343A (ja) 2019-05-31 2020-12-10 キオクシア株式会社 半導体装置及び半導体記憶装置

Also Published As

Publication number Publication date
US20210249540A1 (en) 2021-08-12
US11374130B2 (en) 2022-06-28
CN113257923A (zh) 2021-08-13
JP7387475B2 (ja) 2023-11-28
TW202131457A (zh) 2021-08-16
TWI765295B (zh) 2022-05-21

Similar Documents

Publication Publication Date Title
US11942545B2 (en) Semiconductor memory device
US11349033B2 (en) Semiconductor device and semiconductor memory device
TWI737085B (zh) 半導體裝置及半導體記憶裝置
US11769810B2 (en) Semiconductor device and semiconductor memory device
JP7387475B2 (ja) 半導体装置及び半導体記憶装置
US11978807B2 (en) Semiconductor device and semiconductor memory device
US20220302120A1 (en) Semiconductor device and semiconductor memory device
US20230088864A1 (en) Semiconductor memory device
US20230200050A1 (en) Semiconductor device and semiconductor memory device
US20230090044A1 (en) Semiconductor device, semiconductor memory device, and method for manufacturing semiconductor device
TWI830322B (zh) 半導體裝置及半導體記憶裝置
JP2023045215A (ja) 半導体装置及び半導体記憶装置
JP2023090214A (ja) 半導体装置、半導体記憶装置、及び半導体装置の製造方法
CN115117173A (zh) 半导体装置及半导体存储装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231115

R151 Written notification of patent or utility model registration

Ref document number: 7387475

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151