TW202131457A - 半導體裝置及半導體記憶裝置 - Google Patents

半導體裝置及半導體記憶裝置 Download PDF

Info

Publication number
TW202131457A
TW202131457A TW109123549A TW109123549A TW202131457A TW 202131457 A TW202131457 A TW 202131457A TW 109123549 A TW109123549 A TW 109123549A TW 109123549 A TW109123549 A TW 109123549A TW 202131457 A TW202131457 A TW 202131457A
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor layer
indium
region
aluminum
Prior art date
Application number
TW109123549A
Other languages
English (en)
Other versions
TWI765295B (zh
Inventor
服部繁樹
上田知正
池田圭司
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202131457A publication Critical patent/TW202131457A/zh
Application granted granted Critical
Publication of TWI765295B publication Critical patent/TWI765295B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明係關於一種半導體裝置及半導體記憶裝置。根據一個實施方式，實施方式之半導體裝置具備：第1氧化物半導體層，其具有第1區域、第2區域、及第1區域與第2區域之間之第3區域；閘極電極；閘極絕緣層，其設置於第3區域與閘極電極之間；第1電極，其與第1區域電性連接；第2電極，其與第2區域電性連接；及第2氧化物半導體層，其設置於第1區域與第1電極之間、及第2區域與第2電極之間中至少一處，包含銦(In)、鋁(Al)及鋅(Zn)，且鋁相對於銦、鋁及鋅之總和之原子比為8%以上23%以下，銦相對於銦、鋁及鋅之總和之原子比為45%以下。

Description

半導體裝置及半導體記憶裝置
本發明之實施方式係關於一種半導體裝置及半導體記憶裝置。
於氧化物半導體層形成有通道之氧化物半導體電晶體具備切斷動作時通道漏電流極小之優異特性。因此，例如，正探討將氧化物半導體電晶體應用於動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)之記憶單元之開關電晶體。
例如，將氧化物半導體電晶體應用於記憶單元之開關電晶體之情形時，氧化物半導體電晶體會經歷伴隨於記憶單元或配線之形成之熱處理。因此，期待實現即使經過熱處理，特性之變動亦較少，耐熱性較高之氧化物半導體電晶體。
本發明提供一種耐熱性較高之半導體裝置。
實施方式之半導體裝置具備：第1氧化物半導體層，其具有第1區域、第2區域、及上述第1區域與上述第2區域之間之第3區域；閘極電極；閘極絕緣層，其設置於上述第3區域與上述閘極電極之間；第1電極，其與上述第1區域電性連接；第2電極，其與上述第2區域電性連接；及第2氧化物半導體層，其設置於上述第1區域與上述第1電極之間、及上述第2區域與上述第2電極之間中至少一處，包含銦(In)、鋁(Al)及鋅(Zn)，且鋁相對於銦、鋁及鋅之總和之原子比為8%以上23%以下，銦相對於銦、鋁及鋅之總和之原子比為45%以下。
以下，參照圖式對本發明之實施方式進行說明。再者，於以下說明中，對相同或類似之構件等標註相同之符號，且對於曾說明過一次之構件等會適當省略其說明。
又，本說明書中，為了方便起見，有時會使用「上」或「下」之類之詞語。「上」或「下」歸根到底僅為表示圖式內之相對位置關係之詞語，而非規定相對於重力之位置關係之詞語。
關於構成本說明書中之半導體裝置及半導體記憶裝置之構件，其化學組成之定性分析及定量分析可採用例如二次離子質譜分析法(Secondary Ion Mass Spectrometry：SIMS)、能量分散型X射線光譜法(Energy Dispersive X-ray Spectroscopy：EDX)、拉塞福背向散射分析法(Rutherford Back-Scattering Spectroscopy：RBS)而進行。又，對於構成半導體裝置之構件之厚度、構件之間之距離等之測定，可使用例如透射型電子顯微鏡(Transmission Electron Microscope：TEM)。
(第1實施方式)  第1實施方式之半導體裝置具備：第1氧化物半導體層，其具有第1區域、第2區域、及第1區域與第2區域之間之第3區域；閘極電極；閘極絕緣層，其設置於第3區域與閘極電極之間；第1電極，其與第1區域電性連接；第2電極，其與第2區域電性連接；及第2氧化物半導體層，其設置於第1區域與第1電極之間、及第2區域與第2電極之間中至少一處，包含銦(In)、鋁(Al)及鋅(Zn)，且鋁相對於銦、鋁及鋅之總和之原子比為8%以上23%以下，銦相對於銦、鋁及鋅之總和之原子比為45%以下。
圖1係第1實施方式之半導體裝置之模式剖視圖。
第1實施方式之半導體裝置為電晶體100。電晶體100係於氧化物半導體層形成有通道之氧化物半導體電晶體。電晶體100係於形成有通道之氧化物半導體層之下側設置有閘極電極，於上側設置有源極電極及汲極電極之所謂底閘極型電晶體。
電晶體100具備第1氧化物半導體層10、閘極電極12、閘極絕緣層14、源極電極16、汲極電極18、第2氧化物半導體層20、第3氧化物半導體層22、第1絕緣層24、第2絕緣層26。源極電極16係第1電極之一例。汲極電極18係第2電極之一例。
第1氧化物半導體層10具有第1區域10a、第2區域10b及第3區域10c。
電晶體100之接通動作時，於第1氧化物半導體層10形成將成為電流路徑之通道。將通道之中電子流通之方向稱為通道長度方向。圖1中以雙向箭頭表示通道長度方向。
第1氧化物半導體層10係氧化物半導體。第1氧化物半導體層10係金屬氧化物。第1氧化物半導體層10例如為非晶體。
第1氧化物半導體層10包含例如銦(In)、鎵(Ga)及鋅(Zn)。第1氧化物半導體層10之中包含之金屬元素當中，銦、鎵及鋅之總和之原子比例如為90%以上。又，第1氧化物半導體層10之中包含之氧以外之元素當中，銦、鎵及鋅之總和之原子比例如為90%以上。例如，第1氧化物半導體層10之中，氧以外之元素當中不存在具有比銦、鎵及鋅任一者大之原子比的元素。
第1氧化物半導體層10具有第1區域10a、第2區域10b及第3區域10c。第3區域10c之至少一部分設置於第1區域10a與第2區域10b之間。
第1區域10a作為電晶體100之源極區域發揮作用，第2區域10b作為電晶體100之汲極區域發揮作用。又，電晶體100之接通動作時，於第3區域10c形成通道。
第1區域10a與第2區域10b例如為n型半導體。第1區域10a之氧缺陷濃度、及第2區域10b之氧缺陷濃度高於例如第3區域10c之氧缺陷濃度。第1氧化物半導體層10之中之氧缺陷作為供體發揮作用。
第1區域10a之n型載子濃度、及第2區域10b之n型載子濃度高於例如第3區域10c之n型載子濃度。第1區域10a之電阻、及第2區域10b之電阻低於例如第3區域10c之電阻。
第1氧化物半導體層10之厚度例如為10 nm以上100 nm以下。
第1氧化物半導體層10採用例如原子層沈積法(Atomic Layer Deposition法：ALD法)而形成。
閘極電極12設置於第1氧化物半導體層10之下側。閘極電極12例如為金屬、金屬化合物或半導體。閘極電極12例如為鎢(W)。閘極電極12之閘極長度例如為20 nm以上100 nm以下。
閘極絕緣層14設置於第1氧化物半導體層10與閘極電極12之間。閘極絕緣層14設置於第3區域10c與閘極電極12之間。
閘極絕緣層14例如為氧化物或氮氧化物。閘極絕緣層14例如為氧化矽或氧化鋁。閘極絕緣層14之厚度例如為2 nm以上10 nm以下。
再者，亦可於第1氧化物半導體層10與閘極絕緣層14之間設置材料與閘極絕緣層14不同之未圖示之氧化物層。
源極電極16設置於第1氧化物半導體層10之上側。第1氧化物半導體層10隔於閘極電極12與源極電極16之間。
源極電極16設置於第1區域10a之上側。源極電極16與第1區域10a電性連接。
源極電極16例如為金屬或金屬化合物。源極電極16例如為鎢(W)。
汲極電極18設置於第1氧化物半導體層10之上側。第1氧化物半導體層10隔於閘極電極12與汲極電極18之間。
汲極電極18設置於第2區域10b之上側。汲極電極18與第2區域10b電性連接。
汲極電極18例如為金屬或金屬化合物。源極電極16例如為鎢(W)。
第2氧化物半導體層20設置於第1氧化物半導體層10與源極電極16之間。第2氧化物半導體層20設置於第1區域10a與源極電極16之間。第2氧化物半導體層20與第1氧化物半導體層10相接。
第2氧化物半導體層20係氧化物半導體。第2氧化物半導體層20係金屬氧化物。第2氧化物半導體層20例如為非晶體。
第2氧化物半導體層20包含銦(In)、鋁(Al)及鋅(Zn)。第2氧化物半導體層20係包含銦(In)、鋁(Al)及鋅(Zn)之氧化物。
第2氧化物半導體層20中，鋁相對於銦、鋁及鋅之總和之原子比為8%以上23%以下。即，第2氧化物半導體層20中，以Al/(In＋Al＋Zn)表達之原子比為8%以上23%以下。
第2氧化物半導體層20中，銦相對於銦、鋁及鋅之總和之原子比為45%以下。即，第2氧化物半導體層20中，以In/(In＋Al＋Zn)表達之原子比為45%以下。
第2氧化物半導體層20中，銦相對於銦、鋁及鋅之總和之原子比例如為1%以上。即，第2氧化物半導體層20中，以In/(In＋Al＋Zn)表達之原子比為1%以上。
第2氧化物半導體層20之中包含之金屬元素當中，銦、鋁及鋅之總和之原子比例如為90%以上。又，第2氧化物半導體層20之中包含之氧以外之元素當中，銦、鋁及鋅之總和之原子比例如為90%以上。例如，第2氧化物半導體層20之中，氧以外之元素當中不存在具有比銦、鋁及鋅任一者大之原子比的元素。
又，第2氧化物半導體層20之中包含之金屬元素當中，鎵(Ga)、錫(Sn)及鈦(Ti)各自之原子比均未達例如10%。
第3氧化物半導體層22設置於第1氧化物半導體層10與汲極電極18之間。第3氧化物半導體層22設置於第2區域10b與汲極電極18之間。第3氧化物半導體層22與第1氧化物半導體層10相接。
第3氧化物半導體層22係氧化物半導體。第3氧化物半導體層22係金屬氧化物。第3氧化物半導體層22例如為非晶體。
第3氧化物半導體層22包含銦(In)、鋁(Al)及鋅(Zn)。第3氧化物半導體層22係包含銦(In)、鋁(Al)及鋅(Zn)之氧化物。
第3氧化物半導體層22中，鋁相對於銦、鋁及鋅之總和之原子比為8%以上23%以下。即，以Al/(In＋Al＋Zn)表達之原子比為8%以上23%以下。
第3氧化物半導體層22中，銦相對於銦、鋁及鋅之總和之原子比為45%以下。即，第3氧化物半導體層22中，以In/(In＋Al＋Zn)表達之原子比為45%以下。
第3氧化物半導體層22中，銦相對於銦、鋁及鋅之總和之原子比例如為1%以上。即，第3氧化物半導體層22中，以In/(In＋Al＋Zn)表達之原子比為1%以上。
第3氧化物半導體層22之中包含之金屬元素當中，銦、鋁及鋅之總和之原子比例如為90%以上。又，第3氧化物半導體層22之中包含之氧以外之元素當中，銦、鋁及鋅之總和之原子比例如為90%以上。例如，第3氧化物半導體層22之中，氧以外之元素當中不存在具有比銦、鋁及鋅任一者大之原子比的元素。
又，第3氧化物半導體層22之中包含之金屬元素當中，鎵(Ga)、錫(Sn)及鈦(Ti)各自之原子比均小於例如10%。
圖2係表示第1實施方式之半導體裝置之第2氧化物半導體層及第3氧化物半導體層的化學組成範圍之圖。圖2係三角圖。圖2中帶有影線之區域為第2氧化物半導體層20及第3氧化物半導體層22之化學組成範圍。
圖2中帶有影線之區域內，鋁相對於銦、鋁及鋅之總和之原子比為8%以上23%以下。即，以Al/(In＋Al＋Zn)表達之原子比為8%以上23%以下。又，圖2中帶有影線之區域內，銦相對於銦、鋁及鋅之總和之原子比為45%以下。即，以In/(In＋Al＋Zn)表達之原子比為45%以下。
將閘極電極12與源極電極16之間之通道長度方向之距離(圖1中之d1)、及閘極電極12與汲極電極18之間之通道長度方向之距離(圖1中之d2)稱為閘極偏移距離。閘極偏移距離d1例如為30 nm以上。閘極偏移距離d2例如為30 nm以上。
第1絕緣層24設置於第1氧化物半導體層10之下側。第1絕緣層24例如為氧化物、氮化物或氮氧化物。第1絕緣層24例如為氧化矽、氮化矽或氮氧化矽。
第2絕緣層26設置於第1氧化物半導體層10之上側。第2絕緣層26設置於源極電極16與汲極電極18之間。
第2絕緣層26將源極電極16與汲極電極18電性分離。第2絕緣層26例如為氧化物、氮化物或氮氧化物。第2絕緣層26例如為氧化矽、氮化矽或氮氧化矽。
以下，對第1實施方式之半導體裝置之作用及效果進行說明。
圖3係比較例之半導體裝置之模式剖視圖。比較例之半導體裝置為電晶體800。電晶體800係於氧化物半導體形成有通道之氧化物半導體電晶體。電晶體800係於形成有通道之氧化物半導體層之下側設置有閘極電極，於上側設置有源極電極及汲極電極之底閘極型電晶體。
電晶體800具備第1氧化物半導體層10、閘極電極12、閘極絕緣層14、源極電極16、汲極電極18、第1絕緣層24、第2絕緣層26、金屬氧化物層30。源極電極16係第1電極之一例。汲極電極18係第2電極之一例。
第1氧化物半導體層10具有第1區域10a、第2區域10b及第3區域10c。
電晶體800於不具備第2氧化物半導體層20及第3氧化物半導體層22此方面，與第1實施方式之電晶體100不同。又。電晶體800於具備金屬氧化物層30此方面，與第1實施方式之電晶體100不同。
金屬氧化物層30係藉由在第1氧化物半導體層10之上形成源極電極16及汲極電極18後所實施之熱處理而形成。即，藉由第1氧化物半導體層10中包含之氧被源極電極16及汲極電極18吸收，使構成源極電極16及汲極電極18之金屬氧化而形成。
形成金屬氧化物層30會使第1氧化物半導體層10與源極電極16之間之接觸電阻、及第1氧化物半導體層10與汲極電極18之間之接觸電阻增加。因此，會發生電晶體800之寄生電阻增加，電晶體800之接通電流減少之問題。
又，第1氧化物半導體層10之第1區域10a及第2區域10b係藉由形成源極電極16及汲極電極18後所實施之熱處理，使氧被源極電極16及汲極電極18吸收而形成。即，藉由第1氧化物半導體層10中包含之氧被源極電極16及汲極電極18吸收，而使第1氧化物半導體層10產生氧缺陷。藉由產生氧缺陷，而形成n型載子濃度較高且電阻較低之第1區域10a及第2區域10b。
第1區域10a藉由熱處理，自源極電極16向閘極電極18橫向延展。又，第2區域10b藉由熱處理，自汲極電極18向閘極電極18橫向延展。
於電晶體800中，第1區域10a與第2區域10b之間之距離成為通道長度。若第1區域10a與第2區域10b之間之距離變短，則電晶體800之通道長度變短。若電晶體800之通道長度過短，便會發生電晶體800之閾值電壓降低或截止漏電流增加之現象，因此不佳。
故而，較佳為於閘極電極12與源極電極16之間設置特定之閘極偏移距離d1。又，較佳為於閘極電極12與汲極電極18之間設置特定之閘極偏移距離d2。
於被源極電極16及汲極電極18吸收之氧較少之情形時，第1區域10a及第2區域10b之通道長度方向之延展量減少。因此，閘極電極12與第1區域10a之間之間隔距離(圖3中之d3)增加。又，閘極電極12與第2區域10b之間之間隔距離(圖3中之d4)增加。
間隔距離d3及間隔距離d4變大會使電晶體800之寄生電阻增加。因此，會發生電晶體800之接通電流減少之問題。
第1實施方式之電晶體100於第1氧化物半導體層10與源極電極16之間具備第2氧化物半導體層20，於第1氧化物半導體層10與汲極電極18之間具備第3氧化物半導體層22。藉由具備第2氧化物半導體層20與第3氧化物半導體層22，源極電極16及汲極電極18之氧化得到抑制。
因此，藉由具備第2氧化物半導體層20與第3氧化物半導體層22，第1氧化物半導體層10與源極電極16之間之接觸電阻、及第1氧化物半導體層10與汲極電極18之間之接觸電阻之增加得到抑制。藉此，電晶體100之接通電流之減少得到抑制。
圖4係第1實施方式之半導體裝置之作用及效果之說明圖。圖4係表示形成電晶體後之氮退火溫度與接觸電阻之關係之圖。圖中，圓形表示第1實施方式之情形，三角形表示比較例之情形。
於第1實施方式之情形時，第2氧化物半導體層20及第3氧化物半導體層22之化學組成係使用圖2中之點X之化學組成。
如圖4所示，於比較例之情形時，藉由400℃以上之氮退火，接觸電阻上升。而另一方面，於第1實施方式之情形時，即使進行400℃以上之氮退火，接觸電阻亦不見變化。因此，第1實施方式之電晶體100中，即使實施熱處理，接觸電阻亦不增加，具備較高之耐熱性。
第1實施方式之電晶體100於第1氧化物半導體層10與源極電極16之間具備第2氧化物半導體層20，於第1氧化物半導體層10與汲極電極18之間具備第3氧化物半導體層22。藉由具備第2氧化物半導體層20與第3氧化物半導體層22，第1區域10a及第2區域10b之通道長度方向之延展量增加。因此，閘極電極12與第1區域10a之間之間隔距離減少。又，閘極電極12與第2區域10b之間之間隔距離減少。
藉由間隔距離變小，電晶體100之寄生電阻減少。因此，第1實施方式之電晶體100之接通電流之減少得到抑制。
圖5係第1實施方式之半導體裝置之作用及效果之說明圖。圖5係表示使電晶體之閘極偏移距離發生了變化之情形時電晶體之接通電流之圖。圖中，圓形表示第1實施方式之情形，三角形表示比較例之情形。
於第1實施方式之情形時，第2氧化物半導體層20及第3氧化物半導體層22之化學組成係使用圖2中之點X之化學組成。
電晶體之接通電流係於形成電晶體後且進行320℃之氮退火後加以測定。閘極偏移距離為負之情形係表示閘極電極12與源極電極16或閘極電極12與汲極電極18於通道長度方向上分離而非重疊之情形。
由圖5可知，於相同之閘極偏移距離下進行比較時，第1實施方式之情形相較於比較例之情形，接通電流降低。認為其原因在於，於第1實施方式之情形時，第1區域10a及第2區域10b之通道長度方向之延展量較大，電晶體之寄生電阻降低。
第2氧化物半導體層20及第3氧化物半導體層22中，鋁相對於銦、鋁及鋅之總和之原子比為8%以上23%以下。又，銦相對於銦、鋁及鋅之總和之原子比為45%以下。
上述化學組成範圍內之金屬氧化物之透氧性較低。因為上述化學組成範圍內之金屬氧化物之透氧性較低，故而藉由將其隔於第1氧化物半導體層10與源極電極16之間、及第1氧化物半導體層10與汲極電極18之間，能抑制源極電極16及汲極電極18之氧化。
尤其是，藉由使第2氧化物半導體層20及第3氧化物半導體層22中銦相對於銦、鋁及鋅之總和之原子比為45%以下，構成第2氧化物半導體層20及第3氧化物半導體層22之金屬氧化物之結晶化得到抑制。藉由金屬氧化物之結晶化得到抑制，其透氧性變低。
又，上述化學組成範圍內之金屬氧化物之吸氧能力較高。上述化學組成範圍內之金屬氧化物因為吸氧能力較高，故而會自第1氧化物半導體層10吸收大量氧。因此，第1區域10a及第2區域10b之通道長度方向之延展量增加。
自降低透氧性，提高吸氧能力之觀點而言，第2氧化物半導體層20及第3氧化物半導體層22中，銦相對於銦、鋁及鋅之總和之原子比較佳為1%以上，更佳為35%以上。
自容易製造電晶體100之觀點而言，閘極電極12與源極電極16之間之距離、及閘極電極12與汲極電極18之間之距離較佳為30 nm以上。
以上，根據第1實施方式，實現熱處理後之接觸電阻之增加得到抑制而具備較高耐熱性之氧化物半導體電晶體。又，根據第1實施方式，實現具備較低寄生電阻之氧化物半導體電晶體。
(第2實施方式)  第2實施方式之半導體裝置於第1氧化物半導體層包含銦(In)、鋁(Al)及鋅(Zn)，且鋁相對於銦、鋁及鋅之總和之原子比為8%以上23%以下，銦相對於銦、鋁及鋅之總和之原子比為70%以下此等方面，與第1實施方式之半導體裝置不同。以下，對於與第1實施方式重複之內容會省略一部分記述。
圖6係表示第2實施方式之半導體裝置之第1氧化物半導體層的化學組成範圍之圖。圖6係三角圖。圖6中帶有影線之區域為第1氧化物半導體層10之化學組成範圍。
第2實施方式之電晶體之第1氧化物半導體層10包含銦(In)、鋁(Al)及鋅(Zn)，且鋁相對於銦、鋁及鋅之總和之原子比為8%以上23%以下。即，以Al/(In＋Al＋Zn)表達之原子比為8%以上23%以下。又，圖6中帶有影線之區域內，銦相對於銦、鋁及鋅之總和之原子比為70%以下。即，以In/(In＋Al＋Zn)表達之原子比為70%以下。
第1氧化物半導體層10之化學組成與第2氧化物半導體層20及第3氧化物半導體層22之化學組成不同。
第1氧化物半導體層10之中包含之金屬元素當中，銦、鋁及鋅之總和之原子比例如為90%以上。又，第1氧化物半導體層10之中包含之氧以外之元素當中，銦、鋁及鋅之總和之原子比例如為90%以上。例如，第1氧化物半導體層10之中，氧以外之元素當中不存在具有比銦、鋁及鋅任一者大之原子比的元素。
又，第1氧化物半導體層10之中包含之金屬元素當中，鎵(Ga)、錫(Sn)及鈦(Ti)各自之原子比分別小於例如10%。
若形成氧化物半導體電晶體後實施熱處理，則有例如閾值電壓發生變動之虞。閾值電壓之變動認為係由構成形成有通道之氧化物半導體層之金屬氧化物中之氧與金屬元素解離而導致。換言之，認為係因為於構成形成有通道之氧化物半導體層之金屬氧化物中形成氧缺陷，而導致閾值電壓發生變動。期待實現即使經過熱處理，閾值電壓之變動亦少、耐熱性亦高之氧化物半導體電晶體。
將圖6所示之化學組成範圍內之金屬氧化物應用於第1氧化物半導體層10之情形時，能實現即使經過熱處理，閾值電壓之變動亦較少，耐熱性較高之氧化物半導體電晶體。又，能實現移動度較高之氧化物半導體電晶體。
自提高電晶體之耐熱性之觀點而言，第1氧化物半導體層10中，鋁相對於銦、鋁及鋅之總和之原子比較佳為10%以上20%以下，更佳為11%以上15%以下。
自提高電晶體之移動度之觀點而言，第1氧化物半導體層10中包含之銦相對於銦、鋁及鋅之總和之原子比較佳為39%以上。自提高電晶體之移動度之觀點而言，第1氧化物半導體層10中包含之銦相對於銦、鋁及鋅之總和之原子比較佳為比第2氧化物半導體層20及第3氧化物半導體層22中包含之銦相對於銦、鋁及鋅之總和之原子比大。
自抑制第1氧化物半導體層10之結晶化，使電晶體之特性穩定之觀點而言，第1氧化物半導體層10中包含之銦相對於銦、鋁及鋅之總和之原子比較佳為45%以下，更佳為41%以下。
根據第2實施方式，與第1實施方式同樣地，實現熱處理後之接觸電阻之增加得到抑制而具備較高耐熱性之氧化物半導體電晶體。又，與第1實施方式同樣地，實現具備較低寄生電阻之氧化物半導體電晶體。又，實現熱處理後之閾值電壓之變動得到抑制而具備較高耐熱性之氧化物半導體電晶體。又，實現移動度較高之氧化物半導體電晶體。
(第3實施方式)  第3實施方式之半導體裝置在閘極電極位於第1氧化物半導體層之上側此方面，與第1實施方式之半導體裝置不同。以下，對於與第1實施方式重複之內容會省略一部分記述。
圖7係第3實施方式之半導體裝置之模式剖視圖。
第3實施方式之半導體裝置為電晶體200。電晶體200係於氧化物半導體層形成有通道之氧化物半導體電晶體。電晶體200係於形成有通道之氧化物半導體層之上側設置有閘極電極、源極電極及汲極電極之所謂頂閘極型電晶體。
電晶體200具備第1氧化物半導體層10、閘極電極12、閘極絕緣層14、源極電極16、汲極電極18、第2氧化物半導體層20、第3氧化物半導體層22、第1絕緣層24。源極電極16係第1電極之一例。汲極電極18係第2電極之一例。
第1氧化物半導體層10具有第1區域10a、第2區域10b及第3區域10c。
根據第3實施方式，與第1實施方式同樣地，實現熱處理後之接觸電阻之增加得到抑制而具備較高耐熱性之氧化物半導體電晶體。又，與第1實施方式同樣地，實現具備較低寄生電阻之氧化物半導體電晶體。
(第4實施方式)  第4實施方式之半導體裝置於閘極電極包圍第1氧化物半導體層此方面，與第1實施方式之半導體裝置不同。以下，對於與第1實施方式重複之內容會省略一部分記述。
圖8、圖9係第4實施方式之半導體裝置之模式剖視圖。圖9係圖8之AA'剖視圖。於圖8中，將水平方向稱為第1方向，將縱深方向稱為第2方向，將上下方向稱為第3方向。
第4實施方式之半導體裝置為電晶體300。電晶體300係於氧化物半導體形成有通道之氧化物半導體電晶體。電晶體300係閘極電極包圍形成有通道之氧化物半導體層而設置之所謂環繞式閘極電晶體(Surrounding Gate Transistor，SGT)。電晶體300係所謂之縱式電晶體。
電晶體300具備第1氧化物半導體層10、閘極電極12、閘極絕緣層14、源極電極16、汲極電極18、第2氧化物半導體層20、第3氧化物半導體層22、層間絕緣層32。源極電極16係第1電極之一例。汲極電極18係第2電極之一例。
第1氧化物半導體層10具有第1區域10a、第2區域10b及第3區域10c。
第1氧化物半導體層10設置於源極電極16與汲極電極18之間。電晶體300之接通動作時，於第1氧化物半導體層10形成成為電流路徑之通道。第1氧化物半導體層10沿著第3方向延伸。第1氧化物半導體層10為沿著第3方向延伸之柱狀。第1氧化物半導體層10例如為圓柱狀。
將通道之中電子流通之方向稱為通道長度方向。第3方向為電晶體300之通道長度方向。
第1氧化物半導體層10係氧化物半導體。第1氧化物半導體層10係金屬氧化物。第1氧化物半導體層10例如為非晶體。
第1氧化物半導體層10包含例如銦(In)、鎵(Ga)及鋅(Zn)。第1氧化物半導體層10之中包含之金屬元素當中，銦、鎵及鋅之總和之原子比例如為90%以上。又，第1氧化物半導體層10之中包含之氧以外之元素當中，銦、鎵及鋅之總和之原子比例如為90%以上。例如，第1氧化物半導體層10之中，氧以外之元素當中不存在具有比銦、鎵及鋅任一者大之原子比的元素。
第1氧化物半導體層10具有第1區域10a、第2區域10b及第3區域10c。第3區域10c設置於第1區域10a與第2區域10b之間。
第1區域10a作為電晶體300之源極區域發揮作用，第2區域10b作為電晶體300之汲極區域發揮作用。又，電晶體300之接通動作時，於第3區域10c形成通道。
第1區域10a與第2區域10b例如為n型半導體。第1區域10a之氧缺陷濃度、及第2區域10b之氧缺陷濃度高於例如第3區域10c之氧缺陷濃度。第1氧化物半導體層10之中之氧缺陷作為供體發揮作用。
第1區域10a之n型載子濃度、及第2區域10b之n型載子濃度高於例如第3區域10c之n型載子濃度。第1區域10a之電阻、及第2區域10b之電阻低於例如第3區域10c之電阻。
第1氧化物半導體層10之第1方向之寬度例如為20 nm以上100 nm以下。第1氧化物半導體層10之第3方向之長度例如為80 nm以上200 nm以下。
第1氧化物半導體層10採用例如原子層沈積法(Atomic Layer Deposition法：ALD法)而形成。
閘極電極12包圍第1氧化物半導體層10而設置。閘極電極12設置於第1氧化物半導體層10之周圍。
閘極電極12例如為金屬、金屬化合物或半導體。閘極電極12例如為鎢(W)。閘極電極12之閘極長度例如為20 nm以上100 nm以下。閘極電極12之閘極長度為閘極電極12之第3方向之長度。
閘極絕緣層14設置於第1氧化物半導體層10與閘極電極12之間。閘極絕緣層14包圍第1氧化物半導體層10而設置。閘極絕緣層14至少設置於第3區域10c與閘極電極12之間。
閘極絕緣層14例如為氧化物或氮氧化物。閘極絕緣層14例如為氧化矽或氧化鋁。閘極絕緣層14之厚度例如為2 nm以上10 nm以下。
再者，亦可於第1氧化物半導體層10與閘極絕緣層14之間設置材料與閘極絕緣層14不同之未圖示之氧化物層。
源極電極16設置於第1氧化物半導體層10之下側。源極電極16設置於第1區域10a之下側。源極電極16與第1區域10a電性連接。
源極電極16例如為金屬或金屬化合物。源極電極16例如為鎢(W)。
汲極電極18設置於第1氧化物半導體層10之上側。汲極電極18設置於第2區域10b之上側。汲極電極18與第2區域10b電性連接。
汲極電極18例如為金屬或金屬化合物。源極電極16例如為鎢(W)。
第2氧化物半導體層20設置於第1氧化物半導體層10與源極電極16之間。第2氧化物半導體層20設置於第1區域10a與源極電極16之間。第2氧化物半導體層20與第1氧化物半導體層10相接。
第2氧化物半導體層20係氧化物半導體。第2氧化物半導體層20係金屬氧化物。第2氧化物半導體層20例如為非晶體。
第2氧化物半導體層20包含銦(In)、鋁(Al)及鋅(Zn)。第2氧化物半導體層20係包含銦(In)、鋁(Al)及鋅(Zn)之氧化物。
第2氧化物半導體層20中，鋁相對於銦、鋁及鋅之總和之原子比為8%以上23%以下。即，第2氧化物半導體層20中，以Al/(In＋Al＋Zn)表達之原子比為8%以上23%以下。
第2氧化物半導體層20中，銦相對於銦、鋁及鋅之總和之原子比為45%以下。即，第2氧化物半導體層20中，以In/(In＋Al＋Zn)表達之原子比為45%以下。
第2氧化物半導體層20中，銦相對於銦、鋁及鋅之總和之原子比例如為1%以上。即，第2氧化物半導體層20中，以In/(In＋Al＋Zn)表達之原子比為1%以上。
第2氧化物半導體層20之中包含之金屬元素當中，銦、鋁及鋅之總和之原子比例如為90%以上。又，第2氧化物半導體層20之中包含之氧以外之元素當中，銦、鋁及鋅之總和之原子比例如為90%以上。例如，第2氧化物半導體層20之中，氧以外之元素當中不存在具有比銦、鋁及鋅任一者大之原子比的元素。
又，第2氧化物半導體層20之中包含之金屬元素當中，鎵(Ga)、錫(Sn)及鈦(Ti)各自之原子比均小於例如10%。
第3氧化物半導體層22設置於第1氧化物半導體層10與汲極電極18之間。第3氧化物半導體層22設置於第2區域10b與汲極電極18之間。第3氧化物半導體層22與第1氧化物半導體層10相接。
第3氧化物半導體層22係氧化物半導體。第3氧化物半導體層22係金屬氧化物。第3氧化物半導體層22例如為非晶體。
第3氧化物半導體層22包含銦(In)、鋁(Al)及鋅(Zn)。第3氧化物半導體層22係包含銦(In)、鋁(Al)及鋅(Zn)之氧化物。
第3氧化物半導體層22中，鋁相對於銦、鋁及鋅之總和之原子比為8%以上23%以下。即，以Al/(In＋Al＋Zn)表達之原子比為8%以上23%以下。
第3氧化物半導體層22中，銦相對於銦、鋁及鋅之總和之原子比為45%以下。即，第3氧化物半導體層22中，以In/(In＋Al＋Zn)表達之原子比為45%以下。
第3氧化物半導體層22中，銦相對於銦、鋁及鋅之總和之原子比例如為1%以上。即，第3氧化物半導體層22中，以In/(In＋Al＋Zn)表達之原子比為1%以上。
第3氧化物半導體層22之中包含之金屬元素當中，銦、鋁及鋅之總和之原子比例如為90%以上。又，第3氧化物半導體層22之中包含之氧以外之元素當中，銦、鋁及鋅之總和之原子比例如為90%以上。例如，第3氧化物半導體層22之中，氧以外之元素當中不存在具有比銦、鋁及鋅任一者大之原子比的元素。
又，第3氧化物半導體層22之中包含之金屬元素當中，鎵(Ga)、錫(Sn)及鈦(Ti)各自之原子比均小於例如10%。
將閘極電極12與源極電極16之間之通道長度方向之距離(圖8中之d5)、及閘極電極12與汲極電極18之間之通道長度方向之距離(圖8中之d6)稱為閘極偏移距離。閘極偏移距離d5例如為30 nm以上。閘極偏移距離d6例如為30 nm以上。
層間絕緣層32設置於閘極電極12、源極電極16及汲極電極18之周圍。層間絕緣層32例如為氧化物、氮化物或氮氧化物。層間絕緣層32例如為氧化矽、氮化矽或氮氧化矽。
圖10係比較例之半導體裝置之模式剖視圖。比較例之半導體裝置為電晶體900。電晶體900係於氧化物半導體形成有通道之氧化物半導體電晶體。電晶體900係閘極電極包圍形成有通道之氧化物半導體層而設置之所謂SGT。電晶體900係所謂之縱式電晶體。
電晶體900於不具備第2氧化物半導體層20及第3氧化物半導體層22此方面，與第4實施方式之電晶體300不同。又。電晶體900於具備金屬氧化物層30此方面，與第4實施方式之電晶體300不同。
金屬氧化物層30係藉由形成源極電極16及汲極電極18後所實施之熱處理而形成。即，藉由第1氧化物半導體層10中包含之氧被源極電極16及汲極電極18吸收，使構成源極電極16及汲極電極18之金屬氧化而形成。
形成金屬氧化物層30會使第1氧化物半導體層10與源極電極16之間之接觸電阻、及第1氧化物半導體層10與汲極電極18之間之接觸電阻增加。因此，會發生電晶體900之寄生電阻增加，電晶體900之接通電流減少之問題。
又，第1氧化物半導體層10之第1區域10a及第2區域10b係藉由形成源極電極16及汲極電極18後所實施之熱處理，使氧被源極電極16及汲極電極18吸收而形成。即，藉由第1氧化物半導體層10中包含之氧被源極電極16及汲極電極18吸收，而使第1氧化物半導體層10產生氧缺陷。藉由產生氧缺陷，而形成n型載子濃度較高且電阻較低之第1區域10a及第2區域10b。
於被源極電極16及汲極電極18吸收之氧較少之情形時，第1區域10a及第2區域10b之通道長度方向之延展量減少。因此，閘極電極12與第1區域10a之間之間隔距離(圖10中之d7)增加。又，閘極電極12與第2區域10b之間之間隔距離(圖10中之d8)增加。
間隔距離d7及間隔距離d8變大會使電晶體900之寄生電阻增加。因此，會發生電晶體900之接通電流減少之問題。
第4實施方式之電晶體300於第1氧化物半導體層10與源極電極16之間具備第2氧化物半導體層20，於第1氧化物半導體層10與汲極電極18之間具備第3氧化物半導體層22。第2氧化物半導體層20與第3氧化物半導體層22之透氧性較低。藉由具備第2氧化物半導體層20與第3氧化物半導體層22，源極電極16及汲極電極18之氧化得到抑制。
因此，第1氧化物半導體層10與源極電極16之間之接觸電阻、及第1氧化物半導體層10與汲極電極18之間之接觸電阻之增加得到抑制。藉此，電晶體300之接通電流之減少得到抑制。
第4實施方式之電晶體300於第1氧化物半導體層10與源極電極16之間具備第2氧化物半導體層20，於第1氧化物半導體層10與汲極電極18之間具備第3氧化物半導體層22。第2氧化物半導體層20與第3氧化物半導體層22之吸氧能力較高。藉由具備第2氧化物半導體層20與第3氧化物半導體層22，第1區域10a及第2區域10b之通道長度方向(第3方向)之延展量增加。因此，閘極電極12與第1區域10a之間之間隔距離減少。又，閘極電極12與第2區域10b之間之間隔距離減少。
藉由間隔距離變小，電晶體300之寄生電阻減少。因此，第4實施方式之電晶體300之接通電流之減少得到抑制。
以上，根據第4實施方式，與第1實施方式同樣地，實現熱處理後之接觸電阻之增加得到抑制而具備較高耐熱性之氧化物半導體電晶體。又，與第1實施方式同樣地，實現具備較低寄生電阻之氧化物半導體電晶體。又，根據第4實施方式，藉由採用SGT，能於每單位面積內以較高之密度配置電晶體。
(第5實施方式)  第5實施方式之半導體記憶裝置具備沿著第1方向延伸之第1配線、沿著與第1方向交叉之第2方向延伸之第2配線、及記憶單元，且記憶單元具備：第1氧化物半導體層，其具有與第1配線電性連接之第1區域、第2區域、及第1區域與第2區域之間之第3區域；閘極電極，其包圍第1氧化物半導體層，且與第2配線電性連接；閘極絕緣層，其設置於第1氧化物半導體層與閘極電極之間；電容器，其與第2區域電性連接；及第2氧化物半導體層，其設置於第1區域與第1配線之間、及第2區域與電容器之間中至少一處，包含銦(In)、鋁(Al)及鋅(Zn)，且鋁相對於銦、鋁及鋅之總和之原子比為8%以上23%以下，銦相對於銦、鋁及鋅之總和之原子比為45%以下。記憶單元具備與第4實施方式之半導體裝置之第2區域電性連接之電容器。以下，對於與第1至第4實施方式重複之內容會省略一部分記述。
第5實施方式之半導體記憶裝置為半導體記憶體400。第5實施方式之半導體記憶裝置係動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)。半導體記憶體400將第4實施方式之電晶體300用作DRAM之記憶單元之開關電晶體。
圖11係第5實施方式之半導體記憶裝置之方塊圖。
如圖11所示，半導體記憶體400具備記憶單元陣列210、字元線驅動器電路212、列解碼器電路214、感測放大器電路215、行解碼器電路217及控制電路221。
圖12、圖13係第5實施方式之半導體記憶裝置之記憶單元陣列之模式剖視圖。圖12係包含第1方向與第3方向之面之剖視圖，圖13係包含第2方向與第3方向之面之剖視圖。第1方向與第2方向交叉。第1方向與第2方向例如垂直。第3方向係與第1方向及第2方向垂直之方向。第3方向係與例如基板垂直之方向。
第5實施方式之記憶單元陣列210具備記憶單元立體配置之三維構造。圖12、圖13中以虛線包圍之區域分別表示1個記憶單元。
記憶單元陣列210具備矽基板250。
記憶單元陣列210於矽基板250之上，具備例如多根位元線BL與多根字元線WL。位元線BL沿著第1方向延長。字元線WL沿著第2方向延長。
位元線BL與字元線WL例如垂直交叉。位元線BL與字元線WL交叉之區域內配置有記憶單元。記憶單元中包含第1記憶單元MC1及第2記憶單元MC2。第1記憶單元MC1及第2記憶單元MC2係記憶單元之一例。
與第1記憶單元MC1及第2記憶單元MC2連接之位元線BL為位元線BLx。位元線BLx係第1配線之一例。與第1記憶單元MC1連接之字元線WL為字元線WLx。字元線WLx係第2配線之一例。
與第2記憶單元MC2連接之字元線WL為字元線WLy。字元線WLx設置於位元線BLx之一側。字元線WLy設置於位元線BLx之另一側。
記憶單元陣列210具有多根平板電極線PL。平板電極線PL與各記憶單元之平板電極72連接。
記憶單元陣列210為了各配線及各電極之電性分離而具備層間絕緣層260。
多根字元線WL與列解碼器電路214電性連接。多根位元線BL與感測放大器電路215電性連接。
列解碼器電路214具備根據所輸入之列位址信號而選擇字元線WL之功能。字元線驅動器電路212具備對列解碼器電路214所選擇之字元線WL施加特定電壓之功能。
行解碼器電路217具備根據所輸入之行位址信號而選擇位元線BL之功能。感測放大器電路215具備對行解碼器電路217所選擇之位元線BL施加特定電壓之功能。又，具備檢測位元線BL之電位並將其放大之功能。
控制電路221具備控制字元線驅動器電路212、列解碼器電路214、感測放大器電路215、行解碼器電路217及未圖示之其他電路之功能。
字元線驅動器電路212、列解碼器電路214、感測放大器電路215、行解碼器電路217、控制電路221等電路包含例如未圖示之電晶體或配線層。電晶體使用例如矽基板250而形成。
位元線BL及字元線WL例如為金屬。位元線BL及字元線WL例如為氮化鈦、鎢、或氮化鈦與鎢之積層構造。
圖14係第5實施方式之半導體記憶裝置之第1記憶單元之模式剖視圖。圖15係第5實施方式之半導體記憶裝置之第2記憶單元之模式剖視圖。
第1記憶單元MC1設置於矽基板250與位元線BLx之間。矽基板250與第2記憶單元MC2之間設置位元線BLx。
第1記憶單元MC1設置於位元線BLx之下側。第2記憶單元MC2設置於位元線BLx之上側。
第1記憶單元MC1設置於位元線BLx之一側。第2記憶單元MC2設置於位元線BLx之另一側。
第2記憶單元MC2具有將第1記憶單元MC1上下反轉而形成之構造。第1記憶單元MC1及第2記憶單元MC2分別具備電晶體300及電容器201。
電晶體300具備第1氧化物半導體層10、閘極電極12、閘極絕緣層14、源極電極16、汲極電極18、第2氧化物半導體層20、第3氧化物半導體層22。源極電極16係第1電極之一例。汲極電極18係第2電極之一例。電晶體300具備與第4實施方式之電晶體300相同之構成。
第1氧化物半導體層10具有第1區域10a、第2區域10b及第3區域10c。
電容器201具備單元電極71、平板電極72及電容器絕緣膜73。單元電極71及平板電極72例如為氮化鈦。又，電容器絕緣膜73具有例如氧化鋯、氧化鋁、氧化鋯之積層構造。
電容器201與第1記憶單元MC1及第2記憶單元MC2之第1氧化物半導體層10之一端電性連接。電容器201之單元電極71與汲極電極18連接。平板電極72與平板電極線PL連接。
源極電極16與位元線BL連接。閘極電極12與字元線WL連接。
再者，於圖12、圖13、圖14、圖15中，以位元線BL與源極電極16、及字元線WL與閘極電極12以相同之材料同時形成之情形為例進行了表示。位元線BL與源極電極16、及字元線WL與閘極電極12亦可分別以不同之材料各自形成。
第1記憶單元MC1之第1氧化物半導體層10之與連接有電容器201之端部為相反側之端部(另一端)電性連接有位元線BLx。第2記憶單元MC2之第1氧化物半導體層10之與連接有電容器201之端部為相反側之端部(另一端)電性連接有位元線BLx。
第1記憶單元MC1之閘極電極12上電性連接有字元線WLx。又，第2記憶單元MC2之閘極電極12上電性連接有字元線WLy。
為了藉由字元線WL與位元線BL之間之耦合來抑制半導體記憶體400之誤動作，較佳為字元線WL與位元線BL之間之距離(圖14中之da)較長。字元線WL與位元線BL之間之距離da較佳為30 nm以上。
又，為了藉由字元線WL與電容器201之間之耦合來抑制半導體記憶體400之誤動作，較佳為字元線WL與電容器201之間之距離為長。因此，較佳為字元線WL與汲極電極18之間之距離(圖14中之db)為長。字元線WL與汲極電極18之距離db較佳為30 nm以上。
電晶體300於第1氧化物半導體層10與源極電極16之間具備第2氧化物半導體層20，於第1氧化物半導體層10與汲極電極18之間具備第3氧化物半導體層22。藉由具備第2氧化物半導體層20與第3氧化物半導體層22，第1區域10a及第2區域10b之通道長度方向(第3方向)之延展量增加。
因此，即使拉長字元線WL與位元線BL之間之距離da，亦能降低電晶體300之寄生電阻。又，即使拉長字元線WL與汲極電極18之距離db，亦能降低電晶體300之寄生電阻。
於將氧化物半導體電晶體用作DRAM之記憶單元之開關電晶體之情形時，形成電晶體後實施高溫且長時間之熱處理。熱處理例如為用以形成電容器之熱處理。因此，與形成有通道之氧化物半導體層相接之金屬電極之氧化容易推進。若金屬電極之氧化推進而形成金屬氧化物層，則會出現接觸電阻增加之問題。
電晶體300於第1氧化物半導體層10與源極電極16之間具備第2氧化物半導體層20，於第1氧化物半導體層10與汲極電極18之間具備第3氧化物半導體層22。藉由具備第2氧化物半導體層20與第3氧化物半導體層22，源極電極16及汲極電極18之氧化得到抑制。
因此，即使形成電晶體後實施高溫且長時間之熱處理，第1氧化物半導體層10與源極電極16之間之接觸電阻、及第1氧化物半導體層10與汲極電極18之間之接觸電阻之增加亦會得到抑制。藉此，電晶體300之接通電流之減少得到抑制。
根據第5實施方式，藉由將第4實施方式之電晶體300用作DRAM之開關電晶體，而實現記憶體特性提高之半導體記憶體。
(第6實施方式)  第6實施方式之半導體裝置具備第1氧化物半導體層、導電層及第2氧化物半導體層，該第2氧化物半導體層設置於第1氧化物半導體層與導電層之間，包含銦(In)、鋁(Al)及鋅(Zn)，且鋁相對於銦、鋁及鋅之總和之原子比為8%以上23%以下，銦相對於銦、鋁及鋅之總和之原子比為45%以下。第6實施方式之半導體裝置在將第2氧化物半導體層設置於第1氧化物半導體層與導電層之間此方面，與第1實施方式不同。以下，對於與第1實施方式重複之內容會省略一部分記述。
圖16係第6實施方式之半導體裝置之模式剖視圖。
第6實施方式之半導體裝置包含接觸構造體500。接觸構造體500具備第1氧化物半導體層10、第2氧化物半導體層20、配線層40、接觸插塞42、層間絕緣層44。接觸插塞42係導電層之一例。
第1氧化物半導體層10係氧化物半導體。第1氧化物半導體層10係金屬氧化物。第1氧化物半導體層10例如為非晶體。
第1氧化物半導體層10包含例如銦(In)、鎵(Ga)及鋅(Zn)。第1氧化物半導體層10之中包含之金屬元素當中，銦、鎵及鋅之總和之原子比例如為90%以上。又，第1氧化物半導體層10之中包含之氧以外之元素當中，銦、鎵及鋅之總和之原子比例如為90%以上。例如，第1氧化物半導體層10之中，氧以外之元素當中不存在具有比銦、鎵及鋅任一者大之原子比的元素。
配線層40例如為金屬或金屬化合物。
接觸插塞42設置於第1氧化物半導體層10與配線層40之間。接觸插塞42包含金屬。接觸插塞42例如為金屬或金屬化合物。接觸插塞42例如為鎢(W)。
第2氧化物半導體層20設置於第1氧化物半導體層10與接觸插塞42之間。第2氧化物半導體層20係氧化物半導體。第2氧化物半導體層20係金屬氧化物。第2氧化物半導體層20例如為非晶體。
第2氧化物半導體層20包含銦(In)、鋁(Al)及鋅(Zn)。第2氧化物半導體層20係包含銦(In)、鋁(Al)及鋅(Zn)之氧化物。
第2氧化物半導體層20中，鋁相對於銦、鋁及鋅之總和之原子比為8%以上23%以下。即，第2氧化物半導體層20中，以Al/(In＋Al＋Zn)表達之原子比為8%以上23%以下。
第2氧化物半導體層20中，銦相對於銦、鋁及鋅之總和之原子比為45%以下。即，第2氧化物半導體層20中，以In/(In＋Al＋Zn)表達之原子比為45%以下。
第2氧化物半導體層20中，銦相對於銦、鋁及鋅之總和之原子比例如為1%以上。即，第2氧化物半導體層20中，以In/(In＋Al＋Zn)表達之原子比為1%以上。
第2氧化物半導體層20之中包含之金屬元素當中，銦、鋁及鋅之總和之原子比例如為90%以上。又，第2氧化物半導體層20之中包含之氧以外之元素當中，銦、鋁及鋅之總和之原子比例如為90%以上。例如，第2氧化物半導體層20之中，氧以外之元素當中不存在具有比銦、鋁及鋅任一者大之原子比的元素。
又，第2氧化物半導體層20之中包含之金屬元素當中，鎵(Ga)、錫(Sn)及鈦(Ti)各自之原子比均小於例如10%。
層間絕緣層44設置於第1氧化物半導體層10與配線層40之間。層間絕緣層44例如為氧化矽、氮化矽或氮氧化矽。
於接觸構造體500不具備第2氧化物半導體層20之情形時，藉由形成接觸構造體500後所實施之熱處理，使接觸插塞42氧化。即，形成第1氧化物半導體層10中包含之氧被接觸插塞42吸收，使構成接觸插塞42之金屬氧化之金屬氧化物層。
藉由在第1氧化物半導體層10與接觸插塞42之間形成金屬氧化物層，第1氧化物半導體層10與接觸插塞42之間之接觸電阻增加。
接觸構造體500於第1氧化物半導體層10與接觸插塞42之間具備第2氧化物半導體層20。藉由具備第2氧化物半導體層20，接觸插塞42之氧化得到抑制。因此，第1氧化物半導體層10與接觸插塞42之間之接觸電阻之增加得到抑制。
以上，根據第6實施方式，實現熱處理後之接觸電阻之增加得到抑制而具備較高耐熱性之半導體裝置。
於第1至第5實施方式中，以設置有第2氧化物半導體層20及第3氧化物半導體層22兩者之電晶體為例進行了說明，但亦可設為僅設置第2氧化物半導體層20及第3氧化物半導體層22任一者之電晶體。
於第1至第5實施方式中，以第1氧化物半導體層10係包含銦及鎵之金屬氧化物之情形為例進行了說明，但亦可對第1氧化物半導體層10應用其他金屬氧化物。
以上，對本發明之若干實施方式進行了說明，但該等實施方式僅作為示例而提出，並未意圖限定發明之範圍。該等新穎之實施方式能以其他各種形態加以實施，於不脫離發明主旨之範圍內，可進行各種省略、置換、變更。例如，可將一實施方式之構成要素與另一實施方式之構成要素置換。該等實施方式及其變化包含於發明之範圍及主旨中，並且包含於申請專利範圍記載之發明及其等同之範圍內。
相關申請案之引用 本申請案基於2020年2月7日申請之先前之日本專利申請案第2020-19361號的優先權之利益，且要求該利益，其全部內容藉由引用而包含於此。
10:第1氧化物半導體層 10a:第1區域 10b:第2區域 10c:第3區域 12:閘極電極 14:閘極絕緣層 16:源極電極 18:汲極電極 20:第2氧化物半導體層 22:第3氧化物半導體層 24:第1絕緣層 26:第2絕緣層 30:金屬氧化物層 32:層間絕緣層 40:配線層 42:接觸插塞 44:層間絕緣層 71:單元電極 72:平板電極 73:電容器絕緣膜 100:電晶體 200:電晶體 201:電容器 210:記憶單元陣列 212:字元線驅動器電路 214:列解碼器電路 215:感測放大器電路 217:行解碼器電路 221:控制電路 250:矽基板 260:層間絕緣層 300:電晶體 400:半導體記憶體 500:接觸構造體 800:電晶體 900:電晶體 BL:位元線 BLx:位元線 BLy:位元線 d1:閘極偏移距離 d2:閘極偏移距離 d3:間隔距離 d4:間隔距離 d5:閘極偏移距離 d6:閘極偏移距離 d7:間隔距離 d8:間隔距離 da:距離 db:距離 MC1:第1記憶單元 MC2:第2記憶單元 PL:平板電極線 WL:字元線 WLx:字元線 WLy:字元線
圖1係第1實施方式之半導體裝置之模式剖視圖。  圖2係表示第1實施方式之半導體裝置之第2氧化物半導體及第3氧化物半導體層的化學組成範圍之圖。  圖3係比較例之半導體裝置之模式剖視圖。  圖4係第1實施方式之半導體裝置之作用及效果之說明圖。  圖5係第1實施方式之半導體裝置之作用及效果之說明圖。  圖6係表示第2實施方式之半導體裝置之第1氧化物半導體層的化學組成範圍之圖。
圖7係第3實施方式之半導體裝置之模式剖視圖。  圖8係第4實施方式之半導體裝置之模式剖視圖。  圖9係第4實施方式之半導體裝置之模式剖視圖。  圖10係比較例之半導體裝置之模式剖視圖。  圖11係第5實施方式之半導體記憶裝置之方塊圖。  圖12係第5實施方式之半導體記憶裝置之記憶單元陣列之模式剖視圖。  圖13係第5實施方式之半導體記憶裝置之記憶單元陣列之模式剖視圖。  圖14係第5實施方式之半導體記憶裝置之第1記憶單元之模式剖視圖。  圖15係第5實施方式之半導體記憶裝置之第2記憶單元之模式剖視圖。  圖16係第6實施方式之半導體裝置之模式剖視圖。
10:第1氧化物半導體層
10a:第1區域
10b:第2區域
10c:第3區域
12:閘極電極
14:閘極絕緣層
16:源極電極
18:汲極電極
20:第2氧化物半導體層
22:第3氧化物半導體層
24:第1絕緣層
26:第2絕緣層
100:電晶體
d1:閘極偏移距離
d2:閘極偏移距離

Claims (19)

  1. 一種半導體裝置，其具備：第1氧化物半導體層，其具有第1區域、第2區域、及上述第1區域與上述第2區域之間之第3區域；閘極電極；閘極絕緣層，其設置於上述第3區域與上述閘極電極之間；第1電極，其與上述第1區域電性連接；第2電極，其與上述第2區域電性連接；及第2氧化物半導體層，其設置於上述第1區域與上述第1電極之間、及上述第2區域與上述第2電極之間中至少一處，包含銦(In)、鋁(Al)及鋅(Zn)，且鋁相對於銦、鋁及鋅之總和之原子比為8%以上23%以下，銦相對於銦、鋁及鋅之總和之原子比為45%以下。
  2. 如請求項1之半導體裝置，其進而具備第3氧化物半導體層，該第3氧化物半導體層設置於上述第1區域與上述第1電極之間、及上述第2區域與上述第2電極之間中另一處，包含銦(In)、鋁(Al)及鋅(Zn)，且鋁相對於銦、鋁及鋅之總和之原子比為8%以上23%以下，銦相對於銦、鋁及鋅之總和之原子比為45%以下。
  3. 如請求項1或2之半導體裝置，其中上述第1氧化物半導體層包含銦(In)、鎵(Ga)及鋅(Zn)。
  4. 如請求項1或2之半導體裝置，其中上述第1氧化物半導體層包含銦(In)、鋁(Al)及鋅(Zn)，且鋁相對於銦、鋁及鋅之總和之原子比為8%以上23%以下，銦相對於銦、鋁及鋅之總和之原子比為70%以下。
  5. 如請求項1至4中任一項之半導體裝置，其中上述閘極電極包圍上述第1氧化物半導體層。
  6. 如請求項1至5中任一項之半導體裝置，其中上述第2氧化物半導體層中，銦相對於銦、鋁及鋅之總和之原子比為35%以上。
  7. 如請求項1至6中任一項之半導體裝置，其中上述第1區域及上述第2區域係n型半導體。
  8. 如請求項1至7中任一項之半導體裝置，其中上述第2氧化物半導體層設置於上述第1區域與上述第1電極之間之情形時，上述閘極電極與上述第1電極之間之距離為30 nm以上，上述第2氧化物半導體層設置於上述第2區域與上述第2電極之間之情形時，上述閘極電極與上述第2電極之間之距離為30 nm以上。
  9. 一種半導體記憶裝置，其具備沿著第1方向延伸之第1配線、沿著與上述第1方向交叉之第2方向延伸之第2配線、及記憶單元，且上述記憶單元具備：第1氧化物半導體層，其具有與上述第1配線電性連接之第1區域、第2區域、及上述第1區域與上述第2區域之間之第3區域；閘極電極，其包圍上述第1氧化物半導體層，且與上述第2配線電性連接；閘極絕緣層，其設置於上述第1氧化物半導體層與上述閘極電極之間；電容器，其與上述第2區域電性連接；及第2氧化物半導體層，其設置於上述第1區域與上述第1配線之間、及上述第2區域與上述電容器之間中至少一處，包含銦(In)、鋁(Al)及鋅(Zn)，且鋁相對於銦、鋁及鋅之總和之原子比為8%以上23%以下，銦相對於銦、鋁及鋅之總和之原子比為45%以下。
  10. 如請求項9之半導體記憶裝置，進而具備第3氧化物半導體層，該第3氧化物半導體層設置於上述第1區域與上述第1配線之間、及上述第2區域與上述電容器之間中另一處，包含銦(In)、鋁(Al)及鋅(Zn)，且鋁相對於銦、鋁及鋅之總和之原子比為8%以上23%以下，銦相對於銦、鋁及鋅之總和之原子比為45%以下。
  11. 如請求項9或10之半導體記憶裝置，其中上述第1氧化物半導體層包含銦(In)、鎵(Ga)及鋅(Zn)。
  12. 如請求項9或10之半導體記憶裝置，其中上述第1氧化物半導體層包含銦(In)、鋁(Al)及鋅(Zn)，且鋁相對於銦、鋁及鋅之總和之原子比為8%以上23%以下，銦相對於銦、鋁及鋅之總和之原子比為70%以下。
  13. 如請求項9至12中任一項之半導體記憶裝置，其中上述第2氧化物半導體層中，銦相對於銦、鋁及鋅之總和之原子比為35%以上。
  14. 如請求項9至13中任一項之半導體記憶裝置，其中上述第1區域及上述第2區域係n型半導體。
  15. 如請求項9至14中任一項之半導體記憶裝置，其中上述第2氧化物半導體層設置於上述第1區域與上述第1配線之間之情形時，上述閘極電極與上述第1配線之間之距離為30 nm以上。
  16. 一種半導體裝置，其具備第1氧化物半導體層、導電層及第2氧化物半導體層，該第2氧化物半導體層設置於上述第1氧化物半導體層與上述導電層之間，包含銦(In)、鋁(Al)及鋅(Zn)，且鋁相對於銦、鋁及鋅之總和之原子比為8%以上23%以下，銦相對於銦、鋁及鋅之總和之原子比為45%以下。
  17. 如請求項16之半導體記憶裝置，其中上述第1氧化物半導體層包含銦(In)、鎵(Ga)及鋅(Zn)。
  18. 如請求項16之半導體記憶裝置，其中上述第1氧化物半導體層包含銦(In)、鋁(Al)及鋅(Zn)，且鋁相對於銦、鋁及鋅之總和之原子比為8%以上23%以下，銦相對於銦、鋁及鋅之總和之原子比為70%以下。
  19. 如請求項16至18中任一項之半導體記憶裝置，其中上述第2氧化物半導體層中，銦相對於銦、鋁及鋅之總和之原子比為35%以上。
TW109123549A 2020-02-07 2020-07-13 半導體裝置及半導體記憶裝置 TWI765295B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020019361A JP7387475B2 (ja) 2020-02-07 2020-02-07 半導体装置及び半導体記憶装置
JP2020-019361 2020-02-07

Publications (2)

Publication Number Publication Date
TW202131457A true TW202131457A (zh) 2021-08-16
TWI765295B TWI765295B (zh) 2022-05-21

Family

ID=77176941

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109123549A TWI765295B (zh) 2020-02-07 2020-07-13 半導體裝置及半導體記憶裝置

Country Status (4)

Country Link
US (1) US11374130B2 (zh)
JP (1) JP7387475B2 (zh)
CN (1) CN113257923A (zh)
TW (1) TWI765295B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830322B (zh) * 2022-03-16 2024-01-21 日商鎧俠股份有限公司 半導體裝置及半導體記憶裝置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009093625A1 (ja) 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP5258475B2 (ja) 2008-09-22 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011030582A1 (ja) 2009-09-11 2011-03-17 シャープ株式会社 酸化物半導体、薄膜トランジスタ及び表示装置
KR20230041840A (ko) * 2009-11-13 2023-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011062057A1 (en) 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102003077B1 (ko) 2011-06-15 2019-07-23 스미토모덴키고교가부시키가이샤 도전성 산화물 및 그 제조 방법과 산화물 반도체막
US20120319113A1 (en) 2011-06-17 2012-12-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9178076B2 (en) 2011-08-11 2015-11-03 Idemitsu Kosan Co., Ltd. Thin-film transistor
TW201901972A (zh) * 2012-01-26 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP6006055B2 (ja) * 2012-09-07 2016-10-12 出光興産株式会社 スパッタリングターゲット
JP6188712B2 (ja) 2012-11-08 2017-08-30 出光興産株式会社 スパッタリングターゲット
KR20230062659A (ko) * 2012-11-30 2023-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014181785A1 (en) * 2013-05-09 2014-11-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6444135B2 (ja) 2013-11-01 2018-12-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TWI665778B (zh) * 2014-02-05 2019-07-11 日商半導體能源研究所股份有限公司 半導體裝置、模組及電子裝置
WO2016128854A1 (en) 2015-02-12 2016-08-18 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6400536B2 (ja) 2015-08-04 2018-10-03 東芝メモリ株式会社 半導体記憶装置
CN108369948A (zh) * 2015-12-23 2018-08-03 英特尔公司 用于改进的静电学的非平面igzo器件的制造
JP6538598B2 (ja) 2016-03-16 2019-07-03 株式会社東芝 トランジスタ及び半導体記憶装置
TW202343784A (zh) 2016-07-11 2023-11-01 日商半導體能源研究所股份有限公司 金屬氧化物及半導體裝置
TWI720097B (zh) 2016-07-11 2021-03-01 日商半導體能源硏究所股份有限公司 濺射靶材及濺射靶材的製造方法
JP2020198343A (ja) 2019-05-31 2020-12-10 キオクシア株式会社 半導体装置及び半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830322B (zh) * 2022-03-16 2024-01-21 日商鎧俠股份有限公司 半導體裝置及半導體記憶裝置

Also Published As

Publication number Publication date
US20210249540A1 (en) 2021-08-12
JP2021125615A (ja) 2021-08-30
TWI765295B (zh) 2022-05-21
US11374130B2 (en) 2022-06-28
JP7387475B2 (ja) 2023-11-28
CN113257923A (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
TWI786507B (zh) 半導體裝置及半導體記憶裝置
US11349033B2 (en) Semiconductor device and semiconductor memory device
TWI737085B (zh) 半導體裝置及半導體記憶裝置
TWI789716B (zh) 半導體裝置及半導體記憶裝置
TWI765295B (zh) 半導體裝置及半導體記憶裝置
TWI797636B (zh) 半導體裝置與半導體記憶裝置
US20230200050A1 (en) Semiconductor device and semiconductor memory device
TWI782571B (zh) 半導體裝置及半導體記憶裝置
US20230088864A1 (en) Semiconductor memory device
JP2023045215A (ja) 半導体装置及び半導体記憶装置
JP2023137244A (ja) 半導体装置及び半導体記憶装置
CN115863427A (zh) 半导体装置、半导体存储装置及半导体装置的制造方法