JP2023045215A - 半導体装置及び半導体記憶装置 - Google Patents

半導体装置及び半導体記憶装置 Download PDF

Info

Publication number
JP2023045215A
JP2023045215A JP2021153487A JP2021153487A JP2023045215A JP 2023045215 A JP2023045215 A JP 2023045215A JP 2021153487 A JP2021153487 A JP 2021153487A JP 2021153487 A JP2021153487 A JP 2021153487A JP 2023045215 A JP2023045215 A JP 2023045215A
Authority
JP
Japan
Prior art keywords
electrode
insulating layer
layer
oxide semiconductor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021153487A
Other languages
English (en)
Inventor
太郎 塩川
Taro Shiokawa
究 佐久間
Kiwamu Sakuma
恵子 佐久間
Keiko Sakuma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2021153487A priority Critical patent/JP2023045215A/ja
Priority to TW110145618A priority patent/TW202314977A/zh
Priority to CN202111611497.7A priority patent/CN115867025A/zh
Priority to US17/690,425 priority patent/US11871557B2/en
Publication of JP2023045215A publication Critical patent/JP2023045215A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor

Abstract

【課題】安定した特性を備えた半導体装置を提供する。【解決手段】実施形態の半導体装置は、第１の電極と、第２の電極と、第１の電極と第２の電極との間に設けられた酸化物半導体層と、第１の電極から第２の電極に向かう第１の方向において、第１の電極と第２の電極との間に設けられ、酸化物半導体層に対向するゲート電極と、酸化物半導体層とゲート電極との間に設けられたゲート絶縁層と、ゲート電極と第１の電極との間に設けられた第１の絶縁層と、ゲート電極と第２の電極との間に設けられ、第１の絶縁層の酸素原子濃度よりも、酸素原子濃度の低い第２の絶縁層と、を備える。【選択図】図１

Description

本発明の実施形態は、半導体装置及び半導体記憶装置に関する。
酸化物半導体層にチャネルを形成する酸化物半導体トランジスタは、オフ動作時のチャネルリーク電流が極めて小さいという優れた特性を備える。このため、例えば、酸化物半導体トランジスタを、Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（ＤＲＡＭ）のメモリセルのスイッチングトランジスタに適用することが検討されている。
例えば、酸化物半導体トランジスタは、トランジスタ構造の形成後に加えられる熱処理によって特性の変動が生じる場合がある。したがって、熱処理を経ても特性の変動が少ない、安定した特性を備えた酸化物半導体トランジスタの実現が期待される。
米国特許第１０７１４６２９号明細書
本発明が解決しようとする課題は、安定した特性を備えた半導体装置を提供することにある。
実施形態の半導体装置は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に設けられた酸化物半導体層と、前記第１の電極から前記第２の電極に向かう第１の方向において、前記第１の電極と前記第２の電極との間に設けられ、前記酸化物半導体層に対向するゲート電極と、前記酸化物半導体層と前記ゲート電極との間に設けられたゲート絶縁層と、前記ゲート電極と前記第１の電極との間に設けられた第１の絶縁層と、前記ゲート電極と前記第２の電極との間に設けられ、前記第１の絶縁層の酸素原子濃度よりも、酸素原子濃度の低い第２の絶縁層と、を備える。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式断面図。 比較例の半導体装置の模式断面図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第２の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の変形例の模式断面図。 第４の実施形態の半導体装置の模式断面図。 第５の実施形態の半導体装置の模式断面図。 第５の実施形態の半導体装置の模式断面図。 第５の実施形態の半導体装置の変形例の模式断面図。 第６の実施形態の半導体装置の模式断面図。 第７の実施形態の半導体装置の模式断面図。 第８の実施形態の半導体記憶装置の等価回路図。 第８の実施形態の半導体記憶装置の模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する場合がある。
また、本明細書中、便宜上「上」、又は、「下」という用語を用いる場合がある。「上」、又は、「下」とはあくまで図面内での相対的位置関係を示す用語であり、重力に対する位置関係を規定する用語ではない。
本明細書中の半導体装置及び半導体記憶装置を構成する部材の化学組成の定性分析及び定量分析は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＳＩＭＳ）、エネルギー分散型Ｘ線分光法（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）、ラザフォード後方散乱分析法（Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋ－Ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＲＢＳ）により行うことが可能である。また、半導体装置及び半導体記憶装置を構成する部材の厚さ、部材間の距離、結晶粒径等の測定には、例えば、透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）を用いることが可能である。また、半導体装置及び半導体記憶装置を構成する部材のキャリア濃度の測定は、例えば、走査型拡がり抵抗顕微鏡（Ｓｃａｎｎｉｎｇ Ｓｐｒｅａｄｉｎｇ Ｒｅｓｉｓｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ：ＳＳＲＭ）により行うことが可能である。
（第１の実施形態）
第１の実施形態の半導体装置は、第１の電極と、第２の電極と、第１の電極と第２の電極との間に設けられた酸化物半導体層と、第１の電極から第２の電極に向かう第１の方向において、第１の電極と第２の電極との間に設けられ、酸化物半導体層に対向するゲート電極と、酸化物半導体層とゲート電極との間に設けられたゲート絶縁層と、ゲート電極と第１の電極との間に設けられた第１の絶縁層と、ゲート電極と第２の電極との間に設けられ、第１の絶縁層の酸素原子濃度よりも、酸素原子濃度の低い第２の絶縁層と、を備える。
図１、図２、図３は、第１の実施形態の半導体装置の模式断面図である。図２は、図１のＡＡ’断面図である。図３は、図１のＢＢ’断面図である。図１において、上下方向を第１の方向と称する。図１において、左右方向を第２の方向と称する。第２の方向は、第１の方向に垂直である。
第１の実施形態の半導体装置は、トランジスタ１００である。トランジスタ１００は、酸化物半導体にチャネルが形成される酸化物半導体トランジスタである。トランジスタ１００は、ゲート電極が、チャネルが形成される酸化物半導体層を囲んで設けられる、いわゆるＳｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ（ＳＧＴ）である。トランジスタ１００は、いわゆる縦型トランジスタである。
トランジスタ１００は、シリコン基板１０、下部電極１２、上部電極１４、酸化物半導体層１６、ゲート電極１８、ゲート絶縁層２０、基板絶縁層２２、下部絶縁層２４、上部絶縁層２６を備える。酸化物半導体層１６は、下部領域１６ａ、上部領域１６ｂ、及び中間領域１６ｃを含む。
シリコン基板１０は、基板の一例である。下部電極１２は、第１の電極の一例である。上部電極１４は、第２の電極の一例である。下部絶縁層２４は、第１の絶縁層の一例である。上部絶縁層２６は、第２の絶縁層の一例である。
シリコン基板１０は、例えば、単結晶シリコンである。シリコン基板１０は、基板の一例である。基板は、シリコン基板に限定されない。基板は、例えば、シリコン基板以外の半導体基板であっても構わない。基板は、例えば、絶縁基板であっても構わない。
下部電極１２は、シリコン基板１０の上に設けられる。シリコン基板１０と下部電極１２との間には、基板絶縁層２２が設けられる。下部電極１２は、第１の電極の一例である。
下部電極１２は、トランジスタ１００のソース電極又はドレイン電極として機能する。
下部電極１２は、導電体である。下部電極１２は、例えば、酸化物導電体又は金属を含む。下部電極１２は、例えば、インジウム（Ｉｎ）及びスズ（Ｓｎ）を含む酸化物導電体である。下部電極１２は、例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、又はタンタル（Ｔａ）を含む金属である。
下部電極１２は、例えば、複数の導電体の積層構造を有していても構わない。
上部電極１４は、シリコン基板１０の上に設けられる。上部電極１４は、下部電極１２の上に設けられる。シリコン基板１０と上部電極１４との間に、下部電極１２が設けられる。上部電極１４は、第２の電極の一例である。下部電極１２から上部電極１４に向かう方向が第１の方向である。
上部電極１４は、トランジスタ１００のソース電極又はドレイン電極として機能する。
上部電極１４は、導電体である。上部電極１４は、例えば、酸化物導電体又は金属を含む。上部電極１４は、例えば、インジウム（Ｉｎ）及びスズ（Ｓｎ）を含む酸化物導電体である。上部電極１４は、例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、又はタンタル（Ｔａ）を含む金属である。
上部電極１４は、例えば、複数の導電体の積層構造を有していても構わない。
酸化物半導体層１６は、シリコン基板１０の上に設けられる。酸化物半導体層１６は、下部電極１２と上部電極１４との間に設けられる。酸化物半導体層１６は、例えば、下部電極１２に接する。酸化物半導体層１６は、例えば、上部電極１４に接する。
酸化物半導体層１６には、トランジスタ１００のオン動作時に、電流経路となるチャネルが形成される。
酸化物半導体層１６は、酸化物半導体である。酸化物半導体層１６は、例えば、アモルファスである。
酸化物半導体層１６は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、及びスズ（Ｓｎ）からなる群から選ばれる少なくとも一つの元素と、亜鉛（Ｚｎ）と、を含む。酸化物半導体層１６は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む。酸化物半導体層１６の亜鉛（Ｚｎ）の原子濃度は、例えば、５原子％以上２０原子％以下である。
酸化物半導体層１６は、例えば、チタン（Ｔｉ）、亜鉛（Ｚｎ）、及びタングステン（Ｗ）からなる群から選ばれる少なくとも一つの元素を含む。酸化物半導体層１６は、例えば、酸化チタン、酸化亜鉛、又は酸化タングステンを含む。
酸化物半導体層１６は、例えば、下部電極１２の化学組成、及び、上部電極１４の化学組成と異なる化学組成を有する。
酸化物半導体層１６は、下部領域１６ａ、上部領域１６ｂ、及び中間領域１６ｃを含む。中間領域１６ｃは、下部領域１６ａと上部領域１６ｂとの間に設けられる。下部領域１６ａは、下部電極１２と中間領域１６ｃとの間に設けられる。上部領域１６ｂは、中間領域１６ｃと上部電極１４との間に設けられる。
酸化物半導体層１６は、酸素空孔を含む。酸化物半導体層１６の中の酸素空孔は、ドナーとして機能する。
例えば、下部領域１６ａの酸素空孔濃度は、中間領域１６ｃの酸素空孔濃度よりも高い。下部領域１６ａの酸素空孔は、例えば、下部電極１２に下部領域１６ａの酸素が吸収されることで形成される。下部領域１６ａは、ｎ型半導体である。下部領域１６ａのキャリア濃度は、中間領域１６ｃのキャリア濃度よりも高い。下部領域１６ａは、トランジスタ１００のソース領域又はドレイン領域として機能する。
例えば、上部領域１６ｂの酸素空孔濃度は、中間領域１６ｃの酸素空孔濃度よりも高い。上部領域１６ｂの酸素空孔は、例えば、上部電極１４に上部領域１６ｂの酸素が吸収されることで形成される。上部領域１６ｂは、ｎ型半導体である。上部領域１６ｂのキャリア濃度は、中間領域１６ｃのキャリア濃度よりも高い。上部領域１６ｂは、トランジスタ１００のソース領域又はドレイン領域として機能する。
中間領域１６ｃは、ゲート電極１８と対向する。中間領域１６ｃは、トランジスタ１００のチャネル領域として機能する。
酸化物半導体層１６の第１の方向の長さは、例えば、８０ｎｍ以上２００ｎｍ以下である。酸化物半導体層１６の第２の方向の幅は、例えば、２０ｎｍ以上１００ｎｍ以下である。
ゲート電極１８は、第１の方向において、下部電極１２と上部電極１４との間に設けられる。ゲート電極１８は、酸化物半導体層１６に対向する。
ゲート電極１８は、酸化物半導体層１６を囲んで設けられる。ゲート電極１８は、酸化物半導体層１６の周囲に設けられる。
ゲート電極１８は、例えば、金属、金属化合物、又は半導体である。ゲート電極１８は、例えば、タングステン（Ｗ）を含む。
ゲート電極１８のゲート長は、例えば、２０ｎｍ以上１００ｎｍ以下である。ゲート電極１８のゲート長は、ゲート電極１８の第１の方向の長さである。
ゲート絶縁層２０は、酸化物半導体層１６とゲート電極１８との間に設けられる。ゲート絶縁層２０は、酸化物半導体層１６を囲んで設けられる。
ゲート絶縁層２０は、例えば、下部電極１２に接する。ゲート絶縁層２０は、例えば、上部電極１４に接する。
ゲート絶縁層２０は、例えば、酸化物又は酸窒化物である。ゲート絶縁層２０は、例えば、酸化シリコン又は酸化アルミニウムを含む。ゲート絶縁層２０の厚さは、例えば、２ｎｍ以上１０ｎｍ以下である。
基板絶縁層２２は、シリコン基板１０と下部電極１２との間に設けられる。基板絶縁層２２は、例えば、酸化物、窒化物、又は酸窒化物である。基板絶縁層２２は、例えば、酸化シリコン、窒化シリコン、又は酸窒化シリコンを含む。基板絶縁層２２は、例えば、酸化シリコン、窒化シリコン、又は酸窒化シリコンである。
下部絶縁層２４は、下部電極１２の上に設けられる。下部絶縁層２４は、ゲート電極１８と下部電極１２との間に設けられる。
下部絶縁層２４は、酸化物半導体層１６の下部領域１６ａを囲む。下部絶縁層２４は、ゲート絶縁層２０を囲む。下部絶縁層２４と下部領域１６ａとの間に、ゲート絶縁層２０が設けられる。
下部絶縁層２４は、例えば、酸化物又は酸窒化物である。下部絶縁層２４は、例えば、酸化シリコン又は酸窒化シリコンを含む。下部絶縁層２４は、例えば、酸化シリコン層又は酸窒化シリコン層を含む。下部絶縁層２４は、例えば、酸化シリコン層又は酸窒化シリコン層である。
上部絶縁層２６は、ゲート電極１８の上に設けられる。上部絶縁層２６は、ゲート電極１８と上部電極１４との間に設けられる。
上部絶縁層２６は、酸化物半導体層１６の上部領域１６ｂを囲む。上部絶縁層２６は、ゲート絶縁層２０を囲む。上部絶縁層２６と上部領域１６ｂとの間に、ゲート絶縁層２０が設けられる。
上部絶縁層２６の酸素原子濃度は、下部絶縁層２４の酸素原子濃度より低い。上部絶縁層２６の酸素原子濃度は、例えば、下部絶縁層２４の酸素原子濃度の２分の１以下である。
上部絶縁層２６は、例えば、酸化物、窒化物、又は酸窒化物である。上部絶縁層２６、例えば、酸化シリコン、窒化シリコン、又は酸窒化シリコンを含む。上部絶縁層２６は、例えば、酸化シリコン層、酸窒化シリコン層、又は窒化シリコン層を含む。上部絶縁層２６は、例えば、酸化シリコン層、酸窒化シリコン層、又は窒化シリコン層である。
例えば、下部絶縁層２４が酸化シリコン層の場合、上部絶縁層２６が窒化シリコン層である。また、例えば、下部絶縁層２４が酸化シリコン層の場合、上部絶縁層２６が酸窒化シリコン層である。
また、例えば、下部絶縁層２４が酸化シリコン層の場合、上部絶縁層２６が下部絶縁層２４よりも相対的に酸素濃度が低い酸化シリコン層である。例えば、下部絶縁層２４が酸素（Ｏ）に対するシリコン（Ｓｉ）の原子比（Ｓｉ／Ｏ）が２分の１の酸化シリコン層の場合、上部絶縁層２６は、酸素（Ｏ）に対するシリコン（Ｓｉ）の原子比（Ｓｉ／Ｏ）が２分の１より高い酸化シリコン層である。
なお、トランジスタ１００を製造する際、シリコン基板１０の上に下部電極１２が形成された後に、酸化物半導体層１６、及び上部電極１４をこの順に形成する。
以下、第１の実施形態の半導体装置の作用及び効果について説明する。
酸化物半導体層にチャネルを形成する酸化物半導体トランジスタは、オフ動作時のチャネルリーク電流が極めて小さいという優れた特性を備える。このため、例えば、酸化物半導体トランジスタを、ＤＲＡＭのメモリセルのスイッチングトランジスタに適用することが検討されている。
例えば、酸化物半導体トランジスタをメモリセルのスイッチングトランジスタに適用する場合、酸化物半導体トランジスタは、トランジスタ構造の形成後に加えられる熱処理によって特性の変動が生じる場合がある。したがって、熱処理を経ても特性の変動が少ない、安定した特性を備えた酸化物半導体トランジスタの実現が期待される。
図４は、比較例の半導体装置の模式断面図である。図４は、第１の実施形態の半導体装置の図１に対応する図である。
比較例の半導体装置は、トランジスタ９００である。トランジスタ９００は、酸化物半導体にチャネルが形成される酸化物半導体トランジスタである。トランジスタ９００は、上部絶縁層２６の酸素原子濃度が、下部絶縁層２４の酸素原子濃度と等しい点で、第１の実施形態のトランジスタ１００と異なる。下部絶縁層２４及び上部絶縁層２６は、例えば、酸化シリコン層である。
比較例のトランジスタ９００では、トランジスタ構造を形成した後に加わる熱処理により、特性が変動する。特に、酸素を含む雰囲気中で熱処理を行った場合、オン電流の非対称性が問題となる。オン電流の非対称性とは、上部電極１４から下部電極１２に向けて電流を流す場合と、下部電極１２から上部電極１４に向けて電流を流す場合とで、オン電流の大きさに差が生じることを意味する。
オン電流の非対称性の原因の一つは、トランジスタ構造を形成した後に加わる熱処理後に、酸化物半導体層１６の下部領域１６ａの酸素空孔濃度と、酸化物半導体層１６の上部領域１６ｂの酸素空孔濃度に差が生じることであると考えられる。例えば、上部領域１６ｂの酸素空孔濃度が低くなると、上部領域１６ｂのキャリア濃度が低下する。上部領域１６ｂのキャリア濃度が低下することで、上部領域１６ｂと上部電極１４との間のコンタクト抵抗が上昇する。このため、トランジスタ構造の上部と下部間で寄生抵抗の非対称性が生じることで、トランジスタ９００のオン電流の非対称性が生じる。
図５は、第１の実施形態の半導体装置の作用及び効果の説明図である。図５は、比較例のトランジスタ９００のトランジスタ構造形成後、酸素を含む雰囲気中で熱処理を行う状態を示す。
下部領域１６ａ及び上部領域１６ｂには、雰囲気中から酸素が供給される。また、下部領域１６ａには、酸化シリコン層で形成される下部絶縁層２４から酸素が供給される。また、上部領域１６ｂには、酸化シリコン層で形成される上部絶縁層２６から酸素が供給される。
下部領域１６ａ及び上部領域１６ｂに供給される酸素によって、酸素空孔が埋められる。雰囲気中から酸素の量は、上部領域１６ｂの方が下部領域１６ａに比べて多くなる。このため、上部領域１６ｂの酸素空孔濃度が、下部領域１６ａの酸素空孔濃度よりも低くなる。したがって、上部領域１６ｂのキャリア濃度が、下部領域１６ａのキャリア濃度より低くなり、上部領域１６ｂと上部電極１４との間のコンタクト抵抗が上昇する。
図６は、第１の実施形態の半導体装置の作用及び効果の説明図である。図６は、第１の実施形態のトランジスタ１００のトランジスタ構造形成後、酸素を含む雰囲気中で熱処理を行う状態を示す。
第１の実施形態のトランジスタ１００では、上部絶縁層２６の酸素原子濃度は、下部絶縁層２４の酸素原子濃度より低い。例えば、下部絶縁層２４が酸化シリコン層の場合、上部絶縁層２６が下部絶縁層２４よりも相対的に酸素濃度が低い酸化シリコン層である。
上部絶縁層２６の酸素原子濃度は、下部絶縁層２４の酸素原子濃度より低い。このため、熱処理の際に、上部領域１６ｂに向けて上部絶縁層２６から供給される酸素の量が、下部領域１６ａに向けて下部絶縁層２４から供給される酸素の量よりも少なくなる。このため、上部領域１６ｂの酸素空孔濃度の低下が抑制される。したがって、上部領域１６ｂのキャリア濃度の低下が抑制され、上部領域１６ｂと上部電極１４との間のコンタクト抵抗の上昇が抑制される。よって、熱処理後のトランジスタ１００のオン電流の非対称性の発現が抑制される。
上部領域１６ｂへの酸素の供給を抑制する観点から、上部絶縁層２６は窒化シリコン層であることが好ましい。上部領域１６ｂへの酸素の供給を抑制する観点から、上部絶縁層２６は酸素（Ｏ）に対するシリコン（Ｓｉ）の原子比（Ｓｉ／Ｏ）が２分の１より高い酸化シリコン層であることが好ましい。
上部領域１６ｂへの酸素の供給を抑制する観点から、上部絶縁層２６の酸素原子濃度は、下部絶縁層２４の酸素原子濃度の２分の１以下であることが好ましく、１０分の１以下であることがより好ましく、１００分の以下であることが更に好ましい。
以上、第１の実施形態によれば、熱処理後のオン電流の非対称性が抑制され、安定した特性を備えた酸化物半導体トランジスタが実現される。
（第２の実施形態）
第２の実施形態の半導体装置は、第２の絶縁層は、第１の領域と、第１の領域と第２の電極との間に設けられ、第１の領域の酸素原子濃度よりも、酸素原子濃度の低い第２の領域と、を含む点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図７は、第２の実施形態の半導体装置の模式断面図である。
第２の実施形態の半導体装置は、トランジスタ２００である。トランジスタ２００は、酸化物半導体にチャネルが形成される酸化物半導体トランジスタである。
トランジスタ２００は、シリコン基板１０、下部電極１２、上部電極１４、酸化物半導体層１６、ゲート電極１８、ゲート絶縁層２０、基板絶縁層２２、下部絶縁層２４、上部絶縁層２６を備える。酸化物半導体層１６は、下部領域１６ａ、上部領域１６ｂ、及び中間領域１６ｃを含む。
シリコン基板１０は、基板の一例である。下部電極１２は、第１の電極の一例である。上部電極１４は、第２の電極の一例である。下部絶縁層２４は、第１の絶縁層の一例である。上部絶縁層２６は、第２の絶縁層の一例である。
上部絶縁層２６の酸素原子濃度は、下部絶縁層２４の酸素原子濃度より低い。上部絶縁層２６の酸素原子濃度は、例えば、下部絶縁層２４の酸素原子濃度の２分の１以下である。
上部絶縁層２６は、第１の領域２６ａと第２の領域２６ｂを含む。第２の領域２６ｂは、第１の領域２６ａと上部電極１４との間に設けられる。
第２の領域２６ｂの酸素原子濃度は、第１の領域２６ａの酸素原子濃度よりも低い。第１の領域２６ａの酸素原子濃度は、例えば、第１の領域２６ａの酸素原子濃度の２分の１以下である。
例えば、下部絶縁層２４が酸化シリコン層の場合、第１の領域２６ａが酸化シリコン層で、第２の領域２６ｂが窒化シリコン層である。また、例えば、下部絶縁層２４が酸化シリコン層の場合、第１の領域２６ａが酸化シリコン層で、第２の領域２６ｂが酸窒化シリコン層である。
また、例えば、下部絶縁層２４が酸化シリコン層の場合、第１の領域２６ａが下部絶縁層２４と同じ酸素濃度の酸化シリコン層で、第２の領域２６ｂが下部絶縁層２４よりも相対的に酸素濃度が低い酸化シリコン層である。例えば、下部絶縁層２４及び第１の領域２６ａが酸素（Ｏ）に対するシリコン（Ｓｉ）の原子比（Ｓｉ／Ｏ）が２分の１の酸化シリコン層の場合、第２の領域２６ｂは、酸素（Ｏ）に対するシリコン（Ｓｉ）の原子比（Ｓｉ／Ｏ）が２分の１より高い酸化シリコン層である。
第２の実施形態によれば、第１の実施形態と同様の作用により、熱処理後のオン電流の非対称性が抑制され、安定した特性を備えた酸化物半導体トランジスタが実現される。
（第３の実施形態）
第３の実施形態の半導体装置は、第２の絶縁層と酸化物半導体層との間のゲート絶縁層の第２の方向における厚さは、第１の絶縁層と酸化物半導体層との間のゲート絶縁層の第２の方向における厚さよりも薄い点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図８は、第３の実施形態の半導体装置の模式断面図である。
第３の実施形態の半導体装置は、トランジスタ３００である。トランジスタ３００は、酸化物半導体にチャネルが形成される酸化物半導体トランジスタである。
トランジスタ３００は、シリコン基板１０、下部電極１２、上部電極１４、酸化物半導体層１６、ゲート電極１８、ゲート絶縁層２０、基板絶縁層２２、下部絶縁層２４、上部絶縁層２６を備える。酸化物半導体層１６は、下部領域１６ａ、上部領域１６ｂ、及び中間領域１６ｃを含む。
シリコン基板１０は、基板の一例である。下部電極１２は、第１の電極の一例である。上部電極１４は、第２の電極の一例である。下部絶縁層２４は、第１の絶縁層の一例である。上部絶縁層２６は、第２の絶縁層の一例である。
上部絶縁層２６の酸素原子濃度は、下部絶縁層２４の酸素原子濃度より低い。上部絶縁層２６の酸素原子濃度は、例えば、下部絶縁層２４の酸素原子濃度の２分の１以下である。
上部絶縁層２６と酸化物半導体層１６との間のゲート絶縁層２０の第２の方向における厚さは、下部絶縁層２４と酸化物半導体層１６との間のゲート絶縁層２０の第２の方向における厚さよりも薄い。上部絶縁層２６と上部領域１６ｂとの間のゲート絶縁層２０の厚さは、下部絶縁層２４と下部領域１６ａとの間のゲート絶縁層２０の厚さよりも薄い。
第３の実施形態のトランジスタ３００によれば、第１の実施形態のトランジスタ１００と同様の作用により、上部領域１６ｂの酸素空孔濃度の低下が抑制される。
また、第３の実施形態のトランジスタ３００では、上部絶縁層２６と上部領域１６ｂとの間のゲート絶縁層２０の厚さが薄い。このため、熱処理の際に、上部領域１６ｂから上部絶縁層２６への酸素の吸収が生じる。特に、例えば、上部絶縁層２６が窒化シリコンのように、酸素を含まない層である場合、上部領域１６ｂから上部絶縁層２６への酸素の吸収が促進される。したがって、上部領域１６ｂの酸素空孔濃度の低下が更に抑制される。
第３の実施形態のトランジスタ３００では、上部領域１６ｂから上部絶縁層２６への酸素の吸収を促進する観点から、上部絶縁層２６が窒化シリコン層であることが好ましい。
（変形例）
図９は、第３の実施形態の半導体装置の変形例の模式断面図である。第３の実施形態の半導体装置の変形例は、トランジスタ３０１である。
トランジスタ３０１は、上部絶縁層２６の少なくとも一部が酸化物半導体層１６に接する点で、第３の実施形態のトランジスタ３００と異なる。トランジスタ３０１は、上部絶縁層２６の少なくとも一部が上部領域１６ｂに接する点で、第３の実施形態のトランジスタ３００と異なる。
トランジスタ３０１は、上部絶縁層２６が上部領域１６ｂに接することで、熱処理の際の、上部領域１６ｂから上部絶縁層２６への酸素の吸収が更に促進される。したがって、上部領域１６ｂの酸素空孔濃度の低下が、トランジスタ３００と比較して更に抑制される。
第３の実施形態及び変形例によれば、熱処理後のオン電流の非対称性が更に抑制され、更に安定した特性を備えた酸化物半導体トランジスタが実現される。
（第４の実施形態）
第４の実施形態の半導体装置は、酸化物半導体層の第１の方向に平行な断面において、酸化物半導体層の中の第１の位置における第１の方向に垂直な第２の方向の酸化物半導体層の第１の幅は、酸化物半導体層の中の第１の位置よりも第２の電極に近い第２の位置における第２の方向の酸化物半導体層の第２の幅よりも小さい点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図１０は、第４の実施形態の半導体装置の模式断面図である。
第４の実施形態の半導体装置は、トランジスタ４００である。トランジスタ４００は、酸化物半導体にチャネルが形成される酸化物半導体トランジスタである。
トランジスタ４００は、シリコン基板１０、下部電極１２、上部電極１４、酸化物半導体層１６、ゲート電極１８、ゲート絶縁層２０、基板絶縁層２２、下部絶縁層２４、及び上部絶縁層２６を備える。酸化物半導体層１６は、下部領域１６ａ、上部領域１６ｂ、及び中間領域１６ｃを含む。
シリコン基板１０は、基板の一例である。下部電極１２は、第１の電極の一例である。上部電極１４は、第２の電極の一例である。下部絶縁層２４は、第１の絶縁層の一例である。上部絶縁層２６は、第２の絶縁層の一例である。
上部絶縁層２６の酸素原子濃度は、下部絶縁層２４の酸素原子濃度より低い。上部絶縁層２６の酸素原子濃度は、例えば、下部絶縁層２４の酸素原子濃度の２分の１以下である。
酸化物半導体層１６の第１の方向に平行な断面において、酸化物半導体層１６の中の第１の位置（図１０中のＰ１）における第１の方向に垂直な第２の方向の酸化物半導体層１６の第１の幅（図１０中のｗ１）は、酸化物半導体層１６の中の第１の位置Ｐ１よりも上部電極１４に近い第２の位置（図１０中のＰ２）における第２の方向の酸化物半導体層１６の第２の幅（図１０中のｗ２）よりも小さい。
酸化物半導体層１６の第２の方向の幅は、例えば、上部電極１４から下部電極１２に向かって小さくなる。酸化物半導体層１６の側面は、テーパ形状を有する。
第４の実施形態によれば、第１の実施形態と同様の作用により、熱処理後のオン電流の非対称性が抑制され、安定した特性を備えた酸化物半導体トランジスタが実現される。
（第５の実施形態）
第５の実施形態の半導体装置は、第２の絶縁層に囲まれ、酸化物半導体層に囲まれ、第１の絶縁層の酸素原子濃度よりも、酸素原子濃度の低い第３の絶縁層を、更に備える点で、第４の実施形態の半導体装置と異なる。以下、第１の実施形態又は第４の実施形態と重複する内容については、一部記述を省略する。
図１１、図１２は、第５の実施形態の半導体装置の模式断面図である。図１２は、図１１のＢＢ’断面図である。
第５の実施形態の半導体装置は、トランジスタ５００である。トランジスタ５００は、酸化物半導体にチャネルが形成される酸化物半導体トランジスタである。
トランジスタ５００は、シリコン基板１０、下部電極１２、上部電極１４、酸化物半導体層１６、ゲート電極１８、ゲート絶縁層２０、基板絶縁層２２、下部絶縁層２４、上部絶縁層２６、及びコア絶縁層２８を備える。酸化物半導体層１６は、下部領域１６ａ、上部領域１６ｂ、及び中間領域１６ｃを含む。
シリコン基板１０は、基板の一例である。下部電極１２は、第１の電極の一例である。上部電極１４は、第２の電極の一例である。下部絶縁層２４は、第１の絶縁層の一例である。上部絶縁層２６は、第２の絶縁層の一例である。コア絶縁層２８は、第３の絶縁層の一例である。
上部絶縁層２６の酸素原子濃度は、下部絶縁層２４の酸素原子濃度より低い。上部絶縁層２６の酸素原子濃度は、例えば、下部絶縁層２４の酸素原子濃度の２分の１以下である。
酸化物半導体層１６の第２の方向の幅は、例えば、上部電極１４から下部電極１２に向かって小さくなる。酸化物半導体層１６の側面は、テーパ形状を有する。
コア絶縁層２８は、上部絶縁層２６に囲まれる。コア絶縁層２８は、酸化物半導体層１６に囲まれる。コア絶縁層２８は、酸化物半導体層１６に接する。コア絶縁層２８は、上部領域１６ｂに接する。コア絶縁層２８は、第１の方向に延びる。
コア絶縁層２８の第２の方向の幅は、例えば、上部電極１４から下部電極１２に向かって小さくなる。コア絶縁層２８の側面は、テーパ形状を有する。また、例えば、コア絶縁層２８の最下部の第２の方向における位置は、ゲート電極１８の上面の第２の方向における位置よりも上である。
コア絶縁層２８の酸素原子濃度は、下部絶縁層２４の酸素原子濃度より低い。コア絶縁層２８の酸素原子濃度は、例えば、下部絶縁層２４の酸素原子濃度の２分の１以下である。
コア絶縁層２８は、例えば、酸化物、窒化物、又は酸窒化物である。コア絶縁層２８は、例えば、酸化シリコン、窒化シリコン、又は酸窒化シリコンを含む。コア絶縁層２８は、例えば、酸化シリコン層、酸窒化シリコン層、又は窒化シリコン層を含む。コア絶縁層２８は、例えば、酸化シリコン層、酸窒化シリコン層、又は窒化シリコン層である。
コア絶縁層２８は、例えば、上部絶縁層２６と同一の材料である。
第５の実施形態のトランジスタ５００によれば、第１の実施形態のトランジスタ１００と同様の作用により、上部領域１６ｂの酸素空孔濃度の低下が抑制される。
また、第５の実施形態のトランジスタ５００は、酸素原子濃度が低く酸化物半導体層１６の上部領域１６ｂに接するコア絶縁層２８を備える。このため、熱処理の際に、上部領域１６ｂからコア絶縁層２８への酸素の吸収が生じる。特に、例えば、コア絶縁層２８が窒化シリコンのように、酸素を含まない層である場合、上部領域１６ｂからコア絶縁層２８への酸素の吸収が促進される。したがって、上部領域１６ｂの酸素空孔濃度の低下が更に抑制される。
第５の実施形態のトランジスタ５００では、上部領域１６ｂからコア絶縁層２８への酸素の吸収を促進する観点から、コア絶縁層２８が窒化シリコン層であることが好ましい。
（変形例）
図１３は、第５の実施形態の半導体装置の変形例の模式断面図である。第５の実施形態の半導体装置の変形例は、トランジスタ５０１である。
トランジスタ５０１は、コア絶縁層２８が下部電極１２に接する点で、第５の実施形態のトランジスタ５００と異なる。コア絶縁層２８は、下部領域１６ａ、中間領域１６ｃ、及び上部領域１６ｂに囲まれる。コア絶縁層２８は、下部領域１６ａ、中間領域１６ｃ、及び上部領域１６ｂに接する。
トランジスタ５０１は、コア絶縁層２８を備えることにより、第５の実施形態のトランジスタ５００と同様の作用により、上部領域１６ｂの酸素空孔濃度の低下が抑制される。
第５の実施形態及び変形例によれば、熱処理後のオン電流の非対称性が更に抑制され、更に安定した特性を備えた酸化物半導体トランジスタが実現される。
（第６の実施形態）
第６の実施形態の半導体装置は、第１の電極との間に、第２の電極が設けられた基板を、備える点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図１４は、第６の実施形態の半導体装置の模式断面図である。
第６の実施形態の半導体装置は、トランジスタ６００である。トランジスタ６００は、酸化物半導体にチャネルが形成される酸化物半導体トランジスタである。
トランジスタ６００は、シリコン基板１０、下部電極１２、上部電極１４、酸化物半導体層１６、ゲート電極１８、ゲート絶縁層２０、基板絶縁層２２、下部絶縁層２４、及び上部絶縁層２６を備える。酸化物半導体層１６は、下部領域１６ａ、上部領域１６ｂ、及び中間領域１６ｃを含む。
シリコン基板１０は、基板の一例である。下部電極１２は、第２の電極の一例である。上部電極１４は、第１の電極の一例である。下部絶縁層２４は、第２の絶縁層の一例である。上部絶縁層２６は、第１の絶縁層の一例である。
下部絶縁層２４は、下部電極１２の上に設けられる。下部絶縁層２４は、ゲート電極１８と下部電極１２との間に設けられる。
下部絶縁層２４は、酸化物半導体層１６の下部領域１６ａを囲む。下部絶縁層２４は、ゲート絶縁層２０を囲む。下部絶縁層２４と下部領域１６ａとの間に、ゲート絶縁層２０が設けられる。
下部絶縁層２４の酸素原子濃度は、上部絶縁層２６の酸素原子濃度より低い。下部絶縁層２４の酸素原子濃度は、例えば、上部絶縁層２６の酸素原子濃度の２分の１以下である。
下部絶縁層２４は、例えば、酸化物、窒化物、又は酸窒化物である。下部絶縁層２４は、例えば、酸化シリコン、窒化シリコン、又は酸窒化シリコンを含む。下部絶縁層２４は、例えば、酸化シリコン層、酸窒化シリコン層、又は窒化シリコン層を含む。下部絶縁層２４は、例えば、酸化シリコン層、酸窒化シリコン層、又は窒化シリコン層である。
上部絶縁層２６は、ゲート電極１８の上に設けられる。上部絶縁層２６は、ゲート電極１８と上部電極１４との間に設けられる。
上部絶縁層２６は、酸化物半導体層１６の上部領域１６ｂを囲む。上部絶縁層２６は、ゲート絶縁層２０を囲む。上部絶縁層２６と上部領域１６ｂとの間に、ゲート絶縁層２０が設けられる。
上部絶縁層２６は、例えば、酸化物又は酸窒化物である。上部絶縁層２６は、例えば、酸化シリコン又は酸窒化シリコンを含む。上部絶縁層２６は、例えば、酸化シリコン層又は酸窒化シリコン層を含む。上部絶縁層２６は、例えば、酸化シリコン層又は酸窒化シリコン層である。
例えば、上部絶縁層２６が酸化シリコン層の場合、下部絶縁層２４が窒化シリコン層である。また、例えば、上部絶縁層２６が酸化シリコン層の場合、下部絶縁層２４が酸窒化シリコン層である。
また、例えば、上部絶縁層２６が酸化シリコン層の場合、下部絶縁層２４が上部絶縁層２６よりも相対的に酸素濃度が低い酸化シリコン層である。例えば、上部絶縁層２６が酸素（Ｏ）に対するシリコン（Ｓｉ）の原子比（Ｓｉ／Ｏ）が２分の１の酸化シリコン層の場合、下部絶縁層２４は、酸素（Ｏ）に対するシリコン（Ｓｉ）の原子比（Ｓｉ／Ｏ）が２分の１より高い酸化シリコン層である。
例えば、下部電極１２の材料と上部電極１４の材料が異なる場合がある。例えば、下部電極１２の材料が、上部電極１４の材料よりも酸化物半導体層１６の酸素を吸収しにくい場合がある。下部電極１２の材料が酸化物半導体層１６の酸素を吸収しにくい場合、熱処理後に、下部領域１６ａの酸素空孔濃度が低下するおそれがある。下部領域１６ａの酸素空孔濃度が低下すると、下部領域１６ａと下部電極１２との間のコンタクト抵抗が上昇する。このため、トランジスタのオン電流の非対称性が生じるおそれがある。
トランジスタ６００は、下部絶縁層２４の酸素原子濃度は、上部絶縁層２６の酸素原子濃度より低い。このため、熱処理の際に、下部領域１６ａに向けて下部絶縁層２４から供給される酸素の量が、上部領域１６ｂに向けて上部絶縁層２６から供給される酸素の量よりも少なくなる。このため、下部領域１６ａの酸素空孔濃度の低下が抑制される。したがって、下部領域１６ａのキャリア濃度の低下が抑制され、下部領域１６ａと下部電極１２との間のコンタクト抵抗の上昇が抑制される。よって、熱処理後のトランジスタ６００のオン電流の非対称性の発現が抑制される。
第６の実施形態によれば、熱処理後のオン電流の非対称性が抑制され、安定した特性を備えた酸化物半導体トランジスタが実現される。
（第７の実施形態）
第７の実施形態の半導体装置は、酸化物半導体層の第１の方向に平行な断面において、酸化物半導体層の中の第１の位置における第１の方向に垂直な第２の方向の第１の幅は、酸化物半導体層の中の第１の位置よりも第２の電極に近い第２の位置における第２の方向の第２の幅よりも大きい点で、第６の実施形態の半導体装置と異なる。以下、第６の実施形態と重複する内容については、一部記述を省略する。
図１５は、第７の実施形態の半導体装置の模式断面図である。
第７の実施形態の半導体装置は、トランジスタ７００である。トランジスタ７００は、酸化物半導体にチャネルが形成される酸化物半導体トランジスタである。
トランジスタ７００は、シリコン基板１０、下部電極１２、上部電極１４、酸化物半導体層１６、ゲート電極１８、ゲート絶縁層２０、基板絶縁層２２、下部絶縁層２４、及び上部絶縁層２６を備える。酸化物半導体層１６は、下部領域１６ａ、上部領域１６ｂ、及び中間領域１６ｃを含む。
シリコン基板１０は、基板の一例である。下部電極１２は、第２の電極の一例である。上部電極１４は、第１の電極の一例である。下部絶縁層２４は、第２の絶縁層の一例である。上部絶縁層２６は、第１の絶縁層の一例である。
下部絶縁層２４の酸素原子濃度は、上部絶縁層２６の酸素原子濃度より低い。下部絶縁層２４の酸素原子濃度は、例えば、上部絶縁層２６の酸素原子濃度の２分の１以下である。
酸化物半導体層１６の第１の方向に平行な断面において、酸化物半導体層１６の中の第１の位置（図１５中のＰ１）における第１の方向に垂直な第２の方向の酸化物半導体層１６の第１の幅（図１５中のｗ１）は、酸化物半導体層１６の中の第１の位置Ｐ１よりも下部電極１２に近い第２の位置（図１５中のＰ２）における第２の方向の酸化物半導体層１６の第２の幅（図１５中のｗ２）よりも大きい。
酸化物半導体層１６の第２の方向の幅は、例えば、上部電極１４から下部電極１２に向かって小さくなる。酸化物半導体層１６の側面は、テーパ形状を有する。
第７の実施形態によれば、第６の実施形態と同様の作用により、熱処理後のオン電流の非対称性が抑制され、安定した特性を備えた酸化物半導体トランジスタが実現される。
（第８の実施形態）
第８の実施形態の半導体記憶装置は、第１の電極と、第２の電極と、第１の電極と第２の電極との間に設けられた酸化物半導体層と、第１の電極から第２の電極に向かう第１の方向において、第１の電極と第２の電極との間に設けられ、酸化物半導体層に対向するゲート電極と、酸化物半導体層とゲート電極との間に設けられたゲート絶縁層と、ゲート電極と第１の電極との間に設けられた第１の絶縁層と、ゲート電極と第２の電極との間に設けられ、第１の絶縁層の酸素原子濃度よりも、酸素原子濃度の低い第２の絶縁層と、第１の電極又は第２の電極に電気的に接続されたキャパシタと、を備える。
第８の実施形態の半導体記憶装置は、半導体メモリ８００である。第８の実施形態の半導体記憶装置は、ＤＲＡＭである。半導体メモリ８００は、第１の実施形態のトランジスタ１００を、ＤＲＡＭのメモリセルのスイッチングトランジスタとして使用する。
以下、第１の実施形態と重複する内容については、一部記述を省略する。
図１６は、第８の実施形態の半導体記憶装置の等価回路図である。図１６は、メモリセルＭＣが１個の場合を例示しているが、メモリセルＭＣは、例えばアレイ状に複数設けられていても構わない。
半導体メモリ８００は、メモリセルＭＣ、ワード線ＷＬ、ビット線ＢＬ、及びプレート線ＰＬを備える。メモリセルＭＣは、スイッチングトランジスタＴＲ及びキャパシタＣＡを含む。図１６で、破線で囲まれた領域がメモリセルＭＣである。
ワード線ＷＬは、スイッチングトランジスタＴＲのゲート電極に電気的に接続される。ビット線ＢＬは、スイッチングトランジスタＴＲのソース・ドレイン電極の一方に電気的に接続される。キャパシタＣＡの一方の電極は、スイッチングトランジスタＴＲのソース・ドレイン電極の他方に電気的に接続される。キャパシタＣＡの他方の電極は、プレート線ＰＬに接続される。
メモリセルＭＣは、キャパシタＣＡに電荷を蓄積することで、データを記憶する。データの書き込み及び読出しは、スイッチングトランジスタＴＲをオン動作させることにより行う。
例えば、ビット線ＢＬに所望の電圧を印加した状態でスイッチングトランジスタＴＲをオン動作させ、メモリセルＭＣへのデータの書き込みを行う。
また、例えば、スイッチングトランジスタＴＲをオン動作させ、キャパシタに蓄積された電荷量に応じたビット線ＢＬの電圧変化を検知し、メモリセルＭＣのデータの読み出しを行う。
図１７は、第８の実施形態の半導体記憶装置の模式断面図である。図１７は、半導体メモリ８００のメモリセルＭＣの断面を示す。
半導体メモリ８００は、シリコン基板１０、スイッチングトランジスタＴＲ、キャパシタＣＡ、下部層間絶縁層３０、及び上部層間絶縁層３２を含む。シリコン基板１０は、基板の一例である。
スイッチングトランジスタＴＲは、下部電極１２、上部電極１４、酸化物半導体層１６、ゲート電極１８、ゲート絶縁層２０、下部絶縁層２４、上部絶縁層２６を備える。下部電極１２は、第１の電極の一例である。上部電極１４は、第２の電極の一例である。下部絶縁層２４は、第１の絶縁層の一例である。上部絶縁層２６は、第２の絶縁層の一例である。
スイッチングトランジスタＴＲは、第１の実施形態のトランジスタ１００と同様の構造を有する。
キャパシタＣＡは、シリコン基板１０とスイッチングトランジスタＴＲとの間に設けられる。キャパシタＣＡは、シリコン基板１０と下部電極１２との間に設けられる。キャパシタＣＡは、下部電極１２に電気的に接続される。
キャパシタＣＡは、セル電極７１、プレート電極７２、キャパシタ絶縁膜７３を備える。セル電極７１は、下部電極１２に電気的に接続される。セル電極７１は、例えば、下部電極１２に接する。
セル電極７１及びプレート電極７２は、例えば、窒化チタンである。キャパシタ絶縁膜７３は、例えば、酸化ジルコニウム、酸化アルミニウム、酸化ジルコニウムの積層構造を有する。
ゲート電極１８は、例えば、図示しないワード線ＷＬに電気的に接続される。上部電極１４は、例えば、図示しないビット線ＢＬに電気的に接続される。プレート電極７２は、例えば、図示しないプレート線ＰＬに接続される。
半導体メモリ８００を製造する際、シリコン基板１０の上にキャパシタＣＡを形成した後に、スイッチングトランジスタＴＲを形成する。スイッチングトランジスタＴＲを形成する際、下部電極１２が形成された後に、酸化物半導体層１６、及び上部電極１４をこの順に形成する。
半導体メモリ８００は、オフ動作時のチャネルリーク電流が極めて小さい酸化物半導体トランジスタをスイッチングトランジスタＴＲに適用する。したがって、電荷保持特性に優れたＤＲＡＭが実現する。
また、半導体メモリ８００のスイッチングトランジスタＴＲは、熱処理が加わることによるオン電流の非対称性の発現が抑制される。よって、スイッチングトランジスタＴＲの特性が安定し、半導体メモリ８００の特性も安定する。
第１ないし第７の実施形態においては、ゲート電極が酸化物半導体層を囲んで設けられるトランジスタを例に説明したが、本発明の実施形態のトランジスタは、ゲート電極が酸化物半導体層を囲まないトランジスタであっても構わない。例えば、本発明の実施形態のトランジスタは、酸化物半導体層が２本のゲート電極に挟まれるトランジスタであっても構わない。
第８の実施形態においては、第１の実施形態のトランジスタが適用される半導体メモリを例に説明したが、本発明の実施形態の半導体メモリは、第２ないし第７の実施形態のトランジスタが適用される半導体メモリであっても構わない。
第８の実施形態においては、セル電極が下部電極に電気的に接続される半導体メモリを例に説明したが、本発明の実施形態の半導体メモリは、セル電極が上部電極に電気的に接続される半導体メモリであっても構わない。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ シリコン基板（基板）
１２ 下部電極（第１の電極、第２の電極）
１４ 上部電極（第２の電極、第１の電極）
１６ 酸化物半導体層
１８ ゲート電極
２０ ゲート絶縁層
２４ 下部絶縁層（第１の絶縁層、第２の絶縁層）
２６ 上部絶縁層（第２の絶縁層、第１の絶縁層）
２６ａ 第１の領域
２６ｂ 第２の領域
２８ コア絶縁層（第３の絶縁層）
１００ トランジスタ（半導体装置）
２００ トランジスタ（半導体装置）
３００ トランジスタ（半導体装置）
４００ トランジスタ（半導体装置）
５００ トランジスタ（半導体装置）
６００ トランジスタ（半導体装置）
７００ トランジスタ（半導体装置）
８００ 半導体メモリ（半導体記憶装置）
ＣＡ キャパシタ
Ｐ１ 第１の位置
Ｐ２ 第２の位置
ｗ１ 第１の幅
ｗ２ 第２の幅

Claims (17)

  1. 第１の電極と、
    第２の電極と、
    前記第１の電極と前記第２の電極との間に設けられた酸化物半導体層と、
    前記第１の電極から前記第２の電極に向かう第１の方向において、前記第１の電極と前記第２の電極との間に設けられ、前記酸化物半導体層に対向するゲート電極と、
    前記酸化物半導体層と前記ゲート電極との間に設けられたゲート絶縁層と、
    前記ゲート電極と前記第１の電極との間に設けられた第１の絶縁層と、
    前記ゲート電極と前記第２の電極との間に設けられ、前記第１の絶縁層の酸素原子濃度よりも、酸素原子濃度の低い第２の絶縁層と、
    を備える半導体装置。
  2. 前記ゲート電極は、前記酸化物半導体層を囲む請求項１記載の半導体装置。
  3. 前記第２の絶縁層は、窒化シリコン層、又は、酸素（Ｏ）に対するシリコン（Ｓｉ）の原子比（Ｓｉ／Ｏ）が２分の１より高い酸化シリコン層を含む請求項１又は請求項２記載の半導体装置。
  4. 前記第２の絶縁層の酸素原子濃度は、前記第１の絶縁層の酸素原子濃度の２分の１以下である請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記第２の絶縁層は、第１の領域と、前記第１の領域と前記第２の電極との間に設けられ、前記第１の領域の酸素原子濃度よりも、酸素原子濃度の低い第２の領域と、を含む請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記第２の絶縁層と前記酸化物半導体層との間の前記ゲート絶縁層の前記第１の方向と垂直な第２の方向における厚さは、前記第１の絶縁層と前記酸化物半導体層との間の前記ゲート絶縁層の前記第２の方向における厚さよりも薄い、請求項１ないし請求項５いずれか一項記載の半導体装置。
  7. 前記第２の絶縁層は、前記酸化物半導体層に接する請求項１ないし請求項６いずれか一項記載の半導体装置。
  8. 前記第２の絶縁層に囲まれ、前記酸化物半導体層に囲まれ、前記第１の絶縁層の酸素原子濃度よりも、酸素原子濃度の低い第３の絶縁層を、更に備える請求項１ないし請求項７いずれか一項記載の半導体装置。
  9. 前記第２の電極との間に、前記第１の電極が設けられた基板を、更に備える請求項１ないし請求項８いずれか一項記載の半導体装置。
  10. 前記酸化物半導体層の前記第１の方向に平行な断面において、前記酸化物半導体層の中の第１の位置における前記第１の方向に垂直な第２の方向の前記酸化物半導体層の第１の幅は、前記酸化物半導体層の中の前記第１の位置よりも前記第２の電極に近い第２の位置における前記第２の方向の前記酸化物半導体層の第２の幅よりも小さい請求項１ないし請求項９いずれか一項記載の半導体装置。
  11. 前記第１の電極との間に、前記第２の電極が設けられた基板を、更に備える請求項１ないし請求項８いずれか一項記載の半導体装置。
  12. 前記酸化物半導体層の前記第１の方向に平行な断面において、前記酸化物半導体層の中の第１の位置における前記第１の方向に垂直な第２の方向の第１の幅は、前記酸化物半導体層の中の前記第１の位置よりも前記第２の電極に近い第２の位置における前記第２の方向の第２の幅よりも大きい請求項１１記載の半導体装置。
  13. 第１の電極と、
    第２の電極と、
    前記第１の電極と前記第２の電極との間に設けられた酸化物半導体層と、
    前記第１の電極から前記第２の電極に向かう第１の方向において、前記第１の電極と前記第２の電極との間に設けられ、前記酸化物半導体層に対向するゲート電極と、
    前記酸化物半導体層と前記ゲート電極との間に設けられたゲート絶縁層と、
    前記ゲート電極と前記第１の電極との間に設けられた第１の絶縁層と、
    前記ゲート電極と前記第２の電極との間に設けられ、前記第１の絶縁層の酸素原子濃度よりも、酸素原子濃度の低い第２の絶縁層と、
    前記第１の電極又は前記第２の電極に電気的に接続されたキャパシタと、
    を備える半導体記憶装置。
  14. 基板を更に備え、
    前記キャパシタは、前記基板と前記第１の電極との間に設けられた請求項１３記載の半導体記憶装置。
  15. 前記ゲート電極は、前記酸化物半導体層を囲む請求項１３又は請求項１４記載の半導体記憶装置。
  16. 前記第２の絶縁層は、窒化シリコン層、又は、酸素（Ｏ）に対するシリコン（Ｓｉ）の原子比（Ｓｉ／Ｏ）が２分の１より高い酸化シリコン層を含む請求項１３ないし請求項１５いずれか一項記載の半導体記憶装置。
  17. 前記第２の絶縁層の酸素原子濃度は、前記第１の絶縁層の酸素原子濃度の２分の１以下である請求項１３ないし請求項１６いずれか一項記載の半導体記憶装置。
JP2021153487A 2021-09-21 2021-09-21 半導体装置及び半導体記憶装置 Pending JP2023045215A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021153487A JP2023045215A (ja) 2021-09-21 2021-09-21 半導体装置及び半導体記憶装置
TW110145618A TW202314977A (zh) 2021-09-21 2021-12-07 半導體裝置及半導體記憶裝置
CN202111611497.7A CN115867025A (zh) 2021-09-21 2021-12-27 半导体装置及半导体存储装置
US17/690,425 US11871557B2 (en) 2021-09-21 2022-03-09 Semiconductor device and semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021153487A JP2023045215A (ja) 2021-09-21 2021-09-21 半導体装置及び半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2023045215A true JP2023045215A (ja) 2023-04-03

Family

ID=85572242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021153487A Pending JP2023045215A (ja) 2021-09-21 2021-09-21 半導体装置及び半導体記憶装置

Country Status (4)

Country Link
US (1) US11871557B2 (ja)
JP (1) JP2023045215A (ja)
CN (1) CN115867025A (ja)
TW (1) TW202314977A (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI525614B (zh) 2011-01-05 2016-03-11 半導體能源研究所股份有限公司 儲存元件、儲存裝置、及信號處理電路
JP6434872B2 (ja) 2015-07-31 2018-12-05 東芝メモリ株式会社 半導体装置
JP6400536B2 (ja) 2015-08-04 2018-10-03 東芝メモリ株式会社 半導体記憶装置
CN107689345B (zh) * 2017-10-09 2020-04-28 深圳市华星光电半导体显示技术有限公司 Tft基板及其制作方法与oled面板及其制作方法
JP7109928B2 (ja) 2018-01-31 2022-08-01 キオクシア株式会社 トランジスタ及び半導体記憶装置並びにトランジスタの製造方法
JP7051511B2 (ja) 2018-03-21 2022-04-11 キオクシア株式会社 半導体装置及びその製造方法
KR102591811B1 (ko) * 2018-05-18 2023-10-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US20230088455A1 (en) 2023-03-23
US11871557B2 (en) 2024-01-09
TW202314977A (zh) 2023-04-01
CN115867025A (zh) 2023-03-28

Similar Documents

Publication Publication Date Title
US11942545B2 (en) Semiconductor memory device
TWI737085B (zh) 半導體裝置及半導體記憶裝置
CN114267728A (zh) 半导体装置及半导体存储装置
JP7387475B2 (ja) 半導体装置及び半導体記憶装置
JP2023045215A (ja) 半導体装置及び半導体記憶装置
JP2022146576A (ja) 半導体装置及び半導体記憶装置
US20230290882A1 (en) Semiconductor device and semiconductor memory device
US20230328957A1 (en) Semiconductor device and semiconductor memory device
TWI797917B (zh) 半導體裝置、半導體記憶裝置及半導體裝置之製造方法
US20230422482A1 (en) Semiconductor device and semiconductor memory device
US20230413510A1 (en) Semiconductor device and semiconductor memory device
JP2023090214A (ja) 半導体装置、半導体記憶装置、及び半導体装置の製造方法
JP2023136275A (ja) 半導体装置及び半導体記憶装置
JP2023175508A (ja) 半導体装置及び半導体記憶装置
JP2023091135A (ja) 半導体装置及び半導体記憶装置