TWI797917B - 半導體裝置、半導體記憶裝置及半導體裝置之製造方法 - Google Patents

半導體裝置、半導體記憶裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI797917B
TWI797917B TW110148896A TW110148896A TWI797917B TW I797917 B TWI797917 B TW I797917B TW 110148896 A TW110148896 A TW 110148896A TW 110148896 A TW110148896 A TW 110148896A TW I797917 B TWI797917 B TW I797917B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor layer
metal element
electrode
layer
Prior art date
Application number
TW110148896A
Other languages
English (en)
Other versions
TW202314978A (zh
Inventor
石丸友紀
森伸二
松尾和展
澤敬一
虎谷健一郎
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Application granted granted Critical
Publication of TW202314978A publication Critical patent/TW202314978A/zh
Publication of TWI797917B publication Critical patent/TWI797917B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

實施方式提供耐熱性高的半導體裝置、半導體記憶裝置及半導體裝置之製造方法。 實施方式的半導體裝置具備：第1電極；第2電極；第1氧化物半導體層，其設於第1電極與第2電極之間，並含有In、Zn及第1金屬元素，第1金屬元素為從由Ga、Mg及Mn所成的群組中選擇的至少一個金屬元素；第2氧化物半導體層，其設於第1氧化物半導體層與第2電極之間，並含有In、Zn及第1金屬元素；第3氧化物半導體層，其設於第1氧化物半導體層與第2氧化物半導體層之間，並含有In、Zn及第2金屬元素，第2金屬元素為從由Al、Hf、La、Sn、Ta、Ti、W、Y及Zr所成的群組中選擇的至少一個金屬元素；閘極電極，其與第3氧化物半導體層相向；以及閘極絕緣層，其設於第3氧化物半導體層與閘極電極之間。

Description

半導體裝置、半導體記憶裝置及半導體裝置之製造方法
本發明的實施方式涉及半導體裝置、半導體記憶裝置及半導體裝置之製造方法。 [關聯案] 本案主張以日本特願2021-153285號(申請日：2021年9月21日)為基礎申請案的優先權。本案參照此基礎案從而包含基礎案的全部的內容。
在氧化物半導體層形成通道的氧化物半導體電晶體具備關斷動作時的通道漏電流亦即關斷漏電流極小如此之優異的特性。為此，例如正在檢討將氧化物半導體電晶體應用於動態隨機存取記憶體(DRAM)的記憶體單元(memory cell)的切換電晶體。 將氧化物半導體電晶體應用於記憶體單元的切換電晶體的情況下，在形成了電晶體構造後，被施加與記憶體單元、佈線的形成相關的熱處理。因此，熱處理後的特性的變動少、耐熱性高的氧化物半導體電晶體的實現受到期待。
本發明的實施方式提供耐熱性高的半導體裝置、半導體記憶裝置及半導體裝置之製造方法。 實施方式的半導體裝置具備：第1電極；第2電極；第1氧化物半導體層，其設於前述第1電極與前述第2電極之間，並含有銦(In)、鋅(Zn)及第1金屬元素，前述第1金屬元素為從由鎵(Ga)、鎂(Mg)及錳(Mn)所成的群組中選擇的至少一個金屬元素；第2氧化物半導體層，其設於前述第1氧化物半導體層與前述第2電極之間，並含有銦(In)、鋅(Zn)及前述第1金屬元素；第3氧化物半導體層，其設於前述第1氧化物半導體層與前述第2氧化物半導體層之間，化學成分與前述第1氧化物半導體層及前述第2氧化物半導體層不同，並含有銦(In)、鋅(Zn)及第2金屬元素，前述第2金屬元素為從由鋁(Al)、鉿(Hf)、鑭(La)、錫(Sn)、鉭(Ta)、鈦(Ti)、鎢(W)、釔(Y)及鋯(Zr)所成的群組中選擇的至少一個金屬元素；閘極電極，其相向於前述第3氧化物半導體層；以及閘極絕緣層，其設於前述第3氧化物半導體層與前述閘極電極之間。
以下，一面參照圖式一面說明本發明的實施方式。另外，在以下的說明，對相同或類似的構件等標注相同的符號，就曾說明的構件等酌情省略其說明。 此外，本說明書中，方便上有時使用「上」或「下」如此之用語。「上」或「下」僅為就圖式內的相對位置關係進行表示的用語，並非界定相對於重力之位置關係的用語。 本說明書中的構成半導體裝置及半導體記憶裝置的構件的化學成分的定性分析及定量分析例如可透過二次離子質譜法(Secondary Ion Mass Spectrometry：SIMS)、能量分散型X射線光譜術(Energy Dispersive X-ray Spectroscopy：EDX)或拉塞福背向散射分析法(Rutherford Back-Scattering Spectroscopy：RBS)進行。此外，構成半導體裝置及半導體記憶裝置的構件的厚度、構件間的距離等的測定例如可透過透射型電子顯微鏡(Transmission Electron Microscope：TEM)進行。此外，構成半導體裝置及半導體記憶裝置的構件的電阻的測定例如可透過掃描展延電阻顯微術(Scanning Spreading Resistance Microscopy：SSRM)進行。 (第1實施方式) 第1實施方式的半導體裝置具備：第1電極；第2電極；第1氧化物半導體層，其設於第1電極與第2電極之間，並含有銦(In)、鋅(Zn)及第1金屬元素，第1金屬元素為從由鎵(Ga)、鎂(Mg)及錳(Mn)所成的群組中選擇的至少一個金屬元素；第2氧化物半導體層，其設於第1氧化物半導體層與第2電極之間，並含有銦(In)、鋅(Zn)及第1金屬元素；第3氧化物半導體層，其設於第1氧化物半導體層與第2氧化物半導體層之間，化學成分與第1氧化物半導體層及第2氧化物半導體層不同，並含有銦(In)、鋅(Zn)及第2金屬元素，第2金屬元素為從由鋁(Al)、鉿(Hf)、鑭(La)、錫(Sn)、鉭(Ta)、鈦(Ti)、鎢(W)、釔(Y)及鋯(Zr)所成的群組中選擇的至少一個金屬元素；閘極電極，其相向於第3氧化物半導體層；以及閘極絕緣層，其設於第3氧化物半導體層與閘極電極之間。 圖1、圖2為第1實施方式的半導體裝置的示意截面圖。圖2為圖1的AA’截面圖。 第1實施方式的半導體裝置為電晶體100。電晶體100為在氧化物半導體形成通道的氧化物半導體電晶體。電晶體100的閘極電極包圍被形成通道的氧化物半導體。電晶體100為所謂的閘極全環(GAA)構造的電晶體。電晶體100為所謂的縱型電晶體。 電晶體100具備源極電極10、汲極電極12、源極層14、汲極層16、通道層18、閘極電極20、閘極絕緣層22、第1層間絕緣層24及第2層間絕緣層26。 以下，將從源極電極10朝向汲極電極12的方向定義為第1方向。此外，將垂直於第1方向的一方向定義為第2方向。例如，圖1中，上下方向為第1方向，水平方向為第2方向。 源極電極10為第1電極的一例。汲極電極12為第2電極的一例。源極層14為第1氧化物半導體層的一例。汲極層16為第2氧化物半導體層的一例。通道層18為第3氧化物半導體層的一例。 源極電極10為導電層。源極電極10例如為金屬或金屬化合物。源極電極10例如含有銦(In)、錫(Sn)及氧(O)。源極電極10例如含有氧化銦錫。源極電極10例如為氧化銦錫。 汲極電極12為導電層。汲極電極12例如為金屬或金屬化合物。汲極電極12例如含有銦(In)、錫(Sn)及氧(O)。源極電極10例如含有氧化銦錫。汲極電極12例如為氧化銦錫。 源極層14設於源極電極10與汲極電極12之間。例如，源極層14與源極電極10相接。源極層14與源極電極10電連接。 源極層14為氧化物半導體。源極層14含有銦(In)、鋅(Zn)、第1金屬元素及氧(O)。第1金屬元素為從由鎵(Ga)、鎂(Mg)及錳(Mn)所成的群組中選擇的至少一個金屬元素。 源極層14例如以銦(In)、鋅(Zn)及第1金屬元素為主成分。源極層14以銦(In)、鋅(Zn)及第1金屬元素為主成分表示在源極層14除氧(O)以外不存在原子濃度比銦(In)、鋅(Zn)或第1金屬元素高的元素。 源極層14例如含有銦(In)、鋅(Zn)、鎵(Ga)及氧(O)。源極層14例如以銦(In)、鋅(Zn)及鎵(Ga)為主成分。 源極層14例如為圓筒形狀。源極層14的第1方向上的長度例如為10nm以上50nm以下。 汲極層16設於源極層14與汲極電極12之間。例如，接於汲極層16與汲極電極12。汲極層16電連接於汲極電極12。 汲極層16為氧化物半導體。汲極層16含有銦(In)、鋅(Zn)、第1金屬元素及氧(O)。第1金屬元素為從由鎵(Ga)、鎂(Mg)及錳(Mn)所成的群組中選擇的至少一個金屬元素。 汲極層16例如以銦(In)、鋅(Zn)及第1金屬元素為主成分。汲極層16以銦(In)、鋅(Zn)及第1金屬元素為主成分表示在汲極層16除氧(O)以外不存在原子濃度比銦(In)、鋅(Zn)或第1金屬元素高的元素。 汲極層16例如含有銦(In)、鋅(Zn)、鎵(Ga)及氧(O)。汲極層16例如以銦(In)、鋅(Zn)及鎵(Ga)為主成分。 汲極層16含有與源極層14相同的第1金屬元素。例如，汲極層16與源極層14被以相同的氧化物半導體而形成。例如，汲極層16的化學成分與源極層14的化學成分為相同。 汲極層16例如為圓筒形狀。汲極層16的第1方向上的長度例如為10nm以上50nm以下。 通道層18設於源極層14與汲極層16之間。通道層18接於源極層14及汲極層16。 於通道層18，被形成在電晶體100的導通動作時成為電流路徑的通道。通道層18延伸於從源極電極10朝向汲極電極12的方向，亦即延伸於第1方向。於電晶體100的導通動作時，電流在通道層18之中流於第1方向。 通道層18例如為圓筒形狀。 通道層18為氧化物半導體。通道層18含有銦(In)、鋅(Zn)、第2金屬元素及氧(O)。第2金屬元素為從由鋁(Al)、鉿(Hf)、鑭(La)、錫(Sn)、鉭(Ta)、鈦(Ti)、鎢(W)、釔(Y)及鋯(Zr)所成的群組中選擇的至少一個金屬元素。 通道層18例如以銦(In)、鋅(Zn)及第2金屬元素為主成分。通道層18以銦(In)、鋅(Zn)及第2金屬元素為主成分表示在通道層18除氧(O)以外不存在原子濃度比銦(In)、鋅(Zn)或第2金屬元素高的元素。 通道層18例如含有銦(In)、鋅(Zn)、鋁(Al)及氧(O)。通道層18例如以銦(In)、鋅(Zn)及鋁(Al)為主成分。 通道層18的化學成分與源極層14的化學成分不同。通道層18的化學成分與汲極層16的化學成分不同。 通道層18之中的第1金屬元素的原子濃度例如比源極層14之中的第1金屬元素的原子濃度小。另外，通道層18之中的第1金屬元素的原子濃度例如比汲極層16之中的第1金屬元素的原子濃度小。 例如，通道層18之中的第1金屬元素的原子濃度為源極層14之中的第1金屬元素的原子濃度的10分之1以下。另外，通道層18的第1金屬元素的原子濃度為汲極層16之中的第1金屬元素的原子濃度的10分之1以下。 通道層18之中的第2金屬元素的原子濃度例如比源極層14之中的第2金屬元素的原子濃度大。另外，通道層18之中的第2金屬元素的原子濃度例如比汲極層16之中的第2金屬元素的原子濃度大。 例如，通道層18之中的第2金屬元素的原子濃度為源極層14之中的第2金屬元素的原子濃度的10倍以上。另外，通道層18之中的第2金屬元素的原子濃度為汲極層16之中的第2金屬元素的原子濃度的10倍以上。 通道層18的第1方向上的長度(圖1中的d1)例如為20nm以上100nm以下。通道層18的第1方向上的長度(圖1中的d1)例如比閘極電極20的第1方向上的長度(圖1中的d2)大。 閘極電極20被相向於通道層18而設。閘極電極20例如被包圍通道層18而設。閘極電極20例如被設於通道層18的周圍。 閘極電極20例如為金屬、金屬化合物或半導體。閘極電極20例如含有鎢(W)。 閘極電極20的第1方向上的長度(圖1中的d2)例如為20nm以上100nm以下。閘極電極20的第1方向上的長度d2為電晶體100的閘極長。 例如，源極層14與通道層18的邊界(圖1中的B1)在第1方向上位於比閘極電極20靠源極電極10之側。換言之，源極層14與通道層18的邊界B1在第1方向上位於比閘極電極20的源極電極10側的端部(圖1中的E1)靠源極電極10之側。 例如，汲極層16與通道層18的邊界(圖1中的B2)在第1方向上位於比閘極電極20靠汲極電極12之側。換言之，汲極層16與通道層18的邊界B2在第1方向上位於比閘極電極20的汲極電極12側的端部(圖1中的E2)靠汲極電極12之側。 源極層14與通道層18的邊界B1的位置例如定義如以下。取得沿著從通道層18朝向源極層14的第1方向之第2金屬元素的濃度分布。將第2金屬元素的濃度成為第2金屬元素的最大濃度的10分之1之位置定義為源極層14與通道層18的邊界的位置。 同樣地，汲極層16與通道層18的邊界B2例如定義如以下。取得沿著從通道層18朝向汲極層16的第1方向之第2金屬元素的濃度分布。將第2金屬元素的濃度成為第2金屬元素的最大濃度的10分之1之位置定義為源極層14與通道層18的邊界的位置。 閘極絕緣層22設於通道層18與閘極電極20之間。閘極絕緣層22例如被包圍通道層18而設。 閘極絕緣層22例如為氧化物或氧氮化物。閘極絕緣層22例如含有氧化矽或氧化鋁。閘極絕緣層22的厚度例如為2nm以上10nm以下。 第1層間絕緣層24設於源極電極10與閘極電極20之間。第1層間絕緣層24例如設於源極層14的周圍。 第1層間絕緣層24例如為氧化物、氮化物或氧氮化物。第1層間絕緣層24例如含有氧化矽。 第2層間絕緣層26設於汲極電極12與閘極電極20之間。第2層間絕緣層26例如設於汲極層16的周圍。 第2層間絕緣層26例如為氧化物、氮化物或氧氮化物。第2層間絕緣層26例如含有氧化矽。 接著，就第1實施方式的半導體裝置之製造方法的一例進行說明。 第1實施方式的半導體裝置之製造方法：在第1導電膜之上形成第1絕緣膜，在第1絕緣膜之上形成第2絕緣膜，在第2絕緣膜之上形成第3絕緣膜，貫通第3絕緣膜、第2絕緣膜及第1絕緣膜，形成到達於第1導電膜的開口部，在開口部之中形成第1氧化物半導體膜，第1氧化物半導體膜含有銦(In)、鋅(Zn)及第1金屬元素，第1金屬元素為從由鎵(Ga)、鎂(Mg)及錳(Mn)所成的群組中選擇的至少一個金屬元素，除去第3絕緣膜之上的第1氧化物半導體膜，在第1氧化物半導體膜及第3絕緣膜之上形成第2導電膜，將第2絕緣膜相對於第1絕緣膜及第3絕緣膜而選擇性除去，使第1氧化物半導體膜曝露，除去第1氧化物半導體膜的一部分，在除去了第1氧化物半導體膜的一部分的區域形成第2氧化物半導體膜，第2氧化物半導體膜的化學成分與第1氧化物半導體膜不同，並含有銦(In)、鋅(Zn)及第2金屬元素，第2金屬元素為從由鋁(Al)、鉿(Hf)、鑭(La)、錫(Sn)、鉭(Ta)、鈦(Ti)、鎢(W)、釔(Y)及鋯(Zr)所成的群組中選擇的至少一個金屬元素，除去第2氧化物半導體膜的一部分，在第2氧化物半導體膜之上形成第4絕緣膜，在第4絕緣膜之上形成金屬膜。 圖3~圖13為就第1實施方式的半導體裝置之製造方法進行繪示的示意截面圖。圖3~圖13為對應於圖1的截面。 最初，在第1氧化銦錫膜40之上形成第1氧化矽膜42。接著，在第1氧化矽膜42之上形成氮化矽膜44。接著，在氮化矽膜44之上形成第2氧化矽膜46(圖3)。第1氧化銦錫膜40、第1氧化矽膜42、氮化矽膜44及第2氧化矽膜46例如透過化學氣相沉積法(CVD法)而形成。 第1氧化銦錫膜40為第1導電膜的一例。第1氧化矽膜42為第1絕緣膜的一例。氮化矽膜44為第2絕緣膜的一例。第2氧化矽膜46為第3絕緣膜的一例。 接著，從第2氧化矽膜46的表面，貫通第2氧化矽膜46、氮化矽膜44及第1氧化矽膜42，形成到達於第1氧化銦錫膜40的開口部48(圖4)。開口部48例如使用光刻法及反應離子蝕刻法(RIE法)而形成。 接著，在開口部48之中形成第1氧化物半導體膜50(圖5)。將開口部48以第1氧化物半導體膜50嵌入。第1氧化物半導體膜50含有銦(In)、鋅(Zn)及第1金屬元素，第1金屬元素為從由鎵(Ga)、鎂(Mg)及錳(Mn)所成的群組中選擇的至少一個金屬元素。第1氧化物半導體膜50例如含有銦(In)、鋅(Zn)及鎵(Ga)。 接著，除去第2氧化矽膜46之上的第1氧化物半導體膜50(圖6)。第1氧化物半導體膜50的除去例如透過RIE法而進行。 接著，在第1氧化物半導體膜50及第2氧化矽膜46之上形成第2氧化銦錫膜52(圖7)。第2氧化銦錫膜52例如透過CVD法而形成。第2氧化銦錫膜52為第2導電膜的一例。 接著，將氮化矽膜44相對於第1氧化矽膜42及第2氧化矽膜46而選擇性除去，使形成於開口部48之中的第1氧化物半導體膜50曝露(圖8)。氮化矽膜44的除去例如透過從形成於未圖示的區域的開口部供應濕式蝕刻液從而進行。 接著，除去第1氧化物半導體膜50的一部分(圖9)。第1氧化物半導體膜50例如透過濕式蝕刻法而除去。 接著，在除去了第1氧化物半導體膜50的一部分的區域，形成第2氧化物半導體膜54(圖10)。第2氧化物半導體膜54例如透過CVD法而形成。 接著，除去第2氧化物半導體膜54的一部分(圖11)。第2氧化物半導體膜54例如透過濕式蝕刻法而除去。 接著，在殘存的第2氧化物半導體膜54之上形成第3氧化矽膜56(圖12)。第3氧化矽膜56例如透過CVD法而形成。第3氧化矽膜56為第4絕緣膜的一例。 接著，在第3氧化矽膜56之上形成鎢膜58(圖13)。鎢膜58例如透過CVD法而形成。鎢膜58為金屬膜的一例。 透過以上的製造方法從而形成示於圖1的電晶體100。 接著，就第1實施方式的半導體裝置的作用及功效進行說明。 圖14為比較例的半導體裝置的示意截面圖。比較例的半導體裝置為電晶體900。電晶體900為在氧化物半導體形成通道的氧化物半導體電晶體。電晶體900的閘極電極為GAA構造的電晶體。電晶體900為縱型電晶體。 電晶體900在通道層18為與源極層14及汲極層16相同的化學成分方面與第1實施方式的電晶體100不同。源極層14及汲極層16的化學成分與第1實施方式的電晶體100相同。 圖15為比較例的半導體裝置的問題點的說明圖。例如，將比較例的電晶體900應用於DRAM的記憶體單元的切換電晶體的情況下，於電晶體900，在電晶體構造的形成後，被施加與記憶體單元、佈線的形成相關的熱處理。 如示於圖15，在熱處理之際，氧從源極層14、汲極層16及通道層18朝向源極電極10、汲極電極12而外方擴散。氧(O)外方擴散，使得在熱處理後在源極層14、汲極層16及通道層18之中形成缺氧(Vo)。 缺氧在氧化物半導體之中作用為施體。為此，於源極層14及汲極層16形成缺氧時，源極層14及汲極層16的電阻下降。源極層14及汲極層16的電阻下降會導致因電晶體900的寄生電阻的減低而發生的導通電阻的減低，故為優選。 另一方面，於通道層18形成缺氧時，電晶體900的實效通道長變短，閾值電壓降低。為此，例如，電晶體900的關斷漏電流增加。電晶體900的關斷漏電流的增加例如使DRAM的記憶體單元的電荷保持特性劣化，故成為問題。 圖16為第1實施方式的半導體裝置的作用及功效的說明圖。 第1實施方式的電晶體100方面，源極層14及汲極層16的化學成分與通道層18的化學成分不同。於源極層14及汲極層16含有第1金屬元素。於通道層18，含有第2金屬元素。 第1金屬元素為從由鎵(Ga)、鎂(Mg)及錳(Mn)所成的群組中選擇的至少一個金屬元素。第2金屬元素為從由鋁(Al)、鉿(Hf)、鑭(La)、錫(Sn)、鉭(Ta)、鈦(Ti)、鎢(W)、釔(Y)及鋯(Zr)所成的群組中選擇的至少一個金屬元素。 第1金屬元素的與氧(O)的結合能比第2金屬元素的與氧(O)的結合能小。換言之，第2金屬元素的與氧(O)的結合能比第1金屬元素的與氧(O)的結合能大。 第1金屬元素的與氧(O)的結合能小，故熱處理之際，在含有第1金屬元素的源極層14及汲極層16，氧容易脫離，缺氧的形成被促進。因此，如示於圖16，源極層14及汲極層16的缺氧的量變多，源極層14及汲極層16的電阻下降。據此，電晶體100的導通電阻減低。 另一方面，第2金屬元素的與氧(O)的結合能大，故熱處理之際，在含有第2金屬元素的通道層18，氧難脫離，缺氧的形成受到抑制。因此，如示於圖16，通道層18的缺氧的量變少，電晶體100的閾值電壓的降低受到抑制。 依第1實施方式的電晶體100時，導通電阻被減低，閾值電壓的降低受到抑制。第1實施方式的電晶體100方面耐熱性高。 從抑制電晶體100的閾值電壓的降低的觀點而言，通道層18之中的第1金屬元素的原子濃度優選上比源極層14之中的第1金屬元素的原子濃度小。從抑制電晶體100的閾值電壓的降低的觀點而言，通道層18之中的第1金屬元素的原子濃度較優選上為源極層14之中的第1金屬元素的原子濃度的10分之1以下，更優選上為100分之1以下。 從抑制電晶體100的閾值電壓的降低的觀點而言，通道層18之中的第2金屬元素的原子濃度優選上比源極層14之中的第2金屬元素的原子濃度大。從抑制電晶體100的閾值電壓的降低的觀點而言，通道層18之中的第2金屬元素的原子濃度較優選上為源極層14之中的第2金屬元素的原子濃度的10倍以上，更優選上為100倍以上。 從抑制電晶體100的閾值電壓的降低的觀點而言，通道層18的第1方向上的長度(圖1中的d1)優選上例如為比閘極電極20的第1方向上的長度(圖1中的d2)大。此外，從抑制電晶體100的閾值電壓的降低的觀點而言，源極層14與通道層18的邊界B1優選上在第1方向上位於比閘極電極20靠源極電極10之側，汲極層16與通道層18的邊界B2優選上在第1方向上位於比閘極電極20靠汲極電極12之側。電晶體100的實效通道長變大，電晶體100的閾值電壓的降低受到抑制。 (第1變形例) 圖17為第1實施方式的半導體裝置的第1變形例的示意截面圖。第1變形例的半導體裝置為電晶體101。 第1變形例的電晶體101在垂直於通道層18的第1方向的第2方向上的長度(圖17中的d3)比源極層14的第2方向上的長度(圖17中的d4)小方面與第1實施方式的電晶體100不同。此外，電晶體101在通道層18的第2方向上的長度(圖17中的d3)比汲極層16的第2方向上的長度(圖17中的d5)小方面與電晶體100不同。 第1變形例的電晶體101在第1實施方式的製造方法中可透過使示於圖11的第2氧化物半導體膜54的除去之際的蝕刻量增加從而形成。 第1變形例的電晶體101例如通道層18的第2方向上的長度d3小，使得施加於閘極電極20的閘極電壓的對於通道層18的支配力提升。因此，例如，電晶體101的截止特性提升，關斷漏電流減低。 (第2變形例) 圖18為第1實施方式的半導體裝置的第2變形例的示意截面圖。第2變形例的半導體裝置為電晶體102。 第2變形例的電晶體102在進一步具備核心絕緣層28方面與第1實施方式的電晶體100不同。 核心絕緣層28設於源極層14與汲極層16之間。核心絕緣層28被通道層18包圍。 例如，具備核心絕緣層28，使得通道層18的第2方向上的厚度變薄。因此，施加於閘極電極20的閘極電壓的對於通道層18的支配力提升。因此，例如，電晶體102的截止特性提升，關斷漏電流減低。 以上，依第1實施方式及該變形例時，可提供耐熱性高的電晶體及其製造方法。 (第2實施方式) 第2實施方式的半導體記憶裝置具備延伸於第1方向的第1佈線、延伸於與第1方向交叉的第2方向的第2佈線和包含電晶體及電容器的記憶體單元，電晶體包含：第1電極，其電連接於第1佈線；第2電極，其電連接於電容器；第1氧化物半導體層，其設於第1電極與第2電極之間，並含有銦(In)、鋅(Zn)及第1金屬元素，第1金屬元素為從由鎵(Ga)、鎂(Mg)及錳(Mn)所成的群組中選擇的至少一個金屬元素；第2氧化物半導體層，其設於第1氧化物半導體層與第2電極之間，並含有銦(In)、鋅(Zn)及第1金屬元素；第3氧化物半導體層，其設於第1氧化物半導體層與第2氧化物半導體層之間，化學成分與第1氧化物半導體層及第2氧化物半導體層不同，並含有銦(In)、鋅(Zn)及第2金屬元素，第2金屬元素為從由鋁(Al)、鉿(Hf)、鑭(La)、錫(Sn)、鉭(Ta)、鈦(Ti)、鎢(W)、釔(Y)及鋯(Zr)所成的群組中選擇的至少一個金屬元素；閘極電極，其相向於第3氧化物半導體層；以及閘極絕緣層，其設於第3氧化物半導體層與閘極電極之間。以下，就與第1實施方式重複的內容，有時省略一部分記述。 第2實施方式的半導體記憶裝置為半導體記憶體200。第2實施方式的半導體記憶裝置為DRAM。半導體記憶體200將第1實施方式的電晶體100用作為DRAM的記憶體單元的切換電晶體。 圖19為第2實施方式的半導體記憶裝置的區塊圖。 如示於圖19，半導體記憶體200具備記憶體單元陣列210、字線驅動器電路212、列解碼器電路214、感測放大器電路215、行解碼器電路217及控制電路221。 圖20、圖21為第2實施方式的半導體記憶裝置的記憶體單元陣列的示意截面圖。圖20為包含第1方向與第3方向的面的截面圖，圖21為包含第2方向與第3方向的面的截面圖。第1方向與第2方向交叉。第1方向與第2方向例如為垂直。第3方向為相對於第1方向及第2方向而垂直的方向。第3方向例如為相對於基板而垂直的方向。 第2實施方式的記憶體單元陣列210具備記憶體單元被立體地配置的三維構造。圖20、圖21中以虛線包圍的區域分別表示1個記憶體單元。 記憶體單元陣列210具備矽基板250。 記憶體單元陣列210在矽基板250之上例如具備複數個位元線BL與複數個字線WL。位元線BL伸長於第1方向。字線WL伸長於第2方向。 位元線BL與字線WL例如垂直地交叉。在位元線BL與字線WL的交叉的區域，配置記憶體單元。於記憶體單元，包括第1記憶體單元MC1及第2記憶體單元MC2。第1記憶體單元MC1及第2記憶體單元MC2為記憶體單元的一例。 連接於第1記憶體單元MC1及第2記憶體單元MC2的位元線BL為位元線BLx。位元線BLx為第1佈線的一例。 連接於第1記憶體單元MC1的字線WL為字線WLx。字線WLx為第2佈線的一例。連接於第2記憶體單元MC2的字線WL為字線WLy。字線WLx設於位元線BLx的一側。字線WLy設於位元線BLx的另一側。 記憶體單元陣列210具有複數個板狀電極線PL。板狀電極線PL連接於各記憶體單元的板狀電極72。 記憶體單元陣列210為了各佈線及各電極的電氣分離而具備層間絕緣層260。 複數個字線WL電連接於列解碼器電路214。複數個位元線BL電連接於感測放大器電路215。 列解碼器電路214具備依經輸入的列位址訊號而選擇字線WL的功能。字線驅動器電路212具備對透過列解碼器電路214選擇的字線WL施加既定的電壓的功能。 行解碼器電路217具備依經輸入的行位址訊號而選擇位元線BL的功能。感測放大器電路215具備對透過行解碼器電路217選擇的位元線BL施加既定的電壓的功能。此外，具備就位元線BL的電位進行檢測而放大的功能。 控制電路221具備就字線驅動器電路212、列解碼器電路214、感測放大器電路215、行解碼器電路217及未圖示的其他電路進行控制的功能。 字線驅動器電路212、列解碼器電路214、感測放大器電路215、行解碼器電路217及控制電路221等的電路例如由未圖示的電晶體、佈線層而構成。電晶體例如被使用矽基板250而形成。 位元線BL及字線WL為導電體。位元線BL及字線WL例如為金屬。 圖22為第2實施方式的半導體記憶裝置的第1記憶體單元的示意截面圖。圖23為第2實施方式的半導體記憶裝置的第2記憶體單元的示意截面圖。 第1記憶體單元MC1設於矽基板250與位元線BLx之間。在矽基板250與第2記憶體單元MC2之間，設置位元線BLx。 第1記憶體單元MC1設於位元線BLx的下側。第2記憶體單元MC2設於位元線BLx之上側。 第1記憶體單元MC1設於位元線BLx的一側。第2記憶體單元MC2設於位元線BLx的另一側。 第1記憶體單元MC1及第2記憶體單元MC2分別具備電晶體100及電容器201。 電晶體100具備源極電極10、汲極電極12、源極層14、汲極層16、通道層18、閘極電極20、閘極絕緣層22。源極電極10為第1電極的一例。汲極電極12為第2電極的一例。源極層14為第1氧化物半導體層的一例。汲極層16為第2氧化物半導體層的一例。通道層18為第3氧化物半導體層的一例。 通道層18的第3方向上的長度例如比閘極電極20的第3方向上的長度大。 例如，源極層14與通道層18的邊界在第3方向上位於比閘極電極20靠源極電極10之側。例如，汲極層16與通道層18的邊界在第3方向上位於比閘極電極20靠汲極電極12之側。 字線WLx被電連接於第1記憶體單元MC1的閘極電極20。此外，字線WLy被電連接於第2記憶體單元MC2的閘極電極20。 電容器201具備單元(cell)電極71、板狀電極72、電容器絕緣膜73。單元電極71及板狀電極72例如為氮化鈦。此外，電容器絕緣膜73例如具有氧化鋯、氧化鋁、氧化鋯的層積構造。 於第1記憶體單元MC1，電容器201被電連接於汲極電極12。電容器201的單元電極71被連接於汲極電極12。板狀電極72被連接於板狀電極線PL。於第1記憶體單元MC1，位元線BLx被電連接於源極電極10。 於第2記憶體單元MC2，電容器201被電連接於汲極電極12。電容器201的單元電極71被連接於汲極電極12。板狀電極72被連接於板狀電極線PL。於第2記憶體單元MC2，位元線BLx被電連接於源極電極10。 另外，在圖20~圖23，字線WL與閘極電極20以被以相同的材料而同時形成的情況為例而示出。字線WL與閘極電極20為被以分別不同的材料而個別地形成者亦無妨。 此外，在圖20~圖23，位元線BL與源極電極10以被以分別不同的材料而個別地形成的情況為例而示出。位元線BL與源極電極10為被以相同的材料而同時形成者亦無妨。 依第2實施方式時，將第1實施方式的電晶體100用作為DRAM的切換電晶體，使得熱處理後的閾值電壓的降低受到抑制，實現耐熱性高的半導體記憶體。 於第1實施方式，雖以閘極電極20包圍通道層18的GAA構造為例進行了說明，惟閘極電極20亦可不包圍通道層18。 以上，雖說明了本發明之數個實施方式，惟此等實施方式為作為例示而提示者，並未意圖限定發明之範圍。此等新穎的實施方式能以其他各種的方式實施，在不脫離發明的要旨的範圍下，可進行各種的省略、置換、變更。例如，亦可將一實施方式的構成要素置換或變更為其他實施方式的構成要素。此等實施方式、其變形落入發明的範圍、要旨，同時落入記載於申請專利範圍的發明與其均等的範圍。
10:源極電極(第1電極) 12:汲極電極(第2電極) 14:源極層(第1氧化物半導體層) 16:汲極層(第2氧化物半導體層) 18:通道層(第3氧化物半導體層) 20:閘極電極 22:閘極絕緣層 40:第1氧化銦錫膜(第1導電膜) 42:第1氧化矽膜(第1絕緣膜) 44:氮化矽膜(第2絕緣膜) 46:第2氧化矽膜(第3絕緣膜) 48:開口部 50:第1氧化物半導體膜 52:第2氧化銦錫膜 54:第2氧化物半導體膜 56:第3氧化矽膜(第4絕緣膜) 58:鎢膜(金屬膜) 100:電晶體(半導體裝置) 201:電容器 200:半導體記憶體(半導體記憶裝置) BLx:位元線(第1佈線) MC1:第1記憶體單元(記憶體單元) WLx:字線(第2佈線)
[圖1]第1實施方式的半導體裝置的示意截面圖。 [圖2]第1實施方式的半導體裝置的示意截面圖。 [圖3~圖13]就第1實施方式的半導體裝置之製造方法進行繪示的示意截面圖。 [圖14]比較例的半導體裝置的示意截面圖。 [圖15]比較例的半導體裝置的問題點的說明圖。 [圖16]第1實施方式的半導體裝置的作用及功效的說明圖。 [圖17]第1實施方式的半導體裝置的第1變形例的示意截面圖。 [圖18]第1實施方式的半導體裝置的第2變形例的示意截面圖。 [圖19]第2實施方式的半導體記憶裝置的區塊圖。 [圖20]第2實施方式的半導體記憶裝置的記憶體單元陣列的示意截面圖。 [圖21]第2實施方式的半導體記憶裝置的記憶體單元陣列的示意截面圖。 [圖22]第2實施方式的半導體記憶裝置的第1記憶體單元的示意截面圖。 [圖23]第2實施方式的半導體記憶裝置的第2記憶體單元的示意截面圖。
10:源極電極(第1電極) 12:汲極電極(第2電極) 14:源極層(第1氧化物半導體層) 16:汲極層(第2氧化物半導體層) 18:通道層(第3氧化物半導體層) 20:閘極電極 22:閘極絕緣層 24:第1層間絕緣層 26:第2層間絕緣層 100:電晶體(半導體裝置)

Claims (17)

  1. 一種半導體裝置，其具備： 第1電極； 第2電極； 第1氧化物半導體層，其設於前述第1電極與前述第2電極之間，並含有銦(In)、鋅(Zn)及第1金屬元素，前述第1金屬元素為從由鎵(Ga)、鎂(Mg)及錳(Mn)所成的群組中選擇的至少一個金屬元素； 第2氧化物半導體層，其設於前述第1氧化物半導體層與前述第2電極之間，並含有銦(In)、鋅(Zn)及前述第1金屬元素； 第3氧化物半導體層，其設於前述第1氧化物半導體層與前述第2氧化物半導體層之間，化學成分與前述第1氧化物半導體層及前述第2氧化物半導體層不同，並含有銦(In)、鋅(Zn)及第2金屬元素，前述第2金屬元素為從由鋁(Al)、鉿(Hf)、鑭(La)、錫(Sn)、鉭(Ta)、鈦(Ti)、鎢(W)、釔(Y)及鋯(Zr)所成的群組中選擇的至少一個金屬元素； 閘極電極，其相向於前述第3氧化物半導體層；以及 閘極絕緣層，其設於前述第3氧化物半導體層與前述閘極電極之間。
  2. 如請求項1的半導體裝置，其中， 前述第3氧化物半導體層之中的前述第1金屬元素的原子濃度比前述第1氧化物半導體層之中的前述第1金屬元素的原子濃度小， 前述第3氧化物半導體層之中的前述第1金屬元素的原子濃度比前述第2氧化物半導體層之中的前述第1金屬元素的原子濃度小。
  3. 如請求項1的半導體裝置，其中， 前述第3氧化物半導體層之中的前述第2金屬元素的原子濃度比前述第1氧化物半導體層之中的前述第2金屬元素的原子濃度大， 前述第3氧化物半導體層之中的前述第2金屬元素的原子濃度比前述第2氧化物半導體層之中的前述第2金屬元素的原子濃度大。
  4. 如請求項1的半導體裝置，其中，前述第3氧化物半導體層的從前述第1電極朝往前述第2電極的第1方向上的長度比前述閘極電極的前述第1方向上的長度大。
  5. 如請求項1的半導體裝置，其中， 前述第1氧化物半導體層與前述第3氧化物半導體層的邊界在從前述第1電極朝往前述第2電極的第1方向上位於比前述閘極電極靠前述第1電極之側， 前述第2氧化物半導體層與前述第3氧化物半導體層的邊界在前述第1方向上位於比前述閘極電極靠前述第2電極之側。
  6. 如請求項1的半導體裝置，其中， 前述第3氧化物半導體層的垂直於從前述第1電極朝向前述第2電極的第1方向的第2方向上的長度比前述第1氧化物半導體層的前述第2方向上的長度小， 前述第3氧化物半導體層的前述第2方向上的長度比前述第1氧化物半導體層的前述第2方向上的長度小。
  7. 如請求項1的半導體裝置，其中，前述閘極電極包圍前述第3氧化物半導體層。
  8. 一種半導體記憶裝置，其具備： 第1佈線，其延伸於第1方向； 第2佈線，其延伸於與前述第1方向交叉的第2方向；以及 包含電晶體及電容器的記憶體單元； 前述電晶體包含： 第1電極，其電連接於前述第1佈線； 第2電極，其電連接於前述電容器； 第1氧化物半導體層，其設於前述第1電極與前述第2電極之間，並含有銦(In)、鋅(Zn)及第1金屬元素，前述第1金屬元素為從由鎵(Ga)、鎂(Mg)及錳(Mn)所成的群組中選擇的至少一個金屬元素； 第2氧化物半導體層，其設於前述第1氧化物半導體層與前述第2電極之間，並含有銦(In)、鋅(Zn)及前述第1金屬元素； 第3氧化物半導體層，其設於前述第1氧化物半導體層與前述第2氧化物半導體層之間，化學成分與前述第1氧化物半導體層及前述第2氧化物半導體層不同，並含有銦(In)、鋅(Zn)及第2金屬元素，前述第2金屬元素為從由鋁(Al)、鉿(Hf)、鑭(La)、錫(Sn)、鉭(Ta)、鈦(Ti)、鎢(W)、釔(Y)及鋯(Zr)所成的群組中選擇的至少一個金屬元素； 閘極電極，其相向於前述第3氧化物半導體層；以及 閘極絕緣層，其設於前述第3氧化物半導體層與前述閘極電極之間。
  9. 如請求項8的半導體記憶裝置，其中， 前述第3氧化物半導體層之中的前述第1金屬元素的原子濃度比前述第1氧化物半導體層之中的前述第1金屬元素的原子濃度小， 前述第3氧化物半導體層之中的前述第1金屬元素的原子濃度比前述第2氧化物半導體層之中的前述第1金屬元素的原子濃度小。
  10. 如請求項8的半導體記憶裝置，其中， 前述第3氧化物半導體層之中的前述第2金屬元素的原子濃度比前述第1氧化物半導體層之中的前述第2金屬元素的原子濃度大， 前述第3氧化物半導體層之中的前述第2金屬元素的原子濃度比前述第2氧化物半導體層之中的前述第2金屬元素的原子濃度大。
  11. 如請求項8的半導體記憶裝置，其中，前述第3氧化物半導體層的垂直於前述第1方向及前述第2方向的第3方向上的長度比前述閘極電極的前述第3方向上的長度大。
  12. 如請求項8的半導體記憶裝置，其中， 前述第1氧化物半導體層與前述第3氧化物半導體層的邊界在垂直於前述第1方向及前述第2方向的第3方向上位於比前述閘極電極靠前述第1電極之側， 前述第2氧化物半導體層與前述第3氧化物半導體層的邊界在前述第3方向上位於比前述閘極電極靠前述第2電極之側。
  13. 如請求項8的半導體記憶裝置，其中， 前述第3氧化物半導體層的前述第1方向上的長度比前述第1氧化物半導體層的前述第1方向上的長度小， 前述第3氧化物半導體層的前述第1方向上的長度比前述第2氧化物半導體層的前述第1方向上的長度小。
  14. 如請求項8的半導體記憶裝置，其中，前述閘極電極包圍前述第3氧化物半導體層。
  15. 一種半導體裝置之製造方法， 在第1導電膜之上形成第1絕緣膜， 在前述第1絕緣膜之上形成第2絕緣膜， 在前述第2絕緣膜之上形成第3絕緣膜， 貫通前述第3絕緣膜、前述第2絕緣膜及前述第1絕緣膜，形成到達於前述第1導電膜的開口部， 在前述開口部之中形成第1氧化物半導體膜，前述第1氧化物半導體膜含有銦(In)、鋅(Zn)及第1金屬元素，前述第1金屬元素為從由鎵(Ga)、鎂(Mg)及錳(Mn)所成的群組中選擇的至少一個金屬元素， 除去前述第3絕緣膜之上的前述第1氧化物半導體膜， 在前述第1氧化物半導體膜及前述第3絕緣膜之上形成第2導電膜， 將前述第2絕緣膜相對於前述第1絕緣膜及前述第3絕緣膜而選擇性除去，使前述第1氧化物半導體膜曝露， 除去前述第1氧化物半導體膜的一部分， 在除去了前述第1氧化物半導體膜的一部分的區域形成第2氧化物半導體膜，前述第2氧化物半導體膜的化學成分與前述第1氧化物半導體膜不同，並含有銦(In)、鋅(Zn)及第2金屬元素，前述第2金屬元素為從由鋁(Al)、鉿(Hf)、鑭(La)、錫(Sn)、鉭(Ta)、鈦(Ti)、鎢(W)、釔(Y)及鋯(Zr)所成的群組中選擇的至少一個金屬元素， 除去前述第2氧化物半導體膜的一部分， 在前述第2氧化物半導體膜之上形成第4絕緣膜， 在前述第4絕緣膜之上形成金屬膜。
  16. 如請求項15的半導體裝置之製造方法，其中，前述第2氧化物半導體膜之中的前述第1金屬元素的原子濃度比前述第1氧化物半導體膜之中的前述第1金屬元素的原子濃度小。
  17. 如請求項15的半導體裝置之製造方法，其中，前述第2氧化物半導體膜之中的前述第2金屬元素的原子濃度比前述第1氧化物半導體膜之中的前述第2金屬元素的原子濃度大。
TW110148896A 2021-09-21 2021-12-27 半導體裝置、半導體記憶裝置及半導體裝置之製造方法 TWI797917B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-153285 2021-09-21
JP2021153285A JP2023045086A (ja) 2021-09-21 2021-09-21 半導体装置、半導体記憶装置、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW202314978A TW202314978A (zh) 2023-04-01
TWI797917B true TWI797917B (zh) 2023-04-01

Family

ID=85573548

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110148896A TWI797917B (zh) 2021-09-21 2021-12-27 半導體裝置、半導體記憶裝置及半導體裝置之製造方法

Country Status (4)

Country Link
US (1) US20230090044A1 (zh)
JP (1) JP2023045086A (zh)
CN (1) CN115863427A (zh)
TW (1) TWI797917B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201727913A (zh) * 2011-03-25 2017-08-01 半導體能源研究所股份有限公司 場效電晶體及包含該場效電晶體之記憶體與半導體電路
TW202119595A (zh) * 2019-08-28 2021-05-16 美商美光科技公司 具有雙電晶體記憶體單元及存取線路板之記憶體裝置
TW202123428A (zh) * 2019-08-28 2021-06-16 美商美光科技公司 具有雙電晶體垂直記憶體單元及屏蔽結構的記憶體裝置
TW202131451A (zh) * 2020-01-31 2021-08-16 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201727913A (zh) * 2011-03-25 2017-08-01 半導體能源研究所股份有限公司 場效電晶體及包含該場效電晶體之記憶體與半導體電路
TW202119595A (zh) * 2019-08-28 2021-05-16 美商美光科技公司 具有雙電晶體記憶體單元及存取線路板之記憶體裝置
TW202123428A (zh) * 2019-08-28 2021-06-16 美商美光科技公司 具有雙電晶體垂直記憶體單元及屏蔽結構的記憶體裝置
TW202131451A (zh) * 2020-01-31 2021-08-16 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Also Published As

Publication number Publication date
TW202314978A (zh) 2023-04-01
CN115863427A (zh) 2023-03-28
JP2023045086A (ja) 2023-04-03
US20230090044A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
JP7051511B2 (ja) 半導体装置及びその製造方法
TWI786507B (zh) 半導體裝置及半導體記憶裝置
TWI777215B (zh) 半導體裝置及半導體記憶裝置
TWI737085B (zh) 半導體裝置及半導體記憶裝置
TWI797917B (zh) 半導體裝置、半導體記憶裝置及半導體裝置之製造方法
TWI786780B (zh) 半導體裝置及半導體記憶裝置
TWI797636B (zh) 半導體裝置與半導體記憶裝置
JP7387475B2 (ja) 半導体装置及び半導体記憶装置
TWI811922B (zh) 半導體記憶裝置
US20230290882A1 (en) Semiconductor device and semiconductor memory device
US20230422482A1 (en) Semiconductor device and semiconductor memory device
US20230413530A1 (en) Semiconductor device and semiconductor memory device
US20230197857A1 (en) Semiconductor device, semiconductor memory device, and semiconductor device manufacturing method
US20230328957A1 (en) Semiconductor device and semiconductor memory device
JP2023045215A (ja) 半導体装置及び半導体記憶装置
JP2023091135A (ja) 半導体装置及び半導体記憶装置
JP2023136275A (ja) 半導体装置及び半導体記憶装置
JP2023175508A (ja) 半導体装置及び半導体記憶装置