JP2003226972A - 成膜方法および成膜装置、導体膜、半導体装置の製造方法 - Google Patents
成膜方法および成膜装置、導体膜、半導体装置の製造方法Info
- Publication number
- JP2003226972A JP2003226972A JP2002030059A JP2002030059A JP2003226972A JP 2003226972 A JP2003226972 A JP 2003226972A JP 2002030059 A JP2002030059 A JP 2002030059A JP 2002030059 A JP2002030059 A JP 2002030059A JP 2003226972 A JP2003226972 A JP 2003226972A
- Authority
- JP
- Japan
- Prior art keywords
- raw material
- phase raw
- vapor phase
- film
- vapor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/34—Nitrides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
Abstract
(57)【要約】
【課題】 耐酸化性に優れたＴｉＳｉＮ系の導電膜を、
ＣＶＤ法により形成する。 【解決手段】 Ｔｉの気相原料と、Ｓｉの気相原料と、
Ｎの気相原料とを供給することにより、ＴｉとＳｉとＮ
とを含む導電膜を被処理基板表面に形成する際に、前記
被処理基板表面に前記Ｔｉの気相原料と、前記Ｓｉの気
相原料と、前記Ｎの気相原料とを同時に供給し、前記導
電膜を成長させ、次いで前記被処理基板表面に前記Ｔｉ
の気相原料と、前記Ｓｉの気相原料と、前記Ｎの気相原
料とを、前記Ｔｉの気相原料の流量が低減された状態で
供給し、前記導電膜をさらに成長させ、前記二つの工程
を繰り返す。
ＣＶＤ法により形成する。 【解決手段】 Ｔｉの気相原料と、Ｓｉの気相原料と、
Ｎの気相原料とを供給することにより、ＴｉとＳｉとＮ
とを含む導電膜を被処理基板表面に形成する際に、前記
被処理基板表面に前記Ｔｉの気相原料と、前記Ｓｉの気
相原料と、前記Ｎの気相原料とを同時に供給し、前記導
電膜を成長させ、次いで前記被処理基板表面に前記Ｔｉ
の気相原料と、前記Ｓｉの気相原料と、前記Ｎの気相原
料とを、前記Ｔｉの気相原料の流量が低減された状態で
供給し、前記導電膜をさらに成長させ、前記二つの工程
を繰り返す。
Description
【０００１】
【発明の属する技術分野】本発明は一般に成膜技術に係
り、特にＣＶＤ法による導体膜の成膜方法および成膜装
置に関する。
り、特にＣＶＤ法による導体膜の成膜方法および成膜装
置に関する。
【０００２】成膜技術は半導体装置の製造において基本
的で、かつ重要な技術である。
的で、かつ重要な技術である。
【０００３】半導体装置の製造においては、半導体膜や
絶縁膜をＣＶＤ法（化学気相堆積法）により形成するこ
とが広くに行われているが、配線層を形成する導体膜は
スパッタリング等のプロセスにより形成されるのが一般
的であった。
絶縁膜をＣＶＤ法（化学気相堆積法）により形成するこ
とが広くに行われているが、配線層を形成する導体膜は
スパッタリング等のプロセスにより形成されるのが一般
的であった。
【０００４】一方最近では、金属膜や導電性金属化合物
膜などの導体膜を、配線層以外の用途、例えばＤＲＡＭ
（ダイナミックランダムアクセスメモリ）のメモリセル
キャパシタや強誘電体メモリの強誘電体キャパシタにお
いて、高誘電体膜あるいは強電極体膜と組み合わされて
高誘電体あるいは強誘電体ＭＩＭキャパシタ構造を構成
するキャパシタ電極として形成する技術が必要とされて
いる。
膜などの導体膜を、配線層以外の用途、例えばＤＲＡＭ
（ダイナミックランダムアクセスメモリ）のメモリセル
キャパシタや強誘電体メモリの強誘電体キャパシタにお
いて、高誘電体膜あるいは強電極体膜と組み合わされて
高誘電体あるいは強誘電体ＭＩＭキャパシタ構造を構成
するキャパシタ電極として形成する技術が必要とされて
いる。
【０００５】
【従来の技術】図１は、このようなＭＩＭキャパシタを
有する典型的なＤＲＡＭ１０の構成をしめす。
有する典型的なＤＲＡＭ１０の構成をしめす。
【０００６】図１を参照するに、ＤＲＡＭ１０はＳｉ基
板１１上に素子分離構造１２により画成された素子領域
１１Ａ中に形成されており、前記Ｓｉ基板１１上にゲー
ト絶縁膜１３を介して形成された、典型的にはポリサイ
ド構造を有しワードラインの一部を構成するゲート電極
１４と、前記Ｓｉ基板１１中において前記ゲート電極１
４の両側に形成された一対の拡散領域１１ａ，１１ｂと
を有し、前記ゲート電極１４は前記Ｓｉ基板１２上に形
成された層間絶縁膜１５により覆われている。
板１１上に素子分離構造１２により画成された素子領域
１１Ａ中に形成されており、前記Ｓｉ基板１１上にゲー
ト絶縁膜１３を介して形成された、典型的にはポリサイ
ド構造を有しワードラインの一部を構成するゲート電極
１４と、前記Ｓｉ基板１１中において前記ゲート電極１
４の両側に形成された一対の拡散領域１１ａ，１１ｂと
を有し、前記ゲート電極１４は前記Ｓｉ基板１２上に形
成された層間絶縁膜１５により覆われている。
【０００７】前記層間絶縁膜１５上には前記拡散領域１
１ａに対応してビットライン電極１６が形成され、前記
ビットライン電極１６は、前記層間絶縁膜１５中に形成
されたコンタクトホール１５Ａにおいて、前記コンタク
トホール１５Ａ中に形成されたポリシリコンコンタクト
プラグ１６Ａを介して前記拡散領域１１ａとコンタクト
する。
１ａに対応してビットライン電極１６が形成され、前記
ビットライン電極１６は、前記層間絶縁膜１５中に形成
されたコンタクトホール１５Ａにおいて、前記コンタク
トホール１５Ａ中に形成されたポリシリコンコンタクト
プラグ１６Ａを介して前記拡散領域１１ａとコンタクト
する。
【０００８】一方前記層間絶縁膜１５上には前記拡散領
域１１ｂに対応してＭＩＭ構造のメモリセルキャパシタ
１７が形成されており、前記ＭＩＭキャパシタ１７は、
前記拡散領域１１ｂに、前記層間絶縁膜１５中に形成さ
れたコンタクトホール１５Ｂにおいて、前記コンタクト
ホール１５Ｂ中に形成されたポリシリコンコンタクトプ
ラグ１６Ｂを介してコンタクトする。
域１１ｂに対応してＭＩＭ構造のメモリセルキャパシタ
１７が形成されており、前記ＭＩＭキャパシタ１７は、
前記拡散領域１１ｂに、前記層間絶縁膜１５中に形成さ
れたコンタクトホール１５Ｂにおいて、前記コンタクト
ホール１５Ｂ中に形成されたポリシリコンコンタクトプ
ラグ１６Ｂを介してコンタクトする。
【０００９】前記メモリセルキャパシタ１７は、前記層
間絶縁膜１５上に形成され前記コンタクトプラグ１６Ｂ
とコンタクトする下部電極１７ａと、前記下部電極１７
ａ上に形成されたキャパシタ絶縁膜１７ｂと、前記キャ
パシタ絶縁膜１７ｂ上に形成された上部電極１７ｃとよ
りなるが、特に最近の微細化されたＤＲＡＭでは、キャ
パシタ面積の減少に伴う蓄積電荷量の減少を補うため、
従来のメモリセルキャパシタでキャパシタ絶縁膜として
使われていたＳｉＯ2膜やＳｉＮ膜をＳｉＯ2膜で挟持し
たいわゆるＯＮＯ膜の代わりに、Ｔａ2Ｏ5などの比誘電
率の非常に大きい材料をキャパシタ絶縁膜１７ｂとして
使うようになっている。また前記キャパシタ絶縁膜１７
ｂに、高誘電体膜の代わりにＰＺＴ（Ｐｂ（Ｚｒ，Ｔ
ｉ）Ｏ3）膜やＳＢＴ（ＳｒＢｉ2（Ｔａ,Ｎｂ）2Ｏ9）
膜などの強誘電体膜を使うことにより、強誘電体メモリ
を形成することができる。
間絶縁膜１５上に形成され前記コンタクトプラグ１６Ｂ
とコンタクトする下部電極１７ａと、前記下部電極１７
ａ上に形成されたキャパシタ絶縁膜１７ｂと、前記キャ
パシタ絶縁膜１７ｂ上に形成された上部電極１７ｃとよ
りなるが、特に最近の微細化されたＤＲＡＭでは、キャ
パシタ面積の減少に伴う蓄積電荷量の減少を補うため、
従来のメモリセルキャパシタでキャパシタ絶縁膜として
使われていたＳｉＯ2膜やＳｉＮ膜をＳｉＯ2膜で挟持し
たいわゆるＯＮＯ膜の代わりに、Ｔａ2Ｏ5などの比誘電
率の非常に大きい材料をキャパシタ絶縁膜１７ｂとして
使うようになっている。また前記キャパシタ絶縁膜１７
ｂに、高誘電体膜の代わりにＰＺＴ（Ｐｂ（Ｚｒ，Ｔ
ｉ）Ｏ3）膜やＳＢＴ（ＳｒＢｉ2（Ｔａ,Ｎｂ）2Ｏ9）
膜などの強誘電体膜を使うことにより、強誘電体メモリ
を形成することができる。
【００１０】
【発明が解決しようとする課題】ところでＴａ2Ｏ5など
の高誘電体膜や強誘電体膜では、膜形成が一般に酸化雰
囲気で行われ、しかも膜中に形成される酸素欠損を補償
するために、酸素雰囲気中での熱処理が不可欠と考えら
れている。例えば、Ｔａ2Ｏ5膜をＣＶＤ法で形成する場
合、１００％あるいは減圧の酸素雰囲気中、約４５０℃
の基板温度で堆積を行った後、酸素雰囲気中、６５０℃
の温度で結晶化および酸素欠損補償を行う必要がある。
ＰＺＴやＳＢＴなどの強誘電体膜においても同様な処理
が必要である。このため、高誘電体キャパシタを使うＤ
ＲＡＭなどでは、下部電極として、酸化されにくいＰｔ
や、酸化されても導電性が維持されるＲｕやＩｒが使わ
れている。
の高誘電体膜や強誘電体膜では、膜形成が一般に酸化雰
囲気で行われ、しかも膜中に形成される酸素欠損を補償
するために、酸素雰囲気中での熱処理が不可欠と考えら
れている。例えば、Ｔａ2Ｏ5膜をＣＶＤ法で形成する場
合、１００％あるいは減圧の酸素雰囲気中、約４５０℃
の基板温度で堆積を行った後、酸素雰囲気中、６５０℃
の温度で結晶化および酸素欠損補償を行う必要がある。
ＰＺＴやＳＢＴなどの強誘電体膜においても同様な処理
が必要である。このため、高誘電体キャパシタを使うＤ
ＲＡＭなどでは、下部電極として、酸化されにくいＰｔ
や、酸化されても導電性が維持されるＲｕやＩｒが使わ
れている。
【００１１】しかし、このような高温の酸素雰囲気処理
では、雰囲気中の酸素や特にキャパシタ絶縁膜１７ｂ中
の酸素が前記下部電極１７ａを通過してポリシリコンプ
ラグ１６Ｂに到達し、これを酸化させるおそれがある。
ポリシリコンプラグ１６Ｂが酸化すると、コンタクト抵
抗が増大して素子の動作速度が低下するのみならず、キ
ャパシタンスの小さいキャパシタが等価的に高誘電体キ
ャパシタに直列接続された状態になり、せっかく高誘電
体膜を使ってメモリセルキャパシタ１７のキャパシタン
スを増大させた効果が相殺されてしまう。
では、雰囲気中の酸素や特にキャパシタ絶縁膜１７ｂ中
の酸素が前記下部電極１７ａを通過してポリシリコンプ
ラグ１６Ｂに到達し、これを酸化させるおそれがある。
ポリシリコンプラグ１６Ｂが酸化すると、コンタクト抵
抗が増大して素子の動作速度が低下するのみならず、キ
ャパシタンスの小さいキャパシタが等価的に高誘電体キ
ャパシタに直列接続された状態になり、せっかく高誘電
体膜を使ってメモリセルキャパシタ１７のキャパシタン
スを増大させた効果が相殺されてしまう。
【００１２】同様な問題は、前記ポリシリコンプラグ１
６Ｂの代わりにＷプラグを使った場合にも生じうる。
６Ｂの代わりにＷプラグを使った場合にも生じうる。
【００１３】このような酸素雰囲気中での熱処理に伴う
コンタクトプラグ中への酸素の侵入を抑制するために、
従来ＴｉとＳｉとＮとを含む、導電性のＴｉＳｉＮ膜の
使用が提案されている。ＴｉＳｉＮ膜は、ＴｉＮ膜中に
Ｎを導入した構成を有するが、このようにＴｉＮ膜中に
Ｓｉが入ると、形成される膜がアモルファス膜になり、
その結果、酸素を効果的に阻止できることが知られてい
る。
コンタクトプラグ中への酸素の侵入を抑制するために、
従来ＴｉとＳｉとＮとを含む、導電性のＴｉＳｉＮ膜の
使用が提案されている。ＴｉＳｉＮ膜は、ＴｉＮ膜中に
Ｎを導入した構成を有するが、このようにＴｉＮ膜中に
Ｓｉが入ると、形成される膜がアモルファス膜になり、
その結果、酸素を効果的に阻止できることが知られてい
る。
【００１４】しかし、このようなＴｉＳｉＮ膜であって
も、Ｔａ2Ｏ5膜などの高誘電体膜で使われる酸素雰囲気
中、６００℃を越える温度での熱処理を行った場合に
は、酸素の侵入を阻止することは困難であった。
も、Ｔａ2Ｏ5膜などの高誘電体膜で使われる酸素雰囲気
中、６００℃を越える温度での熱処理を行った場合に
は、酸素の侵入を阻止することは困難であった。
【００１５】そこで、本発明は上記の課題を解決した、
新規で有用な成膜方法および成膜装置を提供することを
概括的課題とする。
新規で有用な成膜方法および成膜装置を提供することを
概括的課題とする。
【００１６】本発明のより具体的な課題は、酸素バリア
として効果的な導電膜のＣＶＤ法による成膜方法、およ
びそのための装置を提供することにある。
として効果的な導電膜のＣＶＤ法による成膜方法、およ
びそのための装置を提供することにある。
【００１７】
【課題を解決するための手段】本発明は上記の課題を、
請求項１に記載したように、Ｔｉの気相原料と、Ｓｉの
気相原料と、Ｎの気相原料とを供給することにより、Ｔ
ｉとＳｉとＮとを含む導電膜を被処理基板表面に形成す
る成膜方法において、前記被処理基板表面に前記Ｔｉの
気相原料と、前記Ｓｉの気相原料と、前記Ｎの気相原料
とを同時に供給し、前記導電膜を成長させる第１の工程
と、前記被処理基板表面に前記Ｔｉの気相原料と、前記
Ｓｉの気相原料と、前記Ｎの気相原料とを、前記Ｔｉの
気相原料の流量が低減した状態で供給し、前記導電膜を
さらに成長させる第２の工程とよりなり、前記第１の工
程と前記第２の工程とは交互に実行されることを特徴と
する成膜方法により、または請求項２に記載したよう
に、前記第２の工程においては、前記Ｔｉの気相原料の
供給は遮断されることを特徴とする請求項１記載の成膜
方法により、または請求項３に記載したように、前記第
１および第２の工程において、前記Ｓｉの気相原料およ
びＮの気相原料の流量は、一定に維持されることを特徴
とする請求項１または２記載の成膜方法により、または
請求項４に記載したように、前記Ｔｉの気相原料はＴｉ
Ｃｌ4よりなることを特徴とする請求項１〜３のうち、
いずれか一項記載の成膜方法により、または請求項５に
記載したように、前記Ｓｉの気相原料は、ＳｉＨ4，Ｓ
ｉ2Ｈ6，ＳｉＨ2Ｃｌ2のいずれかより選ばれることを特
徴とする請求項１〜４のうち、いずれか一項記載の成膜
方法により、または請求項６に記載したように、Ｔｉの
気相原料と、Ｓｉの気相原料と、Ｎの気相原料とを供給
することにより、ＴｉとＳｉとＮとを含む導電膜を被処
理基板表面に形成する成膜方法において、前記被処理基
板表面に前記Ｔｉの気相原料と、前記Ｓｉの気相原料
と、前記Ｎの気相原料とを同時に供給する工程を含み、
その際前記Ｔｉの気相原料の分圧を繰り返し増減させる
工程を含むことを特徴とする成膜方法により、または請
求項７に記載したように、前記ＳｉおよびＮの気相原料
の分圧は一定に維持されることを特徴とする請求項６記
載の成膜方法により、請求項８に記載したように、活性
素子を担持する基板と、前記基板上に前記活性素子を覆
うように形成された絶縁膜と、前記絶縁膜中に前記活性
素子と電気的にコンタクトして形成されたコンタクトプ
ラグと、前記絶縁膜上に、前記コンタクトプラグに電気
的にコンタクトして形成されたキャパシタとを備えた半
導体装置の製造方法であって、前記絶縁膜上に、前記コ
ンタクトプラグに電気的にコンタクトして、ＴｉとＳｉ
とＮとを含むバリア層を形成する工程と、前記バリア層
上に下部電極層を形成する工程と、前記下部電極層上に
高誘電体膜を堆積する工程と、前記高誘電体膜を酸素雰
囲気中で熱処理する工程と、前記熱処理された下部電極
上に上部電極を形成する工程とよりなり、前記バリア層
を形成する工程は、前記層間絶縁膜表面に前記Ｔｉの気
相原料と、前記Ｓｉの気相原料と、前記Ｎの気相原料と
を同時に供給し、前記バリア層を成長させる第１の工程
と、前記表面に前記Ｔｉの気相原料と、前記Ｓｉの気相
原料と、前記Ｎの気相原料とを、前記Ｔｉの気相原料の
流量が低減した状態で供給し、前記バリア層をさらに成
長させる第２の工程とよりなり、前記第１の工程と前記
第２の工程とは交互に実行されることを特徴とする半導
体装置の製造方法により、または請求項９に記載したよ
うに、前記第２の工程においては、前記Ｔｉの気相原料
の供給は遮断されることを特徴とする請求項８記載の半
導体装置の製造方法により、請求項１０に記載したよう
に、前記第１および第２の工程において、前記Ｓｉの気
相原料およびＮの気相原料の流量は、一定に維持される
ことを特徴とする請求項８または９記載の半導体装置装
置の製造方法により、または請求項１１に記載したよう
に、前記Ｔｉの気相原料はＴｉＣｌ4よりなることを特
徴とする請求項８〜１０のうち、いずれか一項記載の半
導体装置の製造方法により、または請求項１２に記載し
たように、前記Ｓｉの気相原料は、ＳｉＨ4，Ｓｉ
2Ｈ6，ＳｉＨ2Ｃｌ2のいずれかより選ばれることを特徴
とする請求項８〜１１のうち、いずれか一項記載の半導
体装置の製造方法により、または請求項１３に記載した
ように、ＴｉとＳｉとＮとを含む導電膜であって、Ｔｉ
の濃度が膜厚方向に周期的に増減し、Ｓｉの濃度が膜厚
方向に周期的に増減し、Ｔｉの濃度が増大している部分
ではＳｉの濃度が減少しており、Ｔｉの濃度が減少して
いる部分ではＳｉの濃度が増大していることを特徴とす
る導電膜により、または請求項１４に記載したように、
試料保持台を備え、排気ポートから排気されるリアクタ
と、前記排気ポートに結合される排気系と、Ｔｉを含む
第１の気相原料を、切替弁を介して前記リアクタに供給
する第１の原料供給ラインと、Ｓｉを含む第２の気相原
料を前記リアクタに供給する第２の原料供給ラインと、
Ｎを含む第３の気相原料を前記リアクタに供給する第３
の原料供給ラインと、前記切替弁と前記排気系との間に
設けられ、前記第１の気相原料を前記排気系にバイパス
させるプリフローラインと、前記切替弁を制御する制御
装置とよりなる成膜装置において、前記制御装置は、前
記第１の気相原料の前記リアクタへの供給を繰り返し断
続させることを特徴とする成膜装置により、または請求
項１５に記載したように、さらに前記切替弁と前記排気
系との間に設けられ、前記第１の気相原料を前記排気系
にバイパスさせるプリフローラインを備えたことを特徴
とする請求項１４記載の成膜装置により、または請求項
１６に記載したように、前記切替弁は、前記リアクタへ
の前記第１の気相原料の供給が遮断されている間、前記
第１の気相原料を前記プリフローラインに流すことを特
徴とする請求項１５記載の成膜装置により、または請求
項１７に記載したように、前記制御装置は、前記リアク
タへの前記第１の気相原料の供給を遮断する際、前記第
１の気相原料の供給を、前記リアクタ中における前記第
１の気相原料の分圧が実質的に低下するような時間継続
することを特徴とする請求項１４〜１６のうち、いずれ
か一項記載の成膜装置により、解決する。
請求項１に記載したように、Ｔｉの気相原料と、Ｓｉの
気相原料と、Ｎの気相原料とを供給することにより、Ｔ
ｉとＳｉとＮとを含む導電膜を被処理基板表面に形成す
る成膜方法において、前記被処理基板表面に前記Ｔｉの
気相原料と、前記Ｓｉの気相原料と、前記Ｎの気相原料
とを同時に供給し、前記導電膜を成長させる第１の工程
と、前記被処理基板表面に前記Ｔｉの気相原料と、前記
Ｓｉの気相原料と、前記Ｎの気相原料とを、前記Ｔｉの
気相原料の流量が低減した状態で供給し、前記導電膜を
さらに成長させる第２の工程とよりなり、前記第１の工
程と前記第２の工程とは交互に実行されることを特徴と
する成膜方法により、または請求項２に記載したよう
に、前記第２の工程においては、前記Ｔｉの気相原料の
供給は遮断されることを特徴とする請求項１記載の成膜
方法により、または請求項３に記載したように、前記第
１および第２の工程において、前記Ｓｉの気相原料およ
びＮの気相原料の流量は、一定に維持されることを特徴
とする請求項１または２記載の成膜方法により、または
請求項４に記載したように、前記Ｔｉの気相原料はＴｉ
Ｃｌ4よりなることを特徴とする請求項１〜３のうち、
いずれか一項記載の成膜方法により、または請求項５に
記載したように、前記Ｓｉの気相原料は、ＳｉＨ4，Ｓ
ｉ2Ｈ6，ＳｉＨ2Ｃｌ2のいずれかより選ばれることを特
徴とする請求項１〜４のうち、いずれか一項記載の成膜
方法により、または請求項６に記載したように、Ｔｉの
気相原料と、Ｓｉの気相原料と、Ｎの気相原料とを供給
することにより、ＴｉとＳｉとＮとを含む導電膜を被処
理基板表面に形成する成膜方法において、前記被処理基
板表面に前記Ｔｉの気相原料と、前記Ｓｉの気相原料
と、前記Ｎの気相原料とを同時に供給する工程を含み、
その際前記Ｔｉの気相原料の分圧を繰り返し増減させる
工程を含むことを特徴とする成膜方法により、または請
求項７に記載したように、前記ＳｉおよびＮの気相原料
の分圧は一定に維持されることを特徴とする請求項６記
載の成膜方法により、請求項８に記載したように、活性
素子を担持する基板と、前記基板上に前記活性素子を覆
うように形成された絶縁膜と、前記絶縁膜中に前記活性
素子と電気的にコンタクトして形成されたコンタクトプ
ラグと、前記絶縁膜上に、前記コンタクトプラグに電気
的にコンタクトして形成されたキャパシタとを備えた半
導体装置の製造方法であって、前記絶縁膜上に、前記コ
ンタクトプラグに電気的にコンタクトして、ＴｉとＳｉ
とＮとを含むバリア層を形成する工程と、前記バリア層
上に下部電極層を形成する工程と、前記下部電極層上に
高誘電体膜を堆積する工程と、前記高誘電体膜を酸素雰
囲気中で熱処理する工程と、前記熱処理された下部電極
上に上部電極を形成する工程とよりなり、前記バリア層
を形成する工程は、前記層間絶縁膜表面に前記Ｔｉの気
相原料と、前記Ｓｉの気相原料と、前記Ｎの気相原料と
を同時に供給し、前記バリア層を成長させる第１の工程
と、前記表面に前記Ｔｉの気相原料と、前記Ｓｉの気相
原料と、前記Ｎの気相原料とを、前記Ｔｉの気相原料の
流量が低減した状態で供給し、前記バリア層をさらに成
長させる第２の工程とよりなり、前記第１の工程と前記
第２の工程とは交互に実行されることを特徴とする半導
体装置の製造方法により、または請求項９に記載したよ
うに、前記第２の工程においては、前記Ｔｉの気相原料
の供給は遮断されることを特徴とする請求項８記載の半
導体装置の製造方法により、請求項１０に記載したよう
に、前記第１および第２の工程において、前記Ｓｉの気
相原料およびＮの気相原料の流量は、一定に維持される
ことを特徴とする請求項８または９記載の半導体装置装
置の製造方法により、または請求項１１に記載したよう
に、前記Ｔｉの気相原料はＴｉＣｌ4よりなることを特
徴とする請求項８〜１０のうち、いずれか一項記載の半
導体装置の製造方法により、または請求項１２に記載し
たように、前記Ｓｉの気相原料は、ＳｉＨ4，Ｓｉ
2Ｈ6，ＳｉＨ2Ｃｌ2のいずれかより選ばれることを特徴
とする請求項８〜１１のうち、いずれか一項記載の半導
体装置の製造方法により、または請求項１３に記載した
ように、ＴｉとＳｉとＮとを含む導電膜であって、Ｔｉ
の濃度が膜厚方向に周期的に増減し、Ｓｉの濃度が膜厚
方向に周期的に増減し、Ｔｉの濃度が増大している部分
ではＳｉの濃度が減少しており、Ｔｉの濃度が減少して
いる部分ではＳｉの濃度が増大していることを特徴とす
る導電膜により、または請求項１４に記載したように、
試料保持台を備え、排気ポートから排気されるリアクタ
と、前記排気ポートに結合される排気系と、Ｔｉを含む
第１の気相原料を、切替弁を介して前記リアクタに供給
する第１の原料供給ラインと、Ｓｉを含む第２の気相原
料を前記リアクタに供給する第２の原料供給ラインと、
Ｎを含む第３の気相原料を前記リアクタに供給する第３
の原料供給ラインと、前記切替弁と前記排気系との間に
設けられ、前記第１の気相原料を前記排気系にバイパス
させるプリフローラインと、前記切替弁を制御する制御
装置とよりなる成膜装置において、前記制御装置は、前
記第１の気相原料の前記リアクタへの供給を繰り返し断
続させることを特徴とする成膜装置により、または請求
項１５に記載したように、さらに前記切替弁と前記排気
系との間に設けられ、前記第１の気相原料を前記排気系
にバイパスさせるプリフローラインを備えたことを特徴
とする請求項１４記載の成膜装置により、または請求項
１６に記載したように、前記切替弁は、前記リアクタへ
の前記第１の気相原料の供給が遮断されている間、前記
第１の気相原料を前記プリフローラインに流すことを特
徴とする請求項１５記載の成膜装置により、または請求
項１７に記載したように、前記制御装置は、前記リアク
タへの前記第１の気相原料の供給を遮断する際、前記第
１の気相原料の供給を、前記リアクタ中における前記第
１の気相原料の分圧が実質的に低下するような時間継続
することを特徴とする請求項１４〜１６のうち、いずれ
か一項記載の成膜装置により、解決する。
【００１８】本発明によれば、ＴｉＳｉＮ系の導電膜の
形成において、Ｔｉの供給を繰り返し断続することによ
り、あるいはＴｉを含む気相原料の被処理基板表面にお
ける分圧を繰り返し増減させることにより、前記導電膜
中にＴｉ濃度の低い、従ってＳｉ濃度の高い領域が膜厚
方向に繰り返し形成され、その結果、前記導電膜中への
酸素の拡散が効果的に抑制される。すなわち、本発明に
よるＴｉＳｉＮ系導電膜は、効果的な酸素バリアとして
作用する。
形成において、Ｔｉの供給を繰り返し断続することによ
り、あるいはＴｉを含む気相原料の被処理基板表面にお
ける分圧を繰り返し増減させることにより、前記導電膜
中にＴｉ濃度の低い、従ってＳｉ濃度の高い領域が膜厚
方向に繰り返し形成され、その結果、前記導電膜中への
酸素の拡散が効果的に抑制される。すなわち、本発明に
よるＴｉＳｉＮ系導電膜は、効果的な酸素バリアとして
作用する。
【００１９】
【発明の実施の形態】［第１実施例］図２（Ａ），
（Ｂ）は、本発明の発明者により行われた、本発明の基
礎となる実験を、本発明の第１実施例として示す。
（Ｂ）は、本発明の発明者により行われた、本発明の基
礎となる実験を、本発明の第１実施例として示す。
【００２０】図２（Ａ）を参照するに、被処理基板Ｗが
円管型のＣＶＤリアクタ１中に導入され、前記リアクタ
管１中にＴｉの気相原料としてＴｉＣｌ4ガスを、Ｓｉ
の気相原料としてＳｉ2Ｈ6ガスを、またＮの気相原料と
してＮＨ3ガスを導入した。
円管型のＣＶＤリアクタ１中に導入され、前記リアクタ
管１中にＴｉの気相原料としてＴｉＣｌ4ガスを、Ｓｉ
の気相原料としてＳｉ2Ｈ6ガスを、またＮの気相原料と
してＮＨ3ガスを導入した。
【００２１】図２（Ｂ）は、前記実験で被処理基板Ｗと
して使われた試料の構成を示す。
して使われた試料の構成を示す。
【００２２】図２（Ｂ）を参照するに、前記被処理基板
Ｗは熱酸化膜３を担持したＳｉ基板２よりなり、前記熱
酸化膜３の表面には、厚さが１００ｎｍのポリシリコン
膜４が一様に形成されている。図２（Ａ）の実験におい
ては、前記ポリシリコン膜４上にＴｉＳｉＮ系の導電膜
５が形成された。
Ｗは熱酸化膜３を担持したＳｉ基板２よりなり、前記熱
酸化膜３の表面には、厚さが１００ｎｍのポリシリコン
膜４が一様に形成されている。図２（Ａ）の実験におい
ては、前記ポリシリコン膜４上にＴｉＳｉＮ系の導電膜
５が形成された。
【００２３】本発明の発明者は、図２（Ａ）の装置にお
いて前記ＴｉＣｌ4ガスの分圧を様々に変化させ、Ｓｉ2
Ｈ6ガスの分圧を様々に変化させ、さらにＮＨ3ガスの分
圧を様々に変化させて前記ＴｉＳｉＮ導電膜５の形成を
試みた。
いて前記ＴｉＣｌ4ガスの分圧を様々に変化させ、Ｓｉ2
Ｈ6ガスの分圧を様々に変化させ、さらにＮＨ3ガスの分
圧を様々に変化させて前記ＴｉＳｉＮ導電膜５の形成を
試みた。
【００２４】かかる実験の結果、前記リアクタ管１内の
全圧を２Ｔｏｒｒ（２６６Ｐａ）に設定し、前記Ｓｉ2
Ｈ6ガスの分圧を１０００ｍＴｏｒｒ（１３３Ｐａ）、
前記ＴｉＣｌ4ガスの分圧を１００ｍＴｏｒｒ（１３．
３Ｐａ）に設定し、ＮＨ3ガスの分圧を１００ｍＴｏｒ
ｒ（１３．３Ｐａ）に設定し、５００℃の基板温度で堆
積を行った場合、２０原子％程度のＳｉを含むアモルフ
ァス相あるいはアモルファス相に近いＴｉＳｉＮ膜が得
られることが見出された。また、ＴｉＣｌ4ガスおよび
ＮＨ3ガスの分圧が増大すると、前記ＴｉＳｉＮ膜中へ
のＳｉの取り込みが阻害されることが見出された。
全圧を２Ｔｏｒｒ（２６６Ｐａ）に設定し、前記Ｓｉ2
Ｈ6ガスの分圧を１０００ｍＴｏｒｒ（１３３Ｐａ）、
前記ＴｉＣｌ4ガスの分圧を１００ｍＴｏｒｒ（１３．
３Ｐａ）に設定し、ＮＨ3ガスの分圧を１００ｍＴｏｒ
ｒ（１３．３Ｐａ）に設定し、５００℃の基板温度で堆
積を行った場合、２０原子％程度のＳｉを含むアモルフ
ァス相あるいはアモルファス相に近いＴｉＳｉＮ膜が得
られることが見出された。また、ＴｉＣｌ4ガスおよび
ＮＨ3ガスの分圧が増大すると、前記ＴｉＳｉＮ膜中へ
のＳｉの取り込みが阻害されることが見出された。
【００２５】図３は、このようにして得られたＴｉＳｉ
Ｎ膜に対して熱酸化処理を行い、得られた膜の比抵抗を
測定した結果を示す。ただし図３中、▲が上記実験によ
り得られたＴｉＳｉＮ膜５の比抵抗を示すのに対し、■
はＣＶＤ法により形成されたＴｉＮ膜の比抵抗を、また
●はスパッタリングにより形成されたＴｉＮ膜の比抵抗
を示している。
Ｎ膜に対して熱酸化処理を行い、得られた膜の比抵抗を
測定した結果を示す。ただし図３中、▲が上記実験によ
り得られたＴｉＳｉＮ膜５の比抵抗を示すのに対し、■
はＣＶＤ法により形成されたＴｉＮ膜の比抵抗を、また
●はスパッタリングにより形成されたＴｉＮ膜の比抵抗
を示している。
【００２６】図３を参照するに、ＣＶＤ法で形成された
ＴｉＮ膜やスパッタリングにより形成されたＴｉＮ膜で
は、５５０℃以上の熱酸化処理で比抵抗が急増し、膜中
において酸化が生じていることがわかる。これに対し、
上記実験で得られたＴｉＳｉＮ膜では、３５０℃を超え
たあたりで比抵抗の増大が観測され、この温度で既に酸
化が始まっていることがわかる。
ＴｉＮ膜やスパッタリングにより形成されたＴｉＮ膜で
は、５５０℃以上の熱酸化処理で比抵抗が急増し、膜中
において酸化が生じていることがわかる。これに対し、
上記実験で得られたＴｉＳｉＮ膜では、３５０℃を超え
たあたりで比抵抗の増大が観測され、この温度で既に酸
化が始まっていることがわかる。
【００２７】図３の結果は、上記実験で得られたＴｉＳ
ｉＮ膜では膜中に含まれるＣｌの濃度が高く、Ｃｌが脱
出する際に膜構造が破壊されてしまい、酸素の拡散パス
が多数形成される結果、酸化が促進されるものと解釈さ
れる。
ｉＮ膜では膜中に含まれるＣｌの濃度が高く、Ｃｌが脱
出する際に膜構造が破壊されてしまい、酸素の拡散パス
が多数形成される結果、酸化が促進されるものと解釈さ
れる。
【００２８】上記知見に鑑み、本発明の発明者は、図４
に示す原料供給シーケンスによるＴｉＳｉＮ膜の形成方
法を着想するに至った。
に示す原料供給シーケンスによるＴｉＳｉＮ膜の形成方
法を着想するに至った。
【００２９】図４を参照するに、図示の原料供給シーケ
ンスではＮＨ3ガスとＳｉ2Ｈ6ガスの供給流量、従って
図２（Ａ）の被処理基板Ｗ表面における分圧は一定に維
持され、一方ＴｉＣｌ4ガスの供給が断続される。
ンスではＮＨ3ガスとＳｉ2Ｈ6ガスの供給流量、従って
図２（Ａ）の被処理基板Ｗ表面における分圧は一定に維
持され、一方ＴｉＣｌ4ガスの供給が断続される。
【００３０】より具体的には、図４のシーケンスではＴ
ｉＣｌ4ガスは６０秒間供給された後、３０秒間の間遮
断され、これが６回繰り返されている。その結果、前記
リアクタ１内においてはＴｉＣｌ4の分圧が繰り返し増
減し、ＴｉＣｌ4が供給されている間は前記ＴｉＣｌ4分
圧も高く、形成されるＴｉＳｉＮ膜中は高いＴｉ濃度を
有する。一方、前記ＴｉＣｌ4ガスの供給が遮断される
とＴｉＣｌ4の分圧は低下する。ただし、原料遮断の時
間が３０秒程度であれば前記リアクタ１内におけるＴｉ
Ｃｌ4分圧はゼロになることはなく、残留しているＴｉ
Ｃｌ4ガスにより、Ｔｉ濃度の低いＴｉＳｉＮ膜の実質
的な成長が継続される。
ｉＣｌ4ガスは６０秒間供給された後、３０秒間の間遮
断され、これが６回繰り返されている。その結果、前記
リアクタ１内においてはＴｉＣｌ4の分圧が繰り返し増
減し、ＴｉＣｌ4が供給されている間は前記ＴｉＣｌ4分
圧も高く、形成されるＴｉＳｉＮ膜中は高いＴｉ濃度を
有する。一方、前記ＴｉＣｌ4ガスの供給が遮断される
とＴｉＣｌ4の分圧は低下する。ただし、原料遮断の時
間が３０秒程度であれば前記リアクタ１内におけるＴｉ
Ｃｌ4分圧はゼロになることはなく、残留しているＴｉ
Ｃｌ4ガスにより、Ｔｉ濃度の低いＴｉＳｉＮ膜の実質
的な成長が継続される。
【００３１】図５は、ＳｉＯ2膜により覆われたシリコ
ン基板上に、ＴｉＳｉＮ膜をＳｉ2Ｈ 6およびＮＨ3を一
定の流量で供給し、ＴｉＣｌ4の供給を繰り返し断続す
ることにより形成した場合の、膜中におけるＴｉ，Ｓ
ｉ，Ｎ，ＣｌおよびＯの膜厚方向への分布をＸＰＳ（Ｘ
線光電子スペクトル）分析により求めた結果を示す。た
だし図６の結果は、基板温度を５００℃に設定し、リア
クタ内圧を２Ｔｏｒｒ（２６６Ｐａ）に設定し、Ｓｉ2
Ｈ6およびＮＨ3の分圧をそれぞれ１０００ｍＴｏｒｒ
（１３３Ｐａ）および２００ｍＴｏｒｒ（２６．６Ｐ
ａ）に設定した状態で、ＴｉＣｌ4ガスの供給を、図４
のシーケンスにより繰り返し断続した場合のものであ
り、ＴｉＣｌ4ガスを６０秒間供給する工程と３０秒間
供給を遮断する工程とが６回繰り返されている。その
際、ＴｉＣｌ4の分圧は、ＴｉＣｌ4ガスが供給されてい
る状態で１００ｍＴｏｒｒ（１３．３Ｐａ）に設定され
ている。このようにして形成されたＴｉＳｉＮ膜は、全
体として１２０ｎｍの膜厚を有している。
ン基板上に、ＴｉＳｉＮ膜をＳｉ2Ｈ 6およびＮＨ3を一
定の流量で供給し、ＴｉＣｌ4の供給を繰り返し断続す
ることにより形成した場合の、膜中におけるＴｉ，Ｓ
ｉ，Ｎ，ＣｌおよびＯの膜厚方向への分布をＸＰＳ（Ｘ
線光電子スペクトル）分析により求めた結果を示す。た
だし図６の結果は、基板温度を５００℃に設定し、リア
クタ内圧を２Ｔｏｒｒ（２６６Ｐａ）に設定し、Ｓｉ2
Ｈ6およびＮＨ3の分圧をそれぞれ１０００ｍＴｏｒｒ
（１３３Ｐａ）および２００ｍＴｏｒｒ（２６．６Ｐ
ａ）に設定した状態で、ＴｉＣｌ4ガスの供給を、図４
のシーケンスにより繰り返し断続した場合のものであ
り、ＴｉＣｌ4ガスを６０秒間供給する工程と３０秒間
供給を遮断する工程とが６回繰り返されている。その
際、ＴｉＣｌ4の分圧は、ＴｉＣｌ4ガスが供給されてい
る状態で１００ｍＴｏｒｒ（１３．３Ｐａ）に設定され
ている。このようにして形成されたＴｉＳｉＮ膜は、全
体として１２０ｎｍの膜厚を有している。
【００３２】図５を参照するに、ＴｉＳｉＮ膜中におい
ては膜厚方向にＴｉの濃度が繰り返し増減し、Ｔｉの濃
度が高い部分ではＳｉの濃度が低く、Ｔｉの濃度が低い
部分ではＳｉの濃度が高い構造、換言するとＴｉの濃度
の高いＴｉＳｉＮ膜とＴｉの濃度の低いＴｉＳｉＮ膜と
を交互に積層した、図６に示すような構造が形成されて
いるのがわかる。また図５は、ＴｉＣｌ4ガスの供給を
停止すると、ＴｉＳｉＮ膜中に多量のＳｉが導入される
ことを示している。
ては膜厚方向にＴｉの濃度が繰り返し増減し、Ｔｉの濃
度が高い部分ではＳｉの濃度が低く、Ｔｉの濃度が低い
部分ではＳｉの濃度が高い構造、換言するとＴｉの濃度
の高いＴｉＳｉＮ膜とＴｉの濃度の低いＴｉＳｉＮ膜と
を交互に積層した、図６に示すような構造が形成されて
いるのがわかる。また図５は、ＴｉＣｌ4ガスの供給を
停止すると、ＴｉＳｉＮ膜中に多量のＳｉが導入される
ことを示している。
【００３３】図７は、図５の試料を、圧力が１００Ｔｏ
ｒｒ（１３．３ｋＰａ）で１００％の酸素雰囲気中にお
いて、６６０℃で２分間熱処理した場合の各元素の深さ
方向への分布プロファイルを示す。
ｒｒ（１３．３ｋＰａ）で１００％の酸素雰囲気中にお
いて、６６０℃で２分間熱処理した場合の各元素の深さ
方向への分布プロファイルを示す。
【００３４】図７を参照するに、熱処理後においてもＴ
ｉとＳｉが交互に増減する元素分布プロファイルは保存
されており、外部からの酸素の侵入は、図６の構成にお
いて表面の２から３層分のＴｉＳｉＮ層において、実質
的に完全に阻止されていることがわかる。これは、おそ
らく侵入した酸素がＳｉ濃度の高いＴｉＳｉＮ層におい
て高濃度のＳｉと結合することにより捕獲されることに
よるものと考えられる。前記Ｓｉ濃度の高いＴｉＳｉＮ
層は、濃度は低くても有効な濃度のＴｉを含んでおり、
Ｓｉと酸素が結合しても導電性が失われることはない。
ｉとＳｉが交互に増減する元素分布プロファイルは保存
されており、外部からの酸素の侵入は、図６の構成にお
いて表面の２から３層分のＴｉＳｉＮ層において、実質
的に完全に阻止されていることがわかる。これは、おそ
らく侵入した酸素がＳｉ濃度の高いＴｉＳｉＮ層におい
て高濃度のＳｉと結合することにより捕獲されることに
よるものと考えられる。前記Ｓｉ濃度の高いＴｉＳｉＮ
層は、濃度は低くても有効な濃度のＴｉを含んでおり、
Ｓｉと酸素が結合しても導電性が失われることはない。
【００３５】図８は、図５および６に示す多層構造を有
するＴｉＳｉＮ膜について、先の図３の場合と同様にし
て耐酸化性を調べた結果を示す。ただし図８中には、×
で示す本発明の結果が、図３の結果に重ねて示してあ
る。
するＴｉＳｉＮ膜について、先の図３の場合と同様にし
て耐酸化性を調べた結果を示す。ただし図８中には、×
で示す本発明の結果が、図３の結果に重ねて示してあ
る。
【００３６】図８を参照するに、本発明のＴｉＳｉＮ膜
では、比抵抗の急増は６５０℃までは生じておらず、６
５０℃を超えたところで比抵抗が急増するのがわかる。
これは、本発明のＴｉＳｉＮ膜では、酸化が６５０℃を
超えるまでは実質的に生じないこと、すなわち、ＴｉＳ
ｉＮ膜が熱酸化処理に曝された場合、酸素は図６に示す
Ｓｉ濃度の高いＴｉＳｉＮ膜によって効果的に捕獲さ
れ、さらに膜中を奥に侵入するのが阻止されるのが確認
された。
では、比抵抗の急増は６５０℃までは生じておらず、６
５０℃を超えたところで比抵抗が急増するのがわかる。
これは、本発明のＴｉＳｉＮ膜では、酸化が６５０℃を
超えるまでは実質的に生じないこと、すなわち、ＴｉＳ
ｉＮ膜が熱酸化処理に曝された場合、酸素は図６に示す
Ｓｉ濃度の高いＴｉＳｉＮ膜によって効果的に捕獲さ
れ、さらに膜中を奥に侵入するのが阻止されるのが確認
された。
【００３７】図９，図１０は比較例であり、Ｓｉを実質
的に含まないＴｉＮ膜をＴｉＣｌ4とＮＨ3を使ったＣＶ
Ｄ法により約１００ｎｍの膜厚に形成し、これを全圧が
１００Ｔｏｒｒ（１３．３ｋＰａ）の酸素雰囲気中、６
６０℃で２分間熱処理した場合の、膜中におけるＴｉ，
Ｎ，Ｃｌ，ＯおよびＳｉの分布をＸＰＳ分析で求めた結
果を示す。ただし図９は成膜直後のＴｉＮ膜を、図１０
は酸化処理を行った後のＴｉＮ膜を示す。
的に含まないＴｉＮ膜をＴｉＣｌ4とＮＨ3を使ったＣＶ
Ｄ法により約１００ｎｍの膜厚に形成し、これを全圧が
１００Ｔｏｒｒ（１３．３ｋＰａ）の酸素雰囲気中、６
６０℃で２分間熱処理した場合の、膜中におけるＴｉ，
Ｎ，Ｃｌ，ＯおよびＳｉの分布をＸＰＳ分析で求めた結
果を示す。ただし図９は成膜直後のＴｉＮ膜を、図１０
は酸化処理を行った後のＴｉＮ膜を示す。
【００３８】図９を参照するに、成膜直後においてはＴ
ｉＮ膜中には殆ど酸素は含まれておらず、ＴｉＮ膜とＳ
ｉＯ2膜との界面も明確に観察されるが、図１０の酸化
処理を行った試料では、ＴｉＮ膜中には多量の酸素が侵
入しており、これに伴ってＴｉＮ膜とＳｉＯ2膜の界面
も不明確になっていることがわかる。
ｉＮ膜中には殆ど酸素は含まれておらず、ＴｉＮ膜とＳ
ｉＯ2膜との界面も明確に観察されるが、図１０の酸化
処理を行った試料では、ＴｉＮ膜中には多量の酸素が侵
入しており、これに伴ってＴｉＮ膜とＳｉＯ2膜の界面
も不明確になっていることがわかる。
【００３９】図１０の結果を図７の結果と比較すると、
本発明のＴｉＳｉＮ膜が非常に優れた耐酸化性を有して
おり、効果的な酸素バリアとして機能することがわか
る。 ［第２実施例］図１１は、本発明の第２実施例による、
酸素バリアとして作用するＴｉＳｉＮ系導電膜を成膜す
るのに使われる熱ＣＶＤ成膜装置（以下、単に「成膜装
置」と称す。）の構成を示す。
本発明のＴｉＳｉＮ膜が非常に優れた耐酸化性を有して
おり、効果的な酸素バリアとして機能することがわか
る。 ［第２実施例］図１１は、本発明の第２実施例による、
酸素バリアとして作用するＴｉＳｉＮ系導電膜を成膜す
るのに使われる熱ＣＶＤ成膜装置（以下、単に「成膜装
置」と称す。）の構成を示す。
【００４０】図１１を参照するに、本実施例による成膜
装置は、原料ガスを供給するシャワーヘッド１１０と、
前記シャワーヘッド１１０を内部に設けられた気密構造
のリアクタ容器１２０と、前記リアクタ容器１２０内の
中央部に配設され、被処理基板Ｗを保持する温度調整可
能な保持台１３０と、前記リアクタ容器１２０を排気す
る排気管１４０とを備えている。
装置は、原料ガスを供給するシャワーヘッド１１０と、
前記シャワーヘッド１１０を内部に設けられた気密構造
のリアクタ容器１２０と、前記リアクタ容器１２０内の
中央部に配設され、被処理基板Ｗを保持する温度調整可
能な保持台１３０と、前記リアクタ容器１２０を排気す
る排気管１４０とを備えている。
【００４１】前記シャワーヘッド１１０からリアクタ容
器１２０内へは、原料ガスとしてＴｉＣｌ4ガスなどの
Ｔｉを含む第１の原料ガスと、ＮＨ3ガスなどの窒素原
子を含む第２の原料ガスとが、それぞれ図示を省略した
質量流量コントローラを介して供給される。なお図９中
に示すように、前記保持台１３０は、支持部材１３１に
より支持されている。
器１２０内へは、原料ガスとしてＴｉＣｌ4ガスなどの
Ｔｉを含む第１の原料ガスと、ＮＨ3ガスなどの窒素原
子を含む第２の原料ガスとが、それぞれ図示を省略した
質量流量コントローラを介して供給される。なお図９中
に示すように、前記保持台１３０は、支持部材１３１に
より支持されている。
【００４２】図１１に示すようにシャワーヘッド１１０
はリアクタ容器１２０の上壁中央を貫通し、その下面が
保持台１３０に対して略平行な面を形成する。前記シャ
ワーヘッド１１０はブロック１１０Ａ，１１０Ｂおよび
１１０Ｃを上下に積層した構成を有し、上段ブロック１
１０Ａの上面には、ＴｉＣｌ4ガス及びＮＨ3ガスのガス
供給源１５０および１６０に配管１５１および１６１を
介してそれぞれ接続された第１および第２ガスの流入口
１１１，１１２が形成されている。
はリアクタ容器１２０の上壁中央を貫通し、その下面が
保持台１３０に対して略平行な面を形成する。前記シャ
ワーヘッド１１０はブロック１１０Ａ，１１０Ｂおよび
１１０Ｃを上下に積層した構成を有し、上段ブロック１
１０Ａの上面には、ＴｉＣｌ4ガス及びＮＨ3ガスのガス
供給源１５０および１６０に配管１５１および１６１を
介してそれぞれ接続された第１および第２ガスの流入口
１１１，１１２が形成されている。
【００４３】各ガス流入口１１１および１１２はそれぞ
れ上段ブロック１１０Ａ内で分岐し、第１，第２の分岐
ガス流路１１１Ａ，１１２Ａを形成する。各分岐ガス流
路１１１Ａ，１１２Ａは上段ブロック１１０Ａの下面全
面で均等に分散・開口している。
れ上段ブロック１１０Ａ内で分岐し、第１，第２の分岐
ガス流路１１１Ａ，１１２Ａを形成する。各分岐ガス流
路１１１Ａ，１１２Ａは上段ブロック１１０Ａの下面全
面で均等に分散・開口している。
【００４４】前記中段ブロック１１０Ｂ上面には前記第
１および第２の分岐ガス流路１１１Ａ，１１２Ａにそれ
ぞれ連通する第１および第２の中段ガス流路１１１Ｂお
よび１１２Ｂが形成され、各中段ガス流路１１１Ｂ，１
１２Ｂは、それぞれ中段ブロック１１０Ｂを貫通して中
段ブロック１１０Ｂの下面で開口する。
１および第２の分岐ガス流路１１１Ａ，１１２Ａにそれ
ぞれ連通する第１および第２の中段ガス流路１１１Ｂお
よび１１２Ｂが形成され、各中段ガス流路１１１Ｂ，１
１２Ｂは、それぞれ中段ブロック１１０Ｂを貫通して中
段ブロック１１０Ｂの下面で開口する。
【００４５】さらに下段ブロック１１０Ｃの上面には第
１および第２の中段ガス流路１１１Ｂおよび１１２Ｂと
それぞれ連通する第１および第２の下段ガス流路１１１
Ｃ，１１２Ｃが形成され、各下段ガス流路１１１Ｃ，１
１２Ｃはそれぞれ下段ブロック１１０Ｃの下面全面で均
等に分散して開口している。
１および第２の中段ガス流路１１１Ｂおよび１１２Ｂと
それぞれ連通する第１および第２の下段ガス流路１１１
Ｃ，１１２Ｃが形成され、各下段ガス流路１１１Ｃ，１
１２Ｃはそれぞれ下段ブロック１１０Ｃの下面全面で均
等に分散して開口している。
【００４６】従って、ガス供給源１５０，１６０から供
給されたＴｉＣｌ4ガスおよびＮＨ3ガスは、前記第１お
よび第２のガス流入口１１１，１１２からシャワーヘッ
ド１１０内へ流入し、さらに下段ガス流路１１１Ｃ，１
１２Ｃから別々に分散して流出し、リアクタ容器１２０
内で均等に混合される。
給されたＴｉＣｌ4ガスおよびＮＨ3ガスは、前記第１お
よび第２のガス流入口１１１，１１２からシャワーヘッ
ド１１０内へ流入し、さらに下段ガス流路１１１Ｃ，１
１２Ｃから別々に分散して流出し、リアクタ容器１２０
内で均等に混合される。
【００４７】図１１の堆積装置では、さらに前記シャワ
ーヘッド１１０に第３のガス流入口１１３が形成されて
おり、前記ガス流入口１１３には配管１７１を介してガ
ス供給源１７０からＳｉ2Ｈ6ガスが供給される。前記第
３のガス流入口１１３からシャワーヘッド１１０内へ流
入したＳｉ2Ｈ6ガスは上段ガス流路１１２Ａに流入し、
さらに下段ガス流路１１２Ｃからリアクタ容器１２０内
へ供給される。
ーヘッド１１０に第３のガス流入口１１３が形成されて
おり、前記ガス流入口１１３には配管１７１を介してガ
ス供給源１７０からＳｉ2Ｈ6ガスが供給される。前記第
３のガス流入口１１３からシャワーヘッド１１０内へ流
入したＳｉ2Ｈ6ガスは上段ガス流路１１２Ａに流入し、
さらに下段ガス流路１１２Ｃからリアクタ容器１２０内
へ供給される。
【００４８】また図示してないが、シャワーヘッド１１
０にはＡｒガスやＮ2ガス等の不活性ガスを原料ガスの
希釈用ガスとしてリアクタ容器１２０内へ供給するガス
流入口が形成されている。
０にはＡｒガスやＮ2ガス等の不活性ガスを原料ガスの
希釈用ガスとしてリアクタ容器１２０内へ供給するガス
流入口が形成されている。
【００４９】上記シャワーヘッド１１０の上面にはヒー
タ１１４が取り付けられ、前記ヒータ１１４を駆動制御
することにより、シャワーヘッド１１０の温度、従って
各ガスの温度が所定値に設定される。またヒータ１１４
を設けることにより、シャワーヘッド表面への反応副生
成物の付着が防止される。前記リアクタ容器１２０の周
壁及び上下両壁それぞれの外面にもヒータ１２１が配設
されており、前記ヒータ１２１を駆動することによりリ
アクタ容器１２０の内壁面への反応副生成物の付着を防
止することができる。
タ１１４が取り付けられ、前記ヒータ１１４を駆動制御
することにより、シャワーヘッド１１０の温度、従って
各ガスの温度が所定値に設定される。またヒータ１１４
を設けることにより、シャワーヘッド表面への反応副生
成物の付着が防止される。前記リアクタ容器１２０の周
壁及び上下両壁それぞれの外面にもヒータ１２１が配設
されており、前記ヒータ１２１を駆動することによりリ
アクタ容器１２０の内壁面への反応副生成物の付着を防
止することができる。
【００５０】図１１の構成では、前記保持台１３０の外
周縁部には図示しない搬送機構から搬入された半導体ウ
エハＷを保持台１３０の中央へガイドするガイドリング
１３２がさらに設けられており、前記保持台１３０内に
は半導体ウエハＷの温度を制御するヒータ１８０が埋設
されている。前記ヒータ１８０は電源１８１により、コ
ントローラ１８２を介して駆動される。
周縁部には図示しない搬送機構から搬入された半導体ウ
エハＷを保持台１３０の中央へガイドするガイドリング
１３２がさらに設けられており、前記保持台１３０内に
は半導体ウエハＷの温度を制御するヒータ１８０が埋設
されている。前記ヒータ１８０は電源１８１により、コ
ントローラ１８２を介して駆動される。
【００５１】さらに前記排気管１４０には真空ポンプ１
９０が接続され、更に、排気管１４０にはその流路の開
度を調整するバルブ１９１が開度調整機構として設けら
れ、このバルブ１９１の開度を調整することによりリア
クタ１２０内の圧力が適宜調整される。尚、排気側には
トラップ機構としてポンプ１９０の入口・出口のいずれ
か一方または両方にトラップを設置してもよい。またト
ラップ効率を高めるために、トラップを冷却することも
可能である。
９０が接続され、更に、排気管１４０にはその流路の開
度を調整するバルブ１９１が開度調整機構として設けら
れ、このバルブ１９１の開度を調整することによりリア
クタ１２０内の圧力が適宜調整される。尚、排気側には
トラップ機構としてポンプ１９０の入口・出口のいずれ
か一方または両方にトラップを設置してもよい。またト
ラップ効率を高めるために、トラップを冷却することも
可能である。
【００５２】図１１の堆積装置では、前記原料供給源１
５０と前記配管１５１との間に切替弁１５０Ａが設けら
れており、前記切替弁１５０Ａはプロセスコントローラ
１００により制御されて、前記原料供給源１５０から供
給されるＴｉＣｌ4を、前記配管１５１と、前記切替弁
１５０Ａと前記真空ポンプ１９０との間に設けられたプ
リフローライン１５０Ｂとの間で切り替える。すなわ
ち、前記切替弁１５０Ａは第１の状態において前記原料
供給源１５０からのＴｉＣｌ4ガスを前記リアクタ１２
０内に供給し、一方第２の状態において前記ＴｉＣｌ4
ガスをプリフローライン１５０Ｂから真空ポンプ１９０
にバイパスさせる。
５０と前記配管１５１との間に切替弁１５０Ａが設けら
れており、前記切替弁１５０Ａはプロセスコントローラ
１００により制御されて、前記原料供給源１５０から供
給されるＴｉＣｌ4を、前記配管１５１と、前記切替弁
１５０Ａと前記真空ポンプ１９０との間に設けられたプ
リフローライン１５０Ｂとの間で切り替える。すなわ
ち、前記切替弁１５０Ａは第１の状態において前記原料
供給源１５０からのＴｉＣｌ4ガスを前記リアクタ１２
０内に供給し、一方第２の状態において前記ＴｉＣｌ4
ガスをプリフローライン１５０Ｂから真空ポンプ１９０
にバイパスさせる。
【００５３】図１２は、前記プロセスコントローラ１０
０により制御される、図９の堆積装置を使った本発明の
第２実施例によるＴｉＳｉＮ膜の形成工程を示すフロー
チャートである。
０により制御される、図９の堆積装置を使った本発明の
第２実施例によるＴｉＳｉＮ膜の形成工程を示すフロー
チャートである。
【００５４】図１２を参照するに、ステップ１において
前記バルブ１５０Ａは前記第１の状態に切り替えられ、
前記原料供給源１５０からのＴｉＣｌ4ガスが前記リア
クタ内１２０に供給される。
前記バルブ１５０Ａは前記第１の状態に切り替えられ、
前記原料供給源１５０からのＴｉＣｌ4ガスが前記リア
クタ内１２０に供給される。
【００５５】次にステップ２においてこの状態が所定の
期間Ｔ1だけ維持された後、ステップ３において前記バ
ルブ１５０Ａが前記第２の状態に切り替えられ、前記Ｔ
ｉＣｌ4ガスはプリフローライン１５０Ｂに供給され
る。
期間Ｔ1だけ維持された後、ステップ３において前記バ
ルブ１５０Ａが前記第２の状態に切り替えられ、前記Ｔ
ｉＣｌ4ガスはプリフローライン１５０Ｂに供給され
る。
【００５６】さらにステップ４においてこの状態が所定
の期間Ｔ2だけ維持された後、プロセスは判定ステップ
５を経て前記ステップ１に戻り、前記バルブ１５０Ａが
第１の状態に切り替えられる。
の期間Ｔ2だけ維持された後、プロセスは判定ステップ
５を経て前記ステップ１に戻り、前記バルブ１５０Ａが
第１の状態に切り替えられる。
【００５７】さらに、ステップ５において前記ステップ
１〜４が所定回数だけ繰り返されたと判断されると、前
記ＴｉＳｉＮ膜の堆積工程は終了する。
１〜４が所定回数だけ繰り返されたと判断されると、前
記ＴｉＳｉＮ膜の堆積工程は終了する。
【００５８】なお、前記ステップ２および４における保
持時間Ｔ1およびＴ2は、前記ＴｉＳｉＮ膜の成長工程と
共に変化させることも可能である。例えば厳しい酸化条
件に曝されるＴｉＳｉＮ膜の表面付近を形成する場合、
前記ステップ３の時間Ｔ2を増大させ、酸素の素子効果
の大きいＳｉ濃度の高いＴｉＳｉＮ膜の膜厚を増大さ
せ、一方ＴｉＳｉＮ膜の底部付近を形成する場合には、
比抵抗を低減させるため、前記時間Ｔ2を減少させ、時
間Ｔ1を増大させるようにすることも可能である。 ［第３実施例］図１３（Ａ），（Ｂ）は、本発明の第３
実施例によるＭＩＭキャパシタ１７を有するＤＲＡＭの
構成を示す。ただし図中、先に説明した部分には同一の
参照符号を付し、説明を省略する。
持時間Ｔ1およびＴ2は、前記ＴｉＳｉＮ膜の成長工程と
共に変化させることも可能である。例えば厳しい酸化条
件に曝されるＴｉＳｉＮ膜の表面付近を形成する場合、
前記ステップ３の時間Ｔ2を増大させ、酸素の素子効果
の大きいＳｉ濃度の高いＴｉＳｉＮ膜の膜厚を増大さ
せ、一方ＴｉＳｉＮ膜の底部付近を形成する場合には、
比抵抗を低減させるため、前記時間Ｔ2を減少させ、時
間Ｔ1を増大させるようにすることも可能である。 ［第３実施例］図１３（Ａ），（Ｂ）は、本発明の第３
実施例によるＭＩＭキャパシタ１７を有するＤＲＡＭの
構成を示す。ただし図中、先に説明した部分には同一の
参照符号を付し、説明を省略する。
【００５９】図１３（Ａ）を参照するに、本実施例によ
るＤＲＡＭでは前記層間絶縁膜１５上に、前記ＭＩＭキ
ャパシタ１７とコンタクトプラグ１６Ｂとの間に介在す
るように、図１３（Ｂ）にその構造を示す耐酸化バリア
膜１７Ｂが形成されている。
るＤＲＡＭでは前記層間絶縁膜１５上に、前記ＭＩＭキ
ャパシタ１７とコンタクトプラグ１６Ｂとの間に介在す
るように、図１３（Ｂ）にその構造を示す耐酸化バリア
膜１７Ｂが形成されている。
【００６０】図１３（Ｂ）を参照するに、前記耐酸化バ
リア膜１７ＢはＴｉＳｉＮ膜よりなり、Ｔｉ濃度の高い
層とＳｉ濃度の高い層とを繰り返し積層した、図６と同
様な構成を有している。図示の例では、Ｓｉ濃度の高い
ＴｉＳｉＮ層がＴｉ濃度の高いＴｉＳｉＮ層により挟持
されており、前記Ｓｉ濃度の高いＴｉＳｉＮ層は、先に
説明したように侵入する酸素を捕獲することにより、酸
素バリアとして機能する。
リア膜１７ＢはＴｉＳｉＮ膜よりなり、Ｔｉ濃度の高い
層とＳｉ濃度の高い層とを繰り返し積層した、図６と同
様な構成を有している。図示の例では、Ｓｉ濃度の高い
ＴｉＳｉＮ層がＴｉ濃度の高いＴｉＳｉＮ層により挟持
されており、前記Ｓｉ濃度の高いＴｉＳｉＮ層は、先に
説明したように侵入する酸素を捕獲することにより、酸
素バリアとして機能する。
【００６１】図１３（Ｂ）の耐酸化バリア膜１７Ｂは、
図１１の堆積装置を使い、これを図１２のフローチャー
トに従って制御することにより、形成することができ
る。
図１１の堆積装置を使い、これを図１２のフローチャー
トに従って制御することにより、形成することができ
る。
【００６２】勿論、図１３（Ｂ）の構成において、Ｔｉ
濃度の高いＴｉＳｉＮ層をＳｉ濃度の高いＴｉＳｉＮ層
で挟持するように構成してもよい。
濃度の高いＴｉＳｉＮ層をＳｉ濃度の高いＴｉＳｉＮ層
で挟持するように構成してもよい。
【００６３】なお、図６に示す構造の本発明のＴｉＳｉ
Ｎ膜は、ＭＩＭキャパシタ等の酸素バリア膜としてのみ
ならず、デュアルダマシン法等により形成されるＣｕを
導電体として使った多層配線構造において、Ｃｕの拡散
防止膜としても有効である。
Ｎ膜は、ＭＩＭキャパシタ等の酸素バリア膜としてのみ
ならず、デュアルダマシン法等により形成されるＣｕを
導電体として使った多層配線構造において、Ｃｕの拡散
防止膜としても有効である。
【００６４】またＴｉの気相原料はＴｉＣｌ4に限定さ
れるものではなく、テトラキスジエチルアミノチタニウ
ム（ＴＤＥＡＴ）やテトラキスジメチルアミノチタニウ
ム（ＴＤＭＡＴ）等を使うことも可能である。さらにＳ
ｉの気相原料もＳｉ2Ｈ6に限定されるものではなく、Ｓ
ｉＨ4やＳｉＨ2Ｃｌ2を使うことも可能である。さらに
Ｎの気相原料もＮＨ3に限定されるものではなく、プラ
ズマで活性化した窒素ラジカルを使うことも可能であ
る。また、前記下部電極１７ａはＲｕに限定されるもの
ではなく、ＩｒやＰｔなどの耐酸化性を有する金属であ
ってもよい。
れるものではなく、テトラキスジエチルアミノチタニウ
ム（ＴＤＥＡＴ）やテトラキスジメチルアミノチタニウ
ム（ＴＤＭＡＴ）等を使うことも可能である。さらにＳ
ｉの気相原料もＳｉ2Ｈ6に限定されるものではなく、Ｓ
ｉＨ4やＳｉＨ2Ｃｌ2を使うことも可能である。さらに
Ｎの気相原料もＮＨ3に限定されるものではなく、プラ
ズマで活性化した窒素ラジカルを使うことも可能であ
る。また、前記下部電極１７ａはＲｕに限定されるもの
ではなく、ＩｒやＰｔなどの耐酸化性を有する金属であ
ってもよい。
【００６５】以上、本発明を好ましい実施例について説
明したが、本発明は上記の実施例に限定されるものでは
なく、特許請求の範囲に記載した要旨内において様々な
変形・変更が可能である。
明したが、本発明は上記の実施例に限定されるものでは
なく、特許請求の範囲に記載した要旨内において様々な
変形・変更が可能である。
【００６６】
【発明の効果】本発明によれば、ＴｉＳｉＮ膜をＣＶＤ
法により成膜する際に、膜中にＳｉ濃度の高い領域とＴ
ｉ濃度の高い領域とを交互に繰り返し形成することによ
り、耐酸化性に優れた導電膜を得ることが可能になる。
法により成膜する際に、膜中にＳｉ濃度の高い領域とＴ
ｉ濃度の高い領域とを交互に繰り返し形成することによ
り、耐酸化性に優れた導電膜を得ることが可能になる。
【図１】従来の高誘電体ＭＩＭキャパシタを使ったＤＲ
ＡＭの構成を示す図である。
ＡＭの構成を示す図である。
【図２】（Ａ），（Ｂ）は、本発明の第１実施例を説明
する図である。
する図である。
【図３】本発明の第１実施例を説明する別の図である。
【図４】本発明の第１実施例を説明するさらに別の図で
ある。
ある。
【図５】本発明の第１実施例を説明するさらに別の図で
ある。
ある。
【図６】本発明の第１実施例を説明するさらに別の図で
ある。
ある。
【図７】本発明の第１実施例を説明するさらに別の図で
ある。
ある。
【図８】本発明の第１実施例を説明するさらに別の図で
ある。
ある。
【図９】本発明の比較例を示す図である。
【図１０】本発明の比較例を示す図である。
【図１１】本発明の第２実施例による堆積装置の構成を
示す図である。
示す図である。
【図１２】図１１の堆積装置のプロセス制御を示すフロ
ーチャートである。
ーチャートである。
【図１３】（Ａ），（Ｂ）は、本発明の第３実施例によ
るＤＲＡＭの構成を示す図である。
るＤＲＡＭの構成を示す図である。
１ ＣＶＤリアクタ管
２ Ｓｉ基板
３ ＳｉＯ2膜
４ ポリシリコン膜
５ ＴｉＳｉＮ膜
１０，１０Ａ ＤＲＡＭ
１１ 基板
１１Ａ 素子領域
１１ａ，１１ｂ 拡散領域
１２ 素子分離領域
１３ ゲート絶縁膜
１４ ゲート電極
１５ 層間絶縁膜
１５Ａ，１５Ｂ コンタクトホール
１６ ビットライン
１６Ａ，１６Ｂ コンタクトプラグ
１７ 高誘電体ＭＩＭキャパシタ
１７ａ 下部電極
１７ｂ 高誘電体キャパシタ絶縁膜
１７ｃ 上部電極
１００ プロセスコントローラ
１１０ シャワーヘッド
１２０ リアクタ容器
１３０ 試料保持台
１４０ 排気口
１５０ Ｔｉ原料容器
１６０ Ｎ原料容器
１７０ Ｓｉ原料容器
１９０ 真空ポンプ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 27/108 Ｈ０１Ｌ 27/10 ４４４Ｂ
Ｆターム(参考） 4K030 AA02 AA06 AA13 BA18 BA29
BA38 BA40 CA04 DA02 HA01
JA05 LA01 LA15
4M104 AA01 BB01 BB04 BB06 BB36
CC01 DD43 DD44 DD45 FF18
GG16 HH05 HH20
5F083 AD21 FR02 GA25 JA06 JA15
JA17 JA35 JA39 JA40 MA05
PR21
Claims (17)
- 【請求項１】 Ｔｉの気相原料と、Ｓｉの気相原料と、
Ｎの気相原料とを供給することにより、ＴｉとＳｉとＮ
とを含む導電膜を被処理基板表面に形成する成膜方法に
おいて、 前記被処理基板表面に前記Ｔｉの気相原料と、前記Ｓｉ
の気相原料と、前記Ｎの気相原料とを同時に供給し、前
記導電膜を成長させる第１の工程と、 前記被処理基板表面に前記Ｔｉの気相原料と、前記Ｓｉ
の気相原料と、前記Ｎの気相原料とを、前記Ｔｉの気相
原料の流量が低減した状態で供給し、前記導電膜をさら
に成長させる第２の工程とよりなり、 前記第１の工程と前記第２の工程とは交互に実行される
ことを特徴とする成膜方法。 - 【請求項２】 前記第２の工程においては、前記Ｔｉの
気相原料の供給は遮断されることを特徴とする請求項１
記載の成膜方法。 - 【請求項３】 前記第１および第２の工程において、前
記Ｓｉの気相原料およびＮの気相原料の流量は、一定に
維持されることを特徴とする請求項１または２記載の成
膜方法。 - 【請求項４】 前記Ｔｉの気相原料はＴｉＣｌ4よりな
ることを特徴とする請求項１〜３のうち、いずれか一項
記載の成膜方法。 - 【請求項５】 前記Ｓｉの気相原料は、ＳｉＨ4，Ｓｉ2
Ｈ6，ＳｉＨ2Ｃｌ2のいずれかより選ばれることを特徴
とする請求項１〜４のうち、いずれか一項記載の成膜方
法。 - 【請求項６】 Ｔｉの気相原料と、Ｓｉの気相原料と、
Ｎの気相原料とを供給することにより、ＴｉとＳｉとＮ
とを含む導電膜を被処理基板表面に形成する成膜方法に
おいて、 前記被処理基板表面に前記Ｔｉの気相原料と、前記Ｓｉ
の気相原料と、前記Ｎの気相原料とを同時に供給する工
程を含み、 その際前記Ｔｉの気相原料の分圧を繰り返し増減させる
工程を含むことを特徴とする成膜方法。 - 【請求項７】 前記ＳｉおよびＮの気相原料の分圧は一
定に維持されることを特徴とする請求項６記載の成膜方
法。 - 【請求項８】 活性素子を担持する基板と、前記基板上
に前記活性素子を覆うように形成された絶縁膜と、前記
絶縁膜中に前記活性素子と電気的にコンタクトして形成
されたコンタクトプラグと、前記絶縁膜上に、前記コン
タクトプラグに電気的にコンタクトして形成されたキャ
パシタとを備えた半導体装置の製造方法であって、 前記絶縁膜上に、前記コンタクトプラグに電気的にコン
タクトして、ＴｉとＳｉとＮとを含むバリア層を形成す
る工程と、 前記バリア層上に下部電極層を形成する工程と、 前記下部電極層上に高誘電体膜を堆積する工程と、 前記高誘電体膜を酸素雰囲気中で熱処理する工程と、 前記熱処理された下部電極上に上部電極を形成する工程
とよりなり、 前記バリア層を形成する工程は、 前記層間絶縁膜表面に前記Ｔｉの気相原料と、前記Ｓｉ
の気相原料と、前記Ｎの気相原料とを同時に供給し、前
記バリア層を成長させる第１の工程と、 前記表面に前記Ｔｉの気相原料と、前記Ｓｉの気相原料
と、前記Ｎの気相原料とを、前記Ｔｉの気相原料の流量
が低減した状態で供給し、前記バリア層をさらに成長さ
せる第２の工程とよりなり、 前記第１の工程と前記第２の工程とは交互に実行される
ことを特徴とする半導体装置の製造方法。 - 【請求項９】 前記第２の工程においては、前記Ｔｉの
気相原料の供給は遮断されることを特徴とする請求項８
記載の半導体装置の製造方法。 - 【請求項１０】 前記第１および第２の工程において、
前記Ｓｉの気相原料およびＮの気相原料の流量は、一定
に維持されることを特徴とする請求項８または９記載の
半導体装置装置の製造方法。 - 【請求項１１】 前記Ｔｉの気相原料はＴｉＣｌ4より
なることを特徴とする請求項８〜１０のうち、いずれか
一項記載の半導体装置の製造方法。 - 【請求項１２】 前記Ｓｉの気相原料は、ＳｉＨ4，Ｓ
ｉ2Ｈ6，ＳｉＨ2Ｃｌ 2のいずれかより選ばれることを特
徴とする請求項８〜１１のうち、いずれか一項記載の半
導体装置の製造方法。 - 【請求項１３】 ＴｉとＳｉとＮとを含む導電膜であっ
て、 Ｔｉの濃度が膜厚方向に周期的に増減し、 Ｓｉの濃度が膜厚方向に周期的に増減し、 Ｔｉの濃度が増大している部分ではＳｉの濃度が減少し
ており、 Ｔｉの濃度が減少している部分ではＳｉの濃度が増大し
ていることを特徴とする導電膜。 - 【請求項１４】 試料保持台を備え、排気ポートから排
気されるリアクタと、 前記排気ポートに結合される排気系と、 Ｔｉを含む第１の気相原料を、切替弁を介して前記リア
クタに供給する第１の原料供給ラインと、 Ｓｉを含む第２の気相原料を前記リアクタに供給する第
２の原料供給ラインと、 Ｎを含む第３の気相原料を前記リアクタに供給する第３
の原料供給ラインと、前記切替弁と前記排気系との間に
設けられ、前記第１の気相原料を前記排気系にバイパス
させるプリフローラインと、 前記切替弁を制御する制御装置とよりなる成膜装置にお
いて、 前記制御装置は、前記第１の気相原料の前記リアクタへ
の供給を繰り返し断続させることを特徴とする成膜装
置。 - 【請求項１５】 さらに前記切替弁と前記排気系との間
に設けられ、前記第１の気相原料を前記排気系にバイパ
スさせるプリフローラインを備えたことを特徴とする請
求項１４記載の成膜装置。 - 【請求項１６】 前記切替弁は、前記リアクタへの前記
第１の気相原料の供給が遮断されている間、前記第１の
気相原料を前記プリフローラインに流すことを特徴とす
る請求項１５記載の成膜装置。 - 【請求項１７】 前記制御装置は、前記リアクタへの前
記第１の気相原料の供給を遮断する際、前記第１の気相
原料の供給を、前記リアクタ中における前記第１の気相
原料の分圧が実質的に低下するような時間継続すること
を特徴とする請求項１４〜１６のうち、いずれか一項記
載の成膜装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002030059A JP4074461B2 (ja) | 2002-02-06 | 2002-02-06 | 成膜方法および成膜装置、半導体装置の製造方法 |
| US10/210,204 US6793969B2 (en) | 2002-02-06 | 2002-08-02 | Method of forming an oxidation-resistant TiSiN film |
| US10/917,334 US7105060B2 (en) | 2002-02-06 | 2004-08-13 | Method of forming an oxidation-resistant TiSiN film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002030059A JP4074461B2 (ja) | 2002-02-06 | 2002-02-06 | 成膜方法および成膜装置、半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003226972A true JP2003226972A (ja) | 2003-08-15 |
| JP4074461B2 JP4074461B2 (ja) | 2008-04-09 |
Family
ID=27654725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002030059A Expired - Fee Related JP4074461B2 (ja) | 2002-02-06 | 2002-02-06 | 成膜方法および成膜装置、半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6793969B2 (ja) |
| JP (1) | JP4074461B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006130840A (ja) * | 2004-11-08 | 2006-05-25 | Canon Inc | 発熱抵抗体膜、記録ヘッド、および記録装置 |
| WO2013105389A1 (ja) * | 2012-01-13 | 2013-07-18 | 東京エレクトロン株式会社 | ＴｉＳｉＮ膜の成膜方法および記憶媒体 |
| WO2017168600A1 (ja) * | 2016-03-29 | 2017-10-05 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置および記録媒体 |
| KR20200023203A (ko) | 2018-08-23 | 2020-03-04 | 도쿄엘렉트론가부시키가이샤 | 성막 방법 및 성막 장치 |
| TWI811922B (zh) * | 2021-09-17 | 2023-08-11 | 日商鎧俠股份有限公司 | 半導體記憶裝置 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6933021B2 (en) * | 1995-07-06 | 2005-08-23 | Applied Materials, Inc. | Method of TiSiN deposition using a chemical vapor deposition (CVD) process |
| JP4178776B2 (ja) * | 2001-09-03 | 2008-11-12 | 東京エレクトロン株式会社 | 成膜方法 |
| JP4074461B2 (ja) * | 2002-02-06 | 2008-04-09 | 東京エレクトロン株式会社 | 成膜方法および成膜装置、半導体装置の製造方法 |
| JP4214795B2 (ja) * | 2003-02-20 | 2009-01-28 | 東京エレクトロン株式会社 | 成膜方法 |
| JP4306403B2 (ja) * | 2003-10-23 | 2009-08-05 | 東京エレクトロン株式会社 | シャワーヘッド構造及びこれを用いた成膜装置 |
| US7966969B2 (en) | 2004-09-22 | 2011-06-28 | Asm International N.V. | Deposition of TiN films in a batch reactor |
| US7427571B2 (en) * | 2004-10-15 | 2008-09-23 | Asm International, N.V. | Reactor design for reduced particulate generation |
| US7674726B2 (en) * | 2004-10-15 | 2010-03-09 | Asm International N.V. | Parts for deposition reactors |
| US7722719B2 (en) * | 2005-03-07 | 2010-05-25 | Applied Materials, Inc. | Gas baffle and distributor for semiconductor processing chamber |
| US7553516B2 (en) * | 2005-12-16 | 2009-06-30 | Asm International N.V. | System and method of reducing particle contamination of semiconductor substrates |
| JP2007311695A (ja) * | 2006-05-22 | 2007-11-29 | Renesas Technology Corp | 半導体装置の製造方法 |
| KR101212568B1 (ko) | 2006-05-31 | 2012-12-13 | 에스케이하이닉스 주식회사 | 반도체소자의 게이트스택 및 그 제조 방법 |
| US7691757B2 (en) | 2006-06-22 | 2010-04-06 | Asm International N.V. | Deposition of complex nitride films |
| US7740706B2 (en) * | 2006-11-28 | 2010-06-22 | Applied Materials, Inc. | Gas baffle and distributor for semiconductor processing chamber |
| US7758698B2 (en) * | 2006-11-28 | 2010-07-20 | Applied Materials, Inc. | Dual top gas feed through distributor for high density plasma chamber |
| US20080124944A1 (en) * | 2006-11-28 | 2008-05-29 | Applied Materials, Inc. | Gas baffle and distributor for semiconductor processing chamber |
| US20080121177A1 (en) * | 2006-11-28 | 2008-05-29 | Applied Materials, Inc. | Dual top gas feed through distributor for high density plasma chamber |
| US7629256B2 (en) * | 2007-05-14 | 2009-12-08 | Asm International N.V. | In situ silicon and titanium nitride deposition |
| US7592257B2 (en) | 2007-05-14 | 2009-09-22 | Tokyo Electron Limited | Semiconductor contact structure containing an oxidation-resistant diffusion barrier and method of forming |
| US8440259B2 (en) * | 2007-09-05 | 2013-05-14 | Intermolecular, Inc. | Vapor based combinatorial processing |
| JP5133013B2 (ja) * | 2007-09-10 | 2013-01-30 | 東京エレクトロン株式会社 | 成膜装置の排気系構造、成膜装置、および排ガスの処理方法 |
| US8286814B2 (en) * | 2008-04-17 | 2012-10-16 | Graham Packaging Company, L.P. | Volumetrically efficient hot-fill type container |
| US9302839B2 (en) * | 2008-04-17 | 2016-04-05 | Graham Packaging Company, L.P. | Volumetrically efficient hot-fill type container |
| US7833906B2 (en) | 2008-12-11 | 2010-11-16 | Asm International N.V. | Titanium silicon nitride deposition |
| US20120052216A1 (en) * | 2010-08-27 | 2012-03-01 | Applied Materials, Inc. | Gas distribution showerhead with high emissivity surface |
| KR102368099B1 (ko) | 2015-06-25 | 2022-02-25 | 삼성전자주식회사 | 커패시터 및 이를 포함하는 반도체 장치 |
| KR20180007543A (ko) | 2016-07-13 | 2018-01-23 | 삼성전자주식회사 | 반도체 소자 |
| US10903308B2 (en) | 2016-07-13 | 2021-01-26 | Samsung Electronics Co., Ltd. | Semiconductor device |
| US11401607B2 (en) * | 2017-06-02 | 2022-08-02 | Eugenus, Inc. | TiSiN coating method |
| CN111066124A (zh) * | 2017-09-25 | 2020-04-24 | 株式会社国际电气 | 半导体装置的制造方法、基板处理装置及程序 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3381114A (en) * | 1963-12-28 | 1968-04-30 | Nippon Electric Co | Device for manufacturing epitaxial crystals |
| US4717596A (en) * | 1985-10-30 | 1988-01-05 | International Business Machines Corporation | Method for vacuum vapor deposition with improved mass flow control |
| EP0276796B1 (en) * | 1987-01-27 | 1992-04-08 | Asahi Glass Company Ltd. | Gas feeding nozzle for a chemical vapor deposition apparatus |
| GB9411911D0 (en) * | 1994-06-14 | 1994-08-03 | Swan Thomas & Co Ltd | Improvements in or relating to chemical vapour deposition |
| JP3468859B2 (ja) * | 1994-08-16 | 2003-11-17 | 富士通株式会社 | 気相処理装置及び気相処理方法 |
| US5516722A (en) * | 1994-10-31 | 1996-05-14 | Texas Instruments Inc. | Method for increasing doping uniformity in a flow flange reactor |
| KR100505310B1 (ko) * | 1998-05-13 | 2005-08-04 | 동경 엘렉트론 주식회사 | 성막 장치 및 방법 |
| JP2001144032A (ja) * | 1999-11-17 | 2001-05-25 | Tokyo Electron Ltd | ＴｉＳｉＮ薄膜およびその成膜方法、半導体装置およびその製造方法、ならびにＴｉＳｉＮ薄膜の成膜装置 |
| US6454860B2 (en) * | 1998-10-27 | 2002-09-24 | Applied Materials, Inc. | Deposition reactor having vaporizing, mixing and cleaning capabilities |
| US6583057B1 (en) * | 1998-12-14 | 2003-06-24 | Motorola, Inc. | Method of forming a semiconductor device having a layer deposited by varying flow of reactants |
| US6432791B1 (en) * | 1999-04-14 | 2002-08-13 | Texas Instruments Incorporated | Integrated circuit capacitor and method |
| JP4487338B2 (ja) * | 1999-08-31 | 2010-06-23 | 東京エレクトロン株式会社 | 成膜処理装置及び成膜処理方法 |
| KR20010062209A (ko) * | 1999-12-10 | 2001-07-07 | 히가시 데쓰로 | 고내식성 막이 내부에 형성된 챔버를 구비하는 처리 장치 |
| US7011710B2 (en) * | 2000-04-10 | 2006-03-14 | Applied Materials Inc. | Concentration profile on demand gas delivery system (individual divert delivery system) |
| US6194310B1 (en) * | 2000-06-01 | 2001-02-27 | Sharp Laboratories Of America, Inc. | Method of forming amorphous conducting diffusion barriers |
| KR100332313B1 (ko) * | 2000-06-24 | 2002-04-12 | 서성기 | Ａｌｄ 박막증착장치 및 증착방법 |
| US6551929B1 (en) * | 2000-06-28 | 2003-04-22 | Applied Materials, Inc. | Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques |
| KR100444149B1 (ko) * | 2000-07-22 | 2004-08-09 | 주식회사 아이피에스 | Ald 박막증착설비용 클리닝방법 |
| JP2002129337A (ja) * | 2000-10-24 | 2002-05-09 | Applied Materials Inc | 気相堆積方法及び装置 |
| AU2002214283A1 (en) * | 2000-11-17 | 2002-05-27 | Tokyo Electron Limited | Method of forming metal wiring and semiconductor manufacturing apparatus for forming metal wiring |
| JPWO2002048427A1 (ja) * | 2000-12-12 | 2004-04-15 | 東京エレクトロン株式会社 | 薄膜の形成方法及び薄膜の形成装置 |
| JP3403181B2 (ja) * | 2001-03-30 | 2003-05-06 | 東京エレクトロン株式会社 | 熱処理装置及び熱処理方法 |
| US7638161B2 (en) * | 2001-07-20 | 2009-12-29 | Applied Materials, Inc. | Method and apparatus for controlling dopant concentration during BPSG film deposition to reduce nitride consumption |
| US20030064153A1 (en) * | 2001-10-01 | 2003-04-03 | Rajendra Solanki | Method of depositing a metallic film on a substrate |
| US7081271B2 (en) * | 2001-12-07 | 2006-07-25 | Applied Materials, Inc. | Cyclical deposition of refractory metal silicon nitride |
| JP4074461B2 (ja) * | 2002-02-06 | 2008-04-09 | 東京エレクトロン株式会社 | 成膜方法および成膜装置、半導体装置の製造方法 |
| US6720027B2 (en) * | 2002-04-08 | 2004-04-13 | Applied Materials, Inc. | Cyclical deposition of a variable content titanium silicon nitride layer |
| KR100487556B1 (ko) * | 2002-12-30 | 2005-05-03 | 삼성전자주식회사 | 반도체 박막 증착장치 |
| KR100521380B1 (ko) * | 2003-05-29 | 2005-10-12 | 삼성전자주식회사 | 박막 증착 방법 |
| DE10345824A1 (de) * | 2003-09-30 | 2005-05-04 | Infineon Technologies Ag | Anordnung zur Abscheidung von atomaren Schichten auf Substraten |
-
2002
- 2002-02-06 JP JP2002030059A patent/JP4074461B2/ja not_active Expired - Fee Related
- 2002-08-02 US US10/210,204 patent/US6793969B2/en not_active Expired - Lifetime
-
2004
- 2004-08-13 US US10/917,334 patent/US7105060B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006130840A (ja) * | 2004-11-08 | 2006-05-25 | Canon Inc | 発熱抵抗体膜、記録ヘッド、および記録装置 |
| JP4605760B2 (ja) * | 2004-11-08 | 2011-01-05 | キヤノン株式会社 | 発熱抵抗体膜の製造方法、記録ヘッド用基体の製造方法 |
| WO2013105389A1 (ja) * | 2012-01-13 | 2013-07-18 | 東京エレクトロン株式会社 | ＴｉＳｉＮ膜の成膜方法および記憶媒体 |
| WO2017168600A1 (ja) * | 2016-03-29 | 2017-10-05 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置および記録媒体 |
| JPWO2017168600A1 (ja) * | 2016-03-29 | 2018-11-29 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 半導体装置の製造方法、基板処理装置および記録媒体 |
| US10734218B2 (en) | 2016-03-29 | 2020-08-04 | Kokusai Electric Corporation | Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium |
| US11967500B2 (en) | 2016-03-29 | 2024-04-23 | Kokusai Electric Corporation | Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium |
| KR20200023203A (ko) | 2018-08-23 | 2020-03-04 | 도쿄엘렉트론가부시키가이샤 | 성막 방법 및 성막 장치 |
| TWI811922B (zh) * | 2021-09-17 | 2023-08-11 | 日商鎧俠股份有限公司 | 半導體記憶裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6793969B2 (en) | 2004-09-21 |
| US20030148605A1 (en) | 2003-08-07 |
| US7105060B2 (en) | 2006-09-12 |
| JP4074461B2 (ja) | 2008-04-09 |
| US20050020065A1 (en) | 2005-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4074461B2 (ja) | 成膜方法および成膜装置、半導体装置の製造方法 | |
| US9469899B2 (en) | Selective deposition of noble metal thin films | |
| US6858524B2 (en) | Method of depositing barrier layer for metal gates | |
| US8865594B2 (en) | Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance | |
| JP4180145B2 (ja) | 半導体デバイス形成方法 | |
| US6955983B2 (en) | Methods of forming metal interconnections of semiconductor devices by treating a barrier metal layer | |
| US20060231028A1 (en) | Method for depositing metallic nitride series thin film | |
| US20020114886A1 (en) | Method of tisin deposition using a chemical vapor deposition process | |
| US20040106249A1 (en) | Method to fabricate dual metal CMOS devices | |
| US8476714B2 (en) | Semiconductor device | |
| US6933021B2 (en) | Method of TiSiN deposition using a chemical vapor deposition (CVD) process | |
| US6964922B2 (en) | Methods for forming metal interconnections for semiconductor devices having multiple metal depositions | |
| US6284649B1 (en) | Chemical vapor phase growing method of a metal nitride film and a method of manufacturing an electronic device using the same | |
| KR100919324B1 (ko) | 반도체 장치 | |
| US6376299B1 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| US20030219979A1 (en) | Methods and apparatus for forming a metal layer on an integrated circuit device using a tantalum precursor | |
| US20020192396A1 (en) | Method of titanium/titanium nitride integration | |
| KR101084408B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100390669B1 (ko) | 다층막형성방법및도전층간의접속구조물형성방법 | |
| JP2009094311A (ja) | 半導体装置の製造方法 | |
| JP3800294B2 (ja) | 半導体装置およびその製造方法 | |
| TW437058B (en) | Vapor growth method and device for metal oxide dielectric film | |
| KR101548129B1 (ko) | 증착 챔버 내에서 산화로부터의 도전체 보호 | |
| JP4347479B2 (ja) | 電界効果トランジスタ | |
| JP2001077110A (ja) | 金属酸化物誘電体膜の気相成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070615 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070911 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071109 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4074461 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |