JP7612472B2 - 半導体装置及び半導体記憶装置 - Google Patents

半導体装置及び半導体記憶装置 Download PDF

Info

Publication number
JP7612472B2
JP7612472B2 JP2021047614A JP2021047614A JP7612472B2 JP 7612472 B2 JP7612472 B2 JP 7612472B2 JP 2021047614 A JP2021047614 A JP 2021047614A JP 2021047614 A JP2021047614 A JP 2021047614A JP 7612472 B2 JP7612472 B2 JP 7612472B2
Authority
JP
Japan
Prior art keywords
region
oxide semiconductor
electrode
conductive layer
metal element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021047614A
Other languages
English (en)
Other versions
JP2022146576A (ja
Inventor
祐太 佐藤
知正 上田
信美 斉藤
圭司 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2021047614A priority Critical patent/JP7612472B2/ja
Priority to TW110120640A priority patent/TWI797636B/zh
Priority to CN202110702228.5A priority patent/CN115117062A/zh
Priority to US17/470,871 priority patent/US12089395B2/en
Publication of JP2022146576A publication Critical patent/JP2022146576A/ja
Application granted granted Critical
Publication of JP7612472B2 publication Critical patent/JP7612472B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明の実施形態は、半導体装置及び半導体記憶装置に関する。
酸化物半導体層にチャネルを形成する酸化物半導体トランジスタは、オフ動作時のチャネルリーク電流が極めて小さいという優れた特性を備える。このため、例えば、酸化物半導体トランジスタを、Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（ＤＲＡＭ）のメモリセルのスイッチングトランジスタに適用することが検討されている。
例えば、酸化物半導体トランジスタをメモリセルのスイッチングトランジスタに適用する場合、酸化物半導体トランジスタは、メモリセルや配線の形成に伴う熱処理を経ることになる。したがって、熱処理を経ても特性の変動が少ない、耐熱性の高い酸化物半導体トランジスタの実現が期待されている。
特開２０１４－２３９２１６号公報
本発明が解決しようとする課題は、耐熱性の高い半導体装置を提供することにある。
実施形態の半導体装置は、第１の領域と、第２の領域と、前記第１の領域と前記第２の領域との間の第３の領域と、を含む酸化物半導体層と、ゲート電極と、前記第３の領域と前記ゲート電極との間に設けられたゲート絶縁層と、前記第１の領域に電気的に接続された第１の電極と、前記第２の領域に電気的に接続された第２の電極と、前記第１の領域と前記第１の電極との間、及び、前記第２の領域と前記第２の電極との間の少なくとも一方の位置に設けられ、酸素（Ｏ）と、窒素（Ｎ）と、第１の金属元素と、を含む第１の導電層と、前記酸化物半導体層と前記第１の導電層との間に設けられ、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、及びカドミウム（Ｃｄ）から成る群から選ばれる少なくとも一つの元素と、酸素（Ｏ）と、を含み、厚さが前記第１の導電層の厚さよりも厚い第２の導電層と、を備え、前記第１の金属元素はチタン（Ｔｉ）である。
第１の実施形態の半導体装置の模式断面図。 第２の実施形態の半導体装置の模式断面図。 第２の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体記憶装置のブロック図。 第３の実施形態の半導体記憶装置のメモリセルアレイの模式断面図。 第３の実施形態の半導体記憶装置のメモリセルアレイの模式断面図。 第３の実施形態の半導体記憶装置の第１のメモリセルの模式断面図。 第３の実施形態の半導体記憶装置の第２のメモリセルの模式断面図。 第４の実施形態の半導体装置の模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
また、本明細書中、便宜上「上」、又は、「下」という用語を用いる場合がある。「上」、又は、「下」とはあくまで図面内での相対的位置関係を示す用語であり、重力に対する位置関係を規定する用語ではない。
本明細書中の半導体装置及び半導体記憶装置を構成する部材の化学組成の定性分析及び定量分析は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＳＩＭＳ）、エネルギー分散型Ｘ線分光法（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）、ラザフォード後方散乱分析法（Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋ－Ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＲＢＳ）により行うことが可能である。また、半導体装置を構成する部材の厚さ、部材間の距離、結晶粒径等の測定には、例えば、透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）を用いることが可能である。
（第１の実施形態）
第１の実施形態の半導体装置は、第１の領域と、第２の領域と、第１の領域と第２の領域との間の第３の領域と、を含む酸化物半導体層と、ゲート電極と、第３の領域とゲート電極との間に設けられたゲート絶縁層と、第１の領域に電気的に接続された第１の電極と、第２の領域に電気的に接続された第２の電極と、第１の領域と第１の電極との間、及び、第２の領域と第２の電極との間の少なくとも一方の位置に設けられ、酸素（Ｏ）及び窒素（Ｎ）の少なくともいずれか一方の元素と、第１の金属元素と、を含む第１の導電層と、酸化物半導体層と第１の導電層との間に設けられ、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、及びカドミウム（Ｃｄ）から成る群から選ばれる少なくとも一つの元素と、を含み、厚さが第１の導電層の厚さよりも厚い第２の導電層と、酸素（Ｏ）と、を備える。
図１は、第１の実施形態の半導体装置の模式断面図である。
第１の実施形態の半導体装置は、トランジスタ１００である。トランジスタ１００は、酸化物半導体層にチャネルが形成される酸化物半導体トランジスタである。トランジスタ１００は、チャネルが形成される酸化物半導体層の下側にゲート電極、上側にソース電極及びドレイン電極が設けられた、いわゆるボトムゲート型のトランジスタである。トランジスタ１００は、電子をキャリアとするｎチャネル型トランジスタである。
トランジスタ１００は、酸化物半導体層１０、ゲート電極１２、ゲート絶縁層１４、ソース電極１６、ドレイン電極１８、バリア層２０、コンタクト層２２、第１の絶縁層２４、及び第２の絶縁層２６を備える。
ソース電極１６は第１の電極の一例である。ドレイン電極１８は第２の電極の一例である。バリア層２０は第１の導電層の一例である。コンタクト層２２は第２の導電層の一例である。
酸化物半導体層１０には、トランジスタ１００のオン動作時に、電流経路となるチャネルが形成される。チャネルの中で電子が流れる方向を、チャネル長方向と称する。図１中にチャネル長方向を両矢印で示す。
酸化物半導体層１０は、酸化物半導体である。酸化物半導体層１０は、金属酸化物である。酸化物半導体層１０は、例えば、アモルファスである。
酸化物半導体層１０は、例えば、ガリウム（Ｇａ）及びアルミニウム（Ａｌ）の少なくともいずれか一方の元素と、インジウム（Ｉｎ）と、亜鉛（Ｚｎ）とを含む。酸化物半導体層１０の中に含まれる金属元素の原子濃度の総和に対する、インジウム、ガリウム、アルミニウム、及び亜鉛の原子濃度の総和の比は、例えば、９０％以上である。また、酸化物半導体層１０の中に含まれる酸素以外の元素の原子濃度の総和に対する、インジウム、ガリウム、アルミニウム、及び亜鉛の原子濃度の総和の比は、例えば、９０％以上である。例えば、酸化物半導体層１０の中には、酸素以外の元素で、インジウム、ガリウム、アルミニウム、及び亜鉛のいずれか一つよりも大きな原子濃度を有する元素は存在しない。
酸化物半導体層１０に含まれる亜鉛（Ｚｎ）の原子濃度は、例えば、５原子％以上２０原子％以下である。
酸化物半導体層１０は、第１の領域１０ａ、第２の領域１０ｂ、及び第３の領域１０ｃを有する。第３の領域１０ｃは、第１の領域１０ａと第２の領域１０ｂとの間の領域である。
酸化物半導体層１０は、例えば、酸素欠損を含む。酸化物半導体層１０の中の酸素欠損は、ドナーとして機能する。
酸化物半導体層１０の厚さは、例えば、１０ｎｍ以上１００ｎｍ以下である。
酸化物半導体層１０は、例えば、原子層堆積法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ法：ＡＬＤ法）により形成される。
ゲート電極１２は、酸化物半導体層１０の下側に設けられる。ゲート電極１２は、例えば、金属、金属化合物、又は半導体である。ゲート電極１２は、例えば、窒化チタン（ＴｉＮ）又はタングステン（Ｗ）である。ゲート電極１２のゲート長は、例えば、２０ｎｍ以上１００ｎｍ以下である。ゲート電極１２のゲート長は、ゲート電極１２のチャネル長方向の長さである。
ゲート絶縁層１４は、酸化物半導体層１０とゲート電極１２との間に設けられる。ゲート絶縁層１４は、第３の領域１０ｃとゲート電極１２との間に設けられる。
ゲート絶縁層１４は、例えば、酸化物又は酸窒化物である。ゲート絶縁層１４は、例えば、酸化シリコン又は酸化アルミニウムである。ゲート絶縁層１４の厚さは、例えば、２ｎｍ以上１０ｎｍ以下である。
なお、酸化物半導体層１０とゲート絶縁層１４との間に、ゲート絶縁層１４と異なる材料の図示しない酸化物層を設けることも可能である。
ソース電極１６は、酸化物半導体層１０の上側に設けられる。酸化物半導体層１０は、ゲート電極１２とソース電極１６との間に挟まれる。
ソース電極１６は、第１の領域１０ａの上側に設けられる。ソース電極１６は、第１の領域１０ａに電気的に接続される。
ソース電極１６は、例えば、金属又は金属化合物である。ソース電極１６は、例えば、バリア層２０と異なる化学組成を有する金属である。
ソース電極１６は、例えば、第２の金属元素を含む。例えば、ソース電極１６に含まれる金属元素の原子濃度の中で、第２の金属元素の原子濃度が最も高い。
第２の金属元素は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、及びモリブデン（Ｍｏ）から成る群から選ばれる少なくとも一つの元素である。
ソース電極１６は、例えば、チタン、窒化チタン、タングステン、窒化タングステン、銅、アルミニウム、タンタル、窒化タンタル、モリブデン、又は窒化モリブデンである。
ソース電極１６に含まれる第２の金属元素は、例えば、バリア層２０に含まれる第１の金属元素と同一である。また、ソース電極１６に含まれる第２の金属元素は、例えば、バリア層２０に含まれる第１の金属元素と異なる。
ソース電極１６の厚さは、例えば、コンタクト層２２の厚さよりも厚い。ソース電極１６の厚さ及びコンタクト層２２の厚さは、酸化物半導体層１０からソース電極１６へ向かう方向の厚さである。
ドレイン電極１８は、酸化物半導体層１０の上側に設けられる。酸化物半導体層１０は、ゲート電極１２とドレイン電極１８との間に挟まれる。
ドレイン電極１８は、第２の領域１０ｂの上側に設けられる。ドレイン電極１８は、第２の領域１０ｂに電気的に接続される。
ドレイン電極１８は、例えば、第２の金属元素を含む。例えば、ドレイン電極１８に含まれる金属元素の原子濃度の中で、第２の金属元素の原子濃度が最も高い。
第２の金属元素は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、及びモリブデン（Ｍｏ）から成る群から選ばれる少なくとも一つの金属元素である。
ドレイン電極１８は、例えば、チタン、窒化チタン、タングステン、窒化タングステン、銅、アルミニウム、タンタル、窒化タンタル、モリブデン、又は窒化モリブデンである。
ドレイン電極１８に含まれる第２の金属元素は、例えば、バリア層２０に含まれる第１の金属元素と同一である。また、ドレイン電極１８に含まれる第２の金属元素は、例えば、バリア層２０に含まれる第１の金属元素と異なる。
ドレイン電極１８の厚さは、例えば、コンタクト層２２の厚さよりも厚い。ドレイン電極１８の厚さ及びコンタクト層２２の厚さは、酸化物半導体層１０からドレイン電極１８へ向かう方向の厚さである。
バリア層２０は、酸化物半導体層１０とソース電極１６との間に設けられる。バリア層２０は、第１の領域１０ａとソース電極１６との間に設けられる。バリア層２０は、例えば、ソース電極１６に接する。バリア層２０は、酸化物半導体層１０からソース電極１６側へ拡散する酸素の拡散バリアとして機能する。
バリア層２０は、酸化物半導体層１０とドレイン電極１８との間に設けられる。バリア層２０は、第２の領域１０ｂとドレイン電極１８との間に設けられる。バリア層２０は、例えば、ドレイン電極１８に接する。バリア層２０は、酸化物半導体層１０からドレイン電極１８側へ拡散する酸素の拡散バリアとして機能する。
バリア層２０は、第１の金属元素と、酸素（Ｏ）及び窒素（Ｎ）の少なくともいずれか一方の元素とを含む。例えば、バリア層２０に含まれる、酸素（Ｏ）及び窒素（Ｎ）以外の元素の原子濃度の中で、第１の金属元素の原子濃度が最も高い。
第１の金属元素は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、及びモリブデン（Ｍｏ）から成る群から選ばれる少なくとも一つの元素である
バリア層２０は、例えば、酸化物、窒化物、又は酸窒化物である。
バリア層２０は、例えば、第１の金属元素としてチタン（Ｔｉ）を含む。バリア層２０は、例えば、酸素（Ｏ）及び窒素（Ｎ）を含む。バリア層２０は、例えば、酸化チタン又は酸窒化チタンである。
バリア層２０の厚さは、例えば、コンタクト層２２の厚さよりも薄い。バリア層２０の厚さ及びコンタクト層２２の厚さは、酸化物半導体層１０からソース電極１６へ向かう方向の厚さである。
バリア層２０の厚さは、例えば、コンタクト層２２の厚さの２分の１以下である。バリア層２０の厚さは、例えば、１ｎｍ以上１０ｎｍ以下である。
バリア層２０は、例えば、結晶質である。バリア層２０の結晶粒径は、例えば、コンタクト層２２の結晶粒径よりも小さい。バリア層２０及びコンタクト層２２の結晶粒径は、例えば、結晶粒の長径の中央値で代表させる。
バリア層２０は、例えば、アモルファスである。
バリア層２０は、例えば、スパッタ法又はＡＬＤ法により形成される。バリア層２０は、例えば、ソース電極１６又はドレイン電極１８の一部を、酸化、窒化、又は酸窒化することにより形成される。
コンタクト層２２は、酸化物半導体層１０とバリア層２０との間に設けられる。コンタクト層２２は、第１の領域１０ａとソース電極１６との間に設けられる。また、コンタクト層２２は、第２の領域１０ｂとドレイン電極１８との間に設けられる。
コンタクト層２２は、例えば、バリア層２０に接する。コンタクト層２２は、例えば、酸化物半導体層１０に接する。コンタクト層２２は、例えば、第１の領域１０ａに接する。コンタクト層２２は、例えば、第２の領域１０ｂに接する。
コンタクト層２２は、第１の領域１０ａとソース電極１６との間の電気抵抗を低減する機能を備える。コンタクト層２２は、第２の領域１０ｂとドレイン電極１８との間の電気抵抗を低減する機能を備える。
コンタクト層２２は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、及びカドミウム（Ｃｄ）から成る群から選ばれる少なくとも一つの元素と、酸素（Ｏ）とを含む。コンタクト層２２は、酸化物である。
コンタクト層２２は、例えば、インジウム（Ｉｎ）及びスズ（Ｓｎ）を含む。コンタクト層２２は、例えば、インジウム（Ｉｎ）及びスズ（Ｓｎ）を含む酸化物である。
コンタクト層２２の厚さは、例えば、バリア層２０の厚さよりも厚い。コンタクト層２２の厚さ及びのバリア層２０の厚さは、酸化物半導体層１０からソース電極１６へ向かう方向の厚さである。
コンタクト層２２の厚さは、例えば、バリア層２０の厚さの２倍以上である。コンタクト層２２の厚さは、例えば、５ｎｍ以上３０ｎｍ以下である。
コンタクト層２２は、例えば、結晶質である。
コンタクト層２２は、例えば、スパッタ法又はＡＬＤ法により形成される。
第１の絶縁層２４は、酸化物半導体層１０の下側に設けられる。第１の絶縁層２４は、例えば、酸化物、窒化物、又は酸窒化物である。第１の絶縁層２４は、例えば、酸化シリコン、窒化シリコン、又は酸窒化シリコンである。
第２の絶縁層２６は、酸化物半導体層１０の上側に設けられる。第２の絶縁層２６は、ソース電極１６とドレイン電極１８の間に設けられる。
第２の絶縁層２６は、ソース電極１６とドレイン電極１８とを電気的に分離する。第２の絶縁層２６は、例えば、酸化物、窒化物、又は酸窒化物である。第２の絶縁層２６は、例えば、酸化シリコン、窒化シリコン、又は酸窒化シリコンである。
以下、第１の実施形態の半導体装置の作用及び効果について説明する。
例えば、酸化物半導体トランジスタをメモリセルのスイッチングトランジスタに適用する場合、酸化物半導体トランジスタは、メモリセルや配線の形成に伴う熱処理を経ることになる。熱処理を経ることにより酸化物半導体トランジスタの閾値電圧の変動が生じる場合がある。
酸化物半導体トランジスタの閾値電圧の変動は、チャネルが形成される酸化物半導体層の中の酸素が、ソース電極やドレイン電極の側に抜けることにより生ずる。酸化物半導体層の中の酸素が抜けることで、酸化物半導体層の中に酸素欠損が生じる。
酸素欠損は、酸化物半導体層の中でドナーとして機能する。したがって、例えば、酸化物半導体トランジスタがｎチャネル型トランジスタの場合、酸素欠損が生じると、酸化物半導体トランジスタの閾値電圧が低下する。
第１の実施形態のトランジスタ１００は、酸化物半導体層１０とソース電極１６との間、及び、酸化物半導体層１０とドレイン電極１８との間に、酸素の拡散を抑制するバリア層２０を備える。バリア層２０を備えることで、酸化物半導体層１０の中の酸素が、ソース電極１６やドレイン電極１８の側に抜けることが抑制される。したがって、トランジスタ１００の閾値電圧の変動が抑制される。
酸素の拡散を抑制し、バリア層２０の電気抵抗率を低減する観点から、バリア層２０は、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、及びモリブデン（Ｍｏ）から成る群から選ばれる少なくとも一つの第１の金属元素と、酸素（Ｏ）及び窒素（Ｎ）の少なくともいずれか一方の元素と、を含むことが好ましい。バリア層２０に含まれる、酸素（Ｏ）及び窒素（Ｎ）以外の元素の原子濃度の中で、第１の金属元素の原子濃度が最も高い。
酸素の拡散を抑制し、バリア層２０の電気抵抗率を低減する観点から、バリア層２０は酸窒化チタンであることが好ましい。バリア層２０は、チタン（Ｔｉ）、酸素（Ｏ）、及び窒素（Ｎ）を含むことが好ましい。第１の金属元素は、チタン（Ｔｉ）であることが好ましい。
酸素の拡散を抑制する観点から、バリア層２０の結晶粒径は小さいことが好ましい。酸素の拡散を抑制する観点から、バリア層２０の結晶粒径は、コンタクト層２２の結晶粒径よりも小さいことが好ましい。また、酸素の拡散を抑制する観点から、バリア層２０はアモルファスであることが好ましい。
バリア層２０の厚さは、１ｎｍ以上１０ｎｍ以下であることが好ましく、２ｎｍ以上８ｎｍ以下であることがより好ましい。上記下限値を上回ることにより、酸素の拡散抑制効果が向上する。上記上限値を下回ることにより、バリア層２０の抵抗が低減し、ソース電極１６と酸化物半導体層１０との間の電気抵抗が低減できる。また、ドレイン電極１８と酸化物半導体層１０との間の電気抵抗が低減できる。
第１の実施形態のトランジスタ１００は、酸化物半導体層１０とバリア層２０との間に、コンタクト層２２を備える。コンタクト層２２を備えることにより、例えば、コンタクト層２２を設けずバリア層２０が直接に酸化物半導体層１０に接する場合と比較して、コンタクト抵抗が低減する。
トランジスタ１００のコンタクト層２２は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、及びカドミウム（Ｃｄ）から成る群から選ばれる少なくとも一つの元素と、酸素（Ｏ）とを含む酸化物である。コンタクト層２２が、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、及びカドミウム（Ｃｄ）から成る群から選ばれる少なくとも一つの元素と、酸素（Ｏ）とを含む酸化物であることにより、酸化物半導体層１０とコンタクト層２２との間に、熱処理により高抵抗の反応生成物が形成されることが抑制できる。よって、酸化物半導体層１０とコンタクト層２２との間のコンタクト抵抗が低減できる。
酸化物半導体層１０とコンタクト層２２との間のコンタクト抵抗を低減する観点から、コンタクト層２２は、インジウム（Ｉｎ）及びスズ（Ｓｎ）を含む酸化物であることが好ましい。
バリア層２０の厚さは、コンタクト層２２の厚さよりも薄いことが好ましい。バリア層２０の厚さは、コンタクト層２２の厚さの２分の１以下であることが好ましく、３分の１以下であることがより好ましい。
コンタクト層２２の厚さは、バリア層２０の厚さよりも厚いことが好ましい。コンタクト層２２の厚さは、バリア層２０の厚さの２倍以上であることが好ましく、３倍以上であることがより好ましい。
バリア層２０の電気抵抗率は、コンタクト層２２の電気抵抗率よりも高い。バリア層２０の厚さを、コンタクト層２２の厚さよりも薄くすること、言い換えれば、コンタクト層２２の厚さをバリア層２０の厚さよりも厚くすることにより、例えば、ソース電極１６と酸化物半導体層１０との間の電気抵抗が低減できる。また、ドレイン電極１８と酸化物半導体層１０との間の電気抵抗が低減できる。
ソース電極１６の厚さは、コンタクト層２２の厚さよりも厚いことが好ましい。また、ドレイン電極１８の厚さは、コンタクト層２２の厚さよりも厚いことが好ましい。ソース電極１６及びドレイン電極１８の電気抵抗率は、コンタクト層２２の電気抵抗率よりも低い。
ソース電極１６の厚さを、コンタクト層２２の厚さよりも厚くすることにより、ソース電極１６を配線として用いる場合の配線抵抗が低減できる。ドレイン電極１８の厚さを、コンタクト層２２の厚さよりも厚くすることにより、ドレイン電極１８を配線として用いる場合の配線抵抗が低減できる。
ソース電極１６又はドレイン電極１８は、耐熱性、抵抗、及び製造上の観点から、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、及びモリブデン（Ｍｏ）から成る群から選ばれる少なくとも一つの第２の金属元素を含むことが好ましい。ソース電極１６又はドレイン電極１８に含まれる金属元素の原子濃度の中で、第２の金属元素の原子濃度が最も高い。
ソース電極１６又はドレイン電極１８は、耐熱性、抵抗、及び製造上の観点から、チタン（Ｔｉ）又はタングステン（Ｗ）を含むことがより好ましい。第２の金属元素は、チタン（Ｔｉ）又はタングステン（Ｗ）であることがより好ましい。ソース電極１６又はドレイン電極１８は、窒化チタン又はタングステンであることがより好ましい。
ソース電極１６又はドレイン電極１８に含まれる第２の金属元素は、バリア層２０に含まれる第１の金属元素と同一であることが好ましい。ソース電極１６又はドレイン電極１８に含まれる第２の金属元素を、バリア層２０に含まれる第１の金属元素と同一とすることで、ソース電極１６又はドレイン電極１８を、酸化、窒化、又は酸窒化することによりバリア層２０を形成することが可能である。
ソース電極１６又はドレイン電極１８が窒化チタンであり、バリア層２０が酸窒化チタンであることが好ましい。この場合、第１の金属元素及び第２の金属元素はチタン（Ｔｉ）である。この場合、ソース電極１６又はドレイン電極１８を酸化することにより、バリア層２０を形成することが可能である。
ソース電極１６又はドレイン電極１８に含まれる第２の金属元素は、バリア層２０に含まれる第１の金属元素と異なることが好ましい。ソース電極１６又はドレイン電極１８に含まれる第２の金属元素を、バリア層２０に含まれる第１の金属元素と異なる金属元素とすることで、ソース電極１６又はドレイン電極１８とバリア層２０を独立に形成することが可能である。
ソース電極１６又はドレイン電極１８がタングステンであり、バリア層２０が酸窒化チタンであることが好ましい。この場合、第１の金属元素はチタン（Ｔｉ）、第２の金属元素はタングステン（Ｗ）である。
以上、第１の実施形態によれば、熱処理後の閾値電圧の変動が抑制され、高い耐熱性を備えた酸化物半導体トランジスタが実現される。
（第２の実施形態）
第２の実施形態の半導体装置は、ゲート電極が、酸化物半導体層を囲む点で、第１の実施形態の半導体装置と異なっている。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。
図２、図３は、第２の実施形態の半導体装置の模式断面図である。図３は、図２のＡＡ’断面図である。図２において、水平方向を第１の方向、奥行方向を第２の方向、上下方向を第３の方向と称する。
第２の実施形態の半導体装置は、トランジスタ２００である。トランジスタ２００は、酸化物半導体にチャネルが形成される酸化物半導体トランジスタである。トランジスタ２００は、ゲート電極が、チャネルが形成される酸化物半導体層を囲んで設けられる、いわゆるＳｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ（ＳＧＴ）である。トランジスタ２００は、いわゆる縦型トランジスタである。
トランジスタ２００は、酸化物半導体層１０、ゲート電極１２、ゲート絶縁層１４、ソース電極１６、ドレイン電極１８、バリア層２０、コンタクト層２２、層間絶縁層３２を備える。ソース電極１６は第１の電極の一例である。ドレイン電極１８は第２の電極の一例である。バリア層２０は第１の導電層の一例である。コンタクト層２２は、第２の導電層の一例である。
酸化物半導体層１０は、ソース電極１６とドレイン電極１８との間に設けられる。酸化物半導体層１０には、トランジスタ２００のオン動作時に、電流経路となるチャネルが形成される。酸化物半導体層１０は、第３の方向に延びる。酸化物半導体層１０は、第３の方向に延びる柱状である。酸化物半導体層１０は、例えば、円柱状である。
チャネルの中で電子が流れる方向を、チャネル長方向と称する。第３の方向が、トランジスタ２００のチャネル長方向である。
酸化物半導体層１０は、酸化物半導体である。酸化物半導体層１０は、金属酸化物である。酸化物半導体層１０は、例えば、アモルファスである。
酸化物半導体層１０は、例えば、ガリウム（Ｇａ）及びアルミニウム（Ａｌ）の少なくともいずれか一方の元素と、インジウム（Ｉｎ）と、亜鉛（Ｚｎ）とを含む。酸化物半導体層１０の中に含まれる金属元素の原子濃度の総和に対する、インジウム、ガリウム、アルミニウム、及び亜鉛の原子濃度の総和の比は、例えば、９０％以上である。また、酸化物半導体層１０の中に含まれる酸素以外の元素の原子濃度の総和に対する、インジウム、ガリウム、アルミニウム、及び亜鉛の原子濃度の総和の比は、例えば、９０％以上である。例えば、酸化物半導体層１０の中には、酸素以外の元素で、インジウム、ガリウム、アルミニウム、及び亜鉛のいずれか一つよりも大きな原子濃度を有する元素は存在しない。
酸化物半導体層１０に含まれる亜鉛（Ｚｎ）の原子濃度は、例えば、５原子％以上２０原子％以下である。
酸化物半導体層１０は、第１の領域１０ａ、第２の領域１０ｂ、及び第３の領域１０ｃを有する。第３の領域１０ｃは、第１の領域１０ａと第２の領域１０ｂとの間の領域である。
酸化物半導体層１０は、例えば、酸素欠損を含む。酸化物半導体層１０の中の酸素欠損は、ドナーとして機能する。
酸化物半導体層１０の第１の方向の幅は、例えば、２０ｎｍ以上１００ｎｍ以下である。酸化物半導体層１０の第３の方向の長さは、例えば、８０ｎｍ以上２００ｎｍ以下である。
酸化物半導体層１０は、例えば、ＡＬＤ法により形成される。
ゲート電極１２は、酸化物半導体層１０を囲んで設けられる。ゲート電極１２は、酸化物半導体層１０の周囲に設けられる。
ゲート電極１２は、例えば、金属、金属化合物、又は半導体である。ゲート電極１２は、例えば、窒化チタン（ＴｉＮ）又はタングステン（Ｗ）である。ゲート電極１２のゲート長は、例えば、２０ｎｍ以上１００ｎｍ以下である。ゲート電極１２のゲート長は、ゲート電極１２の第３の方向の長さである。
ゲート絶縁層１４は、酸化物半導体層１０とゲート電極１２との間に設けられる。ゲート絶縁層１４は、酸化物半導体層１０を囲んで設けられる。ゲート絶縁層１４は、第３の領域１０ｃとゲート電極１２との間に設けられる。
ゲート絶縁層１４は、例えば、酸化物又は酸窒化物である。ゲート絶縁層１４は、例えば、酸化シリコン又は酸化アルミニウムである。ゲート絶縁層１４の厚さは、例えば、２ｎｍ以上１０ｎｍ以下である。
なお、酸化物半導体層１０とゲート絶縁層１４との間に、ゲート絶縁層１４と異なる材料の図示しない酸化物層を設けることも可能である。
ソース電極１６は、酸化物半導体層１０の下側に設けられる。ソース電極１６は、第１の領域１０ａの下側に設けられる。ソース電極１６は、第１の領域１０ａに電気的に接続される。
ソース電極１６は、例えば、金属又は金属化合物である。ソース電極１６は、例えば、バリア層２０と異なる化学組成を有する金属である。
ソース電極１６は、例えば、第２の金属元素を含む。例えば、ソース電極１６に含まれる金属元素の原子濃度の中で、第２の金属元素の原子濃度が最も高い。
第２の金属元素は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、及びモリブデン（Ｍｏ）から成る群から選ばれる少なくとも一つの元素である。
ソース電極１６は、例えば、チタン、窒化チタン、タングステン、窒化タングステン、銅、アルミニウム、タンタル、窒化タンタル、モリブデン、又は窒化モリブデンである。
ソース電極１６に含まれる第２の金属元素は、例えば、バリア層２０に含まれる第１の金属元素と同一である。また、ソース電極１６に含まれる第２の金属元素は、例えば、バリア層２０に含まれる第１の金属元素と異なる。
ソース電極１６の厚さは、例えば、コンタクト層２２の厚さよりも厚い。ソース電極１６の厚さ及びコンタクト層２２の厚さは、酸化物半導体層１０からソース電極１６へ向かう方向の厚さである。
ドレイン電極１８は、酸化物半導体層１０の上側に設けられる。ドレイン電極１８は、第２の領域１０ｂの上側に設けられる。ドレイン電極１８は、第２の領域１０ｂに電気的に接続される。
ドレイン電極１８は、例えば、第２の金属元素を含む。例えば、ドレイン電極１８に含まれる金属元素の原子濃度の中で、第２の金属元素の原子濃度が最も高い。
第２の金属元素は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、及びモリブデン（Ｍｏ）から成る群から選ばれる少なくとも一つの金属元素である。
ドレイン電極１８は、例えば、チタン、窒化チタン、タングステン、窒化タングステン、銅、アルミニウム、タンタル、窒化タンタル、モリブデン、又は窒化モリブデンである。
ドレイン電極１８に含まれる第２の金属元素は、例えば、バリア層２０に含まれる第１の金属元素と同一である。また、ドレイン電極１８に含まれる第２の金属元素は、例えば、バリア層２０に含まれる第１の金属元素と異なる。
ドレイン電極１８の厚さは、例えば、コンタクト層２２の厚さよりも厚い。ドレイン電極１８の厚さ及びコンタクト層２２の厚さは、酸化物半導体層１０からドレイン電極１８へ向かう方向の厚さである。
バリア層２０は、酸化物半導体層１０とソース電極１６との間に設けられる。バリア層２０は、第１の領域１０ａとソース電極１６との間に設けられる。バリア層２０は、例えば、ソース電極１６に接する。バリア層２０は、酸化物半導体層１０からソース電極１６側へ拡散する酸素の拡散バリアとして機能する。
バリア層２０は、酸化物半導体層１０とドレイン電極１８との間に設けられる。バリア層２０は、第２の領域１０ｂとドレイン電極１８との間に設けられる。バリア層２０は、例えば、ドレイン電極１８に接する。バリア層２０は、酸化物半導体層１０からドレイン電極１８側へ拡散する酸素の拡散バリアとして機能する。
バリア層２０は、第１の金属元素と、酸素（Ｏ）及び窒素（Ｎ）の少なくともいずれか一方の元素とを含む。例えば、バリア層２０に含まれる、酸素（Ｏ）及び窒素（Ｎ）以外の元素の原子濃度の中で、第１の金属元素の原子濃度が最も高い。
第１の金属元素は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、及びモリブデン（Ｍｏ）から成る群から選ばれる少なくとも一つの元素である
バリア層２０は、例えば、酸化物、窒化物、又は酸窒化物である。
バリア層２０は、例えば、第１の金属元素としてチタン（Ｔｉ）を含む。バリア層２０は、例えば、酸素（Ｏ）及び窒素（Ｎ）を含む。バリア層２０は、例えば、酸化チタン又は酸窒化チタンである。
バリア層２０の厚さは、例えば、コンタクト層２２の厚さよりも薄い。バリア層２０の厚さ及びコンタクト層２２の厚さは、酸化物半導体層１０からソース電極１６へ向かう方向の厚さである。
バリア層２０の厚さは、例えば、コンタクト層２２の厚さの２分の１以下である。バリア層２０の厚さは、例えば、１ｎｍ以上１０ｎｍ以下である。
バリア層２０は、例えば、結晶質である。バリア層２０の結晶粒径は、例えば、コンタクト層２２の結晶粒径よりも小さい。バリア層２０及びコンタクト層２２の結晶粒径は、例えば、結晶粒の長径の中央値で代表させる。
バリア層２０は、例えば、アモルファスである。
コンタクト層２２は、酸化物半導体層１０とバリア層２０との間に設けられる。コンタクト層２２は、第１の領域１０ａとソース電極１６との間に設けられる。また、コンタクト層２２は、第２の領域１０ｂとドレイン電極１８との間に設けられる。
コンタクト層２２は、例えば、バリア層２０に接する。コンタクト層２２は、例えば、酸化物半導体層１０に接する。コンタクト層２２は、例えば、第１の領域１０ａに接する。コンタクト層２２は、例えば、第２の領域１０ｂに接する。
コンタクト層２２は、第１の領域１０ａとソース電極１６との間の抵抗を低減する機能を備える。コンタクト層２２は、第２の領域１０ｂとドレイン電極１８との間の抵抗を低減する機能を備える。
コンタクト層２２は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、及びカドミウム（Ｃｄ）から成る群から選ばれる少なくとも一つの元素と、酸素（Ｏ）とを含む。コンタクト層２２は、酸化物である。
コンタクト層２２は、例えば、インジウム（Ｉｎ）及びスズ（Ｓｎ）を含む。コンタクト層２２は、例えば、インジウム（Ｉｎ）及びスズ（Ｓｎ）を含む酸化物である。
コンタクト層２２の厚さは、例えば、バリア層２０の厚さよりも厚い。コンタクト層２２の厚さ及びのバリア層２０の厚さは、酸化物半導体層１０からソース電極１６へ向かう方向の厚さである。
コンタクト層２２の厚さは、例えば、バリア層２０の厚さの２倍以上である。コンタクト層２２の厚さは、例えば、５ｎｍ以上３０ｎｍ以下である。
コンタクト層２２は、例えば、結晶質である。
コンタクト層２２は、例えば、スパッタ法又はＡＬＤ法により形成される。
層間絶縁層３２は、ゲート電極１２、ソース電極１６、及びドレイン電極１８の周囲に設けられる。層間絶縁層３２は、例えば、酸化物、窒化物、又は酸窒化物である。層間絶縁層３２は、例えば、酸化シリコン、窒化シリコン、又は酸窒化シリコンである。
以上、第２の実施形態によれば、第１の実施形態と同様、熱処理後の閾値電圧の変動が抑制され、高い耐熱性を備えた酸化物半導体トランジスタが実現される。また、第２の実施形態によれば、ＳＧＴであることにより、単位面積あたりに高い密度でトランジスタを配置することが可能となる。
（第３の実施形態）
第１の方向に延びる第１の配線と、第１の方向と交差する第２の方向に延びる第２の配線と、メモリセルと、を備え、メモリセルは、第１の領域と、第２の領域と、第１の領域と第２の領域との間の第３の領域と、を含み、第１の領域が第１の配線に電気的に接続され、第３の領域が第２の配線の一部に囲まれた酸化物半導体層と、第３の領域と第２の配線の一部との間に設けられたゲート絶縁層と、第２の領域に電気的に接続された第１の電極と、第２の電極と、第１の電極と第２の電極との間の絶縁層と、を含むキャパシタと、第１の領域と第１の配線との間、及び、第２の領域と第１の電極との間の少なくとも一方の位置に設けられ、酸素（Ｏ）及び窒素（Ｎ）の少なくともいずれか一方の元素と、第１の金属元素と、を含む第１の導電層と、酸化物半導体層と第１の導電層との間に設けられ、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、及びカドミウム（Ｃｄ）から成る群から選ばれる少なくとも一つの元素と、酸素（Ｏ）と、を含む第２の導電層と、を備える。以下、第１又は第２の実施形態と重複する内容については、一部記述を省略する場合がある。
第３の実施形態の半導体記憶装置は、半導体メモリ３００である。第３の実施形態の半導体記憶装置は、Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（ＤＲＡＭ）である。半導体メモリ３００は、第２の実施形態のトランジスタ２００を、ＤＲＡＭのメモリセルのスイッチングトランジスタとして使用する。
図４は、第３の実施形態の半導体記憶装置のブロック図である。
図４に示すように、半導体メモリ３００は、メモリセルアレイ２１０、ワード線ドライバ回路２１２、ローデコーダ回路２１４、センスアンプ回路２１５、カラムデコーダ回路２１７、及び制御回路２２１を備える。
図５、図６は、第３の実施形態の半導体記憶装置のメモリセルアレイの模式断面図である。図５は、第１の方向と第３の方向を含む面の断面図、図６は、第２の方向と第３の方向を含む面の断面図である。第１の方向と第２の方向は交差する。第１の方向と第２の方向は、例えば垂直である。第３の方向は、第１の方向及び第２の方向に対して垂直な方向である。第３の方向は、例えば基板に対して垂直な方向である。
第３の実施形態のメモリセルアレイ２１０は、メモリセルが立体的に配置された三次元構造を備える。図５、図６において破線で囲まれた領域がそれぞれ１個のメモリセルを表している。
メモリセルアレイ２１０は、シリコン基板２５０を備える。
メモリセルアレイ２１０は、シリコン基板２５０の上に、例えば、複数のビット線ＢＬと複数のワード線ＷＬを備える。ビット線ＢＬは第１の方向に伸長する。ワード線ＷＬは第２の方向に伸長する。
ビット線ＢＬとワード線ＷＬとは、例えば、垂直に交差する。ビット線ＢＬとワード線ＷＬとの交差する領域に、メモリセルが配置される。メモリセルには、第１のメモリセルＭＣ１及び第２のメモリセルＭＣ２が含まれる。第１のメモリセルＭＣ１及び第２のメモリセルＭＣ２は、メモリセルの一例である。
第１のメモリセルＭＣ１及び第２のメモリセルＭＣ２に接続されるビット線ＢＬがビット線ＢＬｘである。ビット線ＢＬｘは、第１の配線の一例である。第１のメモリセルＭＣ１に接続されるワード線ＷＬがワード線ＷＬｘである。ワード線ＷＬｘは、第２の配線の一例である。
第２のメモリセルＭＣ２に接続されるワード線ＷＬがワード線ＷＬｙである。ワード線ＷＬｘは、ビット線ＢＬｘの一方の側に設けられる。ワード線ＷＬｙは、ビット線ＢＬｘの他方の側に設けられる。
メモリセルアレイ２１０は、複数のプレート電極線ＰＬを有する。プレート電極線ＰＬは各メモリセルのプレート電極７２に接続される。
メモリセルアレイ２１０は、各配線及び各電極の電気的分離のために層間絶縁層２６０を備える。
複数のワード線ＷＬは、ローデコーダ回路２１４に電気的に接続される。複数のビット線ＢＬは、センスアンプ回路２１５に電気的に接続される。
ローデコーダ回路２１４は、入力されたローアドレス信号に従ってワード線ＷＬを選択する機能を備える。ワード線ドライバ回路２１２は、ローデコーダ回路２１４によって選択されたワード線ＷＬに所定の電圧を印加する機能を備える。
カラムデコーダ回路２１７は、入力されたカラムアドレス信号に従ってビット線ＢＬを選択する機能を備える。センスアンプ回路２１５は、カラムデコーダ回路２１７によって選択されたビット線ＢＬに所定の電圧を印加する機能を備える。また、ビット線ＢＬの電位を検知して増幅する機能を備える。
制御回路２２１は、ワード線ドライバ回路２１２、ローデコーダ回路２１４、センスアンプ回路２１５、カラムデコーダ回路２１７、及び、図示しないその他の回路を制御する機能を備える。
ワード線ドライバ回路２１２、ローデコーダ回路２１４、センスアンプ回路２１５、カラムデコーダ回路２１７、及び制御回路２２１などの回路は、例えば、図示しないトランジスタや配線層によって構成される。トランジスタは、例えば、シリコン基板２５０を用いて形成される。
ビット線ＢＬ及びワード線ＷＬは、例えば金属である。ビット線ＢＬ及びワード線ＷＬは、例えば、窒化チタン、タングステン、又は窒化チタンとタングステンの積層構造である。
図７は、第３の実施形態の半導体記憶装置の第１のメモリセルの模式断面図である。図８は、第３の実施形態の半導体記憶装置の第２のメモリセルの模式断面図である。
第１のメモリセルＭＣ１は、シリコン基板２５０とビット線ＢＬｘとの間に設けられる。シリコン基板２５０と第２のメモリセルＭＣ２との間に、ビット線ＢＬｘが設けられる。
第１のメモリセルＭＣ１は、ビット線ＢＬｘの下側に設けられる。第２のメモリセルＭＣ２は、ビット線ＢＬｘの上側に設けられる。
第１のメモリセルＭＣ１は、ビット線ＢＬｘの一方の側に設けられる。第２のメモリセルＭＣ２は、ビット線ＢＬｘの他方の側に設けられる。
第２のメモリセルＭＣ２は、第１のメモリセルＭＣ１を上下反転させた構造を有する。第１のメモリセルＭＣ１及び第２のメモリセルＭＣ２は、それぞれトランジスタ２００及びキャパシタ２０１を備える。
トランジスタ２００は、酸化物半導体層１０、ゲート電極１２、ゲート絶縁層１４、ソース電極１６、ドレイン電極１８、バリア層２０、及びコンタクト層２２を備える。バリア層２０は第１の導電層の一例である。コンタクト層２２は第２の導電層の一例である。トランジスタ２００は、第２の実施形態のトランジスタ２００と同様の構成を備える。
酸化物半導体層１０は、第１の領域１０ａ、第２の領域１０ｂ、及び第３の領域１０ｃを有する。第３の領域１０ｃは、第１の領域１０ａと第２の領域１０ｂとの間の領域である。
キャパシタ２０１は、セル電極７１、プレート電極７２、キャパシタ絶縁膜７３を備える。セル電極７１及びプレート電極７２は、例えば、窒化チタンである。また、キャパシタ絶縁膜７３は、例えば、酸化ジルコニウム、酸化アルミニウム、酸化ジルコニウムの積層構造を有する。
セル電極７１は、第１の電極の一例である。プレート電極７２は、第２の電極の一例である。キャパシタ絶縁膜７３は、絶縁層の一例である。
キャパシタ２０１は、第１のメモリセルＭＣ１及び第２のメモリセルＭＣ２の酸化物半導体層１０の一端に電気的に接続される。キャパシタ２０１のセル電極７１は、ドレイン電極１８に接続される。プレート電極７２はプレート電極線ＰＬに接続される。ドレイン電極１８は、セル電極７１の一部とみなすことができる。
ソース電極１６はビット線ＢＬに接続される。ゲート電極１２はワード線ＷＬに接続される。ソース電極１６はビット線ＢＬの一部とみなすことができる。
なお、図５、図６、図７、図８では、ビット線ＢＬとソース電極１６、及び、ワード線ＷＬとゲート電極１２は、同一の材料で同時形成される場合を例に示している。ビット線ＢＬとソース電極１６、及び、ワード線ＷＬとゲート電極１２は、それぞれ異なる材料で別々に形成されるものであっても構わない。
ビット線ＢＬｘは、例えば、第２の金属元素を含む。例えば、ビット線ＢＬｘに含まれる金属元素の原子濃度の中で、第２の金属元素の原子濃度が最も高い。
第２の金属元素は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、及びモリブデン（Ｍｏ）から成る群から選ばれる少なくとも一つの元素である。
ビット線ＢＬｘは、例えば、チタン、窒化チタン、タングステン、窒化タングステン、銅、アルミニウム、タンタル、窒化タンタル、モリブデン、又は窒化モリブデンである。
ビット線ＢＬｘに含まれる第２の金属元素は、例えば、バリア層２０に含まれる第１の金属元素と同一である。また、ビット線ＢＬｘに含まれる第２の金属元素は、例えば、バリア層２０に含まれる第１の金属元素と異なる。
セル電極７１は、例えば、第２の金属元素を含む。例えば、セル電極７１に含まれる金属元素の原子濃度の中で、第２の金属元素の原子濃度が最も高い。
第２の金属元素は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、及びモリブデン（Ｍｏ）から成る群から選ばれる少なくとも一つの金属元素である。
セル電極７１は、例えば、チタン、窒化チタン、タングステン、窒化タングステン、銅、アルミニウム、タンタル、窒化タンタル、モリブデン、又は窒化モリブデンである。
セル電極７１に含まれる第２の金属元素は、例えば、バリア層２０に含まれる第１の金属元素と同一である。また、ドレイン電極１８に含まれる第２の金属元素は、例えば、バリア層２０に含まれる第１の金属元素と異なる。
第１のメモリセルＭＣ１の酸化物半導体層１０のキャパシタ２０１が接続される端部と反対側の端部（他端）に、ビット線ＢＬｘが電気的に接続される。第２のメモリセルＭＣ２の酸化物半導体層１０のキャパシタ２０１が接続される端部と反対側の端部（他端）にビット線ＢＬｘが電気的に接続される。
第１のメモリセルＭＣ１のゲート電極１２にワード線ＷＬｘが電気的に接続される。また、第２のメモリセルＭＣ２のゲート電極１２にワード線ＷＬｙが電気的に接続される。
トランジスタ２００は、酸化物半導体層１０とソース電極１６及びドレイン電極１８との間にバリア層２０を備える。また、酸化物半導体層１０とバリア層２０との間に、コンタクト層２２を備える。
酸化物半導体トランジスタをＤＲＡＭのメモリセルのスイッチングトランジスタとして使用する場合、トランジスタ形成後に高温かつ長時間の熱処理が加えられる。熱処理は、例えば、キャパシタ形成のための熱処理である。高温かつ長時間の熱処理により、酸化物半導体トランジスタの閾値電圧の変動が生じやすい。
トランジスタ２００は、酸化物半導体層１０とソース電極１６及びドレイン電極１８との間にバリア層２０を備える。したがって、トランジスタ形成後に高温かつ長時間の熱処理が加えられても、閾値電圧の変動が抑制される。
また、トランジスタ２００は、酸化物半導体層１０とバリア層２０との間に、コンタクト層２２を備える。したがって、コンタクト抵抗が低減する。よって、トランジスタ２００のオン電流が増加する。
ビット線ＢＬｘの厚さは、コンタクト層２２の厚さよりも厚いことが好ましい。ビット線ＢＬｘの厚さ及びコンタクト層２２の厚さは、第３の方向の厚さである。
ビット線ＢＬｘの電気抵抗率は、コンタクト層２２の電気抵抗率よりも低い。ビット線ＢＬｘの厚さを、コンタクト層２２の厚さよりも厚くすることにより、ビット線ＢＬｘの配線抵抗を低減できる。
セル電極７１の厚さは、コンタクト層２２の厚さよりも厚いことが好ましい。セル電極７１の厚さ及びコンタクト層２２の厚さは、第３の方向の厚さである。
第３の実施形態によれば、第２の実施形態のトランジスタ２００をＤＲＡＭのスイッチングトランジスタとして用いることにより、熱処理後の閾値電圧の変動が抑制され、高い耐熱性を備えた半導体メモリが実現される。
（第４の実施形態）
第４の実施形態の半導体装置は、酸化物半導体層と、電極と、酸化物半導体層と電極との間に設けられ、第１の金属元素と、を含む第１の導電層と、酸素（Ｏ）及び窒素（Ｎ）の少なくともいずれか一方の元素と、酸化物半導体層と第１の導電層との間に設けられ、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、及びカドミウム（Ｃｄ）から成る群から選ばれる少なくとも一つの元素と、酸素（Ｏ）と、を含む第２の導電層と、を備える。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。
図９は、第４の実施形態の半導体装置の模式断面図である。
第４の実施形態の半導体装置は、コンタクト構造４００を含む。コンタクト構造４００は、酸化物半導体層１０、バリア層２０、コンタクト層２２、配線層４０、コンタクトプラグ４２、層間絶縁層４４を備える。バリア層２０は第１の導電層の一例である。コンタクト層２２は、第２の導電層の一例である。コンタクトプラグ４２は電極の一例である。
酸化物半導体層１０は、酸化物半導体である。酸化物半導体層１０は、金属酸化物である。酸化物半導体層１０は、例えば、アモルファスである。
酸化物半導体層１０は、例えば、ガリウム（Ｇａ）及びアルミニウム（Ａｌ）の少なくともいずれか一方の元素と、インジウム（Ｉｎ）と、亜鉛（Ｚｎ）とを含む。酸化物半導体層１０の中に含まれる金属元素の原子濃度の総和に対する、インジウム、ガリウム、アルミニウム、及び亜鉛の原子濃度の総和の比は、例えば、９０％以上である。また、酸化物半導体層１０の中に含まれる酸素以外の元素の原子濃度の総和に対する、インジウム、ガリウム、アルミニウム、及び亜鉛の原子濃度の総和の比は、例えば、９０％以上である。例えば、酸化物半導体層１０の中には、酸素以外の元素で、インジウム、ガリウム、アルミニウム、及び亜鉛のいずれか一つよりも大きな原子濃度を有する元素は存在しない。
配線層４０は、例えば、金属又は金属化合物である。
コンタクトプラグ４２は、酸化物半導体層１０と配線層４０との間に設けられる。
コンタクトプラグ４２は、例えば、金属又は金属化合物である。コンタクトプラグ４２は、例えば、バリア層２０と異なる化学組成を有する金属である。
コンタクトプラグ４２は、例えば、第２の金属元素を含む。例えば、コンタクトプラグ４２に含まれる金属元素の原子濃度の中で、第２の金属元素の原子濃度が最も高い。
第２の金属元素は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、及びモリブデン（Ｍｏ）から成る群から選ばれる少なくとも一つの元素である。
コンタクトプラグ４２は、例えば、チタン、窒化チタン、タングステン、窒化タングステン、銅、アルミニウム、タンタル、窒化タンタル、モリブデン、又は窒化モリブデンである。
コンタクトプラグ４２に含まれる第２の金属元素は、例えば、バリア層２０に含まれる第１の金属元素と同一である。また、コンタクトプラグ４２に含まれる第２の金属元素は、例えば、バリア層２０に含まれる第１の金属元素と異なる。
コンタクトプラグ４２の厚さは、例えば、コンタクトプラグ４２の厚さよりも厚い。コンタクトプラグ４２の厚さ及びコンタクト層２２の厚さは、酸化物半導体層１０からコンタクトプラグ４２へ向かう方向の厚さである。
バリア層２０は、酸化物半導体層１０とコンタクトプラグ４２との間に設けられる。バリア層２０は、例えば、コンタクトプラグ４２に接する。バリア層２０は、酸化物半導体層１０からコンタクトプラグ４２側へ拡散する酸素の拡散バリアとして機能する。
バリア層２０は、第１の金属元素と、酸素（Ｏ）及び窒素（Ｎ）の少なくともいずれか一方の元素とを含む。例えば、バリア層２０に含まれる、酸素（Ｏ）及び窒素（Ｎ）以外の元素の原子濃度の中で、第１の金属元素の原子濃度が最も高い。
第１の金属元素は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、及びモリブデン（Ｍｏ）から成る群から選ばれる少なくとも一つの金属元素である
バリア層２０は、例えば、酸化物、窒化物、又は酸窒化物である。
バリア層２０は、例えば、第１の金属元素としてチタン（Ｔｉ）を含む。バリア層２０は、例えば、酸素（Ｏ）及び窒素（Ｎ）を含む。バリア層２０は、酸化チタン又は酸窒化チタンである。
バリア層２０の厚さは、例えば、コンタクト層２２の厚さよりも薄い。バリア層２０の厚さ及びコンタクト層２２の厚さは、酸化物半導体層１０からコンタクトプラグ４２へ向かう方向の厚さである。
バリア層２０の厚さは、例えば、コンタクト層２２の厚さの２分の１以下である。バリア層２０の厚さは、例えば、１ｎｍ以上１０ｎｍ以下である。
バリア層２０は、例えば、結晶質である。バリア層２０の結晶粒径は、例えば、コンタクト層２２の結晶粒径よりも小さい。バリア層２０及びコンタクト層２２の結晶粒径は、例えば、結晶粒の長径の中央値で代表させる。
バリア層２０は、例えば、アモルファスである。
バリア層２０は、例えば、スパッタ法又はＡＬＤ法により形成される。バリア層２０は、例えば、コンタクトプラグ４２の一部を、酸化、窒化、又は酸窒化することにより形成される。
コンタクト層２２は、酸化物半導体層１０とバリア層２０との間に設けられる。コンタクト層２２は、例えば、バリア層２０に接する。コンタクト層２２は、例えば、酸化物半導体層１０に接する。
コンタクト層２２は、酸化物半導体層１０とコンタクトプラグ４２との間の電気抵抗を低減する機能を備える。
コンタクト層２２は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、及びカドミウム（Ｃｄ）から成る群から選ばれる少なくとも一つの元素と、酸素（Ｏ）とを含む。コンタクト層２２は、酸化物である。
コンタクト層２２は、例えば、インジウム（Ｉｎ）及びスズ（Ｓｎ）を含む。コンタクト層２２は、例えば、インジウム（Ｉｎ）及びスズ（Ｓｎ）を含む酸化物である。
コンタクト層２２の厚さは、例えば、バリア層２０の厚さよりも厚い。コンタクト層２２の厚さ及びバリア層２０の厚さは、酸化物半導体層１０からコンタクトプラグ４２へ向かう方向の厚さである。
コンタクト層２２の厚さは、例えば、バリア層２０の厚さの２倍以上である。コンタクト層２２の厚さは、例えば、５ｎｍ以上３０ｎｍ以下である。
コンタクト層２２は、例えば、結晶質である。
コンタクト層２２は、例えば、スパッタ法又はＡＬＤ法により形成される。
層間絶縁層４４は、酸化物半導体層１０と配線層４０との間に設けられる。層間絶縁層４４は、例えば、酸化シリコン、窒化シリコン、又は酸窒化シリコンである。
コンタクト構造４００が、バリア層２０を備えない場合、コンタクト構造４００を形成した後に加わる熱処理により酸化物半導体層の中の酸素が、コンタクトプラグ４２の側に抜ける。酸化物半導体層の中の酸素が抜けることで、酸化物半導体層の中に酸素欠損が生じる。酸素欠損は、酸化物半導体層の中でドナーとして機能する。
コンタクトプラグ４２の下の酸化物半導体層１０の中のドナーの濃度が変化すると、酸化物半導体層１０とコンタクトプラグ４２との間のコンタクト抵抗が変動する。酸化物半導体層１０とコンタクトプラグ４２との間のコンタクト抵抗が不安定になる。
コンタクト構造４００は、酸化物半導体層１０とコンタクトプラグ４２との間にバリア層２０を備える。バリア層２０を備えることにより、酸化物半導体層１０の中のドナーの濃度の変化が抑制される。したがって、酸化物半導体層１０とコンタクトプラグ４２との間のコンタクト抵抗が安定する。
また、コンタクト構造４００は、酸化物半導体層１０とバリア層２０との間に、コンタクト層２２を備える。したがって、酸化物半導体層１０とコンタクトプラグ４２との間のコンタクト抵抗が低減する。
以上、第４の実施形態によれば、熱処理後のコンタクト抵抗の変動が抑制され、高い耐熱性を備えた半導体装置が実現される。
第１ないし第４の実施形態では、第１の領域１０ａとソース電極１６との間、及び、第２の領域１０ｂとドレイン電極１８との間の両方の位置に、バリア層２０及びコンタクト層２２が設けられるトランジスタを例に説明した。しかし、バリア層２０及びコンタクト層２２が、第１の領域１０ａとソース電極１６との間、及び、第２の領域１０ｂとドレイン電極１８との間の、いずれか一方の位置のみに設けられるトランジスタとすることも可能である。
第１ないし第４の実施形態では、酸化物半導体層１０が、ガリウム（Ｇａ）及びアルミニウム（Ａｌ）の少なくともいずれか一方の元素と、インジウム（Ｉｎ）と、亜鉛（Ｚｎ）とを含む金属酸化物である場合を例に説明したが、酸化物半導体層１０にその他の金属酸化物を適用することも可能である。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 酸化物半導体層
１０ａ 第１の領域
１０ｂ 第２の領域
１０ｃ 第３の領域
１２ ゲート電極
１４ ゲート絶縁層
１６ ソース電極（第１の電極）
１８ ドレイン電極（第２の電極）
２０ バリア層（第１の導電層）
２２ コンタクト層（第２の導電層）
７１ セル電極（第１の電極）
７２ プレート電極（第２の電極）
７３ キャパシタ絶縁膜（絶縁層）
１００ トランジスタ（半導体装置）
２００ トランジスタ（半導体装置）
２０１ キャパシタ
３００ 半導体メモリ（半導体記憶装置）
ＢＬｘ ビット線（第１の配線）
ＭＣ１ 第１のメモリセル（メモリセル）
ＷＬｘ ワード線（第２の配線）

Claims (19)

  1. 第１の領域と、第２の領域と、前記第１の領域と前記第２の領域との間の第３の領域と、を含む酸化物半導体層と、
    ゲート電極と、
    前記第３の領域と前記ゲート電極との間に設けられたゲート絶縁層と、
    前記第１の領域に電気的に接続された第１の電極と、
    前記第２の領域に電気的に接続された第２の電極と、
    前記第１の領域と前記第１の電極との間、及び、前記第２の領域と前記第２の電極との間の少なくとも一方の位置に設けられ、酸素（Ｏ）と、窒素（Ｎ）と、第１の金属元素と、を含む第１の導電層と、
    前記酸化物半導体層と前記第１の導電層との間に設けられ、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、及びカドミウム（Ｃｄ）から成る群から選ばれる少なくとも一つの元素と、酸素（Ｏ）と、を含み、厚さが前記第１の導電層の厚さよりも厚い第２の導電層と、
    を備え、
    前記第１の金属元素はチタン（Ｔｉ）である半導体装置。
  2. 前記酸化物半導体層との間に前記第１の導電層が設けられた前記第１の電極の厚さ、又は、前記酸化物半導体層との間に前記第１の導電層が設けられた前記第２の電極の厚さは、前記第２の導電層よりも厚い請求項１記載の半導体装置。
  3. 前記第１の導電層の厚さは、１ｎｍ以上１０ｎｍ以下である請求項１又は請求項２記載の半導体装置。
  4. 前記第１の導電層の中に含まれる酸素（Ｏ）及び窒素（Ｎ）以外の元素の原子濃度の中で、前記第１の金属元素の原子濃度が最も高い請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記酸化物半導体層との間に前記第１の導電層が設けられた前記第１の電極、又は、前記酸化物半導体層との間に前記第１の導電層が設けられた前記第２の電極、の少なくともいずれか一方の電極は、第２の金属元素を含み、
    前記少なくともいずれか一方の電極に含まれる金属元素の原子濃度の中で、前記第２の金属元素の原子濃度が最も高く、
    前記第２の金属元素は前記第１の金属元素と同一である請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記酸化物半導体層との間に前記第１の導電層が設けられた前記第１の電極、又は、前記酸化物半導体層との間に前記第１の導電層が設けられた前記第２の電極、の少なくともいずれか一方の電極は、第２の金属元素を含み、
    前記少なくともいずれか一方の電極に含まれる金属元素の原子濃度の中で、前記第２の金属元素の原子濃度が最も高く、
    前記第２の金属元素は前記第１の金属元素と異なる請求項１ないし請求項４いずれか一項記載の半導体装置。
  7. 第１の領域と、第２の領域と、前記第１の領域と前記第２の領域との間の第３の領域と、を含む酸化物半導体層と、
    ゲート電極と、
    前記第３の領域と前記ゲート電極との間に設けられたゲート絶縁層と、
    前記第１の領域に電気的に接続された第１の電極と、
    前記第２の領域に電気的に接続された第２の電極と、
    前記第１の領域と前記第１の電極との間、及び、前記第２の領域と前記第２の電極との間の少なくとも一方の位置に設けられた第１の導電層であって、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、及びモリブデン（Ｍｏ）から成る群から選ばれる少なくとも一つの第１の金属元素と、酸素（Ｏ）と、窒素（Ｎ）と、を含み、前記第１の導電層の中に含まれる酸素（Ｏ）及び窒素（Ｎ）以外の元素の原子濃度の中で、前記第１の金属元素の原子濃度が最も高い第１の導電層と、
    前記酸化物半導体層と前記第１の導電層との間に設けられ、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、及びカドミウム（Ｃｄ）から成る群から選ばれる少なくとも一つの元素と、酸素（Ｏ）と、を含む第２の導電層と、
    を備え、
    前記第１の金属元素はチタン（Ｔｉ）である半導体装置。
  8. 第１の領域と、第２の領域と、前記第１の領域と前記第２の領域との間の第３の領域と、を含む酸化物半導体層と、
    ゲート電極と、
    前記第３の領域と前記ゲート電極との間に設けられたゲート絶縁層と、
    前記第１の領域に電気的に接続された第１の電極と、
    前記第２の領域に電気的に接続された第２の電極と、
    前記第１の領域と前記第１の電極との間、及び、前記第２の領域と前記第２の電極との間の少なくとも一方の位置に設けられ、酸素（Ｏ）と、窒素（Ｎ）と、第１の金属元素と、を含む第１の導電層と、
    前記酸化物半導体層と前記第１の導電層との間に設けられ、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、及びカドミウム（Ｃｄ）から成る群から選ばれる少なくとも一つの元素と、酸素（Ｏ）と、を含む第２の導電層と、を備え、
    前記酸化物半導体層との間に前記第１の導電層が設けられた前記第１の電極、又は、前記酸化物半導体層との間に前記第１の導電層が設けられた前記第２の電極、の少なくともいずれか一方の電極は、第２の金属元素を含み、
    前記少なくともいずれか一方の電極に含まれる金属元素の原子濃度の中で、前記第２の金属元素の原子濃度が最も高く、
    前記第２の金属元素は前記第１の金属元素と同一であり、
    前記第１の金属元素はチタン（Ｔｉ）である半導体装置。
  9. 前記酸化物半導体層は、ガリウム（Ｇａ）及びアルミニウム（Ａｌ）の少なくともいずれか一方の元素と、インジウム（Ｉｎ）と、亜鉛（Ｚｎ）とを含む請求項１ないし請求項８いずれか一項記載の半導体装置。
  10. 前記ゲート電極は、前記酸化物半導体層を囲む請求項１ないし請求項９いずれか一項記載の半導体装置。
  11. 第１の方向に延びる第１の配線と、
    前記第１の方向と交差する第２の方向に延びる第２の配線と、
    メモリセルと、を備え、
    前記メモリセルは、
    第１の領域と、第２の領域と、前記第１の領域と前記第２の領域との間の第３の領域と、を含み、前記第１の領域が前記第１の配線に電気的に接続され、前記第３の領域が前記第２の配線の一部に囲まれた酸化物半導体層と、
    前記第３の領域と前記第２の配線の一部との間に設けられたゲート絶縁層と、
    前記第２の領域に電気的に接続された第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間の絶縁層と、を含むキャパシタと、
    前記第１の領域と前記第１の配線との間、及び、前記第２の領域と前記第１の電極との間の少なくとも一方の位置に設けられ、酸素（Ｏ）と、窒素（Ｎ）と、第１の金属元素と、を含む第１の導電層と、
    前記酸化物半導体層と前記第１の導電層との間に設けられ、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、及びカドミウム（Ｃｄ）から成る群から選ばれる少なくとも一つの元素と、酸素（Ｏ）と、を含み、厚さが前記第１の導電層の厚さよりも厚い第２の導電層と、
    を備え、
    前記第１の金属元素はチタン（Ｔｉ）である半導体記憶装置。
  12. 前記酸化物半導体層との間に前記第１の導電層が設けられた前記第１の配線の厚さ、又は、前記酸化物半導体層との間に前記第１の導電層が設けられた前記第１の電極の厚さは、前記第２の導電層よりも厚い請求項１１記載の半導体記憶装置。
  13. 前記第１の導電層の厚さは、１ｎｍ以上１０ｎｍ以下である請求項１１又は請求項１２記載の半導体記憶装置。
  14. 前記第１の導電層の中に含まれる酸素（Ｏ）及び窒素（Ｎ）以外の元素の原子濃度の中で、前記第１の金属元素の原子濃度が最も高い請求項１１ないし請求項１３いずれか一項記載の半導体記憶装置。
  15. 前記酸化物半導体層との間に前記第１の導電層が設けられた前記第１の配線、又は、前記酸化物半導体層との間に前記第１の導電層が設けられた前記第１の電極、の少なくともいずれか一方は、第２の金属元素を含み、
    前記少なくともいずれか一方に含まれる金属元素の原子濃度の中で、前記第２の金属元素の原子濃度が最も高く、
    前記第２の金属元素は前記第１の金属元素と同一である請求項１１ないし請求項１４いずれか一項記載の半導体記憶装置。
  16. 前記酸化物半導体層との間に前記第１の導電層が設けられた前記第１の配線、又は、前記酸化物半導体層との間に前記第１の導電層が設けられた前記第１の電極、の少なくともいずれか一方は、第２の金属元素を含み、
    前記少なくともいずれか一方に含まれる金属元素の原子濃度の中で、前記第２の金属元素の原子濃度が最も高く、
    前記第２の金属元素は前記第１の金属元素と異なる請求項１１ないし請求項１４いずれか一項記載の半導体記憶装置。
  17. 第１の方向に延びる第１の配線と、
    前記第１の方向と交差する第２の方向に延びる第２の配線と、
    メモリセルと、を備え、
    前記メモリセルは、
    第１の領域と、第２の領域と、前記第１の領域と前記第２の領域との間の第３の領域と、を含み、前記第１の領域が前記第１の配線に電気的に接続され、前記第３の領域が前記第２の配線の一部に囲まれた酸化物半導体層と、
    前記第３の領域と前記第２の配線の一部との間に設けられたゲート絶縁層と、
    前記第２の領域に電気的に接続されたキャパシタと、
    前記第１の領域と前記第１の配線との間、及び、前記第２の領域と前記キャパシタとの間の少なくとも一方の位置に設けられた第１の導電層であって、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、及びモリブデン（Ｍｏ）から成る群から選ばれる少なくとも一つの第１の金属元素と、酸素（Ｏ）と、窒素（Ｎ）と、を含み、前記第１の導電層の中に含まれる酸素（Ｏ）及び窒素（Ｎ）以外の元素の原子濃度の中で、前記第１の金属元素の原子濃度が最も高い第１の導電層と、
    前記酸化物半導体層と前記第１の導電層との間に設けられ、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、及びカドミウム（Ｃｄ）から成る群から選ばれる少なくとも一つの元素と、酸素（Ｏ）と、を含む第２の導電層と、
    を備え、
    前記第１の金属元素はチタン（Ｔｉ）である半導体記憶装置。
  18. 第１の方向に延びる第１の配線と、
    前記第１の方向と交差する第２の方向に延びる第２の配線と、
    メモリセルと、を備え、
    前記メモリセルは、
    第１の領域と、第２の領域と、前記第１の領域と前記第２の領域との間の第３の領域と、を含み、前記第１の領域が前記第１の配線に電気的に接続され、前記第３の領域が前記第２の配線の一部に囲まれた酸化物半導体層と、
    前記第３の領域と前記第２の配線の一部との間に設けられたゲート絶縁層と、
    前記第２の領域に電気的に接続された第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間の絶縁層と、を含むキャパシタと、
    前記第１の領域と前記第１の配線との間、及び、前記第２の領域と前記第１の電極との間の少なくとも一方の位置に設けられた第１の導電層であって、酸素（Ｏ）と、窒素（Ｎ）と、第１の金属元素と、を含む第１の導電層と、
    前記酸化物半導体層と前記第１の導電層との間に設けられ、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、及びカドミウム（Ｃｄ）から成る群から選ばれる少なくとも一つの元素と、酸素（Ｏ）と、を含む第２の導電層と、を備え、
    前記酸化物半導体層との間に前記第１の導電層が設けられた前記第１の配線、又は、前記酸化物半導体層との間に前記第１の導電層が設けられた前記第１の電極、の少なくともいずれか一方は、第２の金属元素を含み、
    前記少なくともいずれか一方に含まれる金属元素の原子濃度の中で、前記第２の金属元素の原子濃度が最も高く、
    前記第２の金属元素は前記第１の金属元素と同一であり、
    前記第１の金属元素はチタン（Ｔｉ）である半導体記憶装置。
  19. 前記酸化物半導体層は、ガリウム（Ｇａ）及びアルミニウム（Ａｌ）の少なくともいずれか一方の元素と、インジウム（Ｉｎ）と、亜鉛（Ｚｎ）とを含む請求項１１ないし請求項１８いずれか一項記載の半導体記憶装置。
JP2021047614A 2021-03-22 2021-03-22 半導体装置及び半導体記憶装置 Active JP7612472B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021047614A JP7612472B2 (ja) 2021-03-22 2021-03-22 半導体装置及び半導体記憶装置
TW110120640A TWI797636B (zh) 2021-03-22 2021-06-07 半導體裝置與半導體記憶裝置
CN202110702228.5A CN115117062A (zh) 2021-03-22 2021-06-24 半导体装置与半导体存储装置
US17/470,871 US12089395B2 (en) 2021-03-22 2021-09-09 Semiconductor device and semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021047614A JP7612472B2 (ja) 2021-03-22 2021-03-22 半導体装置及び半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2022146576A JP2022146576A (ja) 2022-10-05
JP7612472B2 true JP7612472B2 (ja) 2025-01-14

Family

ID=83284238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021047614A Active JP7612472B2 (ja) 2021-03-22 2021-03-22 半導体装置及び半導体記憶装置

Country Status (4)

Country Link
US (1) US12089395B2 (ja)
JP (1) JP7612472B2 (ja)
CN (1) CN115117062A (ja)
TW (1) TWI797636B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7612472B2 (ja) * 2021-03-22 2025-01-14 キオクシア株式会社 半導体装置及び半導体記憶装置
KR102710108B1 (ko) * 2021-09-24 2024-09-25 한국전자통신연구원 산화물 반도체를 포함하는 sram 소자
JP2024000648A (ja) 2022-06-21 2024-01-09 キオクシア株式会社 半導体装置及び半導体記憶装置
JP2024137422A (ja) * 2023-03-24 2024-10-07 キオクシア株式会社 半導体装置及び半導体記憶装置
WO2025032477A1 (ja) * 2023-08-10 2025-02-13 株式会社半導体エネルギー研究所 半導体装置
KR20250113219A (ko) * 2024-01-18 2025-07-25 삼성전자주식회사 반도체 소자 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173796A (ja) 2005-12-19 2007-07-05 Internatl Business Mach Corp <Ibm> ｐＦＥＴ材料としての金属酸窒化物を用いた半導体構造およびその製造方法
JP2010056539A (ja) 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2012002574A1 (ja) 2010-07-02 2012-01-05 合同会社先端配線材料研究所 薄膜トランジスタ
WO2012002573A1 (ja) 2010-07-02 2012-01-05 合同会社先端配線材料研究所 半導体装置
JP2020003798A (ja) 2009-09-04 2020-01-09 株式会社半導体エネルギー研究所 表示装置
JP2020198343A (ja) 2019-05-31 2020-12-10 キオクシア株式会社 半導体装置及び半導体記憶装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861236B1 (ko) * 2007-04-10 2008-10-02 경북대학교 산학협력단 낮은 누설전류를 갖는 기둥형 전계효과트랜지스터
JP5579848B2 (ja) 2010-06-21 2014-08-27 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP5731369B2 (ja) * 2010-12-28 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20130048703A (ko) 2011-11-02 2013-05-10 히타치 덴센 가부시키가이샤 박막 트랜지스터 및 그 제조 방법과, 박막 트랜지스터를 구비한 표시 장치, 스퍼터링 타깃재
KR101925012B1 (ko) * 2012-07-17 2018-12-05 에스케이하이닉스 주식회사 반도체 장치 및 그의 제조 방법
CN102931091A (zh) * 2012-10-25 2013-02-13 深圳市华星光电技术有限公司 一种主动矩阵式平面显示装置、薄膜晶体管及其制作方法
JP2014143410A (ja) 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR102290801B1 (ko) 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9859439B2 (en) * 2013-09-18 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9177875B2 (en) * 2013-11-15 2015-11-03 Taiwan Seminconductor Manufacturing Co., Ltd. Advanced process control method for controlling width of spacer and dummy sidewall in semiconductor device
TWI532192B (zh) * 2014-02-20 2016-05-01 友達光電股份有限公司 薄膜電晶體及畫素結構
KR20170080320A (ko) 2015-12-31 2017-07-10 엘지디스플레이 주식회사 박막트랜지스터, 그를 갖는 표시장치, 및 박막트랜지스터의 제조방법
JP6538598B2 (ja) * 2016-03-16 2019-07-03 株式会社東芝 トランジスタ及び半導体記憶装置
CN109219883B (zh) * 2016-08-31 2023-03-21 美光科技公司 存储器胞元和存储器阵列
US10644123B2 (en) * 2016-09-30 2020-05-05 Intel Corporation Systems, methods, and apparatuses for implementing a high mobility low contact resistance semiconducting oxide in metal contact vias for thin film transistors
US10818799B2 (en) * 2016-12-24 2020-10-27 Intel Corporation Vertical transistor devices and techniques
EP3559997A4 (en) * 2016-12-24 2020-11-04 INTEL Corporation VERTICAL TRANSISTOR DEVICES AND TECHNIQUES
WO2019005090A1 (en) * 2017-06-30 2019-01-03 Intel Corporation SOURCE AND DRAIN CONTACTS OF SEMICONDUCTOR OXIDE DEVICE COMPRISING GRADUATED INDIUM LAYERS
JP7124059B2 (ja) * 2017-08-31 2022-08-23 マイクロン テクノロジー，インク． 半導体デバイス、トランジスタ、および金属酸化物半導体デバイスを接触させるための関連する方法
JP7109928B2 (ja) 2018-01-31 2022-08-01 キオクシア株式会社 トランジスタ及び半導体記憶装置並びにトランジスタの製造方法
US20200006570A1 (en) * 2018-06-29 2020-01-02 Intel Corporation Contact structures for thin film transistor devices
JP2021108331A (ja) * 2019-12-27 2021-07-29 キオクシア株式会社 半導体記憶装置
US11488981B2 (en) * 2020-07-21 2022-11-01 Micron Technology, Inc. Array of vertical transistors and method used in forming an array of vertical transistors
JP2022049605A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 半導体装置及び半導体記憶装置
JP7612472B2 (ja) * 2021-03-22 2025-01-14 キオクシア株式会社 半導体装置及び半導体記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173796A (ja) 2005-12-19 2007-07-05 Internatl Business Mach Corp <Ibm> ｐＦＥＴ材料としての金属酸窒化物を用いた半導体構造およびその製造方法
JP2010056539A (ja) 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2020003798A (ja) 2009-09-04 2020-01-09 株式会社半導体エネルギー研究所 表示装置
WO2012002574A1 (ja) 2010-07-02 2012-01-05 合同会社先端配線材料研究所 薄膜トランジスタ
WO2012002573A1 (ja) 2010-07-02 2012-01-05 合同会社先端配線材料研究所 半導体装置
JP2020198343A (ja) 2019-05-31 2020-12-10 キオクシア株式会社 半導体装置及び半導体記憶装置

Also Published As

Publication number Publication date
US12089395B2 (en) 2024-09-10
US20220302120A1 (en) 2022-09-22
TW202238855A (zh) 2022-10-01
JP2022146576A (ja) 2022-10-05
TWI797636B (zh) 2023-04-01
CN115117062A (zh) 2022-09-27

Similar Documents

Publication Publication Date Title
TWI786507B (zh) 半導體裝置及半導體記憶裝置
JP7612472B2 (ja) 半導体装置及び半導体記憶装置
US11769810B2 (en) Semiconductor device and semiconductor memory device
US20200381557A1 (en) Semiconductor device and semiconductor memory device
US11502204B2 (en) Semiconductor device and semiconductor memory device
US11374130B2 (en) Semiconductor device and semiconductor memory device
US11978806B2 (en) Semiconductor device and semiconductor storage device
TWI872299B (zh) 半導體裝置及半導體記憶裝置
US12310065B2 (en) Semiconductor device, semiconductor memory device, and method for manufacturing semiconductor device
JP2023136275A (ja) 半導体装置及び半導体記憶装置
US12477718B2 (en) Semiconductor device and semiconductor memory device each having portions of oxide semiconductor between gate insulating layer and electrodes
TWI852037B (zh) 半導體裝置、半導體記憶裝置、及半導體裝置之製造方法
US20230290882A1 (en) Semiconductor device and semiconductor memory device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241225

R150 Certificate of patent or registration of utility model

Ref document number: 7612472

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150