JP2024000648A - 半導体装置及び半導体記憶装置 - Google Patents

半導体装置及び半導体記憶装置 Download PDF

Info

Publication number
JP2024000648A
JP2024000648A JP2022099458A JP2022099458A JP2024000648A JP 2024000648 A JP2024000648 A JP 2024000648A JP 2022099458 A JP2022099458 A JP 2022099458A JP 2022099458 A JP2022099458 A JP 2022099458A JP 2024000648 A JP2024000648 A JP 2024000648A
Authority
JP
Japan
Prior art keywords
oxide
layer
semiconductor device
semiconductor
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022099458A
Other languages
English (en)
Inventor
宏樹 河合
Hiroki Kawai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2022099458A priority Critical patent/JP2024000648A/ja
Priority to US18/177,751 priority patent/US20230411530A1/en
Publication of JP2024000648A publication Critical patent/JP2024000648A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】酸化物半導体からの酸素の引き抜きによる特性の低下を抑制することを可能にした半導体装置を提供することにある。【解決手段】実施形態の半導体装置１１は、酸化物半導体層１５と、酸化物半導体層１５上に設けられた酸化物導電体層１７と、酸化物導電体層１７上に設けられ、バナジウム酸化物を含む第１酸化物層１８と、第１酸化物層１８上に設けられた金属配線層１９とを具備する。【選択図】図１

Description

本発明の実施形態は、半導体装置及び半導体記憶装置に関する。
インジウム（Ｉｎ）、錫（Ｓｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）等の金属元素の１種又は２種以上を含む金属酸化物からなる酸化物半導体をチャネル領域に用いた酸化物半導体トランジスタは、チャネルリーク電流が小さいという特性を有する。このような酸化物半導体トランジスタにおいては、熱工程により周辺の金属配線の還元反応で酸化物半導体から酸素が引き抜かれるという難点がある。酸化物半導体中の酸素の欠乏は、例えばトランジスタを微細化した際にトランジスタ動作に悪影響を及ぼす。そこで、酸化物半導体からの酸素の引き抜きを抑制することが求められている。
米国特許出願公開第２０１５／０２７９９１３号明細書 米国特許第８６６４０９７号明細書 特開２０２０－１１５５５６号公報
本発明が解決しようとする課題は、酸化物半導体からの酸素の引き抜きによる特性の低下を抑制することを可能にした半導体装置及び半導体記憶装置を提供することにある。
実施形態の半導体装置は、酸化物半導体層と、前記酸化物半導体層上に設けられた酸化物導電体層と、前記酸化物導電体層上に設けられ、バナジウム酸化物を含む第１酸化物層と、前記第１酸化物層上に設けられた金属配線層とを具備する。
第１の実施形態の半導体装置を示す断面図である。 比較例の半導体装置の一部を示す断面図である。 第１の実施形態の半導体装置の一部を拡大して示す断面図である。 各種金属の酸素スカベンジ能の指標（ｄａｖ（Ｉｎ－Ｏ））を示す図である。 各種金属の酸素スカベンジ能の指標（ｄａｖ（Ｉｎ－Ｏ））と各種金属の酸化物標準生成エンタルピー値（ΔｆＨ０）との関係を示す図である。 酸化バナジウム（ＶＯ及びＶ２Ｏ３）とタングステンとの積層モデルの電子状態を示す図である。 酸化バナジウム（ＶＯ２及びＶ２Ｏ５）とタングステンとの積層モデルの電子状態を示す図である。 Ｗ中の酸素スカベンジ耐性（Ｅｉｎｔ）とＶ中の酸素スカベンジ耐性（Ｅｉｎｔ）を示す図である。 酸化バナジウム（ＶＯ及びＶ２Ｏ３）とタングステンとの積層モデルにおける酸素スカベンジ能（ｄａｖ（Ｏ－Ｖ））を示す図である。 酸化バナジウム（ＶＯ２及びＶ２Ｏ５）とタングステンとの積層モデルにおける酸素スカベンジ能（ｄａｖ（Ｏ－Ｖ））を示す図である。 タングステンと酸化インジウムとの積層モデルにおける酸素スカベンジ能（ｄａｖ（Ｏ－Ｉｎ））を示す図である。 各種金属の酸化物標準生成エンタルピー値（ΔｆＨ０）を示す図である。 第２の実施形態の半導体装置を示す断面図である。 第２の実施形態の半導体装置の変形例を示す断面図である。 第３の実施形態の半導体記憶装置の回路図である。
以下、実施形態の半導体装置及び半導体記憶装置について、図面を参照して説明する。各実施形態において、実質的に同一の構成部位には同一の符号を付し、その説明を一部省略する場合がある。図面は模式的なものであり、厚さと平面寸法との関係、各部の厚さの比率等は現実のものとは異なる場合がある。
（第１の実施形態）
図１は第１の実施形態の半導体装置としてのトランジスタ１１を示している。トランジスタ１１は、縦型トランジスタであって、ゲート電極がチャネル層を囲んで設けられている、いわゆるＳｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ（ＳＧＴ）である。図１に示すトランジスタ１１は、基板１２、第１電極１３としてのゲート電極、ゲート絶縁膜１４、チャネル層としての酸化物半導体層１５、第２電極１６としてのソース電極、第３電極１７としての酸化物導電体層からなるドレイン電極、第１酸化物層１８、及び金属配線層１９を備えている。図１において、基板１２の表面と平行に、かつ互いに交差（例えば直交）する２つの方向をＸ方向（第２方向）及びＹ方向（第３方向）、基板１２の表面と交差（例えば直交）する方向をＺ方向（第１方向）とする。
図１に示すトランジスタ１１において、半導体基板等の基板１２上にはソース電極（第２電極）１６が設けられている。ソース電極１６上には、基板１２の表面と交差するＺ方向に延伸する酸化物半導体層１５が設けられている。酸化物半導体層１５は例えば円柱形状を有する。チャネル層としての酸化物半導体層１５の底部がソース電極１６と電気的に接している。ゲート絶縁膜１４は、Ｚ方向に延伸する酸化物半導体層１５の外周面に沿って設けられている。ゲート電極（第１電極）１３は、酸化物半導体層１５の外周面を覆うように、ゲート絶縁膜１４を介して設けられている。ドレイン電極（第３電極）１７は、酸化物半導体層１５の底部とは反対側の端部と電気的に接続するように設けられている。
ドレイン電極１７上には、第１酸化物層１８が設けられている。第１酸化物層１８上には、金属配線層１９が設けられている。第１酸化物層１８は、後に詳述するように、金属配線層１９による酸化物半導体層１５中の酸素の引き抜きを抑制する酸素バリア層であり、バナジウム酸化物（ＶＯｘ）を含んでいる。ゲート電極１３の周囲には、層間絶縁膜２０が設けられている。なお、円柱形状の酸化物半導体層１５に代えて、底部を有する円筒形状の酸化物半導体層１５を適用してもよい。この構造では、底部を有する円筒形状の酸化物半導体層１５の内部に酸化シリコン等の絶縁膜が充填される。酸化物半導体層１５は、ソース電極１６とドレイン電極１７との間にＺ方向、すなわちトランジスタ１１の上下方向（各部の製造時における厚さ方向）に延伸するように設けられていればよく、これにより縦型トランジスタが構成される。
チャネル層としての酸化物半導体層１５には、各種の半導体特性を示す酸化物を用いることができ、特に限定されるものではない。酸化物半導体層１５を構成する酸化物としては、例えばインジウム（Ｉｎ）及び錫（Ｓｎ）からなる群より選ばれる少なくとも１つの第１金属元素（ＭＥ１元素）と、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、及びケイ素（Ｓｉ）からなる群より選ばれる少なくとも１つの第２金属元素（ＭＥ２元素）とを含む金属酸化物（ＭＥ１－ＭＥ２－Ｏ）が挙げられるが、これらに限定されるものではない。そのような酸化物半導体の代表例としては、Ｉｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）やＩｎ－Ｚｎ－Ｏ（ＩＺＯ）等が挙げられる。
ドレイン電極１７には、酸化物導電体層が用いられる。ソース電極１６についても、酸化物導電体層を用いることが好ましいが、これに限定されるものではない。ドレイン電極１７やソース電極１６に適用される酸化物導電体層の構成材料としては、例えばＩｎ酸化物（Ｉｎ２Ｏ３）、Ｓｎ酸化物（ＳｎＯ２）、ＩｎＳｎ酸化物（ＩｎＳｎＯｘ／ＩＴＯ）、Ｚｎ酸化物（ＺｎＯ）、ＡｌドープＺｎ酸化物（ＺｎＯ：Ａｌ／ＡＺＯ）、ＧａドープＺｎ酸化物（ＺｎＯ：Ｇａ／ＧＺＯ）、ＩｎドープＺｎ酸化物（ＺｎＯ：Ｉｎ／ＩＺＯ）、ＳｉドープＺｎ酸化物（ＺｎＯ：Ｓｉ／ＳＺＯ）、ＦドープＺｎ酸化物（ＺｎＯ：Ｆ／ＦＺＯ）、Ｓｂ（Ａｎｔｉｍｏｎｙ）ドープＳｎ酸化物（ＳｎＯ２：Ｓｂ／ＡＴＯ）、ＦドープＳｎ酸化物（ＳｎＯ２：Ｆ／ＦＴＯ）、ＮｂドープＴｉ酸化物（ＴｉＯ２：Ｎｂ／ＴＮＯ）等が挙げられるが、これらに限定されるものではない。
金属配線層１９の構成材料としては、例えばタングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）等やこれらを含む合金（Ｗ合金、Ｍｏ合金、Ｔｉ合金）等が用いられるが、これらに限定されるものではない。ゲート電極１３は、金属、金属化合物、導電性酸化物、半導体等を含む。ゲート電極１３は、例えばタングステン（Ｗ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）等から選ばれる少なくとも１つの元素を含むことができる。ゲート電極１３は、アルミニウムを主成分とするアルミニウム合金を含んでいてもよい。ゲート電極１３は、窒化チタン（ＴｉＮ）や窒化タンタル（ＴａＮ）等を含んでいてもよい。ゲート絶縁膜１４は、シリコン酸化物（ＳｉＯ）やシリコン窒化物（ＳｉＮ）等を含むことができる。
ところで、図２に示すように、例えばＩＧＺＯ（酸化物半導体層）１５Ｘ上に設けられたＩＴＯ（ドレイン電極）１７Ｘ上に、Ｗ（金属配線層）１９Ｘを直接配置した構造に対して、半導体装置の製造工程等で熱工程を施した場合、Ｗ１９Ｘが酸化されやすいため、Ｗ１９ＸがＩＴＯ１７Ｘを介してＩＧＺＯ１５Ｘから酸素を奪うことになる。ＩＴＯ１７Ｘ自体はＩＧＺＯ１５Ｘから酸素を奪わないものの、酸素を通しやすいため、Ｗ１９ＸによりＩＴＯ１７Ｘを介してＩＧＺＯ１５Ｘから酸素が奪われる。ＩＧＺＯ１５ＸのＩＴＯ１７Ｘとの界面領域に、ＩＧＺＯ１５Ｘから酸素が奪われることによる酸素欠損領域が生じる。酸素欠損領域（低抵抗領域）の発生は、ＩＧＺＯ（酸化物半導体層）１５Ｘの特性の低下要因となり、トランジスタの特性等を低下させることになる。
上記したような状態に対して、例えばＷ１９Ｘを予め酸化することによりＩＧＺＯ１５Ｘからの酸素の欠損を抑制することが可能になると考えられる。この際、Ｗ１９Ｘを酸素量が少ない酸素含有雰囲気中で微酸化した場合には、ＩＧＺＯ１５Ｘからの酸素の吸い込みを十分に抑制することができない。一方、Ｗ１９Ｘを強力に酸化した場合、ＩＧＺＯ１５Ｘからの酸素の吸い込みを抑制することが可能となる。ただし、そのような強力に酸化したＷＯｘは電気抵抗値が増加し、Ｗ（金属配線層）１９Ｘとしての特性を損なうことになる。そこで、図３に示すように、ＩＴＯ１７ＸとＷ１９Ｘとの間に、ＩＧＺＯ１５Ｘからの酸素の吸い込み（捕捉）を抑制するバリア膜１８Ｘを配置することが考えられる。バリア膜１８Ｘには、例えばそれ自体が酸化し、それ以上のＷ１９Ｘの酸化によるＩＧＺＯ１５Ｘから酸素の引き抜きを抑制することが求められる。
例えば、ＩＴＯ１７ＸとＷ１９Ｘとの間にチタン酸化物（ＴｉＯｘ）膜等からなるバリア膜１８Ｘを配置することが考えられるが、ＴｉＯｘ膜等はＷＯｘと同様に電気抵抗値が高いため、トランジスタの特性を低下させるおそれがある。このような点に対して、ＩＴＯ（酸化物導電体層）１７ＸとＷ（金属配線層）１９Ｘとの間に配置するバリア膜１８Ｘの構成材料としては、酸化しやすい（酸素をスカベンジ（捕捉）しやすい）と共に、Ｗ１９Ｘの酸化によりＩＧＺＯ１５Ｘから酸素が奪われることを抑制しうる金属を用いることが好ましく、かつそのような金属の酸化物の電気抵抗値が小さい材料を用いることが好ましい。
図４にＩｎ２Ｏ３（１１１）上に配置された各種金属の酸素スカベンジ能の指標（ｄａｖ（Ｉｎ－Ｏ））を示す。酸素スカベンジ能の指標（ｄａｖ（Ｉｎ－Ｏ））は、Ｉｎ－Ｏと金属酸化物との積層膜において、Ｉｎのｚ方向の平均座標（ｚａｖ（Ｉｎ））とＯのｚ方向の平均座標（ｚａｖ（Ｏ））とから、下記の式（１）に基づいて温度５００Ｋでアニールした後に評価した値である。この値を酸素スカベンジ能の指標とする。
ｄａｖ（Ｉｎ－Ｏ）＝ｚａｖ（Ｏ）－ｚａｖ（Ｉｎ） …（１）
図４では、酸素スカベンジ能の指標（ｄａｖ（Ｉｎ－Ｏ））の大きさに基づいて、各種金属を便宜的に（Ａ）群、（Ｂ）群、（Ｃ）群、（Ｄ）群の４つに分けている。
図５に各種金属の酸化物標準生成エンタルピー値（ΔｆＨ０）と酸素スカベンジ能の指標（ｄａｖ（Ｉｎ－Ｏ））との関係を示す。図５に示すように、酸化物標準生成エンタルピー値（ΔｆＨ０）と酸素スカベンジ能の指標（ｄａｖ（Ｉｎ－Ｏ））との間には相関があるため、酸素スカベンジ能の指標（ｄａｖ（Ｉｎ－Ｏ））は酸素の捕捉しやすさを示していることが分かる。従って、酸化物導電体層からなるドレイン電極１７とＷ等からなる金属配線層１９との間に配置するバリア膜には、図４における酸素スカベンジ能が大きい（Ａ）群の中から選ばれる金属を適用し、かつそのような金属の酸化物の電気抵抗値が小さい材料を用いることが好ましいことが分かる。
図６及び図７に、Ｗ（１１０）とＶＯｘ（ｘ＝１．０、１．５、２．０、２．５）との積層モデルの電子状態を示す。図６（Ａ）はＶＯ（ｘ＝１．０）とＷとの積層モデルの電子状態、図６（Ｂ）はＶ２Ｏ３（ｘ＝１．５）とＷとの積層モデルの電子状態、図７（Ａ）はＶＯ２（ｘ＝２．０）とＷとの積層モデルの電子状態、図７（Ｂ）はＶ２Ｏ５（ｘ＝２．５）とＷとの積層モデルの電子状態を示している。これらの図に示すように、ＶＯｘの高酸素濃度化にしたがってバンドギャップが開き、その伝導帯下端はＷのフェルミレベルに近づいていく。ただし、伝導帯下端がフェルミレベルよりも高いエネルギーになることはなく、ＶＯｘはＷの電子からみてトンネルバリアとして機能しない。これは、ＶＯｘの電子親和力が大きいという特性に由来する。例えば、Ｖ２Ｏ５の電子親和力は７ｅＶ以下程度であり、そのため電子に対してトンネルバリアとして機能せず、トランジスタ１１のオン抵抗の上昇に寄与しない。
図８にＷとＶの酸素スカベンジ耐性を表すＷ中のエネルギー変化（Ｅｉｎｔ）とＶ中のエネルギー変化（Ｅｉｎｔ）とを示す。図８（Ａ）はどちらも体心立方（ｂｃｃ）構造を有するＷとＶについて、安定な（１１０）面を切り出して積層した状態を示している。図８（Ｂ）は、そのようなＷ及びＶのランダムな位置に格子間酸素を存在させた際に、酸素がラジカルで存在するときを基準として、Ｗ及びＶ中におけるＥｉｎｔを示している。図８（Ｂ）に示されるように、Ｗ中のＥｉｎｔの絶対値の最大値が２．４ｅＶであるのに対し、Ｖ中のＥｉｎｔの絶対値の最大値は７．３ｅＶであり、Ｖ中の酸素はＷ中の酸素より安定であることが分かる。
図９及び図１０に、酸化バナジウム（ＶＯｘ）とタングステンとの積層モデル（下層にＷ、上層にＶＯｘを積層）における酸素スカベンジ能（平均ｚ座標の変位／ｄａｖ（Ｏ－Ｖ））を示す。ここでのｄａｖ（Ｏ－Ｖ）は、温度５００Ｋでアニールを実施した時間に対して評価されており、ｄａｖ（Ｏ－Ｖ）が時間の経過とともに減少する傾向である場合、ＶＯｘのＯはＷにスカベンジされることを意味する。図９は酸化バナジウム（ＶＯ及びＶ２Ｏ３）とタングステンとの積層モデルにおける酸素スカベンジ能（ｄａｖ（Ｏ－Ｖ））を、図１０は酸化バナジウム（ＶＯ２及びＶ２Ｏ５）とタングステンとの積層モデルにおける酸素スカベンジ能（ｄａｖ（Ｏ－Ｖ））を示す。図１１に図９及び図１０との比較のために、タングステンと酸化インジウム（Ｉｎ２Ｏ３）との積層モデルにおける酸素スカベンジ能（ｄａｖ（Ｏ－Ｉｎ）を示す。図９及び図１０に示すように、ＶＯｘは酸素が高濃度化しても、Ｉｎ２Ｏ３に比べてＷ側への酸素スカベンジが軽微であることが分かる。例えば、図１０（Ｂ）と図１１との比較から明らかなように、酸素が高濃度のＶ２Ｏ５（ｘ＝２．５）は僅かに酸素をスカベンジするが、Ｉｎ２Ｏ３と比較するとその量は小さいことが分かる。
上述したように、酸化バナジウム（ＶＯｘ）は酸化しやすいことに加えて、バナジウム（Ｖ）中の酸素はタングステン（Ｗ）中の酸素より安定であり、かつ酸化バナジウム（ＶＯｘ）は酸化インジウム（Ｉｎ２Ｏ３）に比べてＷ側への酸素スカベンジが軽微であることが分かる。さらに、酸化バナジウム（ＶＯｘ）は高酸素濃度化にしたがってバンドギャップが開いていく。ただし、そのＶＯｘの伝導帯下端はＷのフェルミレベルより低く、Ｗ側の電子からみてトンネルバリアが生じるほどではないため、トランジスタ１１のオン抵抗の上昇に寄与しない。従って、酸化バナジウム（ＶＯｘ）は酸素バリア膜としての第１酸化物層１８の構成材料として好適であることが分かる。また、酸化バナジウム（ＶＯｘ）は配線金属と比べて体積が小さいため、酸化バナジウム（ＶＯｘ）が存在しない場合と比較して、酸化物半導体層１５から酸素が引き抜かれる量を少なくすることができる。
第１酸化物層１８の構成材料としての酸化バナジウム（ＶＯｘ）は、下記の式（２）で表される組成を有することが好ましい。
一般式：ＶＯｘ …（２）
（式中、ｘは０＜ｘ≦３．５を満足する数である）
式（２）において、ｘが３．５を超えると酸化バナジウムが不安定になり、酸素バリア機能が低下するおそれがある。酸素バリア機能と低抵抗性とを高める上で、ｘは１以上２．５以下であることがより好ましい。
実施形態のトランジスタ１１においては、酸化物導電体層からなるドレイン電極１７と金属配線層１９との間に、酸素バリア膜として機能するバナジウム酸化物（ＶＯｘ：０＜ｘ≦３．５）を含む第１酸化物層１８を配置している。酸化物導電体層からなるドレイン電極１７と金属配線層１９との間に配置されたＶＯｘを含む第１酸化物層１８は、それ自体が酸化し、かつＶＯｘ中の酸素が安定であるため、Ｗ等からなる金属配線層１９の酸化によるＩＧＺＯ等からなる酸化物半導体層１５からの酸素の引き抜きを抑制することができる。ＶＯｘを含む第１酸化物層１８自体は低抵抗であるため、ドレイン電極１７と金属配線層１９との間に配置してもオン抵抗の上昇によるトランジスタ１１特性の低下を抑制することができる。これらによって、酸化物半導体層１５の酸化物導電体層１７との界面領域に、酸化物半導体層１５から酸素が奪われることによる酸素欠損領域の生成を抑えることができ、トランジスタ１１の特性等の低下を抑制することが可能になる。
酸素バリア膜として機能する第１酸化物層１８は、バナジウム酸化物（ＶＯｘ：０＜ｘ≦３．５）に加えて、それ以外の金属酸化物を含んでいてもよい。そのような金属酸化物としては、電子親和力への影響が小さい範囲で、酸素との親和性を高めることができ、かつＶＯｘの低抵抗性を妨げない特性を有する材料を用いることが好ましい。図１２に各種金属の酸化物標準生成エンタルピー値（ΔｆＨ０）を示す。図１２に示す金属は酸化物標準生成エンタルピー（ΔｆＨ０）の絶対値がＶより大きいか、もしくはＶと同等のΔｆＨ０を有している。第１酸化物層１８は、バナジウム酸化物（ＶＯｘ：０＜ｘ≦３．５）に加えて、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、セリウム（Ｃｅ）、タンタル（Ｔａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、エルビウム（Ｅｒ）、チタン（Ｔｉ）、ニオブ（Ｎｂ）、ジスプロシウム（Ｄｙ）、サマリウム（Ｓｍ）、ケイ素（Ｓｉ）、ガドリニウム（Ｇｄ）、プラセオジウム（Ｐｒ）、ランタン（Ｌａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、ユーロピウム（Ｅｕ）、及びモリブデン（Ｍｏ）からなる群より選ばれる少なくとも１つの元素の酸化物を含んでいてもよい。
第１酸化物層１８を構成する金属酸化物には、下記の式（３）で表される組成を有するバナジウム含有酸化物を用いることが好ましい。
一般式：Ｖ１－ａＭａＯｙ …（３）
（式中、ＭはＨｆ、Ｚｒ、Ｃｅ、Ｔａ、Ｓｃ、Ｙ、Ｅｒ、Ｔｉ、Ｎｂ、Ｄｙ、Ｓｍ、Ｓｉ、Ｇｄ、Ｐｒ、Ｌａ、Ｗ、Ａｌ、Ｅｕ、及びＭｏからなる群より選ばれる少なくとも１つの元素である）
式（３）において、ａは０≦ａ＜０．５を満足する数であり、さらに０＜ａ＜０．５を満足する数であってもよい。ａが０．５以上であると、ＶＯｘによる低抵抗性等が損なわれるおそれがある。ａは０．２以下であることがより好ましい。ｙは０＜ｙ≦３．５を満足する数であり、１≦ｙ≦２．５を満足することがより好ましい。
上記した式（３）を満足する組成を有するバナジウム含有酸化物を含む第１酸化物層１８は、０．３ｎｍ以上５ｎｍ以下の膜厚を有することが好ましい。第１酸化物層１８の膜厚が０．３ｎｍ未満であると、酸素バリア膜としての機能が低下するおそれがある。第１酸化物層１８の膜厚が５ｎｍを超えると、第１酸化物層１８による酸素のスカベンジ量が増大しすぎ、酸素バリア膜としての機能が低下するおそれがある。さらに、バナジウム含有酸化物を含む第１酸化物層１８は、アモルファス構造を有することが好ましい。第１酸化物層１８が多結晶構造を有すると、結晶粒界を介して酸素が透過して酸素バリア機能が低下するおそれがあるのに対し、一様なアモルファス構造は酸素バリア機能に優れる。
（第２の実施形態）
第２の実施形態の半導体装置について、図１３を参照して説明する。図１３は第２の実施形態の半導体装置としてのトランジスタ１１を示している。トランジスタ１１は、第１の実施形態のトランジスタ１１と同様に、縦型トランジスタであって、ゲート電極がチャネル層を囲んで設けられているＳＧＴであり、基本的な構成は第１の実施形態のトランジスタ１１と同様である。第２の実施形態のトランジスタ１１の第１の実施形態のトランジスタ１１との違いは、第１酸化物層１８と金属配線層１９との間にバリア層として窒化物層２１が配置されている点であり、これ以外は第１の実施形態と同様である。
バリア層２１は、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）、および窒化タンタル（ＴａＮ）から選ばれる少なくとも１つを含む窒化物層であり、Ｗ等からなる金属配線層１９の構成材料が第１酸化物層１８や酸化物導電体層１７に拡散することを抑制するものである。このようなバリア層２１を適用する場合、図１４に示すように、バリア層２１と金属配線層１９との間に第２酸化物層２２を配置してもよい。第２酸化物層２２には、第１酸化物層１８と同様に、バナジウム含有酸化物を用いることができる。具体的には、前述した式（３）で表される組成を有するバナジウム含有酸化物を用いることができる。その際、式（３）におけるａの値は０≦ａ＜０．５であってもよいし、０＜ａ＜０．５であってもよい。
（第３の実施形態）
図１５は、第３の実施形態の半導体記憶装置を示している。図１５に示す半導体記憶装置は、複数のメモリセルアレイを有する。図１５はメモリセルアレイの回路構成例を説明するための回路図である。図１５に示す半導体記憶装置は、複数のメモリセルＭＣと、複数のワード線ＷＬ（ワード線ＷＬｎ、ワード線ＷＬｎ＋１、ワード線ＷＬｎ＋２、ｎは整数）と、複数のビット線ＢＬ（ビット線ＢＬｍ、ビット線ＢＬｍ＋１、ビット線ＢＬｍ＋２、ｍは整数）とを具備している。
複数のメモリセルＭＣは、行列方向に配列され、メモリセルアレイを構成する。それぞれのメモリセルＭＣは、電界効果トランジスタ（ＦＥＴ）であるメモリトランジスタＭＴＲと、メモリキャパシタＭＣＰとを備える。メモリトランジスタＭＴＲは、第１の実施形態又は第２の実施形態によるトランジスタ１１を具備している。メモリトランジスタＭＴＲのゲートは対応するワード線ＷＬに接続され、ソース又はドレインの一方は対応するビット線ＢＬに接続される。メモリキャパシタＭＣＰの一方の電極はメモリトランジスタＭＴＲのソース又はドレインの他方に接続され、他方の電極は図示しないが特定の電位を供給する電源線に接続される。メモリセルＭＣは、ワード線ＷＬによるメモリトランジスタＭＴＲのスイッチングによりビット線ＢＬからメモリキャパシタＭＣＰに電荷を蓄積してデータを保持する。複数のメモリセルＭＣの数は、図１５に示す数に限定されない。
メモリキャパシタＭＣＰは、いわゆるピラー型キャパシタ、シリンダー型キャパシタ等の３次元キャパシタであって、図示していないが、セル電極と絶縁膜と第１プレート電極と第２プレート電極とを有する。セル電極はメモリキャパシタＭＣＰの第１電極として機能する。絶縁膜はメモリキャパシタＭＣＰの誘電体層として機能し、セル電極と第１プレート電極との間に設けられる。第１プレート電極はメモリキャパシタＭＣＰの第２電極として機能し、セル電極に対向して設けられる。第２プレート電極は、第１プレート電極に接続される。３次元キャパシタによりメモリセルの面積を小さくできる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１…トランジスタ、１２…基板、１３…第１電極、１４…絶縁膜、１５…酸化物半導体層、１６…第２電極、１７…第３電極、１８…第１酸化物層、１９…金属配線層、２１…窒化物層、２２…第２酸化物層、ＭＣ…メモリセル、ＭＴＲ…メモリトランジスタ、ＭＣＰ…メモリキャパシタ。

Claims (13)

  1. 酸化物半導体層と、
    前記酸化物半導体層上に設けられた酸化物導電体層と、
    前記酸化物導電体層上に設けられ、バナジウム酸化物を含む第１酸化物層と、
    前記第１酸化物層上に設けられた金属配線層と
    を具備する半導体装置。
  2. 前記第１酸化物層は、
    一般式：ＶＯｘ
    （式中、ｘは０＜ｘ≦３．５を満足する数である。）
    で表される組成を有するバナジウム酸化物を含む、請求項１に記載の半導体装置。
  3. 前記バナジウム酸化物は、１≦ｘ≦２．５を満足する組成を有する、請求項２に記載の半導体装置。
  4. 前記第１酸化物層は、さらにＨｆ、Ｚｒ、Ｃｅ、Ｔａ、Ｓｃ、Ｙ、Ｅｒ、Ｔｉ、Ｎｂ、Ｄｙ、Ｓｍ、Ｓｉ、Ｇｄ、Ｐｒ、Ｌａ、Ｗ、Ａｌ、Ｅｕ、及びＭｏからなる群より選ばれる少なくとも１つの元素を含む、請求項１に記載の半導体装置。
  5. 前記第１酸化物層は、
    一般式：Ｖ１－ａＭａＯｙ
    （式中、ＭはＨｆ、Ｚｒ、Ｃｅ、Ｔａ、Ｓｃ、Ｙ、Ｅｒ、Ｔｉ、Ｎｂ、Ｄｙ、Ｓｍ、Ｓｉ、Ｇｄ、Ｐｒ、Ｌａ、Ｗ、Ａｌ、Ｅｕ、及びＭｏからなる群より選ばれる少なくとも１つの元素、ａは０≦ａ＜０．５を満足する数、ｙは０＜ｙ≦３．５を満足する数である。）
    で表される組成を有するバナジウム含有酸化物を含む、請求項１に記載の半導体装置。
  6. 前記バナジウム含有酸化物は、０＜ａ＜０．５を満足する組成を有する、請求項５に記載の半導体装置。
  7. 前記バナジウム含有酸化物は、１≦ｙ≦２．５を満足する組成を有する、請求項５に記載の半導体装置。
  8. 前記第１酸化物層は、０．３ｎｍ以上５ｎｍ以下の厚さを有する、請求項１に記載の半導体装置。
  9. 前記第１酸化物層は、アモルファス構造を有する、請求項１に記載の半導体装置。
  10. さらに、前記第１酸化物層と前記金属配線層との間に配置され、窒化チタン、窒化タングステン、および窒化タンタルから選ばれる少なくとも１つを含む窒化物層を具備する、請求項１に記載の半導体装置。
  11. さらに、前記窒化物層と前記金属配線層との間に配置され、バナジウム酸化物を含む第２酸化物層を具備する、請求項１０に記載の半導体装置。
  12. 前記酸化物半導体層は、第１方向に延伸していると共に、前記第１方向における第１端部と該第１端部とは反対側の第２端部とを有し、
    前記酸化物半導体層の前記第１方向に延伸する外周面に沿って、絶縁膜を介して設けられた第１電極と、
    前記酸化物半導体層の前記第１端部と電気的に接続するように設けられた第２電極と、
    前記酸化物半導体層の前記第２端部と電気的に接続するように設けられ、前記酸化物導電体層を含む第３電極とを具備する、請求項１に記載の半導体装置。
  13. 請求項１２に記載の半導体装置と、
    前記半導体装置の前記第２電極又は前記第３電極と電気的に接続されたキャパシタと
    を具備する半導体記憶装置。
JP2022099458A 2022-06-21 2022-06-21 半導体装置及び半導体記憶装置 Pending JP2024000648A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022099458A JP2024000648A (ja) 2022-06-21 2022-06-21 半導体装置及び半導体記憶装置
US18/177,751 US20230411530A1 (en) 2022-06-21 2023-03-02 Semiconductor device and semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022099458A JP2024000648A (ja) 2022-06-21 2022-06-21 半導体装置及び半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2024000648A true JP2024000648A (ja) 2024-01-09

Family

ID=89169491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022099458A Pending JP2024000648A (ja) 2022-06-21 2022-06-21 半導体装置及び半導体記憶装置

Country Status (2)

Country Link
US (1) US20230411530A1 (ja)
JP (1) JP2024000648A (ja)

Also Published As

Publication number Publication date
US20230411530A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
KR102561137B1 (ko) 단방향 플레이트-라인 및 비트-라인 및 필러 커패시터를 갖는 고-밀도 저전압 nvm
US9761798B2 (en) Storage device
JP5951442B2 (ja) 半導体装置
US8513773B2 (en) Capacitor and semiconductor device including dielectric and N-type semiconductor
US20150171324A1 (en) Method of manufacturing variable resistance nonvolatile memory device, and variable resistance nonvolatile memory device
TWI758052B (zh) 半導體裝置
JP5636092B2 (ja) 不揮発性記憶素子およびその製造方法
US20150333258A1 (en) Non-volatile memory device comprising a ferroelectric film and a paraelectric film.
JP2022049604A (ja) 半導体装置及び半導体記憶装置
KR20210093934A (ko) 이차 전지의 이상 검출 장치 및 반도체 장치
US11527538B2 (en) Method for fabricating a semiconductor device with array region and peripheral region
KR102681791B1 (ko) 반도체 장치 및 이의 제조 방법
JP2024000648A (ja) 半導体装置及び半導体記憶装置
KR20210106470A (ko) 단극성 트랜지스터를 사용하여 구성된 논리 회로, 및 반도체 장치
US10840445B2 (en) Memory device
KR20210077716A (ko) 단극성 레벨 시프트 회로 및 반도체 장치
KR20210075106A (ko) 음원 분리 장치, 반도체 장치, 및 전자 기기
US20170062621A1 (en) Non-volatile semiconductor memory device
US11785782B1 (en) Embedded memory with encapsulation layer adjacent to a memory stack
JP2023175508A (ja) 半導体装置及び半導体記憶装置
KR20200045180A (ko) 비휘발성 메모리 소자 및 그 제조 방법
TW202401757A (zh) 半導體裝置及半導體記憶裝置
KR20240035239A (ko) 집적회로 소자
KR20160141408A (ko) 질화 금속 전극을 포함하는 반도체 소자