TWI758052B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI758052B
TWI758052B TW110100279A TW110100279A TWI758052B TW I758052 B TWI758052 B TW I758052B TW 110100279 A TW110100279 A TW 110100279A TW 110100279 A TW110100279 A TW 110100279A TW I758052 B TWI758052 B TW I758052B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor layer
electrode
oxide
region
Prior art date
Application number
TW110100279A
Other languages
English (en)
Other versions
TW202209686A (zh
Inventor
河合宏樹
片岡淳司
池田圭司
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202209686A publication Critical patent/TW202209686A/zh
Application granted granted Critical
Publication of TWI758052B publication Critical patent/TWI758052B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/036—Making the capacitor or connections thereto the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

實施方式之半導體裝置1具備氧化物半導體層5。氧化物半導體層5具備金屬氧化物，該金屬氧化物包含選自由銦及錫所組成之群中之至少1個第1金屬元素、及選自由鋅、鎵、鋁、鎢、及矽所組成之群中之至少1個第2金屬元素。氧化物半導體層5具備第1區域，該第1區域含有相對於金屬氧化物為1原子%以上且小於8原子%之範圍內之選自由氟及氯所組成之群中之至少1個陰離子元素。

Description

半導體裝置
本發明之實施方式係關於一種半導體裝置。
通道區域使用氧化物半導體之氧化物半導體電晶體具有通道洩漏電流較小之特性。此種氧化物半導體電晶體例如使用包含銦(In)、錫(Sn)、鋅(Zn)、鎵(Ga)等金屬元素之1種或2種以上之金屬氧化物。此種例如具有非晶結構之金屬氧化物存在如下情況：具有帶隙較大、遷移率較高之特徵，相反，作為半導體之特性受損。
一實施方式提供一種可提高氧化物半導體之特性之半導體裝置。
實施方式之半導體裝置係具備氧化物半導體層之半導體裝置，上述氧化物半導體層具備金屬氧化物，該金屬氧化物包含選自由銦及錫所組成之群中之至少1個第1金屬元素、及選自由鋅、鎵、鋁、鎢、及矽所組成之群中之至少1個第2金屬元素，上述氧化物半導體層具備第1區域，該第1區域含有相對於上述金屬氧化物為1原子%以上且小於8原子%之範圍內之選自由氟及氯所組成之群中之至少1個陰離子元素。
根據上述構成，能夠提供一種可提高氧化物半導體之特性之半導體裝置。
以下，參照圖式對實施方式之半導體裝置進行說明。於各實施方式中，有時對實質上相同之構成部位標註相同之符號，而將其說明一部分省略。圖式係模式性之圖，有時厚度與平面尺寸之關係、各部之厚度之比率等與實物不同。
(第1實施方式) 圖1示出作為第1實施方式之半導體裝置之薄膜電晶體(Thin Film Transistor：TFT)1。薄膜電晶體1係具有氧化物半導體層作為成為通道之形成區域之通道層之底閘極型之氧化物半導體電晶體。圖1所示之電晶體1具備基板2、作為第1電極之閘極電極3、閘極絕緣膜4、作為通道層之氧化物半導體層5、作為第2電極之源極電極6、及作為第3電極之汲極電極7。再者，實施方式之半導體裝置並不限定於具有氧化物半導體層作為通道層之電晶體，能夠應用於具備具有各種功能之氧化物半導體層之半導體裝置。
圖1所示之半導體裝置1中，閘極電極3於半導體基板等基板2上沿作為基板2之面方向之第1方向延伸而設置。閘極絕緣膜4以覆蓋閘極電極3之方式設置於基板2上。作為通道層之氧化物半導體層5介隔閘極絕緣膜4沿第1方向延伸而設置於閘極電極3上。氧化物半導體層5之一部分以介隔閘極絕緣膜4而與閘極電極3對向(例如積層)之方式配置。源極電極6以電性地連接之方式設置於氧化物半導體層5之第1方向之一端(第1端部)側，汲極電極7以電性地連接之方式設置於第1方向之另一端(第2端部)側。
閘極電極3包含金屬、金屬化合物、導電性氧化物、半導體等。閘極電極3例如可包含選自鎢(W)、鉬(Mo)、銅(Cu)、鉭(Ta)、鋁(Al)等中之至少1個元素。閘極電極3亦可包含以鋁為主成分之鋁合金。閘極電極3亦可包含氮化鈦(TiN)或氮化鉭(TaN)等。閘極絕緣膜4包含矽氧化物(SiO)或矽氮化物(SiN)等。源極電極6及汲極電極7使用與閘極電極3相同之材料。
氧化物半導體層5具備金屬氧化物，該金屬氧化物包含選自由銦(In)及錫(Sn)所組成之群中之至少1個第1金屬元素(以下，亦有時稱為M1元素)、及選自由鋅(Zn)、鎵(Ga)、鋁(Al)、鎢(W)、及矽(Si)所組成之群中之至少1個第2金屬元素(以下，亦有時稱為M2元素)。作為構成氧化物半導體層5之金屬氧化物，可列舉使選自由In氧化物、Sn氧化物、及InSn氧化物所組成之群中之1個氧化物含有選自由Zn、Ga、Al、W、及Si所組成之群中之至少1個第2金屬元素(M2元素)所成之金屬氧化物(M1-M2-O)。
作為包含M2元素之In氧化物之具體例，可列舉InZnGaAlWSiO、InZnGaAlWSiO、InGaAlWSiO、InZnAlWSiO、InZnGaWSiO、InZnGaAlWO、InZnGaAlSiO、InAlWSiO、InGaWSiO、InGaAlWO、InGaAlSiO、InZnWSiO、InZnAlWO、InZnAlSiO、InZnGaWO、InZnGaSiO、InZnGaAlO、InWSiO、InAlWO、InAlSiO、InGaWO、InGaSiO、InGaAlO、InZnWO、InZnSiO、InZnAlO、InZnGaO、InZnO、InGaO、InAlO、InSiO、InWO。
作為包含M2元素之Sn氧化物之具體例，可列舉SnZnGaAlWSiO、SnZnGaAlWSiO、SnGaAlWSiO、SnZnAlWSiO、SnZnGaWSiO、SnZnGaAlWO、SnZnGaAlSiO、SnAlWSiO、SnGaWSiO、SnGaAlWO、SnGaAlSiO、SnZnWSiO、SnZnAlWO、SnZnAlSiO、SnZnGaWO、SnZnGaSiO、SnZnGaAlO、SnWSiO、SnAlWO、SnAlSiO、SnGaWO、SnGaSiO、SnGaAlO、SnZnWO、SnZnSiO、SnZnAlO、SnZnGaO、SnZnO、SnGaO、SnAlO、SnSiO、SnWO。
作為包含M2元素之InSn氧化物之具體例，可列舉InSnZnGaAlWSiO、InSnZnGaAlWSiO、InSnGaAlWSiO、InSnZnAlWSiO、InSnZnGaWSiO、InSnZnGaAlWO、InSnZnGaAlSiO、InSnAlWSiO、InSnGaWSiO、InSnGaAlWO、InSnGaAlSiO、InSnZnWSiO、InSnZnAlWO、InSnZnAlSiO、InSnZnGaWO、InSnZnGaSiO、InSnZnGaAlO、InSnWSiO、InSnAlWO、InSnAlSiO、InSnGaWO、InSnGaSiO、InSnGaAlO、InSnZnWO、InSnZnSiO、InSnZnAlO、InSnZnGaO、InSnZnO、InSnGaO、InSnAlO、InSnSiO、InSnWO。
選自由In氧化物、Sn氧化物、及InSn氧化物所組成之群中之1個金屬氧化物(M1氧化物)作為遷移率較高之氧化物半導體為人所知。該等金屬氧化物較佳為具有非晶結構。藉由構成氧化物半導體層5之金屬氧化物具有非晶結構，能夠抑制氧化物半導體層5之特性之不均。實施方式之半導體裝置1中，為了提高上述金屬氧化物(M1氧化物)之特性，使M1氧化物含有選自由Zn、Ga、Al、W、及Si所組成之群中之至少1個M2元素。實施方式之半導體裝置1中，將此種金屬氧化物(M1-M2-O)應用於氧化物半導體層5。
上述M2元素中，Zn具有促進作為非晶之穩定性之效果。又，Ga、Al、W、Si等由於與氧之鍵結力較強，故而有助於提高M1氧化物之耐熱性。關於M1氧化物之耐熱性，要求抑制藉由半導體裝置1之製造工序中之熱處理等而將M1氧化物還原後金屬化。M1-M2-O中之M1元素及M2之含有比率能夠根據氧化物半導體層5所要求之特性來適當選擇。例如，M1-M2-O中之M1元素之含量能夠設為10原子%以上40原子%以下，又M2元素之含量能夠設為1原子%以上30原子%以下。
但是，僅將Ga、Al、W、及Si添加至M1氧化物中，無法充分提高M1氧化物之耐熱性。該方面於對M1氧化物添加Zn而成之氧化物中亦相同。因此，實施方式之半導體裝置1中，使包含第1金屬元素(M1元素)與第2金屬元素(M2元素)之金屬氧化物(M1-M2-O)含有選自由氟(F)及氯(Cl)所組成之群中之至少1個陰離子元素(以下，有時亦稱為A元素)。陰離子元素(A元素)亦可於包含M1-M2-O之氧化物半導體層5整體中含有，如下所述，亦可僅於氧化物半導體層5之一部分之區域中含有。氧化物半導體層5只要具有使M1-M2-O含有A元素之區域即可。
氟(F)或氯(Cl)與作為陽離子之M1元素或M2元素之鍵結力較氧(O)強。即，F或Cl之陰離子由於與M1或M2之陽離子牢固地鍵結，故而能夠提高M1-M2-O之耐熱性。圖2中，作為鹵素元素即F及Cl與陽離子之鍵結力之指標，將作為M1元素及M2元素之代表例之Ga、In、及Zn之氟化物(F化物)及氯化物(Cl化物)之生成焓(Δ fH)與Ga、In、及Zn之氧化物之生成焓(Δ fH)對比表示。圖2中作為參考元素對鹵素元素即溴(Br)及碘(I)，將Ga、In、及Zn之溴化物(Br化物)及碘化物(I化物)之生成焓(Δ fH)一起表示。
如圖2所示，Ga、In、及Zn之氟化物(F化物)或氯化物(Cl化物)之生成焓較Ga、In、及Zn之氧化物之生成焓絕對值大。根據該情況可知，Ga、In、及Zn等氟化物較Ga、In、及Zn等氧化物穩定。因此，藉由使構成氧化物半導體層5之M1-M2-O含有適量之A元素(F、Cl)，能夠提高氧化物半導體層5之耐熱性，且抑制由熱處理時之還原所致之金屬化。關於該方面，Ga、In、及Zn之溴化物(Br化物)或碘化物(I化物)之生成焓較Ga、In、及Zn之氧化物之生成焓絕對值小。因此，即便含有Br或I作為鹵素元素，亦無法提高氧化物半導體層5之耐熱性。
關於上述F、Cl、Br、I之鹵素元素，自成為氧化力之指標之標準電極電位之觀點，預測F或Cl之金屬化合物穩定，相對於此Br或I之金屬化合物不穩定。圖3示出F、Cl、O、Br、I之半反應式與基於該等半反應式之標準電極電位(V vs SHE)。如圖3所示，F及Cl之標準電極電位較O之標準電極電位大，相對於此，Br及I之標準電極電位較O之標準電極電位小。標準電極電位成為F＞Cl＞O＞Br＞I之順序，F及Cl之氧化力較強，Br及I之氧化力較弱。因此，可知F及Cl之金屬化合物穩定，能夠提高氧化物半導體層5之耐熱性。另一方面，可知Br及I之金屬化合物不穩定，不利於提高氧化物半導體層5之耐熱性。
F及Cl相對於上述M1-M2-O之含量較佳為設為適量之範圍。即，若F及Cl相對於M1-M2-O之含量過少，則無法充分獲得利用F及Cl提高耐熱性之效果。另一方面，若F及Cl相對於M1-M2-O之含量過多，則容易形成成為電子阱之金屬-金屬鍵，而載體電子容易失去活性。因此，氧化物半導體之遷移率降低，導通電流容易降低。即，氧化物半導體之特性降低。考慮該等方面，F及Cl之至少1個A元素之含量較佳設為相對於M1-M2-O為1原子%以上且小於8原子%之範圍，進而較佳為小於7原子%之範圍。藉由含有此種範圍之A元素，能夠維持氧化物半導體之較高之遷移率且提高耐熱性。
基於以上方面，將調查圖1所示之底閘極型之氧化物半導體電晶體(TFT)之汲極電流(Id)相對於閘極電壓(Vg)之關係(Vg-Id特性)之結果示於圖4及圖5。圖4中，針對TFT1，分別示出以380℃於組成氣體中退火時之Vg-Id特性及以400℃於組成氣體中退火時之Vg-Id特性，上述TFT1係應用InGaZnO作為成為基底之氧化物，且將於其中含有2.5原子%之F而成之非晶氧化物(A)及含有5原子%之F而成之非晶氧化物(B)用作氧化物半導體層5。圖5中，針對TFT1，分別示出以380℃於組成氣體中退火時之Vg-Id特性及以400℃於組成氣體中退火時之Vg-Id特性，上述TFT1應用InGaZnO作為成為基底之氧化物，將其中未添加F之非晶氧化物(A)、含有0.5原子%之F而成之非晶氧化物(B)、及含有10原子%之F而成之非晶氧化物(C)用作氧化物半導體層5。
如圖4所示，將含有2.5原子%之F而成之非晶氧化物(圖4(A))與含有5原子%之F而成之非晶氧化物(圖4(B))用作氧化物半導體層5之TFT1均於以400℃退火時獲得與以380℃退火時相同之Vg-Id特性。即，於以400℃退火之情形時，TFT1之導通電流得到維持。因此，只要F濃度為2.5原子%或5原子%，則能夠維持氧化物半導體層5之高遷移率，且提高耐熱性。如圖5(C)所示，確認到若F濃度成為10原子%以上，則TFT1之導通電流降低，氧化物半導體層5之遷移率降低。置換O之F及Cl作為供體雜質起作用，每置換1個原子產生1個載體電子。預測金屬-金屬鍵於載體電子濃度為4.7×10 21cm -3以上時容易產生，此時F及Cl之原子濃度約為7原子%。因此，只要F濃度為小於8原子%之範圍，則可期待與F濃度為5原子%之情形時同等之效果。
另一方面，如圖5所示，將含有0.5原子%之F而成之非晶氧化物(B)用作氧化物半導體層5之TFT1於以380℃退火時獲得良好之Vg-Id特性，相對於此，於以400℃退火時無法獲得導通-斷開(ON-OFF)特性。認為其原因在於，氧化物半導體層5藉由熱處理還原後金屬化，失去半導體特性。針對此種方面，若使用F濃度為1原子%之氧化物半導體層5，則可期待與F濃度為2.5原子%之氧化物半導體層5同等之效果。該等情況由於上述F與Cl之特性之類似性，於使M1-M2-O含有Cl來代替F之情形時亦能夠同樣地獲得。因此，A元素相對於構成氧化物半導體層5之M1-M2-O之含量較佳為設為1原子%以上且小於8原子%。再者，於使用F及Cl這2個元素作為A元素之情形時，較佳為以該等元素之合計量成為1原子%以上且小於8原子%之範圍之方式調整組成。
將包含M1元素與M2元素之金屬氧化物(M1-M2-O)之O之一部分用A元素置換而成之金屬氧化物較佳為滿足下述所示之組成。即，於將O之一部分用A元素置換而成之M1-M2-O設為組成式：M 2 iM 3 jM 4 kM 6 l(O, F, Cl) n)…(1)(式中，M 2表示Zn，M 3表示In、Ga、及Al，M 4表示Sn及Si，M 6表示W，i表示M 2之原子比，j表示M 3之原子比，k表示M 4之原子比，l表示M 6之原子比，n表示(O, F, Cl)之原子比)時，較佳為將O之一部分用A元素置換而成之M1-M2-O具有滿足(2i＋3j＋4k＋6l)/2×0.95＜n＜(2i＋3j＋4k＋6l)/2×1.05…(2)之關係之組成。藉此，能夠穩定地獲得作為氧化物半導體之特性。此處，O、F、及Cl為陰離子，O為-2價，F及Cl為-1價，但是設想將O之一部分用F及Cl置換，F及Cl作為-2價來計算。
如上所述，根據將含有A元素之M1-M2-O，尤其以1原子%以上且小於8原子%之範圍內含有A元素之M1-M2-O應用於氧化物半導體層5之TFT1，能夠維持M1-M2-O本來具有之遷移率之高度、及基於其之較高之導通電流或較低之洩漏電流，而且能夠提高對於在製造工序中實施之熱處理之耐熱性，例如對於在通常之半導體裝置之製造工序中實施之400℃之熱處理之耐熱性。因此，能夠維持基於高遷移率之導通電流，並且獲得較低之洩漏電流，而且提高耐熱性。根據該等情況，能夠提供提高特性及其穩定性或再現性之氧化物半導體電晶體1等半導體裝置。
於第1實施方式之氧化物半導體電晶體1中，氧化物半導體層5所要求之耐熱性及藉由其獲得之抑制金屬化之效果有時根據氧化物半導體層5之部位而不同。例如，如圖6所示，由於氧化物半導體層5中之位於閘極電極3之正上方之第1區域R1係可直接期待作為通道區域之功能之區域，故而要求阻止由熱處理所致之金屬化且作為高遷移率之半導體發揮功能。另一方面，氧化物半導體層5中之與源極電極6相接之第2區域R2及與汲極電極7相接之第3區域R3有時要求降低與源極電極6或汲極電極7之接觸電阻(肖特基電阻)，提高與源極電極6或汲極電極7之電性地連接特性。
如上所述，有時根據氧化物半導體層5之區域(例如，區域R1、區域R2、及區域R3)要求之特性不同。針對此種方面，氧化物半導體層5中之位於閘極電極3之正上方之第1區域R1較佳為包括含有A元素之M1-M2-O，尤其以1原子%以上且小於8原子%之範圍內含有A元素之M1-M2-O。另一方面，於氧化物半導體層5中之與源極電極6相接之第2區域R2或與汲極電極7相接之第3區域R3中，為了降低與源極電極6或汲極電極7之接觸電阻，較佳為促進由熱處理所致之金屬化。因此，第2區域R2及第3區域R3較佳為包括不含有A元素之M1-M2-O，例如使A元素之含量小於1原子%之M1-M2-O。藉此，於氧化物半導體層5之第2區域R2及第3區域R3中，由熱處理所致之金屬化得到促進，故而能夠降低與源極電極6或汲極電極7之接觸電阻。根據該等情況，能夠提供進一步提高特性之氧化物半導體電晶體1等半導體裝置。
(第2實施方式) 圖7示出作為第2實施方式之半導體裝置之電晶體11。電晶體11係垂直型電晶體，且係閘極電極包圍通道層而設置之所謂環繞閘極電晶體(Surrounding Gate Transistor，SGT)。圖7所示之電晶體11具備基板12、作為第1電極之閘極電極13、閘極絕緣膜14、作為通道層之氧化物半導體層15、作為第2電極之源極電極16、及作為第3電極之汲極電極17。
圖7所示之電晶體11中，於半導體基板等基板12上設置有源極電極16。於源極電極16上，設置有沿與基板12之表面交叉之第1方向延伸之氧化物半導體層15。氧化物半導體層15具有圓筒形狀，該圓筒形狀具有底部，且形成氧化物半導體層15之圓筒之底部與源極電極16相接。氧化物半導體層15中之圓筒之底部成為與源極電極16電接觸之部分。絕緣膜14沿著圓筒形狀之氧化物半導體層15之外周面而設置。閘極電極13沿著圓筒形狀之氧化物半導體層15之外周面介隔絕緣膜14而設置。汲極電極17以和與圓筒形狀之氧化物半導體層15之底部相反側之端部電性地連接之方式設置。
閘極電極13、源極電極16、汲極電極17、及絕緣膜14包含與第1實施方式相同之材料。於圓筒形狀之氧化物半導體層15之內部，填充有氧化矽等絕緣膜18。再者，亦可代替圓筒形狀之氧化物半導體層15，而應用至內部為止包括氧化物半導體之圓柱形狀之氧化物半導體層15。於該結構中，未填充氧化矽等絕緣膜18。氧化物半導體層15只要以於源極電極16與汲極電極17之間沿第1方向，即電晶體11之上下方向(製造各部時之厚度方向)延伸之方式設置即可，藉此構成垂直型電晶體。
第2實施方式之電晶體11中之氧化物半導體層15與第1實施方式相同地，具備金屬氧化物(M1-M2-O)，該金屬氧化物(M1-M2-O)包含選自由In及Sn所組成之群中之至少1個第1金屬元素(M1元素)、與選自由Zn、Ga、Al、W、及Si所組成之群中之至少1個第2金屬元素(M2元素)，且進而具有相對於金屬氧化物含有選自由F及Cl所組成之群中之至少1個陰離子元素(A元素)之區域(第1區域)。含有A元素之第1區域可形成於氧化物半導體層15之整體，如下文詳細敍述，亦可僅形成於氧化物半導體層15之一部分。
與第1實施方式相同地，根據應用有包括含有A元素之M1-M2-O且具備第1區域之氧化物半導體層15之電晶體11，能夠維持M1-M2-O本來具有之遷移率之高度、及基於其之較高之導通電流或較低之洩漏電流，而且能夠提高對於在製造工序中實施之熱處理等之耐熱性，例如對於在通常之半導體裝置之製造工序中實施之400℃之熱處理之耐熱性。因此，能夠維持基於高遷移率之導通電流，並且獲得較低之洩漏電流，而且提高耐熱性。根據該等情況，能夠提供提高特性及且穩定性或再現性之氧化物半導體電晶體11等半導體裝置。
第2實施方式之氧化物半導體層15中之第1區域與第1實施方式相同地，較佳為以1原子%以上且小於8原子%之範圍內含有A元素。第1區域以外之第2區域及第3區域與第1實施方式相同地，較佳為A元素之含量小於1原子%。又，包括含有A元素之M1-M2-O之金屬氧化物半導體與第1實施方式相同地，於將其組成用式(1)表示時，較佳為具有滿足式(2)之組成。關於氧化物半導體層15之其他構成，亦與第1實施方式相同。第2實施方式除了電晶體與結構與第1實施方式不同以外，各部之構成材料等相同，且表示與第1實施方式相同之效果。
如圖8所示，第2實施方式之電晶體11可具備具有第1區域R1、第2區域R2、及第3區域R3之氧化物半導體層15。例如，由於氧化物半導體層15中之與閘極電極13對向之第1區域R1係期待作為通道區域之功能之區域，故而要求阻止由熱處理所致之金屬化且作為高遷移率之半導體發揮功能。因此，氧化物半導體層5中之第1區域R1較佳為包括含有A元素之M1-M2-O，尤其以1原子%以上且小於8原子%之範圍內含有A元素之M1-M2-O。
另一方面，氧化物半導體層15中之與源極電極16相接之第2區域R2或與汲極電極17相接之第3區域R3被要求降低與源極電極16或汲極電極17之接觸電阻(肖特基電阻)且提高電性地連接特性。因此，為了降低與源極電極16或汲極電極17之接觸電阻，氧化物半導體層15中之第2及第3區域R2、R3較佳為包括A元素之含量小於1原子%之M1-M2-O，以促進由熱處理所致之金屬化。藉此，氧化物半導體層15之第2及第3區域R2、R3由於促進由熱處理所致之金屬化，故而能夠降低與源極電極16或汲極電極17之接觸電阻。根據該等情況，能夠提供更進一步提高特性之氧化物半導體電晶體11等半導體裝置。
圖8所示之電晶體11例如可藉由應用圖9所示之第1製造工序、圖10所示之第2製造工序、圖11所示之第3製造工序、圖12所示之第4製造工序來獲得。再者，如下述製造工序之例子所示，氧化物半導體層15之第2區域R2及第3區域R3分別可設定於與源極電極16相接之區域R2及與汲極電極17相接之區域R3，亦可僅設定第2區域R2及第3區域R3之任一個區域。又，作為圖8所示之電晶體11之變化例，如上所述，亦可代替圓筒形狀之氧化物半導體層15，而應用至內部為止包括氧化物半導體之圓柱形狀之氧化物半導體層15。於該結構中，未填充氧化矽等絕緣膜18。
參照圖9對圖8所示之電晶體11之第1製造工序進行說明。圖9所示之第1製造工序係於與源極電極16相接之區域R2及與汲極電極17相接之區域R3之兩個區域設定使A元素之含量小於1原子%之區域之製造方法。首先，如圖9(A)所示，應用與以往之垂直型電晶體相同之工序，於基板12上形成源極電極16、閘極電極13、及閘極絕緣膜14。接下來，沿著設置於閘極絕緣膜14之內側之中空部H，形成包括成為氧化物半導體層15之一部分之M1-M2-O之第1氧化物半導體層15A。第1氧化物半導體層15A不包含A元素，有助於形成第2區域R2及第3區域R3。
接下來，如圖9(B)所示，於第1氧化物半導體層15A上形成包括包含A元素之M1-M2-O之第2氧化物半導體層15B。第2氧化物半導體層15B如上所述於規定之範圍內包含A元素。藉由將此種第1氧化物半導體層15A與第2氧化物半導體層15B積層而構成氧化物半導體層15，能夠獲得A元素之含量例如傾斜地變化之氧化物半導體層15。例如，於與閘極電極13對向之第1區域R1中，由於第2氧化物半導體層15B主要發揮功能，故而能夠發揮上述氧化物半導體層15之本來之特性。另一方面，由於在與源極電極16相接之區域R2及與汲極電極17相接之區域3，存在至少第1氧化物半導體層15A之一部分，故而能夠降低與源極電極16或汲極電極17之接觸電阻。
然後，如圖9(C)所示，當向殘存於第2氧化物半導體層15B之內側之中空部H填充絕緣膜18之後，形成汲極電極17，藉此獲得電晶體11。此處，關於填充至殘存於第2氧化物半導體層15B之內側之中空部H中之絕緣膜18，一般來說使用氧化矽膜等。填充至中空部H之絕緣膜18例如亦可應用包含選自F及Cl中之至少1個A元素之氧化矽膜。亦可藉由絕緣膜18應用包含F或Cl之氧化矽膜，使絕緣膜18中所包含之F或Cl擴散至第2氧化物半導體層15B。於第2製造工序中亦相同。
參照圖10對圖8所示之電晶體11之第2製造工序進行說明。圖10所示之第2製造工序係於與源極電極16相接之第2區域R2設定使A元素之含量小於1原子%之區域之製造方法。首先，如圖10(A)所示，與圖9所示之第2製造工序相同地，於基板12上形成源極電極16、閘極電極13、及閘極絕緣膜14。然後，向設置於閘極絕緣膜14之內側之中空部H內，填充包括成為氧化物半導體層15之一部分之M1-M2-O之第1氧化物半導體層15A。第1氧化物半導體層15A不包含A元素，有助於形成第2區域R2。然後，如圖10(B)所示，對第1氧化物半導體層15A進行回蝕。第1氧化物半導體層15A之殘存部之厚度只要於足以形成與源極電極16相接之第2區域R2之範圍內即可，並無特別限定。
接下來，如圖10(C)所示，於包含第1氧化物半導體層15A上之中空部H內，形成包括包含A元素之M1-M2-O之第2氧化物半導體層15B。第2氧化物半導體層15B於如上所述規定之範圍內包含A元素。藉由將此種第1氧化物半導體層15A與第2氧化物半導體層15B積層而構成氧化物半導體層15，能夠以第2氧化物半導體層15B形成與閘極電極13對向之第1區域R1，並且以第1氧化物半導體層15A形成與源極電極16相接之第2區域R2。因此，能夠於第1區域R1發揮氧化物半導體層15之特性，而且降低與源極電極16之接觸電阻。
然後，如圖10(D)所示，當向殘存於第2氧化物半導體層15B之內側之中空部H填充絕緣膜18之後，形成汲極電極17，藉此獲得電晶體11。關於填充至殘存於第2氧化物半導體層15B之內側之中空部H之絕緣膜18，如第1製造工序所示，亦可應用包含選自F及Cl中之至少1個A元素之氧化矽膜。亦可藉由對絕緣膜18應用包含F或Cl之氧化矽膜，使絕緣膜18中所包含之F或Cl擴散至第2氧化物半導體層15B。
參照圖11對圖8所示之電晶體11之第3製造工序進行說明。圖11所示之第3製造工序係於與汲極電極17相接之第3區域R3設定A元素之含量小於1原子%之區域之製造方法。首先，如圖11(A)所示，與圖9所示之第2製造工序相同地，於基板12上形成源極電極16、閘極電極13、及閘極絕緣膜14。然後，向設置於閘極絕緣膜14之內側之中空部H內，填充包括包含A元素之M1-M2-O之第2氧化物半導體層15B。然後，如圖11(B)所示，對第2氧化物半導體層15B進行回蝕。第2氧化物半導體層15B之回蝕之深度只要於足以形成與汲極電極17相接之第3區域R3之範圍內即可，並無特別限定。
接下來，如圖11(C)所示，於對第2氧化物半導體層15B進行回蝕而形成之中空部H內，形成包括不包含A元素之M1-M2-O之第1氧化物半導體層15B。藉由將此種第1氧化物半導體層15A與第2氧化物半導體層15B積層而構成氧化物半導體層15，能夠以第2氧化物半導體層15B形成與閘極電極13相鄰之第1區域R1，並且以第1氧化物半導體層15A形成與汲極電極17相接之第3區域R3。因此，能夠於第1區域R1發揮氧化物半導體層15之特性，而且降低與汲極電極17之接觸電阻。然後，如圖11(D)所示，藉由於氧化物半導體層15上形成汲極電極17，而獲得電晶體11。
參照圖12對圖8所示之電晶體11之第4製造工序進行說明。圖12所示之第4製造工序係將第2製造工序與第3製造工序組合而成之工序。首先，與圖10(B)所示之工序相同地，對填充至中空部H內之第1氧化物半導體層15A進行回蝕(圖12(A))。然後，如圖12(B)所示，向包含第1氧化物半導體層15A上之中空部H內，填充包括包含A元素之M1-M2-O之第2氧化物半導體層15B。
接下來，如圖12(C)所示，對第2氧化物半導體層15B進行回蝕，於藉由回蝕形成之中空部H內，形成包括不包含A元素之M1-M2-O之第3氧化物半導體層15C。藉由將此種第1氧化物半導體層15A、第2氧化物半導體層15B及第3氧化物半導體層15C積層而構成氧化物半導體層15，能夠以第2氧化物半導體層15B形成與閘極電極13相鄰之第1區域R1，並且分別以第1及第3氧化物半導體層15A、15C形成與源極電極16相接之第2區域R2及與汲極電極17相接之第3區域R3。因此，能夠於第1區域R1發揮氧化物半導體層15之特性，而且降低與源極電極16及汲極電極17之接觸電阻。然後，如圖12(D)所示，藉由於氧化物半導體層15上形成汲極電極17，而獲得電晶體11。
再者，於圖11(D)及圖12(D)中，示出氧化物半導體層15形成為圓柱狀之狀態，但亦可於第3及第4製造工序中應用如圖8所示之氧化物半導體層15。藉由沿著中空部H之內面形成氧化物半導體層15，能夠獲得具有如圖8所示之形狀之氧化物半導體層15。於該情形時，只要向形成於氧化物半導體層15之內側之中空部填充絕緣膜18即可。
(第3實施方式) 圖13、圖14、及圖15示出第3實施方式之半導體存儲裝置。該等圖所示之半導體存儲裝置具有複數個記憶胞陣列。圖13係用以說明記憶胞陣列之電路構成例之電路圖。圖13中圖示複數個記憶胞MC、複數條字元線WL(字元線WLn、字元線WLn＋1、字元線WLn＋2，n為整數)、及複數條位元線BL(位元線BLm、位元線BLm＋1、位元線BLm＋2，m為整數)。
複數個記憶胞MC排列於矩陣方向，構成記憶胞陣列。各記憶胞MC具備作為電場效應電晶體(FET)之記憶體電晶體MTR、及記憶體電容器MCP。記憶體電晶體MTR之閘極連接於對應之字元線WL，源極或汲極中之一個連接於對應之位元線BL。記憶體電容器MCP之一個電極連接於記憶體電晶體MTR之源極或汲極中之另一個，另一個電極雖然未圖示但是連接於供給特定電位之電源線。記憶胞MC能夠藉由利用字元線WL之記憶體電晶體MTR之切換自位元線BL對記憶體電容器MCP儲存電荷並保存資料。複數個記憶胞MC之數量並不限定為圖13所示之數量。
參照圖14及圖15對記憶胞MC中之電場效應電晶體MTR與記憶體電容器MCP之結構例說明。於圖14及圖15中，符號30為記憶體電容器MCP，符號51為電場效應電晶體(記憶體電晶體)MTR。圖14係記憶胞MC之立體模式圖，圖15係記憶胞MC之剖面模式圖。電容器30設置於半導體基板之上方及電場效應電晶體51之下方，構成記憶胞MC之記憶體電容器MCP。
電容器30係所謂柱型電容器、圓筒型電容器等三維電容器，如圖14及圖15所示，具有單元電極31、絕緣膜32、板狀電極33、及板狀電極34。單元電極31作為記憶體電容器MCP之第1電極發揮功能。絕緣膜32作為記憶體電容器MCP之介電層發揮功能，且設置於單元電極31與板狀電極33之間。板狀電極33作為記憶體電容器MCP之第2電極發揮功能，且與單元電極31對向而設置。板狀電極34連接於板狀電極33。利用上述三維電容器30能夠使記憶胞MC之面積變小。
如圖14及圖15所示，氧化物導電層41與單元電極31相接而設置。氧化物導電層41例如包含銦-錫-氧化物(ITO)等金屬氧化物。電場效應電晶體51設置於半導體基板之上方及電容器30之上方，且構成記憶胞MC之記憶體電晶體MTR。
如圖14及圖15所示，電場效應電晶體51具有包含金屬氧化物等氧化物半導體之通道層501、及包圍通道層501之閘極絕緣膜502。通道層501之Z軸方向之一端經由氧化物導電層42而連接於配線71，且作為電場效應電晶體51之源極或汲極中之一個發揮功能，另一端連接於氧化物導電層41，且作為電場效應電晶體51之源極或汲極中之另一個發揮功能。此時，氧化物導電層41設置於電容器30之單元電極31與電場效應電晶體51之通道層501之間，且作為電場效應電晶體51之源極電極或汲極電極中之另一個發揮功能。氧化物導電層41由於與電場效應電晶體51之通道層501相同地包含金屬氧化物，故而能夠降低電場效應電晶體51與氧化物導電層41之連接電阻。
通道層501具有與上述第1及第2實施方式中之氧化物半導體層(5、15)相同之構成。閘極絕緣膜502例如包含氧化物或氮氧化物(作為一例，氧化矽)。如圖14及圖15所示，配線61隔著閘極絕緣膜502與通道層501對向而設置，且作為電場效應電晶體51之閘極電極發揮功能。如圖14所示，電場效應電晶體51係閘極電極包圍通道層501而配置之所謂環繞閘極電晶體(Surrounding Gate Transistor，SGT)。藉由SGT能夠使半導體存儲裝置之面積變小。
具有包含氧化物半導體之通道層之電場效應電晶體與設置於半導體基板之電場效應電晶體相比，截止漏電流較低。因此，例如由於能夠將保存於記憶胞MC中之資料長期保存，故而能夠減少更新動作之次數。又，具有包含氧化物半導體之通道層之電場效應電晶體由於能夠以低溫製程形成，故而能夠抑制對電容器30賦予熱應力。
配線61例如包含金屬、金屬化合物或半導體。配線61例如包含選自由鎢(W)、鈦(Ti)、氮化鈦(TiN)、鉬(Mo)、鈷(Co)、及釕(Ru)所組成之群中之至少一種材料。
如圖14及圖15所示，氧化物導電層42與電場效應電晶體51之通道層501相接而設置，且作為電場效應電晶體51之源極電極或汲極電極中之一個發揮功能。氧化物導電層42例如包含銦-錫-氧化物(ITO)等金屬氧化物。氧化物導電層42由於與電場效應電晶體51之通道層501相同地包含金屬氧化物，故而能夠降低電場效應電晶體51與氧化物導電層42之連接電阻。
如圖14及圖15所示，配線71於電場效應電晶體51之上方與氧化物導電層42相接而設置，且經由氧化物導電層42而連接於電場效應電晶體51之通道層501。氧化物導電層42作為電場效應電晶體51之源極電極或汲極電極中之一個發揮功能。
對本發明之幾個實施方式進行了說明，但該等實施方式係作為示例而提出者，並不意圖限定發明之範圍。該等新穎之實施方式能夠以其他各種方式實施，於不脫離發明之主旨之範圍內，能夠進行各種省略、置換、變更。該等實施方式或其變化包含於發明之範圍或主旨中，並且包含於申請專利範圍中所記載之發明及與其均等之範圍中。  相關申請案之引用
本申請案基於2020年08月26日提出申請之在先日本專利申請案第2020-142583號之優先權而主張優先權利益，藉由引用將其全部內容併入本文中。
1:薄膜電晶體 2:基板 3:閘極電極 4:閘極絕緣膜 5:氧化物半導體層 6:源極電極 7:汲極電極 11:電晶體 12:基板 13:閘極電極 14:閘極絕緣膜 15:氧化物半導體層 15A:第1氧化物半導體層 15B:第2氧化物半導體層 15C:第3氧化物半導體層 16:源極電極 17:汲極電極 18:絕緣膜 30:記憶體電容器 31:單元電極 32:絕緣膜 33:板狀電極 34:板狀電極 41:氧化物導電層 42:氧化物導電層 51:電場效應電晶體 61:配線 71:配線 501:通道層 502:閘極絕緣膜 BLm,BLm＋1,BLm＋2:位元線 H:中空部 MC:記憶胞 MCP:記憶體電容器 MTR:記憶體電晶體 R1:第1區域 R2:第2區域 R3:第3區域 WLn,WLn＋1,WLn＋2:字元線
圖1係表示第1實施方式之半導體裝置之剖視圖。  圖2係表示實施方式之半導體裝置之氧化物半導體層中之金屬元素之代表例之鹵化物及氧化物之生成焓之圖。  圖3係表示實施方式之半導體裝置之氧化物半導體層所含有之陰離子元素及氧之標準電極電位之表格。  圖4(A)、(B)係表示第1實施方式之半導體裝置之熱處理後之閘極電壓(Vg)與汲極電流(Id)之關係之圖。  圖5(A)～(C)係表示比較例之半導體裝置之熱處理後之閘極電壓(Vg)與汲極電流(Id)之關係之圖。  圖6係表示第1實施方式之半導體裝置之變化例之剖視圖。  圖7係表示第2實施方式之半導體裝置之剖視圖。  圖8係表示第2實施方式之半導體裝置之變化例之剖視圖。  圖9(A)～(C)係表示第2實施方式之半導體裝置之第1製造工序之剖視圖。  圖10(A)～(D)係表示第2實施方式之半導體裝置之第2製造工序之剖視圖。  圖11(A)～(D)係表示第2實施方式之半導體裝置之第3製造工序之剖視圖。  圖12(A)～(D)係表示第2實施方式之半導體裝置之第4製造工序之剖視圖。  圖13係第3實施方式之半導體存儲裝置之電路圖。  圖14係表示第3實施方式之半導體存儲裝置之記憶胞之立體模式圖。  圖15係表示第3實施方式之半導體存儲裝置之記憶胞之剖面模式圖。
1:薄膜電晶體 2:基板 3:閘極電極 4:閘極絕緣膜 5:氧化物半導體層 6:源極電極 7:汲極電極

Claims (9)

  1. 一種半導體裝置，係具備氧化物半導體層之半導體裝置，且上述氧化物半導體層具備金屬氧化物，該金屬氧化物包含選自由銦及錫所組成之群中之至少1個第1金屬元素、及選自由鋅、鎵、鋁、鎢、及矽所組成之群中之至少1個第2金屬元素，上述氧化物半導體層具備第1區域，該第1區域含有相對於上述金屬氧化物為1原子%以上且小於8原子%之範圍內之選自由氟及氯所組成之群中之至少1個陰離子元素。
  2. 如請求項1之半導體裝置，其中上述氧化物半導體層具有非晶結構。
  3. 如請求項1或2之半導體裝置，其中上述氧化物半導體層具備上述陰離子元素之含量相對於上述金屬氧化物小於1原子%之第2區域。
  4. 如請求項1或2之半導體裝置，其中以組成式：M 2 iM 3 jM 4 kM 6 l(O,F,Cl) n(式中，M 2表示Zn，M 3表示In、Ga、及Al，M 4表示Sn及Si，M 6表示W，i表示M 2之原子比，j表示M 3之原子比，k表示M 4之原子比，l表示M 6之原子比，n表示O、F、及Cl之合計原子比)表示上述第1區域之組成時，上述第1區域具有滿足(2i＋3j＋4k＋6l)/2×0.95＜n＜(2i＋3j＋4k＋6l)/2×1.05之關係之組成。
  5. 如請求項1之半導體裝置，其進而具備：第1電極，其以與上述氧化物半導體層之至少一部分介隔絕緣膜對向之方式配置；以及第2電極及第3電極，其等以與上述氧化物半導體層電性地連接之方式設置。
  6. 如請求項5之半導體裝置，其中上述第1區域以與上述第1電極對向之方式設置，且上述氧化物半導體層具備與上述第2電極電性地連接且上述陰離子元素之含量相對於上述金屬氧化物小於1原子%之第2區域、及與上述第3電極電性地連接且上述陰離子元素之含量相對於上述金屬氧化物小於1原子%之第3區域中之至少一個區域。
  7. 如請求項5或6之半導體裝置，其中上述氧化物半導體層以介隔上述絕緣膜沿第1方向延伸之方式積層於上述第1電極上，上述第2電極與上述氧化物半導體層之上述第1方向之一端側電性地連接而設置，並且上述第3電極與上述氧化物半導體層之上述第1方向之另一端側電性地連接而設置。
  8. 如請求項5或6之半導體裝置，其中上述氧化物半導體層沿第1方向延伸，且具備第1端部及與該第1端部相反側之第2端部，上述第1電極沿著上述氧化物半導體層之外周面介隔上述絕緣膜而設置，上述第2電極以與上述氧化物半導體層之上述第1端部電性地連接之方式設置，上述第3電極以與上述氧化物半導體層之上述第2端部電性地連接之方式設置。
  9. 如請求項5或6之半導體裝置，其進而具備與上述第2電極或上述第3電極電性地連接而設置之電容器。
TW110100279A 2020-08-26 2021-01-05 半導體裝置 TWI758052B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-142583 2020-08-26
JP2020142583A JP2022038209A (ja) 2020-08-26 2020-08-26 半導体装置

Publications (2)

Publication Number Publication Date
TW202209686A TW202209686A (zh) 2022-03-01
TWI758052B true TWI758052B (zh) 2022-03-11

Family

ID=80357371

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110100279A TWI758052B (zh) 2020-08-26 2021-01-05 半導體裝置

Country Status (4)

Country Link
US (1) US11569241B2 (zh)
JP (1) JP2022038209A (zh)
CN (1) CN114122140A (zh)
TW (1) TWI758052B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11322442B2 (en) 2018-01-05 2022-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor with oxide semiconductor and method for manufacturing the semiconductor device
US11374057B2 (en) * 2020-06-23 2022-06-28 Taiwan Semiconductor Manufacturing Company Limited Vertical metal oxide semiconductor channel selector transistor and methods of forming the same
JP2022143580A (ja) 2021-03-17 2022-10-03 キオクシア株式会社 半導体装置及び半導体記憶装置
CN117320439A (zh) * 2022-06-21 2023-12-29 长鑫存储技术有限公司 半导体结构及其制作方法、存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI464874B (zh) * 2009-10-08 2014-12-11 Semiconductor Energy Lab 氧化物半導體層和半導體裝置
TWI605591B (zh) * 2012-08-03 2017-11-11 半導體能源研究所股份有限公司 氧化物半導體疊層膜及半導體裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
KR101847656B1 (ko) 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102341927B1 (ko) 2010-03-05 2021-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9553200B2 (en) 2012-02-29 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10651252B2 (en) 2014-03-26 2020-05-12 International Business Machines Corporation Vertically integrated active matrix backplane
KR20160137843A (ko) * 2015-05-22 2016-12-01 엘지디스플레이 주식회사 고신뢰성 금속 산화물 반도체 물질을 포함하는 박막 트랜지스터 기판

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI464874B (zh) * 2009-10-08 2014-12-11 Semiconductor Energy Lab 氧化物半導體層和半導體裝置
TWI605591B (zh) * 2012-08-03 2017-11-11 半導體能源研究所股份有限公司 氧化物半導體疊層膜及半導體裝置

Also Published As

Publication number Publication date
TW202209686A (zh) 2022-03-01
CN114122140A (zh) 2022-03-01
US20220068925A1 (en) 2022-03-03
JP2022038209A (ja) 2022-03-10
US11569241B2 (en) 2023-01-31

Similar Documents

Publication Publication Date Title
TWI758052B (zh) 半導體裝置
JP7109928B2 (ja) トランジスタ及び半導体記憶装置並びにトランジスタの製造方法
US12021080B2 (en) Semiconductor device and method of manufacturing the same
JP2019169490A (ja) 半導体装置及びその製造方法
US11056486B2 (en) Semiconductor device with multiple threshold voltage and method of fabricating the same
US8513773B2 (en) Capacitor and semiconductor device including dielectric and N-type semiconductor
KR102378427B1 (ko) 커패시터를 포함하는 반도체 소자
US20240113223A1 (en) Semiconductor devices comprising transistors having increased threshold voltage and related methods and systems
EP3855507A1 (en) Field effect transistor including gate insulating layer formed of two-dimensional material
JP2020198343A (ja) 半導体装置及び半導体記憶装置
JP2021125615A (ja) 半導体装置及び半導体記憶装置
US20220384656A1 (en) Oxide semiconductor transistor, method of manufacturing the same, and memory device including oxide semiconductor transistor
KR20150087060A (ko) 접착층을 포함하는 전극 연결 구조체 및 이를 포함하는 전자 소자
US10510898B2 (en) Thin film transistor and manufacturing method therefor
CN112786594B (zh) 半导体结构及其形成方法
US20230238460A1 (en) Transistor
TWI830322B (zh) 半導體裝置及半導體記憶裝置
US20240213370A1 (en) Thin film transistor
US20240006538A1 (en) Semiconductor device and method of forming the same
US20240274665A1 (en) Semiconductor device and method of fabricating the same
US20230088864A1 (en) Semiconductor memory device
JP2024000621A (ja) 半導体装置及び半導体記憶装置
JP2024000648A (ja) 半導体装置及び半導体記憶装置
JP2024044492A (ja) 半導体装置
TW202401757A (zh) 半導體裝置及半導體記憶裝置