KR102378427B1 - 커패시터를 포함하는 반도체 소자 - Google Patents

커패시터를 포함하는 반도체 소자 Download PDF

Info

Publication number
KR102378427B1
KR102378427B1 KR1020170086598A KR20170086598A KR102378427B1 KR 102378427 B1 KR102378427 B1 KR 102378427B1 KR 1020170086598 A KR1020170086598 A KR 1020170086598A KR 20170086598 A KR20170086598 A KR 20170086598A KR 102378427 B1 KR102378427 B1 KR 102378427B1
Authority
KR
South Korea
Prior art keywords
oxide
layer
lattice constant
seed
hafnium oxide
Prior art date
Application number
KR1020170086598A
Other languages
English (en)
Other versions
KR20190006143A (ko
Inventor
문선민
박영림
조규호
임한진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170086598A priority Critical patent/KR102378427B1/ko
Priority to US15/995,049 priority patent/US10892345B2/en
Priority to CN201810705802.0A priority patent/CN109216328B/zh
Publication of KR20190006143A publication Critical patent/KR20190006143A/ko
Priority to US17/035,675 priority patent/US11114541B2/en
Priority to US17/390,864 priority patent/US11621339B2/en
Application granted granted Critical
Publication of KR102378427B1 publication Critical patent/KR102378427B1/ko
Priority to US17/720,198 priority patent/US11764283B2/en

Links

Images

Classifications

    • H01L27/10808—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H01L27/1085—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 소자는 기판 상에 차례로 배치된 하부 전극, 유전 막, 및 상부 전극을 포함하는 커패시터를 포함한다. 상기 유전 막은 정방 결정 구조의 하프늄 산화물을 포함하는 하프늄 산화 막 및 산화 시드 물질을 포함하는 산화 시드 막을 포함하되, 상기 산화 시드 물질은 상기 정방 결정 구조의 하프늄 산화물의 수평 격자 상수 또는 수직 격자 상수 중의 어느 하나와 6% 이하의 격자 불일치를 갖는 격자 상수를 포함한다.

Description

커패시터를 포함하는 반도체 소자{Semiconductor device including capacitor}
본 발명은 커패시터 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 고유전 막을 포함하는 커패시터 및 그 제조 방법에 관한 것이다.
반도체 소자가 고집적화 됨에 따라, 제한된 면적 내에서 충분한 정전 용량(capacitance)을 갖는 커패시터가 요구된다. 커패시터의 정전 용량은 전극의 표면적 및 유전 막의 유전 상수(dielectric constant)에 비례하며, 유전 막의 등가 산화막 두께(Equivalent Oxide Thickness; EOT)에 반비례한다. 이에 따라, 제한된 면적 내에서 커패시터의 정전 용량을 증가시키는 방법으로는, 3차원 구조의 커패시터를 형성하여 전극의 표면 면적을 증가시키거나, 유전 막의 등가 산화막 두께를 감소시키거나, 또는 유전 상수가 높은 물질을 유전 막으로 이용하는 방법이 있다.
본 발명이 해결하고자 하는 일 과제는 정전 용량이 향상된 커패시터를 포함하는 반도체 장치를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 신뢰성이 향상된 커패시터를 포함하는 반도체 장치를 제공하는데 있다.
본 발명의 실시예들에 따른 반도체 소자는 기판 상에 차례로 배치된 하부 전극, 유전 막, 및 상부 전극을 포함하는 커패시터를 포함할 수 있다. 상기 유전 막은: 정방 결정 구조의 하프늄 산화물을 포함하는 하프늄 산화 막; 및 산화 시드 물질을 포함하는 산화 시드 막을 포함할 수 있다. 상기 산화 시드 물질은 상기 정방 결정 구조의 하프늄 산화물의 수평 격자 상수 또는 수직 격자 상수 중의 어느 하나와 6% 이하의 격자 불일치를 갖는 격자 상수를 포함할 수 있다.
본 발명의 실시예들에 따른 반도체 소자는 기판 상에 차례로 배치된 하부 전극, 유전 막, 및 상부 전극을 포함하는 커패시터를 포함할 수 있다. 상기 유전 막은: 정방 결정 구조의 하프늄 산화물을 포함하는 하프늄 산화 막; 및 지르코늄 산화물, 니오븀 산화물, 게르마늄 산화물, 주석 산화물, 몰리브덴 산화물, 또는 티타늄 산화물을 포함하는 산화 시드 막을 포함할 수 있다.
본 발명의 실시예들에 따른 반도체 소자는 하부 전극, 상부 전극, 및 이들 사이에 배치되는 유전 막과 도전성 시드 막을 포함하는 커패시터를 포함할 수 있다. 상기 유전 막은: 산화 시드 막; 및 상기 산화 시드 막과 상기 도전성 시드 막 사이에 배치되는 하프늄 산화 막을 포함할 수 있다. 상기 하프늄 산화 막은 정방 결정 구조의 하프늄 산화물을 포함할 수 있다. 상기 산화 시드 막은 상기 정방 결정 구조의 하프늄 산화물의 수평 격자 상수 또는 수직 격자 상수 중의 어느 하나와 6% 이하의 격자 불일치를 갖는 격자 상수를 포함하는 산화 시드 물질을 포함할 수 있다. 상기 도전성 시드 막은 상기 정방 결정 구조의 하프늄 산화물의 수평 격자 상수 또는 수직 격자 상수 중의 어느 하나와 2% 이하의 격자 불일치를 갖는 격자 상수를 포함하는 도전성 시드 물질을 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 따르면, 하프늄 산화 막은 높은 유전상수를 갖는 정방 결정 구조를 가질 수 있다. 이에 따라, 커패시터는 높은 정전 용량을 가질 수 있다.
본 발명의 실시예들에 따르면, 상대적으로 낮은 온도에서 하프늄 산화 막이 정방 결정 구조로 결정화될 수 있다. 이에 따라, 하부 및 상부 전극들에 포함된 물질들이 유전 막 내로 확산되는 것이 억제될 수 있다. 결과적으로, 유전 막의 결함 밀도가 낮아질 수 있으며, 커패시터를 포함하는 반도체 장치의 신뢰성이 높아질 수 있다.
도 1은 본 발명의 실시예들에 따른 반도체 소자의 단위 메모리 셀을 나타내는 회로도이다.
도 2a는 본 발명의 실시예들에 따른 반도체 소자를 나타내는 단면도이다.
도 2b는 본 발명의 실시예들에 따른 하프늄 산화 막의 격자 구조를 나타낸다.
도 3a 및 도 3b는 본 발명의 실시예들에 따른 반도체 소자를 나타내는 단면도들이다.
도 4a 및 도 4b는 본 발명의 실시예들에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 5a 및 도 5b는 본 발명의 실시예들에 따른 반도체 소자를 나타내는 단면도들이다.
도 6a 및 도 6b는 본 발명의 실시예들에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 7a 및 도 7b는 본 발명의 실시예들에 따른 반도체 소자를 나타내는 단면도들이다.
도 8a 및 도 8b는 본 발명의 실시예들에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 9a 내지 도 9c는 본 발명의 실시예들에 따른 반도체 소자의 커패시터의 예시적인 형상을 나타내는 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다. 명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다.
도 1은 본 발명의 실시예들에 따른 반도체 소자의 단위 메모리 셀을 나타내는 회로도이다.
도 1을 참조하면, 메모리 셀(MC)은 서로 교차하는 워드 라인(WL)과 비트 라인(BL) 사이에 연결될 수 있다. 메모리 셀(MC)은 워드 라인(WL)에 연결되는 트랜지스터(TR), 및 트랜지스터(TR)에 연결되는 커패시터(CA)를 포함할 수 있다. 트랜지스터(TR)의 드레인 영역은 비트 라인(BL)에 연결될 수 있고, 트랜지스터(TR)의 소스 영역은 커패시터(CA)에 연결될 수 있다. 트랜지스터(TR)는 커패시터(CA)로 흐르는 전하의 흐름을 선택적으로 제어하도록 구성될 수 있다. 메모리 셀(MC)은 커패시터(CA)에 저장된 전하의 유무에 따라 0 또는 1의 데이터를 저장할 수 있다.
이하에서, 도 1의 커패시터(CA)를 포함하는 반도체 소자에 대한 실시예들이 설명된다.
도 2a는 본 발명의 실시예들에 따른 반도체 소자를 나타내는 단면도이다. 도 2b는 본 발명의 실시예들에 따른 하프늄 산화 막의 격자 구조를 나타낸다.
도 2a를 참조하면, 반도체 소자는 기판(100) 상에 형성된 커패시터(CA)를 포함할 수 있다. 상기 커패시터(CA)는 도 1을 참조하여 설명한 커패시터(CA)에 해당할 수 있다.
기판(100)은 반도체 기판을 포함할 수 있다. 예를 들어, 기판(100)은 실리콘 기판, 게르마늄 기판, 또는 실리콘-게르마늄 기판을 포함할 수 있다.
기판(100) 상에, 트랜지스터(미도시)가 제공될 수 있다. 상기 트랜지스터의 일부 구성들(일 예로, 소스 영역 및 드레인 영역)은 기판(100) 내에 제공될 수 있다. 상기 트랜지스터는 도 1을 참조하여 설명한 트랜지스터(TR)에 해당할 수 있다.
기판(100) 상에, 층간 절연 막(110)이 제공될 수 있다. 층간 절연 막(110)은 상기 트랜지스터를 덮을 수 있다. 예를 들어, 층간 절연 막(110)은 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산질화물을 포함할 수 있다.
층간 절연 막(110) 내에, 콘택 플러그(112)가 제공될 수 있다. 콘택 플러그(112)는 상기 트랜지스터의 일 단자에 전기적으로 접속될 수 있다. 콘택 플러그(112)는 도전성 물질을 포함할 수 있다. 예를 들어, 콘택 플러그(112)는 불순물로 도핑된 반도체(일 예로, 도핑된 실리콘, 도핑된 게르마늄, 도핑된 실리콘-게르마늄 등), 금속(일 예로, 티타늄, 탄탈늄, 텅스텐 등), 도전성 금속 질화물(일 예로, 티타늄 질화물, 탄탈륨 질화물 등), 및/또는 금속-반도체 화합물(일 예로, 금속 실리사이드)을 포함할 수 있다.
층간 절연 막(110) 상에, 커패시터(CA)가 제공될 수 있다. 커패시터(CA)는 하부 전극(BE), 유전 막(DL), 및 상부 전극(TE)을 포함할 수 있다.
층간 절연 막(110) 상에, 하부 전극(BE)이 배치될 수 있다. 하부 전극(BE)은 콘택 플러그(112)를 통해 상기 트랜지스터의 상기 일 단자에 전기적으로 연결될 수 있다. 하부 전극(BE)은 도전성 물질을 포함할 수 있다. 예를 들어, 하부 전극(BE)은 불순물로 도핑된 반도체, 금속, 도전성 금속 질화물, 또는 금속-반도체 화합물 중에서 적어도 하나를 포함할 수 있다.
하부 전극(BE) 상에, 상부 전극(TE)이 배치될 수 있다. 상부 전극(TE)은 하부 전극(BE)으로부터 이격될 수 있다. 상부 전극(TE)은 도전성 물질을 포함할 수 있다. 예를 들어, 상부 전극(TE)은 불순물로 도핑된 반도체, 금속, 도전성 금속 질화물, 또는 금속-반도체 화합물 중에서 적어도 하나를 포함할 수 있다.
하부 전극(BE)과 상부 전극(TE) 사이에, 유전 막(DL)이 배치될 수 있다. 유전 막(DL)은 하프늄 산화 막(HOL) 및 산화 시드 막(OSL)을 포함할 수 있다. 산화 시드 막(OSL)은 하프늄 산화 막(HOL)과 상부 전극(TE) 사이에 배치될 수 있다. 하프늄 산화 막(HOL) 및 산화 시드 막(OSL)은 서로 접할 수 있다. 하프늄 산화 막(HOL)의 두께는 약 5Å 내지 약 100Å일 수 있고, 산화 시드 막(OSL)의 두께는 약 5Å 내지 약 100Å일 수 있다.
하프늄 산화 막(HOL)은 정방 결정 구조(tetragonal crystal structure)를 가질 수 있다. 다시 말해, 하프늄 산화 막(HOL)은 도 2b에 도시된 바와 같이 정방 결정 구조의 하프늄 산화물을 포함할 수 있다. 정방 결정 구조의 하프늄 산화물의 격자 상수들 중 두 개는 서로 동일할 수 있고, 나머지 하나는 상기 두 개의 격자 상수들과 다를 수 있다. 본 명세서에서, 정방 결정 구조의 하프늄 산화물의 서로 동일한 두 개의 격자 상수들(a)은 수평 격자 상수로 정의되고, 나머지 하나의 격자 상수(c)는 수직 격자 상수로 정의된다. 정방 결정 구조의 하프늄 산화물의 수평 격자 상수(a)는 약 3.58Å일 수 있고, 수직 격자 상수(c)는 약 5.20Å일 수 있다.
정방 결정 구조의 하프늄 산화물은 단사 결정 구조(monoclinic crystal structure)의 하프늄 산화물보다 높은 유전상수를 가질 수 있다. 예를 들어, 정방 결정 구조의 하프늄 산화물의 유전상수는 약 40 내지 약 70일 수 있고, 단사 결정 구조의 하프늄 산화물의 유전상수는 약 20일 수 있다.
산화 시드 막(OSL)은 산화 시드 물질을 포함할 수 있다. 몇몇 실시예들에 따르면, 산화 시드 막(OSL)은 소량의 질소를 더 포함할 수 있다. 이러한 실시예에서, 상기 소량의 질소는 인접하는 전극(예를 들어, 상부 전극(TE))으로부터 확산된 것일 수 있다.
산화 시드 물질은 아래의 <제1 격자 상수 조건> 및 <제1 밴드 갭 조건>을 만족하는 산화물일 수 있다.
<제1 격자 상수 조건>
산화 시드 물질은 정방 결정 구조의 하프늄 산화물의 수평 격자 상수(a) 또는 수직 격자 상수(c) 중의 어느 하나와 약 6% 이하의 격자 불일치를 갖는 격자 상수를 포함할 수 있다. 격자 불일치는 아래의 수학식 1 또는 수학식 2를 통해 계산될 수 있다.
Figure 112017065336230-pat00001
(LM = 격자 불일치, a = 하프늄 산화물의 수평 격자 상수, x = 산화 시드 물질의 격자 상수)
Figure 112017065336230-pat00002
(LM = 격자 불일치, c = 하프늄 산화물의 수직 격자 상수, x = 산화 시드 물질의 격자 상수)
<제1 밴드 갭 조건>
산화 시드 물질의 밴드 갭은 약 3.0 eV 이상일 수 있다.
산화 시드 물질이 <제1 격자 상수 조건>을 만족할 수 있기 때문에, 산화 시드 막(OSL)은 하프늄 산화 막(HOL)이 정방 결정 구조로 결정화되는 것을 도울 수 있다. 상기 격자 불일치가 작을수록, 하프늄 산화 막(HOL)은 용이하게(easily) 정방 결정 구조로 결정화될 수 있다.
산화 시드 물질이 <제1 밴드 갭 조건>을 만족할 수 있기 때문에, 산화 시드 막(OSL)은 유전 막(DL)으로서 기능할 수 있다. 이에 따라, 커패시터(CA)에서 누설 전류가 발생하는 것이 억제될 수 있다.
예를 들어, 산화 시드 물질은 지르코늄 산화물(ZrOx), 니오븀 산화물(NbOx), 게르마늄 산화물(GeOx), 주석 산화물(SnOx), 몰리브덴 산화물(MoOx), 또는 티타늄 산화물(TiOx)일 수 있다. 지르코늄 산화물, 니오븀 산화물, 게르마늄 산화물, 주석 산화물, 몰리브덴 산화물, 또는 티타늄 산화물의 특성은 아래의 표 1과 같을 수 있다.
ZrOx NbOx GeOx SnOx MoOx TiOx
결정 구조 tetragonal orthorhombic tetragonal orthorhombic orthorhombic tetragonal
격자 상수 (Å) 3.59 3.65 4.99 3.61 3.66 3.78
정방 결정 구조의 하프늄 산화물과의 격자 불일치 (%) 0.3 1.9 3.8 0.8 2.2 5.6
밴드 갭 (eV) 5.2 3.5 6.1 3 3.05 3.2
표 1을 참조하면, 정방 결정 구조의 하프늄 산화물에 대하여, 지르코늄 산화물, 니오븀 산화물, 게르마늄 산화물, 주석 산화물, 몰리브덴 산화물, 및 티타늄 산화물의 각각은 <제1 격자 상수 조건> 및 <제1 밴드 갭 조건>을 만족함을 확인할 수 있다.
본 명세서에는 산화 시드 물질로서 지르코늄 산화물, 니오븀 산화물, 게르마늄 산화물, 주석 산화물, 몰리브덴 산화물, 또는 티타늄 산화물을 개시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. <제1 격자 상수 조건> 및 <제1 밴드 갭 조건>을 만족하는 다른 물질이 있다면 그 물질도 본 발명의 산화 시드 물질로 이용될 수 있다.
다른 실시예들에 따르면, 산화 시드 물질은 정방 결정 구조의 하프늄 산화물의 수평 격자 상수(a) 또는 수직 격자 상수(c) 중의 어느 하나와 약 2% 이하의 격자 불일치를 갖는 격자 상수를 포함할 수 있다. 이러한 실시예들에서, 산화 시드 물질은 지르코늄 산화물, 니오븀 산화물, 또는 주석 산화물을 포함할 수 있다.
또 다른 실시예들에 따르면, 산화 시드 물질은 정방 결정 구조의 하프늄 산화물의 수평 격자 상수(a) 또는 수직 격자 상수(c) 중의 어느 하나와 약 0.5% 이하의 격자 불일치를 갖는 격자 상수를 포함할 수 있다. 이러한 실시예들에서, 산화 시드 물질은 지르코늄 산화물을 포함할 수 있다.
커패시터(CA) 상에, 도전 배선들(미도시)이 제공될 수 있다. 상기 도전 배선들은 상부 전극(TE)에 전기적으로 연결될 수 있다. 상기 도전 배선들은 불순물로 도핑된 반도체, 금속, 도전성 금속 질화물, 또는 금속-반도체 화합물 중에서 적어도 하나를 포함할 수 있다.
본 발명의 실시예들에 따른 반도체 소자는 다음과 같은 이점들(benefits)을 가질 수 있다.
하프늄 산화 막(HOL)은 높은 유전상수를 갖는 정방 결정 구조를 가질 수 있다. 이에 따라, 커패시터(CA)는 높은 정전 용량을 가질 수 있다.
또한, <제1 격자 상수 조건>을 만족하는 산화 시드 막(OSL)으로 인해, 상대적으로 (즉, 산화 시드 막(OSL)이 없는 경우에 비해) 낮은 온도에서 하프늄 산화 막(HOL)이 정방 결정 구조로 결정화될 수 있다. 이에 따라, 하부 및 상부 전극들(BE 및 TE)에 포함된 물질들이 유전 막(DL) 내로 확산되는 것이 억제될 수 있다. 결과적으로, 유전 막(DL)의 결함 밀도(defect density)가 낮아질 수 있으며, 커패시터(CA)를 포함하는 반도체 장치의 신뢰성이 높아질 수 있다.
도 3a 및 도 3b는 본 발명의 실시예들에 따른 반도체 소자를 나타내는 단면도들이다. 도 2a 및 도 2b를 참조하여 설명한 구성과 실질적으로 동일한 구성에 대하여는 동일한 참조 부호가 제공될 수 있으며, 이러한 구성에 대한 중복되는 설명은 생략될 수 있다.
먼저, 도 3a를 참조하면, 기판(100) 상에 층간 절연 막(110)이 제공될 수 있으며, 층간 절연 막(110) 내에 콘택 플러그(112)가 제공될 수 있다. 기판(100), 층간 절연 막(110), 및 콘택 플러그(112)는 도 2a를 참조하여 설명한 바와 실질적으로 동일할 수 있다.
층간 절연 막(110) 상에, 커패시터(CA)가 제공될 수 있다. 커패시터(CA)는 하부 전극(BE), 유전 막(DL), 및 상부 전극(TE)을 포함할 수 있다. 하부 전극(BE) 및 상부 전극(TE)는 도 2a를 참조하여 설명한 바와 실질적으로 동일할 수 있다.
하부 전극(BE)과 상부 전극(TE) 사이에, 유전 막(DL)이 배치될 수 있다. 유전 막(DL)은 하프늄 산화 막(HOL) 및 산화 시드 막(OSL)을 포함할 수 있다. 산화 시드 막(OSL)은 하부 전극(BE)과 하프늄 산화 막(HOL) 사이에 배치될 수 있다. 위치 관계를 제외하고, 하프늄 산화 막(HOL) 및 산화 시드 막(OSL)은 각각 도 2a 및 도 2b를 참조하여 설명한 하프늄 산화 막(HOL) 및 산화 시드 막(OSL)과 실질적으로 동일할 수 있다.
도 3a의 실시예에 따른 반도체 소자도 도 2a 및 도 2b를 첨부하여 설명한 바와 같은 이점들을 가질 수 있다.
다음으로, 도 3b를 참조하면, 기판(100) 상에 층간 절연 막(110)이 제공될 수 있으며, 층간 절연 막(110) 내에 콘택 플러그(112)가 제공될 수 있다. 기판(100), 층간 절연 막(110), 및 콘택 플러그(112)는 도 2a를 참조하여 설명한 바와 실질적으로 동일할 수 있다.
층간 절연 막(110) 상에, 커패시터(CA)가 제공될 수 있다. 커패시터(CA)는 하부 전극(BE), 유전 막(DL), 및 상부 전극(TE)을 포함할 수 있다. 하부 전극(BE) 및 상부 전극(TE)는 도 2a를 참조하여 설명한 바와 실질적으로 동일할 수 있다.
하부 전극(BE)과 상부 전극(TE) 사이에, 유전 막(DL)이 배치될 수 있다. 유전 막(DL)은 하프늄 산화 막(HOL), 제1 산화 시드 막(OSL1), 및 제2 산화 시드 막을 포함할 수 있다. 제1 산화 시드 막(OSL1)은 하부 전극(BE)과 하프늄 산화 막(HOL) 사이에 배치될 수 있고, 제2 산화 시드 막(OSL2)은 하프늄 산화 막(HOL)과 상부 전극(TE) 사이에 배치될 수 있다. 유전 막(DL)은 도 2a 및 도 2b를 참조하여 설명한 바와 실질적으로 동일할 수 있다. 위치 관계를 제외하고, 제1 산화 시드 막(OSL1)은 도 2a 및 도 2b를 참조하여 설명한 산화 시드 막(OSL)과 실질적으로 동일할 수 있다. 제2 산화 시드 막(OSL2)은 도 2a 및 도 2b를 참조하여 설명한 산화 시드 막(OSL)과 실질적으로 동일할 수 있다.
도 3b의 실시예에 따른 반도체 소자도 도 2a 및 도 2b를 첨부하여 설명한 바와 같은 이점들을 가질 수 있다.
도 4a 및 도 4b는 본 발명의 실시예들에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다. 도 2a 및 도 2b를 참조하여 설명한 구성과 실질적으로 동일한 구성에 대하여는 동일한 참조 부호가 제공될 수 있으며, 이러한 구성에 대한 중복되는 설명은 생략될 수 있다.
도 4a를 참조하면, 기판(100) 상에 층간 절연 막(110)이 형성될 수 있다. 층간 절연 막(110)은 기판(100) 상에 형성된 트랜지스터(미도시)를 덮을 수 있다.
층간 절연 막(110) 내에, 콘택 플러그(112)가 형성될 수 있다. 콘택 플러그(112)는 상기 트랜지스터의 일 단자에 전기적으로 접속될 수 있다. 예를 들어, 콘택 플러그(112)를 형성하는 것은 층간 절연 막(110) 내에 콘택 홀(110a)을 형성하는 것, 콘택 홀(110a)을 채우는 도전 막(미도시)을 형성하는 것, 및 층간 절연 막(110)의 상면이 노출될 때까지 평탄화 공정을 수행하는 것을 포함할 수 있다.
층간 절연 막(110) 상에, 하부 전극(BE)이 형성될 수 있다. 하부 전극(BE)은 콘택 플러그(112)에 전기적으로 연결될 수 있다. 예를 들어, 하부 전극(BE)은 화학 기상 증착(chemical vapor deposition; CVD) 공정 또는 원자 층 증착(atomic layer deposition; ALD) 공정을 통해 형성될 수 있다.
도 4b를 참조하면, 하부 전극(BE) 상에, 유전 막(DL)이 형성될 수 있다. 유전 막(DL)을 형성하는 것은 하프늄 산화 막(HOL)을 형성하는 것 및 적어도 하나의 산화 시드 막(OSL)을 형성하는 것을 포함할 수 있다. 하프늄 산화 막(HOL) 및 산화 시드 막(OSL)의 각각은 화학 기상 증착 공정 또는 원자 층 증착 공정을 통해 형성될 수 있다.
몇몇 실시예들에 따르면, 도 4b에 도시된 바와 같이, 하부 전극(BE) 상에 하프늄 산화 막(HOL) 및 산화 시드 막(OSL)이 차례로 형성될 수 있다. 다른 실시예들에 따르면, 도 4b에 도시된 바와 달리, 산화 시드 막(OSL) 및 하프늄 산화 막(HOL)이 차례로 형성될 수 있다. (도 3a 참조) 또 다른 실시예들에 따르면, 도 4b에 도시된 바와 달리, 제1 산화 시드 막(OSL1), 하프늄 산화 막(HOL), 및 제2 산화 시드 막(OSL2)이 차례로 형성될 수 있다. (도 3b 참조)
하프늄 산화 막(HOL)은 하프늄 산화물을 포함할 수 있다. 형성된 직후의 하프늄 산화 막(HOL)은 비정질 상태의 하프늄 산화물을 포함할 수 있다.
산화 시드 막(OSL)은 산화 시드 물질을 포함할 수 있다. 산화 시드 물질은 상술한 <제1 격자 상수 조건> 및 <제1 밴드 갭 조건>을 만족하는 산화물일 수 있다. 예를 들어, 산화 시드 물질은 지르코늄 산화물, 니오븀 산화물, 게르마늄 산화물, 주석 산화물, 몰리브덴 산화물, 또는 티타늄 산화물일 수 있다.
하프늄 산화 막(HOL)에 포함된 비정질 상태의 하프늄 산화물은 산화 시드 막(OSL)의 영향을 받을 수 있다. 이에 따라, 하프늄 산화 막(HOL)은 상대적으로 낮은 온도(약 400℃ 내지 약 600℃)에서 정방 결정 구조로 결정화될 수 있다.
도 2a를 다시 참조하면, 유전 막(DL) 상에 상부 전극(TE)이 형성될 수 있다. 상부 전극(TE)은 유전 막(DL)을 사이에 두고 하부 전극(BE)으로부터 이격될 수 있다. 예를 들어, 상부 전극(TE)은 화학 기상 증착 공정 또는 원자 층 증착 공정을 통해 형성될 수 있다.
상부 전극(TE)을 형성하는 공정은 약 400℃ 내지 약 600℃의 온도에서 수행될 수 있다. 이에 따라, 상부 전극(TE)이 형성되는 공정 동안, 하프늄 산화 막(HOL)이 적어도 부분적으로 결정화될 수 있다. 하프늄 산화 막(HOL)에 산화 시드 물질을 포함하는 산화 시드 막(OSL)이 인접하기 때문에, 유전 물질은 정방 결정 구조로 결정화될 수 있다.
상부 전극(TE)이 형성된 후에, 후속 열처리 공정이 수행될 수 있다. 상기 후속 열처리 공정은 약 400℃ 내지 약 600℃의 온도에서 수행될 수 있다. 상기 후속 열처리 공정을 통해, 하프늄 산화 막(HOL)의 정방 결정 구조로의 결정화가 완료될 수 있다. 예를 들어, 상부 전극(TE) 상에 도전 배선들(미도시)을 형성하는 공정에 해당할 수 있다.
도 5a 및 도 5b는 본 발명의 실시예들에 따른 반도체 소자를 나타내는 단면도들이다. 도 2a 및 도 2b를 참조하여 설명한 구성과 실질적으로 동일한 구성에 대하여는 동일한 참조 부호가 제공될 수 있으며, 이러한 구성에 대한 중복되는 설명은 생략될 수 있다.
도 2b, 도 5a, 및 도 5b를 참조하면, 기판(100) 상에 층간 절연 막(110)이 제공될 수 있으며, 층간 절연 막(110) 내에 콘택 플러그(112)가 제공될 수 있다. 기판(100), 층간 절연 막(110), 및 콘택 플러그(112)는 도 2a를 참조하여 설명한 바와 실질적으로 동일할 수 있다.
층간 절연 막(110) 상에, 커패시터(CA)가 제공될 수 있다. 커패시터(CA)는 하부 전극(BE), 도전성 시드 막(CSL), 유전 막(DL), 및 상부 전극(TE)을 포함할 수 있다.
층간 절연 막(110) 상에, 하부 전극(BE)이 배치될 수 있다. 하부 전극(BE)은 콘택 플러그(112)를 통해 상기 트랜지스터의 상기 일 단자에 전기적으로 연결될 수 있다. 하부 전극(BE)은 도전성 물질을 포함할 수 있다. 예를 들어, 하부 전극(BE)은 불순물로 도핑된 반도체, 금속, 도전성 금속 질화물, 또는 금속-반도체 화합물 중에서 적어도 하나를 포함할 수 있다.
하부 전극(BE) 상에, 상부 전극(TE)이 배치될 수 있다. 상부 전극(TE)은 하부 전극(BE)으로부터 이격될 수 있다. 상부 전극(TE)은 도전성 물질을 포함할 수 있다. 예를 들어, 상부 전극(TE)은 불순물로 도핑된 반도체, 금속, 도전성 금속 질화물, 또는 금속-반도체 화합물 중에서 적어도 하나를 포함할 수 있다.
하부 전극(BE)과 상부 전극(TE) 사이에, 도전성 시드 막(CSL) 및 유전 막(DL)이 배치될 수 있다. 유전 막(DL)은 하프늄 산화 막(HOL) 및 산화 시드 막(OSL)을 포함할 수 있다. 도전성 시드 막(CSL) 및 산화 시드 막(OSL)은 하프늄 산화 막(HOL)을 사이에 두고 서로 이격할 수 있다. 도전성 시드 막(CSL), 하프늄 산화 막(HOL), 산화 시드 막(OSL)의 각각의 두께는 약 5Å 내지 약 100Å일 수 있다.
하프늄 산화 막(HOL)은 정방 결정 구조를 가질 수 있다. 다시 말해, 하프늄 산화 막(HOL)은 도 2b에 도시된 바와 같이 정방 결정 구조의 하프늄 산화물을 포함할 수 있다. 정방 결정 구조의 하프늄 산화물의 수평 격자 상수(a)는 약 3.58Å일 수 있고, 수직 격자 상수(c)는 약 5.20Å일 수 있다.
하부 전극(BE)과 하프늄 산화 막(HOL) 사이에, 도전성 시드 막(CSL)이 배치될 수 있다. 도전성 시드 막(CSL)은 도전성 시드 물질을 포함할 수 있다. 몇몇 실시예들에 따르면, 도전성 시드 막(CSL)은 소량의 질소를 더 포함할 수 있다. 이러한 실시예에서, 상기 소량의 질소는 인접하는 전극(예를 들어, 하부 전극(BE))으로부터 확산된 것일 수 있다.
도전성 시드 물질은 아래의 <제2 격자 상수 조건>, <제2 밴드 갭 조건>, 및 <일 함수 조건>을 만족하는 도전성 물질일 수 있다.
<제2 격자 상수 조건>
도전성 시드 물질은 정방 결정 구조의 하프늄 산화물의 수평 격자 상수(a) 또는 수직 격자 상수(c) 중의 어느 하나와 약 2% 이하의 격자 불일치를 갖는 격자 상수를 포함할 수 있다. 격자 불일치는 아래의 수학식 3 또는 수학식 4를 통해 계산될 수 있다.
Figure 112017065336230-pat00003
(LM = 격자 불일치, a = 하프늄 산화물의 수평 격자 상수, y = 도전성 시드 물질의 격자 상수)
Figure 112017065336230-pat00004
(LM = 격자 불일치, c = 하프늄 산화물의 수직 격자 상수, y = 도전성 시드 물질의 격자 상수)
<제2 밴드 갭 조건>
도전성 시드 물질의 산화물의 밴드 갭은 약 3.5 eV 이하일 수 있다.
<일 함수 조건>
도전성 시드 물질의 일 함수는 약 4.7 eV 이상일 수 있다.
도전성 시드 물질이 <제2 격자 상수 조건>을 만족할 수 있기 때문에, 도전성 시드 막(CSL)은 하프늄 산화 막(HOL)이 정방 결정 구조로 결정화되는 것을 도울 수 있다.
몇몇 실시예들에 따르면, 도 5b에 도시된 바와 같이, 커패시터(CA)는 도전성 시드 막(CSL)과 하프늄 산화 막(HOL) 사이의 서브 산화 막(SOL)을 더 포함할 수 있다. 서브 산화 막(SOL)의 두께는 약 5Å 내지 10Å일 수 있다. 서브 산화 막(SOL)은 도전성 시드 막(CSL)의 일부가 산화되어 형성된 막일 수 있다. 이에 따라, 서브 산화 막(SOL)은 도전성 시드 막(SL)에 포함된 금속과 동일한 금속의 산화물을 포함할 수 있다. 도전성 시드 물질이 <제2 밴드 갭 조건>을 만족할 수 있기 때문에, 서브 산화 막(SOL)은 커패시터(CA) 내에서 전극으로서 기능할 수 있다. 이에 따라, 커패시터(CA)의 등가 산화막 두께가 커지는 것이 억제될 수 있다.
다른 실시예들에 따르면, 도 5a에 도시된 바와 같이, 커패시터(CA)는 서브 산화 막(SOL)을 포함하지 않을 수 있다.
도전성 시드 물질이 <일 함수 조건>을 만족할 수 있기 때문에, 도전성 시드 막(CSL)은 커패시터(CA)에서 누설 전류가 발생하는 것을 억제할 수 있다.
예를 들어, 도전성 시드 물질은 코발트(Co), 니켈(Ni), 구리(Cu), 또는 코발트 질화물(CoNx)일 수 있다. 코발트, 니켈, 구리, 또는 코발트 질화물의 특성은 아래의 표 2와 같을 수 있다.
Co Ni Cu CoNx
결정 구조 cubic
(FCC)		 cubic
(FCC)		 cubic
(FCC)		 cubic
(FCC)
격자 상수 (Å) a = 3.54 a = 3.52 a = 3.62 a = 3.59
정방 결정 구조의 하프늄 산화물과의 격자 불일치 (%) 1.12 1.68 1.12 0.28
산화물의
밴드 갭(eV)		 1.9 3.4 2.2 1.9
일 함수(eV) 5 5.35 5.10
표 2를 참조하면, 정방 결정 구조의 하프늄 산화물에 대하여, 코발트, 니켈, 구리, 및 코발트 질화물의 각각은 <제2 격자 상수 조건>, <제2 밴드 갭 조건>, 및 <일 함수 조건>을 만족함을 확인할 수 있다.
본 명세서에는 도전성 시드 물질로서 코발트, 니켈, 구리, 및 코발트 질화물을 개시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. <제2 격자 상수 조건>, <제2 밴드 갭 조건>, 및 <일 함수 조건>을 만족하는 다른 물질이 있다면 그 물질도 본 발명의 도전성 시드 물질로 이용될 수 있다.
하프늄 산화 막(HOL)과 상부 전극(TE) 사이에, 산화 시드 막(OSL)이 배치될 수 있다. 산화 시드 막(OSL)은 산화 시드 물질을 포함할 수 있다. 몇몇 실시예들에 따르면, 산화 시드 막(OSL)은 소량의 질소를 더 포함할 수 있다. 이러한 실시예에서, 상기 소량의 질소는 인접하는 전극(예를 들어, 상부 전극(TE))으로부터 확산된 것일 수 있다.
산화 시드 물질은 상술한 <제1 격자 상수 조건> 및 <제1 밴드 갭 조건>을 만족하는 산화물일 수 있다. 예를 들어, 산화 시드 물질은 지르코늄 산화물, 니오븀 산화물, 게르마늄 산화물, 주석 산화물, 몰리브덴 산화물, 또는 티타늄 산화물일 수 있다.
산화 시드 물질이 <제1 격자 상수 조건>을 만족할 수 있기 때문에, 산화 시드 막(OSL)은 하프늄 산화 막(HOL)이 정방 결정 구조로 결정화되는 것을 도울 수 있다.
산화 시드 물질이 <제1 밴드 갭 조건>을 만족할 수 있기 때문에, 산화 시드 막(OSL)은 유전 막(DL)으로서 기능할 수 있다. 이에 따라, 커패시터(CA)에서 누설 전류가 발생하는 것이 억제될 수 있다.
커패시터(CA) 상에, 도전 배선들(미도시)이 제공될 수 있다. 상기 도전 배선들은 상부 전극(TE)에 전기적으로 연결될 수 있다. 상기 도전 배선들은 불순물로 도핑된 반도체, 금속, 도전성 금속 질화물, 또는 금속-반도체 화합물 중에서 적어도 하나를 포함할 수 있다.
본 발명의 실시예들에 따른 반도체 소자는 다음과 같은 이점들을 가질 수 있다.
하프늄 산화 막(HOL)은 높은 유전상수를 갖는 정방 결정 구조를 가질 수 있다. 이에 따라, 커패시터(CA)는 높은 정전 용량을 가질 수 있다.
또한, <제1 격자 상수 조건>을 만족하는 산화 시드 막(OSL) 및 <제2 격자 상수 조건>을 만족하는 도전성 시드 막(CSL)으로 인해, 상대적으로 (즉, 산화 시드 막(OSL) 및/또는 도전성 시드 막(CSL)이 없는 경우에 비해) 낮은 온도에서 하프늄 산화 막(HOL)이 정방 결정 구조로 결정화될 수 있다. 이에 따라, 하부 및 상부 전극들(BE 및 TE)에 포함된 물질들이 유전 막(DL) 내로 확산되는 것이 억제될 수 있다. 결과적으로, 유전 막(DL)의 결함 밀도가 낮아질 수 있으며, 커패시터(CA)를 포함하는 반도체 장치의 신뢰성이 높아질 수 있다.
도 6a 및 도 6b는 본 발명의 실시예들에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다. 도 5a 및 도 5b를 참조하여 설명한 구성과 실질적으로 동일한 구성에 대하여는 동일한 참조 부호가 제공될 수 있으며, 이러한 구성에 대한 중복되는 설명은 생략될 수 있다.
도 6a를 참조하면, 기판(100) 상에 층간 절연 막(110)이 형성될 수 있다. 층간 절연 막(110)은 기판(100) 상에 형성된 트랜지스터(미도시)를 덮을 수 있다.
층간 절연 막(110) 내에, 콘택 플러그(112)가 형성될 수 있다. 콘택 플러그(112)는 상기 트랜지스터의 일 단자에 전기적으로 접속될 수 있다. 예를 들어, 콘택 플러그(112)를 형성하는 것은 층간 절연 막(110) 내에 콘택 홀(110a)을 형성하는 것, 콘택 홀(110a)을 채우는 도전 막(미도시)을 형성하는 것, 및 층간 절연 막(110)의 상면이 노출될 때까지 평탄화 공정을 수행하는 것을 포함할 수 있다.
층간 절연 막(110) 상에, 하부 전극(BE)이 형성될 수 있다. 하부 전극(BE)은 콘택 플러그(112)에 전기적으로 연결될 수 있다. 예를 들어, 하부 전극(BE)은 화학 기상 증착 공정 또는 원자 층 증착 공정을 통해 형성될 수 있다.
하부 전극(BE) 상에, 도전성 시드 막(CSL)이 형성될 수 있다. 예를 들어, 도전성 시드 막(CSL)은 화학 기상 증착 공정 또는 원자 층 증착 공정을 통해 형성될 수 있다. 도전성 시드 막(CSL)은 도전성 시드 물질을 포함할 수 있다. 도전성 시드 물질은 상술한 <제2 격자 상수 조건>, <제2 밴드 갭 조건>, 및 <일 함수 조건>을 만족하는 도전성 물질일 수 있다. 예를 들어, 도전성 시드 물질은 코발트, 니켈, 구리, 또는 코발트 질화물일 수 있다.
도 6b를 참조하면, 도전성 시드 막(CSL) 상에 유전 막(DL)이 형성될 수 있다. 유전 막(DL)을 형성하는 것은 도전성 시드 막(CSL) 상에 하프늄 산화 막(HOL) 및 산화 시드 막(OSL)을 차례로 형성하는 것을 포함할 수 있다. 하프늄 산화 막(HOL) 및 산화 시드 막(OSL)의 각각은 화학 기상 증착 공정 또는 원자 층 증착 공정을 통해 형성될 수 있다.
하프늄 산화 막(HOL)은 하프늄 산화물을 포함할 수 있다. 형성된 직후의 하프늄 산화 막(HOL)은 비정질 상태의 하프늄 산화물을 포함할 수 있다.
산화 시드 막(OSL)은 산화 시드 물질을 포함할 수 있다. 산화 시드 물질은 상술한 <제1 격자 상수 조건> 및 <제1 밴드 갭 조건>을 만족하는 산화물일 수 있다. 예를 들어, 산화 시드 물질은 지르코늄 산화물, 니오븀 산화물, 게르마늄 산화물, 주석 산화물, 몰리브덴 산화물, 또는 티타늄 산화물일 수 있다.
하프늄 산화 막(HOL)에 포함된 비정질 상태의 하프늄 산화물은 도전성 시드 막(CSL) 및 산화 시드 막(OSL)의 영향을 받을 수 있다. 이에 따라, 하프늄 산화 막(HOL)은 상대적으로 낮은 온도(약 400℃ 내지 약 600℃)에서 정방 결정 구조로 결정화될 수 있다.
도 5a 및 도 5b를 다시 참조하면, 유전 막(DL) 상에 상부 전극(TE)이 형성될 수 있다. 상부 전극(TE)은 유전 막(DL)을 사이에 두고 하부 전극(BE)으로부터 이격될 수 있다. 예를 들어, 상부 전극(TE)은 화학 기상 증착 공정 또는 원자 층 증착 공정을 통해 형성될 수 있다.
상부 전극(TE)을 형성하는 공정은 약 400℃ 내지 약 600℃의 온도에서 수행될 수 있다. 이에 따라, 상부 전극(TE)이 형성되는 공정 동안, 하프늄 산화 막(HOL)이 적어도 부분적으로 결정화될 수 있다. 하프늄 산화 막(HOL)에 산화 시드 물질을 포함하는 산화 시드 막(OSL)이 인접하기 때문에, 유전 물질은 정방 결정 구조로 결정화될 수 있다.
상부 전극(TE)이 형성된 후에, 후속 열처리 공정이 수행될 수 있다. 상기 후속 열처리 공정은 약 400℃ 내지 약 600℃의 온도에서 수행될 수 있다. 상기 후속 열처리 공정을 통해, 하프늄 산화 막(HOL)의 정방 결정 구조로의 결정화가 완료될 수 있다. 예를 들어, 상부 전극(TE) 상에 도전 배선들(미도시)을 형성하는 공정에 해당할 수 있다.
몇몇 실시예들에 따르면, 도 5b에 도시된 바와 같이, 도전성 시드 막(CSL)의 일부가 산화되어 서브 산화 막(SOL)이 형성될 수 있다. 예를 들어, 서브 산화 막(SOL)은 유전 막(DL)을 형성하는 공정, 상부 전극(TE)을 형성하는 공정, 및/또는 상기 후속 열처리 공정 중에 형성될 수 있다. 이에 따라, 서브 산화 막(SOL)은 도전성 시드 막(CSL)에 포함된 금속과 동일한 금속의 산화물을 포함할 수 있다. 서브 산화 막(SOL)의 두께는 약 5Å 내지 10Å일 수 있다.
다른 실시예들에 따르면, 도 5a에 도시된 바와 같이, 서브 산화 막(SOL)은 형성되지 않거나, 혹은 관찰되지 않을 정도의 얇은 두께로 형성될 수 있다.
도 7a 및 도 7b는 본 발명의 실시예들에 따른 반도체 소자를 나타내는 단면도들이다. 도 5a 및 도 5b를 참조하여 설명한 구성과 실질적으로 동일한 구성에 대하여는 동일한 참조 부호가 제공될 수 있으며, 이러한 구성에 대한 중복되는 설명은 생략될 수 있다.
도 2b, 도 7a, 및 도 7b를 참조하면, 기판(100) 상에 층간 절연 막(110)이 제공될 수 있으며, 층간 절연 막(110) 내에 콘택 플러그(112)가 제공될 수 있다. 기판(100), 층간 절연 막(110), 및 콘택 플러그(112)는 도 2a를 참조하여 설명한 바와 실질적으로 동일할 수 있다.
층간 절연 막(110) 상에, 커패시터(CA)가 제공될 수 있다. 커패시터(CA)는 하부 전극(BE), 유전 막(DL), 도전성 시드 막(CSL), 및 상부 전극(TE)을 포함할 수 있다.
층간 절연 막(110) 상에, 하부 전극(BE) 및 상부 전극(TE)이 배치될 수 있다. 하부 전극(BE) 및 상부 전극(TE)은 도 5a 및 도 5b를 참조하여 설명한 바와 실질적으로 동일할 수 있다.
하부 전극(BE)과 상부 전극(TE) 사이에, 유전 막(DL) 및 도전성 시드 막(CSL)이 배치될 수 있다. 유전 막(DL)은 하프늄 산화 막(HOL) 및 산화 시드 막(OSL)을 포함할 수 있다. 산화 시드 막(OSL)은 하부 전극(BE)과 하프늄 산화 막(HOL) 사이에 배치될 수 있고, 도전성 시드 막(CSL)은 하프늄 산화 막(HOL)과 상부 전극(TE) 사이에 배치될 수 있다. 위치 관계를 제외하고, 하프늄 산화 막(HOL), 산화 시드 막(OSL), 및 도전성 시드 막(CSL)은 각각 도 5a 및 도 5b를 참조하여 설명한 하프늄 산화 막(HOL) 산화 시드 막(OSL), 및 도전성 시드 막(CSL)과 실질적으로 동일할 수 있다.
몇몇 실시예들에 따르면, 도 7b에 도시된 바와 같이, 커패시터(CA)는 도전성 시드 막(CSL)과 하프늄 산화 막(HOL) 사이의 서브 산화 막(SOL)을 더 포함할 수 있다. 서브 산화 막(SOL)의 두께는 약 5Å 내지 10Å일 수 있다. 서브 산화 막(SOL)은 도전성 시드 막(CSL)의 일부가 산화되어 형성된 막일 수 있다. 이에 따라, 서브 산화 막(SOL)은 도전성 시드 막(SL)에 포함된 금속과 동일한 금속의 산화물을 포함할 수 있다. 다른 실시예들에 따르면, 도 7a에 도시된 바와 같이, 커패시터(CA)는 서브 산화 막(SOL)을 포함하지 않을 수 있다.
도 7a 및 도 7b의 실시예들에 따른 반도체 소자도 도 5a 및 도 5b를 첨부하여 설명한 바와 같은 이점들을 가질 수 있다.
도 8a 및 도 8b는 본 발명의 실시예들에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다. 도 7a 및 도 7b를 참조하여 설명한 구성과 실질적으로 동일한 구성에 대하여는 동일한 참조 부호가 제공될 수 있으며, 이러한 구성에 대한 중복되는 설명은 생략될 수 있다.
도 8a를 참조하면, 기판(100) 상에, 층간 절연 막(110), 콘택 플러그(112), 및 하부 전극(BE)이 차례로 형성될 수 있다. 층간 절연 막(110), 콘택 플러그(112), 및 하부 전극(BE)을 형성하는 것은 도 6a를 참조하여 설명한 바와 실질적으로 동일할 수 있다.
하부 전극(BE) 상에, 유전 막(DL)이 형성될 수 있다. 유전 막(DL)을 형성하는 것은 도전성 시드 막(CSL) 상에 산화 시드 막(OSL) 및 하프늄 산화 막(HOL)을 차례로 형성하는 것을 포함할 수 있다. 산화 시드 막(OSL) 및 하프늄 산화 막(HOL)의 각각은 화학 기상 증착 공정 또는 원자 층 증착 공정을 통해 형성될 수 있다.
산화 시드 막(OSL)은 산화 시드 물질을 포함할 수 있다. 산화 시드 물질은 상술한 <제1 격자 상수 조건> 및 <제1 밴드 갭 조건>을 만족하는 산화물일 수 있다. 예를 들어, 산화 시드 물질은 지르코늄 산화물, 니오븀 산화물, 게르마늄 산화물, 주석 산화물, 몰리브덴 산화물, 또는 티타늄 산화물일 수 있다.
하프늄 산화 막(HOL)은 하프늄 산화물을 포함할 수 있다. 형성된 직후의 하프늄 산화 막(HOL)은 비정질 상태의 하프늄 산화물을 포함할 수 있다.
도 8b를 참조하면, 유전 막(DL) 상에 도전성 시드 막(CSL)이 형성될 수 있다. 예를 들어, 도전성 시드 막(CSL)은 화학 기상 증착 공정 또는 원자 층 증착 공정을 통해 형성될 수 있다. 도전성 시드 막(CSL)은 도전성 시드 물질을 포함할 수 있다. 도전성 시드 물질은 상술한 <제2 격자 상수 조건>, <제2 밴드 갭 조건>, 및 <일 함수 조건>을 만족하는 도전성 물질일 수 있다. 예를 들어, 도전성 시드 물질은 코발트, 니켈, 구리, 또는 코발트 질화물일 수 있다.
하프늄 산화 막(HOL)에 포함된 비정질 상태의 하프늄 산화물은 도전성 시드 막(CSL) 및 산화 시드 막(OSL)의 영향을 받을 수 있다. 이에 따라, 하프늄 산화 막(HOL)은 상대적으로 낮은 온도(약 400℃ 내지 약 600℃)에서 정방 결정 구조로 결정화될 수 있다.
도 7a 및 도 7b를 다시 참조하면, 도전성 시드 막(CSL) 상에 상부 전극(TE)이 형성될 수 있다. 예를 들어, 상부 전극(TE)은 화학 기상 증착 공정 또는 원자 층 증착 공정을 통해 형성될 수 있다.
상부 전극(TE)을 형성하는 공정은 약 400℃ 내지 약 600℃의 온도에서 수행될 수 있다. 이에 따라, 상부 전극(TE)이 형성되는 공정 동안, 하프늄 산화 막(HOL)이 적어도 부분적으로 결정화될 수 있다. 하프늄 산화 막(HOL)에 산화 시드 물질을 포함하는 산화 시드 막(OSL)이 인접하기 때문에, 유전 물질은 정방 결정 구조로 결정화될 수 있다.
상부 전극(TE)이 형성된 후에, 후속 열처리 공정이 수행될 수 있다. 상기 후속 열처리 공정은 약 400℃ 내지 약 600℃의 온도에서 수행될 수 있다. 상기 후속 열처리 공정을 통해, 하프늄 산화 막(HOL)의 정방 결정 구조로의 결정화가 완료될 수 있다. 예를 들어, 상부 전극(TE) 상에 도전 배선들(미도시)을 형성하는 공정에 해당할 수 있다.
몇몇 실시예들에 따르면, 도 7b에 도시된 바와 같이, 도전성 시드 막(CSL)의 일부가 산화되어 서브 산화 막(SOL)이 형성될 수 있다. 예를 들어, 서브 산화 막(SOL)은 상부 전극(TE)을 형성하는 공정, 및/또는 상기 후속 열처리 공정 중에 형성될 수 있다. 이에 따라, 서브 산화 막(SOL)은 도전성 시드 막(CSL)에 포함된 금속과 동일한 금속의 산화물을 포함할 수 있다. 서브 산화 막(SOL)의 두께는 약 5Å 내지 10Å일 수 있다.
다른 실시예들에 따르면, 도 7a에 도시된 바와 같이, 서브 산화 막(SOL)은 형성되지 않거나, 혹은 관찰되지 않을 정도의 얇은 두께로 형성될 수 있다.
도 9a 내지 도 9c는 본 발명의 실시예들에 따른 반도체 소자의 커패시터의 예시적인 형상을 나타내는 단면도들이다.
도 9a 내지 도 9c를 참조하면, 기판(100) 상에 층간 절연 막(110)이 제공될 수 있다. 층간 절연 막(110)은 기판(100) 상에 제공된 트랜지스터들(미도시)을 덮을 수 있다. 층간 절연 막(110) 내에, 콘택 플러그들(112)이 제공될 수 있다. 콘택 플러그들(112)은 상기 트랜지스터들에 전기적으로 접속될 수 있다.
층간 절연 막(110) 상에, 커패시터들(CA)이 제공될 수 있다. 커패시터들(CA)은 콘택 플러그들(112)에 각각 전기적으로 연결될 수 있다. 커패시터들(CA)의 각각은 그 형상을 제외하고 도 2a, 도 3a, 도 3b, 도 5a, 도 5b, 도 7a, 및/또는 도 7b을 참조하여 설명한 바와 실질적으로 동일할 수 있다.
커패시터들(CA)의 각각은 하부 전극(BE), 유전 막(DL), 및 상부 전극(TE)을 포함할 수 있다. 몇몇 실시예들에 따르면, 커패시터들(CA)의 각각은 도전성 시드 막(미도시) 및 서브 산화 막(미도시)을 더 포함할 수 있다. 하부 전극(BE)의 커패시터들(CA)마다 제공될 수 있고, 유전 막(DL) 및 상부 전극(TE)은 커패시터들(CA)에 의해 공유될 수 있다.
커패시터들(CA)은 다양한 형태를 가질 수 있다.
일 예로, 도 9a에 도시된 바와 같이, 하부 전극들(BE)의 각각은 필라 형태를 가질 수 있다. 유전 막(DL)은 하부 전극들(BE)의 측벽들 및 층간 절연 막(110)의 상면을 컨포말하게 덮을 수 있다. 상부 전극(TE)은 유전 막(DL)을 덮을 수 있다.
다른 예로, 도 9b에 도시된 바와 같이, 하부 전극들(BE)의 각각은 층간 절연 막(110) 상에 제공되는 상부 절연 막(120) 내에 제공될 수 있다. 하부 전극들(BE)의 각각은 하부가 막힌 중공의 실린더 형태를 가질 수 있으며, 하부 전극들(BE)의 측벽들은 상부 절연 막(120)과 접할 수 있다. 유전 막(DL)은 하부 전극들(BE)의 내벽들 및 상부 절연 막(120)의 상면을 컨포말하게 덮을 수 있다. 상부 전극(TE)은 유전 막(DL)을 덮을 수 있다.
또 다른 예로, 도 9c에 도시된 바와 같이, 하부 전극들(BE)의 각각은 하부가 막힌 중공의 실린더 형태를 가질 수 있다. 유전 막(DL)은 하부 전극들(BE)의 내벽들 및 측벽들, 그리고 층간 절연 막(110)의 상면을 컨포말하게 덮을 수 있다. 상부 전극(TE)은 유전 막(DL)을 덮을 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 기판 상에 차례로 배치된 하부 전극, 유전 막, 및 상부 전극을 포함하는 커패시터를 포함하되,
    상기 유전 막은:
    정방 결정 구조의 하프늄 산화물을 포함하는 하프늄 산화 막; 및
    산화 시드 물질을 포함하는 산화 시드 막을 포함하되,
    상기 커패시터는 도전성 시드 막을 더 포함하고,
    상기 하프늄 산화 막은 상기 산화 시드 막 및 상기 도전성 시드 막 사이에 배치되고,
    상기 산화 시드 물질은 상기 정방 결정 구조의 하프늄 산화물의 수평 격자 상수 또는 수직 격자 상수 중의 어느 하나와 6% 이하의 격자 불일치를 갖는 격자 상수를 포함하고,
    상기 도전성 시드 막은 상기 정방 결정 구조의 하프늄 산화물의 수평 격자 상수 또는 수직 격자 상수 중의 어느 하나와 2% 이하의 격자 불일치를 갖는 격자 상수를 포함하는 도전성 시드 물질을 포함하는 반도체 소자.
  2. 제1 항에 있어서,
    상기 산화 시드 물질의 밴드 갭은 3.0eV 이상인 반도체 소자.
  3. 제1 항에 있어서,
    상기 산화 시드 물질은 지르코늄 산화물, 니오븀 산화물, 게르마늄 산화물, 주석 산화물, 몰리브덴 산화물, 또는 티타늄 산화물인 반도체 소자.
  4. 제1 항에 있어서,
    상기 산화 시드 막은 질소를 더 포함하는 반도체 소자.
  5. 제1 항에 있어서,
    상기 산화 시드 막과 상기 하프늄 산화 막은 서로 접하는 반도체 소자.
  6. 제1 항에 있어서,
    상기 산화 시드 막은 상기 하프늄 산화 막과 상기 상부 전극 사이에 배치되는 반도체 소자.
  7. 제6 항에 있어서,
    상기 도전성 시드 막은 상기 하부 전극과 상기 하프늄 산화 막 사이에 배치되는 반도체 소자.
  8. 제1 항에 있어서,
    상기 산화 시드 막은 상기 하부 전극과 상기 하프늄 산화 막 사이에 배치되고,
    상기 도전성 시드 막은 상기 하프늄 산화 막과 상기 상부 전극 사이에 배치되는 반도체 소자.
  9. 기판 상에 제1 전극, 유전 막, 도전성 시드 막, 및 제2 전극을 형성하는 것, 상기 유전 막은:
    산화 시드 물질을 포함하는 산화 시드 막; 및
    산화 시드 막 및 도전성 시드 막 사이의 하프늄 산화 막을 포함하고; 그리고
    상기 하프늄 산화 막을 수평 격자 상수 및 수직 격자 상수를 갖는 정방 결정 구조로 결정화시키는 것을 포함하고,
    상기 유전 막은 상기 제1 전극 및 상기 제2 전극 사이에 배치되고,
    상기 산화 시드 물질은 상기 정방 결정 구조의 상기 하프늄 산화 막의 수평 격자 상수 또는 수직 격자 상수 중의 어느 하나와 6% 이하의 격자 불일치를 갖는 격자 상수를 포함하고,
    상기 도전성 시드 막은 상기 정방 결정 구조의 하프늄 산화물의 수평 격자 상수 또는 수직 격자 상수 중의 어느 하나와 2% 이하의 격자 불일치를 갖는 격자 상수를 포함하는 도전성 시드 물질을 포함하는 반도체 소자의 제조 방법.
  10. 기판 상에 차례로 배치된 하부 전극, 유전 막, 및 상부 전극을 포함하는 커패시터를 포함하되,
    상기 유전 막은:
    정방 결정 구조의 하프늄 산화물을 포함하는 하프늄 산화 막; 및
    산화 시드 물질을 포함하는 산화 시드 막을 포함하고,
    상기 커패시터는 도전 시드 막을 더 포함하되,
    상기 하프늄 산화 막은 상기 도전 시드 막 및 상기 산화 시드 막 사이에 배치되고,
    상기 도전 시드 막은 코발트, 니켈, 구리,또는 코발트 질화물을 포함하는 반도체 소자.
  11. 제10 항에 있어서,
    상기 하프늄 산화 막과 상기 산화 시드 막은 서로 접하고,
    상기 산화 시드 물질은 지르코늄 산화물, 니오븀 산화물, 게르마늄 산화물, 주석 산화물, 몰리브덴 산화물, 또는 티타늄 산화물을 포함하는 반도체 소자.
  12. 하부 전극, 상부 전극, 및 이들 사이에 배치되는 유전 막과 도전성 시드 막을 포함하는 커패시터를 포함하되,
    상기 유전 막은:
    산화 시드 막; 및
    상기 산화 시드 막과 상기 도전성 시드 막 사이에 배치되는 하프늄 산화 막을 포함하되,
    상기 하프늄 산화 막은 정방 결정 구조의 하프늄 산화물을 포함하고,
    상기 산화 시드 막은 상기 정방 결정 구조의 하프늄 산화물의 수평 격자 상수 또는 수직 격자 상수 중의 어느 하나와 6% 이하의 격자 불일치를 갖는 격자 상수를 포함하는 산화 시드 물질을 포함하고,
    상기 도전성 시드 막은 상기 정방 결정 구조의 하프늄 산화물의 수평 격자 상수 또는 수직 격자 상수 중의 어느 하나와 2% 이하의 격자 불일치를 갖는 격자 상수를 포함하는 도전성 시드 물질을 포함하는 반도체 소자.
  13. 제12 항에 있어서,
    상기 산화 시드 물질의 밴드 갭은 3.0eV 이상인 반도체 소자.
  14. 제12 항에 있어서,
    상기 산화 시드 물질은 지르코늄 산화물, 니오븀 산화물, 게르마늄 산화물, 주석 산화물, 몰리브덴 산화물, 또는 티타늄 산화물인 반도체 소자.
  15. 제12 항에 있어서,
    상기 도전성 시드 물질의 산화물의 밴드 갭은 3.5 eV 이하인 반도체 소자.
  16. 제12 항에 있어서,
    상기 도전성 시드 물질의 일 함수는 4.7 eV 이상인 반도체 소자.
  17. 제12 항에 있어서,
    상기 도전성 시드 물질은 코발트, 니켈, 구리, 또는 코발트 질화물인 반도체 소자.
  18. 제12 항에 있어서,
    상기 커패시터는 상기 하프늄 산화 막과 상기 도전성 시드 막 사이에 배치되는 서브 산화 막을 더 포함하되,
    상기 서브 산화 막은 상기 도전성 시드 막에 포함된 금속과 동일한 금속의 산화물을 포함하는 반도체 소자.
  19. 제18 항에 있어서,
    상기 서브 산화 막의 두께는 5Å 내지 10Å인 반도체 소자.
  20. 제12 항에 있어서,
    상기 산화 시드 막과 상기 하프늄 산화 막은 서로 접하는 반도체 소자.
KR1020170086598A 2017-07-07 2017-07-07 커패시터를 포함하는 반도체 소자 KR102378427B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020170086598A KR102378427B1 (ko) 2017-07-07 2017-07-07 커패시터를 포함하는 반도체 소자
US15/995,049 US10892345B2 (en) 2017-07-07 2018-05-31 Semiconductor device
CN201810705802.0A CN109216328B (zh) 2017-07-07 2018-07-02 半导体器件
US17/035,675 US11114541B2 (en) 2017-07-07 2020-09-28 Semiconductor device including capacitor
US17/390,864 US11621339B2 (en) 2017-07-07 2021-07-30 Semiconductor device including capacitor
US17/720,198 US11764283B2 (en) 2017-07-07 2022-04-13 Semiconductor device including capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170086598A KR102378427B1 (ko) 2017-07-07 2017-07-07 커패시터를 포함하는 반도체 소자

Publications (2)

Publication Number Publication Date
KR20190006143A KR20190006143A (ko) 2019-01-17
KR102378427B1 true KR102378427B1 (ko) 2022-03-25

Family

ID=64904207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170086598A KR102378427B1 (ko) 2017-07-07 2017-07-07 커패시터를 포함하는 반도체 소자

Country Status (3)

Country Link
US (4) US10892345B2 (ko)
KR (1) KR102378427B1 (ko)
CN (1) CN109216328B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102650214B1 (ko) * 2018-09-19 2024-03-21 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR102613029B1 (ko) 2018-10-17 2023-12-12 삼성전자주식회사 커패시터 구조물 및 이를 구비하는 반도체 소자
KR102646792B1 (ko) * 2019-02-26 2024-03-13 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102246261B1 (ko) * 2019-02-26 2021-04-28 삼성에스디아이 주식회사 반도체 메모리 소자용 커패시터 및 이의 제조 방법
KR20200122175A (ko) * 2019-04-17 2020-10-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US11410813B2 (en) * 2019-11-12 2022-08-09 SK Hynix Inc. Semiconductor device with a booster layer and method for fabricating the same
KR20210075727A (ko) 2019-12-13 2021-06-23 삼성전자주식회사 하프늄 산화물을 포함하는 박막 구조체, 이를 포함하는 전자 소자 및 그 제조 방법
CN113054105A (zh) * 2021-03-09 2021-06-29 长鑫存储技术有限公司 半导体结构及其制作方法
KR102511643B1 (ko) * 2021-04-15 2023-03-21 한국과학기술원 절연막으로 사용되는 하프니아 유전체 및 그 제조 방법
KR20230015232A (ko) * 2021-07-22 2023-01-31 삼성전자주식회사 반강유전 박막 구조체 및 이를 포함하는 전자 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101116166B1 (ko) * 2010-07-22 2012-03-06 서울대학교산학협력단 반도체 소자의 커패시터 및 그 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881730B1 (ko) 2007-03-16 2009-02-06 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
KR100965771B1 (ko) 2007-05-07 2010-06-24 주식회사 하이닉스반도체 탄탈륨산화막을 구비한 유전막 제조 방법 및 그를 이용한캐패시터 제조 방법
KR101060740B1 (ko) 2007-08-30 2011-08-31 주식회사 하이닉스반도체 스트론튬과 티타늄이 함유된 유전막을 구비하는 캐패시터및 그 제조 방법
KR101046729B1 (ko) 2008-04-30 2011-07-05 주식회사 하이닉스반도체 캐패시터 및 그의 제조 방법
KR20120068596A (ko) 2010-12-17 2012-06-27 에스케이하이닉스 주식회사 지르코늄산화막으로 이루어진 다층구조의 유전체, 이를 구비한 커패시터, 및 이의 제조방법
US8722504B2 (en) 2011-09-21 2014-05-13 Intermolecular, Inc. Interfacial layer for DRAM capacitor
JP2014044993A (ja) 2012-08-24 2014-03-13 Ps4 Luxco S A R L 半導体装置及びその製造方法
KR102193623B1 (ko) 2014-06-05 2020-12-21 삼성전자주식회사 커패시터 및 그 제조 방법
US20160133691A1 (en) * 2014-11-06 2016-05-12 Intermolecular, Inc. DRAM MIMCAP Stack with MoO2 Electrode
KR102322960B1 (ko) 2015-07-15 2021-11-05 삼성전자주식회사 반도체 소자 제조 방법
KR102466330B1 (ko) 2017-04-26 2022-11-15 삼성전자주식회사 커패시터 및 그 제조 방법
KR102613029B1 (ko) * 2018-10-17 2023-12-12 삼성전자주식회사 커패시터 구조물 및 이를 구비하는 반도체 소자
KR102645021B1 (ko) * 2019-03-06 2024-03-06 삼성전자주식회사 반도체 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101116166B1 (ko) * 2010-07-22 2012-03-06 서울대학교산학협력단 반도체 소자의 커패시터 및 그 제조 방법

Also Published As

Publication number Publication date
CN109216328B (zh) 2024-03-26
US20210359102A1 (en) 2021-11-18
US11621339B2 (en) 2023-04-04
US11764283B2 (en) 2023-09-19
US20220238691A1 (en) 2022-07-28
KR20190006143A (ko) 2019-01-17
CN109216328A (zh) 2019-01-15
US20210013319A1 (en) 2021-01-14
US11114541B2 (en) 2021-09-07
US20190013391A1 (en) 2019-01-10
US10892345B2 (en) 2021-01-12

Similar Documents

Publication Publication Date Title
KR102378427B1 (ko) 커패시터를 포함하는 반도체 소자
US9553141B2 (en) Semiconductor device having supporter
US12069849B2 (en) Semiconductor devices and methods of forming semiconductor devices
WO2020000365A1 (en) Three-dimensional memory device having a shielding layer and method for forming the same
KR102466330B1 (ko) 커패시터 및 그 제조 방법
US12063796B2 (en) Manufacturing method of resistive random access memory device
CN112542460B (zh) 具有减少的边缘缺陷的铁电存储器件及其制造方法
KR102253595B1 (ko) 캐패시터를 포함하는 반도체 소자 및 그 제조방법
KR100672935B1 (ko) 금속-절연막-금속 커패시터 및 그 제조방법
US20230017348A1 (en) Semiconductor memory device
US12075613B2 (en) Buried word line of a dynamic random access memory and method for fabricating the same
TWI708329B (zh) 記憶體元件及其製作方法
JP2005093605A (ja) 半導体装置およびその製造方法
TWI839315B (zh) 形成鐵電記憶體裝置的方法
TWI834216B (zh) 半導體裝置
US20230113319A1 (en) Semiconductor device including contact plug
US20220328396A1 (en) Signal lines in memory devices and methods for forming the same
US20230371270A1 (en) Memory devices
KR20080114403A (ko) 반도체소자의 캐패시터 형성방법
US20230209804A1 (en) Capacitor and dram device including the same
KR102428322B1 (ko) 커패시터의 제조 방법 및 반도체 소자
KR100772685B1 (ko) 캐패시터 형성 방법
CN117500266A (zh) 半导体装置
KR20080070368A (ko) 레이저 어닐링을 이용한 엠아이엠 커패시터의 형성방법들
KR20040001946A (ko) 반도체장치의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant